JP2024092955A - 薄膜トランジスタ及びそれを含む表示装置 - Google Patents

Abstract

【課題】大きなｓファクタ（ｓｕｂ－ｔｈｒｅｓｈｏｌｄ ｓｗｉｎｇ又はｓ－ｆａｃｔｏｒ）を有し、オン状態で優れた電流特性を有する薄膜トランジスタ及び薄膜トランジスタを含む表示装置を提供する。
【解決手段】薄膜トランジスタ１００は、アクティブ層１３０及びアクティブ層と少なくとも一部重畳するゲート電極１５０を含み、アクティブ層は、チャネル部１３０ｎ、第１連結部１３０ａ及び第２連結部１３０ｂと、第１アクティブ層１３１及び第１アクティブ層上の第２アクティブ層１３２を含み、チャネル部は、平面図を基準に、第１アクティブ層と第２アクティブ層が重畳する第１重畳領域ＯＡ１及び平面図を基準に第１アクティブ層と第２アクティブ層が重畳しない第１非重畳領域ＮＯＡ１を含む。
【選択図】図１Ａ

Description

本発明は、薄膜トランジスタ及びそれを含む表示装置に関するものである。

トランジスタは、電子機器分野でスイッチング素子（switching device）や駆動素子（driving device）として広く使用されている。特に、薄膜トランジスタ（thin film transistor）は、ガラス基板やプラスチック基板上に製造することができるため、液晶表示装置（Liquid Crystal Display Device）または有機発光装置（Organic Light Emitting Device）などの表示装置のスイッチング素子として広く利用されている。

表示装置は、例えば、スイッチング薄膜トランジスタと駆動薄膜トランジスタを含むことができる。これらの中で、駆動薄膜トランジスタは、階調表現のために大きなｓファクタ（sub-threshold swingまたはs-factor）を有することが好ましい。

一般的に、オンオフ特性を確保するために、薄膜トランジスタが小さなｓファクタを有する場合が多い。小さいｓファクタを有する薄膜トランジスタを表示装置の駆動薄膜トランジスタに適用する場合、表示装置の階調を表現することに難しさがある。

したがって、表示装置の駆動薄膜トランジスタに適用する薄膜トランジスタは、円滑な階調表現のために大きなｓファクタを有することが必要である。また、薄膜トランジスタが大きなｓファクタを有するとしても、オン（ＯＮ）状態では優れた電流特性を有することが求められている。

本発明の一実施例では、大きなｓファクタを有し、オン状態で優れた電流特性を有する薄膜トランジスタを提供しようとする。

本発明の一実施例では、互いに異なる２種類の酸化物半導体層を部分的に積層して２チャネル（two-channel）のような構造を形成することにより、大きなｓファクタ（s-factor）を有しながらもオン状態で大きな電流を有することができる薄膜トランジスタを提供しようとする。

また、本発明の一実施例によれば、薄膜トランジスタのｓファクタを増加させるためにゲート電極とアクティブ層の間隔を増加させる必要がないため、ゲート電極とアクティブ層の間隔が必要以上に大きくならないように設計され、優れたオン電流特性を有する薄膜トランジスタを提供しようとする。

本発明のまた他の一実施例では、大きなｓファクタを有するとともに大きなオン電流特性を有する駆動薄膜トランジスタを含む、優れた階調表現能力および優れた電流特性を有する表示装置を提供しようとする。

上述の本発明の目的に加えて、本発明のその他の目的および特徴は、本発明の以下の記載から当業者には明確に理解されるであろう。

上述の技術的課題を達成するための本発明の一実施例は、アクティブ層、およびアクティブ層と少なくとも一部重畳するゲート電極を含み、アクティブ層は、チャネル部、前記チャネル部の一側と接触する第１連結部、および前記チャネル部の他側と接触する第２連結部を含み、前記アクティブ層は、第１アクティブ層および前記第１アクティブ層上の第２アクティブ層を含み、前記チャネル部は、平面図を基準にして、前記第１アクティブ層と前記第２アクティブ層が重畳する第１重畳領域、および平面図を基準にして、前記第１アクティブ層と前記第２アクティブ層が重畳しない第１非重畳領域を含み、前記チャネル部の前記第１アクティブ層および前記第２アクティブ層は、それぞれ前記第１連結部から前記第２連結部まで続く薄膜トランジスタを提供する。ここで、前記第２アクティブ層は、前記第１アクティブ層よりも高い移動度を有することができる。

前記第１重畳領域は、前記第１連結部から前記第２連結部まで続くことができる。

前記第１非重畳領域は、前記第１連結部から前記第２連結部まで続くことができる。

前記チャネル部において、前記第２アクティブ層は、前記第１アクティブ層の上面全体を覆うことができる。

前記第２アクティブ層は、平面図を基準にして前記チャネル部の全体領域に配置することができる。

前記第１アクティブ層は、前記第１非重畳領域に配置されない。

前記アクティブ層は、前記第２アクティブ層上の第３アクティブ層をさらに含み、前記第３アクティブ層は、前記チャネル部において前記第１連結部から前記第２連結部まで続くことができる。前記第３アクティブ層は、前記第２アクティブ層よりも小さい移動度を有することができる。

前記第３アクティブ層は、前記第１重畳領域及び前記第１非重畳領域に配置することができる。

前記第３アクティブ層は、前記第１非重畳領域に配置されないことがあり得る。

前記チャネル部は、平面図を基準として、前記第１アクティブ層と前記第２アクティブ層が重畳しない第２非重畳領域をさらに含み、前記第２非重畳領域は、前記第１非重畳領域と離隔して、前記第１連結部から前記第２連結部まで続くことができる。

前記第１アクティブ層は、前記第２非重畳領域に配置されないことがあり得る。

前記アクティブ層は、前記第２アクティブ層上の第３アクティブ層をさらに含み、前記第３アクティブ層は、前記チャネル部において前記第１連結部から前記第２連結部まで続くことができる。ここで、前記第３アクティブ層は、前記第２アクティブ層よりも小さい移動度を有することができる。

前記第３アクティブ層は、前記第１重畳領域、前記第１非重畳領域及び前記第２非重畳領域に配置することができる。

前記第３アクティブ層は、前記第２非重畳領域に配置されないことがあり得る。

前記チャネル部は、平面図を基準に、前記第１アクティブ層と前記第２アクティブ層が重畳する第２重畳領域をさらに含み、前記第２重畳領域は、前記第１重畳領域と離隔して前記第１連結部から第２連結部まで続くことができる。

前記アクティブ層は、前記第２アクティブ層上の第３アクティブ層をさらに含み、前記第３アクティブ層は、前記チャネル部において前記第１連結部から前記第２連結部まで続くことができる。ここで、前記第３アクティブ層は、前記第２アクティブ層よりも小さい移動度を有することができる。

前記第３アクティブ層は、前記第１重畳領域、前記第１非重畳領域及び前記第２重畳領域に配置することができる。

前記第３アクティブ層は、前記第１非重畳領域に配置されないことがあり得る。

前記第１アクティブ層は、ＩＧＺＯ（ＩｎＧａＺｎＯ）系酸化物半導体物質、ＧＺＯ（ＧａＺｎＯ）系酸化物半導体物質、ＩＧＯ（ＩｎＧａＯ）系酸化物半導体物質及びＧＺＴＯ（ＧａＺｎＳｎＯ）系酸化物半導体物質のうちの少なくとも１つを含むことができ、前記第１アクティブ層の前記酸化物半導体物質がガリウム（Ｇａ）及びインジウム（Ｉｎ）を含む場合、モル（mole）数基準で前記ガリウム（Ｇａ）の濃度が前記インジウム（Ｉｎ）の濃度より高いことがあり得る［Ｇａ濃度＞Ｉｎ濃度］。

前記第２アクティブ層は、ＩＧＺＯ（ＩｎＧａＺｎＯ）系酸化物半導体物質、ＩＺＯ（ＩｎＺｎＯ）系酸化物半導体物質、ＩＴＺＯ（ＩｎＳｎＺｎＯ）系酸化物半導体物質、ＩＧＺＴＯ（ＩｎＧａＺｎＳｎＯ）系酸化物半導体物質、ＦＩＺＯ（ＦｅＩｎＺｎＯ）酸化物系半導体物質、ＺｎＯ系酸化物半導体物質、ＳＩＺＯ（ＳｉＩｎＺｎＯ）系酸化物半導体物質、およびＺｎＯＮ（Ｚｎ－Ｏｘｙｎｉｔｒｉｄｅ）系酸化物半導体物質のうちの少なくとも１つを含むことができ、前記第２アクティブ層の前記酸化物半導体物質が、ガリウム（Ｇａ）およびインジウム（Ｉｎ）を含む場合、モル数基準で前記インジウム（Ｉｎ）の濃度が前記ガリウム（Ｇａ）の濃度より高いことがあり得る［Ｇａ濃度＜Ｉｎ濃度］。

本発明の他の実施例では、前記薄膜トランジスタを含む表示装置を提供する。

本発明の一実施例による薄膜トランジスタは、大きなｓファクタを有し、同時に優れたオン（ＯＮ）電流特性を有する。したがって、このような薄膜トランジスタを表示装置に用いる場合、表示装置の階調表現能力が向上し、表示装置の電流特性も向上させることができる。

上で言及した効果に加えて、本発明の他の特徴および利点は、以下に記載されるか、またはそのような記載および説明から本発明が属する技術分野において通常の知識を有する者に明確に理解され得るだろう。

本発明の上述およびその他の目的、特徴、およびその他の利点は、添付の図と併せて以下の詳細な説明からより明確に理解されるであろう。
図１Ａは、本発明の一実施例による薄膜トランジスタの平面図である。 図１Ｂは、図１ＡのＩ－Ｉ'に沿って切断した断面図である。 図１Ｃは、図１ＡのＩＩ－ＩＩ'に沿って切断した断面図である。 図１Ｄは、図１ＡのIII-III'に沿って切断した断面図である。 本発明の他の一実施例による薄膜トランジスタの断面図である。 図３Ａは、本発明のまた他の一実施例による薄膜トランジスタの平面図である。 図３Ｂは、図３ＡのＩａ－Ｉａ'に沿って切断した断面図である。 図４Ａは、本発明のまた他の一実施例による薄膜トランジスタ４００の平面図である。 図４Ｂは、図４ＡのＩｂ－Ｉｂ'に沿って切断した断面図である。 図５Ａは、本発明のまた他の一実施例による薄膜トランジスタの平面図である。 図５Ｂは、図５ＡのＩＶ－ＩＶ'に沿って切断した断面図である。 本発明のまた他の一実施例による薄膜トランジスタの断面図である。 図７Ａは、本発明のまた他の一実施例による薄膜トランジスタ７００の平面図である。 図７Ｂは、図７ＡのＩＶａ－ＩＶａ'に沿って切断した断面図である。 図８Ａは、本発明のまた他の一実施例による薄膜トランジスタの平面図である。 図８Ｂは、図８ＡのＶ－Ｖ'に沿って切断した断面図である。 本発明のまた他の一実施例による薄膜トランジスタの平面図である。 図９Ｂは、図９ＡのＶａ－Ｖａ’に沿って切断した断面図である。 本発明のまた他の一実施例による薄膜トランジスタの平面図である。 図１０Ｂは、図１０ＡのＶｂ－Ｖｂ'に沿って切断した断面図である。 図１１Ａは、薄膜トランジスタに印加されるゲート電圧を説明する概略図である。 図１１Ｂは、薄膜トランジスタに印加されるゲート電圧を説明する概略図である。 図１２Ａは、薄膜トランジスタに印加されるゲート電圧を説明する概略図である。 図１２Ｂは、薄膜トランジスタに印加されるゲート電圧を説明する概略図である。 図１３Ａは、ｓファクタとオン（ＯＮ）電流の関係のグラフである。 図１３Ｂは、薄膜トランジスタのしきい値電圧グラフである。 本発明のまた他の一実施例による表示装置の概略図である。 図１４のいずれか１つの画素に対する回路図である。 図１４の画素に対する平面図である。 図１６のＶＩ－ＶＩ’に沿って切断した断面図である。 本発明のまた他の一実施例による表示装置のいずれか１つの画素の回路図である。 本発明のまた他の一実施例による表示装置のいずれか１つの画素の回路図である。

本発明の利点および特徴、ならびにそれらを達成する方法は、添付の図と共に詳細に後述される実施例を参照することによって明らかになるであろう。しかしながら、本発明は、以下に開示される実施例に限定されるものではなく、互いに異なる様々な形態で具現されるものであり、単に本実施例は、本発明の開示が完全になるようにし、本発明が属する技術分野における通常の知識を有する者に、発明の範囲を完全に知らせるために提供されるものであり、本発明は特許請求の範囲によって定義されるだけである。

本発明の実施例を説明するための図に開示された形状、大きさ、比率、角度、数などは例示的なものであり、本発明が図に示された事項に限定されるものではない。明細書全体にわたって、同じ参照番号は同じ構成要素を指称することができる。なお、本発明の説明において、関連する公知技術に対する具体的な説明が、本発明の要旨を不必要に曖昧にし得ると判断される場合、その詳細な説明は省略する。

本明細書で言及される「含む」、「有する」、「からなる」などが使用される場合、「～のみ」が使用されない限り、他の部分が追加することができる。構成要素を単数で表現した場合に特に明示的な記載事項がない限り複数を含む場合を含む。

構成要素を解釈するにおいて、別途の明示的な記載がなくても、誤差範囲を含むものと解釈する。

位置関係の説明である場合、例えば、「～上に」、「～上部に」、「～下部に」、「～横に」などで２つの部分の位置関係が説明される場合、「すぐ」または「直接」という表現が使用されていない限り、２つの部分の間に１つ以上の他の部分が位置することができる。

空間的に相対的な用語である「下(below, beneath)」、「下部(lower)」、「上(above)」、「上部(upper)」などは、図に示すように、１つの要素または構成要素と他の要素または構成要素との相関関係を容易に説明するために使用することができる。空間的に相対的な用語は、図に示されている方向に加えて、使用時または動作時に素子の互いに異なる方向を含む用語として理解されなければならない。例えば、図に示されている素子を反転する場合、他の素子の「下」または「下部」と記載された素子は、他の素子の「上(above)」に置くことができる。したがって、例示的な用語である「下」は、下と上の方向の両方を含むことができる。同様に、例示的な用語である「上」または「上部」は、上と下の方向の両方を含むことができる。

時間関係に対する説明の場合、例えば、「～後に」、「～に続き」、「～次に」、「～前に」などで時間的先後関係が説明される場合、「すぐ」または「直接」という表現が使用されていない限り、連続的でない場合も含むことができる。

第１、第２などは、様々な構成要素を説明するために使用されるが、これらの構成要素は、これらの用語によって限定されない。これらの用語は、単に一つの構成要素を他の構成要素と区別するために使用されるものである。したがって、以下で言及される第１構成要素は、本発明の技術的思想内で第２構成要素でもあり得る。

「少なくとも１つ」の用語は、１つ以上の関連項目から提示可能なすべての組み合わせを含むものと理解されなければならない。例えば、「第１項目、第２項目および第３項目のうちの少なくとも１つ」の意味は、第１項目、第２項目または第３項目のそれぞれだけでなく、第１項目、第２項目および第３項目のうちの２つ以上から提示できるすべての項目の組み合わせを意味することができる。

本発明のいくつかの実施例の各々の特徴は、部分的または全体的に互いに結合または組み合わせ可能であり、技術的に様々な連動および駆動が可能であり、各実施例は互いに対して独立して実施することもでき、連関関係で一緒に実施することもできる。

以下では、本発明の一実施例による薄膜トランジスタ及びこれを含む表示装置を添付図を参照して詳細に説明する。各図の構成要素に参照符号を付加する際に、同一の構成要素については、異なる図上に表示されていても、可能な限り同一の符号を有することができる。

本発明の実施例では、ソース電極とドレイン電極とは区別されているが、ソース電極とドレイン電極とは互いに替えることができる。具体的には、一実施例において、ソース電極と名付けられた電極はドレイン電極になり得、ドレイン電極と名付けられた電極はソース電極になり得る。

本発明の実施例では、説明の便宜上、ソース領域とソース電極を区別し、ドレイン領域とドレイン電極を区別したが、本発明の実施例はこれに限定されるものではない。ソース領域がソース電極になり得、ドレイン領域がドレイン電極になり得る。また、ソース領域がドレイン電極にもなり得、ドレイン領域がソース電極にもなり得る。本発明の実施例では、「チャネル」は、チャネル部を意味する意味で使用することができ、「チャネル部」は、チャネルを指す意味で使用することもできる。

図１Ａは、本発明の一実施例による薄膜トランジスタ１００の平面図である。図１Ｂは、図１ＡのＩ－Ｉ'に沿って切断した断面図であり、図１Ｃは、図１ＡのＩＩ－ＩＩ’に沿って切断した断面図であり、図１Ｄは、図１ＡのＩＩＩ－ＩＩＩ’に沿って切断した断面図である。

本発明の一実施例による薄膜トランジスタ１００は、アクティブ層１３０、およびアクティブ層１３０と少なくとも一部重畳するゲート電極１５０を含む。アクティブ層１３０は、チャネル部１３０ｎ、チャネル部１３０ｎの一側（第１の側）と接触する第１連結部１３０ａ、及びチャネル部１３０ｎの他側（第２の側）に接触する第２連結部１３０ｂを含む。また、アクティブ層１３０は、第１アクティブ層１３１、および第１アクティブ層１３１上の第２アクティブ層１３２を含む。本発明の一実施例では、チャネル部を「チャネル」と呼ぶことができ、チャネル部１３０ｎは「チャネル１３０ｎ」と呼ぶこともできる。

本発明の一実施例によれば、図１Ａ及び図１Ｂに示すように、チャネル部１３０ｎは、平面図を基準に第１アクティブ層１３１と第２アクティブ層１３２が重畳する第１重畳領域（ＯＡ１）、および平面図を基準に第１アクティブ層１３１と、第２アクティブ層１３２が重畳しない第１非重畳領域（ＮＯＡ１）を含む。チャネル部１３０ｎにおいて、第１アクティブ層１３１及び第２アクティブ層１３２は、それぞれ第１連結部１３０ａから第２連結部１３０ｂまで続く（延在している）。

以下、図１Ａ～図１Ｄを参照して、本発明の一実施例による薄膜トランジスタ１００をより詳細に説明する。

図１Ａ～図１Ｄを参照すると、薄膜トランジスタ１００を基板１１０上に配置することができる。

基板１１０として、ガラスまたはプラスチックを使用することができる。プラスチックでは、フレキシブルな特性を有する透明プラスチック、例えばポリイミドを使用することができる。ポリイミドを基板１１０として用いる場合、基板１１０上で高温蒸着工程が行われることを考慮すると、高温に耐えることができる耐熱性ポリイミドを用いることができる。

本発明の一実施例によれば、基板１１０上に光遮断層１１１を配置することができる。光遮断層１１１は、光遮断特性を有し、外部から入射する光を遮断してチャネル部１３０ｎを保護することができる。光遮断層１１１は、少なくともアクティブ層１３０のチャネル部１３０ｎと重畳するように配置することができる。

また、光遮断層１１１は、金属を含むことができ、電気導電性を有することができる。例えば、光遮断層１１１は、アルミニウム（Ａｌ）やアルミニウム合金などのアルミニウム系の金属、銀（Ａｇ）や銀合金などの銀系の金属、銅（Ｃｕ）や銅合金などの銅系列の金属、モリブデン（Ｍｏ）やモリブデン合金などのモリブデン系の金属、クロム（Ｃｒ）、タンタル（Ｔａ）、ネオジウム（Ｎｄ）、チタン（Ｔｉ）および鉄（Ｆｅ）のうちの少なくとも１つを含むことができる。光遮断層１１１は、物理特性が異なる少なくとも２つの導電膜を含む多層膜構造を有することもできる。

基板１１０と光遮断層１１１上に、バッファ層１２０を配置することもできる。

バッファ層１２０は、シリコン酸化物、シリコン窒化物及び金属系酸化物から選択された少なくとも１つを絶縁性物質として含むことができる。バッファ層１２０は、単一膜構造を有することができ、多層膜構造を有することもできる。

バッファ層１２０は、基板１１０の上部を平坦にすることができる。また、バッファ層１２０は、空気と水分遮断特性及び絶縁性を有し、薄膜トランジスタ１００を保護することができる。バッファ層１２０は、光遮断層１１１とチャネル部１３０ｎが離隔して絶縁されるようにする。

アクティブ層１３０は、バッファ層１２０上に配置することができる。

アクティブ層１３０は、半導体物質によって形成することができる。本発明の一実施例によれば、アクティブ層１３０は、酸化物半導体物質を含むことができる。

図１Ａ～図１Ｄを参照すると、アクティブ層１３０は、第１アクティブ層１３１及び第１アクティブ層１３１上の第２アクティブ層１３２を含むことができる。第１アクティブ層１３１は、第２アクティブ層１３２と重畳するように配置することができる。

本発明の一実施例によれば、第２アクティブ層１３２は、第１アクティブ層１３１よりも大きい移動度を有することができる。その結果、薄膜トランジスタ１００において、第２アクティブ層１３２が電流フローのメイン層の役割をすることができる。

本発明の一実施例によれば、第２アクティブ層１３２は、第１アクティブ層１３１よりも２倍以上大きい移動度を有することができる。第２アクティブ層１３２は、第１アクティブ層１３１と比較して２倍～５倍の移動度を有することができる。

例えば、第１アクティブ層１３１は、５～２５ｃｍ^２／Ｖ・ｓレベルの移動度を有することができる。より具体的には、第１アクティブ層１３１は、５～１５ｃｍ^２／Ｖ・ｓレベルの移動度を有することができ、約１０ｃｍ^２／Ｖ・ｓレベルの移動度を有することができる。ここで、移動度とは、電荷の移動度を意味する。本発明の一実施例によれば、移動度は、例えば電子の移動度を意味することができる。

第２アクティブ層１３２は、２０ｃｍ^２／Ｖ・ｓ以上の移動度を有することができる。具体的には、第２アクティブ層１３２は、２０～５０ｃｍ^２／Ｖ・ｓ程度の移動度を有することができる。より具体的には、第２アクティブ層１３２は、２０～４０ｃｍ^２／Ｖ・ｓ、または２０～３０ｃｍ^２／Ｖ・ｓの範囲の移動度を有することもできる。

本発明の一実施例によれば、第２アクティブ層１３２は、第１アクティブ層１３１よりも１０～４０ｃｍ^２／Ｖ・ｓだけ、さらに大きい移動度を有することができる。第２アクティブ層１３２は、第１アクティブ層１３１と比較して、１０～３０ｃｍ^２／Ｖ・ｓだけ、さらに大きい移動度を有することもでき、１０～２０ｃｍ^２／Ｖ・ｓだけ、さらに大きい移動度を有することもでき、２０～３０ｃｍ^２／Ｖ・ｓだけ、さらに大きい移動度を有することもできる。

第１アクティブ層１３１は、優れた安定性を有する酸化物半導体物質を含むことができる。また、第１酸化物半導体層１３１は、第２酸化物半導体層１３２を支持する。したがって、第１酸化物半導体層１３１を「支持層」ともいう。

第１アクティブ層１３１は、例えば、ＩＧＺＯ（ＩｎＧａＺｎＯ）系酸化物半導体物質、ＧＺＯ（ＧａＺｎＯ）系酸化物半導体物質、ＩＧＯ（ＩｎＧａＯ）系酸化物半導体物質及びＧＺＴＯ（ＧａＺｎＳｎＯ）系酸化物半導体物質のうちの少なくとも１つを含むことができる。第１アクティブ層１３１を構成する酸化物半導体物質が、ガリウム（Ｇａ）及びインジウム（Ｉｎ）を含む場合、モル数基準でガリウム（Ｇａ）の濃度がインジウム（Ｉｎ）の濃度より高く設定される［Ｇａ濃度＞Ｉｎ濃度］。

第２アクティブ層１３２は、大きな移動度を有する酸化物半導体物質を含むことができる。第２アクティブ層１３２は、例えば、ＩＧＺＯ（ＩｎＧａＺｎＯ）系酸化物半導体物質、ＩＺＯ（ＩｎＺｎＯ）系酸化物半導体物質、ＩＴＺＯ（ＩｎＳｎＺｎＯ）系酸化物半導体物質、ＩＧＺＴＯ（ＩｎＧａＺｎＳｎＯ）系酸化物半導体物質、ＦＩＺＯ（ＦｅＩｎＺｎＯ）系酸化物半導体物質、ＺｎＯ系酸化物半導体物質、ＳＩＺＯ（ＳｉＩｎＺｎＯ）系酸化物半導体物質およびＺｎＯＮ（Ｚｎ－Ｏｘｙｎｉｔｒｉｄｅ）系酸化物半導体物質のうち少なくとも１つを含むことができる。第２アクティブ層１３２を構成する酸化物半導体物質が、ガリウム（Ｇａ）及びインジウム（Ｉｎ）を含む場合、モル数基準でインジウム（Ｉｎ）の濃度がガリウム（Ｇａ）の濃度より高く設定される［Ｇａ濃度＜Ｉｎ濃度］。

しかしながら、本発明の一実施例による酸化物半導体物質の種類はこれに限定されるものではなく、第１アクティブ層１３１及び第２アクティブ層１３２は、当業界で知られた他の酸化物半導体物質を含むこともできる。

図１Ａ、１Ｃ及び１Ｄを参照すると、アクティブ層１３０は、チャネル部１３０ｎ、チャネル部１３０ｎの一側と接触する第１連結部１３０ａ及びチャネル部１３０ｎの他側と接触する第２連結部１３０ｂを含む。

チャネル部１３０ｎは、ゲート電極１５０と重畳し、薄膜トランジスタ１００のチャネルの役割をする。チャネル部１３０ｎの一側は、第１連結部１３０ａと接触し、チャネル部１３０ｎの他側は、第２連結部１３０ｂと接触する。

アクティブ層１３０の第１連結部１３０ａ及び第２連結部１３０ｂは、ゲート電極１５０と重畳しない。第１連結部１３０ａ及び第２連結部１３０ｂは、半導体物質の選択的導体化によって形成することができる。本発明の一実施例によれば、アクティブ層１３０のうちの選択された部分に導電性を付与することを選択的導体化と言う。選択的導体化は、ドーピング、プラズマ処理などによって行うことができる。

例えば、ゲート電極１５０またはフォトレジストをマスクとするドーパントドーピングにより、アクティブ層１３０に対する選択的導体化を行うことができる。本発明の一実施例によれば、ドーパントイオンをアクティブ層１３０のうちの選択された領域に注入することをドーパントドーピングと言う。ドーパントは、例えば、ホウ素（Ｂ）、リン（Ｐ）、フッ素（Ｆ）および水素（Ｈ）のうちの少なくとも１つを含むことができる。

ドーパントドーピングによってアクティブ層１３０に対する選択的導体化が行われる場合、アクティブ層１３０のうちのドーパントがドープされた領域が選択的に導体化され、第１連結部１３０ａまたは第２連結部１３０ｂとなる。アクティブ層１３０のうちのドーパントがドープされていない領域は、導体化されず、チャネル部１３０ｎになり得る。

また、ゲート絶縁膜１４０をパターニングする過程に適用されるプラズマ処理により、アクティブ層１３０に対する選択的導体化を行うこともできる。例えば、ゲート絶縁膜１４０をパターニングする過程でプラズマを用いることができ、アクティブ層１３０のうちのプラズマと接触する部分が選択的に導体化され、第１連結部１３０ａ又は第２連結部１３０ｂになり得る。アクティブ層１３０のうちのゲート絶縁膜１４０によって保護されてプラズマと接触しない部分は、導体化されず、チャネル部１３０ｎになり得る。

第１連結部１３０ａ及び第２連結部１３０ｂは、酸化物半導体物質で作られた後、導電性が付与された部分である。したがって、第１連結部１３０ａおよび第２連結部１３０ｂは、チャネル部１３０ｎよりも大きな導電性を有する。具体的には、導体化により、第１連結部１３０ａ及び第２連結部１３０ｂは、電気配線として用いられる金属と同様の程度の導電性を有することができる。

図１Ｃを参照すると、チャネル部１３０ｎは、第１アクティブ層１３１のチャネル部１３１ｎ及び第２アクティブ層１３２のチャネル部１３２ｎを含むことができる。第１連結部１３０ａは、第１アクティブ層１３１の第１連結部１３１ａと、第２アクティブ層１３２の第１連結部１３２ａとを含むことができる。第２連結部１３０ｂは、第１アクティブ層１３１の第２連結部１３１ｂ、および第２アクティブ層１３２の第２連結部１３２ｂを含むことができる。

本発明の一実施例によれば、アクティブ層１３０の第１連結部１３０ａはソース領域となり、第２連結部１３０ｂはドレイン領域となり得る。また、第１連結部１３０ａがソース電極の役割をし、第２連結部１３０ｂがドレイン電極の役割をすることもできる。

しかし、本発明の一実施例がこれに限定されるものではなく、第１連結部１３０ａがドレイン領域となり、第２連結部１３０ｂがソース領域となることもあり得る。

本発明の一実施例によれば、チャネル部１３０ｎは、平面図を基準に第１アクティブ層１３１と第２アクティブ層１３２が重畳する第１重畳領域（ＯＡ１）および平面図を基準に第１アクティブ層１３１と第２アクティブ層１３２が重畳しない第１非重畳領域（ＮＯＡ１）を含む。

本発明の一実施例によれば、チャネル部１３０ｎにおいて第１アクティブ層１３１及び第２アクティブ層１３２は、それぞれ第１連結部１３０ａから第２連結部１３０ｂまで続く（延在している）。その結果、第１重畳領域（ＯＡ１）が第１連結部１３０ａから第２連結部１３０ｂまで続く（延在する）ことができる。また、第１非重畳領域（ＮＯＡ１）も第１連結部１３０ａから第２連結部１３０ｂまで続く（延在する）ことができる。

本発明の一実施例によれば、第１重畳領域（ＯＡ１）及び第１非重畳領域（ＮＯＡ１）が、第１連結部１３０ａから第２連結部１３０ｂまで続く（延在する）ことができるため、第１重畳領域（ＯＡ１）および第１非重畳領域（ＮＯＡ１）は、共に薄膜トランジスタ１００のチャネルの役割をすることができる。

図１Ａ及び図１Ｂを参照すると、第２アクティブ層１３２は、平面図を基準にチャネル部１３０ｎの全領域に配置することができる。また、第１アクティブ層１３１は、第１非重畳領域（ＮＯＡ１）に配置されず、第１重畳領域（ＯＡ１）にのみ配置することができる。本発明の一実施例によれば、チャネル部１３０ｎにおいて、第２アクティブ層１３２は、第１アクティブ層１３１の上面全体を覆うことができる。

図１Ｃは、第１重畳領域（ＯＡ１）を示す断面図であり、図１Ｄは、第１非重畳領域（ＮＯＡ１）を示す断面図である。

本発明の一実施例によれば、図１Ｃ及び図１Ｄに示すように、第１重畳領域（ＯＡ１）に第１アクティブ層１３１と第２アクティブ層１３２が重畳して配置されている一方、第１非重畳領域（ＮＯＡ１）には、第２アクティブ層１３２のみが配置される。したがって、第１重畳領域（ＯＡ１）は、第１非重畳領域（ＮＯＡ１）よりも豊富なキャリアを有することができる。具体的には、第１重畳領域（ＯＡ１）は、第１非重畳領域（ＮＯＡ１）よりも豊富な電子キャリアを有することができる。

その結果、本発明の一実施例によれば、第１重畳領域（ＯＡ１）によって薄膜トランジスタ１００のオン電流（ＯＮ－Ｃｕｒｒｅｎｔ）を向上させることができる。したがって、第１重畳領域（ＯＡ１）を有する薄膜トランジスタ１００は、優れた電流特性を有することができる。

また、第１非重畳領域（ＮＯＡ１）は、第１重畳領域（ＯＡ１）よりも低い濃度のキャリアを有する。具体的には、第１非重畳領域（ＮＯＡ１）は、第１重畳領域（ＯＡ１）よりも低い濃度の電子キャリアを有することができる。したがって、ゲート電圧の印加によって薄膜トランジスタ１００が完全にターンオン（Ｔｕｒｎ－Ｏｎ）する前に、薄膜トランジスタの電流増加速度を遅らせることができる。その結果、薄膜トランジスタ１００のｓファクタ（sub-treshold swing：s-factor）を増加させることができる。

このように、本発明の一実施例によれば、チャネル部１３０ｎが第１重畳領域（ＯＡ１）と第１非重畳領域（ＮＯＡ１）を共に含むことにより、薄膜トランジスタ１００のオン電流を向上させることができ、同時にｓファクタを増加させることができる。

図１Ｂ、１Ｃ及び１Ｄを参照すると、アクティブ層１３０上にゲート絶縁膜１４０が配置される。ゲート絶縁膜１４０は、チャネル部１３０ｎを保護する。

ゲート絶縁膜１４０は、シリコン酸化物、シリコン窒化物及び金属系酸化物のうちの少なくとも１つを含むことができる。ゲート絶縁膜１４０は、単一膜構造を有することもでき、多層膜構造を有することもできる。

図１Ｂ～図１Ｄを参照すると、ゲート絶縁膜１４０は、基板１１０上の全体の面に一体的に形成することができる。しかしながら、本発明の一実施例はこれに限定されるものではなく、ゲート絶縁膜１４０をパターニングすることもできる。例えば、ゲート絶縁膜１４０は、ゲート電極１５０に対応する形状にパターニングすることができる。

ゲート電極１５０は、ゲート絶縁膜１４０上に配置される。ゲート電極１５０は、アクティブ層１３０のチャネル部１３０ｎと重畳する。

ゲート電極１５０は、アルミニウム（Ａｌ）やアルミニウム合金のようなアルミニウム系の金属、銀（Ａｇ）や銀合金のような銀系の金属、銅（Ｃｕ）や銅合金のような銅系の金属、モリブデン（Ｍｏ）やモリブデン合金などのモリブデン系の金属、クロム（Ｃｒ）、タンタル（Ｔａ）、ネオジウム（Ｎｄ）およびチタン（Ｔｉ）のうちの少なくとも１つを含むことができる。また、ゲート電極１５０は、物理的性質が異なる少なくとも２つの導電膜を含む多層膜構造を有することもできる。

ゲート電極１５０上には、層間絶縁膜１７０が配置される。層間絶縁膜１７０は、絶縁物質からなる絶縁層である。層間絶縁膜１７０は、有機物で構成することもでき、無機物で構成することもでき、有機物層と無機物層の積層体で構成することもできる。

層間絶縁膜１７０上に、ソース電極１６１及びドレイン電極１６２が配置される。

ソース電極１６１は、コンタクトホール（Ｈ２）を介してアクティブ層１３０と連結する。具体的には、ソース電極１６１は、コンタクトホール（Ｈ２）を介してアクティブ層１３０の第１連結部１３０ａと電気的に接続することができる。また、ソース電極１６１は、コンタクトホール（Ｈ１）を介して光遮断層１１１と連結することができる。その結果、光遮断層１１１をアクティブ層１３０の第１連結部１３０ａと連結することができる。

ドレイン電極１６２は、ソース電極１６１と離隔してコンタクトホール（Ｈ３）を介してアクティブ層１３０と連結する。具体的には、ドレイン電極１６２は、コンタクトホール（Ｈ３）を介してアクティブ層１３０の第２連結部１３０ｂと電気的に接続することができる。

ソース電極１６１及びドレイン電極１６２は、それぞれモリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジウム（Ｎｄ）、銅（Ｃｕ）、およびそれらの合金のうちの少なくとも１つを含むことができる。ソース電極１６１およびドレイン電極１６２は、それぞれ金属または金属の合金からなる単一層で構成することもでき、２層以上の多重層で構成することもできる。

しかし、本発明の一実施例がこれに限定されるものではなく、第１連結部１３０ａがソース電極になり得、指示符号「１６１」で示した電極が連結電極またはブリッジであり得る。同様に、第２連結部１３１をドレイン電極になり得、指示符号「１６２」で示した電極が連結電極またはブリッジであり得る。

以下、ｓファクタを詳細に説明する。

ｓファクタ(sub-threshold swing: s-factor)は、薄膜トランジスタ100のゲート電圧に対するドレイン-ソース電流(Drain-Source Current)グラフのしきい値電圧（Ｖｔｈ）において、ゲート電圧に対するドレイン-ソース電流の変化の程度を示す指標として用いることができる。

ｓファクタは、例えば、図１３Ｂに示す電流変化グラフによって説明することができる。図１３Ｂは、ゲート電圧（Ｖ_ＧＳ）に対するドレイン-ソース電流（Ｉ_ＤＳ）を示している。薄膜トランジスタ１００のしきい値電圧（Ｖｔｈ）では、ゲート電圧（Ｖ_ＧＳ）に対するドレイン-ソース電流（Ｉ_ＤＳ）グラフの傾きの逆数（reciprocal）をｓファクタと定義することができる。グラフの傾きが急な場合はｓファクタが小さく、グラフの傾きが小さい場合はｓファクタが大きい。ｓファクタが大きいと、しきい値電圧（Ｖｔｈ）区間でゲート電圧に対するドレイン‐ソース電流（Ｉ_ＤＳ）の変化率が緩やかである。

ｓファクタが大きいと、ゲート電圧に対するドレイン－ソース電流（Ｉ_ＤＳ）の変化率が緩やかであるため、ゲート電圧（Ｖ_ＧＳ）を調整することによりドレイン-ソース電流（Ｉ_ＤＳ）の大きさを調整することが容易である。

電流によって駆動される表示装置、例えば有機発光表示装置において、画素の階調は、駆動薄膜トランジスタのドレイン－ソース電流（Ｉ_ＤＳ）の大きさを調整することによって制御することができる。駆動薄膜トランジスタのドレイン-ソース電流（Ｉ_ＤＳ）の大きさは、ゲート電圧によって決定される。したがって、電流によって駆動する有機発光表示装置において、駆動薄膜トランジスタ（Driving TR）のｓファクタが大きいほど画素の階調を調整することが容易である。

薄膜トランジスタ１００のｓファクタを調整する方法として、ゲート絶縁膜１４０の厚さを調整する方法がある。

より具体的には、図１１Ａ及び図１１Ｂは、薄膜トランジスタに印加されるゲート電圧を説明する模式図である。

図１１Ａは、薄膜トランジスタにゲート電圧（Ｖ_ＧＳ）が印加されるときに発生し得るキャパシタンス（Ｃａｐ）を概略的に示している。

図１１Ａは、薄膜トランジスタが完全にオン（ＯＮ）する前、キャパシタンス（Ｃａｐ）関係を概略的に説明している。図１１Ａにおいて、ゲート電圧（Ｖ_ＧＳ）は、ソース電極１６１とゲート電極１５０の間の電圧である。本発明の一実施例によれば、ゲート電圧（Ｖ_ＧＳ）は、第１連結部１３０ａとゲート電極１５０の間の電圧とすることもできる。

図１１Ａに示すように、薄膜トランジスタにゲート電圧（Ｖ_ＧＳ）が印加されると、アクティブ層１３０のチャネル部１３０ｎとゲート電極１５０（Gate）の間にキャパシタンス（Ｃ_ＧＩ）が形成され、チャネル部１３０ｎと第１連結部１３０ａ（Source）の間にもキャパシタンス（Ｃ_ＣＨ）が形成され得る。

チャネル部１３０ｎと第１連結部１３０ａ（Source）の間に形成されるキャパシタンス（Ｃ_ＣＨ）は、Ｎ型半導体特性を有する酸化物半導体層からなるチャネル部１３０ｎにおいて、高電圧端子であるドレイン電極１６２と低電圧端子であるソース電極１６１との電圧差により、キャパシタンスが形成されると言える。

図１１Ａによるキャパシタンス（Ｃａｐ）および電圧の関係は、図１１Ｂのように表示することができる。図１１Ｂを参照すると、チャネル部１３０ｎと第１連結部１３０ａ（Source）の間のキャパシタンス（Ｃ_ＣＨ）によって、ゲート電圧（Ｖ_ＧＳ）が全て有効にチャネル部１３０ｎに印加できない。その結果、電圧損失が発生し得る。

図１１Ｂにおいて、薄膜トランジスタの駆動時に、ゲート電圧（Ｖ_ＧＳ）のうち、チャネル部１３０ｎに有効に印加される電圧を有効ゲート電圧（Ｖ_ｅｆｆ）とするとき、有効ゲート電圧（Ｖ_ｅｆｆ）は、下記の式１により求めることができる。

[式１]
Ｖ_ｅｆｆ＝［Ｃ_ＧＩ／（Ｃ_ＧＩ＋Ｃ_ＣＨ）］×Ｖ_ＧＳ

薄膜トランジスタ１００のｓファクタを増加させるために、ゲート絶縁膜１４０の厚さを増加させる場合、アクティブ層１３０のチャネル部１３０ｎとゲート電極１５０（Gate）の間のキャパシタンス（Ｃ_ＧＩ）が減少し、ゲート電圧（Ｖ_ＧＳ）のうちのチャネル部１３０ｎに有効に印加される電圧、有効ゲート電圧（Ｖ_ｅｆｆ）が減少し得る。その結果、ｓファクタを増加させることができるが、式１で算出される有効ゲート電圧（Ｖ_ｅｆｆ）も減少し、薄膜トランジスタ１００のオン電流（Ｏｎ－Current）が減少するようになる。

一方、本発明の一実施例によれば、チャネル部１３０ｎが第１重畳領域（ＯＡ１）および第１非重畳領域（ＮＯＡ１）を一緒に含むことにより、薄膜トランジスタ１００のｓファクタが増加してもオン電流（ＯＮ－Current）が減少しないことがあり得る。その結果、オン電流（ＯＮ－Current）を減少させることなく、薄膜トランジスタ１００のｓファクタを増加させることができる。

次に、図１２Ａ及び図１２Ｂは、薄膜トランジスタ１００に印加されるゲート電圧を説明する模式図であり、遮光層１１１がソース電極１６１に連結した場合を説明する。

図１２Ａに示すように、薄膜トランジスタ１００にゲート電圧（Ｖ_ＧＳ）が印加されると、アクティブ層１３０のチャネル部１３０ｎとゲート電極１５０の間にキャパシタンス（Ｃ_ＧＩ）が形成され、チャネル部１３０ｎと第１連結部１３０ａ（Source）の間にキャパシタンス（Ｃ_ＣＨ）が形成され、さらにチャネル部１３０ｎと光遮断層１１１の間にもキャパシタンス（Ｃ_ＢＵＦ）が形成され得る。

図１２Ａによるキャパシタンス（Ｃａｐ）と電圧の関係は、図１２Ｂのように表示することができる。図１２Ｂを参照すると、チャネル部１３０ｎと第１連結部１３０ａ（Source）の間のキャパシタンス（Ｃ_ＣＨ）及びチャネル部１３０ｎと光遮断層１１１の間のキャパシタンス（Ｃ_ＢＵＦ）のため、ゲート電圧（Ｖ_ＧＳ）が全て有効にチャネル部１３０ｎに印加されるわけではなく、電圧損失が発生し得る。

光遮断層１１１とソース電極１６１が電気的に接続している場合、チャネル部１３０ｎと光遮断層１１１の間にさらにキャパシタンス（Ｃ_ＢＵＦ）が発生し、電圧損失の原因になる下部キャパシタンス（Ｃ_ＣＨ＋Ｃ_ＢＵＦ）が増加する。

具体的には、図１２Ｂにおいてゲート電圧（Ｖ_ＧＳ）のうち、チャネル部１３０ｎに有効に印加される電圧を有効ゲート電圧（Ｖ_ｅｆｆ）とするとき、有効ゲート電圧（Ｖ_ｅｆｆ）は、次の式２により求めることができる。

[式２]
Ｖ_ｅｆｆ＝［Ｃ_ＧＩ／（Ｃ_ＧＩ＋Ｃ_ＣＨ＋Ｃ_ＢＵＦ）］×Ｖ_ＧＳ

式２を参照すると、チャネル部１３０ｎと光遮断層１１１の間に形成されたキャパシタンス（Ｃ_ＢＵＦ）により、式２の分母値が増加する。したがって、チャネル部１３０ｎと光遮断層１１１の間のキャパシタンス（Ｃ_ＢＵＦ）が増加する場合、有効ゲート電圧（Ｖ_ｅｆｆ）が減少し、それによって薄膜トランジスタ１００におけるドレイン‐ソース電流（Ｉ_ＤＳ）の増加速度が低下する。その結果、ｓファクタが増加する効果が生じる。

式２を参照すると、チャネル部１３０ｎと光遮断層１１１の間のキャパシタンス（Ｃ_ＢＵＦ）を増加させ、薄膜トランジスタ１００のｓファクタを増加させることができる。チャネル部１３０ｎと光遮断層１１１の間のキャパシタンス（Ｃ_ＢＵＦ）を増加させる方法として、バッファ層１２０の厚さを薄くする方法がある。しかし、バッファ層１２０の厚さが薄くなると、薄膜トランジスタ１００のチャネル部１３０ｎが水素、酸素または水分などにより損傷する可能性が増加し、薄膜トランジスタ１００のオン電流（Ｏｎ-Current）が減少するようになる。

本発明の一実施例によれば、チャネル部１３０ｎが第１重畳領域（ＯＡ１）および第１非重畳領域（ＮＯＡ１）を一緒に含むことにより、バッファ層１２０の厚さを薄くすることなく薄膜トランジスタ１００のｓファクタを増加させることができ、同時にオン電流（ＯＮ-Current）も増加させることができる。

図２は、本発明の他の一実施例による薄膜トランジスタ２００の断面図である。図２は、図１ＡのII-II’に沿って切断した断面に対応する。

図２を参照すると、ゲート絶縁膜１４０が基板１１０上の全体の面に形成するのではなくパターニングすることもできる。例えば、ゲート絶縁膜１４０は、図２に示すように、ゲート電極１５０と同じ平面形状でパターニングすることができる。

図３Ａは、本発明のまた他の一実施例による薄膜トランジスタ３００の平面図であり、図３Ｂは、図３ＡのＩａ－Ｉａ’に沿って切断した断面図である。

図３Ａ及び図３Ｂを参照すると、アクティブ層１３０は、第２アクティブ層１３２上に第３アクティブ層１３３をさらに含むことができる。第３アクティブ層１３３は、チャネル部１３０ｎにおいて第１連結部１３０ａから第２連結部１３０ｂまで続く（延在する）ことができる。第３アクティブ層１３３は、第１連結部１３０ａ及び第２連結部１３０ｂにも配置することができる。

本発明の一実施例によれば、第３アクティブ層１３３は、第２アクティブ層１３２を保護することができる。第２アクティブ層１３２を保護するために、第３アクティブ層１３３は、優れた安定性を有する酸化物半導体物質で作ることができる。第３アクティブ層１３３は、第２アクティブ層１３２を保護する保護層の役割をすることができる。

本発明の一実施例によれば、第３アクティブ層１３３は、第２アクティブ層１３２よりも小さい移動度を有することができる。第２アクティブ層１３２は、第３アクティブ層１３３よりも２倍以上大きい移動度を有することができる。より具体的には、第２アクティブ層１３２は、第３アクティブ層１３３と比較して２倍～５倍の移動度を有することができる。

第３アクティブ層１３３は、５～２５ｃｍ^２／Ｖ・ｓレベルの移動度を有することができる。より具体的には、第３アクティブ層１３３は、５～１５ｃｍ^２／Ｖ・ｓレベルの移動度を有することができ、約１０ｃｍ^２／Ｖ・ｓレベルの移動度を有することができる。

本発明の一実施例によれば、第２アクティブ層１３２は、第３アクティブ層１３３よりも１０～４０ｃｍ^２／Ｖ・ｓだけ、さらに大きい移動度を有することができる。第２アクティブ層１３２は、第３アクティブ層１３３と比較して、１０～３０ｃｍ^２／Ｖ・ｓだけ、さらに大きい移動度を有することもでき、１０～２０ｃｍ^２／Ｖ・ｓだけ、さらに大きい移動度を有することもでき、２０～３０ｃｍ^２／Ｖ・ｓだけ、さらに大きい移動度を有することもできる。

第３アクティブ層１３３は、例えば、ＩＧＺＯ（ＩｎＧａＺｎＯ）系酸化物半導体物質、ＧＺＯ（ＧａＺｎＯ）系酸化物半導体物質、ＩＧＯ（ＩｎＧａＯ）系酸化物半導体物質及びＧＺＴＯ（ＧａＺｎＳｎＯ）系酸化物半導体物質のうちの少なくとも１つを含むことができる。第３アクティブ層１３３を構成する酸化物半導体物質が、ガリウム（Ｇａ）及びインジウム（Ｉｎ）を含む場合、モル数基準でガリウム（Ｇａ）の濃度がインジウム（Ｉｎ）の濃度より高く設定される［Ｇａ濃度＞Ｉｎ濃度］。

第３アクティブ層１３３が配置される場合、製造過程で中間層である第２アクティブ層１３２を効果的に保護することができる。例えば、製造工程において、第１アクティブ層１３１は、下部のバッファ層１２０または他の絶縁層から発生するガス、例えば、水素（Ｈ）、水分（Ｈ_２Ｏ）、酸素（Ｏ_２）等から中間層である第２アクティブ層１３２を保護することができ、上部の第３アクティブ層１３３は、パターニング工程で使用されるエッチング液または上部の絶縁層、例えばゲート絶縁膜１４０、層間絶縁膜１７０等から発生するガス、例えば水素（Ｈ）、水分（Ｈ_２Ｏ）、酸素（Ｏ_２）などから中間層である第２アクティブ層１３２を保護することができる。

図３Ａ及び図３Ｂを参照すると、第３アクティブ層１３３は、第１重畳領域（ＯＡ１）及び第１非重畳領域（ＮＯＡ１）に配置することができる。本発明の一実施例によれば、第３アクティブ層１３３は、第２アクティブ層１３２の上面全体を覆うように配置することができる。しかしながら、本発明の一実施例はこれに限定されるものではなく、第３アクティブ層１３３は、第２アクティブ層１３２の上面の一部を覆うこともできる。

図３Ａ及び図３Ｂを参照すると、第３アクティブ層１３３が第１非重畳領域（ＮＯＡ１）に配置されているが、第３アクティブ層１３３は、第２アクティブ層１３２を保護する保護層の役割をするように構成されているため、第３アクティブ層１３３によるキャリア増加効果は大きくない。したがって、薄膜トランジスタ３００のｓファクタを高いレベルに維持することができる。

図４Ａは、本発明のまた他の一実施例による薄膜トランジスタ４００の平面図であり、図４Ｂは、図４ＡのＩｂ－Ｉｂ’に沿って切断した断面図である。

図４Ａ及び図４Ｂを参照すると、アクティブ層１３０は第２アクティブ層１３２上の第３アクティブ層１３３を含み、第３アクティブ層１３３は第２アクティブ層１３２上面の一部に配置することができる。具体的には、第３アクティブ層１３３は、第１非重畳領域（ＮＯＡ１）に配置されないことがあり得る。第３アクティブ層１３３は、第１重畳領域（ＯＡ１）にのみ配置することができる。

第３アクティブ層１３３が第１重畳領域（ＯＡ１）に配置されることにより、少なくとも第１重畳領域（ＯＡ１）において第２アクティブ層１３２の上部を効果的に保護することができる。また、少ない量であるが第３アクティブ層１３３に含まれるキャリアにより、第１重畳領域（ＯＡ１）の電子キャリアを増加させることができる。構造的態様では、第３アクティブ層１３３により第１重畳領域（ＯＡ１）の厚さが増加し、第１重畳領域（ＯＡ１）の物理的安定性を向上させることができる。その結果、薄膜トランジスタ１００の安定性を向上させることができ、第１重畳領域（ＯＡ１）によって薄膜トランジスタ１００のオン電流（ＯＮ－Current）を向上させることができる。

一方、第３アクティブ層１３３は、第１非重畳領域（ＮＯＡ１）に配置されないため、第１非重畳領域（ＮＯＡ１）のキャリアは、増加しないことがあり得る。その結果、薄膜トランジスタ４００のｓファクタを、高いレベルに維持することができる。

図５Ａは、本発明のまた他の一実施例による薄膜トランジスタ５００の平面図であり、図５Ｂは、図５ＡのＩＶ－ＩＶ’に沿って切断した断面図である。

図５Ａの薄膜トランジスタ５００は、図１Ａの薄膜トランジスタ１００と比較して、第２非重畳領域（ＮＯＡ２）をさらに含む。

図５Ａ及び図５Ｂを参照すると、チャネル部１３０ｎは、平面図を基準に、第１アクティブ層１３１と第２アクティブ層１３２が重畳しない第２非重畳領域（ＮＯＡ）をさらに含むことができる。第２非重畳領域（ＮＯＡ２）は、第１非重畳領域（ＮＯＡ１）と離隔して、第１連結部１３０ａから第２連結部１３０ｂまで続く（延在する）ことができる。第１非重畳領域（ＮＯＡ１）と第２非重畳領域（ＮＯＡ２）は、第１重畳領域（ＯＡ１）を挟んで互いに離隔して配置することができる。

本発明の一実施例によれば、第１アクティブ層１３１は、第２非重畳領域（ＮＯＡ２）に配置されないことがあり得る。

第２非重畳領域（ＮＯＡ２）は、第１非重畳領域（ＮＯＡ１）と同様に、第１重畳領域（ＯＡ１）よりも低い濃度のキャリア（電子キャリア）を含む。したがって、第２非重畳領域（ＮＯＡ２）は、第１非重畳領域（ＮＯＡ１）と同様に、薄膜トランジスタ１００のｓファクタを増加させる役割をすることができる。

図６は、本発明のまた他の一実施例による薄膜トランジスタ６００の断面図である。図６は、図５ＡのＩＶ－ＩＶ’に沿って切った断面に対応する。

図６を参照すると、アクティブ層１３０は、第２アクティブ層１３２上に第３アクティブ層１３３をさらに含むことができる。第３アクティブ層１３３は、チャネル部１３０ｎにおいて第１連結部１３０ａから第２連結部１３０ｂまで続く（延在する）ことができる。第３アクティブ層１３３は、第１連結部１３０ａ及び第２連結部１３０ｂにも配置することができる。

本発明の一実施例によれば、第３アクティブ層１３３は、第１重畳領域（ＯＡ１）、第１非重畳領域（ＮＯＡ１）、及び第２非重畳領域（ＮＯＡ２）に配置することができる。本発明の一実施例によれば、第３アクティブ層１３３は、第２アクティブ層１３２の上面全体を覆うように配置することができる。しかしながら、本発明の一実施例はこれに限定されるものではなく、第３アクティブ層１３３は、第２アクティブ層１３２の上面の一部を覆うこともできる。

図６を参照すると、第３アクティブ層１３３が、第１非重畳領域（ＮＯＡ１）及び第２非重畳領域（ＮＯＡ２）に配置されているが、第３アクティブ層１３３によるキャリア増加効果は大きくない。したがって、薄膜トランジスタ６００のｓファクタを高いレベルに維持することができる。

図７Ａは、本発明のまた他の一実施例による薄膜トランジスタ７００の平面図であり、図７Ｂは、図７ＡのＩＶａ～ＩＶａ’に沿って切断した断面図である。

図７Ａ及び図７Ｂを参照すると、アクティブ層１３０は第２アクティブ層１３２上の第３アクティブ層１３３を含み、第３アクティブ層１３３は第２アクティブ層１３２上面の一部に配置することができる。具体的には、第３アクティブ層１３３を第１重畳領域（ＯＡ１）に配置することができる。第３アクティブ層１３３は、第１非重畳領域（ＮＯＡ１）に配置されないことがあり得る。また、第３アクティブ層１３３は、第２非重畳領域（ＮＯＡ２）に配置されないことがあり得る。

第３アクティブ層１３３は、第２非重畳領域（ＮＯＡ２）に配置されないので、第２非重畳領域（ＮＯＡ２）のキャリアは増加しないことがあり得る。その結果、薄膜トランジスタ７００のｓファクタを高いレベルに維持することができる。

図８Ａは、本発明のまた他の一実施例による薄膜トランジスタ８００の平面図であり、図８Ｂは、図８ＡのＶ－Ｖ’に沿って切断した断面図である。

図８Ａの薄膜トランジスタ８００は、図１Ａの薄膜トランジスタ１００と比較して、第２重畳領域（ＯＡ２）をさらに含む。

図８Ａ及び図８Ｂを参照すると、チャネル部１３０ｎは、平面図を基準に、第１アクティブ層１３１と第２アクティブ層１３２が重畳する第２重畳領域（ＯＡ２）をさらに含むことができる。第２重畳領域（ＯＡ２）は、第１重畳領域（ＯＡ１）と離隔して、第１連結部１３０ａから第２連結部１３０ｂまで続く（延在する）ことができる。第１重畳領域（ＯＡ１）と第２重畳領域（ＯＡ２）は、第１非重畳領域（ＮＯＡ１）を挟んで互いに離隔して配置することができる。

本発明の一実施例によれば、第１アクティブ層１３１は、第１非重畳領域（ＮＯＡ１）に配置されず、第１重畳領域（ＯＡ１）及び第２重畳領域（ＯＡ２）に配置することができる。

第２重畳領域（ＯＡ２）は、第１重畳領域（ＯＡ１）と同様に、第１非重畳領域（ＮＯＡ１）よりも高い濃度のキャリア（電子キャリア）を含む。したがって、第２重畳領域（ＯＡ２）は、第１重畳領域（ＯＡ１）と同様に、薄膜トランジスタ１００のオン電流（Ｏｎ－Current）を向上させる役割をすることができる。

図９Ａは、本発明のまた他の一実施例による薄膜トランジスタ９００の平面図であり、図９Ｂは、図９ＡのＶａ－Ｖａ’に沿って切断した断面図である。

図９Ａ及び図９Ｂを参照すると、アクティブ層１３０は、第２アクティブ層１３２上に第３アクティブ層１３３をさらに含むことができる。第３アクティブ層１３３は、チャネル部１３０ｎにおいて第１連結部１３０ａから第２連結部１３０ｂまで続く（延在する）ことができる。第３アクティブ層１３３は、第１連結部１３０ａ及び第２連結部１３０ｂにも配置することができる。

本発明の一実施例によれば、第３アクティブ層１３３は、第１重畳領域（ＯＡ１）、第１非重畳領域（ＮＯＡ１）、及び第２重畳領域（ＯＡ２）に配置することができる。本発明の一実施例によれば、第３アクティブ層１３３は、第２アクティブ層１３２の上面全体を覆うように配置することができる。しかしながら、本発明の一実施例はこれに限定されるものではなく、第３アクティブ層１３３は、第２アクティブ層１３２の上面の一部を覆うこともできる。

図９Ａ及び図９Ｂを参照すると、第３アクティブ層１３３が第１非重畳領域（ＮＯＡ１）に配置されているが、第３アクティブ層１３３によるキャリア増加効果が大きくない。したがって、薄膜トランジスタ９００のｓファクタを高いレベルに維持することができる。

図１０Ａは、本発明のまた他の一実施例による薄膜トランジスタ１０００の平面図であり、図１０Ｂは、図１０ＡのＶｂ－Ｖｂ'に沿って切断した断面図である。

図１０Ａ及び図１０Ｂを参照すると、アクティブ層１３０は第２アクティブ層１３２上の第３アクティブ層１３３を含み、第３アクティブ層１３３は第２アクティブ層１３２上面の一部に配置することができる。具体的には、第３アクティブ層１３３は、第１重畳領域（ＯＡ１）及び第２重畳領域（ＯＡ２）に配置することができる。第３アクティブ層１３３は、第１非重畳領域（ＮＯＡ１）に配置されないことがあり得る。

第３アクティブ層１３３が第１非重畳領域（ＮＯＡ１）に配置されないことにより、第１非重畳領域（ＮＯＡ１）のキャリアは、増加しないことがあり得る。その結果、薄膜トランジスタ１０００のｓファクタを高いレベルに維持することができる。

図１１Ａ及び図１１Ｂは、遮光層１１１が配置されていない薄膜トランジスタに印加されるゲート電圧を説明する模式図である。図１２は、遮光層１１１が配置された薄膜トランジスタに印加されるゲート電圧を説明する模式図である。

図１１Ａ、図１１Ｂ、図１２Ａ及び図１２Ｂは、既に説明されているので、これらに対する詳細な説明は省略する。

図１３Ａは、ｓファクタとオン（ＯＮ）電流との関係のグラフであり、図１３Ｂは、薄膜トランジスタのしきい値電圧グラフである。

図１３Ａを参照すると、遮光層１１１が配置された薄膜トランジスタにおいて、バッファ層（ＢＵＦ）１２０の厚さを厚くしたり、ゲート絶縁膜（ＧＩ）１４０の厚さを薄くする場合、薄膜トランジスタのオン電流を増加させることができるが、ｓファクタが減少し得る。

一方、遮光層１１１が配置された薄膜トランジスタにおいて、バッファ層（ＢＵＦ）１２０の厚さを薄くしたり、ゲート絶縁膜（ＧＩ）１４０の厚さを薄くする場合、薄膜トランジスタのｓファクタを増加させることができるが、オン電流が減少し得る。

図１３Ｂは、様々な薄膜トランジスタのしきい値電圧を例示している。図１３Ｂにおいて、「実施例１」で示されるのは、図１の薄膜トランジスタ１００のしきい値電圧グラフであり、「比較例１」は、オン電流を向上させるためにゲート絶縁膜１４０の厚さを減らした薄膜トランジスタのしきい値電圧グラフであり、「比較例２」は、ｓファクタ向上のためにゲート絶縁膜１４０の厚さを増加させた薄膜トランジスタのしきい値電圧グラフである。

「比較例１」を参照すると、ゲート絶縁膜１４０の厚さを薄くした場合、薄膜トランジスタのオン電流（Ｏｎ－Current）は向上するが、ｓファクタが減少することを確認することができる。また、「比較例２」を参照すると、ゲート絶縁膜１４０の厚さを増加させた場合、薄膜トランジスタのｓファクタが増加するが、オン電流が減少することを確認することができる。

一方、本発明による実施例１の薄膜トランジスタは、大きなｓファクタを有しながらも優れたオン（ＯＮ）電流特性を有することを確認することができる。

以下、上述した薄膜トランジスタ１００、２００、３００、４００、５００、６００、７００、８００、９００、１０００を含む表示装置について詳細に説明する。

図１４は、本発明のまた他の一実施例による表示装置１１００の概略図である。

本発明のまた他の一実施例による表示装置１１００は、図１４に示すように、表示パネル３１０、ゲートドライバ３２０、データドライバ３３０及び制御部３４０を含む。

表示パネル３１０にゲートライン（ＧＬ）及びデータライン（ＤＬ）が配置され、ゲートライン（ＧＬ）とデータライン（ＤＬ）の交差領域に画素（Ｐ）が配置される。画素（Ｐ）の駆動により映像が表示される。

制御部３４０は、ゲートドライバ３２０とデータドライバ３３０を制御する。

制御部３４０は、外部システム（未図示）から供給される信号を用いて、ゲートドライバ３２０を制御するためのゲート制御信号（ＧＣＳ）及びデータドライバ３３０を制御するためのデータ制御信号（ＤＣＳ）を出力する。また、制御部３４０は、外部システムから入力する入力映像データをサンプリングした後、それを再整列して、再整列したデジタル映像データ（ＲＧＢ）をデータドライバ３３０に供給する。

ゲート制御信号（ＧＣＳ）は、ゲートスタートパルス（ＧＳＰ）、ゲートシフトクロック（ＧＳＣ）、ゲート出力イネーブル信号（ＧＯＥ）、スタート信号（Ｖｓｔ）及びゲートクロック（ＧＣＬＫ）等を含む。さらに、ゲート制御信号（ＧＣＳ）には、シフトレジスタを制御するための制御信号を含むことができる。

データ制御信号（ＤＣＳ）は、ソーススタートパルス（ＳＳＰ）、ソースシフトクロック信号（ＳＳＣ）、ソース出力イネーブル信号（ＳＯＥ）、極性制御信号（ＰＯＬ）などを含む。

データドライバ３３０は、表示パネル３１０のデータライン（ＤＬ）にデータ電圧を供給する。具体的には、データドライバ３３０は、制御部３４０から入力した映像データ（ＲＧＢ）をアナログデータ電圧に変換し、データ電圧をデータライン（ＤＬ）に供給する。

ゲートドライバ３２０は、シフトレジスタ３５０を含むことができる。

シフトレジスタ３５０は、制御部３４０から伝送されたスタート信号及びゲートクロック等を用いて、１フレームの間、ゲートライン（ＧＬ）にゲートパルスを順次供給する。ここで、１フレームとは、表示パネル３１０を介して１つのイメージが出力される期間をいう。ゲートパルスは、画素（Ｐ）に配置されたスイッチング素子（薄膜トランジスタ）をターンオンさせることができるターンオン電圧を有している。

また、シフトレジスタ３５０は、１フレームのうち、ゲートパルスが供給されない残りの期間の間には、ゲートライン（ＧＬ）に、スイッチング素子をターンオフさせることができるゲートオフ信号を供給する。以下、ゲートパルスとゲートオフ信号を総称してスキャン信号（ＳＳまたはＳｃａｎ）という。

本発明の一実施例によれば、ゲートドライバ３２０を基板１１０上に実装することができる。このように、ゲートドライバ３２０が基板１１０上に直接実装されている構造を、ゲートインパネル（Gate In Panel：ＧＩＰ）構造という。

図１５は、図１４のいずれか１つの画素（Ｐ）に対する回路図であり、図１６は、図１４の画素（Ｐ）に対する平面図であり、図１７は、図１６のＶＩ－ＶＩ'に沿って切断した断面図である。

図１５の回路図は、表示素子７１０として有機発光ダイオード（ＯＬＥＤ）を含む表示装置１１００の画素（Ｐ）に対する等価回路図である。

画素（Ｐ）は、表示素子７１０及び表示素子７１０を駆動する画素駆動部（ＰＤＣ）を含む。

図１５の画素駆動部（ＰＤＣ）は、スイッチングトランジスタである第１薄膜トランジスタ（ＴＲ１）及び駆動トランジスタである第２薄膜トランジスタ（ＴＲ２）を含む。例えば、第２薄膜トランジスタ（ＴＲ２）として、上記実施例で説明した薄膜トランジスタ１００、２００、３００、４００、５００、６００、７００、８００、９００、１０００を用いることができる。第１薄膜トランジスタ（ＴＲ１）として、上記実施例で説明した薄膜トランジスタ１００、２００、３００、４００、５００、６００、７００、８００、９００、１０００を用いることもできる。

第１薄膜トランジスタ（ＴＲ１）は、ゲートライン（ＧＬ）及びデータライン（ＤＬ）に連結していて、ゲートライン（ＧＬ）を介して供給されるスキャン信号（ＳＳ）によってターンオン又はターンオフする。

データライン（ＤＬ）は、画素駆動部（ＰＤＣ）にデータ電圧（Ｖｄａｔａ）を提供し、第１薄膜トランジスタ（ＴＲ１）は、データ電圧（Ｖｄａｔａ）の印加を制御する。

駆動電源ライン（ＰＬ）は、表示素子７１０に駆動電圧（Ｖｄｄ）を提供し、第２薄膜トランジスタ（ＴＲ２）は、駆動電圧（Ｖｄｄ）を制御する。駆動電圧（Ｖｄｄ）は、表示素子７１０である有機発光ダイオード（ＯＬＥＤ）を駆動するための画素駆動電圧である。

ゲートドライバ３２０からゲートライン（ＧＬ）を介して印加されたスキャン信号（ＳＳ）によって第１薄膜トランジスタ（ＴＲ１）がターンオンされるとき、データライン（ＤＬ）を介して供給されたデータ電圧（Ｖｄａｔａ）が、表示素子７１０に連結した第２薄膜トランジスタ（ＴＲ２）のゲート電極（Ｇ２）に供給される。データ電圧（Ｖｄａｔａ）は、第２薄膜トランジスタ（ＴＲ２）のゲート電極（Ｇ２）とソース電極（Ｓ２）の間に形成された第１キャパシタ（Ｃ１）に充電される。第１キャパシタ（Ｃ１）は、ストレージキャパシタ（Ｃｓｔ）である。

データ電圧（Ｖｄａｔａ）によって、第２薄膜トランジスタ（ＴＲ２）を介して表示素子７１０である有機発光ダイオード（ＯＬＥＤ）に供給される電流の量が制御され、これにより、表示素子７１０から出力する光の階調を制御することができる。

図１６及び図１７を参照すると、第１薄膜トランジスタ（ＴＲ１）及び第２薄膜トランジスタ（ＴＲ２）は、基板１１０上に配置される。

基板１１０は、ガラスまたはプラスチックからなることができる。基板１１０として、フレキシブル特性を有するプラスチック、例えばポリイミド（ＰＩ）を用いることができる。

基板１１０上に光遮断層１１１が配置される。図１６及び図１７には、駆動トランジスタである第２薄膜トランジスタ（ＴＲ２）の下部にのみ光遮断層１１１が配置された構成を例示している。しかしながら、本発明の一実施例はこれに限定されるものではなく、第１薄膜トランジスタ（ＴＲ１）の下部にも光遮断層１１１を配置することができる。

光遮断層１１１上にバッファ層１２０が配置される。バッファ層１２０は、絶縁性物質からなり、外部から流入する水分や酸素などからアクティブ層（Ａ１、Ａ２）を保護する。

バッファ層１２０上に、第１薄膜トランジスタ（ＴＲ１）のアクティブ層（Ａ１）及び第２薄膜トランジスタ（ＴＲ２）のアクティブ層（Ａ２）が配置される。

アクティブ層（Ａ１、Ａ２）は、例えば、第１アクティブ層１３１、第２アクティブ層１３２及び第３アクティブ層１３３を含むことができる。アクティブ層（Ａ１、Ａ２）は、図３、４、６、７、９及び１０の構造のうちのいずれか１つの構造を有することができる。

アクティブ層（Ａ１、Ａ２）上にゲート絶縁膜１４０が配置される。ゲート絶縁膜１４０は、アクティブ層（Ａ１、Ａ２）の上面全体を覆うこともでき、アクティブ層（Ａ１、Ａ２）の一部のみを覆うこともできる。

ゲート絶縁膜１４０上に、第１薄膜トランジスタ（ＴＲ１）のゲート電極（Ｇ１）及び第２薄膜トランジスタ（ＴＲ２）のゲート電極（Ｇ２）が配置される。また、ゲート絶縁膜１４０上に第１キャパシタ電極（ＣＥ１）を配置することができる。第１キャパシタ電極（ＣＥ１）は、第２薄膜トランジスタ（ＴＲ２）のゲート電極（Ｇ２）と連結することができる。

ゲート電極（Ｇ１、Ｇ２）及び第１キャパシタ電極（ＣＥ１）上に、層間絶縁膜１７０が配置される。

層間絶縁膜１７０上にデータライン（ＤＬ）、駆動電源ライン（ＰＬ）、ソース電極（Ｓ１、Ｓ２）及びドレイン電極（Ｄ１、Ｄ２）が配置される。

データライン（ＤＬ）の一部を延長して第１薄膜トランジスタ（ＴＲ１）のソース電極（Ｓ１）とすることができる。第１薄膜トランジスタ（ＴＲ１）のソース電極（Ｓ１）は、コンタクトホール（Ｈ１１）を介して第１薄膜トランジスタ（ＴＲ１）のアクティブ層（Ａ１）と連結することができる。

図１６及び図１７を参照すると、層間絶縁膜１７０上に第１薄膜トランジスタ（ＴＲ１）のドレイン電極（Ｄ１）及び第２薄膜トランジスタ（ＴＲ２）のソース電極（Ｓ２）が配置される。

第１薄膜トランジスタ（ＴＲ１）のドレイン電極（Ｄ１）は、コンタクトホール（Ｈ１２）を介して第１薄膜トランジスタ（ＴＲ１）のアクティブ層（Ａ１）と連結することができる。また、第１薄膜トランジスタ（ＴＲ１）のドレイン電極（Ｄ１）は、コンタクトホール（Ｈ１３）を介して第１キャパシタ電極（ＣＥ１）と連結することができる。その結果、第１キャパシタ電極（ＣＥ１）および第２薄膜トランジスタ（ＴＲ２）のゲート電極（Ｇ２）にデータ電圧を印加することができる。

第２薄膜トランジスタ（ＴＲ２）のソース電極（Ｓ２）のいずれか１つのコンタクトホール（Ｈ１４）を介して光遮断層１１１と連結し、他のコンタクトホール（Ｈ１５）を介して第２薄膜トランジスタ（ＴＲ２）のアクティブ層（Ａ２）と連結することができる。その結果、光遮断層１１１が、第２薄膜トランジスタ（ＴＲ２）のソース電極（Ｓ２）と連結することができる。

また、第２薄膜トランジスタ（ＴＲ２）のソース電極（Ｓ２）を延長して第２キャパシタ電極（ＣＥ２）とすることができる。第２キャパシタ電極（ＣＥ２）は、第１キャパシタ電極（ＣＥ１）と重畳して第１キャパシタ（Ｃ１）を形成する。

駆動電源ライン（ＰＬ）の一部を延長して第２薄膜トランジスタ（ＴＲ２）のドレイン電極（Ｄ２）とすることができる。第２薄膜トランジスタ（ＴＲ２）のドレイン電極（Ｄ２）は、コンタクトホール（Ｈ１６）を介して第２薄膜トランジスタ（ＴＲ２）のアクティブ層（Ａ２）と連結することができる。

データライン（ＤＬ）、駆動電源ライン（ＰＬ）、ソース電極（Ｓ１、Ｓ２）、ドレイン電極（Ｄ１、Ｄ２）及び第２キャパシタ電極（ＣＥ２）上に平坦化層１８０が配置される。平坦化層１８０は、第１薄膜トランジスタ（ＴＲ１）及び第２薄膜トランジスタ（ＴＲ２）の上部を平坦化し、第１薄膜トランジスタ（ＴＲ１）及び第２薄膜トランジスタ（ＴＲ２）を保護する。

平坦化層１８０上に表示素子７１０の第１電極７１１が配置される。表示素子７１０の第１電極７１１は、平坦化層１８０に形成されたコンタクトホール（Ｈ１７）を介して、第２薄膜トランジスタ（ＴＲ２）のソース電極（Ｓ２）及び第２キャパシタ電極（ＣＥ２）と、接触する。

第１電極７１１の縁にバンク層７５０が配置される。バンク層７５０は、表示素子７１０の発光領域を定義する。

第１電極７１１上に有機発光層７１２が配置され、有機発光層７１２上に第２電極７１３が配置される。これにより、表示素子７１０が完成する。図１７に示す表示素子７１０は、有機発光ダイオード（ＯＬＥＤ）である。したがって、本発明の一実施例による表示装置１１００は、有機発光表示装置である。

本発明のまた他の一実施例によれば、第２の薄膜トランジスタ（ＴＲ２）は、大きなｓファクタを有することができる。第２薄膜トランジスタ（ＴＲ２）は、駆動トランジスタとして用いられ、表示装置１１００の階調表現能力を向上させることができる。

図１８は、本発明のまた他の一実施例による表示装置１２００のいずれか１つの画素（Ｐ）の回路図である。

図１８は、有機発光表示装置の画素（Ｐ）に対する等価回路図である。

図１８に示す表示装置１２００の画素（Ｐ）は、表示素子７１０である有機発光ダイオード（ＯＬＥＤ）、および表示素子７１０を駆動する画素駆動部（ＰＤＣ）とを含む。表示素子７１０は、画素駆動部（ＰＤＣ）に連結する。

画素（Ｐ）には、画素駆動部（ＰＤＣ）に信号を供給する信号ライン（ＤＬ、ＧＬ、ＰＬ、ＲＬ、ＳＣＬ）が、配置されている。

データライン（ＤＬ）にデータ電圧（Ｖｄａｔａ）が供給され、ゲートライン（ＧＬ）にスキャン信号（ＳＳ）が供給され、駆動電源ライン（ＰＬ）に画素を駆動する駆動電圧（Ｖｄｄ）が供給され、リファレンスライン（ＲＬ）には基準電圧（Ｖｒｅｆ）が供給され、センシング制御ライン（ＳＣＬ）にセンシング制御信号（ＳＣＳ）が供給される。

図１８を参照すると、ｎ番目の画素（Ｐ）のゲートラインを「ＧＬ_ｎ」とするとき、隣り合うｎ－１番目の画素（Ｐ）のゲートラインは「ＧＬ_ｎ－１」であり、ｎ－１番目の画素（Ｐ）のゲートライン「ＧＬ_ｎ－１」は、ｎ番目の画素（Ｐ）のセンシング制御ライン（ＳＣＬ）の役割をすることができる。

画素駆動部（ＰＤＣ）は、例えば、ゲートライン（ＧＬ）及びデータライン（ＤＬ）と連結した第１薄膜トランジスタ（ＴＲ１）（スイッチングトランジスタ）、第１薄膜トランジスタ（ＴＲ１）を介して、伝送されるデータ電圧（Ｖdata）によって表示素子７１０に出力される電流の大きさを制御する第２薄膜トランジスタ（ＴＲ２）（駆動トランジスタ）、第２薄膜トランジスタ（ＴＲ２）の特性を感知するための第３薄膜トランジスタ（ＴＲ３）（リファレンストランジスタ）を含む。

第２薄膜トランジスタ（ＴＲ２）のゲート電極（Ｇ２）と表示素子７１０の間に第１キャパシタ（Ｃ１）が位置する。第１キャパシタ（Ｃ１）は、ストレージキャパシタ（Ｃｓｔ）とも呼ばれる。

第１薄膜トランジスタ（ＴＲ１）は、ゲートライン（ＧＬ）に供給されるスキャン信号（ＳＳ）によってターンオンされ、データライン（ＤＬ）に供給されるデータ電圧（Ｖｄａｔａ）を第２薄膜トランジスタ（ＴＲ２）のゲート電極（Ｇ２）に伝送する。

第３薄膜トランジスタ（ＴＲ３）は、第２薄膜トランジスタ（ＴＲ２）と表示素子７１０の間の第１ノード（ｎ１）及びリファレンスライン（ＲＬ）に連結し、センシング制御信号（ＳＣＳ）によってターンオンまたはターンオフされ、センシング期間に駆動トランジスタである第２薄膜トランジスタ（ＴＲ２）の特性を感知する。

第２薄膜トランジスタ（ＴＲ２）のゲート電極（Ｇ２）と連結した第２ノード（ｎ２）は、第１薄膜トランジスタ（ＴＲ１）と連結する。第２ノード（ｎ２）と第１ノード（ｎ１）の間に第１キャパシタ（Ｃ１）が配置される。

第１薄膜トランジスタ（ＴＲ１）がターンオンすると、データライン（ＤＬ）を介して供給されたデータ電圧（Ｖｄａｔａ）が、第２薄膜トランジスタ（ＴＲ２）のゲート電極（Ｇ２）に供給される。データ電圧（Ｖｄａｔａ）は、第２薄膜トランジスタ（ＴＲ２）のゲート電極（Ｇ２）とソース電極（Ｓ２）の間に形成された第１キャパシタ（Ｃ１）に充電される。

第２薄膜トランジスタ（ＴＲ２）がターンオンすると、画素を駆動する駆動電圧（Ｖｄｄ）により、電流が第２薄膜トランジスタ（ＴＲ２）を介して表示素子７１０に供給され、表示素子７１０から光が出力される。

図１９は、本発明のまた他の一実施例による表示装置１３００のいずれか１つの画素の回路図である。

図１９に示す表示装置１３００の画素（Ｐ）は、表示素子７１０である有機発光ダイオード（ＯＬＥＤ）、および表示素子７１０を駆動する画素駆動部（ＰＤＣ）とを含む。表示素子７１０は、画素駆動部（ＰＤＣ）に連結する。

画素駆動部（ＰＤＣ）は、薄膜トランジスタ（ＴＲ１、ＴＲ２、ＴＲ３、ＴＲ４）を含む。

画素（Ｐ）には、画素駆動部（ＰＤＣ）に駆動信号を供給する信号ライン（ＤＬ、ＥＬ、ＧＬ、ＰＬ、ＳＣＬ、ＲＬ）が配置されている。

図１９の画素（Ｐ）は、図１８の画素（Ｐ）と比較して、発光制御ライン（ＥＬ）をさらに含む。発光制御ライン（ＥＬ）に、発光制御信号（ＥＭ）が供給される。

また、図１９の画素駆動部（ＰＤＣ）は、図１８の画素駆動部（ＰＤＣ）と比較して、第２薄膜トランジスタ（ＴＲ２）の発光時点を制御するための発光制御トランジスタである第４薄膜トランジスタ（ＴＲ４）をさらに含む。

図１９を参照すると、ｎ番目の画素（Ｐ）のゲートラインを「ＧＬ_ｎ」とすると、隣り合うｎ－１番目の画素（Ｐ）のゲートラインは「ＧＬ_ｎ－１」であり、ｎ－１番目の画素（Ｐ）のゲートライン「ＧＬ_ｎ－１」は、ｎ番目の画素（Ｐ）のセンシング制御ライン（ＳＣＬ）の役割をする。

第２薄膜トランジスタ（ＴＲ２）のゲート電極（Ｇ２）と表示素子７１０との間に、第１キャパシタ（Ｃ１）が位置する。また、第４薄膜トランジスタ（ＴＲ４）の端子のうち、駆動電圧（Ｖｄｄ）が供給される端子と、表示素子７１０の一電極との間に第２キャパシタ（Ｃ２）が位置する。

第１薄膜トランジスタ（ＴＲ１）は、ゲートライン（ＧＬ）に供給されるスキャン信号（ＳＳ）によってターンオンし、データライン（ＤＬ）に供給されるデータ電圧（Ｖｄａｔａ）を第２薄膜トランジスタ（ＴＲ２）のゲート電極に伝送する。

第３薄膜トランジスタ（ＴＲ３）は、リファレンスライン（ＲＬ）に連結し、センシング制御信号（ＳＣＳ）によってターンオンまたはターンオフし、センシング期間に駆動トランジスタである第３薄膜トランジスタ（ＴＲ１）の特性を感知する。

第４薄膜トランジスタ（ＴＲ４）は、発光制御信号（ＥＭ）によって駆動電圧（Ｖｄｄ）を第２薄膜トランジスタ（ＴＲ２）に伝達するか、または駆動電圧（Ｖｄｄ）を遮断する。第４薄膜トランジスタ（ＴＲ４）がターンオンすると、第２薄膜トランジスタ（ＴＲ２）に電流が供給され、表示素子７１０から光が出力される。

本発明のまた他の実施例による画素駆動回路（ＰＤＣ）は、上記で説明した構造以外の他の様々な構造で形成することができる。画素駆動回路（ＰＤＣ）は、例えば、５個以上の薄膜トランジスタを含むこともできる。

以上、説明した本発明は、上述した実施例及び添付の図によって限定されるものではなく、本発明の技術的事項から逸脱しない範囲内で種々の置換、変形及び変更が可能であることが本発明が属する技術分野において通常の知識を有する者にとって明らかであろう。したがって、本発明の範囲は、後述する特許請求の範囲によって示され、特許請求の範囲の意味、範囲、およびその等価概念から導出されるすべての変更または変形された形態が本発明の範囲に含まれるものと解釈されなければならない。

１００、２００、３００、４００、５００、６００、７００、８００、９００、１０００：薄膜トランジスタ
１１０：基板
１１１：光遮断層
１２０：バッファ層
１３０：アクティブ層
１３０ｎ：チャネル部
１３０ａ：第１連結部
１３０ｂ：第２連結部
１３１：第１酸化物半導体層
１３２：第２酸化物半導体層
１４０：ゲート絶縁膜
１５０：ゲート電極
７１０：表示素子
７１１：第１電極
７１２：有機発光層
７１３：第２電極

Claims (21)

1. アクティブ層、および前記アクティブ層と少なくとも一部重畳するゲート電極を含み、
   前記アクティブ層が、
   第１アクティブ層、
   前記第１アクティブ層上の第２アクティブ層、
   チャネル部、
   前記チャネル部の第１の側と接触する第１連結部、および
   前記チャネル部の第２の側と接触する第２連結部を含み、
   前記チャネル部は、
   平面図を基準に、前記第１アクティブ層と前記第２アクティブ層が重畳する第１重畳領域、および
   平面図を基準に、前記第１アクティブ層と前記第２アクティブ層が重畳しない第１非重畳領域を含み、
   前記アクティブ層の前記チャネル部において、前記第１アクティブ層及び前記第２アクティブ層は、それぞれ、前記第１連結部から前記第２連結部まで続き、
   前記第２アクティブ層は、前記第１アクティブ層よりも大きい移動度を有する、薄膜トランジスタ。
2. 前記チャネル部の前記第１重畳領域が、前記第１連結部から前記第２連結部まで続く、請求項１に記載の薄膜トランジスタ。
3. 前記チャネル部の前記第１非重畳領域が、前記第１連結部から前記第２連結部まで続く、請求項１に記載の薄膜トランジスタ。
4. 前記チャネル部において、前記第２アクティブ層が、前記第１アクティブ層の上面を覆う、請求項１に記載の薄膜トランジスタ。
5. 前記第２アクティブ層が、平面図を基準にして前記チャネル部の領域に配置された、請求項１に記載の薄膜トランジスタ。
6. 前記第１アクティブ層が、前記チャネル部の前記第１非重畳領域に配置されない、請求項１に記載の薄膜トランジスタ。
7. 前記アクティブ層が、前記第２アクティブ層上の第３アクティブ層をさらに含み、
   前記第３アクティブ層は、前記チャネル部において前記第１連結部から前記第２連結部まで続き、
   前記第３アクティブ層は、前記第２アクティブ層よりも小さい移動度を有する、請求項１に記載の薄膜トランジスタ。
8. 前記第３アクティブ層が、前記チャネル部の前記第１重畳領域及び前記第１非重畳領域に配置された、請求項７に記載の薄膜トランジスタ。
9. 前記第３アクティブ層が、前記チャネル部の前記第１非重畳領域に配置されない、請求項７に記載の薄膜トランジスタ。
10. 前記チャネル部が、平面図を基準に、前記第１アクティブ層と前記第２アクティブ層が重畳しない第２非重畳領域をさらに含み、
    前記第２非重畳領域は、前記第１非重畳領域と離隔して、前記第１連結部から前記第２連結部まで続く、請求項１に記載の薄膜トランジスタ。
11. 前記第１アクティブ層が、前記チャネル部の前記第２非重畳領域に配置されない、請求項１０に記載の薄膜トランジスタ。
12. 前記アクティブ層が、前記第２アクティブ層上の第３アクティブ層をさらに含み、
    前記第３アクティブ層は、前記チャネル部において前記第１連結部から前記第２連結部まで続き、
    前記第３アクティブ層は、前記第２アクティブ層よりも小さい移動度を有する、請求項１０に記載の薄膜トランジスタ。
13. 前記第３アクティブ層は、前記チャネル部の前記第１重畳領域、前記第１非重畳領域、及び前記第２非重畳領域に配置された、請求項１２に記載の薄膜トランジスタ。
14. 前記第３アクティブ層が、前記チャネル部の前記第２非重畳領域に配置されない、請求項１２に記載の薄膜トランジスタ。
15. 前記チャネル部が、平面図を基準に、前記第１アクティブ層と前記第２アクティブ層が重畳する第２重畳領域をさらに含み、
    前記第２重畳領域は、前記第１重畳領域と離隔して、前記第１連結部から前記第２連結部まで続く、請求項１に記載の薄膜トランジスタ。
16. 前記アクティブ層が、前記第２アクティブ層上の第３アクティブ層をさらに含み、
    前記第３アクティブ層は、前記チャネル部において前記第１連結部から前記第２連結部まで続き、
    前記第３アクティブ層は、前記第２アクティブ層よりも小さい移動度を有する、請求項１５に記載の薄膜トランジスタ。
17. 前記第３アクティブ層が、前記チャネル部の前記第１重畳領域、前記第１非重畳領域、及び前記第２重畳領域に配置された、請求項１６に記載の薄膜トランジスタ。
18. 前記第３アクティブ層が、前記チャネル部の前記第１非重畳領域に配置されない、請求項１６に記載の薄膜トランジスタ。
19. 前記第１アクティブ層が、ＩＧＺＯ（ＩｎＧａＺｎＯ）系酸化物半導体物質、ＧＺＯ（ＧａＺｎＯ）系酸化物半導体物質、ＩＧＯ（ＩｎＧａＯ）系酸化物半導体物質及びＧＺＴＯ（ＧａＺｎＳｎＯ）系酸化物半導体物質のうちの少なくとも１つを含み、
    前記第１アクティブ層の前記酸化物半導体物質が、ガリウム（Ｇａ）及びインジウム（Ｉｎ）を含む場合、モル（ｍｏｌ）数基準で、前記ガリウム（Ｇａ）の濃度が前記インジウム（Ｉｎ）の濃度よりも高い、請求項１に記載の薄膜トランジスタ。
20. 前記第２アクティブ層が、ＩＧＺＯ（ＩｎＧａＺｎＯ）系酸化物半導体物質、ＩＺＯ（ＩｎＺｎＯ）系酸化物半導体物質、ＩＴＺＯ（ＩｎＳｎＺｎＯ）系酸化物半導体物質、ＩＧＺＴＯ（ＩｎＧａＺｎＳｎＯ）系酸化物半導体物質、ＦＩＺＯ（ＦｅＩｎＺｎＯ）系酸化物半導体物質、ＺｎＯ系酸化物半導体物質、ＳＩＺＯ（ＳｉＩｎＺｎＯ）系酸化物半導体物質及びＺｎＯＮ（Ｚｎ－Ｏｘｙｎｉｔｒｉｄｅ）系酸化物半導体物質のうちの少なくとも１つを含み、
    前記第２アクティブ層の前記酸化物半導体物質が、ガリウム（Ｇａ）及びインジウム（Ｉｎ）を含む場合、モル数基準で、前記インジウム（Ｉｎ）の濃度が前記ガリウム（Ｇａ）の濃度よりも高い、請求項１に記載の薄膜トランジスタ。
21. 請求項１～２０のいずれか一項に記載の薄膜トランジスタを含む表示装置。

Images