JP2019148804A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2019148804A
JP2019148804A JP2019072444A JP2019072444A JP2019148804A JP 2019148804 A JP2019148804 A JP 2019148804A JP 2019072444 A JP2019072444 A JP 2019072444A JP 2019072444 A JP2019072444 A JP 2019072444A JP 2019148804 A JP2019148804 A JP 2019148804A
Authority
JP
Japan
Prior art keywords
film
insulating film
oxide semiconductor
transistor
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019072444A
Other languages
English (en)
Other versions
JP6775057B2 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
三宅　博之
Hiroyuki Miyake
博之 三宅
片山　雅博
Masahiro Katayama
雅博 片山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2019148804A publication Critical patent/JP2019148804A/ja
Application granted granted Critical
Publication of JP6775057B2 publication Critical patent/JP6775057B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

【課題】表示品質の優れた表示装置を提供する。【解決手段】基板３０２上のトランジスタ１０３と、トランジスタと接する無機絶縁膜５３と、無機絶縁膜と接する有機絶縁膜３１７と、トランジスタと電気的に接続する容量素子１０５と、有機絶縁膜上に形成され、且つトランジスタと電気的に接続する画素電極と、を有する表示装置である。トランジスタは、基板上のゲート電極３０４ｃと、ゲート電極と重なる酸化物半導体膜３０８ｂと、酸化物半導体膜の一方の面に接するゲート絶縁膜５１と、酸化物半導体膜に接する一対の導電膜３０４ｃと、を有する。容量素子は、ゲート絶縁膜上の金属酸化物と、無機絶縁膜と、無機絶縁膜上の第１の透光性を有する導電膜と、を有する。画素電極は、第２の透光性を有する導電膜３１９で形成され、且つ一対の導電膜の一方及び第１の透光性を有する導電膜と接する。【選択図】図１

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシ
ン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特
に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、それらの駆動方法
、または、それらの製造方法に関する。特に、本発明の一態様は、酸化物半導体を有する
半導体装置、または表示装置に関する。
液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイの多くに用いら
れているトランジスタは、ガラス基板上に形成されたアモルファスシリコン、単結晶シリ
コンまたは多結晶シリコンなどのシリコン半導体によって構成されている。また、該シリ
コン半導体を用いたトランジスタは、集積回路（ＩＣ）などにも利用されている。
近年、シリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用い
る技術が注目されている。なお、本明細書中では、半導体特性を示す金属酸化物を酸化物
半導体とよぶことにする。
例えば、酸化物半導体として、酸化亜鉛、またはＩｎ−Ｇａ−Ｚｎ系酸化物を用いたト
ランジスタを作製し、該トランジスタを表示装置の画素のスイッチング素子などに用いる
技術が開示されている（特許文献１及び特許文献２参照。）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
容量素子は一対の電極の間に誘電体膜が設けられており、一対の電極のうち、少なくと
も一方の電極は、トランジスタを構成するゲート電極、ソース電極又はドレイン電極など
遮光性を有する導電膜で形成されていることが多い。
また、液晶表示装置において、容量素子の容量値を大きくするほど、電界を加えた状況
において、液晶素子の液晶分子の配向を一定に保つことができる期間を長くすることがで
きる。静止画を表示させる場合、当該期間を長くできることは、画像データを書き換える
回数を低減することができ、消費電力の低減が望める。
容量素子の容量値を大きくするためには、容量素子の占有面積を大きくする、具体的に
は一対の電極が重畳している面積を大きくするという手段がある。しかしながら、液晶表
示装置において、一対の電極が重畳している面積を大きくするために遮光性を有する導電
膜の面積を大きくすると、画素の開口率が低減し、画像の表示品位が低下する。このよう
な問題は、解像度の高い液晶表示装置において、特に顕著である。
一方で、酸化物半導体膜を有するトランジスタにおいて、経時変化やストレス試験によ
り、トランジスタの電気特性、代表的にはしきい値電圧の変動量が増大するという問題が
ある。また、トランジスタがノーマリーオン特性を有すると、動作時に動作不良が発生し
やすくなる、または非動作時の消費電力が増大する、または表示装置においてはコントラ
ストが低下する、など様々な問題が生じる。そのため、表示品質の低下が生じる。
そこで、本発明の一態様は、表示品質の優れた表示装置を提供する。または、本発明の
一態様は、開口率が高く、且つ容量値を増大させることが可能な容量素子を有する表示装
置を提供する。または、本発明の一態様は、消費電力が低減された表示装置を提供する。
または、本発明の一態様は、電気特性の優れたトランジスタを有する表示装置を提供する
。または、本発明の一態様は、新規な表示装置を提供する。または、本発明の一態様は、
少ない工程数で、高開口率であり、広い視野角が得られる表示装置の作製方法を提供する
。または、本発明の一態様は、新規な表示装置の作製方法を提供する。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の
一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課
題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、
図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、基板上のトランジスタと、トランジスタと接する無機絶縁膜と、無
機絶縁膜と接する有機絶縁膜と、トランジスタと電気的に接続する容量素子と、有機絶縁
膜上に形成され、且つトランジスタと電気的に接続する画素電極と、を有する表示装置で
ある。トランジスタは、基板上のゲート電極と、ゲート電極と重なる酸化物半導体膜と、
酸化物半導体膜の一方の面に接するゲート絶縁膜と、酸化物半導体膜に接する一対の導電
膜と、を有する。容量素子は、ゲート絶縁膜上の金属酸化物膜と、無機絶縁膜と、無機絶
縁膜上の第１の透光性を有する導電膜と、を有する。画素電極は、第２の透光性を有する
導電膜で形成され、且つ一対の導電膜の一方及び第１の透光性を有する導電膜と接する。
また、本発明の一態様は、基板上のトランジスタと、トランジスタと接する無機絶縁膜
と、無機絶縁膜と接する有機絶縁膜と、トランジスタと電気的に接続する容量素子と、有
機絶縁膜上に形成され、且つトランジスタと電気的に接続する画素電極と、を有する表示
装置である。トランジスタは、基板上のゲート電極と、ゲート電極と重なる酸化物半導体
膜と、酸化物半導体膜の一方の面に接するゲート絶縁膜と、酸化物半導体膜に接する一対
の導電膜と、を有する。容量素子は、ゲート絶縁膜上であって、且つ一対の導電膜の一方
と接する金属酸化物膜と、無機絶縁膜と、無機絶縁膜上の第１の透光性を有する導電膜と
、を有する。画素電極は、第２の透光性を有する導電膜で形成され、且つ一対の導電膜の
一方と接する。
上記トランジスタは、無機絶縁膜を介して酸化物半導体膜と重なるゲート電極を別途有
するデュアルゲート構造であってもよい。該ゲート電極は、ゲート絶縁膜を介して酸化物
半導体膜と重なるゲート電極と接続されていてもよい。
なお、無機絶縁膜は、酸化物半導体膜の他方の面に接する酸化物絶縁膜と、酸化物絶縁
膜に接する窒化物絶縁膜と、を有してもよい。
また、金属酸化物膜は、窒化物絶縁膜に接して形成され、且つ酸化物半導体膜と同じ金
属元素を含んでもよい。
また、酸化物半導体膜は、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、またはＩｎ−Ｍ−Ｚ
ｎ酸化物（Ｍは、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｎｄ、Ｓｎ、または
Ｈｆ）を有する。
また、酸化物半導体膜は、第１の膜及び第２の膜を含む多層構造であり、第１の膜は、
第２の膜と金属元素の原子数比が異なっていてもよい。
本発明の一態様により、表示品質の優れた表示装置を提供することができる。または、
本発明の一態様により、開口率が高く、且つ容量値を増大させることが可能な容量素子を
有する表示装置を提供することができる。または、本発明の一態様により、消費電力が低
減された表示装置を提供することができる。本発明の一態様により、電気特性の優れたト
ランジスタを有する表示装置を提供することができる。または、本発明の一態様により、
少ない工程数で、高開口率であり、広い視野角が得られる表示装置を作製することができ
る。または、本発明の一態様により、新規な表示装置を提供することができる。なお、こ
れらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、
必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書
、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項
などの記載から、これら以外の効果を抽出することが可能である。
半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明するブロック図及び回路図である。 半導体装置の一形態を説明する上面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する上面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの成膜モデルを説明する模式図。 ＩｎＧａＺｎＯ４の結晶、およびペレットを説明する図。 ＣＡＡＣ−ＯＳの成膜モデルを説明する模式図。 ＩｎＧａＺｎＯ４の結晶を説明する図。 原子が衝突する前のＩｎＧａＺｎＯ４の構造などを説明する図。 原子が衝突した後のＩｎＧａＺｎＯ４の構造などを説明する図。 原子が衝突した後の原子の軌跡を説明する図。 ＣＡＡＣ−ＯＳおよびターゲットの断面ＨＡＡＤＦ−ＳＴＥＭ像。 抵抗率の温度依存性を説明する図。 表示装置の駆動方法の一例を示す概念図である。 表示モジュールを説明する図である。 実施の形態に係る、電子機器の外観図を説明する図である。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は
、以下に示す実施の形態の記載内容に限定して解釈されるものではない。また、以下に説
明する実施の形態において、同一部分または同様の機能を有する部分には、同一の符号ま
たは同一のハッチパターンを異なる図面間で共通して用い、その繰り返しの説明は省略す
る。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、
明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されな
い。
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるた
めに付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を
「第２の」または「第３の」などと適宜置き換えて説明することができる。
また、「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場
合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレ
イン」の用語は、入れ替えて用いることができるものとする。
また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電界
の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。た
だし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差
のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多
い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし
、電圧を電位と読み替えてもよいこととする。
本明細書において、フォトリソグラフィ工程を行った後にエッチング工程を行う場合は
、フォトリソグラフィ工程で形成したマスクは除去するものとする。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置
されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」
とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って
、８５°以上９５°以下の場合も含まれる。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表
す。
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置について、図面を用いて説明する
。
図１に、半導体装置が有するトランジスタ１０３及び容量素子１０５の断面図を示す。
図１（Ａ）に示すトランジスタ１０３は、基板３０２上に設けられるゲート電極として
機能する導電膜３０４ｃと、基板３０２及び導電膜３０４ｃ上に形成されるゲート絶縁膜
５１と、ゲート絶縁膜５１を介して、導電膜３０４ｃと重なる酸化物半導体膜３０８ｂと
、酸化物半導体膜３０８ｂに接する、ソース電極及びドレイン電極として機能する一対の
導電膜３１０ｄ、３１０ｅとを有する。
また、ゲート絶縁膜５１上には、金属酸化物膜３０８ｃが設けられる。トランジスタ１
０２及び金属酸化物膜３０８ｃ上には無機絶縁膜５３が設けられる。無機絶縁膜５３上に
は導電膜３１６ｂが設けられる。金属酸化物膜３０８ｃ、無機絶縁膜５３、及び導電膜３
１６ｂにより容量素子１０５が構成される。
また、無機絶縁膜５３及び導電膜３１６ｂ上には、有機絶縁膜３１７が設けられる。ま
た、無機絶縁膜５３及び有機絶縁膜３１７に設けられた開口部において、導電膜３１０ｅ
及び導電膜３１６ｂと接続する導電膜３１９が、有機絶縁膜３１７上に設けられる。導電
膜３１９は、画素電極として機能する。
金属酸化物膜３０８ｃは、酸化物半導体膜３０８ｂと同時に形成された酸化物半導体膜
に、水素、ホウ素、リン、窒素、スズ、アンチモン、希ガス元素、アルカリ金属、アルカ
リ土類金属等の不純物または酸素欠損を有せしめることで、導電性が向上し、導電性を有
する金属酸化物膜となる。なお、酸化物半導体膜は透光性を有するため、金属酸化物膜３
０８ｃも透光性を有する。
また、導電膜３１６ｂ及び導電膜３１９は透光性を有する導電膜で形成される。このた
め、容量素子１０５は透光性を有する。このため、画素において、容量素子の面積を大き
くすることが可能であり、容量素子の容量値及び画素の開口率を高めることが可能である
。
無機絶縁膜５３は、少なくとも酸化物絶縁膜を有し、さらには酸化物絶縁膜及び窒化物
絶縁膜が積層されていることが好ましい。無機絶縁膜５３において、酸化物半導体膜３０
８ｂと接する領域において、酸化物絶縁膜が形成されることで、酸化物半導体膜３０８ｂ
と無機絶縁膜５３との界面における欠陥量を低減することが可能である。
また、窒化物絶縁膜は、水、水素等のバリア膜として機能する。酸化物半導体膜３０８
ｂに水、水素等が含まれると、酸化物半導体膜３０８ｂに含まれる酸素と、水、水素等と
が反応してしまい、酸化物半導体膜３０８ｂに酸素欠損が形成される。酸素欠損により、
酸化物半導体膜３０８ｂ中にはキャリアが生成され、トランジスタのしきい値電圧がマイ
ナスシフトし、トランジスタはノーマリーオン特性となってしまう。このため、無機絶縁
膜５３として窒化物絶縁膜を設けることで、外部から酸化物半導体膜３０８ｂへの水、水
素等の拡散量を低減することが可能であり、酸化物半導体膜３０８ｂの欠陥量を低減する
ことが可能である。このため、無機絶縁膜５３において、酸化物半導体膜３０８ｂ側から
順に酸化物絶縁膜及び窒化物絶縁膜が積層されていることで、酸化物半導体膜３０８ｂ及
び無機絶縁膜５３の界面における欠陥量、及び酸化物半導体膜３０８ｂにおける酸素欠損
量を低減することが可能であり、ノーマリーオフ特性のトランジスタを作製することが可
能である。
有機絶縁膜３１７は、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂等の有機樹脂で形
成されるため、平坦性が高い。また、有機絶縁膜３１７の厚さは、５００ｎｍ以上５００
０ｎｍ以下、好ましくは１０００ｎｍ以上３０００ｎｍ以下である。
また、有機絶縁膜３１７上に形成された導電膜３１９は、トランジスタ１０３及び容量
素子１０５と接続する。導電膜３１９は、画素電極として機能し、無機絶縁膜５３及び有
機絶縁膜３１７に設けられた開口部を介してトランジスタ１０３と接続する。即ち、導電
膜３１９は、トランジスタ１０３との距離が離れているため、トランジスタ１０３の導電
膜３１０ｄの電位の影響を受けにくい。この結果、導電膜３１９をトランジスタ１０３と
重畳させることが可能であり、画素の開口率を高めることができる。
ここで、比較例として無機絶縁膜５３上に有機絶縁膜３１７が形成されないトランジス
タ１０３を有する半導体装置において、トランジスタ１０３のゲート電極として機能する
導電膜３０４ｃに負の電圧が印加された場合について、説明する。
ゲート電極として機能する導電膜３０４ｃに負の電圧が印加されると、電界が発生する
。該電界は、酸化物半導体膜３０８ｂで遮蔽されず、無機絶縁膜５３にまで影響するため
、無機絶縁膜５３の表面に弱い正の電荷が帯電する。また、ゲート電極として機能する導
電膜３０４ｃに負の電圧が印加されると、空気中に含まれる正の荷電粒子が無機絶縁膜５
３の表面に吸着し、無機絶縁膜５３の表面に弱い正の電荷が帯電する。
無機絶縁膜５３の表面に正の電荷が帯電することにより、電界が生じ、該電界が酸化物
半導体膜３０８ｂ及び無機絶縁膜５３の界面まで影響する。この結果、酸化物半導体膜３
０８ｂ及び無機絶縁膜５３の界面において、実質的に正のバイアスが印加された状態とな
り、トランジスタのしきい値電圧が負にシフトしてしまう。
一方、図１に示す本実施の形態に示すトランジスタ１０３は、無機絶縁膜５３上に有機
絶縁膜３１７を有する。有機絶縁膜３１７は、厚さが５００ｎｍ以上であり、厚いため、
ゲート電極として機能する導電膜３０４ｃに負の電圧が印加されることによって発生する
電界の影響が有機絶縁膜３１７の表面にまで影響せず、有機絶縁膜３１７の表面に正の電
荷が帯電しにくい。また、有機絶縁膜３１７は、厚さが５００ｎｍ以上であり、厚いため
、空気中に含まれる正の荷電粒子が、有機絶縁膜３１７の表面に吸着しても、有機絶縁膜
３１７の表面に吸着した正の荷電粒子の電界は、酸化物半導体膜３０８ｂ及び無機絶縁膜
５３の界面まで影響しにくい。これらの結果、酸化物半導体膜３０８ｂ及び無機絶縁膜５
３の界面において、実質的に正のバイアスが印加された状態とならず、トランジスタのし
きい値電圧の変動量が少ない。
また、有機絶縁膜３１７においては、水等が拡散しやすいが、無機絶縁膜５３が窒化物
絶縁膜を有することで、窒化物絶縁膜が水のバリア膜となり、有機絶縁膜３１７に拡散し
た水が酸化物半導体膜３０８ｂに拡散することを防ぐことが可能である。
以上のことから、有機絶縁膜３１７をトランジスタ上に設けることで、トランジスタの
電気特性のばらつきを低減することが可能である。また、ノーマリーオフ特性を有し、信
頼性の高いトランジスタを作製することができる。また、有機絶縁膜は、印刷法、塗布法
等を用いて形成することが可能であるため、作製時間を短縮することが可能である。また
、有機絶縁膜３１７上に画素電極として機能する導電膜を設けることで、画素における開
口率を高めることができる。
＜変形例１＞
本実施の形態１に示すトランジスタの変形例について、図１（Ｂ）を用いて説明する。
本変形例に示すトランジスタ１０３は、多階調マスクを用いて形成された酸化物半導体膜
３０８ｅ及び一対の導電膜３１０ｆ、３１０ｇを有することを特徴とする。
多階調マスクを用いることで、複数の厚さを有するレジストマスクを形成することが可
能であり、該レジストマスクを用い、酸化物半導体膜３０８ｅを形成した後、酸素プラズ
マ等にレジストマスクを曝すことで、レジストマスクの一部が除去され、一対の導電膜を
形成するためのレジストマスクとなる。このため、酸化物半導体膜３０８ｅ及び一対の導
電膜３１０ｆ、３１０ｇの作製工程におけるフォトリソグラフィ工程数を削減することが
できる。
なお、多階調マスクを用いて形成した酸化物半導体膜３０８ｅの上面形状は、一対の導
電膜３１０ｆ、３１０ｇの外側に一部がはみ出した形状となる。
＜変形例２＞
実施の形態１に示す表示装置において、場合によっては、または、状況に応じて、例え
ば、導電膜３１９として、光を反射する機能を有する導電膜を用いて形成してもよい。ま
たは、導電膜３１９として、積層膜を用いて形成し、積層膜の少なくとも一つの膜として
、光を反射する機能を有する導電膜を用いてもよい。光を反射する機能を有する導電膜の
材料の一例としては、銀、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、
タングステンなどを用いることができる。または、導電膜３１９として、銀を用いて形成
した膜の上下を、インジウム錫酸化物（以下、ＩＴＯと示す。）膜で挟んだような積層膜
を用いて形成してもよい。このような場合、反射型の表示装置、半透過型の表示装置、ト
ップエミッション構造の発光装置などに、本実施の形態を適用することができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様である半導体装置及びその作製方法について図面を
参照して説明する。
図２（Ａ）に、半導体装置の一例として表示装置を示す。図２（Ａ）に示す表示装置は
、画素部１１と、走査線駆動回路１４と、信号線駆動回路１６と、各々が平行または略平
行に配設され、且つ走査線駆動回路１４によって電位が制御されるｍ本の走査線１７と、
各々が平行または略平行に配設され、且つ信号線駆動回路１６によって電位が制御される
ｎ本の信号線１９と、を有する。さらに、画素部１１はマトリクス状に配設された複数の
画素３０１を有する。また、信号線１９に沿って、各々が平行または略平行に配設された
容量線２５を有する。なお、容量線２５は、走査線１７に沿って、各々が平行または略平
行に配設されていてもよい。また、走査線駆動回路１４及び信号線駆動回路１６をまとめ
て駆動回路部という場合がある。
なお、表示装置は、複数の画素を駆動させる駆動回路等を含む。また、表示装置は、別
の基板上に配置された制御回路、電源回路、信号生成回路及びバックライトモジュール等
を含み、液晶モジュールとよばれることもある。
各走査線１７は、画素部１１においてｍ行ｎ列に配設された画素３０１のうち、いずれ
かの行に配設されたｎ個の画素３０１と電気的に接続される。また、各信号線１９は、ｍ
行ｎ列に配設された画素３０１のうち、いずれかの列に配設されたｍ個の画素３０１に電
気的と接続される。ｍ、ｎは、ともに１以上の整数である。また、各容量線２５は、ｍ行
ｎ列に配設された画素３０１のうち、いずれかの行に配設されたｎ個の画素３０１と電気
的に接続される。なお、容量線２５が、信号線１９に沿って、各々が平行または略平行に
配設されている場合は、ｍ行ｎ列に配設された画素３０１のうち、いずれかの列に配設さ
れたｍ個の画素３０１に電気的と接続される。
なお、ここでは、一画素とは、走査線及び信号線で囲まれ、且つ一つの色を示す領域の
ことをいう。このため、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるカラー表示装置の場
合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成される。
なお、Ｒ（赤）Ｇ（緑）Ｂ（青）に、イエロー、シアン、マゼンタなどの画素を加えるこ
とで、色の再現性を高めることができる。また、Ｒ（赤）Ｇ（緑）Ｂ（青）に、Ｗ（白）
の画素を加えることで表示装置の消費電力を低下することができる。また、液晶表示装置
の場合、Ｗ（白）の画素をＲ（赤）Ｇ（緑）Ｂ（青）ごとに加えることで、液晶表示装置
の明るさを高めることが可能であるため、バックライトの明るさを抑制できる。この結果
、液晶表示装置の消費電力を低減することが可能である。
図２（Ｂ）、（Ｃ）は、図２（Ａ）に示す表示装置の画素３０１に用いることができる
回路構成の一例を示している。
図２（Ｂ）に示す画素３０１は、液晶素子３１と、トランジスタ１０３と、容量素子１
０５と、を有する。
液晶素子３１の一対の電極の一方の電位は、画素３０１の仕様に応じて適宜設定される
。液晶素子３１は、書き込まれるデータにより配向状態が設定される。また、複数の画素
３０１のそれぞれが有する液晶素子３１の一対の電極の一方に共通の電位（コモン電位）
を与えてもよい。また、各行の画素３０１毎の液晶素子３１の一対の電極の一方に異なる
電位を与えてもよい。
なお、液晶素子３１は、液晶の光学的変調作用によって光の透過または非透過を制御す
る素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方
向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子３１としては
、ネマチック液晶、コレステリック液晶、スメクチック液晶、サーモトロピック液晶、ラ
イオトロピック液晶、強誘電液晶、反強誘電液晶等が挙げられる。
液晶素子３１を有する表示装置の駆動方法としては、例えば、ＴＮモード、ＶＡモード
、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌ
ｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎ
ｇｅｎｃｅ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ
Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、またはＴＢＡ（Ｔｒａｎｓ
ｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。ただし、これ
に限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
また、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶とカイラル剤とを含む液晶組成物
により液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と
短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。
図２（Ｂ）に示す画素３０１の構成において、トランジスタ１０３のソース電極及びド
レイン電極の一方は、信号線１９に電気的に接続され、他方は液晶素子３１の一対の電極
の他方に電気的に接続される。また、トランジスタ１０３のゲート電極は、走査線１７に
電気的に接続される。トランジスタ１０３は、オン状態またはオフ状態になることにより
、データ信号のデータの書き込みを制御する機能を有する。
図２（Ｂ）に示す画素３０１の構成において、容量素子１０５の一対の電極の一方は、
電位が供給される容量線２５に電気的に接続され、他方は、液晶素子３１の一対の電極の
他方に電気的に接続される。なお、容量線２５の電位の値は、画素３０１の仕様に応じて
適宜設定される。容量素子１０５は、書き込まれたデータを保持する保持容量としての機
能を有する。
例えば、図２（Ｂ）の画素３０１を有する表示装置では、走査線駆動回路１４により各
行の画素３０１を順次選択し、トランジスタ１０３をオン状態にしてデータ信号のデータ
を書き込む。
データが書き込まれた画素３０１は、トランジスタ１０３がオフ状態になることで保持
状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図２（Ｃ）に示す画素３０１は、表示素子のスイッチングを行うトランジスタ４
３と、画素の駆動を制御するトランジスタ１０３と、トランジスタ４５と、容量素子１０
５と、発光素子４１と、を有する。
トランジスタ４３のソース電極及びドレイン電極の一方は、データ信号が与えられる信
号線１９に電気的に接続される。さらに、トランジスタ４３のゲート電極は、ゲート信号
が与えられる走査線１７に電気的に接続される。
トランジスタ４３は、オン状態またはオフ状態になることにより、データ信号のデータ
の書き込みを制御する機能を有する。
トランジスタ１０３のソース電極及びドレイン電極の一方は、アノード線として機能す
る配線４７と電気的に接続され、トランジスタ１０３のソース電極及びドレイン電極の他
方は、発光素子４１の一方の電極に電気的に接続される。さらに、トランジスタ１０３の
ゲート電極は、トランジスタ４３のソース電極及びドレイン電極の他方、及び容量素子１
０５の一方の電極に電気的に接続される。
トランジスタ１０３は、オン状態またはオフ状態になることにより、発光素子４１に流
れる電流を制御する機能を有する。
トランジスタ４５のソース電極及びドレイン電極の一方はデータの基準電位が与えられ
る配線４９と接続され、トランジスタ４５のソース電極及びドレイン電極の他方は、発光
素子４１の一方の電極、及び容量素子１０５の他方の電極に電気的に接続される。さらに
、トランジスタ４５のゲート電極は、ゲート信号が与えられる走査線１７に電気的に接続
される。
トランジスタ４５は、発光素子４１に流れる電流を調整する機能を有する。例えば、発
光素子４１が劣化等により、発光素子４１の内部抵抗が上昇した場合、トランジスタ４５
のソース電極及びドレイン電極の一方が接続された配線４９に流れる電流をモニタリング
することで、発光素子４１に流れる電流を補正することができる。配線４９に与えられる
電位としては、例えば、０Ｖとすることができる。
容量素子１０５の一対の電極の一方は、トランジスタ１０３のゲート電極、及びトラン
ジスタ４３のソース電極及びドレイン電極の他方と電気的に接続され、容量素子１０５の
一対の電極の他方は、トランジスタ４５のソース電極及びドレイン電極の他方、及び発光
素子４１の一方の電極に電気的に接続される。
図２（Ｃ）に示す画素３０１の構成において、容量素子１０５は、書き込まれたデータ
を保持する保持容量としての機能を有する。
発光素子４１の一対の電極の一方は、トランジスタ４５のソース電極及びドレイン電極
の他方、容量素子１０５の他方、及びトランジスタ１０３のソース電極及びドレイン電極
の他方と電気的に接続される。また、発光素子４１の一対の電極の他方は、カソードとし
て機能する配線５０に電気的に接続される。
発光素子４１としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともい
う）などを用いることができる。ただし、発光素子４１としては、これに限定されず、無
機材料からなる無機ＥＬ素子を用いても良い。
なお、配線４７及び配線５０の一方には、高電源電位ＶＤＤが与えられ、他方には、低
電源電位ＶＳＳが与えられる。図２（Ｃ）に示す構成においては、配線４７に高電源電位
ＶＤＤを、配線５０に低電源電位ＶＳＳを、それぞれ与える構成としている。
図２（Ｃ）の画素３０１を有する表示装置では、走査線駆動回路１４により各行の画素
３０１を順次選択し、トランジスタ４３をオン状態にしてデータ信号のデータを書き込む
。
データが書き込まれた画素３０１は、トランジスタ４３がオフ状態になることで保持状
態になる。さらに、トランジスタ４３は、容量素子１０５と接続しているため、書き込ま
れたデータを長時間保持することが可能となる。また、トランジスタ４３により、トラン
ジスタ１０３のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子４１
は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表
示できる。
なお、図２（Ｂ）及び図２（Ｃ）では、表示素子として、液晶素子３１や発光素子４１
を用いた例を示したが、本発明の実施形態の一態様は、これに限定されない。様々な表示
素子を用いることも可能である。例えば、ＥＬ（エレクトロルミネッセンス）素子（有機
物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤
色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトラン
ジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライト
バルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ
・メカニカル・システム）、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジ
タル・マイクロ・シャッター）、ＩＭＯＤ（インターフェアレンス・モジュレーション）
素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチュ
ーブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化す
る表示媒体を有するものがある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディス
プレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッシ
ョンディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃ
ｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）など
がある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディ
スプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレ
イ、投射型液晶ディスプレイ）などがある。電子インク又は電気泳動素子を用いた表示装
置の一例としては、電子ペーパーなどがある。
次に、表示装置に含まれる素子基板の具体的な構成について説明する。ここでは、表示
装置としてＶＡ方式の液晶表示装置を用い、該液晶表示装置に含まれる画素３０１の上面
図を図３に示す。
図３において、走査線として機能する導電膜３０４ｃは、信号線として機能する導電膜
に略直交する方向（図中左右方向）に延伸して設けられている。信号線として機能する導
電膜３１０ｄ及び容量線３１０ｉは、走査線として機能する導電膜に略直交する方向（図
中上下方向）に延伸して設けられている。なお、走査線として機能する導電膜３０４ｃは
、走査線駆動回路１４（図２を参照。）と電気的に接続されており、信号線として機能す
る導電膜３１０ｄは、信号線駆動回路１６（図２を参照。）に電気的に接続されている。
トランジスタ１０３は、走査線として機能する導電膜及び信号線として機能する導電膜
が交差する領域に設けられている。トランジスタ１０３は、ゲート電極として機能する導
電膜３０４ｃ、ゲート絶縁膜（図３に図示せず。）、ゲート絶縁膜上に形成されたチャネ
ル領域が形成される酸化物半導体膜３０８ｂ、ソース電極及びドレイン電極として機能す
る一対の導電膜３１０ｄ、３１０ｅにより構成される。なお、導電膜３０４ｃは、走査線
として機能する導電膜としても機能し、酸化物半導体膜３０８ｂと重畳する領域がトラン
ジスタ１０３のゲート電極として機能する。また、図３において、走査線として機能する
導電膜は、上面形状において端部が酸化物半導体膜３０８ｂの端部より外側に位置する。
このため、走査線として機能する導電膜はバックライトなどの光源からの光を遮る遮光膜
として機能する。この結果、トランジスタに含まれる酸化物半導体膜３０８ｂに光が照射
されず、トランジスタの電気特性の変動を抑制することができる。
また、金属酸化物膜３０８ｃ上において、絶縁膜を介して導電膜３１６ｂが設けられて
いる。なお、金属酸化物膜３０８ｃ上に設けられる絶縁膜において、一点破線で示す開口
部３６２が設けられている。該開口部３６２において、金属酸化物膜３０８ｃは、絶縁膜
に含まれる窒化物絶縁膜（図３に図示せず。）と接する。
容量素子１０５は、金属酸化物膜３０８ｃ及び導電膜３１６ｂが重なる領域で形成され
る。金属酸化物膜３０８ｃ及び導電膜３１６ｂは透光性を有する。即ち、容量素子１０５
は透光性を有する。
画素電極として機能する導電膜３１９は、有機絶縁膜（図３に図示せず。）を介して、
導電膜３１０ｅ及び導電膜３１６ｂ上に設けられる。また、導電膜３１９は、開口部３６
４ｃにおいて導電膜３１０ｅと接続し、開口部３６４ｄにおいて導電膜３１６ｂと接続す
る。すなわち、トランジスタ１０３、容量素子１０５、及び導電膜３１９は電気的に接続
する。
容量素子１０５は透光性を有するため、画素３０１内に容量素子１０５を大きく（大面
積に）形成することができる。従って、開口率を高めつつ、代表的には５０％以上、好ま
しくは６０％以上とすることが可能であると共に、容量値を増大させた表示装置を得るこ
とができる。例えば、解像度の高い表示装置、例えば液晶表示装置においては、画素の面
積が小さくなり、容量素子の面積も小さくなる。このため、解像度の高い表示装置におい
て、容量素子に蓄積される容量値が小さくなる。しかしながら、本実施の形態に示す容量
素子１０５は透光性を有するため、当該容量素子を画素に設けることで、各画素において
十分な容量値を得つつ、開口率を高めることができる。代表的には、画素密度が２００ｐ
ｐｉ以上、さらには３００ｐｐｉ以上、更には５００ｐｐｉ以上である高解像度の表示装
置に好適に用いることができる。
また、液晶表示装置において、容量素子の容量値を大きくするほど、電界を加えた状況
において、液晶素子の液晶分子の配向を一定に保つことができる期間を長くすることがで
きる。静止画を表示させる場合、当該期間を長くできるため、画像データを書き換える回
数を低減することが可能であり、消費電力を低減することができる。また、本実施の形態
に示す構造により、高解像度の表示装置においても、開口率を高めることができるため、
バックライトなどの光源の光を効率よく利用することができ、表示装置の消費電力を低減
することができる。
次いで、図３の一点鎖線Ｃ−Ｄ間における断面図を図４に示す。なお、図４において、
走査線駆動回路１４及び信号線駆動回路１６を含む駆動回路部（上面図を省略する。）の
断面図をＡ−Ｂに示す。本実施の形態においては、半導体装置として、ＶＡ方式の液晶表
示装置について説明する。
本実施の形態に示す液晶表示装置は、一対の基板（基板３０２と基板３４２）間に液晶
素子３２２が挟持されている。
液晶素子３２２は、基板３０２の上方の導電膜３１６ｂと、配向性を制御する膜（以下
、配向膜３２０、３５２という）と、液晶層３２１と、導電膜３５０と、を有する。なお
、導電膜３１６ｂは、液晶素子３２２の一方の電極として機能し、導電膜３５０は、液晶
素子３２２の他方の電極として機能する。
このように、液晶表示装置とは、液晶素子を有する装置のことをいう。なお、液晶表示
装置は、複数の画素を駆動させる駆動回路等を含む。また、液晶表示装置は、別の基板上
に配置された制御回路、電源回路、信号生成回路及びバックライトモジュール等を含み、
液晶モジュールとよぶこともある。
駆動回路部において、ゲート電極として機能する導電膜３０４ａ、ゲート絶縁膜５１と
して機能する絶縁膜３０５及び絶縁膜３０６、チャネル領域が形成される酸化物半導体膜
３０８ａ、ソース電極及びドレイン電極として機能する導電膜３１０ａ、３１０ｂにより
トランジスタ１０２を構成する。酸化物半導体膜３０８ａは、ゲート絶縁膜５１上に設け
られる。
画素部において、ゲート電極として機能する導電膜３０４ｃ、ゲート絶縁膜５１として
機能する絶縁膜３０５及び絶縁膜３０６、ゲート絶縁膜５１上に形成されたチャネル領域
が形成される酸化物半導体膜３０８ｂ、ソース電極及びドレイン電極として機能する導電
膜３１０ｄ、３１０ｅによりトランジスタ１０３を構成する。酸化物半導体膜３０８ｂは
、ゲート絶縁膜５１上に設けられる。また、導電膜３１０ｄ、３１０ｅ上には、無機絶縁
膜５３である絶縁膜３１２、絶縁膜３１４が保護膜として設けられている。
また、一方の電極として機能する金属酸化物膜３０８ｃ、誘電体膜として機能する絶縁
膜３１４、他方の電極として機能する導電膜３１６ｂにより容量素子１０５を構成する。
金属酸化物膜３０８ｃは、ゲート絶縁膜５１上に設けられる。
無機絶縁膜５３上に有機絶縁膜３１７が形成される。また、有機絶縁膜３１７上には、
画素電極として機能する導電膜３１９が形成される。導電膜３１０ｅ及び導電膜３１６ｂ
は、導電膜３１９で接続される。
また、駆動回路部において、導電膜３０４ａ、３０４ｃと同時に形成された導電膜３０
４ｂと、導電膜３１０ａ、３１０ｂ、３１０ｄ、３１０ｅと同時に形成された導電膜３１
０ｃとは、導電膜３１９と同時に形成された導電膜３１９ａで接続される。
導電膜３０４ａ及び導電膜３１９ａは、絶縁膜３０５、絶縁膜３０６、絶縁膜３１２、
及び有機絶縁膜３１７に設けられた開口部において接続する。また、導電膜３１０ｃと導
電膜３１９ａは、絶縁膜３１２、絶縁膜３１４、及び有機絶縁膜３１７に設けられた開口
部において接続する。
ここで、図４に示す表示装置の構成要素について、以下に説明する。
基板３０２上には、導電膜３０４ａ、３０４ｂ、３０４ｃが形成されている。導電膜３
０４ａは、駆動回路部のトランジスタのゲート電極としての機能を有する。また、導電膜
３０４ｂは、駆動回路部に形成され、導電膜３１０ｃと接続する。また、導電膜３０４ｃ
は、画素部１１に形成され、画素部のトランジスタのゲート電極として機能する。
基板３０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度
の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サ
ファイア基板等を、基板３０２として用いてもよい。また、シリコンや炭化シリコンから
なる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等などを材料とした化
合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素
子が設けられたものを、基板３０２として用いてもよい。なお、基板３０２として、ガラ
ス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍ
ｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍ
ｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用い
ることで、大型の液晶表示装置を作製することができる。
また、基板３０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形
成してもよい。または、基板３０２とトランジスタの間に剥離層を設けてもよい。剥離層
は、その上に素子部を一部あるいは全部完成させた後、基板３０２より分離し、他の基板
に転載するのに用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性
の基板にも転載できる。
導電膜３０４ａ、３０４ｂ、３０４ｃとしては、アルミニウム、クロム、銅、タンタル
、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を
成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができ
る。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用
いてもよい。また、導電膜３０４ａ、３０４ｂ、３０４ｃは、単層構造でも、二層以上の
積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウ
ム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、
窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タング
ステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミ
ニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミ
ニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジ
ウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電膜３０４ａ、３０４ｂ、３０４ｃは、インジウム錫酸化物、酸化タングステ
ンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタン
を含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物
、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用する
こともできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とする
こともできる。
基板３０２、及び導電膜３０４ａ、３０４ｃ、３０４ｂ上には、絶縁膜３０５、絶縁膜
３０６が形成されている。絶縁膜３０５、絶縁膜３０６は、駆動回路部のトランジスタの
ゲート絶縁膜５１、及び画素部１１のトランジスタのゲート絶縁膜５１としての機能を有
する。
絶縁膜３０５としては、例えば窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウ
ム膜、窒化酸化アルミニウム膜等の窒化物絶縁膜を用いて形成することが好ましい。
絶縁膜３０６としては、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、
窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金
属酸化物などを用いて形成すればよく、積層または単層で設ける。また、絶縁膜３０６と
しては、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケー
ト（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙ
Ｎｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いて形成するこ
とでトランジスタのゲートリークを低減できる。
絶縁膜３０５及び絶縁膜３０６の合計の厚さは、５ｎｍ以上４００ｎｍ以下、より好ま
しくは１０ｎｍ以上３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とする
とよい。
絶縁膜３０６上には、酸化物半導体膜３０８ａ、３０８ｂ、金属酸化物膜３０８ｃが形
成されている。酸化物半導体膜３０８ａは、導電膜３０４ａと重畳する位置に形成され、
駆動回路部のトランジスタのチャネル領域として機能する。また、酸化物半導体膜３０８
ｂは、導電膜３０４ｃと重畳する位置に形成され、画素部のトランジスタのチャネル領域
として機能する。金属酸化物膜３０８ｃは、容量素子１０５の一方の電極として機能する
。
酸化物半導体膜３０８ａ、３０８ｂ、及び金属酸化物膜３０８ｃは、代表的には、Ｉｎ
−Ｇａ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、Ｉｎ−Ｍ−Ｚｎ酸化物膜（Ｍは、Ａｌ、Ｔｉ、Ｇ
ａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）がある。なお、酸化物半導体膜３０
８ａ、３０８ｂ、及び金属酸化物膜３０８ｃは、透光性を有する。
なお、酸化物半導体膜３０８ａ、３０８ｂ、及び金属酸化物膜３０８ｃがＩｎ−Ｍ−Ｚ
ｎ酸化物であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、ＩｎとＭの
原子数比率は、Ｉｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さら
に好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。
酸化物半導体膜３０８ａ、３０８ｂ、及び金属酸化物膜３０８ｃは、エネルギーギャッ
プが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このよ
うに、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流
を低減することができる。
酸化物半導体膜３０８ａ、３０８ｂ、及び金属酸化物膜３０８ｃの厚さは、３ｎｍ以上
２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５
０ｎｍ以下とする。
酸化物半導体膜３０８ａ、３０８ｂ、及び金属酸化物膜３０８ｃとしてＩｎ：Ｇａ：Ｚ
ｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２、または３：１：２の原子数比のＩ
ｎ−Ｇａ−Ｚｎ酸化物を用いることができる。なお、酸化物半導体膜３０８ａ、３０８ｂ
、及び金属酸化物膜３０８ｃの原子数比はそれぞれ、誤差として上記の原子数比のプラス
マイナス２０％の変動を含む。
また、酸化物半導体膜３０８ａ、３０８ｂ、及び金属酸化物膜３０８ｃは、例えば非単
結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ
Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）
、多結晶構造、後述する微結晶構造、または非晶質構造を含む。非単結晶構造において、
非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。なお
、酸化物半導体膜３０８ａ、３０８ｂ、及び金属酸化物膜３０８ｃは、結晶性が同じであ
る。
なお、酸化物半導体膜３０８ａ、３０８ｂ、及び金属酸化物膜３０８ｃが、非晶質構造
の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領
域の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微
結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれ
か二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶質構造
の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領
域のいずれか二種以上の領域の積層構造を有する場合がある。
酸化物半導体膜３０８ａ、３０８ｂにおいて、第１４族元素の一つであるシリコンや炭
素が含まれると、酸化物半導体膜３０８ａ、３０８ｂにおいて酸素欠損量が増加し、ｎ型
化してしまう。このため、酸化物半導体膜３０８ａ、３０８ｂにおけるシリコンや炭素の
濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３
以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜３０８ａ、３０８ｂにおいて、二次イオン質量分析法により得ら
れるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以
下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ
土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタの
オフ電流が増大してしまうことがある。このため、酸化物半導体膜３０８ａ、３０８ｂの
アルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
また、酸化物半導体膜３０８ａ、３０８ｂに窒素が含まれていると、キャリアである電
子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化
物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物
半導体膜において、窒素はできる限り低減されていることが好ましい。例えば、二次イオ
ン質量分析法により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にするこ
とが好ましい。
酸化物半導体膜３０８ａ、３０８ｂとしては、キャリア密度の低い酸化物半導体膜を用
いる。例えば、酸化物半導体膜３０８ａ、３０８ｂは、キャリア密度が１×１０１７個／
ｃｍ３以下、好ましくは１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個
／ｃｍ３以下、より好ましくは１×１０１１個／ｃｍ３以下の酸化物半導体膜を用いる。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効
果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とす
るトランジスタの半導体特性を得るために、酸化物半導体膜３０８ａ、３０８ｂのキャリ
ア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切
なものとすることが好ましい。
酸化物半導体膜３０８ａ、３０８ｂは、絶縁膜３０６及び絶縁膜３１２等の、酸化物半
導体膜との界面特性を向上させることが可能な材料で形成される膜と接しているため、酸
化物半導体膜３０８ａ、３０８ｂは、半導体として機能し、酸化物半導体膜３０８ａ、３
０８ｂを有するトランジスタは、優れた電気特性を有する。
なお、酸化物半導体膜３０８ａ、３０８ｂとして、不純物濃度が低く、欠陥準位密度の
低い酸化物半導体膜を用いることで、優れた電気特性を有するトランジスタを作製するこ
とができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損量の少
ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高
純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くする
ことができる場合がある。従って、当該酸化物半導体膜にチャネル領域が形成されるトラ
ンジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）にな
ることが少ない場合がある。また、高純度真性または実質的に高純度真性である酸化物半
導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高
純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、
チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極と
ドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、
半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性
を得ることができる。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジ
スタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。なお、
酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、
あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化
物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合が
ある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
金属酸化物膜３０８ｃは、酸化物半導体膜３０８ａ、３０８ｂと同時に形成された酸化
物半導体膜を加工して形成される。このため、金属酸化物膜３０８ｃは、酸化物半導体膜
３０８ａ、３０８ｂと同様の金属元素を有する膜である。また、酸化物半導体膜３０８ａ
、３０８ｂと同様の結晶構造、または異なる結晶構造を有する膜である。しかしながら、
酸化物半導体膜３０８ａ、３０８ｂと同時に形成された酸化物半導体膜に、不純物または
酸素欠損を有せしめることで、導電性を有する膜となり、容量素子の電極として機能する
。酸化物半導体膜に含まれる不純物としては、水素がある。なお、水素の代わりに不純物
として、ホウ素、リン、スズ、アンチモン、希ガス元素、アルカリ金属、アルカリ土類金
属等が含まれていてもよい。または、金属酸化物膜３０８ｃは、酸化物半導体膜３０８ａ
、３０８ｂと同時に形成された膜であり、プラズマダメージ等により酸素欠損が形成され
、導電性が高められた膜である。または、金属酸化物膜３０８ｃは、酸化物半導体膜３０
８ａ、３０８ｂと同時に形成された膜であり、且つ不純物を含むと共に、プラズマダメー
ジ等により酸素欠損が形成され、導電性が高められた膜である。
このため、酸化物半導体膜３０８ａ、３０８ｂ及び金属酸化物膜３０８ｃは共に、絶縁
膜３０６上に形成されるが、不純物濃度が異なる。具体的には、酸化物半導体膜３０８ａ
、３０８ｂと比較して、金属酸化物膜３０８ｃの不純物濃度が高い。例えば、酸化物半導
体膜３０８ａ、３０８ｂに含まれる水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３未満、
好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／
ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１７
ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下であり、金属
酸化物膜３０８ｃ含まれる水素濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましく
は１×１０２０ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０２０ａｔｏｍｓ／ｃｍ
３以上である。また、酸化物半導体膜３０８ａ、３０８ｂと比較して、金属酸化物膜３０
８ｃに含まれる水素濃度は２倍、好ましくは１０倍以上である。
また、酸化物半導体膜３０８ａ、３０８ｂと同時に形成された酸化物半導体膜をプラズ
マに曝すことにより、酸化物半導体膜にダメージを与え、酸素欠損を形成することができ
る。例えば、酸化物半導体膜上に、プラズマＣＶＤ法またはスパッタリング法で膜を成膜
すると、酸化物半導体膜がプラズマに曝され、酸素欠損が生成される。または、絶縁膜３
１２を形成するためのエッチング処理において酸化物半導体膜がプラズマに曝されること
で、酸素欠損が生成される。または、酸化物半導体膜が、水素、希ガス、アンモニア、酸
素及び水素の混合ガス等のプラズマに曝されることで、酸素欠損が生成される。この結果
、酸化物半導体膜は導電性が高くなり、導電性を有する膜となり、金属酸化物膜３０８ｃ
として機能する。
即ち、金属酸化物膜３０８ｃは、導電性の高い酸化物半導体膜で形成されるともいえる
。また金属酸化物膜３０８ｃは、導電性の高い金属酸化物膜で形成されるともいえる。
また、絶縁膜３１４として、窒化シリコン膜を用いる場合、窒化シリコン膜は水素を含
む。このため、絶縁膜３１４の水素が酸化物半導体膜３０８ａ、３０８ｂと同時に形成さ
れた酸化物半導体膜に拡散すると、該酸化物半導体膜において水素は酸素と結合し、キャ
リアである電子が生成される。また、窒化シリコン膜をプラズマＣＶＤ法またはスパッタ
リング法で成膜すると、酸化物半導体膜がプラズマに曝され、酸素欠損が生成される。当
該酸素欠損に、窒化シリコン膜に含まれる水素が入ることで、キャリアである電子が生成
される。これらの結果、酸化物半導体膜は導電性が高くなり、金属酸化物膜３０８ｃとな
る。
酸素欠損が形成された酸化物半導体に水素を添加すると、酸素欠損サイトに水素が入り
伝導帯近傍にドナー準位が形成される。この結果、酸化物半導体は、導電性が高くなり、
導電体化する。導電体化された酸化物半導体を酸化物導電体ということができる。即ち、
金属酸化物膜３０８ｃは、酸化物導電体膜を用いて形成されるといえる。一般に、酸化物
半導体は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸
化物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがって、該ド
ナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光性を有
する。
金属酸化物膜３０８ｃは、酸化物半導体膜３０８ａ、３０８ｂより抵抗率が低い。金属
酸化物膜３０８ｃの抵抗率が、酸化物半導体膜３０８ａ、３０８ｂの抵抗率の１×１０−
８倍以上１×１０−１倍未満であることが好ましく、代表的には１×１０−３Ωｃｍ以上
１×１０４Ωｃｍ未満、さらに好ましくは、抵抗率が１×１０−３Ωｃｍ以上１×１０−
１Ωｃｍ未満であるとよい。
ただし、本発明の実施形態の一態様は、これに限定されず、金属酸化物膜３０８ｃは、
場合によっては、絶縁膜３１４と接していないことも可能である。
また、本発明の実施形態の一態様は、これに限定されず、金属酸化物膜３０８ｃは、場
合によっては、酸化物半導体膜３０８ａ、または、３０８ｂと別々の工程で形成されても
よい。その場合には、金属酸化物膜３０８ｃは、酸化物半導体膜３０８ａ、３０８ｂと、
異なる材質を有していても良い。例えば、金属酸化物膜３０８ｃは、ＩＴＯ、または、イ
ンジウム亜鉛酸化物等を用いて形成有してもよい。
本実施の形態に示す液晶表示装置は、容量素子は、透光性を有する。この結果、容量素
子の占有面積を大きくしつつ、画素の開口率を高めることができる。
導電膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅは、導電材料として、アル
ミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、
銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を
単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構
造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積
層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、
チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウ
ム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構
造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜
上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化
モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜
鉛を含む透明導電材料を用いてもよい。
絶縁膜３０６、酸化物半導体膜３０８ａ、３０８ｂ、金属酸化物膜３０８ｃ、及び導電
膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅ上には、無機絶縁膜５３として、
絶縁膜３１２及び絶縁膜３１４が形成されている。絶縁膜３１２は、絶縁膜３０６と同様
に、酸化物半導体膜との界面特性を向上させることが可能な材料を用いることが好ましく
、酸化物絶縁膜を用いて形成することができる。ここでは、絶縁膜３１２としては、絶縁
膜３１２ａ、３１２ｂを積層して形成する。
絶縁膜３１２ａは、酸素を透過する酸化物絶縁膜である。なお、絶縁膜３１２ａは、後
に形成する絶縁膜３１２ｂを形成する際の、酸化物半導体膜３０８ａ、３０８ｂ、及び金
属酸化物膜３０８ｃへのダメージ緩和膜としても機能する。
絶縁膜３１２ａとしては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５
０ｎｍ以下の酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。なお、本明
細書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が
多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多
い膜を指す。
また、絶縁膜３１２ａは、酸化物絶縁膜であり、該酸化物絶縁膜は、窒素を含み、且つ
欠陥量の少ないことが好ましい。
窒素を含み、且つ欠陥量の少ない酸化物絶縁膜の代表例としては、酸化窒化シリコン膜
、酸化窒化アルミニウム膜等がある。
窒素を含み、且つ欠陥量の少ない酸化物絶縁膜は、１００Ｋ以下のＥＳＲで測定して得
られたスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値
が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６
６以下の第３のシグナルが観測される。なお、第１のシグナル及び第２のシグナル、並び
に第２のシグナル及び第３のシグナルのスプリット幅が、Ｘバンドの測定において約５ｍ
Ｔである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．０
０１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下で
ある第３のシグナルのスピンの密度の合計が、１×１０１８ｓｐｉｎｓ／ｃｍ３未満であ
り、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未
満である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下
の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１
．９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０以上２以
下、好ましくは１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例としては
、一酸化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．０３９以下の第１
のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９
６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が少ないほど、酸化
物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。
絶縁膜３１２ａが、上記のように、窒素酸化物の含有量が少ないと、絶縁膜３１２ａと
酸化物半導体膜との界面におけるキャリアのトラップを低減することが可能である。この
結果、半導体装置に含まれるトランジスタのしきい値電圧の変動量を低減することが可能
であり、トランジスタの電気特性の変動を低減することができる。
また、絶縁膜３１２ａは、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅ
ｃｔｒｏｍｅｔｒｙ）で測定される窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下であ
ることが好ましい。この結果、絶縁膜３１２ａにおいて、窒素酸化物が生成されにくくな
り、絶縁膜３１２ａと、酸化物半導体膜３０８ａ、３０８ｂとの界面におけるキャリアの
トラップを低減することが可能である。また、半導体装置に含まれるトランジスタのしき
い値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減す
ることができる。
なお、絶縁膜３１２ａにおいて、膜中に窒素酸化物及びアンモニアが含まれると、作製
工程のプロセスにおける加熱処理において、窒素酸化物及びアンモニアが反応し、窒素酸
化物が窒素ガスとなって脱離する。この結果、絶縁膜３１２ａの窒素濃度及び窒素酸化物
の含有量を低減することができる。また、絶縁膜３１２ａと、酸化物半導体膜３０８ａ、
３０８ｂとの界面におけるキャリアのトラップを低減することが可能である。また、半導
体装置に含まれるトランジスタのしきい値電圧のシフトを低減することが可能であり、ト
ランジスタの電気特性の変動を低減することができる。
なお、絶縁膜３１２ａにおいては、外部から絶縁膜３１２ａに入った酸素が全て絶縁膜
３１２ａの外部に移動せず、絶縁膜３１２ａにとどまる酸素もある。また、絶縁膜３１２
ａに酸素が入ると共に、絶縁膜３１２ａに含まれる酸素が絶縁膜３１２ａの外部へ移動す
ることで絶縁膜３１２ａにおいて酸素の移動が生じる場合もある。
絶縁膜３１２ａとして酸素を透過する酸化物絶縁膜を形成すると、絶縁膜３１２ａ上に
設けられる、絶縁膜３１２ｂから脱離する酸素を、絶縁膜３１２ａを介して酸化物半導体
膜３０８ａ、３０８ｂに移動させることができる。
絶縁膜３１２ａに接するように絶縁膜３１２ｂが形成されている。絶縁膜３１２ｂは、
化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化
学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一
部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、Ｔ
ＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ
３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である
。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、ま
たは１００℃以上５００℃以下の範囲が好ましい。
絶縁膜３１２ｂとしては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以
上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜３１２ｂは、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定に
より、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密
度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、更には１×１０１８ｓｐｉｎｓ／ｃｍ３
以下であることが好ましい。なお、絶縁膜３１２ｂは、絶縁膜３１２ａと比較して酸化物
半導体膜３０８ａ、３０８ｂから離れているため、絶縁膜３１２ａより、欠陥密度が多く
ともよい。
絶縁膜３１４として、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキ
ング効果を有する窒化物絶縁膜を設けることで、酸化物半導体膜３０８ａ、３０８ｂ、及
び金属酸化物膜３０８ｃからの酸素の外部への拡散を防ぐことができる。窒化物絶縁膜と
しては、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニ
ウム膜等がある。
なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有す
る窒化物絶縁膜上に、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設け
てもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化ア
ルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウ
ム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。また、容量
素子の容量値を制御するため、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブ
ロッキング効果を有する窒化物絶縁膜上に窒化物絶縁膜または酸化絶縁膜を適宜設けても
よい。
導電膜３１６ｂは、絶縁膜３１４上に形成され、容量素子の電極として機能することが
できる。
導電膜３１６ｂとしては、透光性を有する導電性材料を用いて形成することができる。
透光性を有する導電性材料としては、酸化タングステンを含むインジウム酸化物、酸化タ
ングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタ
ンを含むインジウム錫酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化ケイ素を添加したイ
ンジウム錫酸化物などがある。
有機絶縁膜３１７としては、アクリル樹脂、ポリイミド、エポキシ樹脂等の有機樹脂を
用いることができる。なお、有機絶縁膜３１７は、５００ｎｍ以上５０００ｎｍ以下、好
ましくは１０００ｎｍ以上３０００ｎｍ以下とする。有機絶縁膜３１７の厚さを上記の厚
さとすることで、導電膜３１６ｂ上の凹部に有機絶縁膜３１７を充填させることが可能で
あり、配向膜３２０が形成される領域の凹凸を低減することができる。
有機樹脂を用いて有機絶縁膜３１７を形成することで、少なくとも画素電極として機能
する導電膜３１６ｂの凹部を有機絶縁膜３１７で充填することが可能であり、液晶層３２
１を構成する液晶材料の配向ムラを低減することが可能である。
また、有機絶縁膜３１７上には、導電膜３１９、３１９ａが形成されている。導電膜３
１９は、画素電極として機能する。導電膜３１９ａは、開口部３６４ａ（図９（Ａ）参照
。）において導電膜３１０ａと電気的に接続され、開口部３６４ｂ（図９（Ａ）参照。）
において導電膜３１０ｃと電気的に接続される。即ち、導電膜３０４ａ及び導電膜３１０
ｃを接続する接続電極として機能する。
有機絶縁膜３１７は、これに限定されない。例えば、有機絶縁膜３１７は、カラーフィ
ルタや、ブラックマトリックスの機能を有することも可能である。例えば、有機絶縁膜３
１７が、カラーフィルタの機能を有する場合には、例えば、赤色の画素、青色の画素、緑
色の画素に合わせて、色ごとに、有色性を有する有機絶縁膜３１７を形成すればよい。
導電膜３１９、３１９ａは、導電膜３１６ｂと同様に透光性を有する導電性材料を用い
て形成することができる。
なお、導電膜３０４ａ及び導電膜３１０ｃが直接接するような接続構造とするには、導
電膜３１０ｃを形成する前に、絶縁膜３０５、絶縁膜３０６に開口部を形成するためにパ
ターニングを行い、マスクを形成する必要がある。しかしながら、図４のように、導電膜
３１９ａにより、導電膜３０４ａ及び導電膜３１０ｃを接続することで、導電膜３０４ａ
及び導電膜３１０ｃが直接接する接続部を作製する必要が無くなり、フォトマスクを１枚
少なくすることができる。即ち、液晶表示装置の作製工程を削減することが可能である。
配向膜３２０としては、透光性を有することが望ましく、代表的には、アクリル樹脂、
ポリイミド、エポキシ樹脂等の有機樹脂を用いることができる。
また、基板３４２上には、有色性を有する膜（以下、着色膜３４６という。）が形成さ
れている。着色膜３４６は、カラーフィルタとしての機能を有する。また、着色膜３４６
に隣接する遮光膜３４４が基板３４２上に形成される。遮光膜３４４は、ブラックマトリ
クスとして機能する。また、着色膜３４６は、必ずしも設ける必要はなく、例えば、液晶
表示装置が白黒表示の場合等は、着色膜３４６を設けない構成としてもよい。
着色膜３４６としては、特定の波長帯域の光を透過する着色膜であればよく、例えば、
赤色の波長帯域の光を透過する赤色（Ｒ）の膜、緑色の波長帯域の光を透過する緑色（Ｇ
）の膜、青色の波長帯域の光を透過する青色（Ｂ）の膜などを用いることができる。
遮光膜３４４としては、特定の波長帯域の光を遮光する機能を有していればよく、金属
膜または黒色顔料等を含んだ有機絶縁膜などを用いることができる。
また、着色膜３４６上には、絶縁膜３４８が形成されている。絶縁膜３４８は、平坦化
層としての機能、または着色膜３４６が含有しうる不純物を液晶素子側へ拡散するのを抑
制する機能を有する。
また、絶縁膜３４８上には、導電膜３５０が形成されている。導電膜３５０は、画素部
の液晶素子が有する一対の電極の他方としての機能を有する。なお、導電膜３１９、３１
９ａ、及び導電膜３５０上には、配向膜３５２が形成されている。
また、導電膜３１９、３１９ａと導電膜３５０との間には、液晶層３２１が形成されて
いる。また液晶層３２１は、シール材（図示しない）を用いて、基板３０２と基板３４２
の間に封止されている。なお、シール材は、外部からの水分等の入り込みを抑制するため
に、無機材料と接触する構成が好ましい。
また、導電膜３１９、３１９ａと導電膜３５０との間に液晶層３２１の厚さ（セルギャ
ップともいう）を維持するスペーサを設けてもよい。
図４に示す液晶表示装置に示す基板３０２上に設けられた素子部の作製方法について、
図５乃至図８を用いて説明する。なお、ここでは、基板３０２上に設けられた素子部とし
ては、基板３０２と配向膜３２０に挟まれた領域のことをさす。
トランジスタを構成する膜（絶縁膜、酸化物半導体膜、金属酸化物膜、導電膜等）は、
スパッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレーザー堆積（ＰＬ
Ｄ）法を用いて形成することができる。あるいは、塗布法や印刷法で形成することができ
る。成膜方法としては、スパッタリング法、プラズマ化学気相堆積（ＰＥＣＶＤ）法が代
表的であるが、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、ＭＯＣＶＤ（有機金属化学
気相堆積）法やＡＬＤ（原子層成膜）法を使ってもよい。
熱ＣＶＤ法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチ
ャンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を
行う。このように、熱ＣＶＤ法は、プラズマを発生させない成膜方法であるため、プラズ
マダメージにより欠陥が生成されることが無いという利点を有する。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが
順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行う。例えば
、それぞれのスイッチングバルブ（高速バルブともよぶ）を切り替えて２種類以上の原料
ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガス
と同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原
料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリア
ガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。ま
た、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２
の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成膜し
、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて薄膜
が形成される。
このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆
性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数に
よって調節することができるため、精密な膜厚調節が可能であり、微細なトランジスタを
作製する場合に適している。
まず、基板３０２を準備する。ここでは、基板３０２としてガラス基板を用いる。
次に、基板３０２上に導電膜を形成し、該導電膜を所望の形状に加工することで、導電
膜３０４ａ、３０４ｂ、３０４ｃを形成する。なお、導電膜３０４ａ、３０４ｂ、３０４
ｃは、所望の形状に第１のパターニングによるマスクの形成を行い、該マスクに覆われて
いない領域をエッチングすることで形成することができる。（図５（Ａ）参照。）。
また、導電膜３０４ａ、３０４ｂ、３０４ｃとしては、代表的には、スパッタリング法
、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等を用いて形成することが
できる。
また、ＡＬＤを利用する成膜装置により導電膜３０４ａ、３０４ｂ、３０４ｃとしてタ
ングステン膜を成膜することができる。この場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次
繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスを同時に
導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いて
もよい。
次に、基板３０２、及び導電膜３０４ａ、３０４ｂ、３０４ｃ上に、絶縁膜３０５を形
成し、絶縁膜３０５上に絶縁膜３０６を形成する（図５（Ａ）参照。）。
絶縁膜３０５及び絶縁膜３０６は、スパッタリング法、ＣＶＤ法、真空蒸着法、ＰＬＤ
法、熱ＣＶＤ法等により形成することができる。なお、絶縁膜３０５及び絶縁膜３０６は
、真空中で連続して形成すると不純物の混入が抑制され好ましい。
絶縁膜３０５及び絶縁膜３０６として酸化シリコン膜または酸化窒化シリコン膜を形成
する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが
好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン
、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒
素等がある。
また、絶縁膜３０５及び絶縁膜３０６として酸化ガリウム膜を形成する場合、ＭＯＣＶ
Ｄ法を用いて形成することができる。
また、絶縁膜３０５及び絶縁膜３０６として、ＡＬＤを利用する成膜装置を用いて、酸
化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニ
ウムアルコキシド溶液、代表的にはテトラキスジメチルアミドハフニウム（ＴＤＭＡＨ）
）を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお
、テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。ま
た、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。
また、絶縁膜３０５及び絶縁膜３０６として、ＡＬＤを利用する成膜装置を用いて、酸
化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体（ト
リメチルアルミニウム（ＴＭＡ）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの
２種類のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３であ
る。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチ
ルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタ
ンジオナート）などがある。
また、絶縁膜３０５及び絶縁膜３０６として、ＡＬＤを利用する成膜装置を用いて、酸
化シリコン膜を形成する場合には、ヘキサジクロロジシランを被成膜面に吸着させ、吸着
物に含まれる塩素を除去し、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸
着物と反応させる。
次に、絶縁膜３０６上に酸化物半導体膜３０７を形成する（図５（Ｂ）参照。）。
酸化物半導体膜３０７は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザ
ーアブレーション法、熱ＣＶＤ法等などを用いて形成することができる。
スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素ガス、希ガス及び酸素ガ
スの混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸
素のガス比を高めることが好ましい。
また、ターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい
。
なお、酸化物半導体膜を形成する際に、例えば、スパッタリング法を用いる場合、基板
温度を１５０℃以上７５０℃以下、好ましくは１５０℃以上４５０℃以下、さらに好まし
くは２００℃以上３５０℃以下として、酸化物半導体膜を成膜することで、ＣＡＡＣ−Ｏ
Ｓ膜を形成することができる。
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を抑制することで、不純物によって結晶状態が崩れることを抑制で
きる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素及び窒素など）を
低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が
−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成
膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎＯ層を形
成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａＯ層を形成し、更
にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを同時に導入してＺｎＯ層を形成する。なお、
これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ−Ｇａ−Ｏ層や
Ｉｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成してもよい。なお、Ｏ３
ガスに変えてＡｒ等の不活性ガスでバブリングしたＨ２Ｏガスを用いてもよいが、Ｈを含
まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ
２Ｈ５）３ガスを用いてもよい。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５
）３ガスを用いてもよい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガ
スを用いてもよい。また、Ｚｎ（ＣＨ３）２ガスを用いてもよい。
次に、酸化物半導体膜３０７を所望の形状に加工することで、島状の酸化物半導体膜３
０８ａ、３０８ｂ、３０８ｄを形成する。なお、酸化物半導体膜３０８ａ、３０８ｂ、３
０８ｄは、所望の形状に第２のパターニングによるマスクの形成を行い、該マスクに覆わ
れていない領域をエッチングすることで形成することができる。エッチングとしては、ド
ライエッチング、ウエットエッチング、または双方を組み合わせたエッチングを用いるこ
とができる（図５（Ｃ）参照。）。
なお、この後、加熱処理を行って、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄに含
まれる水素、水等を脱離させ、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄに含まれる
水素濃度及び水濃度を低減してもよい。この結果、高純度化された酸化物半導体膜３０８
ａ、３０８ｂ、３０８ｄを形成することができる。該加熱処理の温度は、代表的には、２
５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下とする。なお、該加熱処
理の温度を、代表的には、３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃
以下とすることで、大面積基板においても基板の反りやシュリンクを低減することが可能
であり、歩留まりが向上する。
当該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いるこ
とで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加
熱処理時間を短縮することが可能であり、加熱処理中の基板の反りを低減することが可能
であり、大面積基板において特に好ましい。
また、加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましく
は１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウ
ム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水
素、水等が含まれないことが好ましい。また、窒素または希ガス雰囲気で加熱処理した後
、酸素または超乾燥空気雰囲気で加熱してもよい。この結果、酸化物半導体膜中に含まれ
る水素、水等を脱離させると共に、酸化物半導体膜中に酸素を供給することができる。こ
の結果、酸化物半導体膜中に含まれる酸素欠損量を低減することができる。
なお、後に形成される絶縁膜３１１ａの成膜温度を２８０℃以上４００℃以下とする場
合、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄに含まれる水素、水等を脱離させるこ
とが可能であるため、当該加熱処理は不要である。
次に、絶縁膜３０６、及び酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄ上に導電膜３
０９を形成する（図６（Ａ）参照。）。
導電膜３０９としては、スパッタリング法、真空蒸着法、ＰＬＤ法、熱ＣＶＤ法等を用
いて形成することができる。
次に、導電膜３０９を所望の形状に加工することで、導電膜３１０ａ、３１０ｂ、３１
０ｃ、３１０ｄ、３１０ｅを形成する。なお、導電膜３１０ａ、３１０ｂ、３１０ｃ、３
１０ｄ、３１０ｅは、所望の形状に第３のパターニングによるマスクの形成を行い、該マ
スクに覆われていない領域をエッチングすることで、形成することができる（図６（Ｂ）
参照。）。
次に、絶縁膜３０６、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄ、及び導電膜３１
０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅ上を覆うように、絶縁膜３１１ａ、３１
１ｂが積層された絶縁膜３１１を形成する（図６（Ｃ）参照。）。絶縁膜３１１は、スパ
ッタリング法、ＣＶＤ法、蒸着法等を用いて形成することができる。
なお、絶縁膜３１１ａを形成した後、大気に曝すことなく、連続的に絶縁膜３１１ｂを
形成することが好ましい。絶縁膜３１１ａを形成した後、大気開放せず、原料ガスの流量
、圧力、高周波電力及び基板温度の一以上を調整して、絶縁膜３１１ｂを連続的に形成す
ることで、絶縁膜３１１ａ、３１１ｂにおける界面の大気成分由来の不純物濃度を低減す
ることができると共に、絶縁膜３１１ｂに含まれる酸素を酸化物半導体膜３０８ａ、３０
８ｂ、３０８ｄに移動させることが可能であり、酸化物半導体膜３０８ａ、３０８ｂ、３
０８ｄの酸素欠損量を低減することができる。
絶縁膜３１１ａとしては、堆積性気体に対する酸化性気体を２０倍より大きく１００倍
未満、好ましくは４０以上８０以下とし、処理室内の圧力を１００Ｐａ未満、好ましくは
５０Ｐａ以下とするＣＶＤ法を用いることで、窒素を含み、且つ欠陥量の少ない酸化物絶
縁膜を形成することができる。
絶縁膜３１１ａの原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用い
ることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、ト
リシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、
二酸化窒素等がある。
上記条件を用いることで、絶縁膜３１１ａとして酸素を透過する酸化物絶縁膜を形成す
ることができる。また、絶縁膜３１１ａを設けることで、後に形成する絶縁膜３１１ｂの
形成工程において、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄへのダメージ低減が可
能である。
絶縁膜３１１ｂとしては、プラズマＣＶＤ装置の真空排気された処理室内に載置された
基板を１８０℃以上２８０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し
、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、
さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．
１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０
．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒
化シリコン膜を形成する。
絶縁膜３１１ｂの原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用い
ることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、ト
リシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、
二酸化窒素等がある。
絶縁膜３１１ｂの成膜条件として、上記圧力の処理室において上記パワー密度の高周波
電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加
し、原料ガスの酸化が進むため、絶縁膜３１１ｂ中における酸素含有量が化学量論的組成
よりも多くなる。しかしながら、基板温度が、上記絶縁膜３１１ｂの成膜温度であると、
シリコンと酸素の結合力が弱いため、加熱により酸素の一部が脱離する。この結果、化学
量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化
物絶縁膜を形成することができる。また、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄ
上に絶縁膜３１１ａが設けられている。このため、絶縁膜３１１ｂの形成工程において、
絶縁膜３１１ａが酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄの保護膜となる。この結
果、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄへのダメージを低減しつつ、高いパワ
ー密度の高周波電力を用いて絶縁膜３１１ｂを形成することができる。
なお、絶縁膜３１１ｂの成膜条件において、酸化性気体に対するシリコンを含む堆積性
気体の流量を増加することで、絶縁膜３１１ｂの欠陥量を低減することが可能である。代
表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１
に現れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０
１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下であ
る、窒素を含み且つ欠陥量の少ない酸化物絶縁膜を形成することができる。この結果トラ
ンジスタの信頼性を高めることができる。
次に、加熱処理を行う。該加熱処理の温度は、代表的には、１５０℃以上基板歪み点未
満、好ましくは２００℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下と
する。なお、該加熱処理の温度を、代表的には、３００℃以上４００℃以下、好ましくは
３２０℃以上３７０℃以下とすることで、大面積基板においても基板の反りやシュリンク
を低減することが可能であり、歩留まりが向上する。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いること
で、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱
処理時間を短縮することができる。
加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐ
ｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）
の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水
等が含まれないことが好ましい。
当該加熱処理により、絶縁膜３１１ｂに含まれる酸素の一部を酸化物半導体膜３０８ａ
、３０８ｂ、３０８ｄに移動させ、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄに含ま
れる酸素欠損量を低減することが可能である。この結果、酸化物半導体膜３０８ａ、３０
８ｂ、３０８ｄに含まれる酸素欠損量をさらに低減することができる。
また、絶縁膜３１１ａ、３１２ｂに水、水素等が含まれる場合、水、水素等をブロッキ
ングする機能を有する絶縁膜３１３を後に形成し、加熱処理を行うと、絶縁膜３１１ａ、
３１１ｂに含まれる水、水素等が、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄに移動
し、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄに欠陥が生じてしまう。しかしながら
、当該加熱により、絶縁膜３１１ａ、３１１ｂに含まれる水、水素等を脱離させることが
可能であり、トランジスタの電気特性のばらつきを低減すると共に、しきい値電圧の変動
を抑制することができる。
なお、加熱しながら絶縁膜３１１ｂを絶縁膜３１１ａ上に形成することで、酸化物半導
体膜３０８ａ、３０８ｂ、３０８ｄに酸素を移動させ、酸化物半導体膜３０８ａ、３０８
ｂ、３０８ｄに含まれる酸素欠損量を低減することが可能であるため、当該加熱処理を行
わなくともよい。
また、導電膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅを形成する際、導電
膜のエッチングによって、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄはダメージを受
け、酸化物半導体膜３０８ａ、３０８ｂのバックチャネル（酸化物半導体膜３０８ａ、３
０８ｂにおいて、ゲート電極として機能する導電膜３０４ａ、３０４ｃと対向する面と反
対側の面）側に酸素欠損が生じる。しかし、絶縁膜３１１ｂに化学量論的組成を満たす酸
素よりも多くの酸素を含む酸化物絶縁膜を適用することで、加熱処理によって当該バック
チャネル側に生じた酸素欠損を修復することができる。これにより、酸化物半導体膜３０
８ａ、３０８ｂに含まれる欠陥を低減することができるため、トランジスタの信頼性を向
上させることができる。
なお、当該加熱処理は、後に形成される開口部３６２を形成した後に行ってもよい。
次に、絶縁膜３１１を所望の形状に加工することで、絶縁膜３１２、及び開口部３６２
を形成する。なお、絶縁膜３１２、及び開口部３６２は、所望の形状に第４のパターニン
グによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで、
形成することができる（図７（Ａ）参照。）。
なお、開口部３６２は、酸化物半導体膜３０８ｄの表面が露出するように形成する。開
口部３６２の形成方法としては、例えば、ドライエッチング法を用いることができる。ド
ライエッチング法により、絶縁膜３１１をエッチングすることが好ましい。この結果、酸
化物半導体膜３０８ｄはエッチング処理においてプラズマに曝されるため、酸化物半導体
膜３０８ｄの酸素欠損量を増加させることが可能である。ただし、開口部３６２の形成方
法としては、これに限定されず、ウエットエッチング法、またはドライエッチング法とウ
エットエッチング法を組み合わせた形成方法としてもよい。
次に、絶縁膜３１２及び酸化物半導体膜３０８ｄ上に絶縁膜３１３を形成する（図７（
Ｂ）参照。）。
絶縁膜３１３としては、外部からの不純物、例えば、酸素、水素、水、アルカリ金属、
アルカリ土類金属等が、酸化物半導体膜へ拡散するのを防ぐ材料を用いることが好ましく
、更には水素を含むことが好ましく、代表的には窒素を含む無機絶縁材料、例えば窒化物
絶縁膜を用いることができる。絶縁膜３１３としては、例えば、ＣＶＤ法、スパッタリン
グ法を用いて形成することができる。
絶縁膜３１３をプラズマＣＶＤ法またはスパッタリング法で成膜すると、酸化物半導体
膜がプラズマに曝され、酸化物半導体膜に酸素欠損が生成される。または、絶縁膜３１３
は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、酸化物半導
体膜へ拡散するのを防ぐ材料で形成される膜であり、更には水素を含む。このため、絶縁
膜３１３の水素が酸化物半導体膜３０８ｄに拡散すると、該酸化物半導体膜３０８ｄにお
いて水素は酸素と結合し、キャリアである電子が生成される。または、酸化物半導体膜に
含まれる酸素欠損に水素が入ることで、キャリアである電子が生成される。これらの結果
、酸化物半導体膜３０８ｄは、導電性が高くなり、金属酸化物膜３０８ｃとなる。
また、絶縁膜３１３は、ブロック性を高めるために、高温で成膜されることが好ましく
、例えば基板温度１００℃以上４００℃以下、より好ましくは３００℃以上４００℃以下
の温度で加熱して成膜することが好ましい。また高温で成膜する場合は、酸化物半導体膜
３０８ａ、３０８ｂとして用いる酸化物半導体から酸素が脱離し、キャリア濃度が上昇す
る現象が発生することがあるため、このような現象が発生しない温度とする。
次に、絶縁膜３１４上に導電膜３１５を形成する（図８（Ａ）参照。）。
導電膜３１５としては、例えば、スパッタリング法を用いて形成することができる。
次に、導電膜３１５を所望の形状に加工することで、３１６ｂを形成する。なお、導電
膜３１６ｂは、所望の形状に第５のパターニングによるマスクの形成を行い、該マスクに
覆われていない領域をエッチングすることで形成することができる（図８（Ｂ）参照。）
。
次に、絶縁膜３１４、導電膜３１６ｂを覆うように有機絶縁膜３１７を形成する（図８
（Ｃ）参照。）。平坦化膜として機能する有機絶縁膜３１７は、絶縁膜３１３及び導電膜
３１６ｂのそれぞれ一部が露出されるように開口部を有する。
有機絶縁膜３１７としては、スピンコート法、ディップコート法等の塗布法を用いて感
光性の組成物を絶縁膜３１３及び導電膜３１６ｂ上に塗布した後、第６のフォトマスクを
用いたフォトリソグラフィ工程により組成物を露光及び現像し、その後加熱処理を行う。
なお、非感光性の組成物を絶縁膜３１３及び導電膜３１６ｂ上に塗布した場合、非感光性
の組成物上にレジストを塗布し、第６のフォトマスクを用いたフォトリソグラフィ工程に
よりレジストを加工してマスクを形成し、該マスクを用いて非感光性の組成物をエッチン
グすることで、有機絶縁膜３１７を形成することができる。
なお、有機絶縁膜３１７として、インクジェット法、印刷法等の湿式法を用いて形成す
ることで、フォトマスク枚数を削減することができる。
次に、有機絶縁膜３１７をマスクとして、絶縁膜３０５、絶縁膜３０６、絶縁膜３１２
、及び絶縁膜３１３それぞれの一部をエッチングして、導電膜３０４ｂを露出する開口部
３６４ａ、導電膜３１０ｃを露出する開口部３６４ｂ、導電膜３１０ｅを露出する開口部
３６４ｃ、及び導電膜３１６ｂを露出する開口部３６４ｄを形成する（図９（Ａ）参照。
）。
次に、導電膜３１８を形成する（図９（Ｂ）参照。）。
導電膜３１８としては、例えば、スパッタリング法を用いて形成することができる。
次に、導電膜３１８を所望の形状に加工することで、導電膜３１９、３１９ａを形成す
る。なお、導電膜３１９、３１９ａは、所望の形状に第７のパターニングによるマスクの
形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができ
る（図９（Ｃ）参照。）。
以上の工程で基板３０２上に、トランジスタを有する画素部及び駆動回路部を形成する
ことができる。なお、本実施の形態に示す作製工程においては、第１乃至第７のパターニ
ング、すなわち７枚のフォトマスクで、トランジスタ及び容量素子を同時に形成すること
ができる。
なお、本実施の形態では、絶縁膜３１４に含まれる水素を酸化物半導体膜３０８ｄに拡
散させて、酸化物半導体膜３０８ｄの導電性を高めたが、酸化物半導体膜３０８ａ、３０
８ｂをマスクで覆い、酸化物半導体膜３０８ｄに不純物、代表的には、水素、ホウ素、リ
ン、スズ、アンチモン、希ガス元素、アルカリ金属、アルカリ土類金属等を添加して、酸
化物半導体膜３０８ｄの導電性を高めてもよい。酸化物半導体膜３０８ｄに水素、ホウ素
、リン、スズ、アンチモン、希ガス元素等を添加する方法としては、イオンドーピング法
、イオン注入法等がある。一方、酸化物半導体膜３０８ｄにアルカリ金属、アルカリ土類
金属等を添加する方法としては、該不純物を含む溶液を酸化物半導体膜３０８ｄに塗布す
る方法がある。
次に、基板３０２に対向して設けられる基板３４２上に設けられた素子部について、以
下説明を行う。なお、ここでは、基板３４２上に設けられた素子部としては、基板３４２
と配向膜３５２に挟まれた領域のことをさす。
まず、基板３４２を準備する。基板３４２としては、基板３０２に示す材料を援用する
ことができる。次に、基板３４２上に遮光膜３４４、着色膜３４６を形成する（図１０（
Ａ）参照。）。
遮光膜３４４及び着色膜３４６は、様々な材料を用いて、印刷法、インクジェット法、
フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ所望の位置に形成する。
次に、遮光膜３４４、及び着色膜３４６上に絶縁膜３４８を形成する（図１０（Ｂ）参
照。）。
絶縁膜３４８としては、例えば、アクリル樹脂、エポキシ樹脂、ポリイミド等の有機絶
縁膜を用いることができる。絶縁膜３４８を形成することによって、例えば、着色膜３４
６中に含まれる不純物等を液晶層３２１側に拡散することを抑制することができる。ただ
し、絶縁膜３４８は、必ずしも設ける必要はなく、絶縁膜３４８を形成しない構造として
もよい。
次に、絶縁膜３４８上に導電膜３５０を形成する（図１０（Ｃ）参照。）。導電膜３５
０としては、導電膜３１５に示す材料を援用することができる。
以上の工程で基板３４２上に形成される構造を形成することができる。
次に、基板３０２と基板３４２上、より詳しくは基板３０２上に形成された絶縁膜３１
４、導電膜３１９、３１９ａと、基板３４２上に形成された導電膜３５０上に、それぞれ
配向膜３２０と配向膜３５２を形成する。配向膜３２０、配向膜３５２は、ラビング法、
光配向法等を用いて形成することができる。その後、基板３０２と、基板３４２との間に
液晶層３２１を形成する。液晶層３２１の形成方法としては、ディスペンサ法（滴下法）
や、基板３０２と基板３４２とを貼り合わせてから毛細管現象を用いて液晶を注入する注
入法を用いることができる。
以上の工程で、図４に示す液晶表示装置を作製することができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、実施の形態１と異なるトランジスタを有する液晶表示装置について
、図１１乃至図１５を用いて説明する。
図１１に示す液晶表示装置は、Ａ−Ｂに示す駆動回路部において、デュアルゲート構造
のトランジスタ１０２ａを有することを特徴とする。
駆動回路部に設けられたトランジスタ１０２ａは、基板３０２上に設けられるゲート電
極として機能する導電膜３０４ａと、ゲート絶縁膜５１として機能する絶縁膜３０５、３
０６と、絶縁膜３０６上に形成される酸化物半導体膜３０８ａと、酸化物半導体膜３０８
ａに接する、ソース電極及びドレイン電極として機能する導電膜３１０ａ、３１０ｂとを
有する。また、酸化物半導体膜３０８ａ及び導電膜３１０ａ、３１０ｂ上に無機絶縁膜５
３が形成され、無機絶縁膜５３上にゲート電極として機能する導電膜３１６ｄが形成され
る。ゲート電極として機能する導電膜３１６ｄは、ゲート絶縁膜５１及び無機絶縁膜５３
に設けられた開口部（図示しない。）において、ゲート電極として機能する導電膜３０４
ａと接続する。即ち、導電膜３０４ａ及び導電膜３１６ａは同電位である。
このため、トランジスタ１０２ａの各ゲート電極に同電位の電圧を印加することで、初
期特性バラつきの低減、−ＧＢＴストレス試験の劣化の抑制及び異なるドレイン電圧にお
けるオン電流の立ち上がり電圧の変動の抑制が可能である。また、酸化物半導体膜３０８
ａにおいてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移
動量が増加する。この結果、トランジスタ１０２ａのオン電流が大きくなる共に、電界効
果移動度が高くなり、代表的には電界効果移動度が２０ｃｍ２／Ｖ・ｓ以上となる。
エッチング等で加工された酸化物半導体膜の端部においては、加工におけるダメージに
より欠陥が形成されると共に、不純物付着などにより汚染されるため、電界などのストレ
スが与えられることによって活性化しやすく、それによりｎ型（低抵抗）となりやすい。
そのため、ゲート電極として機能する導電膜３０４ａと重なる酸化物半導体膜３０８ａの
端部において、ｎ型化しやすくなる。当該ｎ型化された端部が、ソース電極及びドレイン
電極として機能する導電膜３１０ａ、３１０ｂの間に設けられると、ｎ型化された領域が
キャリアのパスとなってしまい、寄生チャネルが形成される。しかしながら、チャネル幅
方向において、ゲート電極として機能する導電膜３１６ｄが、設けられることで、ゲート
電極として機能する導電膜３１６ｄの電界の影響により、酸化物半導体膜３０８ａの側面
、または側面及びその近傍を含む端部における寄生チャネルの発生が抑制される。この結
果、しきい値電圧におけるドレイン電流の上昇が急峻である、電気特性の優れたトランジ
スタとなる。
なお、ゲート電極として機能する導電膜３１６ｄは、実施の形態２に示す導電膜３１６
ｂと同様の材料を適宜用いることができる。
＜変形例１＞
実施の形態３の図１１に示す液晶表示装置は、駆動回路部のトランジスタとして、デュ
アルゲート構造のトランジスタを用いて作製されているが、図１２に示すように、Ａ−Ｂ
に示す駆動回路にデュアルゲート構造のトランジスタ１０２ａを有するとともに、Ｃ−Ｄ
に示す画素部にデュアルゲート構造のトランジスタ１０３ａを用いてもよい。
トランジスタ１０３ａは、基板３０２上に設けられるゲート電極として機能する導電膜
３０４ｃと、ゲート絶縁膜５１として機能する絶縁膜３０５、３０６と、絶縁膜３０６上
に形成される酸化物半導体膜３０８ｂと、酸化物半導体膜３０８ｂに接する、ソース電極
及びドレイン電極として機能する導電膜３１０ｄ、３１０ｅとを有する。また、酸化物半
導体膜３０８ｂ及び導電膜３１０ｄ、３１０ｅ上に無機絶縁膜５３が形成され、無機絶縁
膜５３上にゲート電極として機能する導電膜３１６ｅが形成される。ゲート電極として機
能する導電膜３１６ｅは、ゲート絶縁膜５１及び無機絶縁膜５３に設けられた開口部（図
示しない。）において、ゲート電極として機能する導電膜３０４ｃと接続する。即ち、導
電膜３０４ｃ及び導電膜３１６ｅは同電位である。
駆動回路部と共に画素部に、信頼性が高く、オン電流が大きく、電界効果移動度の高い
デュアルゲート構造のトランジスタを設けることで、表示品質の優れた液晶表示装置を作
製することができる。
＜変形例２＞
実施の形態２または実施の形態３に示す液晶表示装置において、図１３に示すように、
駆動回路部に設けられたトランジスタ１０２ａと重なる領域であって、且つ有機絶縁膜３
１７上に、導電膜３１９と同時に形成された導電膜３１９ｂを設けてもよい。導電膜３１
９ｂは、コモン電位、接地電位等の任意の電位とすることができる。デュアルゲート構造
のトランジスタ１０２ａと重なる導電膜３１９ｂを設けることで、トランジスタ１０２ａ
のゲート電極として機能する導電膜３１６ｄに印加された電圧により発生する電界を導電
膜３１９ｂが遮蔽することが可能である。この結果、該電界による液晶層３２１の配向不
良を防ぐことができる。
＜変形例３＞
実施の形態２または実施の形態３において、駆動回路部及び画素部に有機絶縁膜３１７
を有する液晶表示装置を説明したが、図１４に示すように、画素部にのみ有機絶縁膜３１
７ａを設けてもよい。
なお、図１４に示す液晶表示装置において、図７（Ｂ）に示すように絶縁膜３１３を形
成した後、パターニングによるマスクの形成を行い、該マスクを用いて絶縁膜３０５、３
０６、３１２、３１３をそれぞれエッチングして、開口部を形成する。次に、図８（Ａ）
に示す導電膜３１５を形成した後、図８（Ｂ）に示す導電膜３１６ｂを形成すると同時に
、導電膜３０４ｂ及び導電膜３１０ｃを接続する導電膜３１６ａを形成する。こののち、
有機絶縁膜３１７ａ及び導電膜３１９を形成する。
なお、図１５に示すように、駆動回路部に有機絶縁膜３１７ａを設けない場合、デュア
ルゲート構造のトランジスタ１０２ｂのゲート電極として機能する導電膜３１６ｄ上に、
導電膜３１９と同時に形成された導電膜３１９ａを設けてもよい。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、本発明の一態様である半導体装置について、図面を用いて説明する
。
図１６に、半導体装置が有するトランジスタ１０３及び容量素子１０５の断面図を示す
。
図１６（Ａ）に示すトランジスタ１０３は、基板３０２上に設けられるゲート電極とし
て機能する導電膜３０４ｃと、基板３０２及び導電膜３０４ｃ上に形成されるゲート絶縁
膜５１と、ゲート絶縁膜５１を介して、導電膜３０４ｃと重なる酸化物半導体膜３０８ｂ
と、酸化物半導体膜３０８ｂに接する、ソース電極及びドレイン電極として機能する一対
の導電膜３１０ｄ、３１０ｅとを有する。
また、ゲート絶縁膜５１上には、金属酸化物膜３０８ｃが設けられる。なお、金属酸化
物膜３０８ｃは、トランジスタ１０３に含まれる一対の導電膜の一方の導電膜３１０ｅと
接続する。また、トランジスタ１０２及び金属酸化物膜３０８ｃ上には無機絶縁膜５３が
設けられる。無機絶縁膜５３上には導電膜３１６ｂが設けられる。金属酸化物膜３０８ｃ
、無機絶縁膜５３、及び導電膜３１６ｂにより容量素子１０５が構成される。
また、無機絶縁膜５３及び導電膜３１６ｂ上には、有機絶縁膜３１７が設けられる。ま
た、無機絶縁膜５３及び有機絶縁膜３１７に設けられた開口部において、導電膜３１０ｅ
と接続する導電膜３１９が、有機絶縁膜３１７上に設けられる。導電膜３１９は、画素電
極として機能する。
金属酸化物膜３０８ｃは、酸化物半導体膜３０８ｂと同時に形成された酸化物半導体膜
に、水素、ホウ素、リン、窒素、スズ、アンチモン、希ガス元素、アルカリ金属、アルカ
リ土類金属等の不純物または酸素欠損を有せしめることで、導電性が向上し、導電性を有
する膜となる。なお、酸化物半導体膜は透光性を有するため、金属酸化物膜３０８ｃも透
光性を有する。
また、導電膜３１６ｂ及び導電膜３１９は透光性を有する導電膜で形成される。このた
め、容量素子１０５は透光性を有する。このため、画素において、容量素子の面積を大き
くすることが可能であり、容量素子の容量値及び画素の開口率を高めることが可能である
。
また、有機絶縁膜３１７上に形成された導電膜３１９は、トランジスタ１０３と接続す
る。導電膜３１９は、画素電極として機能し、無機絶縁膜５３及び有機絶縁膜３１７を介
してトランジスタ１０３と接続する。即ち、導電膜３１９は、トランジスタ１０３との距
離が離れているため、トランジスタ１０３の導電膜３１０ｄの電位の影響を受けにくい。
この結果、導電膜３１９をトランジスタ１０３と重畳させることが可能であり、画素の開
口率を高めることができる。
図１６に示す本実施の形態に示すトランジスタ１０３は、無機絶縁膜５３上に有機絶縁
膜３１７を有する。有機絶縁膜３１７は、厚さが５００ｎｍ以上であり、厚いため、ゲー
ト電極として機能する導電膜３０４ｃに負の電圧が印加されることによって発生する電界
の影響が有機絶縁膜３１７の表面にまで影響せず、有機絶縁膜３１７の表面に正の電荷が
帯電しにくい。また、有機絶縁膜３１７は、厚さが５００ｎｍ以上であり、厚いため、空
気中に含まれる正の荷電粒子が、有機絶縁膜３１７の表面に吸着しても、有機絶縁膜３１
７の表面に吸着した正の荷電粒子の電界は、酸化物半導体膜３０８ｂ及び無機絶縁膜５３
の界面まで影響しにくい。これらの結果、酸化物半導体膜３０８ｂ及び無機絶縁膜５３の
界面において、実質的に正のバイアスが印加された状態とならず、トランジスタのしきい
値電圧の変動量が少ない。
また、有機絶縁膜３１７においては、水等が拡散しやすいが、無機絶縁膜５３が窒化物
絶縁膜を有することで、窒化物絶縁膜が水のバリア膜となり、有機絶縁膜３１７に拡散し
た水が酸化物半導体膜３０８ｂに拡散することを防ぐことが可能である。
以上のことから、有機絶縁膜３１７をトランジスタ上に設けることで、トランジスタの
電気特性のばらつきを低減することが可能である。また、ノーマリーオフ特性を有し、信
頼性の高いトランジスタを作製することができる。また、有機絶縁膜は、印刷法、塗布法
等を用いて形成することが可能であるため、作製時間を短縮することが可能である。また
、有機絶縁膜３１７上に画素電極として機能する導電膜を設けることで、画素における開
口率を高めることができる。
＜変形例１＞
図１６（Ａ）に示すトランジスタの変形例について、図１６（Ｂ）を用いて説明する。
本変形例に示すトランジスタ１０３は、多階調マスクを用いて形成された酸化物半導体膜
３０８ｅ及び一対の導電膜３１０ｆ、３１０ｇを有することを特徴とする。また、トラン
ジスタ１０３及び容量素子１０５が、画素電極として機能する導電膜３１９で接続されて
いることを特徴とする。
また、図１６（Ｂ）において、金属酸化物膜３０８ｆがゲート絶縁膜５１上に形成され
る。また、金属酸化物膜３０８ｆ上に、導電膜３１０ｆ、３１０ｇと同時に形成された導
電膜３１０ｈが存在する。また、導電膜３１９が導電膜３１０ｇ及び導電膜３１０ｈと接
続する。この結果、トランジスタ１０３及び容量素子１０５が電気的に接続する。また、
図１６（Ｃ）に示すように、チャネル保護型のトランジスタ１０３ｄと、容量素子１０５
が、画素電極として機能する導電膜３１９で接続されてもよい。
＜変形例２＞
実施の形態４に示す表示装置において、場合によっては、または、状況に応じて、例え
ば、導電膜３１９として、光を反射する機能を有する導電膜を用いて形成してもよい。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、本発明の一態様である半導体装置及びその作製方法について図面を
参照して説明する。
本実施の形態では、半導体装置の一例として表示装置を示す。なお、表示装置の構造及
び画素の回路図は、図２を適宜用いることができる。
表示装置に含まれる素子基板の具体的な構成について説明する。ここでは、表示装置と
してＶＡ方式の液晶表示装置を用い、該液晶表示装置に含まれる画素３０１の上面図を図
１７に示す。
図１７において、走査線として機能する導電膜３０４ｃは、信号線として機能する導電
膜に略直交する方向（図中左右方向）に延伸して設けられている。信号線として機能する
導電膜３１０ｄは、走査線として機能する導電膜に略直交する方向（図中上下方向）に延
伸して設けられている。
トランジスタ１０３は、走査線として機能する導電膜及び信号線として機能する導電膜
が交差する領域に設けられている。トランジスタ１０３は、ゲート電極として機能する導
電膜３０４ｃ、ゲート絶縁膜（図１７に図示せず。）、ゲート絶縁膜上に形成されたチャ
ネル領域が形成される酸化物半導体膜３０８ｂ、ソース電極及びドレイン電極として機能
する一対の導電膜３１０ｄ、３１０ｅにより構成される。
また、金属酸化物膜３０８ｃは、トランジスタ１０３に含まれる導電膜３１０ｅと接続
する。また、金属酸化物膜３０８ｃ上において、絶縁膜を介して導電膜３１６ｂが設けら
れている。なお、金属酸化物膜３０８ｃ上に設けられる絶縁膜において、一点破線で示す
開口部３６２が設けられている。該開口部３６２において、金属酸化物膜３０８ｃは、絶
縁膜に含まれる窒化物絶縁膜（図１７に図示せず。）と接する。
容量素子１０５は、金属酸化物膜３０８ｃ及び導電膜３１６ｂが重なる領域で形成され
る。金属酸化物膜３０８ｃ及び導電膜３１６ｂは透光性を有する。即ち、容量素子１０５
は透光性を有する。
画素電極として機能する導電膜３１９は、有機絶縁膜（図１７に図示せず。）を介して
、導電膜３１０ｅ及び導電膜３１６ｂ上に設けられる。また、導電膜３１９は、開口部３
６４ｃにおいて導電膜３１０ｅと接続する。すなわち、トランジスタ１０３、容量素子１
０５、及び導電膜３１９は電気的に接続する。
次いで、図１７の一点鎖線Ｃ−Ｄ間における断面図を図１８に示す。なお、図１８にお
いて、走査線駆動回路１４及び信号線駆動回路１６を含む駆動回路部（上面図を省略する
。）の断面図をＡ−Ｂに示す。本実施の形態においては、半導体装置として、ＶＡ方式の
液晶表示装置について説明する。
本実施の形態に示す液晶表示装置は、一対の基板（基板３０２と基板３４２）間に液晶
素子３２２が挟持されている。
液晶素子３２２は、基板３０２の上方の導電膜３１６ｂと、配向性を制御する膜（以下
、配向膜３２０、３５２という）と、液晶層３２１と、導電膜３５０と、を有する。
駆動回路部において、ゲート電極として機能する導電膜３０４ａ、ゲート絶縁膜５１と
して機能する絶縁膜３０５及び絶縁膜３０６、チャネル領域が形成される酸化物半導体膜
３０８ａ、ソース電極及びドレイン電極として機能する導電膜３１０ａ、３１０ｂにより
トランジスタ１０２を構成する。酸化物半導体膜３０８ａは、ゲート絶縁膜５１上に設け
られる。
画素部において、ゲート電極として機能する導電膜３０４ｃ、ゲート絶縁膜５１として
機能する絶縁膜３０５及び絶縁膜３０６、ゲート絶縁膜５１上に形成されたチャネル領域
が形成される酸化物半導体膜３０８ｂ、ソース電極及びドレイン電極として機能する導電
膜３１０ｄ、３１０ｅによりトランジスタ１０３を構成する。酸化物半導体膜３０８ｂは
、ゲート絶縁膜５１上に設けられる。また、導電膜３１０ｄ、３１０ｅ上には、無機絶縁
膜５３である絶縁膜３１２、絶縁膜３１４が保護膜として設けられている。
また、一方の電極として機能する金属酸化物膜３０８ｃ、誘電体膜として機能する絶縁
膜３１４、他方の電極として機能する導電膜３１６ｂにより容量素子１０５を構成する。
金属酸化物膜３０８ｃは、ゲート絶縁膜５１上に設けられる。
無機絶縁膜５３上に有機絶縁膜３１７が形成される。また、有機絶縁膜３１７上には、
画素電極として機能する導電膜３１９が形成される。金属酸化物膜３０８ｃ及び導電膜３
１９は、導電膜３１０ｅで接続される。
また、駆動回路部において、導電膜３０４ａ、３０４ｃと同時に形成された導電膜３０
４ｂと、導電膜３１０ａ、３１０ｂ、３１０ｄ、３１０ｅと同時に形成された導電膜３１
０ｃとは、導電膜３１９と同時に形成された導電膜３１９ａで接続される。
導電膜３０４ａ及び導電膜３１９ａは、絶縁膜３０５、絶縁膜３０６、絶縁膜３１２、
及び有機絶縁膜３１７に設けられた開口部において接続する。また、導電膜３１０ｃと導
電膜３１９ａは、絶縁膜３１２、絶縁膜３１４、及び有機絶縁膜３１７に設けられた開口
部において接続する。
なお、図示しないが、導電膜３１６ｂは、導電膜３１９、３１９ａと同時に形成された
導電膜により、導電膜３０４ａ、３０４ｂ、３０４ｃと同時に形成された導電膜、または
導電膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅと同時に形成された導電膜と
電気的に接続する。また、導電膜３０４ａ、３０４ｂ、３０４ｃと同時に形成された導電
膜、または導電膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅと同時に形成され
た導電膜を介して、コモン電位、接地電位等の任意の電位が導電膜３１６ｂに印加される
。
ここで、図１８に示す表示装置の構成要素について、以下に説明する。
基板３０２上には、導電膜３０４ａ、３０４ｂ、３０４ｃが形成されている。導電膜３
０４ａは、駆動回路部のトランジスタのゲート電極としての機能を有する。また、導電膜
３０４ｂは、駆動回路部に形成され、導電膜３１０ｃと接続する。また、導電膜３０４ｃ
は、画素部１１に形成され、画素部のトランジスタのゲート電極として機能する。
基板３０２、及び導電膜３０４ａ、３０４ｃ、３０４ｂ上には、絶縁膜３０５、絶縁膜
３０６が形成されている。絶縁膜３０５、絶縁膜３０６は、駆動回路部のトランジスタの
ゲート絶縁膜５１、及び画素部１１のトランジスタのゲート絶縁膜５１としての機能を有
する。
絶縁膜３０６上には、酸化物半導体膜３０８ａ、３０８ｂ、金属酸化物膜３０８ｃが形
成されている。酸化物半導体膜３０８ａは、導電膜３０４ａと重畳する位置に形成され、
駆動回路部のトランジスタのチャネル領域として機能する。また、酸化物半導体膜３０８
ｂは、導電膜３０４ｃと重畳する位置に形成され、画素部のトランジスタのチャネル領域
として機能する。金属酸化物膜３０８ｃは、トランジスタ１０３に含まれる導電膜３１０
ｅと接続し、且つ容量素子１０５の電極として機能する。
本実施の形態に示す液晶表示装置は、容量素子は、透光性を有する。この結果、容量素
子の占有面積を大きくしつつ、画素の開口率を高めることができる。
絶縁膜３０６、酸化物半導体膜３０８ａ、３０８ｂ、金属酸化物膜３０８ｃ、及び導電
膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅ上には、無機絶縁膜５３として、
絶縁膜３１２及び絶縁膜３１４が形成されている。
導電膜３１６ｂは、絶縁膜３１４上に形成され、容量素子の電極として機能することが
できる。
無機絶縁膜５３及び導電膜３１６ｂ上に有機絶縁膜３１７が形成されている。
また、有機絶縁膜３１７上には、導電膜３１９、３１９ａが形成されている。導電膜３
１９は、画素電極として機能する。導電膜３１９ａは、開口部３６４ａ（図２２（Ａ）参
照。）において導電膜３１０ａと電気的に接続され、開口部３６４ｂ（図２２（Ａ）参照
。）において導電膜３１０ｃと電気的に接続される。即ち、導電膜３０４ａ及び導電膜３
１０ｃを接続する接続電極として機能する。
なお、導電膜３０４ａ及び導電膜３１０ｃが直接接するような接続構造とするには、導
電膜３１０ｃを形成する前に、絶縁膜３０５、絶縁膜３０６に開口部を形成するためにパ
ターニングを行い、マスクを形成する必要がある。しかしながら、図１８のように、導電
膜３１９ａにより、導電膜３０４ａ及び導電膜３１０ｃを接続することで、導電膜３０４
ａ及び導電膜３１０ｃが直接接する接続部を作製する必要が無くなり、フォトマスクを１
枚少なくすることができる。即ち、液晶表示装置の作製工程を削減することが可能である
。
配向膜３２０としては、透光性を有することが望ましく、代表的には、アクリル樹脂、
ポリイミド、エポキシ樹脂等の有機樹脂を用いることができる。
また、基板３４２上には、着色膜３４６が形成されている。着色膜３４６は、カラーフ
ィルタとしての機能を有する。また、着色膜３４６に隣接する遮光膜３４４が基板３４２
上に形成される。遮光膜３４４は、ブラックマトリクスとして機能する。また、着色膜３
４６は、必ずしも設ける必要はなく、例えば、液晶表示装置が白黒の場合等によって、着
色膜３４６を設けない構成としてもよい。
また、着色膜３４６上には、絶縁膜３４８が形成されている。絶縁膜３４８は、平坦化
層としての機能、または着色膜３４６が含有しうる不純物を液晶素子側へ拡散するのを抑
制する機能を有する。
また、絶縁膜３４８上には、導電膜３５０が形成されている。導電膜３５０は、画素部
の液晶素子が有する一対の電極の他方としての機能を有する。なお、導電膜３１９、３１
９ａ、及び導電膜３５０上には、配向膜３５２が形成されている。
また、導電膜３１９、３１９ａと導電膜３５０との間には、液晶層３２１が形成されて
いる。また液晶層３２１は、シール材（図示しない）を用いて、基板３０２と基板３４２
の間に封止されている。なお、シール材は、外部からの水分等の入り込みを抑制するため
に、無機材料と接触する構成が好ましい。
また、導電膜３１９、３１９ａと導電膜３５０との間に液晶層３２１の厚さ（セルギャ
ップともいう）を維持するスペーサを設けてもよい。
図１８に示す液晶表示装置に示す基板３０２上に設けられた素子部の作製方法について
、図５、図１９乃至図２１を用いて説明する。
実施の形態２と同様に、図５（Ａ）乃至図５（Ｃ）の工程を経て、基板３０２上に、導
電膜３０４ａ、３０４ｂ、３０４ｃ、絶縁膜３０５、絶縁膜３０６、および島状の酸化物
半導体膜３０８ａ、３０８ｂ、３０８ｄを形成する。なお、第１のパターニングによるマ
スクの形成及びエッチング工程により、導電膜３０４ａ、３０４ｂ、３０４ｃを形成する
。また、第２のパターニングによるマスクの形成及びエッチング工程により、酸化物半導
体膜３０８ａ、３０８ｂ、３０８ｄを形成する。
なお、この後、実施の形態２と同様に、加熱処理を行って、酸化物半導体膜３０８ａ、
３０８ｂ、３０８ｄに含まれる水素、水等を脱離させ、酸化物半導体膜３０８ａ、３０８
ｂ、３０８ｄに含まれる水素濃度及び水濃度を低減してもよい。この結果、高純度化され
た酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄを形成することができる。該加熱処理の
温度は、代表的には、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下
とする。なお、該加熱処理の温度を、代表的には、３００℃以上４００℃以下、好ましく
は３２０℃以上３７０℃以下とすることで、大面積基板においても基板の反りやシュリン
クを低減することが可能であり、歩留まりが向上する。
なお、後に形成される絶縁膜３１１ａの成膜温度を２８０℃以上４００℃以下とする場
合、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄに含まれる水素、水等を脱離させるこ
とが可能であるため、当該加熱処理は不要である。
次に、実施の形態２と同様に、絶縁膜３０６、及び酸化物半導体膜３０８ａ、３０８ｂ
、３０８ｄ上に導電膜３０９を形成する（図１９（Ａ）参照。）。
次に、実施の形態２と同様に、導電膜３０９を所望の形状に加工することで、導電膜３
１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅを形成する。なお、導電膜３１０ａ、
３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅは、所望の形状に第３のパターニングによるマ
スクの形成を行い、該マスクに覆われていない領域をエッチングすることで、形成するこ
とができる（図１９（Ｂ）参照。）。なお、導電膜３１０ｅが、酸化物半導体膜３０８ｂ
及び酸化物半導体膜３０８ｄと接する。
次に、実施の形態２と同様に、絶縁膜３０６、酸化物半導体膜３０８ａ、３０８ｂ、３
０８ｄ、及び導電膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅ上を覆うように
、絶縁膜３１１ａ、３１１ｂが積層された絶縁膜３１１を形成する（図１９（Ｃ）参照。
）。絶縁膜３１１は、スパッタリング法、ＣＶＤ法、蒸着法等を用いて形成することがで
きる。
次に、実施の形態２と同様に、加熱処理を行う。該加熱処理の温度は、代表的には、１
５０℃以上基板歪み点未満、好ましくは２００℃以上４５０℃以下、更に好ましくは３０
０℃以上４５０℃以下とする。なお、該加熱処理の温度を、代表的には、３００℃以上４
００℃以下、好ましくは３２０℃以上３７０℃以下とすることで、大面積基板においても
基板の反りやシュリンクを低減することが可能であり、歩留まりが向上する。
当該加熱処理により、絶縁膜３１１ｂに含まれる酸素の一部を酸化物半導体膜３０８ａ
、３０８ｂ、３０８ｄに移動させ、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄに含ま
れる酸素欠損量を低減することが可能である。この結果、酸化物半導体膜３０８ａ、３０
８ｂ、３０８ｄに含まれる酸素欠損量をさらに低減することができる。
また、絶縁膜３１１ａ、３１２ｂに水、水素等が含まれる場合、水、水素等をブロッキ
ングする機能を有する絶縁膜３１３を後に形成し、加熱処理を行うと、絶縁膜３１１ａ、
３１１ｂに含まれる水、水素等が、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄに移動
し、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄに欠陥が生じてしまう。しかしながら
、当該加熱により、絶縁膜３１１ａ、３１１ｂに含まれる水、水素等を脱離させることが
可能であり、トランジスタの電気特性のばらつきを低減すると共に、しきい値電圧の変動
を抑制することができる。
なお、加熱しながら絶縁膜３１１ｂを絶縁膜３１１ａ上に形成することで、酸化物半導
体膜３０８ａ、３０８ｂ、３０８ｄに酸素を移動させ、酸化物半導体膜３０８ａ、３０８
ｂ、３０８ｄに含まれる酸素欠損量を低減することが可能であるため、当該加熱処理を行
わなくともよい。
なお、当該加熱処理は、後に形成される開口部３６２を形成した後に行ってもよい。
次に、実施の形態２と同様に、絶縁膜３１１を所望の形状に加工することで、絶縁膜３
１２、及び開口部３６２を形成する。なお、絶縁膜３１１、及び開口部３６２は、所望の
形状に第４のパターニングによるマスクの形成を行い、該マスクに覆われていない領域を
エッチングすることで、形成することができる（図２０（Ａ）参照。）。
なお、開口部３６２は、酸化物半導体膜３０８ｄの表面が露出するように形成する。
次に、実施の形態２と同様に、絶縁膜３１２及び酸化物半導体膜３０８ｄ上に絶縁膜３
１３を形成する（図２０（Ｂ）参照。）。
次に、実施の形態２と同様に、絶縁膜３１４上に導電膜３１５を形成する（図２１（Ａ
）参照。）。
次に、導電膜３１５を所望の形状に加工することで、３１６ｂを形成する。なお、導電
膜３１６ｂは、所望の形状に第５のパターニングによるマスクの形成を行い、該マスクに
覆われていない領域をエッチングすることで形成することができる（図２１（Ｂ）参照。
）。
次に、絶縁膜３１４、導電膜３１６ｂを覆うように有機絶縁膜３１７を形成する（図２
１（Ｃ）参照。）。平坦化膜として機能する有機絶縁膜３１７は、絶縁膜３１３及び導電
膜３１６ｂのそれぞれ一部が露出されるように開口部を有する。
次に、有機絶縁膜３１７をマスクとして、絶縁膜３０５、絶縁膜３０６、絶縁膜３１２
、及び絶縁膜３１３それぞれの一部をエッチングして、導電膜３０４ｂを露出する開口部
３６４ａ、導電膜３１０ｃを露出する開口部３６４ｂ、導電膜３１０ｅを露出する開口部
３６４ｃを形成する（図２２（Ａ）参照。）。
次に、実施の形態２と同様に、導電膜３１８を形成する（図２２（Ｂ）参照。）。
次に、実施の形態２と同様に、導電膜３１８を所望の形状に加工することで、導電膜３
１９、３１９ａを形成する。なお、導電膜３１９、３１９ａは、所望の形状に第７のパタ
ーニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングするこ
とで形成することができる（図２２（Ｃ）参照。）。
以上の工程で基板３０２上に、トランジスタを有する画素部及び駆動回路部を形成する
ことができる。なお、本実施の形態に示す作製工程においては、第１乃至第７のパターニ
ング、すなわち７枚のフォトマスクで、トランジスタ及び容量素子を同時に形成すること
ができる。
なお、基板３０２に対向して設けられる基板３４２上に設けられた素子部は、実施の形
態２に示す図１０の作製工程を適宜用いて形成することができる。
次に、実施の形態２と同様に、基板３０２と基板３４２上、より詳しくは基板３０２上
に形成された絶縁膜３１４、導電膜３１９、３１９ａと、基板３４２上に形成された導電
膜３５０上に、それぞれ配向膜３２０と配向膜３５２を形成する。その後、基板３０２と
、基板３４２との間に液晶層３２１を形成する。
以上の工程で、図１８に示す液晶表示装置を作製することができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、実施の形態４と異なるトランジスタを有する液晶表示装置について
、図２３乃至図２７を用いて説明する。
図２３に示す液晶表示装置は、Ａ−Ｂに示す駆動回路部において、デュアルゲート構造
のトランジスタ１０２ａを有することを特徴とする。
駆動回路部に設けられたトランジスタ１０２ａは、実施の形態２に示すトランジスタ１
０２ａと同様の構造を有する。
＜変形例１＞
実施の形態６の図２３に示す液晶表示装置は、駆動回路部のトランジスタとして、デュ
アルゲート構造のトランジスタを用いて作製されているが、図２４に示すように、Ａ−Ｂ
に示す駆動回路にデュアルゲート構造のトランジスタ１０２ａを有するとともに、Ｃ−Ｄ
に示す画素部にデュアルゲート構造のトランジスタ１０３ａを用いてもよい。
トランジスタ１０３ａは、実施の形態２に示すトランジスタ１０３ａと同様の構造を有
する。
駆動回路部と共に画素部に、信頼性が高く、オン電流が大きく、電界効果移動度の高い
デュアルゲート構造のトランジスタを設けることで、表示品質の優れた液晶表示装置を作
製することができる。
＜変形例２＞
実施の形態５または実施の形態６に示す液晶表示装置において、図２５に示すように、
駆動回路部に設けられたトランジスタ１０２ａと重なる領域であって、且つ有機絶縁膜３
１７上に、導電膜３１９と同時に形成された導電膜３１９ｂを設けてもよい。導電膜３１
９ｂは、コモン電位、接地電位等の任意の電位とすることができる。デュアルゲート構造
のトランジスタ１０２ａと重なる導電膜３１９ｂを設けることで、トランジスタ１０２ａ
のゲート電極として機能する導電膜３１６ｄに印加された電圧により発生する電界を導電
膜３１９ｂが遮蔽することが可能である。この結果、該電界による液晶層３２１の配向不
良を防ぐことができる。
＜変形例３＞
実施の形態５または実施の形態６において、駆動回路部及び画素部に有機絶縁膜３１７
を有する液晶表示装置を説明したが、図２６に示すように、画素部にのみ有機絶縁膜３１
７ａを設けてもよい。
なお、図２７に示すように、駆動回路部に有機絶縁膜３１７ａを設けない場合、デュア
ルゲート構造のトランジスタ１０２ｂのゲート電極として機能する導電膜３１６ｄ上に、
導電膜３１９と同時に形成された導電膜３１９ａを設けてもよい。
＜変形例４＞
なお、実施の形態５及び実施の形態６において、表示素子の一例として液晶素子を用い
て説明したが、様々な表示素子を用いることができる。一例として、有機ＥＬ素子を用い
た場合の例を、図２８、図２９、図３０、及び図３１に示す。有機ＥＬ素子を有する表示
装置は、アクリル樹脂、ポリイミド、エポキシ樹脂等の有機樹脂膜３７１、有機樹脂膜３
７１上に設けられるＥＬ層３７３、及びＥＬ層３７３上に設けられる共通電極３７５を有
する。また、導電膜３１９、ＥＬ層３７３、及び共通電極３７５により有機ＥＬ素子を構
成する。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、実施の形態２及び実施の形態３、実施の形態４及び実施の形態５と
比較して、フォトマスクが１枚多い工程、すなわち８枚のフォトマスクを用いて形成され
たトランジスタ及び容量素子を有する液晶表示装置について、図３２を用いて説明する。
図３２に示す液晶表示装置は、絶縁膜３１２及び絶縁膜３１４に設けられた開口部３６
３において、導電膜３１６ｂと、トランジスタ１０３に含まれる導電膜３１０ｅが、導電
膜３１９と接続することを特徴とする。
本実施の形態に示す液晶表示装置は、トランジスタ１０３と容量素子１０５が接続する
ための開口部と、トランジスタ１０３と画素電極として機能する導電膜３１９が接続する
開口部とが重なっている。すなわち、トランジスタ１０３に含まれる導電膜３１０ｅと容
量素子１０５に含まれる導電膜３１６ｂが接続する開口部と、トランジスタ１０３に含ま
れる導電膜３１０ｅと画素電極として機能する導電膜３１９が接続する開口部とが、重な
っている。このため、各画素における開口率を高めることが可能である。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態８）
本実施の形態では、実施の形態２乃至実施の形態７に示すトランジスタと異なる構造の
トランジスタを有する液晶表示装置について、図３３乃至図３７を用いて説明する。
図３３に示す液晶表示装置は、実施の形態２乃至実施の形態７に示す液晶表示装置と比
較して、チャネル保護型のトランジスタを用いている点が異なる。
図３３に示す液晶表示装置は、実施の形態２乃至実施の形態７に示す液晶表示装置と比
較して、絶縁膜３９２の開口部において、酸化物半導体膜３０８ａと、導電膜３１０ａ、
３１０ｂとが接続し、酸化物半導体膜３０８ｂと導電膜３１０ｄ、３１０ｅとが接続して
いる点が異なる。また、絶縁膜３１４及び導電膜３１６ｂの間に、絶縁膜３９４を有する
点が異なる。
駆動回路部において、ゲート電極として機能する導電膜３０４ａ、ゲート絶縁膜５１と
して機能する絶縁膜３０５及び絶縁膜３０６、チャネル領域が形成される酸化物半導体膜
３０８ａ、酸化物半導体膜３０８ａを覆う絶縁膜３９２、絶縁膜３９２の開口部において
酸化物半導体膜３０８ａに接し、ソース電極及びドレイン電極として機能する導電膜３１
０ａ、３１０ｂによりトランジスタ１０２ｃを構成する。また、導電膜３１０ａ、３１０
ｂ、３１０ｃ上には、絶縁膜３１２、絶縁膜３１４、及び絶縁膜３９４が設けられている
。
画素部において、ゲート電極として機能する導電膜３０４ｃ、ゲート絶縁膜として機能
する絶縁膜３０５及び絶縁膜３０６、ゲート絶縁膜上に形成されたチャネル領域が形成さ
れる酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｂを覆う絶縁膜３９２、絶縁膜３９
２の開口部において酸化物半導体膜３０８ｂに接し、ソース電極及びドレイン電極として
機能する導電膜３１０ｄ、３１０ｅによりトランジスタ１０３ｂを構成する。また、導電
膜３１０ｄ、３１０ｅ上には、絶縁膜３１２、絶縁膜３１４、及び絶縁膜３９４が設けら
れている。
また、導電膜３１６ｂが、絶縁膜３１４上に設けられている。
また、電極として機能する金属酸化物膜３０８ｃ、誘電体膜として機能する絶縁膜３１
４及び絶縁膜３９４、電極として機能する導電膜３１６ｂにより容量素子１０５を構成す
る。
絶縁膜３９２は、酸化物半導体膜３０８ａ、３０８ｂと接するため、酸化物絶縁膜で形
成することが好ましい。絶縁膜３９２は、絶縁膜３０６と同様の材料を用いて形成するこ
とができる。また、絶縁膜３９２は、絶縁膜３１２ａと同様に酸素を透過する酸化物絶縁
膜であり、欠陥量が少ないことが好ましい。この結果、絶縁膜３１２ｂに含まれる酸素を
酸化物半導体膜３０８ａ、３０８ｂに移動させることが可能であり、酸化物半導体膜３０
８ａ、３０８ｂに含まれる酸素欠損量を低減することが可能である。また、酸化物半導体
膜３０８ａ、３０８ｂと絶縁膜３９２との界面における欠陥量が少ないことが好ましい。
絶縁膜３９４は、容量素子１０５の容量値を制御するために設ける。このため、絶縁膜
３９４は、適宜酸化物絶縁膜または窒化物絶縁膜を用いて形成することができる。また、
絶縁膜３９４として、有機シランガスを用いたＣＶＤ法（化学気相成長法）により形成し
た酸化絶縁膜、代表的には酸化シリコン膜を用いることで、平坦性を高めることが可能と
なるため好ましい。なお、絶縁膜３１４により容量素子１０５が所定の容量値を得ること
が可能な場合は、絶縁膜３９４を設けなくともよい。
本変形例においては、酸化物半導体膜３０８ａ、３０８ｂが絶縁膜３９２に覆われてい
るため、導電膜３１０ａ、３１０ｂ、３１０ｄ、３１０ｅを形成するエッチングによって
、酸化物半導体膜３０８ａ、３０８ｂはダメージを受けない。さらに、絶縁膜３１２は、
化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜で形成される。このた
め、絶縁膜３１２に含まれる酸素の一部を酸化物半導体膜３０８ａ、３０８ｂに移動させ
、酸化物半導体膜３０８ａ、３０８ｂに含まれる酸素欠損量を低減することができる。
絶縁膜３９４及び導電膜３１６ｂ上に有機絶縁膜３１７が設けられる。
また、有機絶縁膜３１７上には、導電膜３１９、３１９ａが形成されている。導電膜３
１９は、画素電極として機能する。導電膜３１９ａは、開口部３６４ａ（図３６（Ｃ）参
照。）において導電膜３１０ａと電気的に接続され、開口部３６４ｂ（図３６（Ｃ）参照
。）において導電膜３１０ｃと電気的に接続される。即ち、導電膜３０４ａ及び導電膜３
１０ｃを接続する接続電極として機能する。
図３３に示す液晶表示装置に示す基板３０２上に設けられた素子部の作製方法について
、図５、図３４乃至図３６を用いて説明する。
実施の形態１と同様に、図５（Ａ）乃至図５（Ｃ）の工程を経て、基板３０２上に、ゲ
ート電極として機能する導電膜３０４ａ、３０４ｂ、３０４ｃ、ゲート絶縁膜として機能
する絶縁膜３０５及び絶縁膜３０６、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄを形
成する。なお、当該工程において、第１のパターニング及び第２のパターニングを行い、
それぞれ導電膜３０４ａ、３０４ｂ、３０４ｃ、酸化物半導体膜３０８ａ、３０８ｂ、３
０８ｄを形成している。
次に、図３４（Ａ）に示すように、絶縁膜３９０を形成する。絶縁膜３９０は、絶縁膜
３０５または絶縁膜３１１ａと同様の条件を用いて形成する。
次に、絶縁膜３９０を所望の形状に加工することで、図３４（Ｂ）に示すように、開口
部３９１、３９１ａ、３９１ｂ、３９１ｃ、３９１ｄを有する絶縁膜３９２を形成する。
なお、絶縁膜３９２は、所望の形状に第３のパターニングによるマスクの形成を行い、該
マスクに覆われていない領域をエッチングすることで、形成することができる。
次に、酸化物半導体膜３０８ａ、３０８ｂ、及び絶縁膜３９２上に導電膜を形成した後
、実施の形態１と同様の工程を経て導電膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３
１０ｅを形成する（図３４（Ｃ）参照。）。なお、導電膜３１０ａ、３１０ｂ、３１０ｃ
、３１０ｄ、３１０ｅは、所望の形状に第４のパターニングによるマスクの形成を行い、
該マスクに覆われていない領域をエッチングすることで、形成することができる。
次に、絶縁膜３９２、及び導電膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅ
上に絶縁膜３１１を形成する（図３５（Ａ）参照。）。
次に、絶縁膜３１１を所望の形状に加工することで、開口部３９３を有する絶縁膜３１
２を形成する。なお、絶縁膜３１２及び開口部３９３は、所望の形状に第５のパターニン
グによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形
成することができる（図３５（Ｂ）参照。）。
次に、図３５（Ｃ）に示すように、酸化物半導体膜３０８ｄ、絶縁膜３９２及び開口部
３９３を覆うように絶縁膜３１３及び絶縁膜３９４を形成する。
絶縁膜３９４は、ＣＶＤ法、スパッタリング法等を用いて形成する。
次に、絶縁膜３９４上に導電膜を形成した後、実施の形態１と同様の工程を経て導電膜
３１６ｂを形成する（図３６（Ａ）参照。）。なお、導電膜３１６ａ、３１６ｂは、所望
の形状に第６のパターニングによるマスクの形成を行い、該マスクに覆われていない領域
をエッチングすることで、形成することができる。
次に、図３６（Ｂ）に示すように、実施の形態２と同様に有機絶縁膜３１７を形成する
。有機絶縁膜３１７は、実施の形態２に示す第６のフォトマスクを用いたフォトリソグラ
フィ工程と同様の工程を用いて形成することができる。なお、本実施の形態においては、
当該工程は、第７のパターニングに相当する。
次に、有機絶縁膜３１７をマスクとして、絶縁膜３０５、絶縁膜３０６、絶縁膜３１２
、絶縁膜３１３、及び絶縁膜３９４それぞれの一部をエッチングして、導電膜３０４ｂを
露出する開口部３６４ａ、導電膜３１０ｃを露出する開口部３６４ｂ、導電膜３１０ｅを
露出する開口部３６４ｃ、及び導電膜３１６ｂを露出する開口部３６４ｄを形成する（図
３６（Ｃ）参照。）。
次に、導電膜を形成した後、実施の形態１と同様の工程を経て導電膜３１９、３１９ａ
を形成する（図３７参照。）。なお、導電膜３１９、３１９ａは、所望の形状に第８のパ
ターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングする
ことで形成することができる。
以上の工程で基板３０２上に、トランジスタを有する画素部及び駆動回路部を形成する
ことができる。なお、本実施の形態に示す作製工程においては、第１乃至第８のパターニ
ング、すなわち８枚のフォトマスクでトランジスタ、及び容量素子を同時に形成すること
ができる。
なお、実施の形態１乃至実施の形態８において、表示素子の一例として液晶素子を用い
て説明したが、様々な表示素子を用いることができる。一例として、有機ＥＬ素子を用い
た場合の例を、図３８、図３９、図４０、図４１、及び図４２に示す。有機ＥＬ素子を有
する表示装置は、アクリル樹脂、ポリイミド、エポキシ樹脂等の有機樹脂膜３７１、有機
樹脂膜上に設けられるＥＬ層３７３、及びＥＬ層上に設けられる共通電極３７５を有する
。また、導電膜３１９、ＥＬ層３７３、及び共通電極３７５により有機ＥＬ素子を構成す
る。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態９）
実施の形態２乃至実施の形態８に示すトランジスタ１０２、１０２ａ、１０２ｂ、１０
２ｃ、１０３、１０３ａ、１０３ｂにおいて、必要に応じて、酸化物半導体膜を積層構造
とすることができる。ここでは、トランジスタ１０３を用いて説明する。
図４３に示すトランジスタは、絶縁膜３０６及び導電膜３１０ｄ、３１０ｅの間に、酸
化物半導体膜を含む多層膜３３６が形成されている。
多層膜３３６は、酸化物半導体膜３３６ａ及び酸化物半導体膜３３６ｂを有する。即ち
、多層膜３３６は２層構造である。また、酸化物半導体膜３３６ａの一部がチャネル領域
として機能する。また、多層膜３３６に接するように、絶縁膜３１２ａが形成されており
、絶縁膜３１２ａに接するように酸化物半導体膜３３６ｂが形成されている。即ち、酸化
物半導体膜３３６ａと絶縁膜３１２ａとの間に、酸化物半導体膜３３６ｂが設けられてい
る。
酸化物半導体膜３３６ｂは、酸化物半導体膜３３６ａを構成する元素の一種以上から構
成される。酸化物半導体膜３３６ｂは、酸化物半導体膜３３６ａを構成する元素の一種以
上から構成されるため、酸化物半導体膜３３６ａと酸化物半導体膜３３６ｂとの界面にお
いて、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されな
いため、トランジスタの電界効果移動度が高くなる。
酸化物半導体膜３３６ｂは、代表的には、Ｉｎ−Ｇａ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、
Ｉｎ−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、Ｓｎま
たはＨｆ）であり、且つ酸化物半導体膜３３６ａよりも伝導帯の下端のエネルギーが真空
準位に近く、代表的には、酸化物半導体膜３３６ｂの伝導帯の下端のエネルギーと、酸化
物半導体膜３３６ａの伝導帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７
ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０
．５ｅＶ以下、または０．４ｅＶ以下である。即ち、酸化物半導体膜３３６ｂの電子親和
力と、酸化物半導体膜３３６ａの電子親和力との差が、０．０５ｅＶ以上、０．０７ｅＶ
以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５
ｅＶ以下、または０．４ｅＶ以下である。
酸化物半導体膜３３６ｂは、Ｉｎを含むことで、キャリア移動度（電子移動度）が高く
なるため好ましい。
酸化物半導体膜３３６ｂとして、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、Ｓ
ｎまたはＨｆを、Ｉｎより高い原子数比で有することで、以下の効果を有する場合がある
。（１）酸化物半導体膜３３６ｂのエネルギーギャップを大きくする。（２）酸化物半導
体膜３３６ｂの電子親和力を小さくする。（３）外部からの不純物を遮蔽する。（４）酸
化物半導体膜３３６ａと比較して、絶縁性が高くなる。（５）Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚ
ｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆは酸素との結合力が強い金属元素であるため、酸
素欠損が生じにくくなる。
酸化物半導体膜３３６ｂがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎとＭの原子数比率は
、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたときＩｎが５０ａｔｏｍｉｃ％未満、
Ｍが５０ａｔｏｍｉｃ％より多く、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、
Ｍが７５ａｔｏｍｉｃ％より多いとする。
また、酸化物半導体膜３３６ａ、及び酸化物半導体膜３３６ｂがＩｎ−Ｍ−Ｚｎ酸化物
（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）の場合、酸化
物半導体膜３３６ａと比較して、酸化物半導体膜３３６ｂに含まれるＭ（Ａｌ、Ｔｉ、Ｇ
ａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）の原子数比が大きく、代表的には、
酸化物半導体膜３３６ａに含まれる上記原子と比較して、１．５倍以上、好ましくは２倍
以上、さらに好ましくは３倍以上高い原子数比である。
また、酸化物半導体膜３３６ａ、及び酸化物半導体膜３３６ｂがＩｎ−Ｍ−Ｚｎ酸化物
（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）の場合、酸化
物半導体膜３３６ｂをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体膜
３３６ａをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２
／ｘ２よりも大きく、好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上である。
さらに好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きく、より好ましくは、ｙ
１／ｘ１がｙ２／ｘ２よりも３倍以上大きい。
例えば、酸化物半導体膜３３６ａとしてＩｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：
Ｚｎ＝１：１：１．２、または３：１：２の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いる
ことができる。また、酸化物半導体膜３３６ｂとしてＩｎ：Ｇａ：Ｚｎ＝１：３：ｎ（ｎ
は２以上８以下の整数）、１：６：ｍ（ｍは２以上１０以下の整数）、または１：９：６
の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。なお、酸化物半導体膜３３
６ａ、及び酸化物半導体膜３３６ｂの原子数比はそれぞれ、誤差として上記の原子数比の
プラスマイナス２０％の変動を含む。なお、酸化物半導体膜３３６ａにおいて、Ｚｎの割
合がＧａ以上であるとＣＡＡＣ−ＯＳが形成されやすく好ましい。
酸化物半導体膜３３６ｂは、後に形成される絶縁膜３１２ｂを形成する際の、酸化物半
導体膜３３６ａへのダメージ緩和膜としても機能する。
酸化物半導体膜３３６ｂの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上
５０ｎｍ以下とする。
また、酸化物半導体膜３３６ｂは、酸化物半導体膜３３６ａと同様に、例えば非単結晶
構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌ
ｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多
結晶構造、後述する微結晶構造、または非晶質構造を含む。
なお、酸化物半導体膜３３６ａ及び酸化物半導体膜３３６ｂにおいて、非晶質構造の領
域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域の
二種以上を有する混合膜を構成してもよい。混合膜は、例えば、非晶質構造の領域、微結
晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか
二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶質構造の
領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域
のいずれか二種以上の領域の積層構造を有する場合がある。
ここでは、酸化物半導体膜３３６ａ及び絶縁膜３１２ａの間に、酸化物半導体膜３３６
ｂが設けられている。このため、酸化物半導体膜３３６ｂと絶縁膜３１２ａの間において
、不純物及び欠陥によりキャリアトラップが形成されても、当該キャリアトラップが形成
される領域と酸化物半導体膜３３６ａとの間には隔たりがある。この結果、酸化物半導体
膜３３６ａを流れる電子がキャリアトラップに捕獲されにくく、トランジスタのオン電流
を増大させることが可能であると共に、電界効果移動度を高めることができる。また、キ
ャリアトラップに電子が捕獲されると、該電子が負の固定電荷としてふるまう。この結果
、トランジスタのしきい値電圧が変動してしまう。しかしながら、酸化物半導体膜３３６
ａとキャリアトラップが形成される領域との間に隔たりがあるため、キャリアトラップに
おける電子の捕獲を低減することが可能であり、しきい値電圧の変動を低減することがで
きる。
また、酸化物半導体膜３３６ｂは、外部からの不純物を遮蔽することが可能であるため
、外部から酸化物半導体膜３３６ａへ移動する不純物量を低減することが可能である。ま
た、酸化物半導体膜３３６ｂは、酸素欠損を形成しにくい。これらのため、酸化物半導体
膜３３６ａにおける不純物濃度及び酸素欠損量を低減することが可能である。
なお、酸化物半導体膜３３６ａ及び酸化物半導体膜３３６ｂは、各膜を単に積層するの
ではなく連続接合（ここでは特に伝導帯の下端のエネルギーが各膜の間で連続的に変化す
る構造）が形成されるように作製する。すなわち、各膜の界面トラップ中心や再結合中心
のような欠陥準位を形成するような不純物が存在しないような積層構造とする。仮に、積
層された酸化物半導体膜３３６ａ及び酸化物半導体膜３３６ｂの間に不純物が混在してい
ると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップされ、あるいは再
結合して、消滅してしまう。
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装
置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層するこ
とが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体膜にとって
不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポン
プを用いて高真空排気（５×１０−７Ｐａ乃至１×１０−４Ｐａ程度まで）することが好
ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャン
バー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好まし
い。
なお、図４３において、多層膜３３６を酸化物半導体膜３３６ａ及び酸化物半導体膜３
３６ｂの２層構造としたが、絶縁膜３０６と酸化物半導体膜３３６ａの間に、さらに酸化
物半導体膜３３６ｂと同様の膜を設ける３層構造としてもよい。この場合、絶縁膜３０６
及び酸化物半導体膜３３６ａの間に設ける酸化物膜の膜厚は、酸化物半導体膜３３６ａよ
り小さいと好ましい。酸化物膜の厚さを１ｎｍ以上５ｎｍ以下、好ましくは１ｎｍ以上３
ｎｍ以下とすることで、トランジスタのしきい値電圧の変動量を低減することが可能であ
る。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態１０）
本実施の形態では、上記実施の形態で説明した表示装置に含まれているトランジスタに
おいて、酸化物半導体膜及び金属酸化物膜に適用可能な一態様について説明する。なお、
ここで説明する酸化物半導体膜の構造は、適宜金属酸化物膜に適用することができる。
＜酸化物半導体の構造について＞
以下では、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けら
れる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ
Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物
半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物
半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−
ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体などがある。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。なお、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−
Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこ
ともできる。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物
半導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒ
ｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高
分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一
方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーと
もいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に
起因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図４４（Ａ）に
、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。
高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏ
ｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を
、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、
日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行う
ことができる。
図４４（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図４４（Ｂ）に示す
。図４４（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認でき
る。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）
または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
図４４（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図４４（Ｃ
）は、特徴的な原子配列を、補助線で示したものである。図４４（Ｂ）および図４４（Ｃ
）より、ペレット一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、ペレットとペレット
との傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、
ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレ
ット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造
となる（図４４（Ｄ）参照。）。図４４（Ｃ）で観察されたペレットとペレットとの間で
傾きが生じている箇所は、図４４（Ｄ）に示す領域５１６１に相当する。
また、図４５（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣ
ｓ補正高分解能ＴＥＭ像を示す。図４５（Ａ）の領域（１）、領域（２）および領域（３
）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図４５（Ｂ）、図４５（Ｃ）および
図４５（Ｄ）に示す。図４５（Ｂ）、図４５（Ｃ）および図４５（Ｄ）より、ペレットは
、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しか
しながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣ
ＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−Ｏ
Ｓに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図４６（Ａ）に示すよ
うに回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａ
ＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向
性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１
°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°
近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれること
を示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造
解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａ
ｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉ
ｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５
６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析
（φスキャン）を行っても、図４６（Ｂ）に示すように明瞭なピークは現れない。これに
対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφ
スキャンした場合、図４６（Ｃ）に示すように（１１０）面と等価な結晶面に帰属される
ピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは
、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａ
ＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍ
の電子線を入射させると、図４７（Ａ）に示すような回折パターン（制限視野透過電子回
折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４
の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても
、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に
略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプロー
ブ径が３００ｎｍの電子線を入射させたときの回折パターンを図４７（Ｂ）に示す。図４
７（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても
、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる
。なお、図４７（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面お
よび（１００）面などに起因すると考えられる。また、図４７（Ｂ）における第２リング
は（１１０）面などに起因すると考えられる。
また、ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。酸化物半導体の欠
陥としては、例えば、不純物に起因する欠陥や、酸素欠損などがある。したがって、ＣＡ
ＡＣ−ＯＳは、不純物濃度の低い酸化物半導体ということもできる。また、ＣＡＡＣ−Ｏ
Ｓは、酸素欠損の少ない酸化物半導体ということもできる。
酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源と
なる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、
水素を捕獲することによってキャリア発生源となる場合がある。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金
属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸
素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、
二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。
また、欠陥準位密度の低い（酸素欠損が少ない）酸化物半導体は、キャリア密度を低く
することができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な
酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち
、高純度真性または実質的に高純度真性な酸化物半導体となりやすい。したがって、ＣＡ
ＡＣ−ＯＳを用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリ
ーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性な
酸化物半導体は、キャリアトラップが少ない。酸化物半導体のキャリアトラップに捕獲さ
れた電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うこと
がある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体を用いたトラン
ジスタは、電気特性が不安定となる場合がある。一方、ＣＡＡＣ−ＯＳを用いたトランジ
スタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
また、ＣＡＡＣ−ＯＳは欠陥準位密度が低いため、光の照射などによって生成されたキ
ャリアが、欠陥準位に捕獲されることが少ない。したがって、ＣＡＡＣ−ＯＳを用いたト
ランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
＜微結晶酸化物半導体＞
次に、微結晶酸化物半導体について説明する。
微結晶酸化物半導体は、高分解能ＴＥＭ像において、結晶部を確認することのできる領
域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体に
含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさ
であることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結
晶であるナノ結晶を有する酸化物半導体を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎ
ｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。ｎｃ−ＯＳは、例えば、高分解
能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡ
Ｃ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−
ＯＳの結晶部をペレットと呼ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上
３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペ
レット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、ｎｃ−ＯＳは、分析方法によっては、非晶質酸化物半導体と区別が付かない場
合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いるＸＲＤ装
置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示
すピークが検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（
例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行う
と、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレ
ットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回
折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行う
と、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リ
ング状の領域内に複数のスポットが観測される場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ
−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有
する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌ
ｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため
、ｎｃ−ＯＳは、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−Ｏ
Ｓは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、Ｃ
ＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜非晶質酸化物半導体＞
次に、非晶質酸化物半導体について説明する。
非晶質酸化物半導体は、膜中における原子配列が不規則であり、結晶部を有さない酸化
物半導体である。石英のような無定形状態を有する酸化物半導体が一例である。
非晶質酸化物半導体は、高分解能ＴＥＭ像において結晶部を確認することができない。
非晶質酸化物半導体に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐ
ｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半
導体に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導
体に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンのみが
観測される。
非晶質構造については、様々な見解が示されている。例えば、原子配列に全く秩序性を
有さない構造を完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ ｓｔｒ
ｕｃｔｕｒｅ）と呼ぶ場合がある。また、最近接原子間距離または第２近接原子間距離ま
で秩序性を有し、かつ長距離秩序性を有さない構造を非晶質構造と呼ぶ場合もある。した
がって、最も厳格な定義によれば、僅かでも原子配列に秩序性を有する酸化物半導体を非
晶質酸化物半導体と呼ぶことはできない。また、少なくとも、長距離秩序性を有する酸化
物半導体を非晶質酸化物半導体と呼ぶことはできない。よって、結晶部を有することから
、例えば、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳを、非晶質酸化物半導体または完全な非晶質
酸化物半導体と呼ぶことはできない。
＜非晶質ライク酸化物半導体＞
なお、酸化物半導体は、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する場合が
ある。そのような構造を有する酸化物半導体を、特に非晶質ライク酸化物半導体（ａ−ｌ
ｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ）と呼ぶ。
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察され
る場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる
領域と、結晶部を確認することのできない領域と、を有する。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋ
ｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すた
め、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ−ｌｉｋｅ ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ
（試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いず
れの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試
料は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば
、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層
を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。こ
れらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度
であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞
の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と
見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図４８は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例であ
る。ただし、上述した格子縞の長さを結晶部の大きさとしている。図４８より、ａ−ｌｉ
ｋｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体
的には、図４８中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程
度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎ
ｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−Ｏ
ＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−
／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、
図４８中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳお
よびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度
であることがわかる。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合が
ある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとん
ど見られないことがわかる。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−
ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比
べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結
晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡ
Ｃ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結
晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よ
って、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体におい
て、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。ま
た、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ
３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異な
る単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積も
ることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わ
せる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少な
い種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。
なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、微結晶酸化
物半導体、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
＜成膜モデル＞
以下では、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの成膜モデルの一例について説明する。
図４９（Ａ）は、スパッタリング法によりＣＡＡＣ−ＯＳが成膜される様子を示した成
膜室内の模式図である。
ターゲット５１３０は、バッキングプレートに接着されている。バッキングプレートを
介してターゲット５１３０と向かい合う位置には、複数のマグネットが配置される。該複
数のマグネットによって磁場が生じている。マグネットの磁場を利用して成膜速度を高め
るスパッタリング法は、マグネトロンスパッタリング法と呼ばれる。
基板５１２０は、ターゲット５１３０と向かい合うように配置しており、その距離ｄ（
ターゲット−基板間距離（Ｔ−Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好ま
しくは０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、
酸素、アルゴン、または酸素を５体積％以上の割合で含む混合ガス）で満たされ、０．０
１Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここ
で、ターゲット５１３０に一定以上の電圧を印加することで、放電が始まり、プラズマが
確認される。なお、ターゲット５１３０の近傍には磁場によって、高密度プラズマ領域が
形成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン５１０１
が生じる。イオン５１０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（
Ａｒ＋）などである。
ここで、ターゲット５１３０は、複数の結晶粒を有する多結晶構造を有し、いずれかの
結晶粒には劈開面が含まれる。図５０（Ａ）に、一例として、ターゲット５１３０に含ま
れるＩｎＧａＺｎＯ４の結晶の構造を示す。なお、図５０（Ａ）は、ｂ軸に平行な方向か
らＩｎＧａＺｎＯ４の結晶を観察した場合の構造である。図５０（Ａ）より、近接する二
つのＧａ−Ｚｎ−Ｏ層において、それぞれの層における酸素原子同士が近距離に配置され
ていることがわかる。そして、酸素原子が負の電荷を有することにより、近接する二つの
Ｇａ−Ｚｎ−Ｏ層の間には斥力が生じる。その結果、ＩｎＧａＺｎＯ４の結晶は、近接す
る二つのＧａ−Ｚｎ−Ｏ層の間に劈開面を有する。
高密度プラズマ領域で生じたイオン５１０１は、電界によってターゲット５１３０側に
加速され、やがてターゲット５１３０と衝突する。このとき、劈開面から平板状またはペ
レット状のスパッタ粒子であるペレット５１００ａおよびペレット５１００ｂが剥離し、
叩き出される。なお、ペレット５１００ａおよびペレット５１００ｂは、イオン５１０１
の衝突の衝撃によって、構造に歪みが生じる場合がある。
ペレット５１００ａは、三角形、例えば正三角形の平面を有する平板状またはペレット
状のスパッタ粒子である。また、ペレット５１００ｂは、六角形、例えば正六角形の平面
を有する平板状またはペレット状のスパッタ粒子である。なお、ペレット５１００ａおよ
びペレット５１００ｂなどの平板状またはペレット状のスパッタ粒子を総称してペレット
５１００と呼ぶ。ペレット５１００の平面の形状は、三角形、六角形に限定されない、例
えば、三角形が複数個合わさった形状となる場合がある。例えば、三角形（例えば、正三
角形）が２個合わさった四角形（例えば、ひし形）となる場合もある。
ペレット５１００は、成膜ガスの種類などに応じて厚さが決定する。理由は後述するが
、ペレット５１００の厚さは、均一にすることが好ましい。また、スパッタ粒子は厚みの
ないペレット状である方が、厚みのあるサイコロ状であるよりも好ましい。例えば、ペレ
ット５１００は、厚さを０．４ｎｍ以上１ｎｍ以下、好ましくは０．６ｎｍ以上０．８ｎ
ｍ以下とする。また、例えば、ペレット５１００は、幅を１ｎｍ以上３ｎｍ以下、好まし
くは１．２ｎｍ以上２．５ｎｍ以下とする。ペレット５１００は、上述の図４８中の（１
）で説明した初期核に相当する。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物を有するターゲット５
１３０にイオン５１０１を衝突させると、図５０（Ｂ）に示すように、Ｇａ−Ｚｎ−Ｏ層
、Ｉｎ−Ｏ層およびＧａ−Ｚｎ−Ｏ層の３層を有するペレット５１００が剥離する。図５
０（Ｃ）に、剥離したペレット５１００をｃ軸に平行な方向から観察した構造を示す。ペ
レット５１００は、二つのＧａ−Ｚｎ−Ｏ層と、Ｉｎ−Ｏ層と、を有するナノサイズのサ
ンドイッチ構造と呼ぶこともできる。
ペレット５１００は、プラズマを通過する際に、側面が負または正に帯電する場合があ
る。ペレット５１００は、例えば、側面に位置する酸素原子が負に帯電する可能性がある
。側面が同じ極性の電荷を有することにより、電荷同士の反発が起こり、平板状またはペ
レット状の形状を維持することが可能となる。なお、ＣＡＡＣ−ＯＳが、Ｉｎ−Ｇａ−Ｚ
ｎ酸化物である場合、インジウム原子と結合した酸素原子が負に帯電する可能性がある。
または、インジウム原子、ガリウム原子または亜鉛原子と結合した酸素原子が負に帯電す
る可能性がある。また、ペレット５１００は、プラズマを通過する際に、プラズマ中のイ
ンジウム原子、ガリウム原子、亜鉛原子および酸素原子などと結合することで成長する場
合がある。上述の図４８中の（２）と（１）の大きさの違いが、プラズマ中での成長分に
相当する。ここで、基板５１２０が室温程度である場合、基板５１２０上におけるペレッ
ト５１００の成長が起こりにくいためｎｃ−ＯＳとなる（図４９（Ｂ）参照。）。室温程
度で成膜できることから、基板５１２０が大面積である場合でもｎｃ−ＯＳの成膜が可能
である。なお、ペレット５１００をプラズマ中で成長させるためには、スパッタリング法
における成膜電力を高くすることが有効である。成膜電力を高くすることで、ペレット５
１００の構造を安定にすることができる。
図４９（Ａ）および図４９（Ｂ）に示すように、例えば、ペレット５１００は、プラズ
マ中を凧のように飛翔し、ひらひらと基板５１２０上まで舞い上がっていく。ペレット５
１００は電荷を帯びているため、ほかのペレット５１００が既に堆積している領域が近づ
くと、斥力が生じる。ここで、基板５１２０の上面では、基板５１２０の上面に平行な向
きの磁場（水平磁場ともいう。）が生じている。また、基板５１２０およびターゲット５
１３０間には、電位差が与えられるため、基板５１２０からターゲット５１３０に向かう
方向に電流が流れる。したがって、ペレット５１００は、基板５１２０の上面において、
磁場および電流の作用によって、力（ローレンツ力）を受ける。このことは、フレミング
の左手の法則によって理解できる。
ペレット５１００は、原子一つと比べると質量が大きい。そのため、基板５１２０の上
面を移動するためには何らかの力を外部から印加することが重要となる。その力の一つが
磁場および電流の作用で生じる力である可能性がある。なお、ペレット５１００に、基板
５１２０の上面を移動するために十分な力を与えるには、基板５１２０の上面において、
基板５１２０の上面に平行な向きの磁場が１０Ｇ以上、好ましくは２０Ｇ以上、さらに好
ましくは３０Ｇ以上、より好ましくは５０Ｇ以上となる領域を設けるとよい。または、基
板５１２０の上面において、基板５１２０の上面に平行な向きの磁場が、基板５１２０の
上面に垂直な向きの磁場の１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以
上、より好ましくは５倍以上となる領域を設けるとよい。
このとき、マグネットと基板５１２０とが相対的に移動すること、または回転すること
によって、基板５１２０の上面における水平磁場の向きは変化し続ける。したがって、基
板５１２０の上面において、ペレット５１００は、様々な方向から力を受け、様々な方向
へ移動することができる。
また、図４９（Ａ）に示すように基板５１２０が加熱されている場合、ペレット５１０
０と基板５１２０との間で摩擦などによる抵抗が小さい状態となっている。その結果、ペ
レット５１００は、基板５１２０の上面を滑空するように移動する。ペレット５１００の
移動は、平板面を基板５１２０に向けた状態で起こる。その後、既に堆積しているほかの
ペレット５１００の側面まで到達すると、側面同士が結合する。このとき、ペレット５１
００の側面にある酸素原子が脱離する。脱離した酸素原子によって、ＣＡＡＣ−ＯＳ中の
酸素欠損が埋まる場合があるため、欠陥準位密度の低いＣＡＡＣ−ＯＳとなる。なお、基
板５１２０の上面の温度は、例えば、１００℃以上５００℃未満、１５０℃以上４５０℃
未満、または１７０℃以上４００℃未満とすればよい。したがって、基板５１２０が大面
積である場合でもＣＡＡＣ−ＯＳの成膜は可能である。
また、ペレット５１００は、基板５１２０上で加熱されることにより、原子が再配列し
、イオン５１０１の衝突で生じた構造の歪みが緩和される。歪みの緩和されたペレット５
１００は、ほとんど単結晶となる。ペレット５１００がほとんど単結晶となることにより
、ペレット５１００同士が結合した後に加熱されたとしても、ペレット５１００自体の伸
縮はほとんど起こり得ない。したがって、ペレット５１００間の隙間が広がることで結晶
粒界などの欠陥を形成し、クレバス化することがない。
また、ＣＡＡＣ−ＯＳは、単結晶酸化物半導体が一枚板のようになっているのではなく
、ペレット５１００（ナノ結晶）の集合体がレンガまたはブロックが積み重なったような
配列をしている。また、ペレット５１００同士の間には結晶粒界を有さない。そのため、
成膜時の加熱、成膜後の加熱または曲げなどで、ＣＡＡＣ−ＯＳに縮みなどの変形が生じ
た場合でも、局部応力を緩和する、または歪みを逃がすことが可能である。したがって、
可とう性を有する半導体装置に用いることに適した構造である。なお、ｎｃ−ＯＳは、ペ
レット５１００（ナノ結晶）が無秩序に積み重なったような配列となる。
ターゲット５１３０をイオン５１０１でスパッタした際に、ペレット５１００だけでな
く、酸化亜鉛などが剥離する場合がある。酸化亜鉛はペレット５１００よりも軽量である
ため、先に基板５１２０の上面に到達する。そして、０．１ｎｍ以上１０ｎｍ以下、０．
２ｎｍ以上５ｎｍ以下、または０．５ｎｍ以上２ｎｍ以下の酸化亜鉛層５１０２を形成す
る。図５１に断面模式図を示す。
図５１（Ａ）に示すように、酸化亜鉛層５１０２上にはペレット５１０５ａと、ペレッ
ト５１０５ｂと、が堆積する。ここで、ペレット５１０５ａとペレット５１０５ｂとは、
互いに側面が接するように配置している。また、ペレット５１０５ｃは、ペレット５１０
５ｂ上に堆積した後、ペレット５１０５ｂ上を滑るように移動する。また、ペレット５１
０５ａの別の側面において、酸化亜鉛とともにターゲットから剥離した複数の粒子５１０
３が、基板５１２０からの加熱により結晶化し、領域５１０５ａ１を形成する。なお、複
数の粒子５１０３は、酸素、亜鉛、インジウムおよびガリウムなどを含む可能性がある。
そして、図５１（Ｂ）に示すように、領域５１０５ａ１は、ペレット５１０５ａと一体
化し、ペレット５１０５ａ２となる。また、ペレット５１０５ｃは、その側面がペレット
５１０５ｂの別の側面と接するように配置する。
次に、図５１（Ｃ）に示すように、さらにペレット５１０５ｄがペレット５１０５ａ２
上およびペレット５１０５ｂ上に堆積した後、ペレット５１０５ａ２上およびペレット５
１０５ｂ上を滑るように移動する。また、ペレット５１０５ｃの別の側面に向けて、さら
にペレット５１０５ｅが酸化亜鉛層５１０２上を滑るように移動する。
そして、図５１（Ｄ）に示すように、ペレット５１０５ｄは、その側面がペレット５１
０５ａ２の側面と接するように配置する。また、ペレット５１０５ｅは、その側面がペレ
ット５１０５ｃの別の側面と接するように配置する。また、ペレット５１０５ｄの別の側
面において、酸化亜鉛とともにターゲット５１３０から剥離した複数の粒子５１０３が基
板５１２０の加熱により結晶化し、領域５１０５ｄ１を形成する。
以上のように、堆積したペレット同士が接するように配置し、ペレットの側面において
結晶成長が起こることで、基板５１２０上にＣＡＡＣ−ＯＳが形成される。したがって、
ＣＡＡＣ−ＯＳは、ｎｃ−ＯＳよりも一つ一つのペレットが大きくなる。上述の図４８中
の（３）と（２）の大きさの違いが、堆積後の成長分に相当する。
また、ペレット同士の隙間が極めて小さくなることで、一つの大きなペレットが形成さ
れる場合がある。一つの大きなペレットは、単結晶構造を有する。例えば、ペレットの大
きさが、上面から見て１０ｎｍ以上２００ｎｍ以下、１５ｎｍ以上１００ｎｍ以下、また
は２０ｎｍ以上５０ｎｍ以下となる場合がある。このとき、微細なトランジスタに用いる
酸化物半導体において、チャネル形成領域が一つの大きなペレットに収まる場合がある。
即ち、単結晶構造を有する領域をチャネル形成領域として用いることができる。また、ペ
レットが大きくなることで、単結晶構造を有する領域をトランジスタのチャネル形成領域
、ソース領域およびドレイン領域として用いることができる場合がある。
このように、トランジスタのチャネル形成領域などが、単結晶構造を有する領域に形成
されることによって、トランジスタの周波数特性を高くすることができる場合がある。
以上のようなモデルにより、ペレット５１００が基板５１２０上に堆積していくと考え
られる。被形成面が結晶構造を有さない場合においても、ＣＡＡＣ−ＯＳの成膜が可能で
あることから、エピタキシャル成長とは異なる成長機構であることがわかる。また、ＣＡ
ＡＣ−ＯＳは、レーザ結晶化が不要であり、大面積のガラス基板などであっても均一な成
膜が可能である。例えば、基板５１２０の上面（被形成面）の構造が非晶質構造（例えば
非晶質酸化シリコン）であっても、ＣＡＡＣ−ＯＳを成膜することは可能である。
また、ＣＡＡＣ−ＯＳは、被形成面である基板５１２０の上面に凹凸がある場合でも、
その形状に沿ってペレット５１００が配列することがわかる。例えば、基板５１２０の上
面が原子レベルで平坦な場合、ペレット５１００はａ−ｂ面と平行な平面である平板面を
下に向けて並置する。ペレット５１００の厚さが均一である場合、厚さが均一で平坦、か
つ高い結晶性を有する層が形成される。そして、当該層がｎ段（ｎは自然数。）積み重な
ることで、ＣＡＡＣ−ＯＳを得ることができる。
一方、基板５１２０の上面が凹凸を有する場合でも、ＣＡＡＣ−ＯＳは、ペレット５１
００が凹凸に沿って並置した層がｎ段（ｎは自然数。）積み重なった構造となる。基板５
１２０が凹凸を有するため、ＣＡＡＣ−ＯＳは、ペレット５１００間に隙間が生じやすい
場合がある。ただし、この場合でも、ペレット５１００間で分子間力が働き、凹凸があっ
てもペレット間の隙間はなるべく小さくなるように配列する。したがって、凹凸があって
も高い結晶性を有するＣＡＡＣ−ＯＳとすることができる。
このようなモデルによってＣＡＡＣ−ＯＳが成膜されるため、スパッタ粒子が厚みのな
いペレット状である方が好ましい。なお、スパッタ粒子が厚みのあるサイコロ状である場
合、基板５１２０上に向ける面が一定とならず、厚さや結晶の配向を均一にできない場合
がある。
以上に示した成膜モデルにより、非晶質構造を有する被形成面上であっても、高い結晶
性を有するＣＡＡＣ−ＯＳを得ることができる。
＜劈開面＞
以下では、ＣＡＡＣ−ＯＳの成膜モデルにおいて記載のターゲットの劈開面について説
明する。
まずは、ターゲットの劈開面について図５２を用いて説明する。図５２に、ＩｎＧａＺ
ｎＯ４の結晶の構造を示す。なお、図５２（Ａ）は、ｃ軸を上向きとし、ｂ軸に平行な方
向からＩｎＧａＺｎＯ４の結晶を観察した場合の構造を示す。また、図５２（Ｂ）は、ｃ
軸に平行な方向からＩｎＧａＺｎＯ４の結晶を観察した場合の構造を示す。
ＩｎＧａＺｎＯ４の結晶の各結晶面における劈開に必要なエネルギーを、第一原理計算
により算出する。なお、計算には、擬ポテンシャルと、平面波基底を用いた密度汎関数プ
ログラム（ＣＡＳＴＥＰ）を用いる。なお、擬ポテンシャルには、ウルトラソフト型の擬
ポテンシャルを用いる。また、汎関数には、ＧＧＡ ＰＢＥを用いる。また、カットオフ
エネルギーは４００ｅＶとする。
初期状態における構造のエネルギーは、セルサイズを含めた構造最適化を行った後に導
出する。また、各面で劈開後の構造のエネルギーは、セルサイズを固定した状態で、原子
配置の構造最適化を行った後に導出する。
図５２に示したＩｎＧａＺｎＯ４の結晶の構造をもとに、第１の面、第２の面、第３の
面、第４の面のいずれかで劈開した構造を作製し、セルサイズを固定した構造最適化計算
を行う。ここで、第１の面は、Ｇａ−Ｚｎ−Ｏ層とＩｎ−Ｏ層との間の結晶面であり、（
００１）面（またはａｂ面）に平行な結晶面である（図５２（Ａ）参照。）。第２の面は
、Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間の結晶面であり、（００１）面（またはａ
ｂ面）に平行な結晶面である（図５２（Ａ）参照。）。第３の面は、（１１０）面に平行
な結晶面である（図５２（Ｂ）参照。）。第４の面は、（１００）面（またはｂｃ面）に
平行な結晶面である（図５２（Ｂ）参照。）。
以上のような条件で、各面で劈開後の構造のエネルギーを算出する。次に、劈開後の構
造のエネルギーと初期状態における構造のエネルギーとの差を、劈開面の面積で除すこと
で、各面における劈開しやすさの尺度である劈開エネルギーを算出する。なお、構造のエ
ネルギーは、構造に含まれる原子と電子に対して、電子の運動エネルギーと、原子間、原
子−電子間、および電子間の相互作用と、を考慮したエネルギーである。
計算の結果、第１の面の劈開エネルギーは２．６０Ｊ／ｍ２、第２の面の劈開エネルギ
ーは０．６８Ｊ／ｍ２、第３の面の劈開エネルギーは２．１８Ｊ／ｍ２、第４の面の劈開
エネルギーは２．１２Ｊ／ｍ２であることがわかった（下表参照。）。
この計算により、図５２に示したＩｎＧａＺｎＯ４の結晶の構造において、第２の面に
おける劈開エネルギーが最も低くなる。即ち、Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との
間が最も劈開しやすい面（劈開面）であることがわかる。したがって、本明細書において
、劈開面と記載する場合、最も劈開しやすい面である第２の面のことを示す。
Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間である第２の面に劈開面を有するため、図
５２（Ａ）に示すＩｎＧａＺｎＯ４の結晶は、二つの第２の面と等価な面で分離すること
ができる。したがって、ターゲットにイオンなどを衝突させる場合、もっとも劈開エネル
ギーの低い面で劈開したウェハース状のユニット（我々はこれをペレットと呼ぶ。）が最
小単位となって飛び出してくると考えられる。その場合、ＩｎＧａＺｎＯ４のペレットは
、Ｇａ−Ｚｎ−Ｏ層、Ｉｎ−Ｏ層およびＧａ−Ｚｎ−Ｏ層の３層となる。
また、第１の面（Ｇａ−Ｚｎ−Ｏ層とＩｎ−Ｏ層との間の結晶面であり、（００１）面
（またはａｂ面）に平行な結晶面）よりも、第３の面（（１１０）面に平行な結晶面）、
第４の面（（１００）面（またはｂｃ面）に平行な結晶面）の劈開エネルギーが低いこと
から、ペレットの平面形状は三角形状または六角形状が多いことが示唆される。
次に、古典分子動力学計算により、ターゲットとしてホモロガス構造を有するＩｎＧａ
ＺｎＯ４の結晶を仮定し、当該ターゲットをアルゴン（Ａｒ）または酸素（Ｏ）によりス
パッタした場合の劈開面について評価する。計算に用いたＩｎＧａＺｎＯ４の結晶（２６
８８原子）の断面構造を図５３（Ａ）に、上面構造を図５３（Ｂ）に示す。なお、図５３
（Ａ）に示す固定層は、位置が変動しないよう原子の配置を固定した層である。また、図
５３（Ａ）に示す温度制御層は、常に一定の温度（３００Ｋ）とした層である。
古典分子動力学計算には、富士通株式会社製Ｍａｔｅｒｉａｌｓ Ｅｘｐｌｏｒｅｒ５
．０を用いる。なお、初期温度を３００Ｋ、セルサイズを一定、時間刻み幅を０．０１フ
ェムト秒、ステップ数を１０００万回とする。計算では、当該条件のもと、原子に３００
ｅＶのエネルギーを与え、ＩｎＧａＺｎＯ４の結晶のａｂ面に垂直な方向からセルに原子
を入射させる。
図５４（Ａ）は、図５３に示したＩｎＧａＺｎＯ４の結晶を有するセルにアルゴンが入
射してから９９．９ピコ秒（ｐｓｅｃ）後の原子配列を示す。また、図５４（Ｂ）は、セ
ルに酸素が入射してから９９．９ピコ秒後の原子配列を示す。なお、図５４では、図５３
（Ａ）に示した固定層の一部を省略して示す。
図５４（Ａ）より、アルゴンがセルに入射してから９９．９ピコ秒までに、図５２（Ａ
）に示した第２の面に対応する劈開面から亀裂が生じる。したがって、ＩｎＧａＺｎＯ４
の結晶に、アルゴンが衝突した場合、最上面を第２の面（０番目）とすると、第２の面（
２番目）に大きな亀裂が生じることがわかる。
一方、図５４（Ｂ）より、酸素がセルに入射してから９９．９ピコ秒までに、図５２（
Ａ）に示した第２の面に対応する劈開面から亀裂が生じることがわかる。ただし、酸素が
衝突した場合は、ＩｎＧａＺｎＯ４の結晶の第２の面（１番目）において大きな亀裂が生
じることがわかる。
したがって、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を含むターゲットの上面
から原子（イオン）が衝突すると、ＩｎＧａＺｎＯ４の結晶は第２の面に沿って劈開し、
平板状の粒子（ペレット）が剥離することがわかる。また、このとき、ペレットの大きさ
は、アルゴンを衝突させた場合よりも、酸素を衝突させた場合の方が小さくなることがわ
かる。
なお、上述の計算から、剥離したペレットは損傷領域を含むことが示唆される。ペレッ
トに含まれる損傷領域は、損傷によって生じた欠陥に酸素を反応させることで修復できる
場合がある。
そこで、衝突させる原子の違いによって、ペレットの大きさが異なることについて調査
する。
図５５（Ａ）に、図５３に示したＩｎＧａＺｎＯ４の結晶を有するセルにアルゴンが入
射した後、０ピコ秒から０．３ピコ秒までにおける各原子の軌跡を示す。したがって、図
５５（Ａ）は、図５３から図５４（Ａ）の間の期間に対応する。
図５５（Ａ）より、アルゴンが第１層（Ｇａ−Ｚｎ−Ｏ層）のガリウム（Ｇａ）と衝突
すると、当該ガリウムが第３層（Ｇａ−Ｚｎ−Ｏ層）の亜鉛（Ｚｎ）と衝突した後、当該
亜鉛が第６層（Ｇａ−Ｚｎ−Ｏ層）の近傍まで到達することがわかる。なお、ガリウムと
衝突したアルゴンは、外に弾き飛ばされる。したがって、ＩｎＧａＺｎＯ４の結晶を含む
ターゲットにアルゴンを衝突させた場合、図５３（Ａ）における第２の面（２番目）に亀
裂が入ると考えられる。
また、図５５（Ｂ）に、図５３に示したＩｎＧａＺｎＯ４の結晶を有するセルに酸素が
入射した後、０ピコ秒から０．３ピコ秒までにおける各原子の軌跡を示す。したがって、
図５５（Ｂ）は、図５３から図５４（Ａ）の間の期間に対応する。
一方、図５５（Ｂ）より、酸素が第１層（Ｇａ−Ｚｎ−Ｏ層）のガリウム（Ｇａ）と衝
突すると、当該ガリウムが第３層（Ｇａ−Ｚｎ−Ｏ層）の亜鉛（Ｚｎ）と衝突した後、当
該亜鉛が第５層（Ｉｎ−Ｏ層）まで到達しないことがわかる。なお、ガリウムと衝突した
酸素は、外に弾き飛ばされる。したがって、ＩｎＧａＺｎＯ４の結晶を含むターゲットに
酸素を衝突させた場合、図５３（Ａ）における第２の面（１番目）に亀裂が入ると考えら
れる。
本計算からも、ＩｎＧａＺｎＯ４の結晶は、原子（イオン）が衝突した場合、劈開面か
ら剥離することが示唆される。
また、亀裂の深さの違いを保存則の観点から検討する。エネルギー保存則および運動量
保存則は、式（１）および式（２）のように示すことができる。ここで、Ｅは衝突前のア
ルゴンまたは酸素の持つエネルギー（３００ｅＶ）、ｍＡはアルゴンまたは酸素の質量、
ｖＡは衝突前のアルゴンまたは酸素の速度、ｖ’Ａは衝突後のアルゴンまたは酸素の速度
、ｍＧａはガリウムの質量、ｖＧａは衝突前のガリウムの速度、ｖ’Ｇａは衝突後のガリ
ウムの速度である。
アルゴンまたは酸素の衝突が弾性衝突であると仮定すると、ｖＡ、ｖ’Ａ、ｖＧａおよ
びｖ’Ｇａの関係は式（３）のように表すことができる。
式（１）、式（２）および式（３）より、ｖＧａを０とすると、アルゴンまたは酸素が
衝突した後のガリウムの速度ｖ’Ｇａは、式（４）のように表すことができる。
式（４）において、ｍＡにアルゴンの質量または酸素の質量を代入し、それぞれの原子
が衝突した後のガリウムの速度を比較する。アルゴンおよび酸素の衝突前に持つエネルギ
ーが同じである場合、アルゴンが衝突した場合の方が、酸素が衝突した場合よりも１．２
４倍ガリウムの速度が高いことがわかる。したがって、ガリウムの持つエネルギーもアル
ゴンが衝突した場合の方が、酸素が衝突した場合よりも速度の二乗分だけ高くなる。
アルゴンを衝突させた場合の方が、酸素を衝突させた場合よりも、衝突後のガリウムの
速度（エネルギー）が高くなることがわかる。したがって、アルゴンを衝突させた場合の
方が、酸素を衝突させた場合よりも深い位置に亀裂が生じたと考えられる。
以上の計算により、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を含むターゲット
をスパッタすると、劈開面から剥離し、ペレットが形成されることがわかる。一方、劈開
面を有さないターゲットの他の構造の領域をスパッタしてもペレットは形成されず、ペレ
ットよりも微細な原子レベルの大きさのスパッタ粒子が形成される。該スパッタ粒子は、
ペレットと比べて小さいため、スパッタリング装置に接続されている真空ポンプを介して
排気されると考えられる。したがって、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶
を含むターゲットをスパッタした場合、様々な大きさ、形状の粒子が基板まで飛翔し、堆
積することで成膜されるモデルは考えにくい。スパッタされたペレットが堆積してＣＡＡ
Ｃ−ＯＳを成膜する図４９（Ａ）などに記載のモデルが道理に適っている。
このようにして成膜されたＣＡＡＣ−ＯＳの密度は、単結晶ＯＳと同程度の密度を有す
る。例えば、ＩｎＧａＺｎＯ４のホモロガス構造を有する単結晶ＯＳの密度は６．３６ｇ
／ｃｍ３であるのに対し、同程度の原子数比であるＣＡＡＣ−ＯＳの密度は６．３ｇ／ｃ
ｍ３程度となる。
図５６に、スパッタリング法で成膜したＣＡＡＣ−ＯＳであるＩｎ−Ｇａ−Ｚｎ酸化物
（図５６（Ａ）参照。）、およびそのターゲット（図５６（Ｂ）参照。）の断面における
原子配列を示す。原子配列の観察には、高角散乱環状暗視野走査透過電子顕微鏡法（ＨＡ
ＡＤＦ−ＳＴＥＭ：Ｈｉｇｈ−Ａｎｇｌｅ Ａｎｎｕｌａｒ Ｄａｒｋ Ｆｉｅｌｄ Ｓ
ｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ
）を用いる。なお、ＨＡＡＤＦ−ＳＴＥＭでは、各原子の像強度は原子番号の二乗に比例
する。したがって、原子番号の近いＺｎ（原子番号３０）とＧａ（原子番号３１）とは、
ほとんど区別できない。ＨＡＡＤＦ−ＳＴＥＭには、日立走査透過電子顕微鏡ＨＤ−２７
００を用いる。
図５６（Ａ）および図５６（Ｂ）を比較すると、ＣＡＡＣ−ＯＳと、ターゲットは、と
もにホモロガス構造を有しており、それぞれの原子の配置が対応していることがわかる。
したがって、図４９（Ａ）などの成膜モデルに示したように、ターゲットの結晶構造が転
写されることでＣＡＡＣ−ＯＳが成膜されることがわかる。
＜酸化物半導体膜及び金属酸化物膜について＞
トランジスタに用いられる図１に示す酸化物半導体膜３０８ｂのような、酸化物半導体
で形成される膜（以下、酸化物半導体膜（ＯＳ）という。）と、容量素子の電極として用
いられる図１に示す金属酸化物膜３０８ｃのような、酸化物導電体で形成される膜（以下
、酸化物導電体膜（ＯＣ）という。）それぞれにおける、抵抗率の温度依存性について、
図５７を用いて説明する。図５７において、横軸に測定温度を示し、縦軸に抵抗率を示す
。また、酸化物半導体膜（ＯＳ）の測定結果を丸印で示し、酸化物導電体膜（ＯＣ）の測
定結果を四角印で示す。
なお、酸化物半導体膜（ＯＳ）を含む試料は、ガラス基板上に、原子数比がＩｎ：Ｇａ
：Ｚｎ＝１：１：１．２のスパッタリングターゲットを用いたスパッタリング法により厚
さ３５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：４
：５のスパッタリングターゲットを用いたスパッタリング法により厚さ２０ｎｍのＩｎ−
Ｇａ−Ｚｎ酸化物膜を形成し、４５０℃の窒素雰囲気で加熱処理した後、４５０℃の窒素
及び酸素の混合ガス雰囲気で加熱処理し、さらにプラズマＣＶＤ法で酸化窒化シリコン膜
を形成して、作製された。
また、酸化物導電体膜（ＯＣ）を含む試料は、ガラス基板上に、原子数比がＩｎ：Ｇａ
：Ｚｎ＝１：１：１のスパッタリングターゲットを用いたスパッタリング法により厚さ１
００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、４５０℃の窒素雰囲気で加熱処理した後
、４５０℃の窒素及び酸素の混合ガス雰囲気で加熱処理し、プラズマＣＶＤ法で窒化シリ
コン膜を形成して、作製された。
図５７からわかるように、酸化物導電体膜（ＯＣ）における抵抗率の温度依存性は、酸
化物半導体膜（ＯＳ）における抵抗率の温度依存性より小さい。代表的には、８０Ｋ以上
２９０Ｋ以下における酸化物導電体膜（ＯＣ）の抵抗率の変化率は、±２０％未満である
。または、１５０Ｋ以上２５０Ｋ以下における抵抗率の変化率は、±１０％未満である。
即ち、酸化物導電体は、縮退半導体であり、伝導帯端とフェルミ準位とが一致または略一
致していると推定される。このため、酸化物導電体膜を、抵抗素子、配線、容量素子の電
極、画素電極、コモン電極等に用いることが可能である。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態１１）
実施の形態２で述べたように、酸化物半導体膜を用いたトランジスタは、オフ状態にお
ける電流値（オフ電流値）を低く制御することができる。よって、画像信号等の電気信号
の保持時間を長くすることができ、書き込み間隔も長く設定できる。
本実施の形態の液晶表示装置は、オフ電流値の低いトランジスタを適用することで、少
なくとも２つの駆動方法（モード）で表示を行う液晶表示装置とすることができる。第１
の駆動モードは、従来の液晶表示装置の駆動方法であり、１フレームごとにデータを逐次
書き換える駆動方法である。第２の駆動モードは、データの書き込み処理を実行した後、
データの書き換えを停止する駆動方法である。すなわち、リフレッシュレートを低減した
駆動モードである。
動画の表示は、第１の駆動モードにより行われる。静止画の表示は、フレームごとの画
像データに変化がないため、１フレームごとにデータの書き換えを行う必要がない。そこ
で、静止画を表示する際は、第２の駆動モードで動作させると、画面のちらつきをなくす
とともに、電力消費を削減することができる。
また、本実施の形態の液晶表示装置に適用される液晶素子は、面積の大きい容量素子を
有し、容量素子で蓄積する容量値が大きい。このため、画素電極の電位を保持する時間を
長くすることが可能であり、リフレッシュレートを低減する駆動モードを適用できる。さ
らに、液晶表示装置においてリフレッシュレートを低減する駆動モードを適用した場合で
あっても、液晶層に印加された電圧の変化を長期間抑制することが可能であるため、使用
者による画像のちらつきの知覚をより防止することができる。したがって、低消費電力化
と表示品質の向上を図ることができる。
ここで、リフレッシュレートを低減する効果に関して説明する。
目の疲労には、神経系の疲労と、筋肉系の疲労の２種類がある。神経系の疲労は、長時
間液晶表示装置の発光、点滅画面を見続けることで、その明るさが眼の網膜や神経、脳を
刺激して疲れさせるものである。筋肉系の疲労は、ピント調節のときに使用する毛様体の
筋肉を酷使することにより疲れさせるものである。
図５８（Ａ）に、従来の液晶表示装置の表示を表す模式図を示す。図５８（Ａ）に示す
ように、従来の液晶表示装置の表示では、１秒間に６０回の画像の書き換えが行われてい
る。このような画面を長時間見続けることにより、使用者の眼の網膜や神経、脳を刺激し
て眼の疲労が引き起こされるおそれがあった。
本発明の一態様では、液晶表示装置の画素部に、オフ電流の極めて低いトランジスタ、
例えば酸化物半導体を用いたトランジスタを適用する。また、液晶素子は、面積の大きい
容量素子を有する。これらによって、容量素子に蓄積された電荷のリークを抑制すること
が可能となるため、フレーム周波数を下げても、液晶表示装置の輝度の維持が可能となる
。
つまり、図５８（Ｂ）に示すように、例えば、５秒間に１回の画像の書き換えが可能と
なるため、極力同じ映像を見ることが可能となり、使用者に視認される画面のちらつきが
低減される。これにより、使用者の眼の網膜や神経、脳の刺激が低減され、神経系の疲労
が軽減される。
本発明の一態様によれば、目に優しい液晶表示装置を提供することができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態１２）
本実施の形態では、本発明の一態様の表示装置が適用された電子機器の構成例について
説明する。また、本実施の形態では、本発明の一態様の表示装置を適用した表示モジュー
ルについて、図５９を用いて説明を行う。
図５９に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２と
の間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続され
た表示パネル８００６、バックライトユニット８００７、フレーム８００９、プリント基
板８０１０、バッテリー８０１１を有する。なお、バックライトユニット８００７、バッ
テリー８０１１、タッチパネル８００４などは、設けられない場合もある。
本発明の一態様の表示装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル
８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル
８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基
板）に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル
８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
または、表示パネル８００６の各画素内にタッチセンサ用電極を設け、静電容量方式のタ
ッチパネルとすることも可能である。
バックライトユニット８００７は、光源８００８を有する。光源８００８をバックライ
トユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動
作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレ
ーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
も良いし、別途設けたバッテリー８０１１による電源であってもよい。バッテリー８０１
１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００には、偏光板、位相差板、プリズムシートなどの部材を
追加して設けてもよい。
図６０は、本発明の一態様の表示装置を含む電子機器の外観図である。
電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機と
もいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカ
メラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯
型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げら
れる。
図６０（Ａ）は、携帯型の情報端末であり、本体１００１、筐体１００２、表示部１０
０３ａ、１００３ｂなどによって構成されている。表示部１００３ｂはタッチパネルとな
っており、表示部１００３ｂに表示されるキーボードボタン１００４を触れることで画面
操作や、文字入力を行うことができる。勿論、表示部１００３ａをタッチパネルとして構
成してもよい。上記実施の形態で示したトランジスタをスイッチング素子として液晶パネ
ルや有機発光パネルを作製して表示部１００３ａ、１００３ｂに適用することにより、信
頼性の高い携帯型の情報端末とすることができる。
図６０（Ａ）に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像な
ど）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に
表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理
を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子
（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。
また、図６０（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成として
もよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロー
ドする構成とすることも可能である。
図６０（Ｂ）は、携帯音楽プレイヤーであり、本体１０２１には表示部１０２３と、耳
に装着するための固定部１０２２と、スピーカー、操作ボタン１０２４、外部メモリスロ
ット１０２５等が設けられている。上記実施の形態で示したトランジスタをスイッチング
素子として液晶パネルや有機発光パネルを作製して表示部１０２３に適用することにより
、より信頼性の高い携帯音楽プレイヤーとすることができる。
さらに、図６０（Ｂ）に示す携帯音楽プレイヤーにアンテナやマイク機能や無線機能を
持たせ、携帯電話と連携させれば、乗用車などを運転しながらワイヤレスによるハンズフ
リーでの会話も可能である。
図６０（Ｃ）は、携帯電話であり、筐体１０３０及び筐体１０３１の二つの筐体で構成
されている。筐体１０３１には、表示パネル１０３２、スピーカー１０３３、マイクロフ
ォン１０３４、ポインティングデバイス１０３６、カメラ１０３７、外部接続端子１０３
８などを備えている。また、筐体１０３０には、携帯電話の充電を行う太陽電池１０４０
、外部メモリスロット１０４１などを備えている。また、アンテナは筐体１０３１内部に
内蔵されている。上記実施の形態で説明するトランジスタを表示パネル１０３２に適用す
ることにより、信頼性の高い携帯電話とすることができる。
また、表示パネル１０３２はタッチパネルを備えており、図６０（Ｃ）には映像表示さ
れている複数の操作キー１０３５を点線で示している。なお、太陽電池１０４０で出力さ
れる電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル１０３２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネ
ル１０３２と同一面上にカメラ１０３７を備えているため、テレビ電話が可能である。ス
ピーカー１０３３及びマイクロフォン１０３４は音声通話に限らず、テレビ電話、録音、
再生などが可能である。さらに、筐体１０３０と筐体１０３１は、スライドし、図６０（
Ｃ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小
型化が可能である。
外部接続端子１０３８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可
能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外
部メモリスロット１０４１に記録媒体を挿入し、より大量のデータ保存及び移動に対応で
きる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであって
もよい。
図６０（Ｄ）は、テレビジョン装置の一例を示している。テレビジョン装置１０５０は
、筐体１０５１に表示部１０５３が組み込まれている。表示部１０５３により、映像を表
示することが可能である。また、筐体１０５１を支持するスタンド１０５５にＣＰＵが内
蔵されている。上記実施の形態で説明するトランジスタを表示部１０５３及びＣＰＵに適
用することにより、信頼性の高いテレビジョン装置１０５０とすることができる。
テレビジョン装置１０５０の操作は、筐体１０５１が備える操作スイッチや、別体のリ
モートコントローラにより行うことができる。また、リモコン操作機に、当該リモコン操
作機から出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置１０５０は、受信機やモデムなどを備えた構成とする。受信機
により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線
による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方
向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である
。
また、テレビジョン装置１０５０は、外部接続端子１０５４や、記憶媒体再生録画部１
０５２、外部メモリスロットを備えている。外部接続端子１０５４は、ＵＳＢケーブルな
どの各種ケーブルと接続可能であり、パーソナルコンピュータなどとのデータ通信が可能
である。記憶媒体再生録画部１０５２では、ディスク状の記録媒体を挿入し、記録媒体に
記憶されているデータの読み出し、記録媒体への書き込みが可能である。また、外部メモ
リスロットに差し込まれた外部メモリ１０５６にデータ保存されている画像や映像などを
表示部１０５３に映し出すことも可能である。
また、上記実施の形態で説明するトランジスタのオフリーク電流が極めて小さい場合は
、当該トランジスタを外部メモリ１０５６やＣＰＵに適用することにより、消費電力が十
分に低減された信頼性の高いテレビジョン装置１０５０とすることができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。

Claims (1)

  1. 基板上のトランジスタと、
    前記トランジスタと接する無機絶縁膜と、
    前記無機絶縁膜と接する有機絶縁膜と、
    前記トランジスタと電気的に接続する容量素子と、
    前記有機絶縁膜上に形成され、且つ前記トランジスタと電気的に接続する画素電極と、を有し、
    前記トランジスタは、前記基板上のゲート電極と、
    前記ゲート電極と重なる酸化物半導体膜と、
    前記酸化物半導体膜の一方の面に接するゲート絶縁膜と、
    前記酸化物半導体膜に接する一対の導電膜と、を有し、
    前記容量素子は、前記ゲート絶縁膜上の金属酸化物膜と、
    前記無機絶縁膜と、
    前記無機絶縁膜上の第１の透光性を有する導電膜と、を有し、
    前記画素電極は、第２の透光性を有する導電膜で形成され、且つ前記一対の導電膜の一方及び前記第１の透光性を有する導電膜と接することを特徴とする表示装置。
JP2019072444A 2013-10-22 2019-04-05 表示装置 Active JP6775057B2 (ja)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2013219685 2013-10-22
JP2013219685 2013-10-22
JP2013219678 2013-10-22
JP2013219678 2013-10-22
JP2014038564 2014-02-28
JP2014038696 2014-02-28
JP2014038696 2014-02-28
JP2014038564 2014-02-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014212326A Division JP2015179247A (ja) 2013-10-22 2014-10-17 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020122745A Division JP7057804B2 (ja) 2013-10-22 2020-07-17 表示装置

Publications (2)

Publication Number Publication Date
JP2019148804A true JP2019148804A (ja) 2019-09-05
JP6775057B2 JP6775057B2 (ja) 2020-10-28

Family

ID=52825403

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2014212326A Withdrawn JP2015179247A (ja) 2013-10-22 2014-10-17 表示装置
JP2019072444A Active JP6775057B2 (ja) 2013-10-22 2019-04-05 表示装置
JP2020122745A Active JP7057804B2 (ja) 2013-10-22 2020-07-17 表示装置
JP2022064413A Active JP7302067B2 (ja) 2013-10-22 2022-04-08 表示装置
JP2023101476A Pending JP2023134480A (ja) 2013-10-22 2023-06-21 表示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014212326A Withdrawn JP2015179247A (ja) 2013-10-22 2014-10-17 表示装置

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2020122745A Active JP7057804B2 (ja) 2013-10-22 2020-07-17 表示装置
JP2022064413A Active JP7302067B2 (ja) 2013-10-22 2022-04-08 表示装置
JP2023101476A Pending JP2023134480A (ja) 2013-10-22 2023-06-21 表示装置

Country Status (2)

Country Link
US (1) US10199394B2 (ja)
JP (5) JP2015179247A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583516B2 (en) 2013-10-25 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2016027597A (ja) * 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
US9766517B2 (en) 2014-09-05 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device and display module
WO2017094682A1 (ja) * 2015-12-01 2017-06-08 シャープ株式会社 半導体装置およびその製造方法
CN105914229B (zh) * 2016-06-24 2017-12-15 京东方科技集团股份有限公司 一种amoled显示基板及其制作方法、显示装置
US10790318B2 (en) 2016-11-22 2020-09-29 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and electronic device
US20180145096A1 (en) 2016-11-23 2018-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US11424271B2 (en) * 2019-08-23 2022-08-23 University Of Florida Research Foundation, Inc. Ferroelectricity and thermal retention through in situ hydrogen plasma treatment of doped hafnium oxide

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096055A (ja) * 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20090141203A1 (en) * 2007-12-03 2009-06-04 Samsung Electronics Co., Ltd. Display devices including an oxide semiconductor thin film transistor
US20090310050A1 (en) * 2008-06-17 2009-12-17 Samsung Electronics Co., Ltd. Display substrate and display apparatus having the same
JP2010156963A (ja) * 2008-12-05 2010-07-15 Semiconductor Energy Lab Co Ltd 半導体装置
JP2010171394A (ja) * 2008-12-24 2010-08-05 Semiconductor Energy Lab Co Ltd 論理回路及び半導体装置
JP2010170119A (ja) * 2008-12-25 2010-08-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010232652A (ja) * 2009-03-05 2010-10-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP2010252318A (ja) * 2009-03-26 2010-11-04 Semiconductor Energy Lab Co Ltd 液晶表示装置、および液晶表示装置を具備した電子機器
JP2011044696A (ja) * 2009-07-18 2011-03-03 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011118888A (ja) * 2009-11-06 2011-06-16 Semiconductor Energy Lab Co Ltd 表示装置
JP2012083738A (ja) * 2010-09-15 2012-04-26 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2013110425A (ja) * 2009-09-16 2013-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013131765A (ja) * 2009-10-08 2013-07-04 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013178577A (ja) * 2008-09-19 2013-09-09 Semiconductor Energy Lab Co Ltd 表示装置
WO2013137045A1 (ja) * 2012-03-12 2013-09-19 シャープ株式会社 半導体装置およびその製造方法
JP2013214701A (ja) * 2012-04-02 2013-10-17 Samsung Display Co Ltd 半導体装置、薄膜トランジスタアレイパネル及びこれを含む表示装置、並びに薄膜トランジスタの製造方法
JP2014142619A (ja) * 2012-12-25 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2014199406A (ja) * 2012-09-13 2014-10-23 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (144)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
RU2402106C2 (ru) 2004-11-10 2010-10-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR20070085879A (ko) 2004-11-10 2007-08-27 캐논 가부시끼가이샤 발광 장치
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090115222A (ko) 2005-11-15 2009-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP4934394B2 (ja) * 2006-10-12 2012-05-16 株式会社 日立ディスプレイズ 表示装置
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
TWI464510B (zh) 2007-07-20 2014-12-11 Semiconductor Energy Lab 液晶顯示裝置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI559501B (zh) 2009-08-07 2016-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101707260B1 (ko) 2009-09-24 2017-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102640041A (zh) * 2009-11-27 2012-08-15 株式会社半导体能源研究所 液晶显示装置
KR101732988B1 (ko) * 2010-05-20 2017-05-08 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조 방법
KR101781549B1 (ko) * 2010-12-02 2017-09-27 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
WO2012086513A1 (ja) 2010-12-20 2012-06-28 シャープ株式会社 半導体装置および表示装置
JP5917133B2 (ja) * 2011-12-22 2016-05-11 キヤノン株式会社 防振制御装置、防振制御方法、光学機器、撮像装置
US8796683B2 (en) 2011-12-23 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
KR102119914B1 (ko) 2012-05-31 2020-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US20140014948A1 (en) 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
DE112013003841T5 (de) 2012-08-03 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP2014199899A (ja) 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
US8937307B2 (en) 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI657539B (zh) 2012-08-31 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置
US9535277B2 (en) 2012-09-05 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Conductive oxide film, display device, and method for forming conductive oxide film
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US8981372B2 (en) 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US8927985B2 (en) 2012-09-20 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
KR102209871B1 (ko) 2012-12-25 2021-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI607510B (zh) 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR102151696B1 (ko) 2012-12-28 2020-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
US8981374B2 (en) 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI611567B (zh) 2013-02-27 2018-01-11 半導體能源研究所股份有限公司 半導體裝置、驅動電路及顯示裝置
TWI635613B (zh) 2013-04-03 2018-09-11 半導體能源研究所股份有限公司 半導體裝置
US20140306219A1 (en) 2013-04-10 2014-10-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6456598B2 (ja) 2013-04-19 2019-01-23 株式会社半導体エネルギー研究所 表示装置
US9915848B2 (en) 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9704894B2 (en) 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
TWI639235B (zh) 2013-05-16 2018-10-21 半導體能源研究所股份有限公司 半導體裝置
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
TWI687748B (zh) 2013-06-05 2020-03-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
US9293480B2 (en) 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP6400961B2 (ja) 2013-07-12 2018-10-03 株式会社半導体エネルギー研究所 表示装置
KR102244553B1 (ko) 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
TW202334724A (zh) 2013-08-28 2023-09-01 日商半導體能源研究所股份有限公司 顯示裝置
CN105531621B (zh) 2013-09-13 2019-11-12 株式会社半导体能源研究所 显示装置
KR20160074514A (ko) 2013-10-22 2016-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9583516B2 (en) 2013-10-25 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Display device

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2007096055A (ja) * 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
US20090141203A1 (en) * 2007-12-03 2009-06-04 Samsung Electronics Co., Ltd. Display devices including an oxide semiconductor thin film transistor
US20090310050A1 (en) * 2008-06-17 2009-12-17 Samsung Electronics Co., Ltd. Display substrate and display apparatus having the same
JP2013178577A (ja) * 2008-09-19 2013-09-09 Semiconductor Energy Lab Co Ltd 表示装置
JP2010156963A (ja) * 2008-12-05 2010-07-15 Semiconductor Energy Lab Co Ltd 半導体装置
JP2010171394A (ja) * 2008-12-24 2010-08-05 Semiconductor Energy Lab Co Ltd 論理回路及び半導体装置
JP2010170119A (ja) * 2008-12-25 2010-08-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010232652A (ja) * 2009-03-05 2010-10-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP2010252318A (ja) * 2009-03-26 2010-11-04 Semiconductor Energy Lab Co Ltd 液晶表示装置、および液晶表示装置を具備した電子機器
JP2011044696A (ja) * 2009-07-18 2011-03-03 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2013110425A (ja) * 2009-09-16 2013-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013131765A (ja) * 2009-10-08 2013-07-04 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2011118888A (ja) * 2009-11-06 2011-06-16 Semiconductor Energy Lab Co Ltd 表示装置
JP2012083738A (ja) * 2010-09-15 2012-04-26 Semiconductor Energy Lab Co Ltd 液晶表示装置
WO2013137045A1 (ja) * 2012-03-12 2013-09-19 シャープ株式会社 半導体装置およびその製造方法
JP2013214701A (ja) * 2012-04-02 2013-10-17 Samsung Display Co Ltd 半導体装置、薄膜トランジスタアレイパネル及びこれを含む表示装置、並びに薄膜トランジスタの製造方法
JP2014199406A (ja) * 2012-09-13 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
JP2014142619A (ja) * 2012-12-25 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法

Also Published As

Publication number Publication date
JP2020197721A (ja) 2020-12-10
JP2022097503A (ja) 2022-06-30
US10199394B2 (en) 2019-02-05
JP6775057B2 (ja) 2020-10-28
JP2015179247A (ja) 2015-10-08
JP7302067B2 (ja) 2023-07-03
JP2023134480A (ja) 2023-09-27
US20150108474A1 (en) 2015-04-23
JP7057804B2 (ja) 2022-04-20

Similar Documents

Publication Publication Date Title
JP6533862B2 (ja) 半導体装置
JP6868675B2 (ja) 半導体装置
JP6592631B2 (ja) 半導体装置
JP7057804B2 (ja) 表示装置
JP6753970B2 (ja) 表示装置
JP6788080B2 (ja) 半導体装置
JP2021168388A (ja) 半導体装置
JP6495612B2 (ja) 表示装置
JP2015188080A (ja) 半導体装置、該半導体装置を有する表示装置、該表示装置を有する表示モジュール、並びに該半導体装置、該表示装置、及び該表示モジュールを有する電子機器
JP2019165251A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190430

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200428

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201005

R150 Certificate of patent or registration of utility model

Ref document number: 6775057

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150