JP2021168388A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021168388A
JP2021168388A JP2021095826A JP2021095826A JP2021168388A JP 2021168388 A JP2021168388 A JP 2021168388A JP 2021095826 A JP2021095826 A JP 2021095826A JP 2021095826 A JP2021095826 A JP 2021095826A JP 2021168388 A JP2021168388 A JP 2021168388A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
insulating film
semiconductor film
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2021095826A
Other languages
English (en)
Inventor
将志 太田
Masashi Ota
典隆 石原
Noritaka Ishihara
基 中島
Motoi Nakajima
陽一 黒澤
Yoichi Kurosawa
舜平 山崎
Shunpei Yamazaki
泰靖 保坂
Hiroyasu Hosaka
俊光 生内
Toshimitsu Ubunai
純一 肥塚
Junichi Hizuka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2021168388A publication Critical patent/JP2021168388A/ja
Priority to JP2023069113A priority Critical patent/JP2023106382A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】導電性を有する酸化物半導体膜を備えた半導体装置の作製方法を提供する。また
は、透光性を有するとともに、導電性を有する酸化物半導体膜を備えた半導体装置の作製
方法を提供する。
【解決手段】第１の絶縁膜上に酸化物半導体膜を形成し、酸化物半導体膜に含まれる酸素
が脱離する雰囲気で第１の加熱処理を行った後、水素を含む雰囲気で第２の加熱処理を行
って、導電性を有する酸化物半導体膜を形成する半導体装置の作製方法である。
【選択図】図１

Description

本発明の一態様は、酸化物半導体を用いた半導体装置及びその作製方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明
の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発
明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション
・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発
明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置
、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイの多くに用いら
れているトランジスタは、ガラス基板上に形成されたアモルファスシリコン、単結晶シリ
コンまたは多結晶シリコンなどのシリコン半導体によって構成されている。また、該シリ
コン半導体を用いたトランジスタは、集積回路（ＩＣ）などにも利用されている。
近年、シリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用い
る技術が注目されている。なお、本明細書中では、半導体特性を示す金属酸化物を酸化物
半導体とよぶことにする。
例えば、酸化物半導体として、酸化亜鉛、またはＩｎ−Ｇａ−Ｚｎ系酸化物を用いたト
ランジスタを作製し、該トランジスタを表示装置の画素のスイッチング素子などに用いる
技術が開示されている（特許文献１及び特許文献２参照。）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
本発明の一態様は、導電性を有する酸化物半導体膜を備えた半導体装置の作製方法を提
供する。または、本発明の一態様は、透光性を有するとともに、導電性を有する酸化物半
導体膜を備えた半導体装置の作製方法を提供する。または、本発明の一態様は、少ない工
程数で、トランジスタ及び容量素子を有する半導体装置の作製方法を提供する。または、
本発明の一態様は、新規な半導体装置の作製方法を提供する。
また、容量素子は一対の電極の間に誘電体膜が設けられており、一対の電極のうち、少
なくとも一方の電極は、トランジスタを構成するゲート電極、ソース電極又はドレイン電
極など遮光性を有する導電膜で形成されていることが多い。
また、液晶表示装置において、容量素子の容量値を大きくするほど、電界を加えた状況
において、液晶素子の液晶分子の配向を一定に保つことができる期間を長くすることがで
きる。静止画を表示させる場合、当該期間を長くできることは、画像データを書き換える
回数を低減することができ、消費電力の低減が望める。なお、画像データを書き換える回
数を低減する駆動方法を低周波数駆動方法ともいう。
容量素子の容量値を大きくするためには、容量素子の占有面積を大きくする、具体的に
は一対の電極が重畳している面積を大きくするという手段がある。しかしながら、液晶表
示装置において、一対の電極が重畳している面積を大きくするために遮光性を有する導電
膜の面積を大きくすると、画素の開口率が低減し、画像の表示品位が低下する。このよう
な問題は、解像度の高い液晶表示装置において、特に顕著である。
そこで、本発明の一態様は、開口率が高く、且つ容量値を増大させることが可能な容量
素子を有する表示装置の作製方法を提供する。または、本発明の一態様は、消費電力が低
減された表示装置の作製方法を提供する。または、本発明の一態様は、少ない工程数で、
高開口率であり、広い視野角が得られる表示装置の作製方法を提供する。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の
一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課
題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、
図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１の絶縁膜上に酸化物半導体膜を形成し、酸化物半導体膜に含ま
れる酸素が脱離する雰囲気で第１の加熱処理を行った後、水素を含む雰囲気で第２の加熱
処理を行って、導電性を有する酸化物半導体膜を形成する半導体装置の作製方法である。
なお、第１の加熱処理は、３５０℃以上８００℃以下、好ましくは４５０℃以上８００
℃以下で行うことが好ましい。３５０℃以上で加熱処理を行うことで、酸化物半導体膜か
ら酸素が脱離する。一方、８００℃以下で加熱処理を行うことで、酸化物半導体膜におけ
る結晶構造を維持しつつ、酸化物半導体膜から酸素を脱離させることができる。さらには
、真空雰囲気、代表的には１×１０−７Ｐａ以上１０Ｐａ以下、好ましくは１×１０−７
Ｐａ以上１Ｐａ以下、好ましくは１×１０−７Ｐａ以上１×１０−１Ｐａ以下の圧力雰囲
気で加熱することが好ましい。
また、本発明の一態様は、第１の絶縁膜上に酸化物半導体膜を形成し、酸化物半導体膜
に希ガスを添加した後、水素を含む雰囲気で加熱処理を行って、導電性を有する酸化物半
導体膜を形成する半導体装置の作製方法である。
なお、希ガスは、ヘリウム、ネオン、アルゴン、クリプトン、またはキセノンである。
本発明の一態様は、第１の絶縁膜上に酸化物半導体膜を形成し、酸化物半導体膜上にス
パッタリング法またはプラズマＣＶＤ法を用いて第２の絶縁膜を形成することで、導電性
を有する酸化物半導体膜を形成する半導体装置の作製方法である。
なお、第１の絶縁膜または第２の絶縁膜は、水素を含む絶縁膜であることが好ましく、
代表的には、水素を含む窒化シリコン膜を有することが好ましい。
導電性を有する酸化物半導体膜の水素濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上で
あることが好ましい。
導電性を有する酸化物半導体膜の抵抗率は、１×１０−３Ωｃｍ以上１×１０４Ωｃｍ
未満であることがこのましい。
導電性を有する酸化物半導体膜は、結晶部を含み、結晶部のｃ軸が酸化物半導体膜の被
形成面の法線ベクトルに平行であってもよい。
導電性を有する酸化物半導体膜は、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、及びＩｎ−
Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、またはＮｄ）の一以上
を含むことが好ましい。
本発明の一態様により、導電性を有する酸化物半導体膜を備えた半導体装置を作製する
ことができる。または、本発明の一態様により、透光性を有するとともに、導電性を有す
る酸化物半導体膜を備えた半導体装置を作製することができる。本発明の一態様により、
少ない工程数で、トランジスタ及び容量素子を有する半導体装置を作製することができる
。または、本発明の一態様により、新規な半導体装置を作製することができる。
また、本発明の一態様により、開口率が高く、且つ容量値を増大させることが可能な容
量素子を有する表示装置を作製することができる。または、本発明の一態様により、消費
電力が低減された表示装置を作製することができる。または、本発明の一態様により、少
ない工程数で、高開口率であり、広い視野角が得られる表示装置を作製することができる
。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の
一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の効果を抽出することが可能である。
本発明の半導体装置の一態様を説明する断面図。 本発明の半導体装置の作製方法の一態様を説明する断面図。 本発明の半導体装置の作製方法の一態様を説明する断面図。 本発明の半導体装置の作製方法の一態様を説明する断面図。 本発明の半導体装置の一態様を説明する断面図。 本発明の半導体装置の一態様を説明する断面図。 本発明の半導体装置の一態様を説明する断面図。 本発明の半導体装置の一態様を説明する回路図。 本発明の半導体装置の一態様を説明する上面図及び断面図。 本発明の半導体装置の一態様を説明する断面図。 本発明の半導体装置の一態様を説明する断面図。 本発明の半導体装置の一態様を説明する断面図。 計算モデルを説明する図。 Ｈ２Ｏ添加モデルの初期配置の構造及び最適化後の構造を説明する図。 ｃ−ＩＧＺＯ結晶中の領域区分を説明する模式図。 ＩｎＯ２面と（Ｇａ，Ｚｎ）Ｏ面の間の領域における水素移動経路と、その経路上での活性化障壁を説明する図。 （Ｇａ，Ｚｎ）Ｏ領域における水素移動経路と、その経路上での活性化障壁を説明する図。 ＩｎＯ２領域における水素移動経路と、その経路上での活性化障壁を説明する図。 ｃ軸方向に沿った水素移動経路と、その経路上での活性化障壁を説明する図。 計算モデルを説明する図。 酸素欠損モデルの全エネルギーの相対値を説明する図。 計算モデルを説明する図。 初期状態のモデルと最終状態のモデルを説明する図。 活性化障壁を説明する図。 初期状態のモデルと最終状態のモデルを説明する図。 活性化障壁を説明する図。 ＨＯの遷移レベルを説明する図。 計算モデルを説明する図。 反応過程におけるモデルの構造を説明する図。 反応過程におけるエネルギー変化を説明する図。 表示装置の一形態を説明するブロック図及び回路図。 表示装置の一形態を説明する上面図。 表示装置の一形態を説明する断面図。 表示装置の作製方法の一形態を説明する断面図。 表示装置の作製方法の一形態を説明する断面図。 表示装置の作製方法の一形態を説明する断面図。 表示装置の作製方法の一形態を説明する断面図。 表示装置の一形態を説明する断面図。 表示装置の一形態を説明する断面図。 表示装置の一形態を説明する断面図。 表示装置の一形態を説明する断面図。 トランジスタの一形態を説明する断面図。 表示装置の一形態を説明する上面図。 表示装置の一形態を説明する断面図。 表示装置の作製方法の一形態を説明する断面図。 表示装置の作製方法の一形態を説明する断面図。 表示装置の一形態を説明する断面図。 表示装置の一形態を説明する断面図。 表示装置の作製方法の一形態を説明する断面図。 表示装置の一形態を説明する断面図。 表示装置の一形態を説明する断面図。 表示装置の一形態を説明する断面図。 表示モジュールを説明する図。 実施の形態に係る、電子機器の外観図を説明する図。 試料の水素濃度及び抵抗率を説明する図。 試料の透過率を説明する図。 試料のＣＰＭ測定の測定結果を示す図。 試料のＨＸ−ＰＥＳ分析の分析結果を説明する図。 試料のＳＩＭＳ測定の測定結果を説明する図。 熱処理を行っていない試料のｇ値２．０付近のＥＳＲシグナルを説明する図。 窒素雰囲気で熱処理を行った試料のｇ値１．９付近のＥＳＲシグナルを説明する図。 ＩＧＺＯ膜におけるｇ値１．９３のＥＳＲシグナルの膜厚依存性を説明する図。 ＩＧＺＯ膜におけるｇ値１．９３のＥＳＲシグナルの強度と線幅を説明する図。 試料の抵抗率及びＥＳＲスピン密度を説明する図。 試料のＥＳＲスピン密度と水素濃度の関係を示す図。 試料の水素濃度及び導電率を説明する図。 試料のＥＳＲスピン密度と１／ρとの関係を説明する図。 試料のＴＤＳ分析の分析結果を説明する図。 試料のＨＸ−ＰＥＳ分析の分析結果を説明する図。 抵抗率の温度依存性を説明する図。 液晶表示装置の表示画像を説明する図。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの成膜モデルを説明する模式図。 ＩｎＧａＺｎＯ４の結晶、およびペレットを説明する図。 ＣＡＡＣ−ＯＳの成膜モデルを説明する模式図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異
なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態
及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は
、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている
場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を
模式的に示したものであり、図面に示す形状又は値などに限定されない。
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の
混同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位
置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関
係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明し
た語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含
む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイ
ン領域またはドレイン電極層）とソース（ソース端子、ソース領域またはソース電極層）
の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流
すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主と
して流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路
動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明
細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとす
る。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するも
の」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するも
の」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない
。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジス
タなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有
する素子などが含まれる。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置
されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略
平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。
また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態
をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、
二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表
す。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置について、図１乃至図６を用いて説明
する。本実施の形態では、導電性を有する酸化物半導体膜と、該導電性を有する酸化物半
導体膜に接する導電膜の構造及びその作製方法について説明する。なお、ここでは、導電
性を有する酸化物半導体膜は、電極または配線として機能する。
図１に、半導体装置が有する、導電性を有する酸化物半導体膜の断面図を示す。
図１（Ａ）において、絶縁膜１５３と、絶縁膜１５３上の導電性を有する酸化物半導体
膜１５５ｂとが、基板１５１上に形成される。
また、図１（Ｂ）に示すように、絶縁膜１５３及び導電性を有する酸化物半導体膜１５
５ｂ上に絶縁膜１５７が形成されてもよい。
また、図１（Ｃ）に示すように、絶縁膜１５７ａ上に導電性を有する酸化物半導体膜１
５５ｂが形成されてもよい。この場合、導電性を有する酸化物半導体膜１５５ｂ上に、絶
縁膜１５３ａを設けることができる。
導電性を有する酸化物半導体膜１５５ｂは、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚ
ｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、また
はＮｄ）等を用いて形成される金属酸化物膜で形成される。なお、導電性を有する酸化物
半導体膜１５５ｂは、透光性を有する。
なお、導電性を有する酸化物半導体膜１５５ｂがＩｎ−Ｍ−Ｚｎ酸化物であるとき、Ｉ
ｎとＭの原子数比率は、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたときＩｎが２５
ａｔｏｍｉｃ％より多く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａ
ｔｏｍｉｃ％より多く、Ｍが６６ａｔｏｍｉｃ％未満とする。
導電性を有する酸化物半導体膜１５５ｂは、エネルギーギャップが２ｅＶ以上、好まし
くは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。
導電性を有する酸化物半導体膜１５５ｂの厚さは、３ｎｍ以上２００ｎｍ以下、好まし
くは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
導電性を有する酸化物半導体膜１５５ｂがＩｎ−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｇａ、
Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、またはＮｄ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物膜を成膜する
ために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを
満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比とし
て、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝
２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ
：Ｍ：Ｚｎ＝３：１：２等が好ましい。なお、導電性を有する酸化物半導体膜１５５ｂの
原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の
原子数比のプラスマイナス４０％の変動を含む。
また、導電性を有する酸化物半導体膜１５５ｂは、例えば非単結晶構造でもよい。非単
結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙ
ｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する
微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準
位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
なお、導電性を有する酸化物半導体膜１５５ｂが、非晶質構造の領域、微結晶構造の領
域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の二種以上の領域を有する混
合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶
構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有す
る単層構造の場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領
域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の
領域の積層構造を有する場合がある。
絶縁膜１５７及び絶縁膜１５７ａは、水素を含む膜で形成されることが好ましく、代表
的には水素を含む窒化シリコン膜を用いて形成されることが好ましい。酸化物半導体膜に
接する絶縁膜１５７及び絶縁膜１５７ａに水素が含まれると、該水素が酸化物半導体膜に
供給され、導電性を有する酸化物半導体膜１５５ｂを形成することが可能である。
導電性を有する酸化物半導体膜１５５ｂは不純物を含む。導電性を有する酸化物半導体
膜１５５ｂに含まれる不純物としては、水素がある。なお、水素の代わりに不純物として
、ホウ素、リン、窒素、スズ、アンチモン、希ガス元素、アルカリ金属、アルカリ土類金
属等が含まれていてもよい。
導電性を有する酸化物半導体膜１５５ｂの水素濃度は、８×１０１９ａｔｏｍｓ／ｃｍ
３以上、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、好ましくは５×１０２０ａｔ
ｏｍｓ／ｃｍ３以上である。
導電性を有する酸化物半導体膜１５５ｂは、欠陥を有し、且つ不純物を含むことで、導
電性を有する。導電性を有する酸化物半導体膜１５５ｂの抵抗率は、１×１０−３Ωｃｍ
以上１×１０４Ωｃｍ未満、さらに好ましくは、抵抗率が１×１０−３Ωｃｍ以上１×１
０−１Ωｃｍ未満であることが好ましい。
また、導電性を有する酸化物半導体膜１５５ｂの導電率は、代表的には１×１０−２Ｓ
／ｍ以上１×１０５Ｓ／ｍ以下、または１×１０３Ｓ／ｍ以上１×１０５Ｓ／ｍ以下であ
るとよい。
また、導電性を有する酸化物半導体膜１５５ｂは、不純物とともに欠陥を含む。代表的
には、導電性を有する酸化物半導体膜１５５ｂは、真空雰囲気での加熱処理における酸素
の脱離によって欠陥が生成された膜である。または、希ガスが添加されることにより欠陥
が生成された膜である。または、絶縁膜１５３ａまたは絶縁膜１５７の成膜工程において
プラズマに曝されることにより、欠陥が生成された膜である。
酸化物半導体において、酸素欠損サイトに水素が入ると、伝導帯近傍にドナー準位が形
成される。この結果、酸化物半導体が導電体化され、導電性が高くなる。導電体化された
酸化物半導体を酸化物導電体ということができる。一般に、酸化物半導体は、ワイドギャ
ップ半導体であるため、透光性を有している。その酸化物半導体が、広いバンドギャップ
を維持したまま、導電体化されているため、酸化物導電体は透光性を有する。
基板１５１としては、様々な基板を用いることができ、特定のものに限定されることは
ない。基板の一例としては、半導体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ
基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、
ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを
有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィル
ムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケ
イ酸ガラス、又はソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基
材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフ
タレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（
ＰＥＳ）に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹
脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニ
ル、又はポリ塩化ビニルなどがある。または、一例としては、ポリエステル、ポリアミド
、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、又は紙類などがある。特に、半
導体基板、単結晶基板、又はＳＯＩ基板などを用いてトランジスタを製造することによっ
て、特性、サイズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さい
トランジスタを製造することができる。このようなトランジスタによって回路を構成する
と、回路の低消費電力化、又は回路の高集積化を図ることができる。
また、基板１５１として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形
成してもよい。または、基板１５１とトランジスタの間に剥離層を設けてもよい。剥離層
は、その上に半導体装置を一部あるいは全部完成させた後、基板１５１より分離し、他の
基板に転載するのに用いることができる。その際、トランジスタは耐熱性の劣る基板や可
撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シ
リコン膜との無機膜の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成され
た構成等を用いることができる。
トランジスタが転載される基板の一例としては、上述したトランジスタを形成すること
が可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィ
ルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン
、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、
再生ポリエステル）などを含む）、皮革基板、又はゴム基板などがある。これらの基板を
用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形
成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。
絶縁膜１５３、１５３ａとしては、例えば酸化シリコン、酸化窒化シリコン、酸化アル
ミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物などを用いた酸
化物絶縁膜を用いればよく、積層または単層で設ける。なお、本明細書中において、酸化
窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸
化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。
また、絶縁膜１５７、１５７ａとして、窒化シリコン、窒化酸化シリコン、窒化アルミ
ニウム、窒化酸化アルミニウム等を用いた窒化物絶縁膜を用いて形成することができる。
＜導電性を有する酸化物半導体膜１５５ｂの作製方法１＞
はじめに、図１（Ａ）に示す導電性を有する酸化物半導体膜１５５ｂの作製方法につい
て、図２を用いて説明する。
まず、基板１５１を準備する。ここでは、基板１５１としてガラス基板を用いる。
図２（Ａ）に示すように、基板１５１上に絶縁膜１５３を形成し、絶縁膜１５３上に酸
化物半導体膜１５５を形成する。次に、酸化物半導体膜１５５に、ヘリウム、ネオン、ア
ルゴン、クリプトン、キセノン等の希ガス１５４を添加する。
絶縁膜１５３は、スパッタリング法、ＣＶＤ法、真空蒸着法、パルスレーザー堆積（Ｐ
ＬＤ）法、熱ＣＶＤ法等により形成することができる。
酸化物半導体膜１５５の形成方法を以下に説明する。
スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法、熱Ｃ
ＶＤ法等などを用いて、酸化物半導体膜を形成する。次に、該酸化物半導体膜上にフォト
リソグラフィ工程によりマスクを形成した後、該マスクを用いて酸化物半導体膜をエッチ
ングすることで、酸化物半導体膜１５５を形成することができる。
スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合
ガスを適宜用いる。なお、希ガス及び酸素の混合ガスを用いる場合、希ガスに対する酸素
のガス比を高めることが好ましい。
また、ターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい
。
なお、酸化物半導体膜を形成する際に、例えば、スパッタリング法を用いる場合、基板
温度を１５０℃以上７５０℃以下、好ましくは１５０℃以上４５０℃以下、さらに好まし
くは２００℃以上３５０℃以下として、酸化物半導体膜を成膜することで、ＣＡＡＣ−Ｏ
Ｓ膜を形成することができる。
また、酸化物半導体膜としてＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用す
ることが好ましい。
成膜時の不純物混入を抑制することで、不純物によって結晶状態が崩れることを抑制で
きる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素、及び窒素など）
を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点
が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
原子層成膜（ＡＬＤ）を利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−
Ｚｎ−Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入し
てＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａ
Ｏ層を形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎＯ層を形成
する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ−
Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成してもよい
。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用
いてもよいが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガ
スにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いてもよい。また、Ｇａ（ＣＨ３）３ガスにか
えて、Ｇａ（Ｃ２Ｈ５）３ガスを用いてもよい。また、Ｚｎ（ＣＨ３）２ガスを用いても
よい。
なお、この後、加熱処理を行って、酸化物半導体膜１５５に含まれる水素、水等を脱離
させ、酸化物半導体膜１５５の水素濃度及び水濃度を低減してもよい。また、加熱処理に
より、酸化物半導体膜１５５から酸素が脱離し、欠陥を形成することができる。この結果
、のちに形成される酸化物半導体膜１５５ｂの水素濃度のばらつきを低減することができ
る。該加熱処理の温度は、代表的には、２５０℃以上６５０℃以下、好ましくは３００℃
以上５００℃以下とする。なお、該加熱処理の温度を、代表的には、３００℃以上４００
℃以下、好ましくは３２０℃以上３７０℃以下とすることで、大面積基板においても基板
の反りやシュリンクを低減することが可能であり、歩留まりが向上する。
当該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いるこ
とで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加
熱処理時間を短縮することが可能であり、加熱処理中の基板の反りを低減することが可能
であり、大面積基板において特に好ましい。
また、加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましく
は１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウ
ム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水
素、水等が含まれないことが好ましい。
希ガス１５４としては、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等を適宜
用いることができる。また、希ガス１５４を酸化物半導体膜１５５に添加する方法として
は、ドーピング法、イオン注入法等がある。または、希ガス１５４を含むプラズマに酸化
物半導体膜１５５を曝すことで、酸化物半導体膜１５５に希ガス１５４を添加することが
できる。
この結果、図２（Ｂ）に示すように、欠陥を含む酸化物半導体膜１５５ａを形成するこ
とができる。
次に、欠陥を含む酸化物半導体膜１５５ａを不純物を含む雰囲気で加熱する。不純物を
含む雰囲気としては、水素、窒素、水蒸気等のいずれか一以上を含む雰囲気がある。
または、欠陥を含む酸化物半導体膜１５５ａの表面を、ホウ素、リン、アルカリ金属、
アルカリ土類金属を含む溶液に曝した後、加熱処理を行う。
加熱処理は、酸化物半導体膜に不純物を供給できる条件を用いることが好ましく、代表
的には、加熱温度が２５０℃以上３５０℃以下であることが好ましい。３５０℃以下で加
熱処理を行うことで、酸化物半導体膜からの不純物の脱離を最小に抑えつつ、酸化物半導
体膜へ不純物を供給が可能である。なお、当該加熱処理においては、０．１Ｐａ以上、好
ましくは０．１Ｐａ以上１０１３２５Ｐａ以下、好ましくは１Ｐａ以上１３３Ｐａ以下の
圧力雰囲気で加熱することが好ましい。
この結果、図２（Ｃ）に示すように、導電性を有する酸化物半導体膜１５５ｂを形成す
ることができる。導電性を有する酸化物半導体膜１５５ｂは、欠陥と不純物を含む。導電
性を有する酸化物半導体膜１５５ｂは、欠陥及び不純物の作用により、酸化物半導体膜１
５５と比較して導電性が高まる。欠陥及び不純物の作用の一例としては、酸素欠損に水素
が入ることで、キャリアである電子が生成される。または、水素の一部が金属原子と結合
する酸素と結合することで、キャリアである電子が生成される。これらの作用により、酸
化物半導体膜の導電性が高まる。この結果、導電性を有する酸化物半導体膜１５５ｂは、
電極または配線として機能する。また、導電性を有する酸化物半導体膜１５５ｂは透光性
を有する。よって、透光性を有する電極または配線を形成することができる。
以上の工程により、導電性を有する酸化物半導体膜を形成することができる。
＜導電性を有する酸化物半導体膜１５５ｂの作製方法２＞
図２と異なる方法で、導電性を有する酸化物半導体膜１５５ｂを形成する方法について
、図３を用いて説明する。
図３（Ａ）に示すように、基板１５１上に絶縁膜１５３を形成した後、絶縁膜１５３上
に酸化物半導体膜１５５を形成する。次に、真空雰囲気で加熱処理を行う。真空雰囲気で
加熱処理を行うことで、酸化物半導体膜１５５から酸素が脱離するため、図３（Ｂ）に示
すように欠陥を有する酸化物半導体膜１５５ａを形成することができる。なお、図３（Ｂ
）に示す酸化物半導体膜１５５ａに含まれる欠陥の代表例としては、酸素欠損がある。
加熱処理は、酸化物半導体膜から酸素が脱離する条件を用いることが好ましく、代表的
には、３５０℃以上８００℃以下、好ましくは４５０℃以上８００℃以下であることが好
ましい。３５０℃以上で加熱処理を行うことで、酸化物半導体膜から酸素が脱離する。一
方、８００℃以下で加熱処理を行うことで、酸化物半導体膜における結晶構造を維持しつ
つ、酸化物半導体膜から酸素を脱離させることができる。さらには、真空雰囲気、代表的
には１×１０−７Ｐａ以上１０Ｐａ以下、好ましくは１×１０−７Ｐａ以上１Ｐａ以下、
好ましくは１×１０−７Ｐａ以上１×１０−１Ｐａ以下の圧力雰囲気で加熱することが好
ましい。
次に、図２（Ｂ）と同様の方法により、欠陥を含む酸化物半導体膜１５５ａを、不純物
を含む雰囲気で加熱する。不純物を含む雰囲気としては、水素、窒素、水蒸気等のいずれ
か一以上を含む雰囲気がある。
または、欠陥を含む酸化物半導体膜１５５ａの表面を、ホウ素、リン、アルカリ金属、
アルカリ土類金属を含む溶液に曝した後、加熱処理を行う。
この結果、図３（Ｃ）に示すように、導電性を有する酸化物半導体膜１５５ｂを形成す
ることができる。
＜導電性を有する酸化物半導体膜１５５ｂの作製方法３＞
図２及び図３と異なる方法で、導電性を有する酸化物半導体膜１５５ｂを形成する方法
について、図４を用いて説明する。
図４（Ａ）に示すように、基板１５１上に絶縁膜１５３を形成した後、絶縁膜１５３上
に酸化物半導体膜１５５を形成する。
次に、図４（Ｂ）に示すように、絶縁膜１５３及び酸化物半導体膜１５５上に水素を含
む絶縁膜１５７を形成する。絶縁膜１５７は、スパッタリング法、プラズマＣＶＤ法等を
用いて形成する。絶縁膜１５７を加熱しながら形成してもよい。また、絶縁膜１５７を形
成した後、加熱処理を行ってもよい。
絶縁膜１５７の形成方法として、スパッタリング法、プラズマＣＶＤ法等を用いること
で、酸化物半導体膜１５５にダメージが入り、欠陥が形成される。また、絶縁膜１５７に
含まれる水素が酸化物半導体膜１５５に移動する。これらの結果、図４（Ｃ）に示すよう
に、導電性を有する酸化物半導体膜１５５ｂを形成することができる。欠陥及び不純物の
作用により、酸化物半導体膜１５５と比較して導電性が高まるため、導電性を有する酸化
物半導体膜１５５ｂは、電極または配線として機能する。
＜変形例１＞
本実施の形態に示す導電性を有する酸化物半導体膜１５５ｂは、金属膜で形成される導
電膜と比較すると抵抗率が高い。このため、導電性を有する酸化物半導体膜１５５ｂに、
引き回し配線として、金属膜で形成される導電膜が接していることが好ましい。このよう
な構造について、図５を用いて説明する。
図５（Ａ）に、導電性を有する酸化物半導体膜及び該酸化物半導体膜に接する導電膜の
断面図を示す。
図５（Ａ）において、絶縁膜１５３と、絶縁膜１５３上の導電性を有する酸化物半導体
膜１５５ｂとが、基板１５１上に形成される。導電膜１５９は、導電性を有する酸化物半
導体膜１５５ｂ上に形成される。
また、図５（Ｂ）に示すように、絶縁膜１５３、導電性を有する酸化物半導体膜１５５
ｂ、及び導電膜１５９上に絶縁膜１５７が形成されてもよい。
また、図５（Ｃ）に示すように、絶縁膜１５７ａ上に導電性を有する酸化物半導体膜１
５５ｂが形成されてもよい。この場合、導電性を有する酸化物半導体膜１５５ｂ及び導電
膜１５９上に、絶縁膜１５３ａを設けることができる。
導電膜１５９は、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジル
コニウム、モリブデン、鉄、コバルト、銀、タンタル、またはタングステンからなる単体
金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、
シリコンを含むアルミニウム膜の単層構造、マンガンを含む銅膜の単層構造、チタン膜上
にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二
層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜
上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、マンガンを
含む銅膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜ま
たは窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン
膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そ
のモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、
さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造、マンガンを含
む銅膜上に銅膜を積層し、さらにその上にマンガンを含む銅膜を形成する三層構造等があ
る。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
＜変形例２＞
ここでは、導電性を有する酸化物半導体膜及び導電膜の変形例を図６を用いて説明する
。
図６において、絶縁膜１５３及び導電性を有する酸化物半導体膜１５５ｂの間に、導電
膜１５９を有してもよい。
なお、導電膜１５９は、本実施の形態の変形例１に示す導電膜１５９の構造を適宜用い
ることができる。
本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適
宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１に示す導電性を有する酸化物半導体膜を含む抵抗素子
について、図７乃至１０を用いて説明する。
図７に、半導体装置が有する抵抗素子の断面図を示す。
図７（Ａ）に示す抵抗素子１６０ａは、導電性を有する酸化物半導体膜１５５ｂと、該
導電性を有する酸化物半導体膜１５５ｂに接する一対の導電膜１６１、１６２を有する。
導電性を有する酸化物半導体膜１５５ｂ、一対の導電膜１６１、１６２はそれぞれ、基板
１５１上に形成された絶縁膜１５３上に設けられる。
また、一対の導電膜１６１、１６２がそれぞれ、単層、または２層以上の積層構造であ
ってもよい。一対の導電膜１６１、１６２は、実施の形態１に示す導電膜１５９と同様の
構造、材料及び形成方法を適宜用いることができる。
また、図７（Ｂ）に示す抵抗素子１６０ｂのように、絶縁膜１５３、導電性を有する酸
化物半導体膜１５５ｂ、及び一対の導電膜１６１、１６２上に、水素を含む膜で形成され
た絶縁膜１５７が形成されてもよい。
また、図７（Ｃ）に示す抵抗素子１６０ｃのように、水素を含む膜で形成された絶縁膜
１５７ａ上に、導電性を有する酸化物半導体膜１５５ｂ、及び一対の導電膜１６１、１６
２が形成されてもよい。この場合、導電性を有する酸化物半導体膜１５５ｂ及び一対の導
電膜１６１、１６２上に、絶縁膜１５３ａを設けることができる。
導電性を有する酸化物半導体膜１５５ｂは、一対の導電膜１６１、１６２と比べると抵
抗率が高い。このため、一対の導電膜１６１、１６２の間に導電性を有する酸化物半導体
膜１５５ｂを設けることで、抵抗素子として機能する。
導電性を有する酸化物半導体膜１５５ｂは、欠陥と不純物を含む。導電性を有する酸化
物半導体膜１５５ｂは、欠陥及び不純物の作用により、導電性が高まる。また、導電性を
有する酸化物半導体膜１５５ｂは、透光性を有する。この結果、透光性を有する抵抗素子
を形成することができる。
＜保護回路の回路図＞
ここで、本実施の形態に示す抵抗素子を用いた保護回路について、図８を用いて説明す
る。なお、ここでは、半導体装置として、表示装置を用いて説明するが、他の半導体装置
に、保護回路を用いることができる。
図８（Ａ）に、半導体装置に含まれる具体的な保護回路１７０ａの一例を示す。
図８（Ａ）に示す保護回路１７０ａは、配線１７１と、配線１７２との間に抵抗素子１
７３と、ダイオード接続されたトランジスタ１７４と、を有している。
抵抗素子１７３は、トランジスタ１７４に直列に接続する構成とすることにより、トラ
ンジスタ１７４に流れる電流値の制御、またはトランジスタ１７４自身の保護抵抗として
機能することができる。
また、配線１７１は、例えば、表示装置に含まれる走査線やデータ線、または端子部か
ら駆動回路部に引き回される配線に相当する。また、配線１７２は、例えば、ゲートドラ
イバ、またはソースドライバに電源を供給するための電源線の電位（ＶＤＤ、ＶＳＳまた
はＧＮＤ）が与えられる配線に相当する。または、配線１７２は、共通電位（コモン電位
）が与えられる配線（コモン線）に相当する。
配線１７２の一例としては、走査線駆動回路に電源を供給するための電源線、とくに低
い電位を供給する配線と接続される構成が好適である。なぜなら、ゲート信号線は、殆ど
の期間において、低い電位となっている。したがって、配線１７２の電位も低い電位とな
っていると、通常の動作時において、ゲート信号線から配線１７２へ漏れてしまう電流を
低減することが出来るからである。
図８（Ａ）においては、抵抗素子１７３は、ダイオード接続されたトランジスタと直列
に接続する構成を例示したが、これに限定されず、ダイオード接続されたトランジスタと
並列に接続することもできる。
次に、図８（Ｂ）に、複数のトランジスタ及び複数の抵抗素子で構成される保護回路を
示す。
図８（Ｂ）に示す保護回路１７０ｂは、トランジスタ１７４ａ、１７４ｂ、１７４ｃ、
１７４ｄと、抵抗素子１７３ａ、１７３ｂ、１７３ｃと、を有する。また、保護回路１７
０ｂは、表示装置に含まれる走査線駆動回路、信号線駆動回路、および画素部のいずれか
一以上と接続される配線１７５、１７６、１７７の間に設けられる。また、トランジスタ
１７４ａは、ソース電極としての機能を有する第１端子と、ゲート電極としての機能を有
する第２端子と、が接続され、ドレイン電極としての機能を有する第３端子と、配線１７
７と、が接続されている。トランジスタ１７４ｂは、ソース電極としての機能を有する第
１端子と、ゲート電極としての機能を有する第２端子と、が接続され、ドレイン電極とし
ての機能を有する第３端子と、トランジスタ１７４ａの第１端子と、が接続されている。
トランジスタ１７４ｃは、ソース電極としての機能を有する第１端子と、ゲート電極とし
ての機能を有する第２端子と、が接続され、ドレイン電極としての機能を有する第３端子
と、トランジスタ１７４ｂの第１端子と、が接続されている。トランジスタ１７４ｄは、
ソース電極としての機能を有する第１端子と、ゲート電極としての機能を有する第２端子
と、配線１７７及び配線１７５とが接続され、ドレイン電極としての機能を有する第３端
子と、トランジスタ１７４ｃの第１の端子が接続されている。また、抵抗素子１７３ａ、
１７３ｃ、は、配線１７７に設けられている。また、抵抗素子１７３ｂ、は、配線１７６
と、トランジスタ１７４ｂの第１端子およびトランジスタ１７４ｃの第３端子との間に設
けられている。
なお、配線１７５は、例えば、低電源電位ＶＳＳが与えられる電源線として用いること
ができる。また、配線１７６は、例えば、コモン線として用いることができる。また、配
線１７７は、例えば、高電源電位ＶＤＤが与えられる電源線として用いることができる。
図８（Ａ）及び図８（Ｂ）に示す抵抗素子に、本実施の形態に示す抵抗素子を適用する
ことができる。なお、抵抗素子に含まれる導電性を有する酸化物半導体膜の形状、具体的
には長さ、または幅を適宜調整することで、任意の抵抗値を有する抵抗素子とすることが
できる。図９に抵抗素子１６０ｄの一例を示す。図９（Ａ）は、抵抗素子１６０ｄの上面
図であり、図９（Ｂ）は図９（Ａ）の一点破線Ａ−Ｂにおける断面図である。図９に示す
抵抗素子１６０ｄのように、導電性を有する酸化物半導体膜１５５ｃの上面形状をジグザ
グ状とし、抵抗素子の抵抗値を制御することが可能である。
このように、保護回路１７０ｂは、複数のダイオード接続されたトランジスタと、複数
の抵抗素子により、構成されている。すなわち、保護回路１７０ｂは、ダイオード接続さ
れたトランジスタと抵抗素子を並列に組み合わせて用いることができる。
このように半導体装置に保護回路を設けることによって、ＥＳＤ（Ｅｌｅｃｔｒｏｓｔ
ａｔｉｃ Ｄｉｓｃｈａｒｇｅ）などにより発生する過電流に対する耐性を高めることが
できる。したがって、信頼性が高められた半導体装置を提供することができる。
さらに、保護回路として、抵抗素子を用い、該抵抗素子の抵抗値を任意に調整できるこ
とから、保護回路として用いるダイオード接続されたトランジスタ等も保護することが可
能となる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
＜変形例１＞
ここでは、抵抗素子の変形例を図１０を用いて説明する。
図１０に示す抵抗素子１６０ｇは、絶縁膜１５３及び導電性を有する酸化物半導体膜１
５５ｂの間に、一対の導電膜１６３、１６４を有する。
一対の導電膜１６３、１６４としては、実施の形態１に示す導電膜１５９の構造、材料
を適宜用いることができる。
本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適
宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、実施の形態１に示す導電性を有する酸化物半導体膜を含む容量素子
について、図１１及び図１２を用いて説明する。
図１１に、半導体装置が有する容量素子の断面図を示す。
図１１（Ａ）に示す容量素子１８０ａは、導電性を有する酸化物半導体膜１５５ｂと、
該導電性を有する酸化物半導体膜１５５ｂに接する絶縁膜１５７と、絶縁膜１５７を介し
て酸化物半導体膜１５５ｂと重なる導電膜１８１とを有する。また、導電性を有する酸化
物半導体膜１５５ｂまたは導電膜１８１に、引き回し配線として機能する導電膜が接して
形成されてもよい。ここでは、導電性を有する酸化物半導体膜１５５ｂに接する導電膜１
５９を示す。なお、導電性を有する酸化物半導体膜１５５ｂ、絶縁膜１５７、及び導電膜
１５９はそれぞれ、基板１５１上に形成された絶縁膜１５３上に設けられる。
導電膜１５９は、実施の形態１に示す導電膜１５９と同様の構造、材料及び形成方法を
適宜用いることができる。
また、図１１（Ｂ）に示す容量素子１８０ｂのように、絶縁膜１５７ａ上に導電性を有
する酸化物半導体膜１５５ｂ、及び導電膜１５９が形成されてもよい。この場合、導電性
を有する酸化物半導体膜１５５ｂ及び導電膜１８１の間に、絶縁膜１５３ａを設けること
ができる。
導電膜１８１は、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジル
コニウム、モリブデン、鉄、コバルト、銀、タンタル、またはタングステンからなる単体
金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、
シリコンを含むアルミニウム膜の単層構造、マンガンを含む銅膜の単層構造、チタン膜上
にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二
層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜
上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、マンガンを
含む銅膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜ま
たは窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン
膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そ
のモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、
さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造、マンガンを含
む銅膜上に銅膜を積層し、さらにその上にマンガンを含む銅膜を形成する三層構造等があ
る。
また、導電膜１８１として、導電膜１５９と同様の構造、材料を適宜用いることができ
る。
また、導電膜１８１として、透光性を有する導電膜を用いることができる。透光性を有
する導電膜は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むイン
ジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫
酸化物、ＩＴＯ（インジウム錫酸化物（ＩＴＯ、Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ））
、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物等を用いて形成する
ことができる。
導電性を有する酸化物半導体膜１５５ｂは、欠陥と不純物を含む。導電性を有する酸化
物半導体膜１５５ｂは、欠陥及び不純物の作用により、導電性が高まる。また、導電性を
有する酸化物半導体膜１５５ｂは、透光性を有する。導電膜１８１として、透光性を有す
る導電膜を用いることで、透光性を有する容量素子を形成することができる。
＜変形例２＞
図１２に示す容量素子１８０ｅは、絶縁膜１５３及び導電性を有する酸化物半導体膜１
５５ｂの間に、導電膜１５９を有する。
本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適
宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、酸化物半導体膜（以下、ＩＧＺＯと示す。）中に水（以下、Ｈ２Ｏ
と示す。）が入り、Ｈ２ＯがＨとＯＨに分解した場合における、ＨとＯＨの挙動について
説明する。
＜１．ＩＧＺＯ中のＨ２Ｏ＞
はじめに、ＩＧＺＯ中のＨ２Ｏの影響を調べるために、ＩＧＺＯにＨ２Ｏが添加された
モデルの計算を行った。具体的な計算内容を以下に示す。
ＩｎＧａＺｎＯ４結晶モデル（１１２原子）に対してＨ２Ｏ分子を配置し、構造最適化
計算を行った。計算モデルを図１３に示す。図１３中の１、２、３はＨ２Ｏの初期配置を
示す。
計算条件を表１に示す。Ｈ２Ｏが添加されたモデルの最適化後の構造を図１４に示す。
Figure 2021168388
いずれのモデルにおいても、Ｈ２ＯはＨとＯＨに分解した。よって、ＩＧＺＯ中ではＨ
２Ｏ分子としては安定に存在し難く、ＩＧＺＯ中のＨ２ＯはＨとＯＨに分解することが分
かる。
次にＩＧＺＯ中のＨとＯＨについて説明する。
＜２．ＩＧＺＯ中のＨ＞
＜２−（１） Ｈの拡散＞
ここでは、ＩＧＺＯ結晶における水素移動の起こりやすさを、水素移動経路上の活性化
障壁の観点から評価した。なお、水素の移動様式には、１つの酸素から他の酸素へのホッ
ピング、および一つの酸素上における移動を想定した。
水素の拡散経路を検討した単結晶ＩＧＺＯ（ｃ−ＩＧＺＯ）中の領域区分の模式図を図
１５に示す。ここでは、図１５に示す、ＩｎＯ２領域、（Ｇａ，Ｚｎ）Ｏ領域、及びＩｎ
Ｏ２−（Ｇａ，Ｚｎ）Ｏ領域内それぞれにおける経路（ａｂ面内方向）、および各領域を
横切る経路（ｃ軸方向）について検討した。
活性化障壁の評価には、第一原理電子状態・分子動力学計算パッケージＶＡＳＰ（Ｖｉ
ｅｎｎａ ａｂ ｉｎｉｔｉｏ ｓｉｍｕｌａｔｉｏｎ ｐａｃｋａｇｅ）を用いて行い
、化学反応経路探索手法であるＮＥＢ（Ｎｕｄｇｅｄ Ｅｌａｓｔｉｃ Ｂａｎｄ）法を
援用した。ＮＥＢ法とは初期状態と最終状態からその２つの状態を結ぶ状態の中で必要な
エネルギーが最も低くなる状態を探しだす手法である。
＜＜ＩｎＯ２面と（Ｇａ，Ｚｎ）Ｏ面の中間領域＞＞
図１６に、ＩｎＯ２面と（Ｇａ，Ｚｎ）Ｏ面の間の領域の水素移動経路と、その経路上
での活性化障壁を示す。ただし、経路上で最も安定な構造を基準とし、該構造のエネルギ
ーをエネルギーの原点とした。図１６（Ａ）及び図１６（Ｃ）は、水素の移動の様子を示
し、それぞれ経路Ａ、経路Ｂとする。なお、図１６（Ａ）乃至図１６（Ｄ）において、数
字は水素の移動の順番を示す。経路Ａでは、水素が３から４に向かう経路について、直線
的な経路である。一方、経路Ｂでは、水素が３から４に向かう経路について、５を経由し
た経路である。
また、図１６（Ｂ）は、経路Ａにおいて、水素が１から４迄移動する経路における活性
化障壁の計算結果を示し、図１６（Ｄ）は、経路Ｂにおいて、水素が１から４迄、５を経
由して移動する経路における活性化障壁の計算結果を示す。
図１６（Ｂ）と比較して、図１６（Ｄ）に示す活性化障壁の方が小さいため、水素が３
から４に向かう場合、経路上の障壁が低い経路Ｂが起こりやすいと考えられる。すなわち
、水素がＩｎＯ２面と（Ｇａ，Ｚｎ）Ｏ面の間領域を移動する際には、経路上の障壁が低
い経路Ｂが起こりやすいことが期待される。
＜＜（Ｇａ，Ｚｎ）Ｏ領域＞＞
次に、（Ｇａ，Ｚｎ）Ｏ領域における水素移動経路と、その経路上での活性化障壁を、
図１７に示す。ただし、経路上で最も安定な構造を基準とし、該構造をエネルギー原点と
した。図１７（Ａ）は、（Ｇａ，Ｚｎ）Ｏ領域における水素移動経路における水素の移動
の様子を示す。図１７（Ａ）において、数字は水素の移動の順番を示す。図１７（Ｂ）は
、図１７（Ａ）において、水素が１から４迄移動する経路における、活性化障壁の計算結
果を示す。
図１７（Ｂ）から、（Ｇａ，Ｚｎ）Ｏ領域における水素移動では、活性化障壁は０．１
６ｅＶ程度と低いことが分かる。障壁の高さのみを考えたとき、水素が（Ｇａ，Ｚｎ）Ｏ
領域に存在する場合は、ＩｎＯ２面と（Ｇａ，Ｚｎ）Ｏ面の間の領域に存在する場合と比
較して、水素移動の頻度は高くなると予想される。
＜＜ＩｎＯ２領域＞＞
次に、ＩｎＯ２領域における水素移動経路と、その経路上での活性化障壁を図１８に示
す。ただし、経路上で最も安定な構造を基準とし、該構造をエネルギー原点とした。図１
８（Ａ）は、ＩｎＯ２領域における水素移動経路における水素の移動の様子を示す。図１
８（Ａ）において、数字は水素の移動の順番を示す。図１８（Ｂ）は、図１８（Ａ）にお
いて、水素が１から４迄移動する経路における、活性化障壁の計算結果を示す。
図１８から、他の領域における経路と比較して、活性化障壁が非常に大きくなっている
ことが分かる。したがって、他の領域に比べてＩｎＯ２領域では、水素移動は起こりにく
いと考えられる。
次に、ｃ軸方向に沿った水素移動経路とその経路上での活性化障壁を、図１９に示す。
ただし、経路上で最も安定な構造を基準とし、該構造をエネルギー原点とした。図１９（
Ａ）は、ｃ軸方向に沿った水素移動経路における水素の移動の様子を示す。図１９（Ａ）
において、数字は水素の移動の順番を示す。図１９（Ｂ）は、図１９（Ａ）において、水
素が１から８迄移動する経路における、活性化障壁の計算結果を示す。
図１９から、（Ｇａ，Ｚｎ）Ｏ領域へ入る、あるいは出る際に大きな活性化障壁が存在
することが分かる。これは水素移動の経路がＭ（金属）−Ｏ結合を遮るためと考えられる
。また、ＩｎＯ２領域の拡散でも大きな障壁の存在が確認される。このため、ｃ軸方向へ
の連続した水素の移動は、その頻度が少ないと予想される。なお、活性化障壁が大きい原
因として、Ｉｎのイオン半径が大きいことが一因と考えられる。
ここで、計算により得られた活性化障壁と以下の数式１より、反応頻度（Γ）を算出し
た。
Figure 2021168388
ここで、Ｅａは経路最大活性化障壁、ｋＢはボルツマン定数、Ｔは絶対温度、νは頻度
因子を示す。
最後に、各経路上の最大障壁高さを用いて見積もった移動頻度を表２に示す。
Figure 2021168388
２７℃、４５０℃共に、ＩｎＯ２面と（Ｇａ，Ｚｎ）Ｏ面の間の領域、および（Ｇａ，
Ｚｎ）Ｏ領域における移動頻度が最も高く、一方、ＩｎＯ２領域（ｃ軸方向）では高い活
性化障壁のため、移動頻度が低い傾向にあることが分かった。すなわち、完全な結晶系で
は水素は優先的にａｂ面に沿って拡散することを示唆している。しかし、４５０℃の加熱
処理においては、ＨはＩＧＺＯ膜中を十分拡散することが分かった。
＜２−（２）．酸素欠損ＶＯのできやすいサイト＞
金属−酸素間結合の強さは金属の種類や価数によって異なるため、ＩＧＺＯ中の酸素欠
損ＶＯのできやすさは、結合相手の金属の種類、数、距離等で差が生じると考えられる。
そこで、ＩｎＧａＺｎＯ４結晶モデルに対して酸素欠損のできやすさを計算した。
計算にはＩｎＧａＺｎＯ４結晶モデル（１１２原子）を用いた。このモデルを図２０に
示す。（Ｇａ，Ｚｎ）Ｏ領域内のＧａおよびＺｎは、エネルギー的に安定となるような配
置をとった。この時、結合相手と数より、酸素サイトの種類は４つとなる（図２０中に示
す１から４）。各酸素サイトについて表３に示す。
Figure 2021168388
上記モデルから酸素サイトの酸素を一個引き抜くことで、酸素欠損モデルを作成し、構
造最適化後の全エネルギーの比較を行った。計算条件を表４に示す。
Figure 2021168388
最適化された構造に対する全エネルギーの比較を行った。酸素サイト４の酸素欠損モデ
ルの全エネルギーを基準（０．０ｅＶ）として、全エネルギーの相対値を図２１に示す。
図２１より、酸素欠損が形成されやすいのは酸素サイト４であり、酸素サイト２も比較的
形成されやすいと考えられる。一方、酸素サイト１及び酸素サイト３については、酸素サ
イト２や酸素サイト４と比べると形成されにくいと考えられる。
＜２−（３）． ＨＯの形成しやすさ及び安定性＞
ＩＧＺＯ中では、特に加熱処理時にはＨは拡散するという計算結果を、＜２−（１）
Ｈの拡散＞において説明した。そこで、ここでは、酸素欠損ＶＯが存在する場合、Ｈは酸
素欠損ＶＯに入りやすいか否かについて計算を行った。ここで、酸素欠損ＶＯにＨがある
状態をＨＯ（ＶＯＨと表記する場合もある。）と表記する。
図２２に示すように、計算にはＩｎＧａＺｎＯ４結晶モデルを用いた。ここで、ＨＯ中
のＨがＶＯから出ていき、酸素と結合する反応経路の活性化障壁（Ｅａ）をＮＥＢ法を用
いて計算した。計算条件を表５に示す。
Figure 2021168388
 はじめに、＜２−（２）．酸素欠損（ＶＯ）のできやすいサイト＞の計算結果をもとに
、酸素欠損ＶＯを形成しやすい酸素サイトが２つある。はじめに、酸素欠損ＶＯを形成し
やすい酸素サイトとして、３個のＩｎと１個のＺｎと結合した酸素サイト（図２２に示す
１）について計算を行った。
初期状態のモデルを図２３（Ａ）に示し、最終状態のモデルを図２３（Ｂ）に示す。ま
た、初期状態及び最終状態において、算出した活性化障壁（Ｅａ）を図２４に示す。なお
、ここでの初期状態とは、酸素欠損ＶＯ中にＨがある状態（ＨＯ）であり、最終状態とは
、酸素欠損ＶＯと、１個のＧａ及び２個のＺｎと結合した酸素とＨとが結合した状態（Ｈ
−Ｏ）を有する構造である。
計算の結果、酸素欠損ＶＯ中のＨが他のＯと結合するには約１．５２ｅＶのエネルギー
が必要であるのに対して、Ｏと結合したＨが酸素欠損ＶＯ中に入るには約０．４６ｅＶの
エネルギーが必要であった。
ここで、計算により得られた活性化障壁（Ｅａ）と上記の数式１より、反応頻度（Γ）
を算出した。なお、数式１において、ｋＢはボルツマン定数であり、Ｔは絶対温度である
。
頻度因子ν＝１０１３［１／ｓｅｃ］と仮定して３５０℃における反応頻度を算出した
。図２３（Ａ）に示すモデルから図２３（Ｂ）に示すモデルへＨが移動する頻度は５．５
２×１００［１／ｓｅｃ］であった。また、図２３（Ｂ）に示すモデルから図２３（Ａ）
に示すモデルへＨが移動する頻度は１．８２×１０９［１／ｓｅｃ］であった。このこと
から、ＩＧＺＯ中を拡散するＨは、近くに酸素欠損ＶＯがあるとＨＯを形成しやすく、一
旦ＨＯを形成すると酸素欠損ＶＯから放出されにくいと考えられる。
次に、＜２−（２）．酸素欠損ＶＯのできやすいサイト＞の計算結果をもとに、酸素欠
損ＶＯを形成しやすい酸素サイトとして、１個のＧａと２個のＺｎと結合した酸素サイト
（図２２に示す２）について計算を行った。
初期状態のモデルを図２５（Ａ）に示し、最終状態のモデルを図２５（Ｂ）に示す。ま
た、初期状態及び最終状態において、算出した活性化障壁（Ｅａ）を図２６に示す。なお
、ここでの初期状態とは、酸素欠損ＶＯ中にＨがある状態（ＨＯ）であり、最終状態とは
、酸素欠損ＶＯと、１個のＧａ及び２個のＺｎと結合した酸素とＨとが結合した状態（Ｈ
−Ｏ）を有する構造である。
計算の結果、酸素欠損ＶＯ中のＨが他のＯと結合するには約１．７５ｅＶのエネルギー
が必要であるのに対して、Ｏと結合したＨが酸素欠損ＶＯ中に入るには約０．３５ｅＶの
エネルギーが必要であった。
また、計算により得られた活性化障壁（Ｅａ）と上記の数式１より、反応頻度（Γ）を
算出した。
頻度因子ν＝１０１３［１／ｓｅｃ］と仮定して３５０℃における反応頻度を算出した
。図２５（Ａ）に示すモデルから図２５（Ｂ）に示すモデルへＨが移動する頻度は７．５
３×１０−２［１／ｓｅｃ］であった。また、図２５（Ｂ）に示すモデルから図２５（Ａ
）に示すモデルへＨが移動する頻度は１．４４×１０１０［１／ｓｅｃ］であった。この
ことから、一旦ＨＯを形成すると酸素欠損ＶＯからＨは放出されにくいと考えられる。
以上のことから、加熱処理時にＩＧＺＯ中のＨは拡散し易く、酸素欠損ＶＯがある場合
は酸素欠損ＶＯの中に入ってＨｏとなりやすいことが分かった。
＜２−（４）． ＨＯの遷移レベル＞
ＩＧＺＯ中において酸素欠損ＶＯとＨが存在する場合、＜２−（３）． ＨＯの形成し
やすさ及び安定性＞で示した、ＮＥＢ法を用いた計算より、酸素欠損ＶＯとＨはＨＯを形
成しやすく、さらにＨＯは安定であると考えられる。そこで、ＨＯがキャリアトラップに
関与するかを調べるため、ＨＯの遷移レベルの算出を行った。
計算にはＩｎＧａＺｎＯ４結晶モデル（１１２原子）を用いた。モデルを図２２に示す
。酸素欠損ＶＯのできやすい酸素サイトは、３個のＩｎと１個のＺｎと結合した酸素（図
２２に示す１）、あるいは１個のＧａと２個のＺｎと結合した酸素（図２２に示す２）で
あったので、酸素サイト１および酸素サイト２に対してＨＯモデルを作成し、遷移レベル
の算出を行った。計算条件を表６に示す。
Figure 2021168388
実験値に近いバンドギャップが出るよう、交換項の混合比を調整したことで、欠陥のな
いＩｎＧａＺｎＯ４結晶モデルのバンドギャップは３．０８ｅＶとなり、実験値の３．１
５ｅＶと近い結果となった。
欠陥Ｄをもつモデルの遷移レベル（ε（ｑ／ｑ’））は、以下の数式２により算出され
る。なお、ΔＥ（Ｄｑ）は欠陥Ｄの電荷ｑにおける形成エネルギーであり、数式３より算
出される。
Figure 2021168388
Figure 2021168388
数式２及び数式３において、Ｅｔｏｔ（Ｄｑ）は欠陥Ｄを含むモデルの電荷ｑにおける
全エネルギー、Ｅｔｏｔ（ｂｕｌｋ）は欠陥のないモデル（完全結晶）の全エネルギー、
Δｎｉは欠陥に関する原子ｉの増減数、μｉは原子ｉの化学ポテンシャル、εＶＢＭは欠
陥のないモデルにおける価電子帯上端のエネルギー、ΔＶｑは静電ポテンシャルに関する
補正項、ＥＦはフェルミエネルギーである。
算出したＨＯの遷移レベルを図２７に示す。図２７中の数値は伝導帯下端からの深さで
ある。図２７より、酸素サイト１に対するＨＯの遷移レベルは伝導帯下端の下０．０５ｅ
Ｖに存在し、酸素サイト２に対するＨＯの遷移レベルは伝導帯下端の下０．１１ｅＶに存
在するため、それぞれのＨＯは、電子トラップに関与すると考えられる。すなわち、ＨＯ
はドナーとして振る舞うことが明らかになった。また、ＨＯを有するＩＧＺＯは導電性を
有することが明らかになった。
＜２−（５）．表面でのＨ２Ｏ脱離＞
次に、加熱処理により、ＩＧＺＯ中のＨが、表面からＨ２Ｏとして脱離する過程につい
て計算を行った。
ＩｎＧａＺｎＯ４結晶モデルの表面を劈開面と仮定した。すなわち、（Ｇａ，Ｚｎ）Ｏ
面を最表面としたモデル（原子数：１１２個）を用いた。計算モデルを図２８に、計算条
件を表７に示す。
Figure 2021168388
２個の水素がＩｎＯ２層のＯと結合したＩｎＧａＺｎＯ４表面モデルを反応経路の初期
構造とし、Ｈ２Ｏ脱離過程に関して、以下のステップの計算を行った。
（１）から（２） １個目のＨが表面のＯの内側に結合するステップ
（２）から（３） １個目のＨが表面のＯの外側に出るステップ
（３）から（４） ２個目のＨが近づくステップ
（４）から（５） ２個目のＨが表面のＯＨの内側に結合するステップ
（５）から（６） ２個目のＨが表面上に出るステップ
（６）から（７） Ｈ２Ｏが脱離するステップ
上記ステップの反応過程におけるモデルの構造を図２９に示し、初期構造をエネルギー
の基準（０．００ｅＶ）とした時のエネルギー変化を図３０に示す。なお、図３０におい
て、上側は、図２９の（１）から（７）、それぞれにおけるエネルギー変化を示し、下側
は、（１）から（７）それぞれにおいてＩＧＺＯとその表面におけるＯとＨの反応の模式
図を示した。
計算の結果、表面のＯの１つに２個のＨが結合した状態から、Ｈ２Ｏが脱離し酸素欠損
ＶＯが形成される反応過程（（６）から（７）のステップ）において、１．０４ｅＶと最
もエネルギーが高いことが分かった。そこで、（６）から（７）のステップの反応頻度（
Γ）を、数式１より算出した。
頻度因子ν＝１×１０１３［１／ｓｅｃ］と仮定して反応頻度を算出したところ、３５
０℃では、反応頻度Γ＝３．６６×１０４［１／ｓｅｃ］であった。このことから、Ｈが
Ｈ２Ｏとして脱離し、酸素欠損ＶＯが形成される反応は実際のプロセス内で起こりうると
考えられる。
（実施の形態５）
本実施の形態では、本発明の一態様である表示装置について、図面を用いて説明する。
本実施の形態では、実施の形態１に示す導電性を有する酸化物半導体膜を含む容量素子を
有する表示装置について、図３１乃至図３３を用いて説明する。
図３１（Ａ）に、表示装置の一例を示す。図３１（Ａ）に示す表示装置は、画素部１０
１と、走査線駆動回路１０４と、信号線駆動回路１０６と、各々が平行または略平行に配
設され、且つ走査線駆動回路１０４によって電位が制御されるｍ本の走査線１０７と、各
々が平行または略平行に配設され、且つ信号線駆動回路１０６によって電位が制御される
ｎ本の信号線１０９と、を有する。さらに、画素部１０１はマトリクス状に配設された複
数の画素１０３を有する。また、信号線１０９に沿って、各々が平行または略平行に配設
された容量線１１５を有してもよい。なお、容量線１１５は、走査線１０７に沿って、各
々が平行または略平行に配設されていてもよい。また、走査線駆動回路１０４及び信号線
駆動回路１０６をまとめて駆動回路部という場合がある。
なお、表示装置は、複数の画素を駆動させる駆動回路等を含む。また、表示装置は、別
の基板上に配置された制御回路、電源回路、信号生成回路及びバックライトモジュール等
を含み、液晶モジュールとよばれることもある。
各走査線１０７は、画素部１０１においてｍ行ｎ列に配設された画素１０３のうち、い
ずれかの行に配設されたｎ個の画素１０３と電気的に接続される。また、各信号線１０９
は、ｍ行ｎ列に配設された画素１０３のうち、いずれかの列に配設されたｍ個の画素１０
３に電気的と接続される。ｍ、ｎは、ともに１以上の整数である。また、各容量線１１５
は、ｍ行ｎ列に配設された画素１０３のうち、いずれかの列に配設されたｍ個の画素１０
３と電気的に接続される。なお、容量線１１５が、走査線１０７に沿って、各々が平行ま
たは略平行に配設されている場合は、ｍ行ｎ列に配設された画素１０３のうち、いずれか
の行に配設されたｎ個の画素１０３に電気的に接続される。
なお、液晶表示装置がＦＦＳ駆動の場合、容量線は設けられず、コモン線またはコモン
電極が容量線として機能する。
なお、ここでは、一画素とは、走査線及び信号線で囲まれ、且つ一つの色を示す領域の
ことをいう。このため、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるカラー表示装置の場
合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成される。
なお、Ｒ（赤）Ｇ（緑）Ｂ（青）に、イエロー、シアン、マゼンタなどの画素を加えるこ
とで、色の再現性を高めることができる。また、Ｒ（赤）Ｇ（緑）Ｂ（青）に、Ｗ（白）
の画素を加えることで表示装置の消費電力を低下することができる。また、液晶表示装置
の場合、Ｗ（白）の画素をＲ（赤）Ｇ（緑）Ｂ（青）ごとに加えることで、液晶表示装置
の明るさを高めることが可能であるため、バックライトの明るさを抑制できる。この結果
、液晶表示装置の消費電力を低減することが可能である。
図３１（Ｂ）、（Ｃ）は、図３１（Ａ）に示す表示装置の画素１０３に用いることがで
きる回路構成の一例を示している。
図３１（Ｂ）に示す画素１０３は、液晶素子１２１と、トランジスタ１０２と、容量素
子１０５と、を有する。
液晶素子１２１の一対の電極の一方の電位は、画素１０３の仕様に応じて適宜設定され
る。液晶素子１２１は、書き込まれるデータにより配向状態が設定される。また、複数の
画素１０３のそれぞれが有する液晶素子１２１の一対の電極の一方に共通の電位（コモン
電位）を与えてもよい。また、各行の画素１０３毎の液晶素子１２１の一対の電極の一方
に異なる電位を与えてもよい。
なお、液晶素子１２１は、液晶の光学的変調作用によって光の透過または非透過を制御
する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦
方向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子１２１とし
ては、ネマチック液晶、コレステリック液晶、スメクチック液晶、サーモトロピック液晶
、ライオトロピック液晶、強誘電液晶、反強誘電液晶等が挙げられる。
液晶素子１２１を有する表示装置の駆動方法としては、例えば、ＴＮモード、ＶＡモー
ド、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅ
ｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉ
ｎｇｅｎｃｅ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ
Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、またはＴＢＡ（Ｔｒａｎ
ｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。ただし、こ
れに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
また、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶とカイラル剤とを含む液晶組成物
により液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と
短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。
図３１（Ｂ）に示す画素１０３の構成において、トランジスタ１０２のソース電極及び
ドレイン電極の一方は、信号線１０９に電気的に接続され、他方は液晶素子１２１の一対
の電極の他方に電気的に接続される。また、トランジスタ１０２のゲート電極は、走査線
１０７に電気的に接続される。トランジスタ１０２は、オン状態またはオフ状態になるこ
とにより、データ信号のデータの書き込みを制御する機能を有する。
図３１（Ｂ）に示す画素１０３の構成において、容量素子１０５の一対の電極の一方は
、電位が供給される容量線１１５に電気的に接続され、他方は、液晶素子１２１の一対の
電極の他方に電気的に接続される。なお、容量線１１５の電位の値は、画素１０３の仕様
に応じて適宜設定される。容量素子１０５は、書き込まれたデータを保持する保持容量と
しての機能を有する。
また、図３１（Ｃ）に示す画素１０３は、表示素子のスイッチングを行うトランジスタ
１３３と、画素の駆動を制御するトランジスタ１０２と、トランジスタ１３５と、容量素
子１０５と、発光素子１３１と、を有する。
トランジスタ１３３のソース電極及びドレイン電極の一方は、データ信号が与えられる
信号線１０９に電気的に接続される。さらに、トランジスタ１３３のゲート電極は、ゲー
ト信号が与えられる走査線１０７に電気的に接続される。
トランジスタ１３３は、オン状態またはオフ状態になることにより、データ信号のデー
タの書き込みを制御する機能を有する。
トランジスタ１０２のソース電極及びドレイン電極の一方は、アノード線として機能す
る配線１３７と電気的に接続され、トランジスタ１０２のソース電極及びドレイン電極の
他方は、発光素子１３１の一方の電極に電気的に接続される。さらに、トランジスタ１０
２のゲート電極は、トランジスタ１３３のソース電極及びドレイン電極の他方、及び容量
素子１０５の一方の電極に電気的に接続される。
トランジスタ１０２は、オン状態またはオフ状態になることにより、発光素子１３１に
流れる電流を制御する機能を有する。
トランジスタ１３５のソース電極及びドレイン電極の一方はデータの基準電位が与えら
れる配線１３９と接続され、トランジスタ１３５のソース電極及びドレイン電極の他方は
、発光素子１３１の一方の電極、及び容量素子１０５の他方の電極に電気的に接続される
。さらに、トランジスタ１３５のゲート電極は、ゲート信号が与えられる走査線１０７に
電気的に接続される。
トランジスタ１３５は、発光素子１３１に流れる電流を調整する機能を有する。例えば
、発光素子１３１が劣化等により、発光素子１３１の内部抵抗が上昇した場合、トランジ
スタ１３５のソース電極及びドレイン電極の一方が接続された配線１３９に流れる電流を
モニタリングすることで、発光素子１３１に流れる電流を補正することができる。配線１
３９に与えられる電位としては、例えば、０Ｖとすることができる。
容量素子１０５の一対の電極の一方は、トランジスタ１０２のゲート電極、及びトラン
ジスタ１３３のソース電極及びドレイン電極の他方と電気的に接続され、容量素子１０５
の一対の電極の他方は、トランジスタ１３５のソース電極及びドレイン電極の他方、及び
発光素子１３１の一方の電極に電気的に接続される。
図３１（Ｃ）に示す画素１０３の構成において、容量素子１０５は、書き込まれたデー
タを保持する保持容量としての機能を有する。
発光素子１３１の一対の電極の一方は、トランジスタ１３５のソース電極及びドレイン
電極の他方、容量素子１０５の他方、及びトランジスタ１０２のソース電極及びドレイン
電極の他方と電気的に接続される。また、発光素子１３１の一対の電極の他方は、カソー
ドとして機能する配線１４１に電気的に接続される。
発光素子１３１としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子とも
いう）などを用いることができる。ただし、発光素子１３１としては、これに限定されず
、無機材料からなる無機ＥＬ素子を用いても良い。
なお、配線１３７及び配線１４１の一方には、高電源電位ＶＤＤが与えられ、他方には
、低電源電位ＶＳＳが与えられる。図３１（Ｃ）に示す構成においては、配線１３７に高
電源電位ＶＤＤを、配線１４１に低電源電位ＶＳＳを、それぞれ与える構成としている。
なお、図３１（Ｂ）及び図３１（Ｃ）では、表示素子として、液晶素子１２１や発光素
子１３１を用いた例を示したが、本発明の実施形態の一態様は、これに限定されない。様
々な表示素子を用いることも可能である。例えば、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑
色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電
子放出素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラ
ズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム
）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・
マイクロ・シャッター）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、
シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッ
ティング素子、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的
作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するもの
がある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子
放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥ
Ｄ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏ
ｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用い
た表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶
ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプ
レイ）などがある。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子
ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現
する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するように
すればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有す
るようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設
けることも可能である。これにより、さらに、消費電力を低減することができる。
次に、表示装置に含まれる素子基板の具体的な構成について説明する。ここでは、画素
１０３に液晶素子を用いた液晶表示装置の具体的な例について説明する。ここでは、図３
１（Ｂ）に示す画素１０３の上面図を図３２に示す。
ここでは、表示装置としてＦＦＳ駆動の液晶表示装置を用い、該液晶表示装置に含まれ
る複数の画素１０３ａ、１０３ｂ、１０３ｃの上面図を図３２に示す。
図３２において、走査線として機能する導電膜１３は、信号線として機能する導電膜に
略直交する方向（図中左右方向）に延伸して設けられている。信号線として機能する導電
膜２１ａは、走査線として機能する導電膜に略直交する方向（図中上下方向）に延伸して
設けられている。なお、走査線として機能する導電膜１３は、走査線駆動回路１０４（図
３１を参照。）と電気的に接続されており、信号線として機能する導電膜２１ａは、信号
線駆動回路１０６（図３１を参照。）に電気的に接続されている。
トランジスタ１０２は、走査線として機能する導電膜及び信号線として機能する導電膜
が交差する領域に設けられている。トランジスタ１０２は、ゲート電極として機能する導
電膜１３、ゲート絶縁膜（図３２に図示せず。）、ゲート絶縁膜上に形成されたチャネル
領域が形成される酸化物半導体膜１９ａ、ソース電極及びドレイン電極として機能する導
電膜２１ａ、２１ｂにより構成される。なお、導電膜１３は、走査線として機能する導電
膜としても機能し、酸化物半導体膜１９ａと重畳する領域がトランジスタ１０２のゲート
電極として機能する。また、導電膜２１ａは、信号線として機能する導電膜としても機能
し、酸化物半導体膜１９ａと重畳する領域がトランジスタ１０２のソース電極またはドレ
イン電極として機能する。また、図３２において、走査線として機能する導電膜は、上面
形状において端部が酸化物半導体膜１９ａの端部より外側に位置する。このため、走査線
として機能する導電膜はバックライトなどの光源からの光を遮る遮光膜として機能する。
この結果、トランジスタに含まれる酸化物半導体膜１９ａに光が照射されず、トランジス
タの電気特性の変動を抑制することができる。
また、トランジスタ１０２において、酸化物半導体膜１９ａと重なる有機絶縁膜３１を
有する。有機絶縁膜３１は、無機絶縁膜（図３２に図示せず。）を介して、酸化物半導体
膜１９ａ、特に、酸化物半導体膜１９ａであって且つ導電膜２１ａ、２１ｂの間の領域と
重なる。
トランジスタ１０ごとに有機絶縁膜３１が分離して形成されているため、外部からの水
が有機絶縁膜３１を通じて液晶表示装置内に拡散しないため、液晶表示装置内に設けられ
るトランジスタの電気特性のばらつきを低減することが可能である。
また、導電膜２１ｂは、導電性を有する酸化物半導体膜１９ｂと電気的に接続する。ま
た、導電性を有する酸化物半導体膜１９ｂ上において、絶縁膜を介してコモン電極２９が
設けられている。導電性を有する酸化物半導体膜１９ｂ上に設けられる絶縁膜において、
一点破線で示す開口部４０が設けられている。開口部４０において、導電性を有する酸化
物半導体膜１９ｂは、窒化物絶縁膜（図３２に図示せず。）と接する。
コモン電極２９は、信号線として機能する導電膜２１ａと交差する方向に延伸した縞状
の領域を有する。また、該縞状の領域は、信号線として機能する導電膜２１ａと平行また
は略平行な方向に延伸した領域と接続する。このため、画素において、縞状の領域を有す
るコモン電極２９は、各縞状の領域が同電位である。
容量素子１０５は、導電性を有する酸化物半導体膜１９ｂ、及びコモン電極２９が重な
る領域で形成される。導電性を有する酸化物半導体膜１９ｂ及びコモン電極２９は透光性
を有する。即ち、容量素子１０５は透光性を有する。
図３２に示すように、ＦＦＳモードの液晶表示装置において、信号線として機能する導
電膜と交差する方向に延伸した縞状の領域を有するコモン電極が設けられるため、コント
ラストの優れた表示装置を作製することができる。
また、容量素子１０５は透光性を有するため、画素１０３内に容量素子１０５を大きく
（大面積に）形成することができる。従って、開口率を高めつつ、代表的には５０％以上
、好ましくは６０％以上とすることが可能であると共に、容量値を増大させた表示装置を
得ることができる。例えば、解像度の高い表示装置、例えば液晶表示装置においては、画
素の面積が小さくなり、容量素子の面積も小さくなる。このため、解像度の高い表示装置
において、容量素子に蓄積される容量値が小さくなる。しかしながら、本実施の形態に示
す容量素子１０５は透光性を有するため、当該容量素子を画素に設けることで、各画素に
おいて十分な容量値を得つつ、開口率を高めることができる。代表的には、画素密度が２
００ｐｐｉ以上、さらには３００ｐｐｉ以上、更には５００ｐｐｉ以上である高解像度の
表示装置に好適に用いることができる。
また、液晶表示装置において、容量素子の容量値を大きくするほど、電界を加えた状況
において、液晶素子の液晶分子の配向を一定に保つことができる期間を長くすることがで
きる。静止画を表示させる場合、当該期間を長くできるため、画像データを書き換える回
数を低減することが可能であり、消費電力を低減することができる。また、本実施の形態
に示す構造により、高解像度の表示装置においても、開口率を高めることができるため、
バックライトなどの光源の光を効率よく利用することができ、表示装置の消費電力を低減
することができる。
次いで、図３２の一点鎖線Ａ−Ｂ、Ｃ−Ｄにおける断面図を図３３に示す。図３３に示
すトランジスタ１０２は、チャネルエッチ型のトランジスタである。なお、一点破線Ａ−
Ｂは、トランジスタ１０２のチャネル長方向、及び容量素子１０５の断面図であり、Ｃ−
Ｄにおける断面図は、トランジスタ１０２のチャネル幅方向の断面図である。
本実施の形態に示す液晶表示装置は、一対の基板（第１の基板１１と第２の基板３４２
）と、第１の基板１１に接する素子層と、第２の基板３４２に接する素子層と、各素子層
の間の液晶層３２０とを有する。なお、素子層とは、基板と液晶層の間に形成される層を
総称していう。また、基板及び素子層を素子基板して説明する場合がある。また、一対の
基板（第１の基板１１と第２の基板３４２）間に液晶素子３２２が挟持されている。
液晶素子３２２は、第１の基板１１の上方の導電性を有する酸化物半導体膜１９ｂと、
コモン電極２９と、窒化物絶縁膜２７と、配向性を制御する膜（以下、配向膜３３という
。）と、液晶層３２０と、を有する。なお、導電性を有する酸化物半導体膜１９ｂは、液
晶素子３２２の一方の電極（画素電極ともいう。）として機能し、コモン電極２９は、液
晶素子３２２の他方の電極として機能する。
はじめに、第１の基板１１に形成される素子層に関して説明する。図３３に示すトラン
ジスタ１０２は、シングルゲート構造のトランジスタであり、第１の基板１１上に設けら
れるゲート電極として機能する導電膜１３を有する。また、第１の基板１１及びゲート電
極として機能する導電膜１３上に形成される窒化物絶縁膜１５と、窒化物絶縁膜１５上に
形成される酸化物絶縁膜１７と、窒化物絶縁膜１５及び酸化物絶縁膜１７を介して、ゲー
ト電極として機能する導電膜１３と重なる酸化物半導体膜１９ａと、酸化物半導体膜１９
ａに接する、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂとを有す
る。窒化物絶縁膜１５及び酸化物絶縁膜１７は、ゲート絶縁膜１４として機能する。また
、酸化物絶縁膜１７、酸化物半導体膜１９ａ、及びソース電極及びドレイン電極として機
能する導電膜２１ａ、２１ｂ上には、酸化物絶縁膜２３が形成され、酸化物絶縁膜２３上
には酸化物絶縁膜２５が形成される。窒化物絶縁膜１５、酸化物絶縁膜２３、酸化物絶縁
膜２５、導電膜２１ｂ上には窒化物絶縁膜２７が形成される。酸化物絶縁膜２３、酸化物
絶縁膜２５、及び窒化物絶縁膜２７は、無機絶縁膜３０として機能する。また、導電性を
有する酸化物半導体膜１９ｂが、酸化物絶縁膜１７上に形成される。導電性を有する酸化
物半導体膜１９ｂは、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂ
の一方、ここでは導電膜２１ｂに接続される。また、コモン電極２９が、窒化物絶縁膜２
７上に形成される。また、無機絶縁膜３０を介してトランジスタ１０２の酸化物半導体膜
１９ａと重なる有機絶縁膜３１を有する。
以下に、表示装置の構成の詳細について説明する。
基板１１は、実施の形態１に示す基板１５１を適宜用いることができる。
ゲート電極として機能する導電膜１３は、アルミニウム、クロム、銅、タンタル、チタ
ン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分と
する合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。ま
た、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いても
よい。また、ゲート電極として機能する導電膜１３は、単層構造でも、二層以上の積層構
造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアル
ミニウム膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チ
タン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン
膜上にタングステン膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、モリ
ブデン膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を
積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、
チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選
ばれた元素の一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、ゲート電極として機能する導電膜１３は、実施の形態１に示す導電膜１５９の構
造及び材料を適宜用いることができる。また、ゲート電極として機能する導電膜１３は、
実施の形態３に示す導電膜１８１で説明した透光性を有する導電膜を用いることができる
。また、ゲート電極として機能する導電膜１３は、上記透光性を有する導電膜と、上記金
属元素の積層構造とすることもできる。また、ゲート電極として機能する導電膜１３は、
実施の形態１に示す導電性を有する酸化物半導体膜１５５ｂを用いて形成してもよい。
窒化物絶縁膜１５は、酸素の透過性の低い窒化物絶縁膜を用いることが可能である。更
には、酸素、水素、及び水の透過性の低い窒化物絶縁膜を用いることが可能である。酸素
の透過性の低い窒化物絶縁膜、酸素、水素、及び水の透過性の低い絶縁膜としては、窒化
シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜等があ
る。また、酸素の透過性の低い窒化物絶縁膜、酸素、水素、及び水の透過性の低い窒化物
絶縁膜の代わりに、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸
化窒化ガリウム膜、酸化イットリウム膜、酸化窒化イットリウム膜、酸化ハフニウム膜、
酸化窒化ハフニウム膜等の酸化物絶縁膜を用いることができる。
窒化物絶縁膜１５の厚さは、５ｎｍ以上１００ｎｍ以下、より好ましくは２０ｎｍ以上
８０ｎｍ以下とするとよい。
酸化物絶縁膜１７は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒
化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属
酸化物、窒化シリコンなどを用いればよく、積層または単層で設ける。
また、酸化物絶縁膜１７として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加
されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアル
ミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどの比誘電率の
高い材料を用いることでトランジスタのゲートリークを低減できる。
酸化物絶縁膜１７の厚さは、５ｎｍ以上４００ｎｍ以下、より好ましくは１０ｎｍ以上
３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とするとよい。
酸化物半導体膜１９ａ及び導電性を有する酸化物半導体膜１９ｂは、同時に形成される
ため、実施の形態１に示す導電性を有する酸化物半導体膜１５５ｂと同様に、Ｉｎ−Ｇａ
酸化物膜、Ｉｎ−Ｚｎ酸化物膜、Ｉｎ−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、
Ｓｎ、Ｌａ、Ｃｅ、またはＮｄ）等の金属酸化物膜で形成される。このため、酸化物半導
体膜１９ａ及び導電性を有する酸化物半導体膜１９ｂは、互いに同じ金属元素を有する膜
である。
しかしながら、導電性を有する酸化物半導体膜１９ｂは、酸化物半導体膜１９ａと比較
して欠陥量及び不純物濃度が高い。このため、酸化物半導体膜１９ａ及び導電性を有する
酸化物半導体膜１９ｂは、互いに電気特性が異なる。具体的には、酸化物半導体膜１９ａ
は半導体特性を有し、酸化物半導体膜１９ｂは、導電性を有する。
酸化物半導体膜１９ａ及び導電性を有する酸化物半導体膜１９ｂの厚さは、３ｎｍ以上
２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５
０ｎｍ以下とする。
酸化物半導体膜１９ａの一部がトランジスタのチャネル領域として機能するため、酸化
物半導体膜１９ａは、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、よ
り好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を
用いることで、トランジスタ１０２のオフ電流を低減することができる。
酸化物半導体膜１９ａとしては、キャリア密度の低い酸化物半導体膜を用いる。例えば
、酸化物半導体膜１９ａは、キャリア密度が１×１０１７個／ｃｍ３以下、好ましくは１
×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より好まし
くは１×１０１１個／ｃｍ３以下、さらに好ましくは１×１０１０／ｃｍ３未満であり、
１×１０−９／ｃｍ３以上である酸化物半導体膜を用いる。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効
果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とす
るトランジスタの半導体特性を得るために、酸化物半導体膜１９ａのキャリア密度や不純
物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとする
ことが好ましい。
なお、酸化物半導体膜１９ａとして、不純物濃度が低く、欠陥準位密度の低い酸化物半
導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することがで
きる。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損量の少ない）ことを
高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性であ
る酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる
場合がある。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、
しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少な
い。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度
が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に
高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０６
μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（
ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナラ
イザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。従
って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動
が小さく、信頼性の高いトランジスタとなる。不純物としては、水素、窒素、アルカリ金
属、またはアルカリ土類金属等がある。
酸化物半導体膜に含まれる水素は金属原子と結合する酸素と反応して水になると共に、
酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損が形成される。当該酸素欠
損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部
が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある
。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性
となりやすい。
このため、酸化物半導体膜１９ａは酸素欠損と共に、水素ができる限り低減されている
ことが好ましい。具体的には、酸化物半導体膜１９ａにおいて、二次イオン質量分析法（
ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により
得られる水素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１９ａ
ｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１
×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、
好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
酸化物半導体膜１９ａにおいて、第１４族元素の一つであるシリコンや炭素が含まれる
と、酸化物半導体膜１９ａにおいて酸素欠損が増加し、ｎ型化してしまう。このため、酸
化物半導体膜１９ａにおけるシリコンや炭素の濃度（二次イオン質量分析法により得られ
る濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ
／ｃｍ３以下とする。
また、酸化物半導体膜１９ａにおいて、二次イオン質量分析法により得られるアルカリ
金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましく
は２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、
酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増
大してしまうことがある。このため、酸化物半導体膜１９ａのアルカリ金属またはアルカ
リ土類金属の濃度を低減することが好ましい。
また、酸化物半導体膜１９ａに窒素が含まれていると、キャリアである電子が生じ、キ
ャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用
いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜にお
いて、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法
により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい
。
導電性を有する酸化物半導体膜１９ｂは、酸化物半導体膜１９ａと同時に形成された酸
化物半導体膜に、欠陥、一例としては酸素欠損と、不純物とを有せしめることで、導電性
を有する膜となる。このため、導電性を有する酸化物半導体膜１９ｂは、電極として機能
し、本実施の形態では、画素電極として機能する。
酸化物半導体膜１９ａ及び導電性を有する酸化物半導体膜１９ｂは共に、酸化物絶縁膜
１７上に形成されるが、不純物濃度が異なる。具体的には、酸化物半導体膜１９ａと比較
して、導電性を有する酸化物半導体膜１９ｂの不純物濃度が高い。例えば、酸化物半導体
膜１９ａに含まれる水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×
１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１
×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、
好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下である。一方、導電性を有する酸化物半
導体膜１９ｂ含まれる水素濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは１
×１０２０ａｔｏｍｓ／ｃｍ３以上、好ましくは５×１０２０ａｔｏｍｓ／ｃｍ３以上で
ある。また、酸化物半導体膜１９ａと比較して、導電性を有する酸化物半導体膜１９ｂに
含まれる水素濃度は２倍、好ましくは１０倍以上である。
また、導電性を有する酸化物半導体膜１９ｂは、酸化物半導体膜１９ａより抵抗率が低
い。導電性を有する酸化物半導体膜１９ｂの抵抗率が、酸化物半導体膜１９ａの抵抗率の
１×１０−８倍以上１×１０−１倍未満であることが好ましく、代表的には１×１０−３
Ωｃｍ以上１×１０４Ωｃｍ未満、さらに好ましくは、抵抗率が１×１０−３Ωｃｍ以上
１×１０−１Ωｃｍ未満であるとよい。
また、酸化物半導体膜１９ａ及び導電性を有する酸化物半導体膜１９ｂは、実施の形態
１に示す導電性を有する酸化物半導体膜１５５ｂと同様の結晶構造を適宜選択することが
できる。
ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂは、実施の形態１に
示す導電膜１５９の構造、材料を適宜用いることができる。
酸化物絶縁膜２３または酸化物絶縁膜２５として、化学量論的組成を満たす酸素よりも
多くの酸素を含む酸化物絶縁膜を用いることが好ましい。ここでは、酸化物絶縁膜２３と
して、酸素を透過する酸化物絶縁膜を形成し、酸化物絶縁膜２５として、化学量論的組成
を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を形成する。
酸化物絶縁膜２３は、酸素を透過する酸化物絶縁膜である。このため、酸化物絶縁膜２
３上に設けられる、酸化物絶縁膜２５から脱離する酸素を、酸化物絶縁膜２３を介して酸
化物半導体膜１９ａに移動させることができる。また、酸化物絶縁膜２３は、後に形成す
る酸化物絶縁膜２５を形成する際の、酸化物半導体膜１９ａへのダメージ緩和膜としても
機能する。
酸化物絶縁膜２３としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上
５０ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。
また、酸化物絶縁膜２３は、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜であること
が好ましい。
窒素を含み、且つ欠陥量の少ない酸化物絶縁膜の代表例としては、酸化窒化シリコン膜
、酸化窒化アルミニウム膜等がある。
欠陥の少ない酸化物絶縁膜は、１００Ｋ以下のＥＳＲで測定して得られたスペクトルに
おいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２
．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグ
ナルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに第
２のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５
ｍＴである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．
００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下
である第３のシグナルのスピンの密度の合計が、１×１０１８ｓｐｉｎｓ／ｃｍ３未満で
あり、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３
未満である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下
の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１
．９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０以上２以
下、好ましくは１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例としては
、一酸化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．０３９以下乃至１
．９６４以上１．９６６以下であるシグナルのスピンの密度が少ないほど、酸化物絶縁膜
に含まれる窒素酸化物の含有量が少ないといえる。
酸化物絶縁膜２３が、上記のように、窒素酸化物の含有量が少ないと、酸化物絶縁膜２
３と酸化物半導体膜との界面におけるキャリアのトラップを低減することが可能である。
この結果、半導体装置に含まれるトランジスタのしきい値電圧の変動量を低減することが
可能であり、トランジスタの電気特性の変動を低減することができる。
また、酸化物絶縁膜２３は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐ
ｅｃｔｒｏｍｅｔｒｙ）で測定される窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下で
あることが好ましい。この結果、酸化物絶縁膜２３において、窒素酸化物が生成されにく
くなり、酸化物絶縁膜２３と、酸化物半導体膜１９ａとの界面におけるキャリアのトラッ
プを低減することが可能である。また、半導体装置に含まれるトランジスタのしきい値電
圧の変動量を低減することが可能であり、トランジスタの電気特性の変動を低減すること
ができる。
なお、酸化物絶縁膜２３において、膜中に窒素酸化物及びアンモニアが含まれると、作
製工程のプロセスにおける加熱処理において、窒素酸化物及びアンモニアが反応し、窒素
酸化物が窒素ガスとなって脱離する。この結果、酸化物絶縁膜２３の窒素濃度及び窒素酸
化物の含有量を低減することができる。また、酸化物絶縁膜２３と、酸化物半導体膜１９
ａとの界面におけるキャリアのトラップを低減することが可能である。また、半導体装置
に含まれるトランジスタのしきい値電圧の変動量を低減することが可能であり、トランジ
スタの電気特性の変動を低減することができる。
なお、酸化物絶縁膜２３においては、外部から酸化物絶縁膜２３に入った酸素が全て酸
化物絶縁膜２３の外部に移動せず、酸化物絶縁膜２３にとどまる酸素もある。また、酸化
物絶縁膜２３に酸素が入ると共に、酸化物絶縁膜２３に含まれる酸素が酸化物絶縁膜２３
の外部へ移動することで酸化物絶縁膜２３において酸素の移動が生じる場合もある。
酸化物絶縁膜２３として酸素を透過する酸化物絶縁膜を形成すると、酸化物絶縁膜２３
上に設けられる、酸化物絶縁膜２５から脱離する酸素を、酸化物絶縁膜２３を介して酸化
物半導体膜１９ａに移動させることができる。
酸化物絶縁膜２３に接するように酸化物絶縁膜２５が形成されている。酸化物絶縁膜２
５は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成す
る。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸
素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜
は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ
／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜
である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以
下、または１００℃以上５００℃以下の範囲が好ましい。
酸化物絶縁膜２５としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ
以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、酸化物絶縁膜２５は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定
により、ｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ
３未満、更には１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、酸化
物絶縁膜２５は、酸化物絶縁膜２３と比較して酸化物半導体膜１９ａから離れているため
、酸化物絶縁膜２３より、欠陥密度が多くともよい。
窒化物絶縁膜２７は、窒化物絶縁膜１５と同様に酸素の透過性の低い窒化物絶縁膜を用
いることが可能である。更には、酸素、水素、及び水の透過性の低い窒化物絶縁膜を用い
ることが可能である。
窒化物絶縁膜２７としては、厚さが５０ｎｍ以上３００ｎｍ以下、好ましくは１００ｎ
ｍ以上２００ｎｍ以下の、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、
窒化酸化アルミニウム膜等がある。
酸化物絶縁膜２３または酸化物絶縁膜２５において、化学量論的組成を満たす酸素より
も多くの酸素を含む酸化物絶縁膜が含まれると、酸化物絶縁膜２３または酸化物絶縁膜２
５に含まれる酸素の一部を酸化物半導体膜１９ａに移動させ、酸化物半導体膜１９ａに含
まれる酸素欠損量を低減することが可能である。
酸化物半導体膜中に酸素欠損が含まれている酸化物半導体膜を用いたトランジスタは、
しきい値電圧がマイナス方向に変動しやすく、ノーマリーオン特性となりやすい。これは
、酸化物半導体膜に含まれる酸素欠損に起因して電荷が生じ、低抵抗化するためである。
トランジスタがノーマリーオン特性を有すると、動作時に動作不良が発生しやすくなる、
または非動作時の消費電力が高くなるなどの、様々な問題が生じる。また、経時変化やス
トレス試験により、トランジスタの電気特性、代表的にはしきい値電圧の変動量が増大す
るという問題がある。
しかしながら、本実施の形態に示すトランジスタ１０２は、酸化物半導体膜１９ａ上に
設けられる酸化物絶縁膜２３または酸化物絶縁膜２５が、化学量論的組成を満たす酸素よ
りも多くの酸素を含む酸化物絶縁膜である。さらに、酸化物半導体膜１９ａ、酸化物絶縁
膜２３、及び酸化物絶縁膜２５を、窒化物絶縁膜１５及び酸化物絶縁膜１７で包み込む。
この結果、酸化物絶縁膜２３または酸化物絶縁膜２５に含まれる酸素が、効率よく酸化物
半導体膜１９ａに移動し、酸化物半導体膜１９ａの酸素欠損量を低減することが可能であ
る。この結果、ノーマリーオフ特性を有するトランジスタとなる。また、経時変化やスト
レス試験により、トランジスタの電気特性、代表的にはしきい値電圧の変動量を低減する
ことができる。
コモン電極２９は、透光性を有する膜、好ましくは透光性を有する導電膜を用いる。透
光性を有する導電膜は、酸化タングステンを含むインジウム酸化物膜、酸化タングステン
を含むインジウム亜鉛酸化物膜、酸化チタンを含むインジウム酸化物膜、酸化チタンを含
むインジウム錫酸化物膜、ＩＴＯ膜、インジウム亜鉛酸化物膜、酸化ケイ素を添加したイ
ンジウム錫酸化物膜等がある。
なお、コモン電極２９として、実施の形態１に示す導電性を有する酸化物半導体膜１５
５ｂを用いて形成してもよい。
信号線として機能する導電膜２１ａの延伸方向とコモン電極２９の延伸方向が交差する
。このため、信号線として機能する導電膜２１ａとコモン電極２９との間で生じる電界と
、導電性を有する酸化物半導体膜１９ｂで形成される画素電極とコモン電極２９との間で
生じる電界との間で、方位ずれが生じ、且つそのずれの角度が大きい。このため、ネガ型
液晶分子を用いた場合、信号線として機能する導電膜近傍の液晶分子の配向状態と、隣接
する画素に設けられた画素電極とコモン電極との間で生じる電界により生じた画素電極近
傍の液晶分子の配向状態とは、互いに影響されにくい。この結果、画素の透過率の変化が
抑制される。この結果、画像のちらつきを低減することが可能である。
また、リフレッシュレートが低い液晶表示装置において、保持期間であっても、信号線
として機能する導電膜２１ａ近傍の液晶分子の配向は、隣接する画素に設けられた画素電
極とコモン電極２９との間で生じる電界による画素電極近傍の液晶分子の配向状態へ影響
を与えにくい。この結果、保持期間において、画素の透過率を維持することが可能であり
、ちらつきを低減することができる。
また、コモン電極２９は、信号線として機能する導電膜２１ａと交差する方向に縞状に
延伸する領域を有する。このため、導電性を有する酸化物半導体膜１９ｂ及び導電膜２１
ａ近傍において、意図しない液晶分子の配向を防ぐことが可能であり、光漏れを抑制する
ことができる。この結果、コントラストの優れた表示装置を作製することができる。
なお、コモン電極２９の形状は図３２に示す形状に限定されず、直線状の縞状であって
もよい。また、縞状の場合、延伸方向が、信号線として機能する導電膜と平行であっても
よい。また、コモン電極２９は、櫛歯状であってもよい。または、コモン電極は第１の基
板１１上に全面に形成されてもよい。または、導電性を有する酸化物半導体膜１９ｂとは
異なる透光性を有する導電膜がコモン電極２９上に絶縁膜を介して形成されてもよい。
有機絶縁膜３１の厚さは、５００ｎｍ以上１０μｍ以下であることが好ましい。図３３
に示す有機絶縁膜３１の厚さは、第１の基板１１上に形成された無機絶縁膜３０と第２の
基板３４２に形成された素子層との間隔より小さい。このため、有機絶縁膜３１と第２の
基板３４２に形成された素子層との間に、液晶層３２０を有する。すなわち、有機絶縁膜
３１上の配向膜３３と、第２の基板３４２の素子層に含まれる配向膜３５２との間におい
て液晶層３２０を有する。
なお、図示しないが、有機絶縁膜３１上の配向膜３３と、第２の基板３４２上に設けら
れた素子層に含まれる配向膜３５２とが接する構造であってもよい。この場合、有機絶縁
膜３１は、スペーサとして機能するため、液晶表示装置のセルギャップを有機絶縁膜で維
持することができる。
また、図３３において、配向膜３３は、有機絶縁膜上に設けられているが、本発明の実
施形態の一態様は、これに限定されない。場合によっては、または、状況に応じて、有機
絶縁膜３１は、配向膜３３上に設けられていてもよい。この場合、ラビング工程は、一例
としては、配向膜３３を形成した直後ではなく、配向膜３３上に有機絶縁膜３１を形成し
た後に行ってもよい。
ゲート電極として機能する導電膜１３に負の電圧が印加されると、電界が発生する。該
電界は、酸化物半導体膜１９ａで遮蔽されず、無機絶縁膜３０にまで影響するため、無機
絶縁膜３０の表面に弱い正の電荷が帯電する。また、ゲート電極として機能する導電膜１
３に負の電圧が印加されると、空気中に含まれる正の荷電粒子が無機絶縁膜３０の表面に
吸着し、無機絶縁膜３０の表面に弱い正の電荷が帯電する。
無機絶縁膜３０の表面に正の電荷が帯電することにより、電界が生じ、該電界が酸化物
半導体膜１９ａ及び無機絶縁膜３０の界面まで影響する。この結果、酸化物半導体膜１９
ａ及び無機絶縁膜３０の界面において、実質的に正のバイアスが印加された状態となり、
トランジスタのしきい値電圧が負にシフトしてしまう。
一方、本実施の形態に示すトランジスタ１０２は、無機絶縁膜３０上に有機絶縁膜３１
を有する。有機絶縁膜３１は、５００ｎｍ以上と厚さが大きいため、ゲート電極として機
能する導電膜１３に負の電圧が印加されることによって発生する電界の影響が有機絶縁膜
３１の表面にまで影響せず、有機絶縁膜３１の表面に正の電荷が帯電しにくい。また、空
気中に含まれる正の荷電粒子が、有機絶縁膜３１の表面に吸着しても、有機絶縁膜３１は
、５００ｎｍ以上と厚さが厚いため、有機絶縁膜３１の表面に吸着した正の荷電粒子の電
界は、酸化物半導体膜１９ａ及び無機絶縁膜３０の界面まで影響しにくい。この結果、酸
化物半導体膜１９ａ及び無機絶縁膜３０の界面において、実質的に正のバイアスが印加さ
れた状態とならず、トランジスタのしきい値電圧の変動が少ない。
有機絶縁膜３１において、水等が拡散しやすいが、トランジスタ１０上において有機絶
縁膜が分離して形成されているため、外部からの水が有機絶縁膜３１を通じて半導体装置
内に拡散しない。また、無機絶縁膜３０が窒化物絶縁膜を有することで、有機絶縁膜３１
に拡散した水が酸化物半導体膜１９ａに拡散することを防ぐことが可能である。
コモン電極２９、窒化物絶縁膜２７、及び有機絶縁膜３１上に配向膜３３が形成される
。
次に、図３３に示すトランジスタ１０２及び容量素子１０５の作製方法について、図３
４乃至図３６を用いて説明する。
図３４（Ａ）に示すように、第１の基板１１上に導電膜１３となる導電膜１２を形成す
る。導電膜１２は、スパッタリング法、化学気相堆積（ＣＶＤ）法（有機金属化学堆積（
ＭＯＣＶＤ）法、メタル化学気相堆積法、原子層成膜（ＡＬＤ）法あるいはプラズマ化学
気相堆積（ＰＥＣＶＤ）法を含む。）、蒸着法、パルスレーザー堆積（ＰＬＤ）法等によ
り形成する。有機金属化学堆積（ＭＯＣＶＤ）法、メタル化学気相堆積法、原子層成膜（
ＡＬＤ）法を用いることで、プラズマによるダメージの少ない導電膜を形成することがで
きる。また、導電膜１２として、実施の形態１に示す導電性を有する酸化物半導体膜１５
５ｂを用いる場合、導電性を有する酸化物半導体膜１５５ｂの作製方法を適宜用いること
ができる。
ここでは、第１の基板１１としてガラス基板を用いる。また、導電膜１２として、厚さ
１００ｎｍのタングステン膜をスパッタリング法により形成する。
次に、導電膜１２上に、第１のフォトマスクを用いたフォトリソグラフィ工程によりマ
スクを形成する。次に、該マスクを用いて導電膜１２の一部をエッチングして、図３４（
Ｂ）に示すように、ゲート電極として機能する導電膜１３を形成する。この後、マスクを
除去する。
なお、ゲート電極として機能する導電膜１３は、上記形成方法の代わりに、電解メッキ
法、印刷法、インクジェット法等で形成してもよい。
ここでは、ドライエッチング法によりタングステン膜をエッチングして、ゲート電極と
して機能する導電膜１３を形成する。
次に、図３４（Ｃ）に示すように、ゲート電極として機能する導電膜１３上に、窒化物
絶縁膜１５と、後に酸化物絶縁膜１７となる酸化物絶縁膜１６を形成する。次に、酸化物
絶縁膜１６上に、後に酸化物半導体膜１９ａ、導電性を有する酸化物半導体膜１９ｂとな
る酸化物半導体膜１８を形成する。
窒化物絶縁膜１５及び酸化物絶縁膜１６は、スパッタリング法、化学気相堆積（ＣＶＤ
）法（有機金属化学堆積（ＭＯＣＶＤ）法、メタル化学気相堆積法、原子層成膜（ＡＬＤ
）法あるいはプラズマ化学気相堆積（ＰＥＣＶＤ）法を含む。）、蒸着法、パルスレーザ
ー堆積（ＰＬＤ）法、塗布法、印刷法等により形成する。有機金属化学堆積（ＭＯＣＶＤ
）法、メタル化学気相堆積法、原子層成膜（ＡＬＤ）法を用いることで、プラズマによる
ダメージの少ない窒化物絶縁膜１５及び酸化物絶縁膜１６を形成することができる。また
、原子層成膜（ＡＬＤ）法を用いることで、窒化物絶縁膜１５及び酸化物絶縁膜１６の被
覆性を高めることが可能である。
ここでは、シラン、窒素、及びアンモニアを原料ガスとしたプラズマＣＶＤ法を用いて
、窒化物絶縁膜１５として、厚さ３００ｎｍの窒化シリコン膜を形成する。
酸化物絶縁膜１６として酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコ
ン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用
いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、
トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素
、二酸化窒素等がある。
酸化物絶縁膜１６として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏ
ｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成
することができる。
ここでは、シラン及び一酸化二窒素を原料ガスとしたプラズマＣＶＤ法を用いて、酸化
物絶縁膜１６として、厚さ５０ｎｍの酸化窒化シリコン膜を形成する。
酸化物半導体膜１８は、実施の形態１に示す酸化物半導体膜１５５と同様の形成方法を
適宜用いて形成することができる。
ここでは、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を用
いたスパッタリング法により、酸化物半導体膜として厚さ３５ｎｍのＩｎ−Ｇａ−Ｚｎ酸
化物膜を形成する。
次に、酸化物半導体膜１８上に、第２のフォトマスクを用いたフォトリソグラフィ工程
によりマスクを形成した後、該マスクを用いて酸化物半導体膜の一部をエッチングするこ
とで、図３４（Ｄ）に示すような、分離された酸化物半導体膜１９ａ、１９ｃを形成する
。この後、マスクを除去する。
ここでは、酸化物半導体膜１８上にマスクを形成し、ウエットエッチング法により酸化
物半導体膜１８の一部を選択的にエッチングすることで、酸化物半導体膜１９ａ、１９ｃ
を形成する。
次に、図３５（Ａ）に示すように、のちに導電膜２１ａ、２１ｂとなる導電膜２０を形
成する。
導電膜２０は、実施の形態１に示す導電膜１５９と同様の方法を適宜用いて形成するこ
とができる。
ここでは、厚さ５０ｎｍのＣｕ−Ｍｎ合金膜及び厚さ３００ｎｍの銅膜を順にスパッタ
リング法により積層する。
次に、導電膜２０上に第３のフォトマスクを用いたフォトリソグラフィ工程によりマス
クを形成する。次に、該マスクを用いて導電膜２０をエッチングして、図３５（Ｂ）に示
すように、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂを形成する
。この後、マスクを除去する。
ここでは、銅膜上にフォトリソグラフィ工程によりマスクを形成する。次に、当該マス
クを用いてＣｕ−Ｍｎ膜及び銅膜をエッチングして、導電膜２１ａ、２１ｂを形成する。
なお、ウエットエッチング法を用いることで、Ｃｕ−Ｍｎ膜及び銅膜を１回のエッチング
工程でエッチングして、導電膜２１ａ、２１ｂを形成することができる。
次に、図３５（Ｃ）に示すように、酸化物半導体膜１９ａ、１９ｃ、及び導電膜２１ａ
、２１ｂ上に、後に酸化物絶縁膜２３となる酸化物絶縁膜２２、及び後に酸化物絶縁膜２
５となる酸化物絶縁膜２４を形成する。酸化物絶縁膜２２及び酸化物絶縁膜２４は、窒化
物絶縁膜１５及び酸化物絶縁膜１６と同様の方法を適宜用いて形成することができる。
なお、酸化物絶縁膜２２を形成した後、大気に曝すことなく、連続的に酸化物絶縁膜２
４を形成することが好ましい。酸化物絶縁膜２２を形成した後、大気開放せず、原料ガス
の流量、圧力、高周波電力及び基板温度の一以上を調整して、酸化物絶縁膜２４を連続的
に形成することで、酸化物絶縁膜２２及び酸化物絶縁膜２４における界面の大気成分由来
の不純物濃度を低減することができると共に、酸化物絶縁膜２４に含まれる酸素を酸化物
半導体膜１９ａに移動させることが可能であり、酸化物半導体膜１９ａの酸素欠損量を低
減することができる。
酸化物絶縁膜２２としては、堆積性気体に対する酸化性気体を２０倍より大きく１００
倍未満、好ましくは４０以上８０以下とし、処理室内の圧力を１００Ｐａ未満、好ましく
は５０Ｐａ以下とするＣＶＤ法を用いることで、窒素を含み、且つ欠陥量の少ない酸化物
絶縁膜を用いて形成することができる。
酸化物絶縁膜２２の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用
いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、
トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素
、二酸化窒素等がある。
上記条件を用いることで、酸化物絶縁膜２２として酸素を透過する酸化物絶縁膜を形成
することができる。また、酸化物絶縁膜２２を設けることで、酸化物絶縁膜２４の形成工
程において、酸化物半導体膜１９ａへのダメージ低減が可能である。
ここでは、酸化物絶縁膜２２として、流量５０ｓｃｃｍのシラン及び流量２０００ｓｃ
ｃｍの一酸化二窒素を原料ガスとし、処理室内の圧力を２０Ｐａ、基板温度を２２０℃と
し、２７．１２ＭＨｚの高周波電源を用いて１００Ｗの高周波電力を平行平板電極に供給
したプラズマＣＶＤ法により、厚さ５０ｎｍの酸化窒化シリコン膜を形成する。当該条件
により、窒素を含み、且つ欠陥量の少ない酸化窒化シリコン膜を形成することができる。
酸化物絶縁膜２４としては、プラズマＣＶＤ装置の真空排気された処理室内に載置され
た基板を１８０℃以上２８０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持
し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下
、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０
．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上
０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化
窒化シリコン膜を形成する。
酸化物絶縁膜２４の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用
いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、
トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素
、二酸化窒素等がある。
酸化物絶縁膜２４の成膜条件として、上記圧力の処理室において上記パワー密度の高周
波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増
加し、原料ガスの酸化が進むため、酸化物絶縁膜２４中における酸素含有量が化学量論比
よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結
合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化
学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸
化物絶縁膜を形成することができる。また、酸化物半導体膜１９ａ上に酸化物絶縁膜２２
が設けられている。このため、酸化物絶縁膜２４の形成工程において、酸化物絶縁膜２２
が酸化物半導体膜１９ａの保護膜となる。この結果、酸化物半導体膜１９ａへのダメージ
を低減しつつ、パワー密度の高い高周波電力を用いて酸化物絶縁膜２４を形成することが
できる。
ここでは、酸化物絶縁膜２４として、流量２００ｓｃｃｍのシラン及び流量４０００ｓ
ｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃
とし、２７．１２ＭＨｚの高周波電源を用いて１５００Ｗの高周波電力を平行平板電極に
供給したプラズマＣＶＤ法により、厚さ４００ｎｍの酸化窒化シリコン膜を形成する。な
お、プラズマＣＶＤ装置は電極面積が６０００ｃｍ２である平行平板型のプラズマＣＶＤ
装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると０．２５Ｗ
／ｃｍ２である。
また、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂを形成する際
、導電膜のエッチングによって、酸化物半導体膜１９ａはダメージを受け、酸化物半導体
膜１９ａのバックチャネル（酸化物半導体膜１９ａにおいて、ゲート電極として機能する
導電膜１３と対向する面と反対側の面）側に酸素欠損が生じる。しかし、酸化物絶縁膜２
４に化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を適用することで
、加熱処理によって当該バックチャネル側に生じた酸素欠損を修復することができる。こ
れにより、酸化物半導体膜１９ａに含まれる欠陥を低減することができるため、トランジ
スタ１０２の信頼性を向上させることができる。
次に、酸化物絶縁膜２４上に、第４のフォトマスクを用いたフォトリソグラフィ工程に
よりマスクを形成する。次に、該マスクを用いて酸化物絶縁膜２２及び酸化物絶縁膜２４
の一部をエッチングして、図３６（Ａ）に示すように、開口部４０を有する酸化物絶縁膜
２３及び酸化物絶縁膜２５を形成する。この後、マスクを除去する。
当該工程において、ドライエッチング法により、酸化物絶縁膜２２及び酸化物絶縁膜２
４をエッチングすることが好ましい。この結果、酸化物半導体膜１９ｃはエッチング処理
においてプラズマに曝されるため、酸化物半導体膜１９ｃの酸素欠損量を増加させること
が可能である。
次に、加熱処理を行う。該加熱処理の温度は、代表的には、１５０℃以上４００℃以下
、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いること
で、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱
処理時間を短縮することができる。
加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐ
ｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）
の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水
等が含まれないことが好ましい。
当該加熱処理により、酸化物絶縁膜２５に含まれる酸素の一部を酸化物半導体膜１９ａ
に移動させ、酸化物半導体膜１９ａに含まれる酸素欠損量をさらに低減することができる
。
また、酸化物絶縁膜２３及び酸化物絶縁膜２５に水、水素等が含まれる場合であって、
窒化物絶縁膜２６が、さらに水、水素等に対するバリア性を有する場合、窒化物絶縁膜２
６を後に形成し、加熱処理を行うと、酸化物絶縁膜２３及び酸化物絶縁膜２５に含まれる
水、水素等が、酸化物半導体膜１９ａに移動し、酸化物半導体膜１９ａに欠陥が生じてし
まう。しかしながら、当該加熱により、酸化物絶縁膜２３及び酸化物絶縁膜２５に含まれ
る水、水素等を脱離させることが可能であり、トランジスタ１０２の電気特性のばらつき
を低減すると共に、しきい値電圧の変動を抑制することができる。
なお、加熱しながら酸化物絶縁膜２４を、酸化物絶縁膜２２上に形成することで、酸化
物半導体膜１９ａに酸素を移動させ、酸化物半導体膜１９ａに含まれる酸素欠損量を低減
することが可能であるため、当該加熱処理を行わなくともよい。
また、当該加熱処理は、酸化物絶縁膜２２及び酸化物絶縁膜２４を形成した後に行って
もよいが、酸化物絶縁膜２３及び酸化物絶縁膜２５を形成した後の加熱処理の方が、酸化
物半導体膜１９ｃへの酸素の移動が生じないと共に、酸化物半導体膜１９ｃが露出されて
いるため酸化物半導体膜１９ｃから酸素が脱離し、酸素欠損が形成されるため、より導電
性を有する膜を形成でき、好ましい。
ここでは、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行う。
次に、図３６（Ｂ）に示すように、窒化物絶縁膜２６を形成する。
窒化物絶縁膜２６は、窒化物絶縁膜１５及び酸化物絶縁膜１６と同様の方法を適宜用い
て形成することができる。窒化物絶縁膜２６をスパッタリング法、ＣＶＤ法等により形成
することで、酸化物半導体膜１９ｃがプラズマに曝されるため、酸化物半導体膜１９ｃの
酸素欠損量を増加させることができる。
また、酸化物半導体膜１９ｃは導電性が向上し、導電性を有する酸化物半導体膜１９ｂ
となる。なお、窒化物絶縁膜２６として、プラズマＣＶＤ法により窒化シリコン膜を形成
すると、窒化シリコン膜に含まれる水素が酸化物半導体膜１９ｃに拡散するため、酸化物
半導体膜の導電性を高めることができる。なお、導電性を有する酸化物半導体膜１９ｂの
作製方法は、実施の形態１に示す他の導電性を有する酸化物半導体膜１５５ｂの作製方法
を適宜用いることができる。
窒化物絶縁膜２６としてプラズマＣＶＤ法で窒化シリコン膜を形成する場合、プラズマ
ＣＶＤ装置の真空排気された処理室内に載置された基板を３００℃以上４００℃以下、さ
らに好ましくは３２０℃以上３７０℃以下にとすることで、緻密な窒化シリコン膜を形成
できるため好ましい。
窒化シリコン膜を形成する場合、シリコンを含む堆積性気体、窒素、及びアンモニアを
原料ガスとして用いることが好ましい。原料ガスとして、窒素と比較して少量のアンモニ
アを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。当該活性種が
、シリコンを含む堆積性気体に含まれるシリコン及び水素の結合、及び窒素の三重結合を
切断する。この結果、シリコン及び窒素の結合が促進され、シリコン及び水素の結合が少
なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。一方、原料ガスに
おいて、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒素それ
ぞれの分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗
な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに
対する窒素の流量比を５以上５０以下、好ましくは１０以上５０以下とすることが好まし
い。
ここでは、プラズマＣＶＤ装置の処理室に、流量５０ｓｃｃｍのシラン、流量５０００
ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアを原料ガスとし、処理室の圧力を
１００Ｐａ、基板温度を３５０℃とし、２７．１２ＭＨｚの高周波電源を用いて１０００
Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、窒化物絶縁膜２６と
して、厚さ５０ｎｍの窒化シリコン膜を形成する。なお、プラズマＣＶＤ装置は電極面積
が６０００ｃｍ２である平行平板型のプラズマＣＶＤ装置であり、供給した電力を単位面
積あたりの電力（電力密度）に換算すると１．７×１０−１Ｗ／ｃｍ２である。
次に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、１５０℃以上４０
０℃以下、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下
とする。この結果、しきい値電圧のマイナスシフトを低減することができる。また、しき
い値電圧の変動量を低減することができる。
次に、図示しないが、第５のフォトマスクを用いたフォトリソグラフィ工程により、マ
スクを形成する。次に、該マスクを用いて、窒化物絶縁膜１５、酸化物絶縁膜１６、酸化
物絶縁膜２３、酸化物絶縁膜２５、窒化物絶縁膜２６のそれぞれ一部をエッチングして、
窒化物絶縁膜２７を形成すると共に、導電膜１３と同時に形成された接続端子の一部を露
出する開口部を形成する。または、酸化物絶縁膜２３、酸化物絶縁膜２５、窒化物絶縁膜
２６のそれぞれ一部をエッチングして、窒化物絶縁膜２７を形成すると共に、導電膜２１
ａ、２１ｂと同時に形成された接続端子の一部を露出する開口部を形成する。
次に、図３６（Ｃ）に示すように、窒化物絶縁膜２７上に、後にコモン電極２９となる
導電膜２８を形成する。
導電膜２８は、スパッタリング法、ＣＶＤ法、蒸着法等により導電膜を形成する。
また、導電膜２８として、実施の形態１に示す導電性を有する酸化物半導体膜１５５ｂ
を用いる場合、導電性を有する酸化物半導体膜１５５ｂの作製方法を適宜用いることがで
きる。
次に、導電膜２８上に、第６のフォトマスクを用いたフォトリソグラフィ工程によりマ
スクを形成する。次に、該マスクを用いて導電膜２８の一部をエッチングして、図３７（
Ａ）に示すように、コモン電極２９を形成する。なお、図示しないが、コモン電極２９は
、導電膜１３と同時に形成された接続端子、または導電膜２１ａ、２１ｂと同時に形成さ
れた接続端子と接続する。この後、マスクを除去する。
次に、図３７（Ｂ）に示すように、窒化物絶縁膜２７上に有機絶縁膜３１を形成する。
有機絶縁膜は、塗布法、印刷法等を適宜用いて形成することができる。
塗布法を用いて有機絶縁膜を形成する場合、感光性の組成物を窒化物絶縁膜２７及びコ
モン電極２９上に塗布した後、第７のフォトマスクを用いたフォトリソグラフィ工程によ
り組成物を露光及び現像し、その後加熱処理を行う。なお、非感光性の組成物を窒化物絶
縁膜２７及びコモン電極２９上に塗布した場合、非感光性の組成物上にレジストを塗布し
、第７のフォトマスクを用いたフォトリソグラフィ工程によりレジストを加工してマスク
を形成し、該マスクを用いて非感光性の組成物をエッチングすることで、有機絶縁膜３１
を形成することができる。
以上の工程により、トランジスタ１０２を作製すると共に、容量素子１０５を作製する
ことができる。
本実施の形態に示す表示装置の素子基板は、無機絶縁膜を介してトランジスタと重なる
有機絶縁膜を有する。このため、トランジスタの信頼性を高めることが可能であり、表示
品質が維持された表示装置を作製することができる。
また、本実施の形態に示す表示装置の素子基板は、上面形状がジグザグ状であり、且つ
信号線として機能する導電膜と交差する方向に縞状に延伸した領域を有するコモン電極が
形成される。このため、コントラストの優れた表示装置を作製することができる。また、
リフレッシュレートが低い液晶表示装置において、ちらつきを低減することができる。
また、本実施の形態に示す表示装置の素子基板は、トランジスタのチャネル領域が形成
される酸化物半導体膜と同時に、画素電極として機能する導電性を有する酸化物半導体膜
が形成されるため、６枚のフォトマスクを用いてトランジスタ１０２及び容量素子１０５
を作製することが可能である。導電性を有する酸化物半導体膜は容量素子の一方の電極と
して機能する。また、コモン電極は、容量素子の他方の電極として機能する。これらのた
め、容量素子を形成するために、新たに導電膜を形成する工程が不要であり、作製工程を
削減できる。また、容量素子は透光性を有する。この結果、容量素子の占有面積を大きく
しつつ、画素の開口率を高めることが可能である。また、低消費電力の表示装置を作製す
ることができる。
次に、第２の基板３４２に形成される素子層に関して説明する。第２の基板３４２上に
は、有色性を有する膜（以下、着色膜３４６という。）が形成されている。着色膜３４６
は、カラーフィルタとしての機能を有する。また、着色膜３４６に隣接する遮光膜３４４
が第２の基板３４２上に形成される。遮光膜３４４は、ブラックマトリクスとして機能す
る。また、着色膜３４６は、必ずしも設ける必要はなく、例えば、液晶表示装置が白黒表
示の場合は、着色膜３４６を設けない構成としてもよい。
着色膜３４６としては、特定の波長帯域の光を透過する着色膜であればよく、例えば、
赤色の波長帯域の光を透過する赤色（Ｒ）の膜、緑色の波長帯域の光を透過する緑色（Ｇ
）の膜、青色の波長帯域の光を透過する青色（Ｂ）の膜などを用いることができる。
遮光膜３４４としては、特定の波長帯域の光を遮光する機能を有していればよく、金属
膜または黒色顔料等を含んだ有機絶縁膜などを用いることができる。
また、着色膜３４６上には、絶縁膜３４８が形成されている。絶縁膜３４８は、平坦化
層としての機能、または着色膜３４６が含有しうる不純物を液晶素子側へ拡散するのを抑
制する機能を有する。
また、絶縁膜３４８上には、導電膜３５０が形成されてよい。導電膜３５０は、透光性
を有する導電膜を用いて形成する。また、導電膜３５０は、コモン電極２９と同電位とす
ることが好ましい。すなわち、導電膜３５０は共通電位が印加されることが好ましい。
導電膜２１ｂに液晶分子を駆動する電圧が印加された場合、導電膜２１ｂとコモン電極
２９の間に電界が発生してしまう。この電界の影響を受け、導電膜２１ｂとコモン電極２
９の間の液晶分子が配向しまい、ちらつきが生じる。
しかしながら、液晶層３２０を介してコモン電極２９と対向する導電膜３５０を設け、
コモン電極２９及び導電膜３５０を同電位とすることで、導電膜２１ｂとコモン電極２９
の間における電界による液晶分子の基板垂直方向の配向変化を抑制することが可能であり
、該領域における液晶分子の配向状態が安定する。この結果、ちらつきを低減できる。
導電膜３５０上に配向膜３５２が形成される。
また、配向膜３３と配向膜３５２との間には、液晶層３２０が形成されている。また液
晶層３２０は、シール材（図示しない）を用いて、第１の基板１１と第２の基板３４２の
間に封止されている。なお、シール材は、外部からの水分等の入り込みを抑制するために
、無機材料と接触する構成が好ましい。
また、配向膜３３と配向膜３５２との間に液晶層３２０の厚さ（セルギャップともいう
）を維持するスペーサを設けてもよい。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
＜変形例１＞
図３３に示す表示装置の変形例を図３８に示す。
図３８に示す表示装置は、無機絶縁膜３０上に有機樹脂膜が形成されず、配向膜３３が
、無機絶縁膜３０に接する。この結果、第１の基板１１上の素子層を作製するためのフォ
トマスク枚数を１枚削減することが可能であり、素子層を有する第１の基板１１の作製工
程の簡略化が可能である。
＜変形例２＞
図３３に示す表示装置の変形例を図３９に示す。
図３９に示す表示装置は、窒化物絶縁膜２７上に、分離されず連続した有機樹脂膜３１
ａが形成される。また、有機樹脂膜３１ａ上にコモン電極２９が形成される。有機樹脂膜
３１ａは、平坦化膜として機能させることが可能であるため、液晶層に含まれる液晶分子
の配向むらを低減することができる。
＜変形例３＞
図３３に示す表示装置の変形例を図４０に示す。
図４０に示す画素電極として機能する、導電性を有する酸化物半導体膜１９ｂは、スリ
ットを有する。なお、導電性を有する酸化物半導体膜１９ｂは該形状に限定されず、櫛歯
形状でもよい。
＜変形例４＞
図３３に示す表示装置の変形例を図４１に示す。
図４１に示すコモン電極２９は、窒化物絶縁膜２７を介して導電膜２１ｂと重なる。コ
モン電極２９、窒化物絶縁膜２７、及び導電膜２１ｂは、容量素子１０５ｂを構成する。
このような構成とすることにより、容量素子１０５ｂを画素電極の電位を保持する容量素
子として機能させることができる。したがって、このような構成とすることにより、画素
における容量値を増やすことができる。
＜変形例５＞
図３３に示すトランジスタ１０２の変形例について、図４２を用いて説明する。
図４２（Ａ）に示すトランジスタ１０２ｄは、多階調マスクを用いて形成された酸化物
半導体膜１９ｇ及び一対の導電膜２１ｃ、２１ｄを有することを特徴とする。
多階調マスクを用いることで、複数の厚さを有するレジストマスクを形成することが可
能であり、該レジストマスクを用い、酸化物半導体膜１９ｇを形成した後、酸素プラズマ
等にレジストマスクを曝すことで、レジストマスクの一部が除去され、一対の導電膜を形
成するためのレジストマスクとなる。このため、酸化物半導体膜１９ｇ及び一対の導電膜
２１ｃ、２１ｄの作製工程におけるフォトリソグラフィ工程数を削減することができる。
なお、多階調マスクを用いて形成した酸化物半導体膜１９ｇは、平面形状において一対
の導電膜２１ｃ、２１ｄの外側に一部が露出した形状となる。
図４２（Ｂ）に示すトランジスタ１０２ｅは、チャネル保護型のトランジスタであるこ
とを特徴とする。
図４２（Ｂ）に示すトランジスタ１０２ｅは、第１の基板１１上に設けられるゲート電
極として機能する導電膜１３と、第１の基板１１及び導電膜１３上に形成されるゲート絶
縁膜１４と、ゲート絶縁膜１４を介して、導電膜１３と重なる酸化物半導体膜１９ａと、
酸化物半導体膜１９ａのチャネル領域及び側面を覆う無機絶縁膜３０ａと、無機絶縁膜３
０ａの開口部において酸化物半導体膜１９ａに接する、ソース電極及びドレイン電極とし
て機能する導電膜２１ｅ、２１ｆとを有する。
チャネル保護型のトランジスタは、酸化物半導体膜１９ａが無機絶縁膜３０ａに覆われ
ているため、導電膜２１ｅ、２１ｆを形成するエッチングにおいて、酸化物半導体膜１９
ａはダメージを受けない。このため、酸化物半導体膜１９ａの欠陥を低減することができ
る。
本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適
宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、表示装置の一例として、ＶＡ駆動の液晶表示装置を用いて説明する
。はじめに、液晶表示装置に含まれる複数の画素１０３の上面図を図４３に示す。
図４３において、走査線として機能する導電膜１３は、信号線として機能する導電膜に
略直交する方向（図中左右方向）に延伸して設けられている。信号線として機能する導電
膜２１ａは、走査線として機能する導電膜に略直交する方向（図中上下方向）に延伸して
設けられている。容量線として機能する導電膜２１ｅは、信号線と平行方向に延伸して設
けられている。なお、走査線として機能する導電膜１３は、走査線駆動回路１０４（図３
１を参照。）と電気的に接続されており、信号線として機能する導電膜２１ａ及び容量線
として機能する導電膜２１ｅは、信号線駆動回路１０６（図３１を参照。）に電気的に接
続されている。
トランジスタ１０２は、走査線として機能する導電膜及び信号線として機能する導電膜
が交差する領域に設けられている。トランジスタ１０２は、ゲート電極として機能する導
電膜１３、ゲート絶縁膜（図４３に図示せず。）、ゲート絶縁膜上に形成されたチャネル
領域が形成される酸化物半導体膜１９ａ、一対の電極として機能する導電膜２１ａ、２１
ｂにより構成される。なお、導電膜１３は、走査線としても機能し、酸化物半導体膜１９
ａと重畳する領域がトランジスタ１０２のゲート電極として機能する。また、導電膜２１
ａは、信号線としても機能し、酸化物半導体膜１９ａと重畳する領域がトランジスタ１０
２のソース電極またはドレイン電極として機能する。また、図４３において、走査線とし
て機能する導電膜は、上面形状において端部が酸化物半導体膜１９ａの端部より外側に位
置する。このため、走査線として機能する導電膜はバックライトなどの光源からの光を遮
る遮光膜として機能する。この結果、トランジスタに含まれる酸化物半導体膜１９ａに光
が照射されず、トランジスタの電気特性の変動を抑制することができる。
また、トランジスタ１０２において、実施の形態５と同様に、酸化物半導体膜１９ａと
重なる有機絶縁膜３１を有する。有機絶縁膜３１は、無機絶縁膜（図４３に図示せず。）
を介して、酸化物半導体膜１９ａ、特に、酸化物半導体膜１９ａであって且つ導電膜２１
ａ、２１ｂの間の領域と重なる。
また、導電膜２１ｂは、開口部４１において、画素電極として機能する透光性を有する
導電膜２９ｃと電気的に接続されている。
容量素子１０５は、容量線として機能する導電膜２１ｅと接続されている。また、容量
素子１０５は、ゲート絶縁膜上に形成される導電性を有する酸化物半導体膜１９ｄと、ト
ランジスタ１０２上に設けられる誘電体膜と、画素電極として機能する透光性を有する導
電膜２９ｃとで構成されている。ゲート絶縁膜上に形成される導電性を有する酸化物半導
体膜１９ｄは透光性を有する。即ち、容量素子１０５は透光性を有する。
このように容量素子１０５は透光性を有するため、画素１０３内に容量素子１０５を大
きく（大面積に）形成することができる。従って、開口率を高めつつ、代表的には５５％
以上、好ましくは６０％以上とすることが可能であると共に、容量値を増大させた半導体
装置を得ることができる。例えば、解像度の高い半導体装置、例えば液晶表示装置におい
ては、画素の面積が小さくなり、容量素子の面積も小さくなる。このため、解像度の高い
半導体装置において、容量素子に蓄積される容量値が小さくなる。しかしながら、本実施
の形態に示す容量素子１０５は透光性を有するため、当該容量素子を画素に設けることで
、各画素において十分な容量値を得つつ、開口率を高めることができる。代表的には、画
素密度が２００ｐｐｉ以上、さらには３００ｐｐｉ以上、更には５００ｐｐｉ以上である
高解像度の半導体装置に好適に用いることができる。
また、本発明の一態様は、高解像度の表示装置においても、開口率を高めることができ
るため、バックライトなどの光源の光を効率よく利用することができ、表示装置の消費電
力を低減することができる。
次いで、図４３の一点鎖線Ａ−Ｂ、Ｃ−Ｄにおける断面図を図４４に示す。図４３に示
すトランジスタ１０２は、チャネルエッチ型のトランジスタである。なお、一点破線Ａ−
Ｂは、トランジスタ１０２のチャネル長方向、トランジスタ１０２と画素電極として機能
する透光性を有する導電膜２９ｃの接続部、及び容量素子１０５の断面図であり、Ｃ−Ｄ
における断面図は、トランジスタ１０２のチャネル幅方向の断面図である。
本実施の形態に示す液晶表示装置はＶＡ駆動の液晶表示装置であるため、第１の基板１
１の素子層に含まれる画素電極として機能する透光性を有する導電膜２９ｃと、第２の基
板３４２の素子層に含まれる導電膜３５０と、液晶層３２０とで液晶素子３２２を構成す
る。
また、図４４に示すトランジスタ１０２は、実施の形態５に示すトランジスタ１０２と
同様の構造をしている。また、ソース電極及びドレイン電極として機能する導電膜２１ａ
、２１ｂの一方、ここでは導電膜２１ｂに接続する画素電極として機能する透光性を有す
る導電膜２９ｃが、窒化物絶縁膜２７上に形成される。また、窒化物絶縁膜２７の開口部
４１において、導電膜２１ｂと画素電極として機能する透光性を有する導電膜２９ｃが接
続する。
画素電極として機能する透光性を有する導電膜２９ｃは、実施の形態５に示すコモン電
極２９と同様の材料及び作製方法を適宜用いることができる。
また、図４４に示す容量素子１０５は、酸化物絶縁膜１７上に形成される導電性を有す
る酸化物半導体膜１９ｄと、窒化物絶縁膜２７と、画素電極として機能する透光性を有す
る導電膜２９ｃとを有する。
本実施の形態に示すトランジスタ１０２上には分離された酸化物絶縁膜２３、２５が形
成される。分離された酸化物絶縁膜２３、２５が酸化物半導体膜１９ａと重畳する。
また、窒化物絶縁膜２７上に酸化物半導体膜１９ａと重なる有機絶縁膜３１を有する。
酸化物半導体膜１９ａと重なる有機絶縁膜３１をトランジスタ１０２上に設けることで、
酸化物半導体膜１９ａの表面と有機絶縁膜３１の表面との距離を離すことが可能である。
この結果、酸化物半導体膜１９ａの表面は、有機絶縁膜３１の表面に吸着された正の荷電
粒子による電界の影響を受けず、トランジスタ１０２の信頼性を高めることができる。
また、容量素子１０５において、導電性を有する酸化物半導体膜１９ｄは、実施の形態
５と異なり、導電膜２１ｂと接続しない。一方、導電性を有する酸化物半導体膜１９ｄは
、導電膜２１ｄと接する。導電膜２１ｄは容量線として機能する。導電性を有する酸化物
半導体膜１９ｄは、実施の形態５に示す導電性を有する酸化物半導体膜１９ｂと同様に形
成することができる。すなわち、導電性を有する酸化物半導体膜１９ｄは、酸化物半導体
膜１９ａと同じ金属元素を有する金属酸化物膜である。また、導電性を有する酸化物半導
体膜１９ｄは実施の形態５に示す導電性を有する酸化物半導体膜１９ｂと同じ作製方法を
適宜用いることができる。
次に、図４４に示すトランジスタ１０２及び容量素子１０５の作製方法について、図４
５及び図４６を用いて説明する。
第１の基板１１上に導電膜を形成した後、実施の形態５に示す第１のフォトリソグラフ
ィ工程を経て得られたマスクを用いて該導電膜をエッチングして、第１の基板１１上にゲ
ート電極として機能する導電膜１３を形成する（図４５（Ａ）参照。）
次に、第１の基板１１及びゲート電極として機能する導電膜１３上に、窒化物絶縁膜１
５及び酸化物絶縁膜１６を形成する。次に、酸化物絶縁膜１６上に酸化物半導体膜を形成
した後、実施の形態５に示す第２のフォトリソグラフィ工程を経て得られたマスクを用い
て該酸化物半導体膜をエッチングして、酸化物半導体膜１９ａ、１９ｃを形成する（図４
５（Ｂ）参照。）
次に、酸化物絶縁膜１６、及び酸化物半導体膜１９ａ、１９ｃ上に導電膜を形成した後
、実施の形態５に示す第３のフォトリソグラフィ工程を経て得られたマスクを用いて、該
導電膜をエッチングして、導電膜２１ａ、２１ｂ、２１ｄを形成する（図４５（Ｃ）参照
。）。この際、酸化物半導体膜１９ｃと接しないように、導電膜２１ｂを形成する。また
、酸化物半導体膜１９ｃと接するように導電膜２１ｄを形成する。
次に、酸化物絶縁膜１６、酸化物半導体膜１９ａ、１９ｃ、及び導電膜２１ａ、２１ｂ
、２１ｄ上に酸化物絶縁膜を形成した後、実施の形態５に示す第４のフォトリソグラフィ
工程を経て得られたマスクを用いて該酸化物絶縁膜をエッチングして、開口部４０を有す
る酸化物絶縁膜２３、２５を形成する（図４６（Ａ）参照。）
次に、酸化物絶縁膜１７、酸化物半導体膜１９ａ、１９ｃ、導電膜２１ａ、２１ｂ、２
１ｄ、及び酸化物絶縁膜２３、２５上に窒化物絶縁膜を形成した後、実施の形態５に示す
第５のフォトリソグラフィ工程を経て得られたマスクを用いて該窒化物絶縁膜をエッチン
グして、導電膜２１ｂの一部を露出する開口部４１を有する窒化物絶縁膜２７を形成する
（図４６（Ｂ）参照。）
当該工程により、酸化物半導体膜１９ｃが、導電性を有する酸化物半導体膜１９ｄとな
る。なお、後に窒化物絶縁膜２７として、プラズマＣＶＤ法により窒化シリコン膜を形成
すると、窒化シリコン膜に含まれる水素が酸化物半導体膜１９ｃに拡散するため、導電性
を有する酸化物半導体膜１９ｄを形成することができる。
次に、導電膜２１ｂ、窒化物絶縁膜２７上に導電膜を形成した後、実施の形態５に示す
第６のフォトリソグラフィ工程を経て得られたマスクを用いて該導電膜をエッチングして
、導電膜２１ｂに接続する導電膜２９ｃを形成する（図４６（Ｃ）参照。）
上記より、酸化物半導体膜を用いた半導体装置において電気特性が向上した半導体装置
を得ることができる。
本実施の形態に示す半導体装置の素子基板は、トランジスタの酸化物半導体膜と同時に
、容量素子の一方となる電極が形成される。また、画素電極として機能する透光性を有す
る導電膜を容量素子の他方の電極として用いる。これらのため、容量素子を形成するため
に、新たに導電膜を形成する工程が不要であり、作製工程を削減できる。また、一対の電
極が透光性を有するため、容量素子は透光性を有する。この結果、容量素子の占有面積を
大きくしつつ、画素の開口率を高めることができる。
＜変形例１＞
本実施の形態では、実施の形態５に示す半導体装置と比較して、少ないマスク枚数で作
製可能な表示装置について、図４７を用いて説明する。
図４７に示す表示装置は、トランジスタ１０２上に形成される酸化物絶縁膜２２及び酸
化物絶縁膜２４をエッチングしないことで、マスク枚数を削減することが可能である。ま
た、酸化物絶縁膜２４上には窒化物絶縁膜２７が形成され、酸化物絶縁膜２２、２４及び
窒化物絶縁膜２７に、導電膜２１ｂの一部を露出する開口部４１ａが形成される。また、
窒化物絶縁膜２７上には、開口部４１ａにおいて、導電膜２１ｂと接続する、画素電極と
して機能する透光性を有する導電膜２９ｄが形成される。
また、酸化物絶縁膜１７上に導電膜２１ｄが形成される。導電膜２１ｄは、導電膜２１
ａ、２１ｂと同時に形成されるため、導電膜２１ｄを作製するためにフォトマスクは増加
しない。導電膜２１ｄは容量線として機能する。すなわち、導電膜２１ｄ、酸化物絶縁膜
２２、酸化物絶縁膜２４、窒化物絶縁膜２７、及び画素電極として機能する透光性を有す
る導電膜２９ｄにおいて、容量素子１０５ａを構成する。
本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適
宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、実施の形態５と異なる表示装置及びその作製方法について図４８を
参照して説明する。本実施の形態では、トランジスタにおいて異なるゲート電極の間に酸
化物半導体膜が設けられている構造、即ちデュアルゲート構造のトランジスタである点が
実施の形態５と異なる。なお、実施の形態５と重複する構成は説明を省略する。
表示装置に含まれる第１の基板１１に設けられた素子層の具体的な構成について説明す
る。本実施の形態に示す表示装置に設けられるトランジスタは、ゲート電極として機能す
る導電膜１３、酸化物半導体膜１９ａ、導電膜２１ａ、２１ｂ、及び酸化物絶縁膜２５そ
れぞれの一部または全部に重なるゲート電極として機能する導電膜２９ｂを有する点が実
施の形態５と異なる。ゲート電極として機能する導電膜２９ｂは、開口部４１ａ、４１ｂ
において、ゲート電極として機能する導電膜１３と接続される。
次いで、図４８に示すトランジスタ１０２ａは、チャネルエッチ型のトランジスタであ
る。なお、Ａ−Ｂは、トランジスタ１０２ａのチャネル長方向、及び容量素子１０５ａの
断面図であり、Ｃ−Ｄにおける断面図は、トランジスタ１０２ａのチャネル幅方向、及び
ゲート電極として機能する導電膜１３及びゲート電極として機能する導電膜２９ｂの接続
部における断面図である。
図４８に示すトランジスタ１０２ａは、デュアルゲート構造のトランジスタであり、第
１の基板１１上に設けられるゲート電極として機能する導電膜１３を有する。また、第１
の基板１１及びゲート電極として機能する導電膜１３上に形成される窒化物絶縁膜１５と
、窒化物絶縁膜１５上に形成される酸化物絶縁膜１７と、窒化物絶縁膜１５及び酸化物絶
縁膜１７を介して、ゲート電極として機能する導電膜１３と重なる酸化物半導体膜１９ａ
と、酸化物半導体膜１９ａに接する、ソース電極及びドレイン電極として機能する導電膜
２１ａ、２１ｂとを有する。また、酸化物絶縁膜１７、酸化物半導体膜１９ａ、及びソー
ス電極及びドレイン電極として機能する導電膜２１ａ、２１ｂ上には、酸化物絶縁膜２３
が形成され、酸化物絶縁膜２３上には酸化物絶縁膜２５が形成される。窒化物絶縁膜１５
、酸化物絶縁膜２３、酸化物絶縁膜２５、導電膜２１ｂ上には窒化物絶縁膜２７が形成さ
れる。また、導電性を有する酸化物半導体膜１９ｂが、酸化物絶縁膜１７上に形成される
。導電性を有する酸化物半導体膜１９ｂは、ソース電極及びドレイン電極として機能する
導電膜２１ａ、２１ｂの一方、ここでは導電膜２１ｂに接続される。また、コモン電極２
９、及びゲート電極として機能する導電膜２９ｂが窒化物絶縁膜２７上に形成される。
Ｃ−Ｄにおける断面図に示すように、窒化物絶縁膜１５、酸化物絶縁膜１７、酸化物絶
縁膜２３、酸化物絶縁膜２５、及び窒化物絶縁膜２７に設けられる開口部４１ａ、４１ｂ
において、ゲート電極として機能する導電膜２９ｂは、ゲート電極として機能する導電膜
１３と接続される。即ち、ゲート電極として機能する導電膜１３及びゲート電極として機
能する導電膜２９ｂは同電位である。
このため、トランジスタ１０２ａの各ゲート電極に同電位の電圧を印加することで、初
期特性バラつきの低減、−ＧＢＴストレス試験の劣化の抑制及び異なるドレイン電圧にお
けるオン電流の立ち上がり電圧の変動の抑制が可能である。また、酸化物半導体膜１９ａ
においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動
量が増加する。この結果、トランジスタ１０２ａのオン電流が大きくなると共に、電界効
果移動度が高くなり、代表的には電界効果移動度が２０ｃｍ２／Ｖ・ｓ以上となる。
本実施の形態に示すトランジスタ１０２ａ上には酸化物絶縁膜２３、２５が形成される
。酸化物絶縁膜２３、２５が酸化物半導体膜１９ａと重畳する。また、チャネル幅方向の
断面図において、酸化物半導体膜１９ａの外側に酸化物絶縁膜２３及び酸化物絶縁膜２５
の端部が位置する。また、図４８に示すチャネル幅方向において、ゲート電極として機能
する導電膜２９ｂは、酸化物絶縁膜２３及び酸化物絶縁膜２５の端部に位置する。
エッチング等で加工された酸化物半導体膜の端部においては、加工におけるダメージに
より欠陥が形成されると共に、不純物付着などにより汚染される。このため、電界などの
ストレスが与えられることによって活性化しやすく、それによりｎ型（低抵抗）となりや
すい。そのため、ゲート電極として機能する導電膜１３と重なる酸化物半導体膜１９ａの
端部において、ｎ型化しやすくなる。当該ｎ型化された端部が、ソース電極及びドレイン
電極として機能する導電膜２１ａ、２１ｂの間に設けられると、ｎ型化された領域がキャ
リアのパスとなってしまい、寄生チャネルが形成される。しかしながら、Ｃ−Ｄの断面図
に示すように、チャネル幅方向において、ゲート電極として機能する導電膜２９ｂが、酸
化物絶縁膜２３、２５を介して、酸化物半導体膜１９ａの側面と対向することで、ゲート
電極として機能する導電膜２９ｂの電界の影響により、酸化物半導体膜１９ａの側面、ま
たは側面及びその近傍を含む領域における寄生チャネルの発生が抑制される。この結果、
しきい値電圧におけるドレイン電流の上昇が急峻である、電気特性の優れたトランジスタ
となる。
本実施の形態に示す表示装置の素子基板は、トランジスタの酸化物半導体膜と同時に、
画素電極として機能する導電性を有する酸化物半導体膜が形成される。導電性を有する酸
化物半導体膜は容量素子の一方の電極として機能する。また、コモン電極は容量素子の他
方の電極として機能する。これらのため、容量素子を形成するために、新たに導電膜を形
成する工程が不要であり、作製工程を削減できる。また、容量素子は透光性を有する。こ
の結果、容量素子の占有面積を大きくしつつ、画素の開口率を高めることができる。
以下に、トランジスタ１０２ａの構成の詳細について説明する。なお、実施の形態５と
同じ符号の構成については、説明を省略する。
ゲート電極として機能する導電膜２９ｂは、実施の形態５に示すコモン電極２９と同様
の材料を適宜用いることができる。
次に、図４８に示すトランジスタ１０２ａ及び容量素子１０５ａの作製方法について、
図３４乃至図３６、及び図４９を用いて説明する。
実施の形態５と同様に、図３４乃至図３６（Ａ）の工程を経て、第１の基板１１上にゲ
ート電極として機能する導電膜１３、窒化物絶縁膜１５、酸化物絶縁膜１６、酸化物半導
体膜１９ａ、導電性を有する酸化物半導体膜１９ｂ、ソース電極及びドレイン電極として
機能する導電膜２１ａ、２１ｂ、酸化物絶縁膜２２、酸化物絶縁膜２４、及び窒化物絶縁
膜２６をそれぞれ形成する。当該工程においては、第１のフォトマスク乃至第４のフォト
マスクを用いたフォトリソグラフィ工程を行う。
次に、窒化物絶縁膜２６上に第５のフォトマスクを用いたフォトリソグラフィ工程によ
りマスクを形成した後、該マスクを用いて窒化物絶縁膜２６の一部をエッチングして、図
４９（Ａ）に示すように、開口部４１ａ、４１ｂを有する窒化物絶縁膜２７を形成する。
次に、図４９（Ｂ）に示すように、ゲート電極として機能する導電膜１３及び窒化物絶
縁膜２７上に、後にコモン電極２９、ゲート電極として機能する導電膜２９ｂとなる導電
膜２８を形成する。
次に、導電膜２８上に、第６のフォトマスクを用いたフォトリソグラフィ工程によりマ
スクを形成する。次に、該マスクを用いて導電膜２８の一部をエッチングして、図４９（
Ｃ）に示すように、コモン電極２９及びゲート電極として機能する導電膜２９ｂを形成す
る。この後、マスクを除去する。
以上の工程により、トランジスタ１０２ａを作製すると共に、容量素子１０５ａを作製
することができる。
本実施の形態に示すトランジスタは、チャネル幅方向において、ゲート電極として機能
する導電膜２９ｂが、酸化物絶縁膜２３、２５を介して、酸化物半導体膜１９ａの側面と
対向することで、ゲート電極として機能する導電膜２９ｂの電界の影響により、酸化物半
導体膜１９ａの側面、または側面及びその近傍を含む領域における寄生チャネルの発生が
抑制される。この結果、しきい値電圧におけるドレイン電流の上昇が急峻である、電気特
性の優れたトランジスタとなる。
本実施の形態に示す表示装置の素子基板は、信号線と交差する方向に縞状に延伸した領
域を有するコモン電極が形成される。このため、コントラストの優れた表示装置を作製す
ることができる。
また、本実施の形態に示す表示装置の素子基板は、トランジスタの酸化物半導体膜と同
時に、画素電極として機能する導電性を有する酸化物半導体膜が形成される。導電性を有
する酸化物半導体膜は容量素子の一方の電極として機能する。また、コモン電極は、容量
素子の他方の電極として機能する。これらのため、容量素子を形成するために、新たに導
電膜を形成する工程が不要であり、作製工程を削減できる。また、容量素子は透光性を有
する。この結果、容量素子の占有面積を大きくしつつ、画素の開口率を高めることができ
る。
本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適
宜組み合わせて用いることができる。
（実施の形態８）
本実施の形態では、上記実施の形態と比較して、酸化物半導体膜の欠陥量をさらに低減
することが可能なトランジスタを有する表示装置について図面を参照して説明する。本実
施の形態で説明するトランジスタは、実施の形態５乃至実施の形態７と比較して、複数の
酸化物半導体膜を有する多層膜を有する点が異なる。ここでは、実施の形態５を用いて、
トランジスタの詳細を説明する。
図５０に、表示装置が有する素子基板の断面図を示す。図５０は、図３２の一点鎖線Ａ
−Ｂ、Ｃ−Ｄ間の断面図に相当する。
図５０（Ａ）に示すトランジスタ１０２ｂは、窒化物絶縁膜１５及び酸化物絶縁膜１７
を介して、ゲート電極として機能する導電膜１３と重なる多層膜３７ａと、多層膜３７ａ
に接するソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂとを有する。
また、窒化物絶縁膜１５及び酸化物絶縁膜１７、多層膜３７ａ、及びソース電極及びドレ
イン電極として機能する導電膜２１ａ、２１ｂ上には、酸化物絶縁膜２３、酸化物絶縁膜
２５、及び窒化物絶縁膜２７が形成される。
図５０（Ａ）に示す容量素子１０５ｂは、酸化物絶縁膜１７上に形成される多層膜３７
ｂと、多層膜３７ｂに接する窒化物絶縁膜２７と、窒化物絶縁膜２７に接するコモン電極
２９とを有する。多層膜３７ｂは画素電極として機能する。
本実施の形態に示すトランジスタ１０２ｂにおいて、多層膜３７ａは、酸化物半導体膜
１９ａ及び酸化物半導体膜３９ａを有する。即ち、多層膜３７ａは２層構造である。また
、酸化物半導体膜１９ａの一部がチャネル領域として機能する。また、多層膜３７ａに接
するように、酸化物絶縁膜２３が形成されており、酸化物絶縁膜２３に接するように酸化
物絶縁膜２５が形成されている。即ち、酸化物半導体膜１９ａと酸化物絶縁膜２３との間
に、酸化物半導体膜３９ａが設けられている。
酸化物半導体膜３９ａは、酸化物半導体膜１９ａを構成する元素の一種以上から構成さ
れる酸化物膜である。このため、酸化物半導体膜１９ａと酸化物半導体膜３９ａとの界面
において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害さ
れないため、トランジスタの電界効果移動度が高くなる。
酸化物半導体膜３９ａは、代表的には、Ｉｎ−Ｇａ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、Ｉ
ｎ−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、またはＮｄ）で
あり、且つ酸化物半導体膜１９ａよりも伝導帯の下端のエネルギーが真空準位に近く、代
表的には、酸化物半導体膜３９ａの伝導帯の下端のエネルギーと、酸化物半導体膜１９ａ
の伝導帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅ
Ｖ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、また
は０．４ｅＶ以下である。即ち、酸化物半導体膜３９ａの電子親和力と、酸化物半導体膜
１９ａの電子親和力との差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、
または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４
ｅＶ以下である。
酸化物半導体膜３９ａは、Ｉｎを含むことで、キャリア移動度（電子移動度）が高くな
るため好ましい。
酸化物半導体膜３９ａとして、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、またはＮｄ
をＩｎより高い原子数比で有することで、以下の効果を有する場合がある。（１）酸化物
半導体膜３９ａのエネルギーギャップを大きくする。（２）酸化物半導体膜３９ａの電子
親和力を小さくする。（３）外部からの不純物の拡散を低減する。（４）酸化物半導体膜
１９ａと比較して、絶縁性が高くなる。（５）Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、また
はＮｄは、酸素との結合力が強い金属元素であるため、酸素欠損が生じにくくなる。
酸化物半導体膜３９ａがＩｎ−Ｍ−Ｚｎ酸化物膜であるとき、ＩｎおよびＭの和を１０
０ａｔｏｍｉｃ％としたときＩｎとＭの原子数比率は、Ｉｎが５０ａｔｏｍｉｃ％未満、
Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、
Ｍが７５ａｔｏｍｉｃ％り高いとする。
また、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａが、Ｉｎ−Ｍ−Ｚｎ酸化物Ｍ（
Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜１９ａ
と比較して、酸化物半導体膜３９ａに含まれるＭ（Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、
Ｃｅ、またはＮｄ）の原子数比が大きく、代表的には、酸化物半導体膜１９ａに含まれる
上記原子と比較して、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高
い原子数比である。
また、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａが、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍ
はＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜３９
ａをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体膜１９ａをＩｎ：Ｍ
：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きく
、好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上である。さらに好ましくは、
ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きく、より好ましくは、ｙ１／ｘ１がｙ２／ｘ
２よりも３倍以上大きい。
酸化物半導体膜１９ａがＩｎ−Ｍ−Ｚｎ酸化物膜（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ
、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜１９ａを成膜するために用いるター
ゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１とすると、ｘ
１／ｙ１は、１／３以上６以下、さらには１以上６以下であって、ｚ１／ｙ１は、１／３
以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ１／ｙ１を１以上６
以下とすることで、酸化物半導体膜１９ａとしてＣＡＡＣ−ＯＳ膜が形成されやすくなる
。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉ
ｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等がある。
酸化物半導体膜３９ａがＩｎ−Ｍ−Ｚｎ酸化物膜（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ
、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜３９ａを成膜するために用いるター
ゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ
２／ｙ２＜ｘ１／ｙ１であって、ｚ２／ｙ２は、１／３以上６以下、さらには１以上６以
下であることが好ましい。なお、ｚ２／ｙ２を１以上６以下とすることで、酸化物半導体
膜３９ａとしてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数
比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ
：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、
Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：４：６、Ｉｎ：Ｍ：Ｚｎ＝１：４：
７、Ｉｎ：Ｍ：Ｚｎ＝１：４：８、Ｉｎ：Ｍ：Ｚｎ＝１：５：５、Ｉｎ：Ｍ：Ｚｎ＝１：
５：６、Ｉｎ：Ｍ：Ｚｎ＝１：５：７、Ｉｎ：Ｍ：Ｚｎ＝１：５：８、Ｉｎ：Ｍ：Ｚｎ＝
１：６：８等がある。
なお、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａの原子数比はそれぞれ、誤差と
して上記の原子数比のプラスマイナス４０％の変動を含む。
酸化物半導体膜３９ａは、後に形成する酸化物絶縁膜２５を形成する際の、酸化物半導
体膜１９ａへのダメージ緩和膜としても機能する。
酸化物半導体膜３９ａの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５
０ｎｍ以下とする。
また、酸化物半導体膜３９ａは、酸化物半導体膜１９ａに示す結晶構造を適宜用いるこ
とができる。
なお、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａそれぞれにおいて、非晶質構造
の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領
域の二種以上を有する混合膜を構成してもよい。混合膜は、例えば、非晶質構造の領域、
微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいず
れか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶質構
造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の
領域のいずれか二種以上の領域の積層構造を有する場合がある。
ここでは、酸化物半導体膜１９ａ及び酸化物絶縁膜２３の間に、酸化物半導体膜３９ａ
が設けられている。このため、酸化物半導体膜３９ａと酸化物絶縁膜２３の間において、
不純物及び欠陥によりキャリアトラップが形成されても、当該キャリアトラップと酸化物
半導体膜１９ａとの間には隔たりがある。この結果、酸化物半導体膜１９ａを流れる電子
がキャリアトラップに捕獲されにくく、トランジスタのオン電流を増大させることが可能
であると共に、電界効果移動度を高めることができる。また、キャリアトラップに電子が
捕獲されると、該電子がマイナスの固定電荷となってしまう。この結果、トランジスタの
しきい値電圧が変動してしまう。しかしながら、酸化物半導体膜１９ａとキャリアトラッ
プとの間に隔たりがあるため、キャリアトラップにおける電子の捕獲を削減することが可
能であり、しきい値電圧の変動量を低減することができる。
また、酸化物半導体膜３９ａは、外部からの不純物を遮蔽することが可能であるため、
外部から酸化物半導体膜１９ａへ移動する不純物量を低減することが可能である。また、
酸化物半導体膜３９ａは、酸素欠損を形成しにくい。これらのため、酸化物半導体膜１９
ａにおける不純物濃度及び酸素欠損量を低減することが可能である。
なお、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａは、各膜を単に積層するのでは
なく連続接合（ここでは特に伝導帯の下端のエネルギーが各膜の間で連続的に変化する構
造）が形成されるように作製する。すなわち、各膜の界面にトラップ中心や再結合中心の
ような欠陥準位を形成する不純物が存在しないような積層構造とする。仮に、積層された
酸化物半導体膜１９ａ及び酸化物半導体膜３９ａの間に不純物が混在していると、エネル
ギーバンドの連続性が失われ、界面でキャリアがトラップされ、あるいは再結合して、消
滅してしまう。
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装
置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層するこ
とが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体膜にとって
不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポン
プを用いて高真空排気（５×１０−７Ｐａ乃至１×１０−４Ｐａ程度まで）することが好
ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャン
バー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好まし
い。
なお、多層膜３７ａの代わりに、図５０（Ｂ）に示すトランジスタ１０２ｃのように、
多層膜３８ａを有してもよい。
また、多層膜３７ｂの代わりに、図５０（Ｂ）に示す容量素子１０５ｃのように、多層
膜３８ｂを有してもよい。
多層膜３８ａは、酸化物半導体膜４９ａ、酸化物半導体膜１９ａ、及び酸化物半導体膜
３９ａを有する。即ち、多層膜３８ａは３層構造である。また、酸化物半導体膜１９ａが
チャネル領域として機能する。
酸化物半導体膜４９ａは、酸化物半導体膜３９ａと同様の材料及び形成方法を適宜用い
ることができる。
多層膜３８ｂは、導電性を有する酸化物半導体膜４９ｂ、導電性を有する酸化物半導体
膜１９ｆ、及び導電性を有する酸化物半導体膜３９ｂを有する。即ち、多層膜３８ｂは３
層構造である。また、多層膜３８ｂは画素電極として機能する。
酸化物半導体膜１９ｆは、導電性を有する酸化物半導体膜と同様の材料及び形成方法を
適宜用いることができる。酸化物半導体膜４９ｂは、酸化物半導体膜３９ｂと同様の材料
及び形成方法を適宜用いることができる。
また、酸化物絶縁膜１７及び酸化物半導体膜４９ａが接する。即ち、酸化物絶縁膜１７
と酸化物半導体膜１９ａとの間に、酸化物半導体膜４９ａが設けられている。
また、多層膜３８ａ及び酸化物絶縁膜２３が接する。また、酸化物半導体膜３９ａ及び
酸化物絶縁膜２３が接する。即ち、酸化物半導体膜１９ａと酸化物絶縁膜２３との間に、
酸化物半導体膜３９ａが設けられている。
酸化物半導体膜４９ａは、酸化物半導体膜１９ａより膜厚が小さいと好ましい。酸化物
半導体膜４９ａの厚さを１ｎｍ以上５ｎｍ以下、好ましくは１ｎｍ以上３ｎｍ以下とする
ことで、トランジスタのしきい値電圧の変動量を低減することが可能である。
本実施の形態に示すトランジスタは、酸化物半導体膜１９ａ及び酸化物絶縁膜２３の間
に、酸化物半導体膜３９ａが設けられている。このため、酸化物半導体膜３９ａと酸化物
絶縁膜２３の間において、不純物及び欠陥によりキャリアトラップが形成されても、当該
キャリアトラップと酸化物半導体膜１９ａとの間には隔たりがある。この結果、酸化物半
導体膜１９ａを流れる電子がキャリアトラップに捕獲されにくく、トランジスタのオン電
流を増大させることが可能であると共に、電界効果移動度を高めることができる。また、
キャリアトラップに電子が捕獲されると、該電子がマイナスの固定電荷となってしまう。
この結果、トランジスタのしきい値電圧が変動してしまう。しかしながら、酸化物半導体
膜１９ａとキャリアトラップとの間に隔たりがあるため、キャリアトラップにおける電子
の捕獲を削減することが可能であり、しきい値電圧の変動量を低減することができる。
また、酸化物半導体膜３９ａは、外部からの不純物を遮蔽することが可能であるため、
外部から酸化物半導体膜１９ａへ移動する不純物量を低減することが可能である。また、
酸化物半導体膜３９ａは、酸素欠損を形成しにくい。これらのため、酸化物半導体膜１９
ａにおける不純物濃度及び酸素欠損量を低減することが可能である。
また、酸化物絶縁膜１７と酸化物半導体膜１９ａとの間に、酸化物半導体膜４９ａが設
けられており、酸化物半導体膜１９ａと酸化物絶縁膜２３との間に、酸化物半導体膜３９
ａが設けられているため、酸化物半導体膜４９ａと酸化物半導体膜１９ａとの界面近傍に
おけるシリコンや炭素の濃度、酸化物半導体膜１９ａにおけるシリコンや炭素の濃度、ま
たは酸化物半導体膜３９ａと酸化物半導体膜１９ａとの界面近傍におけるシリコンや炭素
の濃度を低減することができる。これらの結果、多層膜３８ａにおいて、一定光電流測定
法で導出される吸収係数は、１×１０−３／ｃｍ未満、好ましくは１×１０−４／ｃｍ未
満となり、局在準位が極めて少ない。
このような構造を有するトランジスタ１０２ｃは、酸化物半導体膜１９ａを含む多層膜
３８ａにおいて欠陥が極めて少ないため、トランジスタの電気特性を向上させることが可
能であり、代表的には、オン電流の増大及び電界効果移動度の向上が可能である。また、
ストレス試験の一例であるＢＴストレス試験及び光ＢＴストレス試験におけるしきい値電
圧の変動量が少なく、信頼性が高い。
本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適
宜組み合わせて用いることができる。
（実施の形態９）
本実施の形態では、実施の形態５乃至実施の形態８に示す、第１の基板１１上に形成さ
れた素子層の一部を用いた発光装置について、図５１及び図５２を用いて説明する。なお
、ここでは、実施の形態５及び実施の形態６に示す素子層の一部を用いて説明するが、適
宜他の構成の素子層を発光装置に用いることができる。
図５１に示す発光装置は、実施の形態５の図３３に示す第１の基板１１上に形成された
素子層において、無機絶縁膜３０上に設けられる絶縁膜３７１と、無機絶縁膜３０、導電
性を有する酸化物半導体膜１９ｂ、及び絶縁膜３７１上に設けられるＥＬ層３７３と、Ｅ
Ｌ層３７３及び絶縁膜３７１上に設けられる導電膜３７５とを有する。導電性を有する酸
化物半導体膜１９ｂ、ＥＬ層３７３、及び導電膜３７５により発光素子３７０ａを構成す
る。
図５２に示す発光装置は、実施の形態６の図４４に示す第１の基板１１上に形成された
素子層において、無機絶縁膜３０及び透光性を有する導電膜２９ｃ上に設けられる絶縁膜
３７１と、無機絶縁膜３０及び透光性を有する導電膜２９ｃ上に設けられるＥＬ層３７３
と、ＥＬ層３７３及び絶縁膜３７１上に設けられる導電膜３７５とを有する。透光性を有
する導電膜２９ｃ、ＥＬ層３７３、及び導電膜３７５により発光素子３７０ｂを構成する
。
また、本実施の形態に示す発光装置の素子基板は、トランジスタの酸化物半導体膜と同
時に、画素電極として機能する導電性を有する酸化物半導体膜が形成される。このため、
従来より少ない工程数で、発光装置を作製することができる。
または、本実施の形態に示す発光装置の素子基板は、トランジスタの酸化物半導体膜と
同時に、容量素子の電極として機能する導電性を有する酸化物半導体膜が形成される。導
電性を有する酸化物半導体膜は容量素子の一方の電極として機能する。これらのため、容
量素子を形成するために、新たに導電膜を形成する工程が不要であり、作製工程を削減で
きる。また、容量素子の他方の電極は、画素電極として機能する透光性を有する導電膜で
ある。このため、容量素子は透光性を有する。この結果、容量素子の占有面積を大きくし
つつ、画素の開口率を高めることができる。
本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適
宜組み合わせて用いることができる。
（実施の形態１０）
本実施の形態では、上記実施の形態で説明した表示装置に含まれているトランジスタに
おいて、酸化物半導体膜に適用可能な一態様について説明する。
＜酸化物半導体の構造について＞
以下では、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けら
れる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ
Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物
半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物
半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−
ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体などがある。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。なお、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−
Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこ
ともできる。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物
半導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒ
ｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高
分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一
方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーと
もいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に
起因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図７２（Ａ）に
、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。
高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏ
ｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を
、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、
日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行う
ことができる。
図７２（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図７２（Ｂ）に示す
。図７２（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認でき
る。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）
または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
図７２（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図７２（Ｃ
）は、特徴的な原子配列を、補助線で示したものである。図７２（Ｂ）および図７２（Ｃ
）より、ペレット一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、ペレットとペレット
との傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、
ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレ
ット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造
となる（図７２（Ｄ）参照。）。図７２（Ｃ）で観察されたペレットとペレットとの間で
傾きが生じている箇所は、図７２（Ｄ）に示す領域５１６１に相当する。
また、図７３（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣ
ｓ補正高分解能ＴＥＭ像を示す。図７３（Ａ）の領域（１）、領域（２）および領域（３
）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図７３（Ｂ）、図７３（Ｃ）および
図７３（Ｄ）に示す。図７３（Ｂ）、図７３（Ｃ）および図７３（Ｄ）より、ペレットは
、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しか
しながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣ
ＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−Ｏ
Ｓに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図７４（Ａ）に示すよ
うに回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａ
ＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向
性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１
°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°
近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれること
を示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造
解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａ
ｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉ
ｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５
６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析
（φスキャン）を行っても、図７４（Ｂ）に示すように明瞭なピークは現れない。これに
対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφ
スキャンした場合、図７４（Ｃ）に示すように（１１０）面と等価な結晶面に帰属される
ピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは
、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａ
ＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍ
の電子線を入射させると、図７５（Ａ）に示すような回折パターン（制限視野透過電子回
折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４
の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても
、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に
略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプロー
ブ径が３００ｎｍの電子線を入射させたときの回折パターンを図７５（Ｂ）に示す。図７
５（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても
、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる
。なお、図７５（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面お
よび（１００）面などに起因すると考えられる。また、図７５（Ｂ）における第２リング
は（１１０）面などに起因すると考えられる。
また、ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。酸化物半導体の欠
陥としては、例えば、不純物に起因する欠陥や、酸素欠損などがある。したがって、ＣＡ
ＡＣ−ＯＳは、不純物濃度の低い酸化物半導体ということもできる。また、ＣＡＡＣ−Ｏ
Ｓは、酸素欠損の少ない酸化物半導体ということもできる。
酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源と
なる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、
水素を捕獲することによってキャリア発生源となる場合がある。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金
属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸
素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、
二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。
また、欠陥準位密度の低い（酸素欠損が少ない）酸化物半導体は、キャリア密度を低く
することができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な
酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち
、高純度真性または実質的に高純度真性な酸化物半導体となりやすい。したがって、ＣＡ
ＡＣ−ＯＳを用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリ
ーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性な
酸化物半導体は、キャリアトラップが少ない。酸化物半導体のキャリアトラップに捕獲さ
れた電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うこと
がある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体を用いたトラン
ジスタは、電気特性が不安定となる場合がある。一方、ＣＡＡＣ−ＯＳを用いたトランジ
スタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
また、ＣＡＡＣ−ＯＳは欠陥準位密度が低いため、光の照射などによって生成されたキ
ャリアが、欠陥準位に捕獲されることが少ない。したがって、ＣＡＡＣ−ＯＳを用いたト
ランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
＜微結晶酸化物半導体＞
次に、微結晶酸化物半導体について説明する。
微結晶酸化物半導体は、高分解能ＴＥＭ像において、結晶部を確認することのできる領
域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体に
含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさ
であることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結
晶であるナノ結晶を有する酸化物半導体を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎ
ｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。ｎｃ−ＯＳは、例えば、高分解
能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡ
Ｃ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−
ＯＳの結晶部をペレットと呼ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上
３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペ
レット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、ｎｃ−ＯＳは、分析方法によっては、非晶質酸化物半導体と区別が付かない場
合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いるＸＲＤ装
置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示
すピークが検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（
例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行う
と、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレ
ットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回
折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行う
と、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リ
ング状の領域内に複数のスポットが観測される場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ
−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有
する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌ
ｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため
、ｎｃ−ＯＳは、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−Ｏ
Ｓは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、Ｃ
ＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜非晶質酸化物半導体＞
次に、非晶質酸化物半導体について説明する。
非晶質酸化物半導体は、膜中における原子配列が不規則であり、結晶部を有さない酸化
物半導体である。石英のような無定形状態を有する酸化物半導体が一例である。
非晶質酸化物半導体は、高分解能ＴＥＭ像において結晶部を確認することができない。
非晶質酸化物半導体に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐ
ｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半
導体に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導
体に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンのみが
観測される。
非晶質構造については、様々な見解が示されている。例えば、原子配列に全く秩序性を
有さない構造を完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ ｓｔｒ
ｕｃｔｕｒｅ）と呼ぶ場合がある。また、最近接原子間距離または第２近接原子間距離ま
で秩序性を有し、かつ長距離秩序性を有さない構造を非晶質構造と呼ぶ場合もある。した
がって、最も厳格な定義によれば、僅かでも原子配列に秩序性を有する酸化物半導体を非
晶質酸化物半導体と呼ぶことはできない。また、少なくとも、長距離秩序性を有する酸化
物半導体を非晶質酸化物半導体と呼ぶことはできない。よって、結晶部を有することから
、例えば、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳを、非晶質酸化物半導体または完全な非晶質
酸化物半導体と呼ぶことはできない。
＜非晶質ライク酸化物半導体＞
なお、酸化物半導体は、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する場合が
ある。そのような構造を有する酸化物半導体を、特に非晶質ライク酸化物半導体（ａ−ｌ
ｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ）と呼ぶ。
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察され
る場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる
領域と、結晶部を確認することのできない領域と、を有する。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋ
ｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すた
め、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ−ｌｉｋｅ ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ
試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いずれ
の試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試
料は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば
、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層
を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。こ
れらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度
であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞
の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と
見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図７６は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例であ
る。ただし、上述した格子縞の長さを結晶部の大きさとしている。図７６より、ａ−ｌｉ
ｋｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体
的には、図７６中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程
度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎ
ｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−Ｏ
ＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−
／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、
図７６中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳお
よびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度
であることがわかる。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合が
ある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとん
ど見られないことがわかる。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−
ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比
べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結
晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡ
Ｃ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結
晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よ
って、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体におい
て、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。ま
た、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ
３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異な
る単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積も
ることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わ
せる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少な
い種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。
なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、微結晶酸化
物半導体、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
＜成膜モデル＞
以下では、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの成膜モデルの一例について説明する。
図７７（Ａ）は、スパッタリング法によりＣＡＡＣ−ＯＳが成膜される様子を示した成
膜室内の模式図である。
ターゲット５１３０は、バッキングプレートに接着されている。バッキングプレートを
介してターゲット５１３０と向かい合う位置には、複数のマグネットが配置される。該複
数のマグネットによって磁場が生じている。マグネットの磁場を利用して成膜速度を高め
るスパッタリング法は、マグネトロンスパッタリング法と呼ばれる。
基板５１２０は、ターゲット５１３０と向かい合うように配置しており、その距離ｄ（
ターゲット−基板間距離（Ｔ−Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好ま
しくは０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、
酸素、アルゴン、または酸素を５体積％以上の割合で含む混合ガス）で満たされ、０．０
１Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここ
で、ターゲット５１３０に一定以上の電圧を印加することで、放電が始まり、プラズマが
確認される。なお、ターゲット５１３０の近傍には磁場によって、高密度プラズマ領域が
形成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン５１０１
が生じる。イオン５１０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（
Ａｒ＋）などである。
ここで、ターゲット５１３０は、複数の結晶粒を有する多結晶構造を有し、いずれかの
結晶粒には劈開面が含まれる。図７８（Ａ）に、一例として、ターゲット５１３０に含ま
れるＩｎＧａＺｎＯ４の結晶の構造を示す。なお、図７８（Ａ）は、ｂ軸に平行な方向か
らＩｎＧａＺｎＯ４の結晶を観察した場合の構造である。図７８（Ａ）より、近接する二
つのＧａ−Ｚｎ−Ｏ層において、それぞれの層における酸素原子同士が近距離に配置され
ていることがわかる。そして、酸素原子が負の電荷を有することにより、近接する二つの
Ｇａ−Ｚｎ−Ｏ層の間には斥力が生じる。その結果、ＩｎＧａＺｎＯ４の結晶は、近接す
る二つのＧａ−Ｚｎ−Ｏ層の間に劈開面を有する。
高密度プラズマ領域で生じたイオン５１０１は、電界によってターゲット５１３０側に
加速され、やがてターゲット５１３０と衝突する。このとき、劈開面から平板状またはペ
レット状のスパッタ粒子であるペレット５１００ａおよびペレット５１００ｂが剥離し、
叩き出される。なお、ペレット５１００ａおよびペレット５１００ｂは、イオン５１０１
の衝突の衝撃によって、構造に歪みが生じる場合がある。
ペレット５１００ａは、三角形、例えば正三角形の平面を有する平板状またはペレット
状のスパッタ粒子である。また、ペレット５１００ｂは、六角形、例えば正六角形の平面
を有する平板状またはペレット状のスパッタ粒子である。なお、ペレット５１００ａおよ
びペレット５１００ｂなどの平板状またはペレット状のスパッタ粒子を総称してペレット
５１００と呼ぶ。ペレット５１００の平面の形状は、三角形、六角形に限定されない、例
えば、三角形が複数個合わさった形状となる場合がある。例えば、三角形（例えば、正三
角形）が２個合わさった四角形（例えば、ひし形）となる場合もある。
ペレット５１００は、成膜ガスの種類などに応じて厚さが決定する。理由は後述するが
、ペレット５１００の厚さは、均一にすることが好ましい。また、スパッタ粒子は厚みの
ないペレット状である方が、厚みのあるサイコロ状であるよりも好ましい。例えば、ペレ
ット５１００は、厚さを０．４ｎｍ以上１ｎｍ以下、好ましくは０．６ｎｍ以上０．８ｎ
ｍ以下とする。また、例えば、ペレット５１００は、幅を１ｎｍ以上３ｎｍ以下、好まし
くは１．２ｎｍ以上２．５ｎｍ以下とする。ペレット５１００は、上述の図７６中の（１
）で説明した初期核に相当する。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物を有するターゲット５
１３０にイオン５１０１を衝突させると、図７８（Ｂ）に示すように、Ｇａ−Ｚｎ−Ｏ層
、Ｉｎ−Ｏ層およびＧａ−Ｚｎ−Ｏ層の３層を有するペレット５１００が剥離する。図７
８（Ｃ）に、剥離したペレット５１００をｃ軸に平行な方向から観察した構造を示す。ペ
レット５１００は、二つのＧａ−Ｚｎ−Ｏ層と、Ｉｎ−Ｏ層と、を有するナノサイズのサ
ンドイッチ構造と呼ぶこともできる。
ペレット５１００は、プラズマを通過する際に、側面が負または正に帯電する場合があ
る。ペレット５１００は、例えば、側面に位置する酸素原子が負に帯電する可能性がある
。側面が同じ極性の電荷を有することにより、電荷同士の反発が起こり、平板状またはペ
レット状の形状を維持することが可能となる。なお、ＣＡＡＣ−ＯＳが、Ｉｎ−Ｇａ−Ｚ
ｎ酸化物である場合、インジウム原子と結合した酸素原子が負に帯電する可能性がある。
または、インジウム原子、ガリウム原子または亜鉛原子と結合した酸素原子が負に帯電す
る可能性がある。また、ペレット５１００は、プラズマを通過する際に、プラズマ中のイ
ンジウム原子、ガリウム原子、亜鉛原子および酸素原子などと結合することで成長する場
合がある。上述の図７６中の（２）と（１）の大きさの違いが、プラズマ中での成長分に
相当する。ここで、基板５１２０が室温程度である場合、基板５１２０上におけるペレッ
ト５１００の成長が起こりにくいためｎｃ−ＯＳとなる（図７７（Ｂ）参照。）。室温程
度で成膜できることから、基板５１２０が大面積である場合でもｎｃ−ＯＳの成膜が可能
である。なお、ペレット５１００をプラズマ中で成長させるためには、スパッタリング法
における成膜電力を高くすることが有効である。成膜電力を高くすることで、ペレット５
１００の構造を安定にすることができる。
図７７（Ａ）および図７７（Ｂ）に示すように、例えば、ペレット５１００は、プラズ
マ中を凧のように飛翔し、ひらひらと基板５１２０上まで舞い上がっていく。ペレット５
１００は電荷を帯びているため、ほかのペレット５１００が既に堆積している領域が近づ
くと、斥力が生じる。ここで、基板５１２０の上面では、基板５１２０の上面に平行な向
きの磁場（水平磁場ともいう。）が生じている。また、基板５１２０およびターゲット５
１３０間には、電位差が与えられるため、基板５１２０からターゲット５１３０に向かう
方向に電流が流れる。したがって、ペレット５１００は、基板５１２０の上面において、
磁場および電流の作用によって、力（ローレンツ力）を受ける。このことは、フレミング
の左手の法則によって理解できる。
ペレット５１００は、原子一つと比べると質量が大きい。そのため、基板５１２０の上
面を移動するためには何らかの力を外部から印加することが重要となる。その力の一つが
磁場および電流の作用で生じる力である可能性がある。なお、ペレット５１００に、基板
５１２０の上面を移動するために十分な力を与えるには、基板５１２０の上面において、
基板５１２０の上面に平行な向きの磁場が１０Ｇ以上、好ましくは２０Ｇ以上、さらに好
ましくは３０Ｇ以上、より好ましくは５０Ｇ以上となる領域を設けるとよい。または、基
板５１２０の上面において、基板５１２０の上面に平行な向きの磁場が、基板５１２０の
上面に垂直な向きの磁場の１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以
上、より好ましくは５倍以上となる領域を設けるとよい。
このとき、マグネットと基板５１２０とが相対的に移動すること、または回転すること
によって、基板５１２０の上面における水平磁場の向きは変化し続ける。したがって、基
板５１２０の上面において、ペレット５１００は、様々な方向から力を受け、様々な方向
へ移動することができる。
また、図７７（Ａ）に示すように基板５１２０が加熱されている場合、ペレット５１０
０と基板５１２０との間で摩擦などによる抵抗が小さい状態となっている。その結果、ペ
レット５１００は、基板５１２０の上面を滑空するように移動する。ペレット５１００の
移動は、平板面を基板５１２０に向けた状態で起こる。その後、既に堆積しているほかの
ペレット５１００の側面まで到達すると、側面同士が結合する。このとき、ペレット５１
００の側面にある酸素原子が脱離する。脱離した酸素原子によって、ＣＡＡＣ−ＯＳ中の
酸素欠損が埋まる場合があるため、欠陥準位密度の低いＣＡＡＣ−ＯＳとなる。なお、基
板５１２０の上面の温度は、例えば、１００℃以上５００℃未満、１５０℃以上４５０℃
未満、または１７０℃以上４００℃未満とすればよい。したがって、基板５１２０が大面
積である場合でもＣＡＡＣ−ＯＳの成膜は可能である。
また、ペレット５１００は、基板５１２０上で加熱されることにより、原子が再配列し
、イオン５１０１の衝突で生じた構造の歪みが緩和される。歪みの緩和されたペレット５
１００は、ほとんど単結晶となる。ペレット５１００がほとんど単結晶となることにより
、ペレット５１００同士が結合した後に加熱されたとしても、ペレット５１００自体の伸
縮はほとんど起こり得ない。したがって、ペレット５１００間の隙間が広がることで結晶
粒界などの欠陥を形成し、クレバス化することがない。
また、ＣＡＡＣ−ＯＳは、単結晶酸化物半導体が一枚板のようになっているのではなく
、ペレット５１００（ナノ結晶）の集合体がレンガまたはブロックが積み重なったような
配列をしている。また、ペレット５１００同士の間には結晶粒界を有さない。そのため、
成膜時の加熱、成膜後の加熱または曲げなどで、ＣＡＡＣ−ＯＳに縮みなどの変形が生じ
た場合でも、局部応力を緩和する、または歪みを逃がすことが可能である。したがって、
可とう性を有する半導体装置に用いることに適した構造である。なお、ｎｃ−ＯＳは、ペ
レット５１００（ナノ結晶）が無秩序に積み重なったような配列となる。
ターゲット５１３０をイオン５１０１でスパッタした際に、ペレット５１００だけでな
く、酸化亜鉛などが剥離する場合がある。酸化亜鉛はペレット５１００よりも軽量である
ため、先に基板５１２０の上面に到達する。そして、０．１ｎｍ以上１０ｎｍ以下、０．
２ｎｍ以上５ｎｍ以下、または０．５ｎｍ以上２ｎｍ以下の酸化亜鉛層５１０２を形成す
る。図７９に断面模式図を示す。
図７９（Ａ）に示すように、酸化亜鉛層５１０２上にはペレット５１０５ａと、ペレッ
ト５１０５ｂと、が堆積する。ここで、ペレット５１０５ａとペレット５１０５ｂとは、
互いに側面が接するように配置している。また、ペレット５１０５ｃは、ペレット５１０
５ｂ上に堆積した後、ペレット５１０５ｂ上を滑るように移動する。また、ペレット５１
０５ａの別の側面において、酸化亜鉛とともにターゲットから剥離した複数の粒子５１０
３が、基板５１２０からの加熱により結晶化し、領域５１０５ａ１を形成する。なお、複
数の粒子５１０３は、酸素、亜鉛、インジウムおよびガリウムなどを含む可能性がある。
そして、図７９（Ｂ）に示すように、領域５１０５ａ１は、ペレット５１０５ａと一体
化し、ペレット５１０５ａ２となる。また、ペレット５１０５ｃは、その側面がペレット
５１０５ｂの別の側面と接するように配置する。
次に、図７９（Ｃ）に示すように、さらにペレット５１０５ｄがペレット５１０５ａ２
上およびペレット５１０５ｂ上に堆積した後、ペレット５１０５ａ２上およびペレット５
１０５ｂ上を滑るように移動する。また、ペレット５１０５ｃの別の側面に向けて、さら
にペレット５１０５ｅが酸化亜鉛層５１０２上を滑るように移動する。
そして、図７９（Ｄ）に示すように、ペレット５１０５ｄは、その側面がペレット５１
０５ａ２の側面と接するように配置する。また、ペレット５１０５ｅは、その側面がペレ
ット５１０５ｃの別の側面と接するように配置する。また、ペレット５１０５ｄの別の側
面において、酸化亜鉛とともにターゲット５１３０から剥離した複数の粒子５１０３が基
板５１２０からの加熱により結晶化し、領域５１０５ｄ１を形成する。
以上のように、堆積したペレット同士が接するように配置し、ペレットの側面において
成長が起こることで、基板５１２０上にＣＡＡＣ−ＯＳが形成される。したがって、ＣＡ
ＡＣ−ＯＳは、ｎｃ−ＯＳよりも一つ一つのペレットが大きくなる。上述の図７６中の（
３）と（２）の大きさの違いが、堆積後の成長分に相当する。
また、ペレット同士の隙間が極めて小さくなることで、一つの大きなペレットが形成さ
れる場合がある。一つの大きなペレットは、単結晶構造を有する。例えば、ペレットの大
きさが、上面から見て１０ｎｍ以上２００ｎｍ以下、１５ｎｍ以上１００ｎｍ以下、また
は２０ｎｍ以上５０ｎｍ以下となる場合がある。このとき、微細なトランジスタに用いる
酸化物半導体において、チャネル形成領域が一つの大きなペレットに収まる場合がある。
即ち、単結晶構造を有する領域をチャネル形成領域として用いることができる。また、ペ
レットが大きくなることで、単結晶構造を有する領域をトランジスタのチャネル形成領域
、ソース領域およびドレイン領域として用いることができる場合がある。
このように、トランジスタのチャネル形成領域などが、単結晶構造を有する領域に形成
されることによって、トランジスタの周波数特性を高くすることができる場合がある。
以上のようなモデルにより、ペレット５１００が基板５１２０上に堆積していくと考え
られる。被形成面が結晶構造を有さない場合においても、ＣＡＡＣ−ＯＳの成膜が可能で
あることから、エピタキシャル成長とは異なる成長機構であることがわかる。また、ＣＡ
ＡＣ−ＯＳは、レーザ結晶化が不要であり、大面積のガラス基板などであっても均一な成
膜が可能である。例えば、基板５１２０の上面（被形成面）の構造が非晶質構造（例えば
非晶質酸化シリコン）であっても、ＣＡＡＣ−ＯＳを成膜することは可能である。
また、ＣＡＡＣ−ＯＳは、被形成面である基板５１２０の上面に凹凸がある場合でも、
その形状に沿ってペレット５１００が配列することがわかる。例えば、基板５１２０の上
面が原子レベルで平坦な場合、ペレット５１００はａ−ｂ面と平行な平面である平板面を
下に向けて並置する。ペレット５１００の厚さが均一である場合、厚さが均一で平坦、か
つ高い結晶性を有する層が形成される。そして、当該層がｎ段（ｎは自然数。）積み重な
ることで、ＣＡＡＣ−ＯＳを得ることができる。
一方、基板５１２０の上面が凹凸を有する場合でも、ＣＡＡＣ−ＯＳは、ペレット５１
００が凹凸に沿って並置した層がｎ段（ｎは自然数。）積み重なった構造となる。基板５
１２０が凹凸を有するため、ＣＡＡＣ−ＯＳは、ペレット５１００間に隙間が生じやすい
場合がある。ただし、この場合でも、ペレット５１００間で分子間力が働き、凹凸があっ
てもペレット間の隙間はなるべく小さくなるように配列する。したがって、凹凸があって
も高い結晶性を有するＣＡＡＣ−ＯＳとすることができる。
このようなモデルによってＣＡＡＣ−ＯＳが成膜されるため、スパッタ粒子が厚みのな
いペレット状である方が好ましい。なお、スパッタ粒子が厚みのあるサイコロ状である場
合、基板５１２０上に向ける面が一定とならず、厚さや結晶の配向を均一にできない場合
がある。
以上に示した成膜モデルにより、非晶質構造を有する被形成面上であっても、高い結晶
性を有するＣＡＡＣ−ＯＳを得ることができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態１１）
本実施の形態では、本発明の一態様の表示装置が適用された電子機器の構成例について
説明する。また、本実施の形態では、本発明の一態様の表示装置を適用した表示モジュー
ルについて、図５３を用いて説明を行う。
図５３に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２と
の間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続され
た表示パネル８００６、バックライトユニット８００７、フレーム８００９、プリント基
板８０１０、バッテリー８０１１を有する。なお、バックライトユニット８００７、バッ
テリー８０１１、タッチパネル８００４などは、設けられない場合もある。
本発明の一態様の表示装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル
８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル
８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基
板）に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル
８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
または、表示パネル８００６の各画素内にタッチセンサ用電極を設け、静電容量方式のタ
ッチパネルとすることも可能である。
バックライトユニット８００７は、光源８００８を有する。光源８００８をバックライ
トユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動
作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレ
ーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
も良いし、別途設けたバッテリー８０１１による電源であってもよい。バッテリー８０１
１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００には、偏光板、位相差板、プリズムシートなどの部材を
追加して設けてもよい。
図５４は、本発明の一態様の表示装置を含む電子機器の外観図である。
電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機と
もいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカ
メラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯
型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げら
れる。
図５４（Ａ）は、携帯型の情報端末であり、本体１００１、筐体１００２、表示部１０
０３ａ、１００３ｂなどによって構成されている。表示部１００３ｂはタッチパネルとな
っており、表示部１００３ｂに表示されるキーボードボタン１００４を触れることで画面
操作や、文字入力を行うことができる。勿論、表示部１００３ａをタッチパネルとして構
成してもよい。上記実施の形態で示したトランジスタをスイッチング素子として液晶パネ
ルや有機発光パネルを作製して表示部１００３ａ、１００３ｂに適用することにより、信
頼性の高い携帯型の情報端末とすることができる。
図５４（Ａ）に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像な
ど）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に
表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理
を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子
（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。
また、図５４（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成として
もよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロー
ドする構成とすることも可能である。
図５４（Ｂ）は、携帯音楽プレイヤーであり、本体１０２１には表示部１０２３と、耳
に装着するための固定部１０２２と、スピーカー、操作ボタン１０２４、外部メモリスロ
ット１０２５等が設けられている。上記実施の形態で示したトランジスタをスイッチング
素子として液晶パネルや有機発光パネルを作製して表示部１０２３に適用することにより
、より信頼性の高い携帯音楽プレイヤーとすることができる。
さらに、図５４（Ｂ）に示す携帯音楽プレイヤーにアンテナやマイク機能や無線機能を
持たせ、携帯電話と連携させれば、乗用車などを運転しながらワイヤレスによるハンズフ
リーでの会話も可能である。
図５４（Ｃ）は、携帯電話であり、筐体１０３０及び筐体１０３１の二つの筐体で構成
されている。筐体１０３１には、表示パネル１０３２、スピーカー１０３３、マイクロフ
ォン１０３４、ポインティングデバイス１０３６、カメラ１０３７、外部接続端子１０３
８などを備えている。また、筐体１０３０には、携帯電話の充電を行う太陽電池１０４０
、外部メモリスロット１０４１などを備えている。また、アンテナは筐体１０３１内部に
内蔵されている。上記実施の形態で説明するトランジスタを表示パネル１０３２に適用す
ることにより、信頼性の高い携帯電話とすることができる。
また、表示パネル１０３２はタッチパネルを備えており、図５４（Ｃ）には映像表示さ
れている複数の操作キー１０３５を点線で示している。なお、太陽電池１０４０で出力さ
れる電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル１０３２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネ
ル１０３２と同一面上にカメラ１０３７を備えているため、テレビ電話が可能である。ス
ピーカー１０３３及びマイクロフォン１０３４は音声通話に限らず、テレビ電話、録音、
再生などが可能である。さらに、筐体１０３０と筐体１０３１は、スライドし、図５４（
Ｃ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小
型化が可能である。
外部接続端子１０３８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可
能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外
部メモリスロット１０４１に記録媒体を挿入し、より大量のデータ保存及び移動に対応で
きる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであって
もよい。
図５４（Ｄ）は、テレビジョン装置の一例を示している。テレビジョン装置１０５０は
、筐体１０５１に表示部１０５３が組み込まれている。表示部１０５３により、映像を表
示することが可能である。また、筐体１０５１を支持するスタンド１０５５にＣＰＵが内
蔵されている。上記実施の形態で説明するトランジスタを表示部１０５３及びＣＰＵに適
用することにより、信頼性の高いテレビジョン装置１０５０とすることができる。
テレビジョン装置１０５０の操作は、筐体１０５１が備える操作スイッチや、別体のリ
モートコントローラにより行うことができる。また、リモコン操作機に、当該リモコン操
作機から出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置１０５０は、受信機やモデムなどを備えた構成とする。受信機
により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線
による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方
向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である
。
また、テレビジョン装置１０５０は、外部接続端子１０５４や、記憶媒体再生録画部１
０５２、外部メモリスロットを備えている。外部接続端子１０５４は、ＵＳＢケーブルな
どの各種ケーブルと接続可能であり、パーソナルコンピュータなどとのデータ通信が可能
である。記憶媒体再生録画部１０５２では、ディスク状の記録媒体を挿入し、記録媒体に
記憶されているデータの読み出し、記録媒体への書き込みが可能である。また、外部メモ
リスロットに差し込まれた外部メモリ１０５６にデータ保存されている画像や映像などを
表示部１０５３に映し出すことも可能である。
また、上記実施の形態で説明するトランジスタのオフリーク電流が極めて小さい場合は
、当該トランジスタを外部メモリ１０５６やＣＰＵに適用することにより、消費電力が十
分に低減された信頼性の高いテレビジョン装置１０５０とすることができる。
図５４（Ｅ）示す携帯情報端末は、筐体１１０１と、筐体１１０１の表面に表示可能に
設けられた表示パネル１１１０を備える。
筐体１１０１は、上面、裏面、第１の側面、第１の側面に接する第２の側面、第１の側
面と対向する第３の側面、第２の側面と対向する第４の側面とを有する表面形状を有する
。
表示パネル１１１０は、筐体１１０１の上面と重なる第１の表示領域１１１１、筐体１
１０１の側面の一つと重なる第２の表示領域１１１２、筐体１１０１の側面の他の一つと
重なる第３の表示領域１１１３、第２の表示領域と対向する第４の表示領域１１１４を有
する。
筐体１１０１の４つの側面において、少なくとも表示パネル１１１０と重なる領域は、
曲面形状を有することが好ましい。例えば、上面と側面、および側面と裏面との間に角部
を有さず、これらの面が連続していることが好ましい。また、側面の形状が、筐体１１０
１の上面から裏面にかけて接線の傾きが連続するような曲面を有することが好ましい。
なお、筐体１１０１の表面には表示パネル１１１０のほか、ハードウェアボタンや外部
接続端子等を有していてもよい。また、表示パネル１１１０と重なる位置、具体的には各
表示領域と重なる領域にはタッチセンサを有していることが好ましい。
図５４（Ｅ）に示す携帯情報端末は、筐体の上面に平行な面にのみ表示するのではなく
、筐体の側面にも表示を行うことが可能となる。特に、筐体の２以上の側面に沿って表示
領域を設けると、表示の多様性がより高まるため好ましい。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
本実施例では、実施の形態１に示すような、低抵抗化した酸化物半導体膜の水素（Ｈ）
濃度、抵抗率、及び透過率を調べた結果を、図５５及び図５６に示す。
＜水素（Ｈ）濃度及び抵抗率＞
本実施例においては、不純物濃度測定用の試料として、試料Ａ１及び試料Ａ２を作製し
た。
まず、はじめに試料Ａ１の作製方法を以下に示す。
試料Ａ１は、ガラス基板上に、厚さ１００ｎｍのＩｎ−Ｍ−Ｚｎ酸化物膜（以下、ＩＧ
ＺＯ膜と示す。また、図５５においてＩＧＺＯと示す。）を成膜した。次に、窒素雰囲気
で４５０℃、１時間の熱処理を行い、続けて窒素と酸素の混合ガス雰囲気（窒素＝８０％
、酸素＝２０％）で４５０℃、１時間の熱処理を行った。その後、厚さ１００ｎｍの窒化
シリコン膜（図５５においてＳｉＮと示す。）を成膜した。
なお、ＩＧＺＯ膜の成膜条件としては、スパッタリング法にて、金属酸化物ターゲット
（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を用い、５０ｖｏｌ％の酸素（アルゴン希釈）をスパ
ッタリングガスとして用い、圧力＝０．６Ｐａ、成膜電力＝５０００Ｗ、基板温度＝１７
０℃の条件を用いた。
また、窒化シリコン膜の成膜条件としては、プラズマＣＶＤ法にて、ＳｉＨ４／Ｎ２／
ＮＨ３＝５０／５０００／１００ｓｃｃｍ、圧力＝１００Ｐａ、成膜電力＝１０００Ｗ、
基板温度＝２２０℃の条件を用いた。以上の工程により、試料Ａ１を作製した。
次に、試料Ａ２の作製方法を以下に示す。
ガラス基板上に厚さ１００ｎｍのＩＧＺＯ膜（図５５においてＩＧＺＯと示す。）を成
膜した。次に、窒素雰囲気で４５０℃、１時間の熱処理を行い、続けて窒素と酸素の混合
ガス雰囲気（窒素＝８０％、酸素＝２０％）で４５０℃、１時間の熱処理を行った。その
後、厚さ４５０ｎｍの酸化窒化シリコン膜（図５５においてＳｉＯＮと示す。）及び厚さ
１００ｎｍの窒化シリコン膜を積層して成膜した。
なお、ＩＧＺＯ膜の成膜条件、及び窒化シリコン膜の成膜条件としては、試料Ａ１と同
様の条件を用いた。また、酸化窒化シリコン膜の成膜条件としては、プラズマＣＶＤ法に
て、ＳｉＨ４／Ｎ２Ｏ＝３０／４０００ｓｃｃｍ、圧力＝４０Ｐａ、成膜電力＝１５０Ｗ
、基板温度＝２２０℃の条件で５０ｎｍの厚さの酸化窒化シリコン膜を成膜し、その後、
プラズマＣＶＤ法にて、ＳｉＨ４／Ｎ２Ｏ＝１６０／４０００ｓｃｃｍ、圧力＝２００Ｐ
ａ、成膜電力＝１５００Ｗ、基板温度＝２２０℃の条件で４００ｎｍの厚さの酸化窒化シ
リコン膜を成膜した。以上の工程により、試料Ａ２を作製した。
試料Ａ１及び試料Ａ２の不純物分析結果を図５５に示す。
なお、不純物分析としては、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ
Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用い、ガラス基板側から測定を行った
。
また、図５５において、実線は、試料Ａ１の測定により得られた水素（Ｈ）の濃度プロ
ファイルであり、破線は、試料Ａ２の測定により得られた水素（Ｈ）の濃度プロファイル
である。
図５５より、試料Ａ１におけるＩＧＺＯ膜中の水素（Ｈ）濃度は、１．０×１０２０ａ
ｔｏｍｓ／ｃｍ３であることがわかる。また、試料Ａ２におけるＩＧＺＯ膜中の水素（Ｈ
）濃度は、５．０×１０１９ａｔｏｍｓ／ｃｍ３であることがわかる。
なお、ＳＩＭＳ分析は、その測定原理上、試料表面近傍や、材質が異なる膜との積層界
面近傍のデータを正確に得ることが困難であることが知られている。そこで、膜中におけ
る水素（Ｈ）の厚さ方向の分布を、ＳＩＭＳで分析する場合、対象となる膜の存在する範
囲において、極端な変動が無く、ほぼ一定の強度が得られる領域における平均値を採用す
る。
このように、ＩＧＺＯ膜に接する絶縁膜の構成元素を変えることにより、ＩＧＺＯ膜中
の水素（Ｈ）濃度に差があること確認された。酸化窒化シリコン膜と接するＩＧＺＯ膜と
比較して、窒化シリコン膜と接するＩＧＺＯ膜のほうが、水素（Ｈ）濃度が高いことがわ
かる。このことから、窒化シリコン膜からＩＧＺＯ膜に、水素（Ｈ）が拡散していること
がわかった。
なお、試料Ａ２に含まれるＩＧＺＯ膜の抵抗率は、測定上限（１×１０２［Ωｃｍ］）
以上であるのに対し、試料Ａ１に含まれるＩＧＺＯ膜では抵抗率がρ＝３．６×１０−３
［Ωｃｍ］にまで低下していた。この抵抗率は、透光性を有する導電膜の一例であるＩＴ
Ｏ膜に比肩するほどの値である。
＜透過率＞
次に、低抵抗化した酸化物半導体膜の透過率に関して説明する。
はじめに、試料Ａ３の作製方法について説明する。
ガラス基板上に厚さ５０ｎｍのＩＧＺＯ膜を成膜し、その後、厚さ１００ｎｍの窒化シ
リコン膜を積層して成膜した。
なお、ＩＧＺＯ膜の成膜条件としては、スパッタリング法にて、金属酸化物ターゲット
（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を用い、３３ｖｏｌ％の酸素（アルゴン希釈）をスパ
ッタリングガスとして用い、圧力＝０．４Ｐａ、成膜電力＝２００Ｗ、基板温度＝３００
℃の条件を用いた。
また、窒化シリコン膜の成膜条件としては、プラズマＣＶＤ法にて、ＳｉＨ４／Ｎ２／
ＮＨ３＝５０／５０００／１００ｓｃｃｍ、圧力＝１００Ｐａ、成膜電力＝１０００Ｗ、
基板温度＝３５０℃の条件を用いた。以上の工程により、試料Ａ３を作製した。
次に、試料Ａ３において、可視光の透過率を測定した。測定された試料Ａ３の透過率を
図５６に示す。試料Ａ３において、透過率は広いエネルギー領域に対して８０％以上にな
っており、低抵抗化した酸化物半導体膜は、透光性を有する電極として利用できるものと
考えられる。
本実施例では、導電性を有する酸化物半導体の抵抗率がどのような状態に起因するもの
であるか調べるため、一定光電流測定法（Ｃｏｎｓｔａｎｔ Ｐｈｏｔｏｃｕｒｒｅｎｔ
Ｍｅｔｈｏｄ：ＣＰＭ）、硬Ｘ線光電子分光（Ｈａｒｄ Ｘ−ｒａｙ Ｐｈｏｔｏｅｌ
ｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＨＸ−ＰＥＳ）、ＳＩＭＳ、電子スピン共鳴
（Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ ：ＥＳＲ）、昇温脱離ガス分析（
Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＴＤＳ）を用いた
分析を行った。また、抵抗率の温度依存性についても測定を行った。
＜ＣＰＭ＞
はじめに、真空雰囲気における加熱処理と、酸化物半導体膜の酸素欠損量の関係をＣＰ
Ｍ測定により評価した。ＣＰＭ測定では、深い準位を形成する欠陥における光吸収量を高
感度で測定し、相対比較することができる。
ＣＰＭ測定を行った試料の作製方法について以下に説明する。
ここでは、石英基板上にスパッタリング法にてＩＧＺＯ膜を成膜した後、ＩＧＺＯ膜に
一対の電極を形成して、各試料を作製した。なお、一部の試料には、ＩＧＺＯ膜を形成し
た後、真空雰囲気（４×１０−４Ｐａ）で７００℃または８００℃の加熱処理を行った。
各試料におけるＩＧＺＯ膜の作製条件を表８に示す。なお、表８において、加熱処理を行
っていない試料をａｓ−ｄｅｐｏと示し、真空雰囲気で７００℃の加熱処理を行った試料
を７００℃ ｖａｃ．ａｎｎｅａｌと示し、真空雰囲気で８００℃の加熱処理を行った試
料を８００℃ ｖａｃ．ａｎｎｅａｌと示す。
Figure 2021168388
次に、各試料についてＣＰＭ測定を行った。ＣＰＭ測定では、各試料に含まれるＩＧＺ
Ｏ膜に接して設けられた一対の電極の間に電圧を印加した状態で、光電流値が一定となる
ように一対の電極の間の試料面に照射する光量を調整し、照射光量から吸収係数を導出す
ることを各波長にて行うものである。ＣＰＭ測定において、測定対象物に欠陥があるとき
、欠陥の存在する準位に応じたエネルギー（波長より換算）における吸収係数が増加する
。この吸収係数の増加分に定数を掛けることにより、測定対象物の欠陥密度を導出するこ
とができる。
図５７の上段に、各試料のＣＰＭの測定結果を示す。ＣＰＭ測定によって得られた吸収
係数のカーブ（図５７の上段の実線）から、バンドの裾に起因するアーバックテールと呼
ばれる吸収係数（図５７の上段の破線）分を除くことにより、局在準位による吸収係数を
算出することができる。なお、アーバックテールとは、ＣＰＭ測定によって得られた吸収
係数のカーブにおいて一定の傾きを有する領域をいい、当該傾きをアーバックエネルギー
という。図５７の上段において、横軸は光エネルギーを表し、縦軸は吸収係数を表す。
次に、図５７の上段それぞれにける斜線領域の積分値を導出した結果を図５７の下段に
示す。図５７の下段において、横軸は吸収係数を表し、縦軸は光エネルギーを表す。なお
、図５７の下段の縦軸において、ＩＧＺＯ膜の伝導帯の下端を０ｅＶとし、価電子帯の上
端を３．５ｅＶとする。図５７の下段において、実線で示す曲線は、各試料のバンドギャ
ップ中の深い準位に相当する。各試料において、光エネルギーが１．６ｅＶ以上２．８ｅ
Ｖ以下の範囲において、バンドギャップ中の深い準位に起因する吸収が確認された。各試
料におけるバンドギャップ中の深い準位による吸収係数の定量値を表９に示す。
Figure 2021168388
 表９より、バンドギャップ中の深い準位による吸収係数の定量値は、真空雰囲気で加熱
処理を行うことにより増加していることがわかる。なお、第一原理計算により、ＩＧＺＯ
膜における酸素欠損ＶＯは、バンドギャップ中の深い位置に準位を形成することが示唆さ
れているため、ＣＰＭで観測されているバンドギャップ中の深い準位も、酸素欠損ＶＯに
対応していると推測される。即ち、真空雰囲気における加熱処理は、ＩＧＺＯ膜に酸素欠
損ＶＯを生成するということが示唆される。
＜ＨＸ−ＰＥＳ（１）＞
はじめに、ＨＸ−ＰＥＳを用いて酸化物半導体膜のギャップ内準位を測定した。
試料Ｂ１の作製方法について説明する。
シリコンウェハ上に厚さ１００ｎｍのＩＧＺＯ膜を成膜した。
なお、ＩＧＺＯ膜の成膜条件としては、スパッタリング法にて、金属酸化物ターゲット
（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を用い、３３ｖｏｌ％の酸素（アルゴン希釈）をスパ
ッタリングガスとして用い、圧力＝０．４Ｐａ、成膜電力＝５００Ｗ、基板温度＝３００
℃の条件を用いた。以上の工程により、試料Ｂ１を作製した。
次に、試料Ｂ２の作製方法について説明する。
試料Ｂ１と同様の条件を用いて、シリコンウェハ上に厚さ１００ｎｍのＩＧＺＯ膜を形
成した後、ＩＧＺＯ膜にアルゴンを添加して、酸素欠損を有するＩＧＺＯ膜を形成した。
ここでは、イオン注入法を用いてアルゴンイオンをＩＧＺＯ膜中に添加して、膜中のア
ルゴン濃度が１×１０２０［１／ｃｍ３］であるＩＧＺＯ膜を形成した。以上の工程によ
り、試料Ｂ２を作製した。
次に、試料Ｂ３の作製方法について説明する。
試料Ｂ３は、試料Ｂ２を、１３３Ｐａ、３５０℃の水素ガス雰囲気で１時間加熱処理し
た。この結果、Ｈが導入されたＩＧＺＯ膜を形成した。
次に、試料Ｂ１、試料Ｂ２、及び試料Ｂ３をＨＸ−ＰＥＳ分析した結果を図５８に示す
。図５８において、横軸は結合エネルギーを示し、縦軸は信号の強度（任意単位）を示す
。
図５８において、横軸の結合エネルギーが０ｅＶの位置は、フェルミレベルのおおよそ
の位置を示している。フェルミレベルから約０．２ｅＶの位置にギャップ内準位が確認さ
れる（以下、浅い準位という。）。
また、フェルミレベルから約２ｅＶ程度の位置にギャップ内準位が確認される（以下、
深い準位という。）。
試料Ｂ１は、酸素欠損ＶＯの量が少なく（ＶＯ−ｐｏｏｒ）、水素濃度が低い（Ｈ−ｐ
ｏｏｒ）。試料Ｂ２は、酸素欠損ＶＯの量が多く（ＶＯ−ｒｉｃｈ）、水素濃度が低い（
Ｈ−ｐｏｏｒ）。試料Ｂ３は、酸素欠損ＶＯの量が多く（ＶＯ−ｒｉｃｈ）、水素濃度が
高い（Ｈ−ｒｉｃｈ）。
試料Ｂ３において、フェルミレベルから約０．２ｅＶの位置に、強度の高い信号が観察
される。このことから、酸化物半導体膜を低抵抗化するためには、フェルミレベルから約
０．２ｅＶの位置にある浅い準位が重要な役割を果たしているものと推測される。
＜ＳＩＭＳ＞
次に、試料Ｂ１乃至試料Ｂ３におけるＩＧＺＯ膜中の水素（Ｈ）濃度をＳＩＭＳ分析し
た結果を、図５９に示す。図５９において、実線は試料Ｂ１の測定結果であり、破線は試
料Ｂ２の測定結果であり、一点破線は試料Ｂ３の測定結果である。
図５９より、試料Ｂ２は、試料Ｂ１と比較して水素（Ｈ）濃度がほとんど変化していな
いことが分かる。一方、試料Ｂ３は、試料Ｂ１及び試料Ｂ２と比較して、水素（Ｈ）濃度
が高く、具体的には、１×１０２０［１／ｃｍ３］程度の水素（Ｈ）が存在していること
が分かる。
更に、試料Ｂ２及び試料Ｂ３に示すように、Ａｒが添加されたＩＧＺＯ膜では、結晶構
造の崩れによって、膜中の酸素欠損（ＶＯ）濃度が上昇していると考えられる。また、酸
素欠損（ＶＯ）が増加することで、図５８の試料Ｂ２及び試料Ｂ３に示すように、深い準
位における信号の強度が増加している。一方、試料Ｂ２において、深い準位のみにおける
信号の強度が増加しているが、試料Ｂ２に水素（Ｈ）が導入された試料Ｂ３において、深
い準位における信号の強度は減少し、浅い準位における信号の強度が増加している。
これらの結果から、ＩＧＺＯ膜を低抵抗化する要因となる浅い準位は、ＩＧＺＯ膜中に
酸素欠損（ＶＯ）及び水素（Ｈ）が存在することによって生じるＨＯに起因するものであ
ると推測される。
＜ＥＳＲ＞
次に、ＩＧＺＯ膜中における酸素欠損（ＶＯ）と水素（Ｈ）の挙動をより詳細に調べる
ため、ＥＳＲ分析によるＩＧＺＯ膜中の欠陥評価を行った。
ＩＧＺＯ膜中におけるＥＳＲシグナルの起源を明確にするため、酸化物半導体（ＩＧＺ
Ｏ、酸化亜鉛、酸化ガリウム、酸化インジウム）の薄膜を有する試料のＥＳＲ測定を行っ
た。
ここでは、石英基板上にスパッタリング法にて薄膜を成膜して、各試料を作製した。各
試料における薄膜の作製条件を表１０及び表１１に示す。なお、成膜後に加熱処理を行っ
ていない試料の作製条件を表１０に示す。また、成膜後に加熱処理を行った試料の作製条
件を表１１に示す。
Figure 2021168388
Figure 2021168388
表１０に示す条件を用いて酸化物半導体膜を形成した試料について、ＥＳＲ測定を行っ
た結果を図６０に示す。図６０において、横軸は磁場、縦軸は規格化されたＥＳＲシグナ
ル強度を示す。ＩＧＺＯ膜、酸化亜鉛膜、酸化ガリウム膜、または酸化インジウム膜を有
する試料のすべてにおいて、ｇ＝２付近に非対称なＥＳＲシグナルが観測された。
また、表１１に示す条件を用いて酸化物半導体膜を形成した試料について、ＥＳＲ測定
を行った結果を図６１に示す。図６１において、横軸は磁場、縦軸は規格化されたＥＳＲ
シグナル強度を示す。ＩＧＺＯ膜を有する試料では、ｇ＝１．９３２にＥＳＲシグナルが
観測され、酸化亜鉛膜を有する試料ではｇ＝１．９６７にＥＳＲシグナルが観測され、酸
化インジウム膜を有する試料ではｇ＝１．８７７にＥＳＲシグナルが観測された。一方、
酸化ガリウム膜を有する試料では、ＥＳＲシグナルが観測されなかった。
以上の結果より、窒素雰囲気での加熱処理を行ったＩＧＺＯ膜を有する試料で観測され
たｇ＝１．９３のＥＳＲシグナルは、ＩＧＺＯの構成元素の酸化物で形成された、酸化亜
鉛膜、酸化ガリウム膜、酸化インジウム膜とは異なるｇ値をもつＥＳＲシグナルであるこ
とが確認された。また、ＩＧＺＯ膜を有する試料で観測されたＥＳＲシグナルは、自由電
子のｇ値（ｇ＝２．００２３）よりも大幅に小さいｇ値を持つ。このことから、ＩＧＺＯ
膜を有する試料で観測されたＥＳＲシグナルが、金属元素に関連することが考えられる。
次に、上記ＩＧＺＯ膜を有する試料で観測されたｇ＝１．９３のＥＳＲシグナルの積分
強度と、膜厚との関係について測定した。測定には、石英基板上に、２０ｎｍから１００
ｎｍの範囲で厚さを変化させたＩＧＺＯ膜を成膜した試料を用いた。ＩＧＺＯ膜の作製条
件として、スパッタリング法にて、金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：
１）を用い、３３ｖｏｌ％の酸素（アルゴン希釈）をスパッタリングガスとして用い、圧
力＝０．４Ｐａ、成膜電力＝５００Ｗ、基板温度＝２００℃の条件を用いた。
膜厚を変化させたＩＧＺＯ膜についてのＥＳＲ測定の結果を図６２に示す。図６２にお
いて、横軸は各試料におけるＩＧＺＯ膜の膜厚を示し、縦軸はｇ＝１．９３のＥＳＲシグ
ナルの積分強度を示す。上記試料からは、前述したｇ＝１．９３のＥＳＲシグナルが観測
された。なお、該ＥＳＲシグナルを積分することにより、ＥＳＲシグナルの要因となるス
ピンの数を算出することができる。即ち、図６２は、ｇ＝１．９３のＥＳＲシグナルの積
分強度から算出したスピン数のＩＧＺＯ膜厚依存性を示しているといえる。図６２より、
ＩＧＺＯ膜におけるｇ＝１．９３のＥＳＲシグナルの積分強度は、膜厚におおよそ比例し
ていることが分かる。このことから、ｇ＝１．９３のＥＳＲシグナルの起因となるスピン
は、ＩＧＺＯ膜中に均一に存在しており、石英とＩＧＺＯ膜の界面やＩＧＺＯ膜の表面に
局在していないことが確認された。
次に、測定温度によるｇ＝１．９３のＥＳＲシグナルの変化を調査した結果を図６３に
示す。図６３において、横軸は１０００／Ｔ（Ｔは絶対温度）を示し、左縦軸はｇ＝１．
９３のＥＳＲシグナルのシグナル強度を示し、右縦軸はＥＳＲ線幅を示す。ここで、ＥＳ
Ｒ線幅とは、ローレンツ関数の一次微分形で出力されるＥＳＲ測定データにおいて、信号
強度の最大値と最小値をとる磁場の間隔と定義する。また、シグナル強度とは、微分形で
出力されるＥＳＲ測定データの信号強度を二階積分して算出した値を、室温での強度が１
となるように規格化したものと定義した。図６３より、ｇ＝１．９３のＥＳＲシグナルの
シグナル強度は、測定温度にほとんど依存しないことが分かる。また、ＥＳＲ線幅は、温
度の低下により増加することが分かる。このような温度依存性は、グラファイトなどのパ
ウリ常磁性体をＥＳＲ測定して得られるＥＳＲシグナルにみられる特徴である。即ち、図
６３に示すような温度依存性を有するＥＳＲシグナルの起因は、伝導電子であることが示
唆される。
次に、ＩＧＺＯ膜中における酸素欠損（ＶＯ）と水素（Ｈ）の振る舞いをより詳細に調
べるため、真空雰囲気における加熱処理及び減圧Ｈ２雰囲気における加熱処理によって、
それぞれ酸素欠損（ＶＯ）、水素（Ｈ）をＩＧＺＯ膜中に導入した試料を詳細に分析した
。ここでは、異なる加熱処理の条件を用いることより、試料Ｂ５乃至試料Ｂ１２を作製し
た。各試料の加熱処理条件を、表１２に示す。なお、試料Ｂ５乃至試料Ｂ１２において、
石英基板上に厚さ１００ｎｍのＩＧＺＯ膜を形成した。ＩＧＺＯ膜の成膜条件は、試料Ａ
１のＩＧＺＯ膜の成膜条件において、成膜電力を２５００Ｗとする条件を用いた。
なお、試料Ｂ５乃至試料Ｂ１２において、真空雰囲気における加熱処理は、４×１０−
４Ｐａで１時間行った。本実施例で上述した＜ＣＭＰ＞より、真空雰囲気における加熱処
理によって、ＩＧＺＯ膜中に酸素欠損が増加している。また、当該加熱処理により、ＩＧ
ＺＯ膜中の水素濃度が低減されていると期待される。
また、ＩＧＺＯ膜中に水素を添加するために、試料Ｂ６、試料Ｂ８、試料Ｂ１０、試料
Ｂ１２において、減圧Ｈ２雰囲気で加熱処理を行った。即ち、試料Ｂ６、試料Ｂ８、試料
Ｂ１０、試料Ｂ１２においては、酸素欠損及び水素それぞれの量が増加していると考えら
れる。なお、減圧Ｈ２雰囲気における加熱処理は、ＩＧＺＯ膜中への水素以外の元素の混
入を極力抑えるために、１３３Ｐａで１時間行った。
Figure 2021168388
図６４に、試料Ｂ５乃至試料Ｂ１２におけるＩＧＺＯ膜の抵抗率及びＥＳＲスピン密度
と、熱処理条件との関係を示す。ＥＳＲスピン密度は、ＩＧＺＯ膜中におけるｇ＝１．９
３シグナルの積分強度である。図６４において、棒グラフはＥＳＲスピン密度を示し、折
れ線グラフはそれに伴った抵抗率の推移を示している。傾向を分かりやすく示すため、図
中では抵抗率ρではなく、１／ρをプロットした。また、黒丸は、それぞれ試料Ｂ７、試
料Ｂ９、及び試料Ｂ１１の１／ρを示し、白丸は、それぞれ試料Ｂ６、試料Ｂ８、試料Ｂ
１０、及び試料Ｂ１２の１／ρを示す。
また、図６５に、試料Ｂ５乃至試料Ｂ１２におけるＩＧＺＯ膜中の水素濃度及びＥＳＲ
スピン密度と、熱処理条件との関係を示す。ＥＳＲスピン密度は、ＩＧＺＯ膜中における
ｇ＝１．９３のＥＳＲシグナルの積分強度である。図６５において、棒グラフはＥＳＲス
ピン密度を示し、折れ線グラフはＩＧＺＯ膜中の水素濃度の推移を示している。また、黒
丸は、それぞれ試料Ｂ５、試料Ｂ７、試料Ｂ９、及び試料Ｂ１１の水素濃度を示し、白丸
は、それぞれ試料Ｂ６、試料Ｂ８、試料Ｂ１０、及び試料Ｂ１２の水素濃度を示す。
また、図６６に、試料Ｂ５乃至試料Ｂ１２におけるＩＧＺＯ膜中の水素濃度及び導電率
（１／ρ）と、熱処理条件との関係を示す。図６６において、縦縞の棒グラフは水素濃度
を示し、斜線の棒グラフは導電率を示している。
図６４において、試料Ｂ５では、抵抗率は検出上限（１×１０２［Ωｃｍ］）以上、Ｅ
ＳＲスピン密度は検出下限（３．７×１０１６［ｓｐｉｎｓ／ｃｍ３］）以下になってい
るため、抵抗率及びＥＳＲスピン密度をプロットしていない。
図６４において、真空雰囲気における加熱処理を行った試料Ｂ７、試料Ｂ９、及び試料
Ｂ１１では、明らかに抵抗率が増加している。また、図６６において、試料Ｂ７、試料Ｂ
９、及び試料Ｂ１１では、導電率が低下している。一方で、図６５及び図６６において、
真空雰囲気における加熱処理を行った試料Ｂ７、試料Ｂ９、及び試料Ｂ１１では、加熱処
理の温度が上昇するにつれ、水素濃度が低減している。また、試料Ｂ１１において、ＥＳ
Ｒスピン密度は減少している。
また、図６４において、減圧Ｈ２雰囲気における加熱処理を行った試料Ｂ８、試料Ｂ１
０、及び試料Ｂ１２では、真空雰囲気における加熱処理の温度に依らず、抵抗率はほぼ同
程度になっている。また、図６６において、試料Ｂ８、試料Ｂ１０、及び試料Ｂ１２では
、導電率はほぼ同程度になっている。また、図６５及び図６６において、減圧Ｈ２雰囲気
における加熱処理を行った試料Ｂ８、試料Ｂ１０、及び試料Ｂ１２では、真空雰囲気にお
ける加熱処理の温度に依らず、水素濃度はほぼ同程度になっている。また、試料Ｂ１２に
おいて、減圧Ｈ２雰囲気における加熱処理により、ＥＳＲスピン密度が増加している。
これらのことから、真空雰囲気で加熱処理した後、水素減圧Ｈ２雰囲気における加熱処
理を行うことで、水素濃度と酸素欠損が共に増加したときに、ＥＳＲスピン密度が増加す
ることが確認された。即ち、酸素欠損（ＶＯ）と水素（Ｈ）の共存が、抵抗率及び導電率
に対して非常に重要な役割を果たしていることを示唆するものと考えられる。
次に、図６７に、試料Ｂ５乃至試料Ｂ１２のＥＳＲスピン密度と１／ρとの関係を示す
。図６７において、横軸は、各試料のＩＧＺＯ膜におけるｇ＝１．９３のＥＳＲスピン密
度を示し、縦軸は、各試料のＩＧＺＯ膜における１／ρを示す。また、図６７において、
試料Ｂ７、試料Ｂ９、試料Ｂ１１の測定結果を黒丸で示し、試料Ｂ６、試料Ｂ８、試料Ｂ
１０、試料Ｂ１２の測定結果を白丸で示す。
図６７において、ＥＳＲスピン密度と１／ρの間には明確な正の相関が見られた。この
ことから、ＩＧＺＯ膜におけるｇ＝１．９３のＥＳＲシグナルは、ＨＯや抵抗率に強く関
連付けられるものと考えられる。
＜ＴＤＳ＞
次に、ＨＯの安定性を評価するため、表１２における試料Ｂ６及び試料Ｂ１２のＴＤＳ
分析を行った。図６８に、ＴＤＳ分析結果を示す。図６８は、試料Ｂ６及び試料Ｂ１２そ
れぞれにおいて、表面温度が５０℃から６００℃まで加熱した時の、質量電荷比ｍ／ｚ＝
２（Ｈ２）と、質量電荷比ｍ／ｚ＝１８（Ｈ２Ｏ）の脱離量に比例した強度を示す。なお
、表面温度が１００℃以下におけるＨ２Ｏの脱離は、表面吸着水の脱離によるものである
。
試料Ｂ６及び試料Ｂ１２はいずれも多量のＨを含有しているが、８００℃真空ベークし
た試料Ｂ１２では５５０℃まで加熱してもＨ２Ｏガスの脱離が確認されていない。これは
、酸素欠損（ＶＯ）を導入し中に後から入った水素（Ｈ）がＨＯとして安定し、熱処理に
よって離脱し難くなっているものと解釈できる。この結果は、実施の形態４で説明した計
算結果とも一致している。
＜ＨＸ−ＰＥＳ（２）＞
実施の形態４に示すメカニズムが、ＩＧＺＯ膜及び窒化シリコン膜の積層膜の低抵抗化
の要因として妥当か否かを確認するため、一旦ＩＧＺＯ膜上に窒化シリコン膜を形成した
後に、窒化シリコン膜をエッチバックした試料をＨＸ−ＰＥＳ分析した。
はじめに、試料Ｂ１３の作製方法を説明する。
シリコンウェハ上に厚さ１００ｎｍのＩＧＺＯ膜を成膜した。
なお、ＩＧＺＯ膜の成膜条件としては、スパッタリング法にて、金属酸化物ターゲット
（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を用い、５０ｖｏｌ％の酸素（アルゴン希釈）をスパ
ッタリングガスとして用い、圧力＝０．６Ｐａ、成膜電力＝２５００Ｗ、基板温度＝１７
０℃の条件を用いた。以上の工程により、試料Ｂ１３を作製した。
次に、試料Ｂ１４の作製方法について説明する。
試料Ｂ１３と同様の条件を用いて、シリコンウエハ上に厚さ１００ｎｍのＩＧＺＯ膜を
成膜した後、厚さ１００ｎｍの窒化シリコン膜を形成した。
窒化シリコン膜の成膜条件としては、プラズマＣＶＤ法にて、ＳｉＨ４／Ｎ２／ＮＨ３
＝５０／５０００／１００ｓｃｃｍ、圧力＝１００Ｐａ、成膜電力＝１０００Ｗ、基板温
度＝３５０℃の条件を用いた。
次に、窒化シリコン膜をエッチングして、ＩＧＺＯ膜を露出させた。以上の工程により
、試料Ｂ１４を作製した。なお、試料Ｂ１４に含まれるＩＧＺＯ膜は、低抵抗化された膜
である。
試料Ｂ１３及び試料Ｂ１４をＨＸ−ＰＥＳ分析した結果を図６９に示す。なお、結合エ
ネルギーが−０．５ｅＶから０．５ｅＶの範囲のスペクトルの拡大図を、図６９中に別途
図示した。図６９において、実線は試料Ｂ１４の分析結果であり、破線は試料Ｂ１３の分
析結果である。
試料Ｂ１３と比較して、試料Ｂ１４の方が、フェルミレベルから約０．２ｅＶの位置に
ある浅い準位が増大していることが確認された。同様にして、試料Ｂ１３と比較して、試
料Ｂ１４の方が、フェルミレベルから約２ｅＶの位置にある深い準位も増大していること
が確認された。これらの準位の増大は、前述したとおり、窒化シリコン膜をＩＧＺＯ膜上
に成膜する際に生じるダメージによって増加する酸素欠損（ＶＯ）の増加と、窒化シリコ
ン膜に含まれる水素（Ｈ）がＩＧＺＯ膜に拡散することで生成されるＨＯの増加が、原因
であると考えられる。
以上のことから、酸化物半導体膜は、その上に膜を成膜する際に受けるダメージによっ
て生じる酸素欠損（ＶＯ）と、外部から拡散する水素（Ｈ）が結合してＨＯとなって、ド
ナー準位を形成することが分かった。
＜抵抗率の温度依存性＞
次に、酸化物半導体で形成される膜（以下、酸化物半導体膜（ＯＳ）という。）及び酸
化物導電体で形成される膜（以下、酸化物導電体膜（ＯＣ）という。）それぞれにおける
、抵抗率の温度依存性について、図７０を用いて説明する。図７０において、横軸に測定
温度を示し、縦軸に抵抗率を示す。ここで、抵抗率の測定は４端子のｖａｎ−ｄｅｒ−Ｐ
ａｕｗ法で行った。また、酸化物半導体膜（ＯＳ）の測定結果を丸印で示し、酸化物導電
体膜（ＯＣ）の測定結果を四角印で示す。
なお、酸化物半導体膜（ＯＳ）を含む試料は、ガラス基板上に、原子数比がＩｎ：Ｇａ
：Ｚｎ＝１：１：１．２のスパッタリングターゲットを用いたスパッタリング法により厚
さ３５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：４
：５のスパッタリングターゲットを用いたスパッタリング法により厚さ２０ｎｍのＩｎ−
Ｇａ−Ｚｎ酸化物膜を形成し、４５０℃の窒素雰囲気で加熱処理した後、４５０℃の窒素
及び酸素の混合ガス雰囲気で加熱処理し、さらにプラズマＣＶＤ法で酸化窒化シリコン膜
を形成して、作製された。
また、酸化物導電体膜（ＯＣ）を含む試料は、ガラス基板上に、原子数比がＩｎ：Ｇａ
：Ｚｎ＝１：１：１のスパッタリングターゲットを用いたスパッタリング法により厚さ１
００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、４５０℃の窒素雰囲気で加熱処理した後
、４５０℃の窒素及び酸素の混合ガス雰囲気で加熱処理し、プラズマＣＶＤ法で窒化シリ
コン膜を形成して、作製された。
図７０からわかるように、酸化物導電体膜（ＯＣ）における抵抗率の温度依存性は、酸
化物半導体膜（ＯＳ）における抵抗率の温度依存性より小さい。代表的には、８０Ｋ以上
２９０Ｋ以下における酸化物導電体膜（ＯＣ）の抵抗率の変化率は、±２０％未満である
。または、１５０Ｋ以上２５０Ｋ以下における抵抗率の変化率は、±１０％未満である。
即ち、酸化物導電体は、縮退半導体であり、伝導帯端とフェルミ準位とが一致または略一
致していると推定される。
本実施例では、実施の形態５を用いて液晶表示装置を作製した。当該液晶表示装置の仕
様と表示画像について、説明する。
表１３に液晶表示装置の仕様を示す。
Figure 2021168388
図７１に、本実施例で作製した液晶表示装置が表示した画像を撮影した図を示す。図７
１に示すように、本発明の表示装置は、高精細で表示品位の優れた液晶表示装置である。
なお、本実施例で作製した液晶表示装置は、低周波数駆動方法も可能となっているため、
消費電力の低減が可能である。

Claims (1)

  1. 第１の絶縁膜上に第１の酸化物半導体膜を形成し、
    前記第１の酸化物半導体膜に第１の加熱処理を行った後、水素を含む雰囲気で第２の加熱処理を行うことで、前記第１の酸化物半導体膜を第２の酸化物半導体膜とし、
    前記第１の加熱処理は、希ガス雰囲気下において３５０℃以上８００℃以下、且つ１×１０−７Ｐａ以上１０Ｐａ以下で行われ、
    前記第２の酸化物半導体膜の抵抗率は、１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満である、半導体装置の作製方法。
JP2021095826A 2013-11-29 2021-06-08 半導体装置 Withdrawn JP2021168388A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023069113A JP2023106382A (ja) 2013-11-29 2023-04-20 半導体装置の作製方法

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2013248320 2013-11-29
JP2013248320 2013-11-29
JP2014033904 2014-02-25
JP2014033904 2014-02-25
JP2014107582 2014-05-23
JP2014107582 2014-05-23
JP2019112029A JP2019192929A (ja) 2013-11-29 2019-06-17 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019112029A Division JP2019192929A (ja) 2013-11-29 2019-06-17 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023069113A Division JP2023106382A (ja) 2013-11-29 2023-04-20 半導体装置の作製方法

Publications (1)

Publication Number Publication Date
JP2021168388A true JP2021168388A (ja) 2021-10-21

Family

ID=53198437

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2014235720A Withdrawn JP2016001712A (ja) 2013-11-29 2014-11-20 半導体装置の作製方法
JP2019112029A Withdrawn JP2019192929A (ja) 2013-11-29 2019-06-17 半導体装置
JP2021095826A Withdrawn JP2021168388A (ja) 2013-11-29 2021-06-08 半導体装置
JP2023069113A Pending JP2023106382A (ja) 2013-11-29 2023-04-20 半導体装置の作製方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2014235720A Withdrawn JP2016001712A (ja) 2013-11-29 2014-11-20 半導体装置の作製方法
JP2019112029A Withdrawn JP2019192929A (ja) 2013-11-29 2019-06-17 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023069113A Pending JP2023106382A (ja) 2013-11-29 2023-04-20 半導体装置の作製方法

Country Status (5)

Country Link
US (4) US9437428B2 (ja)
JP (4) JP2016001712A (ja)
KR (1) KR102354213B1 (ja)
TW (1) TWI654687B (ja)
WO (1) WO2015079377A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016027597A (ja) * 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
KR101561924B1 (ko) * 2014-06-12 2015-10-22 연세대학교 산학협력단 산화물 박막 후처리 방법, 및 그를 이용한 반도체 소자 제조 방법
US9766517B2 (en) 2014-09-05 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device and display module
WO2017064590A1 (en) 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9852926B2 (en) 2015-10-20 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
KR102570314B1 (ko) * 2016-06-08 2023-08-24 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102573853B1 (ko) * 2016-09-20 2023-09-01 삼성디스플레이 주식회사 발광 표시 장치
JP6990997B2 (ja) * 2017-06-06 2022-01-12 株式会社日立製作所 Ｍｅｍｓデバイス
CN111725072B (zh) * 2020-06-30 2022-12-30 吉林大学 一种电子浓度稳定的高质量氧化镓薄膜及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013051328A (ja) * 2011-08-31 2013-03-14 Japan Display Central Co Ltd アクティブマトリックス型表示素子およびその製造方法
WO2013115052A1 (ja) * 2012-01-31 2013-08-08 シャープ株式会社 半導体装置およびその製造方法

Family Cites Families (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
US4678542A (en) * 1986-07-25 1987-07-07 Energy Conversion Devices, Inc. Self-alignment process for thin film diode array fabrication
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP3886712B2 (ja) * 2000-09-08 2007-02-28 シャープ株式会社 半導体装置の製造方法
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN102945857B (zh) 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
GB0501733D0 (en) 2005-01-27 2005-03-02 British American Tobacco Co Packages
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
WO2007058329A1 (en) 2005-11-15 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
EP2025004A1 (en) 2006-06-02 2009-02-18 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5354999B2 (ja) 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2515337B1 (en) 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
KR101743164B1 (ko) * 2009-03-12 2017-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2010258348A (ja) * 2009-04-28 2010-11-11 Shimadzu Corp 光マトリックスデバイスの製造方法
JP5629999B2 (ja) * 2009-09-29 2014-11-26 大日本印刷株式会社 Ｉｃタグ及びその製造方法
JP5599026B2 (ja) * 2009-10-23 2014-10-01 キヤノン株式会社 薄膜トランジスタの製造方法
WO2011068106A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the same
WO2011125940A1 (ja) 2010-04-06 2011-10-13 株式会社日立製作所 薄膜トランジスタおよびその製造方法
CN107452630B (zh) * 2010-07-02 2020-11-27 株式会社半导体能源研究所 半导体装置
JP2012015436A (ja) 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
US8530273B2 (en) 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
US20120107996A1 (en) * 2010-10-30 2012-05-03 Applied Materials, Inc. Surface treatment process performed on a transparent conductive oxide layer for solar cell applications
CN102130009B (zh) 2010-12-01 2012-12-05 北京大学深圳研究生院 一种晶体管的制造方法
US9443984B2 (en) * 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9082860B2 (en) * 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8476927B2 (en) * 2011-04-29 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
US8581625B2 (en) * 2011-05-19 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
TWI557910B (zh) * 2011-06-16 2016-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6013676B2 (ja) * 2011-11-11 2016-10-25 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US9379254B2 (en) 2011-11-18 2016-06-28 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
JP5912444B2 (ja) * 2011-11-18 2016-04-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20130187150A1 (en) * 2012-01-20 2013-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20140129197A (ko) * 2012-03-28 2014-11-06 도시바 미쓰비시덴키 산교시스템 가부시키가이샤 금속 산화막의 제조 방법 및 금속 산화막
US9372694B2 (en) * 2012-03-29 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Reducing data backup and recovery periods in processors
WO2013190838A1 (ja) * 2012-06-21 2013-12-27 パナソニック株式会社 Ｔｆｔ基板およびその製造方法並びに有機ｅｌ表示装置およびその製造方法
KR20150040873A (ko) 2012-08-03 2015-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103208506A (zh) * 2013-03-28 2013-07-17 京东方科技集团股份有限公司 阵列基板、显示装置及制作方法
US20150155313A1 (en) 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013051328A (ja) * 2011-08-31 2013-03-14 Japan Display Central Co Ltd アクティブマトリックス型表示素子およびその製造方法
WO2013115052A1 (ja) * 2012-01-31 2013-08-08 シャープ株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20150155169A1 (en) 2015-06-04
KR20160089384A (ko) 2016-07-27
US20200035711A1 (en) 2020-01-30
TW201528385A (zh) 2015-07-16
JP2016001712A (ja) 2016-01-07
JP2023106382A (ja) 2023-08-01
US9437428B2 (en) 2016-09-06
US20220359575A1 (en) 2022-11-10
KR102354213B1 (ko) 2022-01-20
WO2015079377A1 (en) 2015-06-04
JP2019192929A (ja) 2019-10-31
US20160343733A1 (en) 2016-11-24
TWI654687B (zh) 2019-03-21

Similar Documents

Publication Publication Date Title
JP6868675B2 (ja) 半導体装置
JP2021168388A (ja) 半導体装置
JP6788080B2 (ja) 半導体装置
TWI698988B (zh) 顯示裝置
JP7057804B2 (ja) 表示装置
TWI675461B (zh) 顯示裝置
JP6411851B2 (ja) 半導体装置
JP2024001176A (ja) 半導体装置
JP6495612B2 (ja) 表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210708

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220531

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220930

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230131

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20230421