CN117501344A - 驱动背板及其制作方法、显示面板 - Google Patents
驱动背板及其制作方法、显示面板 Download PDFInfo
- Publication number
- CN117501344A CN117501344A CN202280001586.6A CN202280001586A CN117501344A CN 117501344 A CN117501344 A CN 117501344A CN 202280001586 A CN202280001586 A CN 202280001586A CN 117501344 A CN117501344 A CN 117501344A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- layer
- thin film
- oxide
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000010409 thin film Substances 0.000 claims abstract description 141
- 239000000758 substrate Substances 0.000 claims description 93
- 239000000463 material Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 19
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 15
- 238000000059 patterning Methods 0.000 claims description 14
- 229910052738 indium Inorganic materials 0.000 claims description 12
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 12
- 239000011787 zinc oxide Substances 0.000 claims description 9
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052733 gallium Inorganic materials 0.000 claims description 6
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims description 3
- 229910001195 gallium oxide Inorganic materials 0.000 claims description 3
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 350
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 17
- 229920005591 polysilicon Polymers 0.000 description 16
- 239000003990 capacitor Substances 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 125000006850 spacer group Chemical group 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000003306 harvesting Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 241000750042 Vini Species 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- BNEMLSQAJOPTGK-UHFFFAOYSA-N zinc;dioxido(oxo)tin Chemical compound [Zn+2].[O-][Sn]([O-])=O BNEMLSQAJOPTGK-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
Abstract
本公开提供了一种驱动背板及其制作方法、显示面板，属于显示面板领域。该驱动背板包括多个第一薄膜晶体管(31)和多个第二薄膜晶体管(32)；所述第一薄膜晶体管(31)的第一有源层(310)包括层叠设置的第一氧化物层(3101)和第二氧化物层(3102)，所述第二氧化物层(3102)的迁移率低于所述第一氧化物层(3101)的迁移率，所述第一薄膜晶体管(31)的源极和漏极分别与所述第二氧化物层(3102)相连；所述第二薄膜晶体管(32)的第二有源层(320)包括第三氧化物层(3203)，所述第三氧化物层(3203)的迁移率低于所述第一氧化物层(3101)的迁移率。
Description
本公开涉及显示面板领域，特别涉及一种驱动背板及其制作方法、显示面板。
TFT(Thin Film Transistor，薄膜晶体管)由于具有体积小、功耗低、制造成本低等优点，因此广泛应用于各种显示面板中。
在像素驱动电路中，通常包括驱动TFT(DTFT)和开关TFT(STFT)，驱动TFT通常为低温多晶硅薄膜晶体管(Low Temperature Poly-Silicon Thin Film Transistor，简称LTPS TFT)，开关TFT通常为金属氧化物薄膜晶体管(Oxide TFT)。
LTPS TFT迁移率较高，但漏电流较大，导致显示面板在低频驱动下的功耗较大。
发明内容
本公开实施例提供了一种驱动背板及其制作方法、显示面板，能够减小漏电流，降低显示面板在低频驱动下的功耗。所述技术方案如下：
第一方面，本公开实施例提供了一种驱动背板，所述驱动背板包括衬底基板和位于所述衬底基板的承载面的电路结构，所述电路结构包括多个第一薄膜晶体管和多个第二薄膜晶体管；
所述第一薄膜晶体管的第一有源层包括层叠设置的第一氧化物层和第二氧化物层，所述第二氧化物层位于所述第一氧化物层远离所述衬底基板的一侧，所述第二氧化物层的迁移率低于所述第一氧化物层的迁移率，所述第一薄膜晶体管的源极和漏极分别与所述第二氧化物层相连；
所述第二薄膜晶体管的第二有源层包括第三氧化物层，所述第三氧化物层的迁移率低于所述第一氧化物层的迁移率。
可选地，所述第二氧化物层和所述第三氧化物层同层布置。
可选地，所述第二氧化物层和所述第三氧化物层的材料相同。
可选地，所述第一有源层还包括至少一个第四氧化物层，所述第四氧化物层位于所述第一氧化物层和所述第二氧化物层之间，所述第四氧化物层的迁移率不高于所述第一氧化物层的迁移率，且不低于所述第二氧化物层的迁移率。
可选地，所述第一氧化物层的迁移率为30cm
2/v·m～100cm
2/v·m，所述第二氧化物层的迁移率为5cm
2/v·m～10cm
2/v·m。
可选地，所述第一氧化物层的材料为铟锌氧化物、氢掺杂铟镓氧化物、铟锡锌氧化物、锡锌氧化物、铟镓锡锌氧化物、晶化铟镓锌氧化物中的一种，所述第二氧化物层和所述第三氧化物层的材料为铟镓锌氧化物。
可选地，所述电路结构还包括第一遮光层和第二遮光层，所述第一遮光层位于所述第一有源层靠近所述衬底基板的一侧，且与所述第一有源层在所述衬底基板的承载面的正投影至少部分重叠；
所述第二遮光层位于所述第二有源层靠近所述衬底基板的一侧，且与所述第二有源层在所述衬底基板的承载面的正投影至少部分重叠。
可选地，所述衬底基板包括显示区和边框区，所述边框区位于所述显示区的至少一侧，所述电路结构包括像素驱动电路，所述像素驱动电路位于所述显示区，所述像素驱动电路包括所述第一薄膜晶体管和所述第二薄膜晶体管。
可选地，所述电路结构还包括栅极驱动器，所述栅极驱动器位于所述边框区，所述栅极驱动器包括所述第一薄膜晶体管。
可选地，所述电路结构还包括光采集电路，所述光采集电路位于所述显示区，所述光采集电路包括所述第一薄膜晶体管。
第二方面，本公开实施例还提供了一种驱动背板的制作方法，该方法包括：
提供衬底基板；
通过构图工艺在所述衬底基板的承载面上形成第一氧化物层；
通过构图工艺在所述衬底基板的承载面上形成第二氧化物层和第三氧化物层，以得到第一有源层和第二有源层，所述第二氧化物层位于所述第一氧化物层远离所述衬底基板的表面，所述第二氧化物层和所述第三氧化物层的迁移率均低于所述第一氧化物层的迁移率；
在所述第一有源层和所述第二有源层上均形成源极、漏极和栅极，以得到 第一薄膜晶体管和第二薄膜晶体管。
可选地，所述通过构图工艺在所述衬底基板的承载面上形成第二氧化物层和第三氧化物层，包括：
在所述衬底基板上形成氧化物材料层；
去除所述衬底基板上，位于所述第一氧化物层之外和待形成第二有源层的区域之外的区域的所述氧化物材料层，形成所述第二氧化物层和所述第三氧化物层。
第三方面，本公开实施例还提供了一种显示面板，该显示面板包括如第一方面所述的驱动背板。
本公开实施例提供的技术方案带来的有益效果至少包括：
通过将第一有源层设置为由第一氧化物层和第二氧化物层层叠的结构，第一薄膜晶体管的源极和漏极分别与迁移率较低的第二氧化物层相连，第一氧化物层使第一有源层具有较高的迁移率，第二氧化物层迁移率较低，能够确保第一薄膜晶体管的可靠性，使第一薄膜晶体管能稳定工作，通过采用氧化物作为有源层，替代低温多晶硅，从而能减小漏电流，降低显示面板在低频驱动下的功耗。
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种显示面板的像素驱动电路的电路图；
图2是本公开实施例提供的一种驱动背板的结构示意图；
图3是本公开实施例提供的一种驱动背板的局部结构示意图；
图4是本公开实施例提供的一种驱动背板的示意图；
图5是本公开实施例提供的图1所示像素驱动电路的一种驱动时序图；
图6是本公开实施例提供的一种驱动背板的制作方法流程图；
图7是本公开实施例提供的驱动背板的制作过程示意图。
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开专利申请说明书以及权利要求书中使用的“第一”、“第二”、“第三”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则所述相对位置关系也可能相应地改变。
图1是本公开实施例提供的一种显示面板的像素驱动电路的电路图。如图1所示，该像素电路为4T2C电路，即包括4个薄膜晶体管和2个电容。其中薄膜晶体管T3为开关晶体管，即STFT；薄膜晶体管T4为驱动晶体管，即DTFT。
薄膜晶体管T1的一极连接至第一电压ELVDD，另一极连接至薄膜晶体管T4的第一极，薄膜晶体管T1的栅极用于输入发光控制信号EM；薄膜晶体管T4的第二极连接至发光单元的一极，发光单元的另一极连接第二电压ELVSS。第一极和第二极中的一个为源极，第一极和第二极中的另一个为漏极。
薄膜晶体管T2的一极用于输入数据信号Data，另一极与薄膜晶体管T4的栅极相连。薄膜晶体管T2的栅极用于输入扫描信号Gate。
薄膜晶体管T3的一极用于输入第三电压Vini，另一极与薄膜晶体管T4的第二极相连。薄膜晶体管T3的栅极用于输入复位信号Reset。
电容C1的两极分别与薄膜晶体管T4的栅极和第二极相连，电容C2的两极分别与薄膜晶体管T4的第二极和薄膜晶体管T1连接至第一电压ELVDD的 一极相连。
通常，驱动晶体管采用的是低温多晶硅薄膜晶体管，即有源层采用的是低温多晶硅半导体材料，以使驱动晶体管具有较高的迁移率，缩短电容充电时间。但是低温多晶硅薄膜晶体管的漏电流较大，显示面板在低频驱动下的功耗也较高。为了避免这一问题，本公开实施例提供了一种驱动背板。
图2是本公开实施例提供的一种驱动背板的结构示意图。如图2所示，该驱动背板包括衬底基板11和位于衬底基板11的承载面的电路结构。电路结构包括多个第一薄膜晶体管31和多个第二薄膜晶体管32。
第一薄膜晶体管31包括第一有源层310、第一源极311、第一漏极312和第一栅极313。第一源极311和第一漏极312分别与第一有源层310相连。第一栅极313位于第一有源层310上方，第一栅极313与第一有源层310在衬底基板11的承载面的正投影至少部分重叠。
第一薄膜晶体管31的第一有源层310包括层叠设置的第一氧化物层3101和第二氧化物层3102，且第二氧化物层3102位于第一氧化物层3101远离衬底基板11的一侧。第二氧化物层3102的迁移率低于第一氧化物层3101的迁移率，第一薄膜晶体管31的源极和漏极分别与第二氧化物层3102相连；
第二薄膜晶体管32包括第二有源层320、第二源极321、第二漏极322和第二栅极323。第二源极321和第二漏极322分别与第二有源层320相连。第二栅极323位于第二有源层320上方，第二栅极323与第二有源层320在衬底基板11的承载面的正投影至少部分重叠。
第二薄膜晶体管32的第二有源层320包括第三氧化物层3203，第三氧化物层3203的迁移率低于第一氧化物层3101的迁移率。
通过将第一有源层310设置为由第一氧化物层3101和第二氧化物层3102层叠的结构，第一源极311和第一漏极312均与迁移率较低的第二氧化物层3102相连，第一氧化物层3101使第一有源层310具有较高的迁移率，第二氧化物层3102迁移率较低，能够确保第一薄膜晶体管31的可靠性，使第一薄膜晶体管31能稳定工作，通过采用氧化物作为有源层，替代低温多晶硅，从而能减小漏电流，降低显示面板在低频驱动下的功耗。
如图2所示，衬底基板11的承载面设置有缓冲层12，第一有源层310和第二有源层320位于缓冲层12上。示例性地，缓冲层12的材料包括氧化硅和氮 化硅中的至少一种。缓冲层12的厚度为2000埃～5000埃。
可选地，第二氧化物层3102和第三氧化物层3203同层布置。同层布置包括位于同一结构层的表面，或是由同一结构通过同一次构图工艺形成。
将第二氧化物层3102和第三氧化物层3203同层布置，有利于减小电路结构的厚度，从而降低驱动背板的厚度，有利于显示面板的轻薄化。
在本公开实施例中，第二氧化物层3102和第三氧化物层3203的材料相同。也即是，第二氧化物层3102和第三氧化物层3203由同一结构，通过同一次构图工艺形成，节省了构图工艺的次数，使驱动背板的制作工艺更简单。
第一氧化物层3101和第二氧化物层3102均为金属氧化物层。第一氧化物层3101的材料可以为铟锌氧化物IZO、氢掺杂铟镓氧化物IGO:H、铟锡锌氧化物ITZO、锡锌氧化物TZO、铟镓锡锌氧化物IGTZO、晶化铟镓锌氧化物IGZO中的一种。
示例性地，第一氧化物层3101为铟锌氧化物IZO层，第二氧化物层3102和第三氧化物层3203为铟镓锌氧化物IGZO层。
即第一氧化物层3101采用IZO制成，第二氧化物层3102和第三氧化物层3203采用IGZO制成。IZO材料具有较高的迁移率，适宜制作成要求较高迁移率的第一氧化物层3101。IGZO材料的迁移率比IZO低，适宜制作成要求较低迁移率的第二氧化物层3102和第三氧化物层3203。
示例性地，第一氧化物层3101的迁移率为30cm
2/v·m～100cm
2/v·m，第二氧化物层3102的迁移率为5cm
2/v·m～10cm
2/v·m。
将第一氧化物层3101的迁移和第二氧化物层3102的迁移率分别设置在上述对应范围中，能够使第一有源层310具有较高的迁移率，满足大部分显示面板的使用要求，同时又使第一薄膜晶体管31足够可靠，确保显示面板能够稳定工作。
图3是本公开实施例提供的一种驱动背板的局部结构示意图。如图3所示，该驱动背板中，第一有源层310还包括至少一个第四氧化物层3104，第四氧化物层3104位于第一氧化物层3101和第二氧化物层3102之间，第四氧化物层3104的迁移率不高于第一氧化物层3101的迁移率，且不低于第二氧化物层3102的迁移率。
迁移率介于第一氧化物层3101和第二氧化物层3102之间的第四氧化物层 3104能够起到缓冲的作用，能够降低第一氧化物层3101的高迁移率可能引发的风险，提高第一薄膜晶体管31的可靠性，确保显示面板能够稳定工作。
多个第四氧化物层3104的迁移率可以从第一氧化物层3101向第二氧化物层3102逐层降低。
为了简化制作工艺，第四氧化物层3104可以与第一氧化物层3101的材料相同，也就是说，第四氧化物层3104与第一氧化物层3101相同。
如图2所示，电路结构还包括第一遮光层21和第二遮光层22。
第一遮光层21位于第一有源层310靠近衬底基板11的一侧，第一遮光层21与第一有源层310在衬底基板11的承载面的正投影至少部分重叠。
第二遮光层22位于第二有源层320靠近衬底基板11的一侧，第二遮光层22与第二有源层320在衬底基板11的承载面的正投影至少部分重叠。
采用氧化物作为有源层的薄膜晶体管，容易受到环境光照射的影响，使自身特性发生变化。通过设置第一遮光层21，对第一有源层310进行遮挡，以减少或避免环境光对第一薄膜晶体管31产生的不良影响；通过设置第二遮光层22，对第二有源层320进行遮挡，以减少或避免环境光对第二薄膜晶体管32产生的不良影响。
如图2所示，第一遮光层21和第二遮光层22同层布置，以方便第一遮光层21和第二遮光层22的制作，节省工艺。第一遮光层21和第二遮光层22均位于衬底基板11的承载面，缓冲层12覆盖在第一遮光层21、第二遮光层22以及衬底基板11的承载面上。
第一遮光层21和第二遮光层22均为不透光的金属层，例如第一遮光层21和第二遮光层22均为铜层。
作为示例，如图2所示，该驱动背板包括衬底基板11，例如为透明基板。衬底基板11可以是柔性基板，例如聚酰亚胺基板，也可以是硬质基板，例如玻璃基板。
在衬底基板11的承载面分布有第一遮光层21和第二遮光层22。在衬底基板11的承载面设置有缓冲层12，缓冲层12覆盖第一遮光层21和第二遮光层22，且覆盖衬底基板11的承载面。
第一有源层310和第二有源层320位于缓冲层12远离衬底基板11的表面上，第一有源层310和第二有源层320分别对应第一遮光层21和第二遮光层22。 第一有源层310和第一遮光层21在衬底基板11的承载面的正投影至少部分重叠，第二有源层320和第二遮光层22在衬底基板11的承载面的正投影至少部分重叠。
该驱动背板还包括栅极绝缘层13、第一层间绝缘层14、第二层间绝缘层15、平坦化层16和像素定义层17，栅极绝缘层13位于缓冲层12、第一有源层310和第二有源层320远离衬底基板11的表面上。
第一栅极313和第二栅极323位于栅极绝缘层13远离衬底基板11的表面上。第一栅极313和第一有源层310在衬底基板11的承载面的正投影至少部分重叠，第二栅极323和第二有源层320在衬底基板11的承载面的正投影至少部分重叠。第一栅极313和第二栅极323同层布置。第一栅极313和第二栅极323均可以采用不透光材料制成，从而通过第一栅极313对第一有源层310远离衬底基板11的一侧进行遮挡，通过第二栅极323对第二有源层320远离衬底基板11的一侧进行遮挡，避免环境光对第一有源层310和第二有源层320产生影响。
在栅极绝缘层13远离衬底基板11的表面上还可以形成有第一电容电极41，在衬底基板11的承载面还分布有第三遮光层23，第三遮光层23位于第一遮光层21和第二遮光层22之间。第一电容电极41与第三遮光层23在衬底基板11的承载面的正投影至少部分重叠。第一电容电极41与第三遮光层23形成电容C1，即存储电容。第一电容电极41可以与第一栅极313和第二栅极323同层布置，从而简化制造工艺。
第一层间绝缘层14位于栅极绝缘层13远离衬底基板11的表面上，且覆盖第一栅极313、第二栅极323和第一电容电极41。
在第一层间绝缘层14远离衬底基板11的表面还形成有第二电容电极42，第二电容电极42与第一电容电极41在衬底基板11的承载面的正投影至少部分重叠。第三遮光层23、第一电容电极41和第二电容电极42共同形成电容C1。
第二层间绝缘层15位于第一层间绝缘层14远离衬底基板11的表面上，且覆盖第二电容电极42。
第一源极311、第一漏极312、第二源极321和第二漏极322同层设置，均位于第二层间绝缘层15远离衬底基板11的表面。第一源极311和第一漏极312通过分别通过过孔与第一有源层310的第二氧化物层3102相连，第二源极321和第二漏极322分别通过过孔与第二有源层320相连。
平坦化层16位于第二层间绝缘层15远离衬底基板11的表面，且覆盖第一源极311、第一漏极312、第二源极321和第二漏极322。
像素定义层17位于平坦化层16远离衬底基板11的表面。像素定义层17具有像素开口17a，像素开口17a内还设置有阳极19，阳极19通过过孔与第一源极311和第一漏极312中的一个相连，该阳极19可以是发光单元的阳极，例如有机发光二极管的阳极。阳极19可以先于像素定义层17形成在平坦化层16远离衬底基板11的表面，在形成像素定义层17时，通过形成像素开口17a，露出阳极19。
如图2所示，在像素定义层17远离衬底基板11的一面还设置有多个隔垫物18，隔垫物18位于像素开口17a外，隔垫物18在显示面板中用于起到支撑的作用。
图4是本公开实施例提供的一种驱动背板的示意图。如图4所示，该驱动背板中，衬底基板11包括显示区11a和边框区11b，边框区11b位于显示区11a的至少一侧。例如，边框区11b可以围绕在显示区11a四周。
电路结构包括像素驱动电路51。图4中以图1所示的像素电路为例。如图4所示，该像素驱动电路51位于显示区11a，像素驱动电路51包括第一薄膜晶体管31和第二薄膜晶体管32。该第一薄膜晶体管31即为图2或图3所示的第一薄膜晶体管31，该第二薄膜晶体管32即为图2中所示的第二薄膜晶体管32。
该像素驱动电路51以图4所示像素电路为例，除了薄膜晶体管T4，也就是DTFT，设置为第一薄膜晶体管31，薄膜晶体管T3也就是STFT，设置为第二薄膜晶体管32外，对于薄膜晶体管T1和薄膜晶体管T2，可以是低温多晶硅薄膜晶体管，或者是氧化物晶体管。例如，薄膜晶体管T1和薄膜晶体管T2中的至少一个可以具有与前述的第一有源层相同的有源层，以简化制备工艺，提高显示面板的显示效果；又例如，薄膜晶体管T1和薄膜晶体管T2中的至少一个可以具有与前述的第二有源层相同的有源层。上述驱动电路仅为一种示例，对于还具有更多薄膜晶体管的像素驱动电路，除DTFT和STFT之外的其他薄膜晶体管，也可以将其中的部分或全部设置为低温多晶硅薄膜晶体管或氧化物晶体管，在设置为氧化物晶体管时，该氧化物晶体管的有源层可以与前述的第一有源层或第二有源层相同。
通过在像素驱动电路51中设置第一薄膜晶体管31和第二薄膜晶体管32， 其中第一薄膜晶体管31为驱动晶体管，第二薄膜晶体管32为开关晶体管，第一薄膜晶体管31的第一有源层310为氧化物层，能够减小漏电流，降低显示面板在低频驱动下的功耗。第一有源层310中的第一氧化物层3101具有较高的迁移率，能够使发光单元具有较快的响应速度，确保显示面板具有较好的显示效果，第一有源层310中的第二氧化物层3102又保证了第一薄膜晶体管31的可靠性，使第一薄膜晶体管31能稳定工作。
此外，第一薄膜晶体管31的第一有源层310为氧化物层，也就是说第一薄膜晶体管31为氧化物薄膜晶体管，氧化物薄膜晶体管的体积比低温多晶硅薄膜晶体管的体积更小，能够减小像素驱动电路51的体积，有利于增大像素的开口率。
如图4所示，电路结构还包括光采集电路52，光采集电路52位于显示区11a。图4中所示的光采集电路52仅作为示意，光采集电路52的具体电路结构可以根据具体需要进行设计。光采集电路52包括第一薄膜晶体管31，该第一薄膜晶体管31可以是图2或图3所示的第一薄膜晶体管31。例如光采集电路52可以是用于进行指纹识别的光采集电路。在显示区11a中具有识别指纹的采集区11c。将该光采集电路52布置在采集区11c，以实现屏下指纹识别功能。
在光采集电路52中设置前述的第一薄膜晶体管31，不仅能降低功耗，而且漏电流小还有利于提高指纹识别的准确性。
在其他示例中，光采集电路52也可以是用于采集环境光强度的光采集电路。
对于光采集电路52中的其他薄膜晶体管，可以将其中的部分或全部设置为低温多晶硅薄膜晶体管或氧化物晶体管，在设置为氧化物晶体管时，该氧化物晶体管的有源层可以与前述的第一有源层或第二有源层相同。
如图4所示，电路结构还包括栅极驱动器60。栅极驱动器60位于边框区11b。栅极驱动器60可以通过多根扫描线与位于显示区11a的多个像素驱动电路51和光采集电路52相连，栅极驱动器60用于输出脉冲信号，控制相应的薄膜晶体管导通或截止。栅极驱动器60包括第一薄膜晶体管31，该第一薄膜晶体管31为图2或图3所示的第一薄膜晶体管。
相关技术中，栅极驱动器60中的薄膜晶体管采用的是低温多晶硅薄膜晶体管。本示例中，将栅极驱动器60中的薄膜晶体管设置为前述的第一薄膜晶体管31，第一薄膜晶体管31中，第一氧化物层3101使第一薄膜晶体管31具有较高 的迁移率，确保能满足栅极驱动器60正常工作的需求，第二氧化物层3102又保证了第一薄膜晶体管31的可靠性，使第一薄膜晶体管31能稳定工作。通过采用氧化物作为有源层，替代低温多晶硅，还降低了漏电流，从而降低显示面板在低频驱动下的功耗。
氧化物薄膜晶体管相比于低温多晶硅薄膜晶体管，体积更小，能够减小栅极驱动器60的体积，使得边框区11b能够设置的更小，有利于窄边框的设置，进一步提高显示面板的屏占比。低温多晶硅薄膜晶体管通常为PMOS晶体管，氧化物薄膜晶体管为NMOS晶体管，PMOS晶体管和NMOS晶体管要分别设置栅极驱动器60。而本公开实施例中，在显示区11a，像素驱动电路51中的驱动晶体管和开关晶体管是氧化物薄膜晶体管，都是NMOS晶体管，从而能够减少栅极驱动器60的设置，也有利于进一步减小边框区11b。
栅极驱动器60通常包括多个薄膜晶体管，可以将其中的部分或者全部都设置为第一薄膜晶体管31。在将其中的部分薄膜晶体管设置为第一薄膜晶体管31时，其他的薄膜晶体管可以设置为低温多晶硅薄膜晶体管或氧化物晶体管，在设置为氧化物晶体管时，该氧化物晶体管的有源层可以与前述第二有源层相同。
图5是本公开实施例提供的图1所示像素驱动电路的一种驱动时序图。如图5所示，该像素驱动电路的工作包括4个阶段，分别为t1阶段、t2阶段、t3阶段和t4阶段。薄膜晶体管T1的栅极在t1阶段和t3阶段输入低电平信号，处于截止状态，在t2阶段和t4阶段输入高电平信号，处于导通状态；薄膜晶体管T2的栅极在t1阶段、t2阶段和t3阶段输入高电平信号，处于导通状态，在t4阶段输入低电平信号，处于截止状态；薄膜晶体管T3的栅极在t1阶段输入高电平信号，处于导通状态，在t2阶段、t3阶段和t4阶段输入低电平信号，处于截止状态。在t4阶段，与薄膜晶体管T3相连的发光单元发光。
图6是本公开实施例提供的一种驱动背板的制作方法流程图。该方法用于制作图1所示的驱动背板。图7是本公开实施例提供的驱动背板的制作过程示意图。如图6和图7所示，该制作方法包括：
在步骤S11中，提供衬底基板。
例如透明基板。衬底基板11可以是柔性基板，例如聚酰亚胺基板，也可以是硬质基板，例如玻璃基板。
在衬底基板11的承载面可以设置有第一遮光层21、第二遮光层22第三遮 光层23和缓冲层12。缓冲层12覆盖第一遮光层21、第二遮光层22和第三遮光层23，且覆盖衬底基板11的承载面。
第一遮光层21、第二遮光层22第三遮光层23可以通过构图工艺形成。
在步骤S12中，通过构图工艺在衬底基板11的承载面上形成第一氧化物层3101。
例如，可以通过原子层沉积(Atomic layer deposition，ALD)工艺在缓冲层12远离衬底基板11的表面上形成第一氧化物层3101。形成的第一氧化物层3101与第一遮光层21在衬底基板11的承载面的正投影至少部分重叠。
第一氧化物层3101具有较高的迁移率，例如可以采用IZO材料形成。
在制作图3所示的驱动背板时，在步骤S13之前，还可以在第一氧化物层3201上形成数个第四氧化物层3104，第四氧化物层3104的制作方法可以与第一氧化物层3201的制作方法相同。
在步骤S13中，通过构图工艺在衬底基板11的承载面上形成第二氧化物层3102和第三氧化物层3203，以得到第一有源层310和第二有源层320。
可选地，在衬底基板11上形成氧化物材料层。然后去除衬底基板11上，位于第一氧化物层3101之外和待形成第二有源层320的区域之外的区域的氧化物材料层，形成第二氧化物层3102和第三氧化物层3203。这样能够得到同层布置的第二氧化物层3102和第三氧化物层3203。
例如，在缓冲层12远离衬底基板11的表面以及第一氧化物层3101的表面形成一层氧化物材料层，然后通过构图工艺，在第一氧化物层3101远离衬底基板11的表面形成第二氧化物层3102，从而得到第一有源层310，在缓冲层12远离衬底基板11的表面形成第三氧化物层3203，从而得到第二有源层320。形成的第三氧化物层3203和第二遮光层22在衬底基板11的承载面的正投影至少部分重叠。
第二氧化物层3102和第三氧化物层3203由同一层氧化物材料层通过同一次构图工艺形成，不仅有利于减小驱动背板的厚度，而且节省了工艺。
第二氧化物层3102和第三氧化物层3203的迁移率均低于第一氧化物层3101的迁移率。本公开实施例中，第二氧化物层3102和第三氧化物层3203同层布置，由同一层氧化物材料层通过同一次构图工艺形成。示例性地，该氧化物材料可以是IGZO。
在步骤S14中，在第一有源层310和第二有源层320上均形成源极、漏极和栅极，以得到第一薄膜晶体管31和第二薄膜晶体管32。
例如，可以在缓冲层12上形成栅极绝缘层13、第一层间绝缘层14、第二层间绝缘层15。第一薄膜晶体管31的第一栅极313和第二薄膜晶体管32的第二栅极323可以在形成第一层间绝缘层14之前，形成在缓冲层12上。第一薄膜晶体管31的第一源极311和第一漏极312、第二薄膜晶体管32的第二源极321和第二漏极322可以形成在第二层间绝缘层15远离衬底基板11的表面上。第一薄膜晶体管31的第一源极311和第一漏极312分别通过过孔与第一有源层310相连，第二薄膜晶体管32的第二源极321和第二漏极322分别通过过孔与第二有源层320相连。
在形成第一薄膜晶体管31和第二薄膜晶体管32之后，还可以根据具体的电路结构形成其他结构。例如在第二层间绝缘层15上形成平坦化层16；在平坦化层16上形成像素定义层17和阳极19，阳极19位于像素定义层17的像素开口17a中，阳极19与第一薄膜晶体管31的第一源极311或第一漏极312通过过孔相连；在像素定义层17上形成隔垫物18，隔垫物18位于像素定义层17的像素开口17a外。
通过将第一有源层310设置为由第一氧化物层3101和第二氧化物层3102层叠的结构，第一源极311和第一漏极312均与迁移率较低的第二氧化物层3102相连，第一氧化物层3101使第一有源层310具有较高的迁移率，第二氧化物层3102迁移率较低，能够确保第一薄膜晶体管31的可靠性，使第一薄膜晶体管31能稳定工作，通过采用氧化物作为有源层，替代低温多晶硅，从而能减小漏电流，降低显示面板在低频驱动下的功耗。
本公开实施例还提供了一种显示面板，该显示面板包括如图2或图3所示的驱动背板。
本公开实施例还提供了一种显示装置，该显示装置包括前述的显示面板。该显示装置可以是，但不限于是手机、笔记本电脑、平板电脑、显示器、导航仪、数码相机。
以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的 精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
Claims (13)
- 一种驱动背板，其特征在于，包括衬底基板(11)和位于所述衬底基板(11)的承载面的电路结构，所述电路结构包括多个第一薄膜晶体管(31)和多个第二薄膜晶体管(32)；所述第一薄膜晶体管(31)的第一有源层(310)包括层叠设置的第一氧化物层(3101)和第二氧化物层(3102)，所述第二氧化物层(3102)位于所述第一氧化物层(3101)远离所述衬底基板(11)的一侧，所述第二氧化物层(3102)的迁移率低于所述第一氧化物层(3101)的迁移率，所述第一薄膜晶体管(31)的源极和漏极分别与所述第二氧化物层(3102)相连；所述第二薄膜晶体管(32)的第二有源层(320)包括第三氧化物层(3203)，所述第三氧化物层(3203)的迁移率低于所述第一氧化物层(3101)的迁移率。
- 根据权利要求1所述的驱动背板，其特征在于，所述第二氧化物层(3102)和所述第三氧化物层(3203)同层布置。
- 根据权利要求2所述的驱动背板，其特征在于，所述第二氧化物层(3102)和所述第三氧化物层(3203)的材料相同。
- 根据权利要求1～3任一项所述的驱动背板，其特征在于，所述第一有源层(310)还包括至少一个第四氧化物层(3104)，所述第四氧化物层(3104)位于所述第一氧化物层(3101)和所述第二氧化物层(3102)之间，所述第四氧化物层(3104)的迁移率不高于所述第一氧化物层(3101)的迁移率，且不低于所述第二氧化物层(3102)的迁移率。
- 根据权利要求1～3任一项所述的驱动背板，其特征在于，所述第一氧化物层(3101)的迁移率为30cm 2/v·m～100cm 2/v·m，所述第二氧化物层(3102)的迁移率为5cm 2/v·m～10cm 2/v·m。
- 根据权利要求1～3任一项所述的驱动背板，其特征在于，所述第一氧化物 层(3101)的材料为铟锌氧化物、氢掺杂铟镓氧化物、铟锡锌氧化物、锡锌氧化物、铟镓锡锌氧化物、晶化铟镓锌氧化物中的一种，所述第二氧化物层(3102)和所述第三氧化物层(3203)的材料为铟镓锌氧化物。
- 根据权利要求1～3任一项所述的驱动背板，其特征在于，所述电路结构还包括第一遮光层(21)和第二遮光层(22)，所述第一遮光层(21)位于所述第一有源层(310)靠近所述衬底基板(11)的一侧，且与所述第一有源层(310)在所述衬底基板(11)的承载面的正投影至少部分重叠；所述第二遮光层(22)位于所述第二有源层(320)靠近所述衬底基板(11)的一侧，且与所述第二有源层(320)在所述衬底基板(11)的承载面的正投影至少部分重叠。
- 根据权利要求1～3任一项所述的驱动背板，其特征在于，所述衬底基板(11)包括显示区(11a)和边框区(11b)，所述边框区(11b)位于所述显示区(11a)的至少一侧，所述电路结构包括像素驱动电路(51)，所述像素驱动电路(51)位于所述显示区(11a)，所述像素驱动电路(51)包括所述第一薄膜晶体管(31)和所述第二薄膜晶体管(32)。
- 根据权利要求8所述的驱动背板，其特征在于，所述电路结构还包括光采集电路(52)，所述光采集电路(52)位于所述显示区(11a)，所述光采集电路(52)包括所述第一薄膜晶体管(31)。
- 根据权利要求8所述的驱动背板，其特征在于，所述电路结构还包括栅极驱动器(60)，所述栅极驱动器(60)位于所述边框区(11b)，所述栅极驱动器(60)包括所述第一薄膜晶体管(31)。
- 一种驱动背板的制作方法，其特征在于，所述方法包括：提供衬底基板(11)；通过构图工艺在所述衬底基板(11)的承载面上形成第一氧化物层(3101)；通过构图工艺在所述衬底基板(11)的承载面上形成第二氧化物层(3102) 和第三氧化物层(3203)，以得到第一有源层(310)和第二有源层(320)，所述第二氧化物层(3102)位于所述第一氧化物层(3101)远离所述衬底基板(11)的表面，所述第二氧化物层(3102)和所述第三氧化物层(3203)的迁移率均低于所述第一氧化物层(3101)的迁移率；在所述第一有源层(310)和所述第二有源层(320)上均形成源极、漏极和栅极，以得到第一薄膜晶体管(31)和第二薄膜晶体管(32)。
- 根据权利要求11所述的制作方法，其特征在于，所述通过构图工艺在所述衬底基板(11)的承载面上形成第二氧化物层(3102)和第三氧化物层(3203)，包括：在所述衬底基板(11)上形成氧化物材料层；去除所述衬底基板(11)上，位于所述第一氧化物层(3101)之外和待形成第二有源层(320)的区域之外的区域的所述氧化物材料层，形成所述第二氧化物层(3102)和所述第三氧化物层(3203)。
- 一种显示面板，其特征在于，包括如权利要求1～10任一项所述的驱动背板。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2022/096252 WO2023230843A1 (zh) | 2022-05-31 | 2022-05-31 | 驱动背板及其制作方法、显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117501344A true CN117501344A (zh) | 2024-02-02 |
Family
ID=89026644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280001586.6A Pending CN117501344A (zh) | 2022-05-31 | 2022-05-31 | 驱动背板及其制作方法、显示面板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117501344A (zh) |
| WO (1) | WO2023230843A1 (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009224595A (ja) * | 2008-03-17 | 2009-10-01 | Fujifilm Corp | 有機電界発光表示装置及びその製造方法 |
| KR101034686B1 (ko) * | 2009-01-12 | 2011-05-16 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시 장치 및 그의 제조 방법 |
| KR20130111874A (ko) * | 2012-04-02 | 2013-10-11 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법 |
| US10269832B2 (en) * | 2014-10-10 | 2019-04-23 | Joled Inc. | Thin film transistor substrate, method for manufacturing thin film transistor substrate, and display panel |
| CN110010626B (zh) * | 2019-04-11 | 2022-04-29 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
| CN110752219B (zh) * | 2019-10-29 | 2022-07-26 | 昆山国显光电有限公司 | 一种薄膜晶体管和显示面板 |
-
2022
- 2022-05-31 CN CN202280001586.6A patent/CN117501344A/zh active Pending
- 2022-05-31 WO PCT/CN2022/096252 patent/WO2023230843A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023230843A1 (zh) | 2023-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108598087B (zh) | 阵列基板及其制造方法、显示面板、电子装置 | |
| US20220085128A1 (en) | Display Device | |
| CN106981520B (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| US10528169B2 (en) | Pixel circuit and driving method thereof, display module and driving method thereof, and display device | |
| CN101154346B (zh) | 影像显示系统及其制造方法 | |
| CN110634890B (zh) | 阵列基板、电子装置和阵列基板的制作方法 | |
| KR101760241B1 (ko) | 반도체 장치 및 반도체 장치의 제작 방법 | |
| TWI489618B (zh) | 半導體裝置以及其製造方法 | |
| US20240023375A1 (en) | Organic light emitting diode display substrate comprising a first capacitor plate, a second capacitor plate and a data line sequentially disposed from a base substrate, manufacturing method thereof, and display device comprising the same | |
| CN111668237B (zh) | 一种显示基板及其制备方法、驱动方法、显示装置 | |
| CN109326624B (zh) | 像素电路、其制造方法及显示装置 | |
| US11721282B2 (en) | Display substrate and display device | |
| US11133366B2 (en) | Array substrate and method of manufacturing the same, and display device | |
| CN103456765A (zh) | 有源式有机电致发光器件背板及其制作方法 | |
| CN103928470A (zh) | 一种氧化物半导体tft阵列基板及其制造方法 | |
| CN109309122B (zh) | 阵列基板及其制造方法、显示装置 | |
| US20100252833A1 (en) | Thin film transistor devices having transistors with different electrical characteristics and method for fabricating the same | |
| US20220057877A1 (en) | Touch display panel | |
| US20220044627A1 (en) | Pixel circuit, driving method thereof, and display panel | |
| CN109509793B (zh) | 薄膜晶体管、其制造方法及电子装置 | |
| CN111724736A (zh) | 一种阵列基板、oled显示面板及显示装置 | |
| CN117501344A (zh) | 驱动背板及其制作方法、显示面板 | |
| US20230026444A1 (en) | Display device and driving method therefor | |
| CN114784015A (zh) | 一种显示基板、其制作方法、驱动方法及显示装置 | |
| CN112466916A (zh) | 显示面板的屏内传感器件结构及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |