WO2012117956A1 - 表示素子、表示装置、及びテレビ受信装置 - Google Patents

表示素子、表示装置、及びテレビ受信装置 Download PDF

Info

Publication number
WO2012117956A1
WO2012117956A1 PCT/JP2012/054529 JP2012054529W WO2012117956A1 WO 2012117956 A1 WO2012117956 A1 WO 2012117956A1 JP 2012054529 W JP2012054529 W JP 2012054529W WO 2012117956 A1 WO2012117956 A1 WO 2012117956A1
Authority
WO
WIPO (PCT)
Prior art keywords
contact portion
film
wiring
electrode
conductor film
Prior art date
Application number
PCT/JP2012/054529
Other languages
English (en)
French (fr)
Inventor
謙太 中村
実 戸島
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Publication of WO2012117956A1 publication Critical patent/WO2012117956A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Definitions

  • the present invention relates to a display element, a display device, and a television receiver.
  • a liquid crystal panel used for a liquid crystal display device has a structure in which a liquid crystal layer is sandwiched between a pair of glass substrates.
  • One of the glass substrates has a TFT as an active element for controlling the operation of each pixel.
  • the formed array substrate is used.
  • This array substrate has a structure in which a large number of gate lines and source lines are provided in a lattice shape in the display region, and TFTs are provided at intersections of the gate lines and the source lines.
  • a pixel electrode is disposed in a region surrounded by the gate wiring and the source wiring, thereby constituting a pixel as a display unit.
  • a capacitor wiring parallel to the gate wiring overlaps with the gate insulating film interposed therebetween, thereby forming a capacitor for holding the voltage of the pixel electrode.
  • the TFT has a configuration in which a gate electrode connected to the gate wiring, a gate insulating film, a semiconductor film, a source electrode connected to the source wiring, and a drain electrode connected to the pixel electrode are stacked in this order. A channel region is retained between the source electrode and the drain electrode. Note that the source electrode and the drain electrode are both formed using the same process and the same material as the source wiring.
  • the drain electrode constituting the TFT is connected to the pixel electrode through a drain wiring formed in the same process and with the same material as the source wiring, and a contact portion for the pixel electrode is formed in the drain wiring. .
  • the contact portion is arranged so as to overlap with the capacitor wiring through the gate insulating film. Since an interlayer insulating film is interposed between the drain wiring and the pixel electrode, a contact hole is formed in the interlayer insulating film at a position overlapping with the contact portion in plan view, and the pixel electrode passes through the contact hole. Contact is made to the contact portion.
  • Patent Document 1 As an example of an array substrate having the above connection structure, one described in Patent Document 1 below is known.
  • the source wiring and drain wiring have a two-layer structure in which the lower layer side is a Ti film and the upper layer side is an Al film.
  • the step of forming the channel region in the TFT an opening is formed at a position overlapping with the contact hole in the contact portion at the same time, an interlayer insulating film is formed thereafter, and only the Al film is selectively formed.
  • a connection structure in which a Ti film is exposed by etching and a pixel electrode is brought into contact with the exposed Ti film has been proposed.
  • the gate insulating film may be over-etched through the opening of the contact portion, and there is a possibility that the pixel electrode is short-circuited to the capacitor wiring. It was.
  • the present invention has been completed based on the above circumstances, and an object thereof is to prevent over-etching and solve problems that may be caused by the over-etching.
  • the display element of the present invention includes a pixel electrode, an insulating film stacked on a lower layer side of the pixel electrode, a contact portion stacked on a lower layer side of the insulating film, and the insulating film It is formed by etching a portion that overlaps with the contact portion in plan view, and is stacked on the lower layer side of the contact portion and a contact hole for connecting the pixel electrode to the contact portion And a conductor film that is different in size in at least one direction along the planar direction in comparison with the contact portion.
  • the conductor film is laminated on the lower layer side of the contact portion, for example, when an opening is formed in the contact portion, the etching performed on the insulating film when forming the contact hole is performed on the contact portion. It is possible to prevent so-called over-etching that progresses further through the opening to the lower layer side. That is, the conductor film can function as an etching stopper.
  • the contact portion and the conductor film may be affected by an accuracy error that may occur in manufacturing. Even when the position is displaced in one direction along the planar direction, the entire amount viewed in a plane in the contact portion and the conductor film if the amount of displacement is within the range of the difference in size in one direction. It is avoided that the size of the fluctuates. In other words, the overall size of the contact portion and the conductor film as viewed in a plane is dominant when it is relatively large in at least one direction, and the above-described misalignment occurs between the contact portion and the conductor film. But it is difficult to fluctuate.
  • the contact portion and the conductor film, both of which are conductors are less likely to change in the capacitance value formed between other wirings and the like, and there is a situation in which the pixel electrode is adversely affected electrically. Avoided.
  • a relatively smaller one in at least one direction along the plane direction is arranged on the inner side of both outer edges of the larger one. In this way, even when the contact portion and the conductor film are displaced in at least one direction along the planar direction, a situation occurs in which the relatively smaller one protrudes from either of the relatively larger outer edges. Can be prevented.
  • a relatively smaller one in at least one direction along the planar direction is arranged on the inner side of the relatively larger outer peripheral edge. In this way, even when the contact portion and the conductor film are displaced in any direction along the plane direction, it is possible to prevent a situation in which a relatively smaller one protrudes from a relatively larger outer peripheral edge. be able to.
  • a relatively smaller one in at least one direction along the planar direction is disposed at a relatively larger center position. In this way, a situation in which the smaller one of the contact portion and the conductor film protrudes from the outer peripheral edge of the larger one is further less likely to occur.
  • the said conductor film is distribute
  • a switching element having a plurality of electrode portions and a pixel connection wiring that is arranged in the same layer as the contact portion and connects between one of the plurality of electrode portions and the contact portion. According to this configuration, since the electrode portion of the switching element is connected to the contact portion by the pixel connection wiring, the pixel electrode can be charged with a predetermined voltage by driving the switching element.
  • the wiring is a capacitance wiring that forms a capacitance with the pixel electrode.
  • the voltage charged in the pixel electrode can be held by forming a capacitor between the pixel electrode and the capacitor wiring. Even if a displacement occurs between the contact portion and the conductor film, it is possible to avoid a change in the capacitance formed between the contact portion and the conductor film and the capacitor wiring, so that the pixel electrode is charged. It is possible to suppress fluctuations in the voltage. Thereby, the gradation of the display image based on the voltage value of the pixel electrode can be made accurate.
  • a gate wiring and a source wiring are provided so as to surround the pixel electrode, and the switching element has the plurality of electrode portions connected to the gate electrode connected to the gate wiring and the source wiring.
  • one end side has a semiconductor film connected to the drain electrode and the other end side connected to the source electrode,
  • the conductor film is made of the same material as the semiconductor film. If it does in this way, it becomes possible to form a conductor film in the process of forming a semiconductor film in the manufacture process of the display element concerned. Therefore, it is possible to reduce the manufacturing cost related to the display element.
  • the contact portion and the pixel connection line include the same material as the source line.
  • the drain electrode is connected to the pixel connection line.
  • the contact portion has an opening at a position overlapping with the contact hole in plan view, and has a two-layer structure in which different metal films are laminated, and the upper metal film has at least Al.
  • the upper metal layer has a relatively larger opening width in the opening than the lower metal film.
  • a display device of the present invention includes the above-described display element and an illumination device that irradiates the display element with light.
  • FIG. 1 is an exploded perspective view showing a schematic configuration of a television receiver according to Embodiment 1 of the present invention.
  • the exploded perspective view which shows schematic structure of the liquid crystal display device with which a television receiver is equipped
  • Sectional drawing which shows schematically the cross-sectional structure of a liquid crystal display device
  • Sectional drawing which shows the cross-sectional structure of a liquid crystal panel roughly
  • the top view which shows the plane structure of the display area in the array substrate which comprises a liquid crystal panel Enlarged sectional view along line vi-vi in FIG.
  • the top view which shows the plane composition of the contact part, conductor film, and capacity wiring in the array substrate X1-x2 sectional view of FIG. Y1-y2 cross-sectional view of FIG. X1-y1 sectional view of FIG.
  • FIG. 5 is a cross-sectional view taken along the line vi-vi of FIG. 5 showing a process of patterning a resist applied on the second conductive film and etching the second conductive film using the resist as a mask.
  • FIG. 6 is a cross-sectional view taken along line x1-x2 in FIG. 6 showing a process of patterning a resist applied on the second conductive film and etching the second conductive film using the resist as a mask.
  • 6 is a cross-sectional view taken along the line y1-y2 in FIG. 6 showing a process of patterning a resist applied on the second conductive film and etching the second conductive film using the resist as a mask.
  • 6 is a cross-sectional view taken along line x1-x2 in FIG.
  • FIG. 6 shows a process of patterning a resist applied on the protective film and etching the protective film and the interlayer insulating film using the resist as a mask.
  • 6 is a cross-sectional view taken along line y1-y2 in FIG. 6 showing a process of patterning a resist applied on the protective film and etching the protective film and the interlayer insulating film using the resist as a mask.
  • FIG. 6 is a cross-sectional view taken along line x1-x2 in FIG. 6 showing a process of selectively etching only the upper metal film through the contact hole.
  • the top view which shows the state in which the conductor film was formed with a position shift about the Y-axis direction with respect to the contact part FIG.
  • FIG. 17 is a sectional view taken along line y1-y2.
  • FIG. 19 is a sectional view taken along line y1-y2.
  • FIG. 21 is a sectional view taken along line y1-y2.
  • FIGS. 1 A first embodiment of the present invention will be described with reference to FIGS.
  • a liquid crystal panel (display element) 11 constituting the liquid crystal display device 10 is illustrated.
  • a part of each drawing shows an X axis, a Y axis, and a Z axis, and each axis direction is drawn to be a direction shown in each drawing.
  • FIG. 1 is used as a reference, and the upper side of the figure is the front side and the lower side of the figure is the back side.
  • the television receiver TV includes a liquid crystal display device (display device) 10, front and back cabinets Ca and Cb that are accommodated so as to sandwich the liquid crystal display device 10, a power supply P, A tuner T and a stand S are provided.
  • the liquid crystal display device 10 has a horizontally long rectangular shape as a whole, and includes a liquid crystal panel 11 as a display panel and a backlight device (illumination device) 12 as an external light source, as shown in FIGS. Is integrally held by the bezel 13 or the like.
  • the backlight device 12 is a so-called direct type in which a light source is disposed directly under the back surface of the liquid crystal panel 11.
  • the backlight device 12 includes a chassis 14 opened on the front side (light emission side, liquid crystal panel 11 side), a reflective sheet (reflective member) 15 laid in the chassis 14, and an optical member attached to an opening portion of the chassis 14. 16, a frame 17 for fixing the optical member 16, a plurality of cold cathode tubes (light sources) 18 accommodated in parallel in the chassis 14, and an end portion of the cold cathode tube 18 while shielding light And a lamp holder 19 having light reflectivity.
  • the liquid crystal panel 11 includes a liquid crystal material, which is a substance whose optical characteristics change with application of an electric field, between a pair of transparent (translucent) glass substrates 20 and 21.
  • the liquid crystal layer 22 is enclosed.
  • the one disposed on the back side (backlight device 12 side) is the array substrate (substrate, active matrix substrate) 20, and is disposed on the front side (light emitting side).
  • the substrate is a CF substrate (counter substrate) 21.
  • a pair of front and back polarizing plates 23 are respectively attached to the outer surface sides of both the substrates 20 and 21.
  • a TFT that is a switching element having three electrodes (electrode portions) 24a to 24c.
  • a large number of film transistors (Transistors) 24 and pixel electrodes 25 are provided side by side.
  • a gate wiring 26 and a source wiring 27 in a lattice shape are disposed so as to surround the TFTs 24 and the pixel electrodes 25.
  • the pixel electrode 25 is made of a transparent conductive film such as ITO (Indium Tin Oxide). Both the gate wiring 26 and the source wiring 27 are made of a conductive material.
  • the source wiring 27 has a two-layer structure in which different metal films are laminated.
  • the metal film 39 on the lower layer side is made of titanium (Ti), whereas the metal film 40 on the upper layer side is made of aluminum. (Al) (see FIG. 6). Since the lower layer metal film 39 contains titanium, the wiring resistance becomes low resistance, and since it is dense and has high mechanical strength, it can exhibit a high function as a barrier metal, thereby obtaining high connection reliability. be able to. When the upper metal film 40 contains aluminum, the wiring resistance becomes low and the film formation and processing are easy.
  • the gate wiring 26 and the source wiring 27 are connected to the gate electrode 24a and the source electrode 24b of the TFT 24, respectively, and the pixel electrode 25 is connected to the drain electrode 24c of the TFT 24 via a drain wiring (pixel connection wiring) 34 described later.
  • the array substrate 20 is provided with capacitance wiring (wiring, auxiliary capacitance wiring, storage capacitance wiring, Cs wiring) 33 that is parallel to the gate wiring 26 and overlaps the pixel electrode 25 in plan view.
  • the capacity wiring 33 is alternately arranged with the gate wiring 26 in the Y-axis direction, and the interval between the adjacent gate wiring 26 and the capacity wiring 33 is set to be approximately equal.
  • the gate wiring 26 is disposed between the pixel electrodes 25 adjacent to each other in the Y-axis direction, whereas the capacitor wiring 33 is disposed at a position that substantially crosses the central portion of each pixel electrode 25 in the Y-axis direction.
  • the end portion of the array substrate 20 is provided with a terminal portion routed from the gate wiring 26 and the capacitor wiring 33 and a terminal portion routed from the source wiring 27.
  • Each signal or reference potential is input from an external circuit that is not to be operated, and the drive of the TFT 24 is thereby controlled.
  • An alignment film 28 for aligning liquid crystal molecules contained in the liquid crystal layer 22 is formed on the inner surface side of the array substrate 20.
  • each colored portion 29 has a vertically long rectangular shape in plan view following the outer shape of the pixel electrode 25.
  • the light-shielding part (black matrix) 30 which makes the grid
  • the light shielding portion 30 is disposed so as to overlap with the gate wiring 26, the source wiring 27, and the capacitor wiring 33 on the array substrate 20 in plan view.
  • a counter electrode 31 is provided on the surface of each colored portion 29 and the light shielding portion 30 so as to face the pixel electrode 25 on the array substrate 20 side.
  • An alignment film 32 for aligning liquid crystal molecules contained in the liquid crystal layer 22 is formed on the inner surface side of the CF substrate 21.
  • the TFT 24 which is a switching element in the array substrate 20 will be described in detail.
  • the TFT 24 has a structure in which a plurality of films are stacked on the array substrate 20.
  • the TFT 24 is connected to the gate wiring 26 sequentially from the lower layer side (array substrate 20 side).
  • Gate electrode 24a, gate insulating film (second insulating film) 35, semiconductor film 36, source electrode 24b connected to source wiring 27, drain electrode 24c connected to pixel electrode 25, interlayer insulating film (insulating film) , A passivation film) 37 and a protective film (insulating film) 38 are laminated.
  • the gate electrode 24a is made of the same material as the gate wiring 26 and is patterned on the array substrate 20 in the same process as the gate wiring 26.
  • the gate wiring 26 For example, in addition to aluminum (Al), chromium (Cr), tantalum (Ta), It can be formed of a metal film such as titanium (Ti) or copper (Cu) alone or a laminated film of these metal nitrides.
  • the gate insulating film 35 is made of, for example, a silicon oxide film (SiOx), and keeps the gate electrode 24a and the semiconductor film 36 in an insulating state.
  • the semiconductor film 36 is made of, for example, amorphous silicon (a-Si), and has one end connected to the drain electrode 24c and the other end connected to the source electrode 24b. It is supposed to be possible.
  • the source electrode 24 b and the drain electrode 24 c include the same material as the source wiring 27 and are patterned on the array substrate 20 in the same process as the source wiring 27.
  • the source electrode 24b and the drain electrode 24c are formed by laminating first conductive films 24b1 and 24c1 on the lower layer side (semiconductor film 36 side) and second conductive films 24b2 and 24c2 on the upper layer side (interlayer insulating film 37 side). Is done.
  • the first conductive films 24b1 and 24c1 on the lower layer side are made of amorphous silicon (n + Si) doped with an n-type impurity such as phosphorus (P) at a high concentration, and function as an ohmic contact layer.
  • the second conductive films 24b2 and 24c2 on the upper layer side have a two-layer structure in which different metal films are laminated, and the metal film 39 on the lower layer side is made of titanium (Ti), whereas the metal on the upper layer side is made.
  • the film 40 is made of aluminum (Al). That is, the source electrode 24b and the drain electrode 24c are common to the source wiring 27 in that they have the second conductive films 24b2 and 24c2 made of the two metal films 39 and 40, but the first conductive film 24b1. 24c1 is different from the source wiring 27 in configuration. In other words, the source wiring 27 is composed of only the second conductive films 24b2 and 24c2 (39, 40) of the source electrode 24b and the drain electrode 24c, and does not have the first conductive films 24b1 and 24c1. Different.
  • the above-described source electrode 24b and drain electrode 24c are arranged in an opposing manner with a predetermined interval (opening region OP) therebetween, and thus are not directly electrically connected to each other.
  • the source electrode 24b and the drain electrode 24c are indirectly electrically connected via the semiconductor film 36 on the lower layer side, and the bridge portion between the electrodes 24b and 24c in the semiconductor film 36 has a drain current. Functions as a flowing channel region.
  • the interlayer insulating film 37 is made of, for example, a silicon oxide film (SiOx), and is made of the same material as the gate insulating film 35 described above.
  • the protective film 38 is made of an acrylic resin (for example, polymethyl methacrylate resin (PMMA)) or a polyimide resin, which is an organic material. Therefore, the protective film 38 is thicker than the gate insulating film 35 and the interlayer insulating film 37 made of other inorganic materials and functions as a planarizing film.
  • PMMA polymethyl methacrylate resin
  • the drain wiring 34 connected to the drain electrode 24c is substantially L-shaped in plan view as shown in FIG. 5, and one end side of the drain wiring 34 is connected to the drain electrode 24c. The other end is connected to a contact portion 41 that is in contact with the pixel electrode 25.
  • the drain wiring 34 extends from the drain electrode 24c along the X-axis direction, is then bent toward the capacitor wiring 33 side, and extends along the Y-axis direction, thereby connecting to the contact portion 41.
  • the drain wiring 34 is made of the same material as that of the source wiring 27 and has the same two-layer structure.
  • the drain wiring 34 has a lower metal film 39 made of titanium (Ti) and aluminum (Al And the upper metal film 40.
  • the contact portion 41 is disposed at a position that overlaps the capacitive wiring 33 that is a light shielding region in a plan view. Accordingly, as the structure for contacting the pixel electrode 25 with the contact portion 41 is formed, irregularities are formed on the surfaces of the pixel electrode 25 and the alignment film 28, which causes the alignment of the liquid crystal molecules contained in the liquid crystal layer 22. Even when the state is disturbed, the occurrence of light leakage can be avoided. As shown in FIG. 7, the contact portion 41 has a horizontally long rectangular shape along the extending direction (X-axis direction) of the capacitor wiring 33 in a plan view, and the short side dimension is the wiring of the capacitor wiring 33.
  • FIG. 7 shows a planar configuration of the capacitor wiring 33, the contact portion 41 (the lower-layer side metal film 39 and the upper-layer side metal film 40), and the conductor film 45.
  • the gate insulating film 35 and the interlayer insulating film 37 are shown in FIG.
  • the protective film 38 and the pixel electrode 25 are not shown.
  • the capacitor wiring 33 is made of the same material as the gate wiring 26 and the gate electrode 24a and is patterned on the array substrate 20 in the same process as the gate wiring 26 and the gate electrode 24a. , Chromium (Cr), tantalum (Ta), titanium (Ti), copper (Cu), or other metal film alone or a laminated film of these metal nitrides.
  • the contact portion 41 is made of the same material as the source wiring 27 and the drain wiring 34 and has the same two-layer structure.
  • the lower-layer metal film 39 made of titanium (Ti) and the upper layer made of aluminum (Al).
  • the source wiring 27, the drain wiring 34, and the contact portion 41 all form second conductive films 24b2 and 24c2 (respective metal films 39 and 40) in the process of forming the source electrode 24b and the drain electrode 24c constituting the TFT 24. It is formed by patterning simultaneously in the film forming step.
  • the contact portion 41 is electrically insulated by the gate insulating film 35 with respect to the capacitor wiring 33 on the lower layer side, whereas the pixel electrode on the upper layer side. 25 is mostly separated by an interlayer insulating film 37 and a protective film 38, but a part is electrically connected through a contact hole 42 formed in the interlayer insulating film 37 and the protective film 38. ing. Specifically, a contact hole 42 is formed by etching in a portion of the interlayer insulating film 37 and the protective film 38 that overlaps the contact portion 41 in a plan view, and the contact portion 41 exposed through the contact hole 42 is exposed.
  • the pixel electrode 25 is in contact with a part.
  • the contact hole 42 is smaller than the contact portion 41 in a plan view and is substantially concentric with the contact portion 41 in the direction along the plate surface of the array substrate 20 (X-axis direction, Y-axis direction, plane direction). It is arranged at the position.
  • the pixel electrode 25 is not in direct contact with the upper metal film 40 but only with the lower metal film 39, as shown in FIGS. 8 and 9. Openings 43 and 44 are formed. Specifically, the openings 43 and 44 are formed by etching a part of the contact portion 41, and the positional relationship of overlapping with the contact hole 42 described above in a plan view in the direction along the plate surface of the array substrate 20. More specifically, the arrangement is substantially concentric with each other.
  • the peripheral portions of the openings 43 and 44 in the contact portion 41 are, in cross section, first edge portions 39a and 40a that exist on both sides in the X-axis direction (see FIG. 8), and second edge portions 39b that exist on both sides in the Y-axis direction. , 40b (see FIG. 9).
  • the openings 43 and 44 are different in shape and size in plan view between the lower-layer metal film 39 and the upper-layer metal film 40, and in the upper-layer metal film 40.
  • the opening area is relatively larger than the opening area in the metal film 39 on the lower layer side.
  • the opening 43 formed in the lower metal film 39 has a vertically long rectangular shape when viewed in plan, whereas the opening 44 formed in the upper metal film 40 has a flat surface.
  • the entire shape of the opening 43 is overlapped with the opening 43 as viewed, and the overall shape is a cruciform shape.
  • the opening 43 is enlarged by a predetermined width only in the X-axis direction.
  • the pair of extension portions 44a in the opening 44 of the upper metal film 40 overlaps with the plane, that is, a pair existing on both sides in the X-axis direction.
  • the first edge 39 a is exposed to the front side through the extended portion 44 a of the opening 44 without being covered by the upper metal film 40.
  • the exposed portion of the lower metal film 39 is a contact area CA that is in direct contact with the pixel electrode 25. Since the lower metal film 39 is made of a material containing titanium, the connection state with respect to the pixel electrode 25 made of ITO can be stably maintained. In FIG. 7, the contact area CA is shaded.
  • the first edge 40a existing on both sides in the X-axis direction is a contact area CA (first edge 39a) in the lower metal film 39.
  • the interlayer insulating film 37 and the protective film 38 are recessed further outward than the edge of the contact hole 42 (in the direction away from the center of the contact part 41).
  • the opening 44 of the upper metal film 40 is wider than the opening 43 and the contact hole 42 of the lower metal film 39 in the X-axis direction. This avoids a situation in which the pixel electrode 25 stacked on the edge of the contact region CA and the contact hole 42 in the lower metal film 39 is in direct contact with the upper metal film 40.
  • the upper metal film 40 is made of aluminum, galvanic corrosion is caused by avoiding contact between the upper metal film 40 and the ITO constituting the pixel electrode 25. Therefore, high connection reliability can be obtained.
  • the edge of the contact hole 42 in the interlayer insulating film 37 and the protective film 38 protrudes in a bowl shape, and a step (gap) is formed between the metal film 39 on the lower layer side and the contact area CA. ) Will be formed, and the pixel electrode 25 will be disconnected at this position.
  • the pixel electrode 25 has a contact portion with respect to the contact area CA isolated from the main part outside.
  • the second edge 40b existing on both sides in the Y-axis direction is flush with the second edge 39b of the lower metal film 39. And is covered with an interlayer insulating film 37 and a protective film 38. That is, the opening portions 43 and 44 of both metal films 39 and 40 have substantially the same opening width in the Y-axis direction and are wider than the opening width of the contact hole 42. As a result, the second edges 39b and 40b of both the metal films 39 and 40 can be prevented from being exposed to the contact hole 42 together.
  • the pixel electrode 25 is formed as a continuous film on the edge portion of the contact hole 42 and the conductor film 45 on the lower layer side of the contact portion 41 without causing disconnection in the Y-axis direction.
  • the contact portion with respect to the contact area CA in the lower metal film 39 is electrically connected to the main part outside.
  • a conductor film 45 is laminated on the lower layer side of the contact portion 41 as shown in FIGS.
  • the conductor film 45 is made of, for example, amorphous silicon (a-Si), is made of the same material as the semiconductor film 36 constituting the TFT 24, and is formed in the same process.
  • the conductor film 45 overlaps with the openings 43 and 44 of both metal films 39 and 40 constituting the contact portion 41 in a plan view and has a size over a wider range than these. Therefore, the gate insulating film 35 disposed on the lower layer side of the conductor film 45 is covered with the conductor film 45 over the entire area where the openings 43 and 44 overlap in plan view. Exposure to the contact hole 42 is avoided.
  • the pixel electrode 25 stacked thereafter may enter the opening of the gate insulating film and be short-circuited to the capacitor wiring 33.
  • the conductive film 45 functions as an etching stopper, it is possible to prevent an opening from being formed in the gate insulating film 35, and the pixel electrode 25 and the capacitor wiring 33 are short-circuited. Can be avoided.
  • the conductor film 45 is laminated on the lower layer side of the contact portion 41.
  • the following problems may occur when these are laminated. That is, both the contact portion 41 and the conductor film 45 are formed on the array substrate 20 by photolithography, but the contact portion 41 and the conductor film 45 are formed on the array substrate 20 depending on the exposure accuracy of the mask used for manufacturing. There is a possibility that it is formed in a state shifted in the direction along the plate surface. If the overall size (area) of the contact portion and the conductive film as viewed in a plane varies due to misalignment, for example, the capacitance value formed between the capacitor wiring 33 and the capacitor wiring 33 may vary.
  • the voltage value charged in the pixel electrode 25 that forms a capacitance with the capacitor wiring 33 may also vary. If the voltage value charged in the pixel electrode 25 fluctuates, the gradation in the display image deviates from the intended one, and the display quality may be significantly degraded. Note that the contact portion 41 and the conductor film 45 may form a capacitance between other wirings such as the gate wiring 26 and the source wiring 27 in addition to the capacitive wiring 33, and the capacitance varies. As a result, the display quality may be adversely affected.
  • the contact portion 41 and the conductor film 45 have a relationship of different sizes in at least one direction along the plane direction. Has a size that is wider than the conductor film 45 in a plan view, and the conductor film 45 is disposed within the contact portion 41.
  • the contact portion 41 has a size slightly larger than the conductor film 45 in a plan view, and is in a positional relationship in which the conductor film 45 exists inside the outer peripheral edge.
  • the contact portion 41 and the conductor film 45 are arranged almost concentrically. Therefore, as shown in FIG.
  • the relatively small conductor film 45 is disposed inside the first outer edges 41 a in the X-axis direction in the relatively large contact portion 41, and the X in the contact portion 41 is arranged. It is arranged almost in the center in the axial direction.
  • the distances D1 between the first outer edges 45a in the X-axis direction of the conductor film 45 and the first outer edges 41a in the X-axis direction of the contact portion 41 are substantially equal.
  • the relatively small conductor film 45 is arranged on the inner side of the second outer edges 41 b in the Y-axis direction of the relatively large contact portion 41. It is arranged at substantially the center in the Y-axis direction.
  • the distances D2 between both the second outer edges 45b in the Y-axis direction in the conductor film 45 and both the second outer edges 41b in the Y-axis direction in the contact portion 41 are substantially equal.
  • the dimensional differences D1 and D2 between the contact portion 41 and the conductor film 45 described above are the mask exposure accuracy in the manufacturing apparatus used in the step of forming the contact portion 41 and the conductor film 45 on the array substrate 20. Is set to be equal to or larger than the maximum value of the amount of misalignment that can occur. Thereby, even if the contact part 41 and the conductor film 45 are displaced in any direction along the plate surface of the array substrate 20 from the normal position (designed position), the conductor film 45 is outside the contact part 41. Protruding outward from the periphery is avoided.
  • the size (area) of the contact portion 41 and the conductor film 45 as viewed in a plane is dominated by the relatively wide contact portion 41, regardless of whether or not there is a displacement, and regardless of the displacement amount. , Always constant and difficult to fluctuate.
  • the capacitance value formed between the contact portion 41 and the conductor film 45 and the capacitance wiring 33 and the voltage value charged in the pixel electrode 25 are less likely to change, and the gradation of the display image is reduced. It can be made as intended and has excellent display quality.
  • This embodiment has the structure as described above, and its operation will be described next.
  • the manufacturing procedure of the structure on the array substrate 20 in the liquid crystal panel 11 will be described in detail.
  • the respective structures are sequentially stacked on the surface of the array substrate 20 by a known photolithography method. Specifically, first, the gate electrode 24a, the gate wiring 26, and the capacitor wiring 33 as the first layer are patterned on the surface of the array substrate 20 using a predetermined mask, and then the gate insulating film as the second layer. 35 is formed, and the semiconductor film 36 and the conductor film 45, which are the third layer, are patterned using a predetermined mask. Thereafter, the source electrode 24b, the drain electrode 24c, the source wiring 27, the drain wiring 34, and the contact portion 41, which are the fourth layer, are patterned using a predetermined mask.
  • the source electrode 24b, the drain electrode 24c, the source wiring 27, A lower metal film 39 and an upper metal film 40, which are the second conductive films 24b2 and 24c2 forming the drain wiring 34 and the contact portion 41, are formed.
  • a resist R is applied on the upper metal film 40 thus formed, and the resist R is exposed to light with a mask having a predetermined pattern and then developed.
  • the metal film 39 on the lower layer side and the metal film 40 on the upper layer side are removed in the range where the arrow line shown in each drawing exists.
  • the source electrode 24b and the drain electrode 24c are separated from each other across the channel region (see FIG. 11), and openings 43 and 44 are formed in the contact portion 41 (see FIG. 11). 12 and FIG. 13).
  • the opening 44 formed in the upper metal film 40 constituting the contact portion 41 has the same size as the opening 43 of the lower metal film 39, and the extended portion 44a is not yet formed. .
  • the semiconductor film 36 and the conductor film 45 are left with a predetermined thickness at the etching site.
  • a resist R is applied on the protective film 38 as shown in FIGS.
  • the resist R is developed with a mask having a predetermined pattern and then developed.
  • dry etching is performed using the developed resist R as a mask, the interlayer insulating film 37 and the protective film 38 are removed and the contact hole 42 is formed in the range where the arrow line shown in each figure exists.
  • the openings 43 and 44 are formed in the contact portion 41, the conductor film 45 is left on the lower layer side thereof, so that the gate insulating film 35 is passed through the openings 43 and 44. Is exposed to the contact hole 42.
  • the metal films 39 and 40 constituting the contact portion 41 through the contact hole 42 only the upper metal film 40 made of aluminum is selectively etched. Specifically, as shown in FIG. 16, wet etching is performed by introducing into the contact hole 42 an etchant that selectively etches only a metal material containing aluminum. Then, the first edge portion 40a exposed to the contact hole 42 in the upper layer side metal film 40 constituting the contact portion 41 is etched, so that the first edge portion 40a includes the interlayer insulating film 37 and the protective film. 38 is recessed outside the first edge 39a of the opening 43 in the edge of the contact hole 42 and the metal film 39 on the lower layer side.
  • an extended portion 44a extended outward in the X-axis direction is formed in the opening 44 in the upper metal film 40, and therefore in the lower metal film 39 through the extended portion 44a and the contact hole 42.
  • the first edge 39a of the opening 43, that is, the contact area CA is exposed to the front side (see FIGS. 8 and 16).
  • the pixel electrode 25 is formed on the protective film 38.
  • the pixel electrode 25 is formed on a portion of the interlayer insulating film 37, the protective film 38, the contact portion 41, and the conductor film 45 exposed to the front side through the contact hole 42 and the openings 43 and 44. It is laminated to.
  • the pixel electrode 25 in the X-axis direction, is in contact with the edge portion of the contact hole 42 in the interlayer insulating film 37 and the protective film 38 and the lower metal film 39 in the contact portion 41.
  • a step (gap) is formed between the two due to the upper metal film 40 being retracted outside.
  • the pixel electrode 25 is stacked on the edge of the contact hole 42 in the interlayer insulating film 37 and the protective film 38 and on the conductor film 45 in the Y-axis direction. Since there is no step between them, the pixel electrode 25 is formed as a continuous film without causing film breakage. As a result, as shown in FIG. 10, the pixel electrode 25 is in direct contact with the contact region CA of the metal film 39 on the lower layer side containing titanium in the contact portion 41 and directly on the metal film 40 on the upper layer side containing aluminum. Since they are not contacted, galvanic corrosion does not occur and high connection reliability can be obtained.
  • the alignment film 28 is further formed on the pixel electrode 25 to complete the manufacture of the structure on the array substrate 20.
  • the obtained array substrate 20 is bonded to a separately manufactured CF substrate 21 with the liquid crystal layer 22 interposed therebetween, whereby the liquid crystal panel 11 shown in FIG. 4 is obtained.
  • the manufactured liquid crystal panel 11 is assembled to the backlight device 12 via the bezel 13, whereby the liquid crystal display device 10 shown in FIGS. 2 and 3 is obtained.
  • the contact portion 41 and the conductor film 45 are patterned using different masks, respectively. There is a possibility that it is displaced from the normal position (designed position) in the direction along.
  • the contact portion 41 and the conductor film 45 have different sizes in at least one direction along the plane direction, and the contact portion 41 has a wide range of sizes as viewed in a plane than the conductor film 45.
  • the conductor film 45 is arranged within the range of the contact portion 41 (inside the outer peripheral edge), the contact portion 41 and the conductor film 45 are provided even when the above-described positional deviation occurs. There is almost no variation in the size (area) viewed in a plane at.
  • the size is set to be larger than that, even if the contact portion 41 and the conductor film 45 are displaced to the maximum extent, the situation where the conductor film 45 protrudes from the outer peripheral edge of the contact portion 41 is reliably avoided. It has become so.
  • the amount of displacement is the distance D2. Therefore, the conductor film 45 exists on the inner side of the second outer edges 41b of the contact portion 41 and protrudes outward from either of the second outer edges 41b. The situation is definitely avoided. Therefore, the size of the contact portion 41 and the conductor film 45 as viewed in the entire plane is dominated by the relatively wide contact portion 41 and is likely to vary even if the conductor film 45 is displaced. Not always kept constant.
  • Variations in the voltage value charged in the electrode 25 can be avoided. Accordingly, it is possible to avoid variation in the gradation value of the display image displayed based on the voltage value charged in the pixel electrode 25 and to obtain a good display quality.
  • the liquid crystal panel (display element) 11 includes the pixel electrode 25, the interlayer insulating film 37 and the protective film 38, which are insulating films stacked on the lower side of the pixel electrode 25,
  • the contact part 41 stacked on the lower layer side of the interlayer insulating film 37 and the protective film 38 which are insulating films, and the contact part 41 of the interlayer insulating film 37 and the protective film 38 which are insulating films are overlapped in a plan view. This is formed by etching a portion to be formed, and is arranged by laminating a contact hole 42 for connecting the pixel electrode 25 to the contact portion 41 and a lower layer side of the contact portion 41.
  • a conductor film 45 having a different size in at least one direction along the planar direction is provided.
  • the conductor film 45 is laminated on the lower layer side of the contact portion 41, for example, when an opening is formed in the contact portion 41, the interlayer insulating film 37, which is an insulating film, is formed when the contact hole 42 is formed.
  • so-called over-etching in which the etching performed on the protective film 38 proceeds to the lower layer side through the opening of the contact portion 41 can be prevented. That is, the conductor film 45 can function as an etching stopper.
  • the contact portion 41 and the conductor film 45 may have an accuracy error that may occur in manufacturing. Even if the position is displaced in one direction along the plane direction due to the influence of the above, if the amount of displacement is within the range of the difference in size between the two directions, the contact portion 41 and the conductor film 45 It is possible to avoid fluctuations in the overall size when viewed in a plane. That is, the overall size of the contact portion 41 and the conductor film 45 as viewed in a plane is dominant when the contact portion 41 and the conductor film 45 are relatively large in at least one direction. It is difficult for fluctuations to occur.
  • the contact portion 41 and the conductor film 45 are unlikely to change in the value of the capacitance formed between them and other wirings, so that the pixel electrode 25 is not adversely affected electrically. This situation is avoided. According to the present embodiment, over-etching can be prevented, and problems that may accompany it can be solved.
  • the relatively smaller one in at least one direction along the plane direction is disposed on the inner side of the relatively larger outer edges 41b (41a). In this way, even when the contact portion 41 and the conductor film 45 are displaced in at least one direction along the plane direction, the relatively smaller one from either of the larger outer edges 41b (41a). It is possible to prevent the situation where the bulge protrudes.
  • the relatively smaller one in at least one direction along the plane direction is disposed at the relatively larger central position. In this way, a situation in which the smaller one of the contact portion 41 and the conductor film 45 protrudes from either of the outer edges 41b (41a) of the larger one is further less likely to occur.
  • the relatively smaller one in at least one direction along the planar direction is arranged on the inner side of the relatively larger outer peripheral edges 41a and 41b. In this case, even when the contact portion 41 and the conductor film 45 are displaced in any direction along the plane direction, a relatively small one protrudes from the relatively large outer peripheral edges 41a and 41b. Can be prevented.
  • the relatively smaller one in at least one direction along the plane direction is arranged at the center position of the relatively larger one. In this way, a situation in which the smaller one of the contact portion 41 and the conductor film 45 protrudes from the outer peripheral edges 41a and 41b, which are relatively larger, is less likely to occur.
  • the conductor film 45 is disposed on the inner side of the outer edges 41b (41a) of the contact portion 41 in at least one direction along the planar direction. In this way, the conductor film 45 disposed on the lower layer side can be covered with the contact portion 41 disposed on the upper layer side in at least one direction along the planar direction.
  • the gate insulating film 35 which is a second insulating film, which is stacked on the lower layer side of the conductor film 45, and the lower layer side of the gate insulating film 35, which is a second insulating film, are stacked and arranged.
  • a capacitor wiring (wiring) 33 is provided that overlaps the contact portion 41 in a plan view. In this way, when the contact hole 42 is formed in the interlayer insulating film 37 and the protective film 38 which are insulating films by etching, the gate insulating film 35 which is the second insulating film is a conductor film disposed on the upper layer side. Since over-etching by 45 is avoided, it is possible to avoid a situation in which the pixel electrode 25 and the capacitor wiring 33 are short-circuited.
  • a TFT (switching element) 24 having a plurality of electrodes (electrode portions) 24a to 24c, and one of the plurality of electrode portions 24a to 24c (drain electrode 24c) are arranged in the same layer as the contact portion 41.
  • a drain wiring (pixel connection wiring) 34 for connecting between the contact portion 41 and the contact portion 41.
  • the wiring is a capacity wiring 33 that forms a capacity with the pixel electrode 25.
  • a capacitor is formed between the pixel electrode 25 and the capacitor wiring 33, whereby the voltage charged in the pixel electrode 25 can be held.
  • the TFT 24 includes a gate wiring 26 and a source wiring 27 arranged so as to surround the pixel electrode 25, and the TFT 24 includes a plurality of electrodes 24 a to 24 c connected to the gate electrode 24 a connected to the gate wiring 26 and the source wiring 27.
  • a semiconductor film 36 having one end connected to the drain electrode 24c and the other end connected to the source electrode 24b, in addition to the source electrode 24b and the drain electrode 24c connected to the drain wiring 34.
  • the conductor film 45 is made of the same material as the semiconductor film 36. By doing so, it is possible to form the conductor film 45 in the process of forming the semiconductor film 36 in the manufacturing process of the liquid crystal panel 11. Therefore, the manufacturing cost related to the liquid crystal panel 11 can be reduced.
  • a gate wiring 26 and a source wiring 27 are provided so as to surround the pixel electrode 25, and the plurality of electrodes 24 a to 24 c include a gate electrode 24 a connected to the gate wiring 26 and a source electrode connected to the source wiring 27. 24 b and a drain electrode 24 c connected to the drain wiring 34.
  • the contact portion 41 and the drain wiring 34 include the same material as the source wiring 27. In this way, in the process of manufacturing the liquid crystal panel 11, the contact portion 41 and the drain wiring 34 can be formed in the process of forming the source wiring 27. Therefore, the manufacturing cost related to the liquid crystal panel 11 can be reduced.
  • the contact portion 41 has openings 43 and 44 at positions overlapping the contact hole 42 in a plan view, and has a two-layer structure in which different metal films 39 and 40 are laminated.
  • the film 40 includes at least Al, and the upper metal film 40 has a relatively large opening width in the openings 43 and 44 than the lower metal film 39. In this way, since the pixel electrode 25 is prevented from being directly connected to the upper metal film 40 containing Al, the galvanic corrosion (galvanic corrosion) is caused at the contact portion 41 where the pixel electrode 25 is connected. Is avoided.
  • the conductor film 145 has a smaller size in a plan view than the contact portion 41 in the X-axis direction, but the contact portion in the Y-axis direction. It is relatively larger than 41. Specifically, both the second outer edges 145b in the Y-axis direction in the conductor film 145 are arranged outside the both second outer edges 41b in the Y-axis direction in the contact portion 41, and the distance to both the second outer edges 41b. D2 is set to be equal to or larger than the maximum value of the amount of misalignment that can occur depending on the exposure accuracy of the mask in the manufacturing apparatus to be used. Therefore, as shown in FIGS.
  • the present invention is not limited to the embodiments described with reference to the above description and drawings.
  • the following embodiments are also included in the technical scope of the present invention.
  • the contact portion and the conductor film are arranged so as to be substantially concentric at the normal position (designed position).
  • the conductor film 45-1 may be arranged at an eccentric position. Even in this case, it is preferable that the conductor film 45-1 be disposed inside the outer peripheral edge of the contact portion 41-1.
  • one second outer edge 41b-2 in the contact part 41-2 and one second outer edge 45b-2 in the conductor film 45-2 are flush with each other. It is also possible to adopt a configuration that is arranged.
  • the conductor film is configured to be larger than the contact portion only in the Y-axis direction with respect to the size in plan view, but the conductor film is larger than the contact portion only in the X-axis direction. It is also possible to make the configuration larger.
  • the conductor film is larger in size in plan view than the contact portion, and of course, the contact portion is arranged on the inner side of the outer peripheral edge of the conductor film. Is possible.
  • the contact portion and the conductor film have been set to have different sizes (areas) when viewed in a plane, but in either the X-axis direction or the Y-axis direction. If there is a difference in dimensions, it is possible to make the contact portion and the conductor film have the same size in a plan view.
  • the metal layer on the upper layer side constituting the contact portion is made of aluminum.
  • other than aluminum for example, molybdenum (Mo), copper (Cu), or the like may be used. Is possible.
  • the metal film on the lower layer side constituting the contact portion includes titanium.
  • titanium for example, chromium (Cr), tantalum (Ta), copper (Cu) Etc. can also be used.
  • the contact portion is arranged at a position overlapping the capacitor wiring in plan view.
  • the contact portion is connected to the drain electrode or the gate wiring. What is arranged at a position overlapping in plan view is also included in the present invention.
  • the contact portion is arranged so as to overlap with the drain electrode in plan view, a part of the drain electrode can be used as the contact portion and the drain wiring can be omitted.
  • the direct type is exemplified as the backlight device included in the liquid crystal display device, but the present invention includes a backlight device of an edge light type.
  • a transmissive liquid crystal display device including a backlight device that is an external light source is illustrated.
  • the present invention is applied to a reflective liquid crystal display device that performs display using external light.
  • the backlight device can be omitted.
  • a TFT is used as a switching element of a liquid crystal display device.
  • the present invention can also be applied to a liquid crystal display device using a switching element other than TFT (for example, a thin film diode (TFD)).
  • a switching element other than TFT for example, a thin film diode (TFD)
  • the present invention can also be applied to a liquid crystal display device for monochrome display.
  • a liquid crystal display device using a liquid crystal panel as the display panel has been exemplified.
  • the present invention is applicable to a display device using another type of display panel (PDP, organic EL panel, etc.). Applicable. In that case, the backlight device can be omitted.
  • SYMBOLS 10 Liquid crystal display device (display device), 11 ... Liquid crystal panel (display element), 12 ... Backlight device (illumination device), 20 ... Array substrate (substrate), 24 ... TFT (switching element), 24a ... Gate electrode ( Electrode portion), 24b ... source electrode (electrode portion), 24c ... drain electrode (electrode portion), 25 ... pixel electrode, 26 ... gate wiring, 27 ... source wiring, 33 ... capacity wiring (wiring), 34 ... drain wiring ( Pixel connection wiring), 35 ... gate insulating film (second insulating film), 36 ... semiconductor film, 37 ... interlayer insulating film (insulating film), 38 ...
  • protective film 39 ... metal film on the lower layer side, 40 ... upper layer side metal film, 41 ... contact portion, 41a ... first outer edge (outer edge), 41b ... second outer edge (outer edge), 42 ... contact hole, 43, 44 ... opening, 45, 145 ... conductor film, TV ... TV reception Location

Abstract

本発明に係る液晶パネル１１は、画素電極２５と、画素電極２５の下層側に積層して配される絶縁膜である層間絶縁膜３７及び保護膜３８と、絶縁膜である層間絶縁膜３７及び保護膜３８の下層側に積層して配されるコンタクト部４１と、絶縁膜である層間絶縁膜３７及び保護膜３８のうちコンタクト部４１と平面に視て重畳する部分をエッチングすることで形成されるものであって、画素電極２５をコンタクト部４１に対して接続させるためのコンタクトホール４２と、コンタクト部４１の下層側に積層して配されるものであって、コンタクト部４１との比較において、平面方向に沿う少なくとも一方向についての大きさが異なる関係とされる導体膜４５とを備える。

Description

表示素子、表示装置、及びテレビ受信装置
　本発明は、表示素子、表示装置、及びテレビ受信装置に関する。
　液晶表示装置に用いられる液晶パネルは、一対のガラス基板間に液晶層が挟持された構成とされているが、そのうち一方のガラス基板は、各画素の動作を制御するためのアクティブ素子としてＴＦＴが形成されたアレイ基板とされる。このアレイ基板には、その表示領域内にゲート配線とソース配線とが多数本ずつ格子状に設けられ、ゲート配線とソース配線との交差部にＴＦＴが設けられた構成を有している。そして、ゲート配線とソース配線とに囲まれた領域に画素電極が配され、これにより表示単位としての画素が構成されている。画素電極には、ゲート配線に並行する容量配線がゲート絶縁膜を介して重畳することで、画素電極の電圧保持を図るための容量が形成されている。ＴＦＴは、ゲート配線に接続されるゲート電極、ゲート絶縁膜、半導体膜、ソース配線に接続されるソース電極及び画素電極に接続されるドレイン電極、の順で積層された構成を有しており、ソース電極とドレイン電極との間にはチャネル領域が保有される。なお、ソース電極及びドレイン電極は、共にソース配線と同じ工程で且つ同じ材料にて形成される。
　ＴＦＴを構成するドレイン電極は、ソース配線と同じ工程で且つ同じ材料にて形成されるドレイン配線を介して画素電極に接続されており、このドレイン配線には画素電極に対するコンタクト部が形成されている。コンタクト部は、ゲート絶縁膜を介して容量配線に対して重畳する配置とされる。ドレイン配線と画素電極との間には、層間絶縁膜が介在しているため、この層間絶縁膜のうちコンタクト部と平面視重畳する位置にはコンタクトホールが形成され、このコンタクトホールを通して画素電極がコンタクト部に対してコンタクトされる。以上のような接続構造を有するアレイ基板の一例として下記特許文献１に記載されたものが知られている。
特開２００９－４２６５６号公報
（発明が解決しようとする課題）
　ここで、ソース配線及びドレイン配線を、下層側がＴｉ膜、上層側がＡｌ膜とされる二層構造とする場合があるが、その場合にはコンタクト部におけるＡｌ膜に対して画素電極を直接接続すると、ガルバニック腐食（galvanic corrosion）が生じてしまって接続信頼性が芳しくなくなるという問題がある。そこで、ＴＦＴにおけるチャネル領域を形成する工程にて、同時にコンタクト部におけるコンタクトホールと重畳する位置に開口部を形成しておき、その後に層間絶縁膜を形成してから、Ａｌ膜のみを選択的にエッチングすることで、Ｔｉ膜を露出させ、その露出したＴｉ膜に画素電極をコンタクトさせる接続構造が提案されている。
　ところが、コンタクト部にコンタクトホールと重畳する開口部を形成すると、今度は次の問題が生じることが懸念される。すなわち、層間絶縁膜をエッチングしてコンタクトホールを形成する際に、コンタクト部の開口部を通してゲート絶縁膜がオーバーエッチングされる可能性があり、そうなると画素電極が容量配線に短絡接続されるおそれがあったのである。
　本発明は上記のような事情に基づいて完成されたものであって、オーバーエッチングを防ぐとともにそれに伴って生じ得る問題をも解消することを目的とする。
（課題を解決するための手段）
　本発明の表示素子は、画素電極と、前記画素電極の下層側に積層して配される絶縁膜と、前記絶縁膜の下層側に積層して配されるコンタクト部と、前記絶縁膜のうち前記コンタクト部と平面に視て重畳する部分をエッチングすることで形成されるものであって、前記画素電極を前記コンタクト部に対して接続させるためのコンタクトホールと、前記コンタクト部の下層側に積層して配されるものであって、前記コンタクト部との比較において、平面方向に沿う少なくとも一方向についての大きさが異なる関係とされる導体膜とを備える。
　まず、コンタクト部の下層側に導体膜を積層するようにしているので、例えばコンタクト部に開口が形成された場合において、コンタクトホールを形成する際に絶縁膜に対して行われるエッチングが、コンタクト部の開口を通してさらに下層側にまで進行する、いわゆるオーバーエッチングを防ぐことができる。つまり、導体膜をエッチングストッパとして機能させることができる。
　その上で、コンタクト部及び導体膜は、平面方向に沿う少なくとも一方向についての大きさが異なる関係とされているから、仮にコンタクト部と導体膜とが、製造上生じ得る精度誤差などの影響により、平面方向に沿う一方向について位置ずれした場合であっても、その位置ずれ量が両者の一方向についての大きさの差の範囲内であれば、コンタクト部及び導体膜における平面に視た全体の大きさが変動することが避けられる。つまり、コンタクト部及び導体膜における平面に視た全体の大きさは、少なくとも一方向について相対的に大きな方が支配的であり、コンタクト部と導体膜とに上記のような位置ずれが生じた場合でも変動し難いものとなっている。これにより、共に導体であるコンタクト部及び導体膜が、他の配線などとの間で形成する容量の値に変化が生じ難いものとなっており、もって画素電極に電気的な悪影響が及ぶ事態が回避される。
　本発明の実施態様として、次の構成が好ましい。
（１）前記コンタクト部及び前記導体膜のうち、平面方向に沿う少なくとも一方向について相対的に小さな方が、相対的に大きな方の両外縁よりも内側に配されている。このようにすれば、コンタクト部と導体膜とが平面方向に沿う少なくとも一方向について位置ずれした場合でも、相対的に大きな方の両外縁のいずれかから相対的に小さな方がはみ出す事態が生じるのを防ぐことができる。
（２）前記コンタクト部及び前記導体膜のうち、平面方向に沿う少なくとも一方向について相対的に小さな方が、相対的に大きな方の中央位置に配されている。このようにすれば、コンタクト部及び導体膜のうち、相対的に小さな方が相対的に大きな方の両外縁のいずれかからはみ出す事態が一層生じ難くなる。
（３）前記コンタクト部及び前記導体膜のうち、平面方向に沿う少なくとも一方向について相対的に小さな方が、相対的に大きな方の外周縁よりも内側に配されている。このようにすれば、コンタクト部と導体膜とが平面方向に沿う方向についてどの方向に位置ずれした場合でも、相対的に大きな方の外周縁から相対的に小さな方がはみ出す事態が生じるのを防ぐことができる。
（４）前記コンタクト部及び前記導体膜のうち、平面方向に沿う少なくとも一方向について相対的に小さな方が、相対的に大きな方の中心位置に配されている。このようにすれば、コンタクト部及び導体膜のうち、相対的に小さな方が相対的に大きな方の外周縁からはみ出す事態が一層生じ難くなる。
（５）前記導体膜は、平面方向に沿う少なくとも一方向について前記コンタクト部の両外縁よりも内側に配されている。このようにすれば、平面方向に沿う少なくとも一方向について、下層側に配される導体膜を、上層側に配されるコンタクト部によって覆うことができる。
（６）前記導体膜の下層側に積層して配される第２の絶縁膜と、前記第２の絶縁膜のさらに下層側に積層して配されるとともに前記コンタクト部に対して平面に視て重畳する配線とが備えられる。このようにすれば、絶縁膜にコンタクトホールをエッチングにより形成する際、第２の絶縁膜はその上層側に配された導体膜によってオーバーエッチングされることが避けられるから、画素電極と配線とが短絡する事態が生じるのを回避することができる。
（７）複数の電極部を有するスイッチング素子と、前記コンタクト部と同一層に配されるとともに前記複数の電極部のうちの１つと前記コンタクト部との間を接続する画素接続配線とを備える。このようにすれば、スイッチング素子の電極部が、画素接続配線によってコンタクト部に接続されるので、スイッチング素子の駆動によって画素電極に所定の電圧を充電させることができる。
（８）前記配線は、前記画素電極との間で容量を形成する容量配線とされる。このようにすれば、画素電極と容量配線との間で容量が形成されることで、画素電極に充電された電圧を保持することができる。コンタクト部と導体膜との間に位置ずれが生じた場合でも、コンタクト部及び導体膜と容量配線との間に形成される容量には変化が生じることが避けられるので、画素電極に充電された電圧に変動が生じるのを抑制することができる。これにより、画素電極の電圧値に基づく表示画像の階調を正確なものとすることができる。
（９）前記画素電極を取り囲むよう配されるゲート配線及びソース配線を備え、前記スイッチング素子は、前記複数の電極部が、前記ゲート配線に接続されるゲート電極と、前記ソース配線に接続されるソース電極と、前記画素接続配線に接続されるドレイン電極とから構成されているのに加え、一端側が前記ドレイン電極に、他端側が前記ソース電極にそれぞれ接続される半導体膜を有しており、前記導体膜は、前記半導体膜と同じ材料からなる。このようにすれば、当該表示素子の製造過程において、半導体膜を形成する工程で導体膜を形成することが可能となる。従って、当該表示素子に係る製造コストの低減を図ることができる。
（１０）前記画素電極を取り囲むよう配されるゲート配線及びソース配線を備え、前記複数の電極部は、前記ゲート配線に接続されるゲート電極と、前記ソース配線に接続されるソース電極と、前記画素接続配線に接続されるドレイン電極とから構成されており、前記コンタクト部及び前記画素接続配線は、前記ソース配線と同じ材料を含んでいる。このようにすれば、当該表示素子の製造過程において、ソース配線を形成する工程でコンタクト部及び画素接続配線を形成することが可能となる。従って、当該表示素子に係る製造コストの低減を図ることができる。
（１１）前記コンタクト部は、前記コンタクトホールと平面に視て重畳する位置に開口部を有するとともに、異なる金属膜を積層してなる２層構造とされていて上層側の金属膜が少なくともＡｌを含んでおり、前記上層側の金属膜は、下層側の金属膜よりも前記開口部における開口幅が相対的に大きなものとされる。このようにすれば、画素電極は、Ａｌを含む上層側の金属膜に直接接続されることが避けられているから、コンタクト部における画素電極の接続箇所にガルバニック腐食（galvanic corrosion）が生じる事態が回避される。
　次に、上記課題を解決するために、本発明の表示装置は、上記記載の表示素子と、前記表示素子に光を照射する照明装置とをとを備える。
　このような表示装置によると、表示素子においてオーバーエッチングが防がれるとともにそれに伴って生じ得る問題をも解消されているから、表示品質の優れた表示を実現することが可能となる。
（発明の効果）
　本発明によれば、オーバーエッチングを防ぐとともにそれに伴って生じ得る問題をも解消することができる。
本発明の実施形態１に係るテレビ受信装置の概略構成を示す分解斜視図 テレビ受信装置が備える液晶表示装置の概略構成を示す分解斜視図 液晶表示装置の断面構成を概略的に示す断面図 液晶パネルの断面構成を概略的に示す断面図 液晶パネルを構成するアレイ基板における表示領域の平面構成を示す平面図 図５のvi-vi線に沿った拡大断面図 アレイ基板におけるコンタクト部、導体膜及び容量配線の平面構成を示す平面図 図６のx1-x2線断面図 図６のy1-y2線断面図 図６のx1-y1線断面図 第２導電膜上に塗布したレジストをパターニングし、そのレジストをマスクとして第２導電膜をエッチングする工程を示す図５のvi-vi線断面図 第２導電膜上に塗布したレジストをパターニングし、そのレジストをマスクとして第２導電膜をエッチングする工程を示す図６のx1-x2線断面図 第２導電膜上に塗布したレジストをパターニングし、そのレジストをマスクとして第２導電膜をエッチングする工程を示す図６のy1-y2線断面図 保護膜上に塗布したレジストをパターニングし、そのレジストをマスクとして保護膜及び層間絶縁膜をエッチングする工程を示す図６のx1-x2線断面図 保護膜上に塗布したレジストをパターニングし、そのレジストをマスクとして保護膜及び層間絶縁膜をエッチングする工程を示す図６のy1-y2線断面図 コンタクトホールを通して上層側の金属膜のみを選択的にエッチングする工程を示す図６のx1-x2線断面図 コンタクト部に対して導体膜がＹ軸方向について位置ずれして形成された状態を示す平面図 図１７のy1-y2線断面図 本発明の実施形態２に係るアレイ基板におけるコンタクト部、導体膜及び容量配線の平面構成を示す平面図 図１９のy1-y2線断面図 コンタクト部に対して導体膜がＹ軸方向について位置ずれして形成された状態を示す平面図 図２１のy1-y2線断面図 本発明の他の実施形態（１）に係るアレイ基板におけるコンタクト部、導体膜及び容量配線の平面構成を示す平面図 本発明の他の実施形態（２）に係るアレイ基板におけるコンタクト部、導体膜及び容量配線の平面構成を示す平面図
　＜実施形態１＞
　本発明の実施形態１を図１から図１８によって説明する。本実施形態では、液晶表示装置１０を構成する液晶パネル（表示素子）１１について例示する。なお、各図面の一部にはＸ軸、Ｙ軸及びＺ軸を示しており、各軸方向が各図面で示した方向となるように描かれている。また、上下方向については、図１を基準とし、且つ同図上側を表側とするとともに同図下側を裏側とする。
　本実施形態に係るテレビ受信装置ＴＶは、図１に示すように、液晶表示装置（表示装置）１０と、当該液晶表示装置１０を挟むようにして収容する表裏両キャビネットＣａ，Ｃｂと、電源Ｐと、チューナＴと、スタンドＳとを備えて構成される。液晶表示装置１０は、全体として横長の方形をなし、図２及び図３に示すように、表示パネルである液晶パネル１１と、外部光源であるバックライト装置（照明装置）１２とを備え、これらがベゼル１３などにより一体的に保持されるようになっている。
　先にバックライト装置１２の構成の概略について説明する。バックライト装置１２は、液晶パネル１１の背面直下に光源を配置してなる、いわゆる直下型とされる。バックライト装置１２は、表側（光出射側、液晶パネル１１側）に開口したシャーシ１４と、シャーシ１４内に敷設される反射シート（反射部材）１５と、シャーシ１４の開口部分に取り付けられる光学部材１６と、光学部材１６を固定するためのフレーム１７と、シャーシ１４内に並列した状態で収容される複数本の冷陰極管（光源）１８と、冷陰極管１８の端部を遮光するとともに自身が光反射性を備えてなるランプホルダ１９と、を有して構成されている。
　続いて、液晶パネル１１について説明する。液晶パネル１１は、図４に示すように、一対の透明な（透光性を有する）ガラス製の基板２０，２１間に、電界印加に伴って光学特性が変化する物質である液晶材料を含む液晶層２２を封入してなる。液晶パネル１１を構成する両基板２０，２１のうち裏側（バックライト装置１２側）に配されるものが、アレイ基板（基板、アクティブマトリクス基板）２０とされ、表側（光出射側）に配されるものが、ＣＦ基板（対向基板）２１とされている。なお、両基板２０，２１の外面側には、表裏一対の偏光板２３がそれぞれ貼り付けられている。
　アレイ基板２０における内面側（液晶層２２側、ＣＦ基板２１との対向面側）には、図５に示すように、３つの電極（電極部）２４ａ～２４ｃを有するスイッチング素子であるＴＦＴ（Thin Film Transistor）２４及び画素電極２５が多数個並んで設けられるとともに、これらＴＦＴ２４及び画素電極２５の周りには、格子状をなすゲート配線２６及びソース配線２７が取り囲むようにして配設されている。画素電極２５は、ＩＴＯ（Indium Tin Oxide）などの透明導電膜からなる。ゲート配線２６及びソース配線２７は、共に導電材料からなる。特に、ソース配線２７については、異なる金属膜を積層してなる２層構造とされており、そのうち下層側の金属膜３９がチタン（Ｔｉ）からなるのに対し、上層側の金属膜４０がアルミニウム（Ａｌ）からなる（図６を参照）。下層側の金属膜３９がチタンを含むことで、配線抵抗が低抵抗になるのに加え、緻密で機械強度も大きいのでバリアメタルとして高い機能を発揮することができ、もって高い接続信頼性を得ることができる。上層側の金属膜４０がアルミニウムを含むことで、配線抵抗が低抵抗になるとともに成膜や加工が容易なものとされる。
　ゲート配線２６とソース配線２７とがそれぞれＴＦＴ２４のゲート電極２４ａとソース電極２４ｂとに接続され、画素電極２５が後述するドレイン配線（画素接続配線）３４を介してＴＦＴ２４のドレイン電極２４ｃに接続されている。アレイ基板２０には、ゲート配線２６に並行するとともに画素電極２５に対して平面に視て重畳する容量配線（配線、補助容量配線、蓄積容量配線、Ｃｓ配線）３３が設けられている。容量配線３３は、Ｙ軸方向についてゲート配線２６と交互に配されており、隣り合うゲート配線２６と容量配線３３との間の間隔はほぼ等しく設定されている。ゲート配線２６がＹ軸方向に隣り合う画素電極２５の間に配されているのに対し、容量配線３３は、各画素電極２５におけるＹ軸方向のほぼ中央部を横切る位置に配されている。このアレイ基板２０の端部には、ゲート配線２６及び容量配線３３から引き回された端子部及びソース配線２７から引き回された端子部が設けられており、これらの各端子部には、図示しない外部回路から各信号または基準電位が入力されるようになっており、それによりＴＦＴ２４の駆動が制御される。また、アレイ基板２０の内面側には、液晶層２２に含まれる液晶分子を配向させるための配向膜２８が形成されている。
　一方、ＣＦ基板２１における内面側（液晶層２２側、アレイ基板２０との対向面側）には、図４に示すように、アレイ基板２０側の各画素電極２５と平面に視て重畳する位置に多数個のカラーフィルタが並んで設けられている。カラーフィルタは、Ｒ（赤色），Ｇ（緑色），Ｂ（青色）を呈する各着色部２９がＸ軸方向に沿って交互に並ぶ配置とされる。また、各着色部２９の外形は、画素電極２５の外形に倣って平面に視て縦長の方形状をなしている。カラーフィルタを構成する各着色部２９間には、混色を防ぐための格子状をなす遮光部（ブラックマトリクス）３０が形成されている。遮光部３０は、アレイ基板２０側のゲート配線２６、ソース配線２７及び容量配線３３に対して平面視重畳する配置とされる。また、各着色部２９及び遮光部３０の表面には、アレイ基板２０側の画素電極２５と対向する対向電極３１が設けられている。また、ＣＦ基板２１の内面側には、液晶層２２に含まれる液晶分子を配向させるための配向膜３２がそれぞれ形成されている。
　ここで、アレイ基板２０のうち特にスイッチング素子であるＴＦＴ２４に関して詳しく説明する。ＴＦＴ２４は、図５及び図６に示すように、アレイ基板２０上に複数の膜を積層した構成とされており、具体的には下層側（アレイ基板２０側）から順に、ゲート配線２６に接続されたゲート電極２４ａ、ゲート絶縁膜（第２の絶縁膜）３５、半導体膜３６、ソース配線２７に接続されたソース電極２４ｂ及び画素電極２５に接続されたドレイン電極２４ｃ、層間絶縁膜（絶縁膜、パッシベーション膜）３７、保護膜（絶縁膜）３８が積層されている。
　ゲート電極２４ａは、ゲート配線２６と同一材料からなるとともにゲート配線２６と同一工程にてアレイ基板２０上にパターニングされており、例えばアルミニウム（Ａｌ）の他、クロム（Ｃｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属膜単体又はこれらの金属窒化物との積層膜で形成することができる。ゲート絶縁膜３５は、例えばシリコン酸化膜（ＳｉＯｘ）からなり、ゲート電極２４ａと半導体膜３６とを絶縁状態に保つものとされる。半導体膜３６は、例えばアモルファスシリコン（ａ‐Ｓｉ）からなるものとされ、一端側がドレイン電極２４ｃに、他端側がソース電極２４ｂにそれぞれ接続されることで、相互間の導通を図るチャネル領域として機能し得るものとされる。
　ソース電極２４ｂ及びドレイン電極２４ｃは、ソース配線２７と同一材料を含むとともにソース配線２７と同一工程にてアレイ基板２０上にパターニングされている。ソース電極２４ｂ及びドレイン電極２４ｃは、下層側（半導体膜３６側）の第１導電膜２４ｂ１，２４ｃ１と、上層側（層間絶縁膜３７側）の第２導電膜２４ｂ２，２４ｃ２とを積層した構成とされる。下層側の第１導電膜２４ｂ１，２４ｃ１は、例えばリン（Ｐ）等のｎ型不純物を高濃度にドーピングしたアモルファスシリコン（ｎ＋Ｓｉ）からなり、オーミックコンタクト層として機能するものである。上層側の第２導電膜２４ｂ２，２４ｃ２は、異なる金属膜を積層してなる２層構造とされており、そのうち下層側の金属膜３９がチタン（Ｔｉ）からなるのに対し、上層側の金属膜４０がアルミニウム（Ａｌ）からなる。つまり、ソース電極２４ｂ及びドレイン電極２４ｃは、２層の金属膜３９，４０からなる第２導電膜２４ｂ２，２４ｃ２を有している点でソース配線２７と共通しているが、第１導電膜２４ｂ１，２４ｃ１を有している点でソース配線２７とは構成上異なる。言い換えると、ソース配線２７は、ソース電極２４ｂ及びドレイン電極２４ｃのうち、第２導電膜２４ｂ２，２４ｃ２（３９，４０）のみからなり、第１導電膜２４ｂ１，２４ｃ１を有していない点で構成上異なる。
　上記したソース電極２４ｂ及びドレイン電極２４ｃは、所定の間隔（開口領域ＯＰ）を挟んで対向状に配されているため、相互が直接的には電気的に接続されていない。しかし、ソース電極２４ｂ及びドレイン電極２４ｃは、その下層側の半導体膜３６を介して間接的に電気的に接続されており、この半導体膜３６における両電極２４ｂ，２４ｃ間のブリッジ部分がドレイン電流が流れるチャネル領域として機能する。
　層間絶縁膜３７は、例えばシリコン酸化膜（ＳｉＯｘ）からなり、上記したゲート絶縁膜３５と同一材料とされる。保護膜３８は、有機材料であるアクリル樹脂（例えばポリメタクリル酸メチル樹脂（ＰＭＭＡ））やポリイミド樹脂からなる。従って、この保護膜３８は、他の無機材料からなるゲート絶縁膜３５、層間絶縁膜３７に比べて膜厚が厚いものとされるとともに、平坦化膜として機能するものである。
　上記のような構成とされるＴＦＴ２４のうち、ドレイン電極２４ｃに接続されるドレイン配線３４は、図５に示すように、平面に視て略Ｌ字型をなしており、その一端側がドレイン電極２４ｃに接続されるのに対して、他端側が画素電極２５に対してコンタクトされるコンタクト部４１に接続されている。詳しくは、ドレイン配線３４は、ドレイン電極２４ｃからＸ軸方向に沿って延出してから、容量配線３３側に向けて屈曲されてＹ軸方向に沿って延出することで、コンタクト部４１に接続されている。このドレイン配線３４は、図６に示すように、ソース配線２７と同一の材料からなり且つ同一の２層構造とされており、チタン（Ｔｉ）からなる下層側の金属膜３９と、アルミニウム（Ａｌ）からなる上層側の金属膜４０とからなる。
　続いて、コンタクト部４１について詳しく説明する。コンタクト部４１は、図５に示すように、遮光領域である容量配線３３に対して平面に視て重畳する位置に配されている。従って、画素電極２５をコンタクト部４１にコンタクトさせる構造を形成するのに伴って、画素電極２５並びに配向膜２８の表面に凹凸が形成され、それに起因して液晶層２２に含まれる液晶分子の配向状態に乱れが生じた場合であっても、光漏れが生じるのを回避することができる。コンタクト部４１は、図７に示すように、平面に視て容量配線３３の延在方向（Ｘ軸方向）に沿って横長な方形状をなしており、その短辺寸法が容量配線３３の配線幅よりも狭いものとされる。続いて、コンタクト部４１における画素電極２５との接続構造を積層構造と共に詳しく説明する。なお、図７は、容量配線３３、コンタクト部４１（下層側の金属膜３９及び上層側の金属膜４０）及び導体膜４５の平面構成を示すものであり、ゲート絶縁膜３５、層間絶縁膜３７、保護膜３８及び画素電極２５については図示を省略している。
　アレイ基板２０におけるコンタクト部４１の形成領域には、図８及び図９に示すように、下層側から順に容量配線（配線）３３、ゲート絶縁膜（第２の絶縁膜）３５、導体膜４５、コンタクト部４１、層間絶縁膜（絶縁膜）３７、保護膜（絶縁膜）３８、画素電極２５が積層されている。このうち、容量配線３３は、ゲート配線２６及びゲート電極２４ａと同一材料からなるとともにゲート配線２６及びゲート電極２４ａと同一工程にてアレイ基板２０上にパターニングされており、例えばアルミニウム（Ａｌ）の他、クロム（Ｃｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属膜単体又はこれらの金属窒化物との積層膜で形成することができる。コンタクト部４１は、ソース配線２７及びドレイン配線３４と同一の材料からなり且つ同一の２層構造とされており、チタン（Ｔｉ）からなる下層側の金属膜３９と、アルミニウム（Ａｌ）からなる上層側の金属膜４０とからなる。ソース配線２７、ドレイン配線３４及びコンタクト部４１は、いずれもＴＦＴ２４を構成するソース電極２４ｂ及びドレイン電極２４ｃを形成する工程のうち、第２導電膜２４ｂ２，２４ｃ２（各金属膜３９，４０）を成膜する工程にて同時にパターニングされることで形成されている。
　コンタクト部４１は、図８及び図９に示すように、下層側の容量配線３３に対してはゲート絶縁膜３５によって電気的に絶縁状態に保たれているのに対して、上層側の画素電極２５に対しては大部分が層間絶縁膜３７及び保護膜３８によって隔てられているものの、一部に関しては層間絶縁膜３７及び保護膜３８に形成されたコンタクトホール４２を通して電気的な接続がとられている。詳しくは、層間絶縁膜３７及び保護膜３８のうち、コンタクト部４１と平面に視て重畳する部分には、エッチングによってコンタクトホール４２が形成されており、このコンタクトホール４２を通して露出したコンタクト部４１の一部に対して画素電極２５がコンタクトされている。コンタクトホール４２は、平面に視てコンタクト部４１よりも小さなものとされるとともにアレイ基板２０の板面に沿う方向（Ｘ軸方向及びＹ軸方向、平面方向）についてコンタクト部４１に対してほぼ同心となる位置に配されている。
　コンタクト部４１には、図８及び図９に示すように、画素電極２５を、上層側の金属膜４０に対して直接コンタクトすることなく、下層側の金属膜３９に対してのみコンタクトさせるべく、開口部４３，４４が形成されている。詳しくは、開口部４３，４４は、コンタクト部４１の一部をエッチングすることで形成されており、アレイ基板２０の板面に沿う方向について上記したコンタクトホール４２と平面に視て重畳する位置関係とされ、さらに詳細には互いにほぼ同心となる配置とされている。コンタクト部４１における開口部４３，４４の周縁部は、断面においてＸ軸方向について両側に存する第１縁部３９ａ，４０ａと（図８を参照）、Ｙ軸方向について両側に存する第２縁部３９ｂ，４０ｂと（図９を参照）からなる。
　開口部４３，４４は、図７に示すように、下層側の金属膜３９と上層側の金属膜４０とで平面に視た形状及び大きさが異なるものとされ、上層側の金属膜４０における開口領域が下層側の金属膜３９における開口領域よりも相対的に大きなものとされている。詳しくは、下層側の金属膜３９に形成された開口部４３は、平面に視て縦長な方形状とされるのに対し、上層側の金属膜４０に形成された開口部４４は、平面に視て上記開口部４３の全域と重畳しつつも全体として十字形とされていて、開口部４３に対してＸ軸方向についてのみ所定幅ずつ拡張された大きさとなっている。従って、下層側の金属膜３９における開口部４３の周縁部のうち、上層側の金属膜４０の開口部４４における一対の拡張部分４４ａと平面に重畳する部分、つまりＸ軸方向について両側に存する一対の第１縁部３９ａが、上層側の金属膜４０に覆われることなく開口部４４の拡張部分４４ａを通して表側に露出することとなる。この下層側の金属膜３９における露出部分が画素電極２５に対して直接接触される接触領域ＣＡとなっている。下層側の金属膜３９は、チタンを含む材料からなるものであるから、ＩＴＯからなる画素電極２５に対する接続状態を安定的に維持することができる。なお、図７では接触領域ＣＡを網掛け状にして図示している。
　これに対して上層側の金属膜４０は、図８に示すように、Ｘ軸方向について両側に存する第１縁部４０ａが、下層側の金属膜３９における接触領域ＣＡ（第１縁部３９ａ）及び、層間絶縁膜３７及び保護膜３８におけるコンタクトホール４２の縁部よりもさらに外側（コンタクト部４１の中心から遠ざかる方向）に引っ込む形態とされている。言い換えると、上層側の金属膜４０の開口部４４は、Ｘ軸方向について下層側の金属膜３９の開口部４３及びコンタクトホール４２よりも開口幅が広くなっている。これにより、下層側の金属膜３９における接触領域ＣＡ及びコンタクトホール４２の縁部上に積層された画素電極２５が上層側の金属膜４０に対して直接コンタクトされる事態が回避されている。上層側の金属膜４０は、アルミニウムからなるものであるから、この上層側の金属膜４０と画素電極２５を構成するＩＴＯとの接触を回避することで、ガルバニック腐食（galvanic corrosion）が生じるのを防止することができ、もって高い接続信頼性を得ることができる。その一方、上記のような構成にすると、層間絶縁膜３７及び保護膜３８におけるコンタクトホール４２の縁部が庇状に突き出すとともに、下層側の金属膜３９における接触領域ＣＡとの間に段差（ギャップ）が形成されることになるため、この位置において画素電極２５に段切れが生じることとなる。つまり、画素電極２５は、Ｘ軸方向に沿った断面においては接触領域ＣＡに対するコンタクト部位が、その外側の主部から孤立している。
　これに対応して、上層側の金属膜４０は、図９に示すように、Ｙ軸方向について両側に存する第２縁部４０ｂが、下層側の金属膜３９における第２縁部３９ｂと面一状をなすとともに、層間絶縁膜３７及び保護膜３８によって覆われている。つまり、両金属膜３９，４０の開口部４３，４４は、Ｙ軸方向について開口幅がほぼ等しく、且つコンタクトホール４２の同開口幅よりも幅広になっている。これにより、両金属膜３９，４０の第２縁部３９ｂ，４０ｂは、共にコンタクトホール４２に露出することが避けられる。そして、画素電極２５は、コンタクトホール４２の縁部及びコンタクト部４１の下層側の導体膜４５上においてＹ軸方向について段切れを起こすことなく連続した膜として成膜される。これにより、画素電極２５は、図１０に示すように、下層側の金属膜３９における接触領域ＣＡに対するコンタクト部位が、その外側の主部に電気的に接続されることになる。
　上記したコンタクト部４１の下層側には、図８及び図９に示すように、導体膜４５が積層されている。導体膜４５は、例えばアモルファスシリコン（ａ‐Ｓｉ）からなるものとされ、ＴＦＴ２４を構成する半導体膜３６と同一材料からなり且つ同一工程にて形成されている。この導体膜４５は、平面に視てコンタクト部４１を構成する両金属膜３９，４０の開口部４３，４４と重畳するとともにこれらよりも広範囲にわたる大きさを有している。従って、導体膜４５の下層側に配されるゲート絶縁膜３５は、開口部４３，４４と平面視重畳する部分が全域にわたって導体膜４５によって覆われているので、開口部４３，４４を通して表側のコンタクトホール４２に露出することが避けられている。これにより、コンタクトホール４２を形成するため、層間絶縁膜３７及び保護膜３８を部分的にエッチングする際に、開口部４３，４４を通して下層側のゲート絶縁膜３５までエッチングされる、いわゆるオーバーエッチングが生じるのを回避することができる。仮にゲート絶縁膜にも開口が形成されると、その後に積層される画素電極２５がゲート絶縁膜の開口内に入り込んで容量配線３３に短絡されるおそれがある。その点、本実施形態によれば、導体膜４５がエッチングストッパとして機能するので、ゲート絶縁膜３５に開口が形成されるのを防ぐことができ、もって画素電極２５と容量配線３３とが短絡されるのを回避することができる。
　このように本実施形態では、コンタクト部４１の下層側に導体膜４５を積層形成しているのであるが、これらを積層するに際して下記の問題が生じる可能性がある。すなわち、コンタクト部４１及び導体膜４５は、いずれもフォトリソグラフィ法によってアレイ基板２０上に形成されるのであるが、製造に用いるマスクの露光精度によっては、コンタクト部４１及び導体膜４５がアレイ基板２０の板面に沿う方向について位置ずれした状態で形成される可能性がある。仮に、位置ずれによってコンタクト部及び導電膜における平面に視た全体の大きさ（面積）が変動した場合には、例えば容量配線３３との間に形成される容量の値が変動する可能性があり、そうなると容量配線３３との間で容量を形成する画素電極２５に充電された電圧値も変動するおそれがある。画素電極２５に充電された電圧値が変動すれば、表示画像における階調が狙ったものから外れたものとなることとなり、表示品位を著しく劣化させる事態になりかねない。なお、コンタクト部４１及び導体膜４５は、容量配線３３以外にも、他の配線、例えばゲート配線２６やソース配線２７との間においても容量を形成している場合があり、その容量が変動することで表示品位に悪影響が及ぶ可能性もある。
　このような問題に鑑み、本実施形態では、図７に示すように、コンタクト部４１及び導体膜４５は、平面方向に沿う少なくとも一方向についての大きさが異なる関係とされており、コンタクト部４１が平面に視て導体膜４５よりも広範囲にわたる大きさとされ且つ導体膜４５がコンタクト部４１の範囲内に配される構成を採用している。詳しくは、コンタクト部４１は、平面に視て導体膜４５よりも一回り大きな大きさを有しており、その外周縁よりも内側に導体膜４５が存する位置関係とされている。その上で、コンタクト部４１と導体膜４５とはほぼ同心状に配されている。従って、相対的に小さな導体膜４５は、図８に示すように、相対的に大きなコンタクト部４１におけるＸ軸方向についての両第１外縁４１ａよりも内側に配されており、コンタクト部４１におけるＸ軸方向についてのほぼ中央に配されている。導体膜４５におけるＸ軸方向についての両第１外縁４５ａとコンタクト部４１におけるＸ軸方向についての両第１外縁４１ａとの間の距離Ｄ１は、ほぼ等しいものとされる。同様に、相対的に小さな導体膜４５は、図９に示すように、相対的に大きなコンタクト部４１におけるＹ軸方向についての両第２外縁４１ｂよりも内側に配されており、コンタクト部４１におけるＹ軸方向についてのほぼ中央に配されている。導体膜４５におけるＹ軸方向についての両第２外縁４５ｂとコンタクト部４１におけるＹ軸方向について両第２外縁４１ｂとの間の距離Ｄ２は、ほぼ等しいものとされる。
　そして、上記したコンタクト部４１と導体膜４５との間の寸法差Ｄ１，Ｄ２は、コンタクト部４１及び導体膜４５をアレイ基板２０上に成膜する工程において使用される製造装置におけるマスクの露光精度によって生じ得る位置ずれ量の最大値と同じかそれ以上の大きさに設定されている。これにより、コンタクト部４１と導体膜４５とが正規位置（設計した位置）からアレイ基板２０の板面に沿ういずれの方向に位置ずれした場合であっても、導体膜４５がコンタクト部４１の外周縁から外側にはみ出すことが回避される。つまり、コンタクト部４１及び導体膜４５を平面に視た大きさ（面積）は、相対的に広範囲なコンタクト部４１が支配的となり、位置ずれの有無に拘わらず、またその位置ずれ量に拘わらず、常に一定となって変動し難いものとなる。これにより、コンタクト部４１及び導体膜４５が、容量配線３３などとの間で形成する容量の値、並びに画素電極２５に充電された電圧値が共に変動し難くなるとともに、表示画像の階調を狙い通りのものとすることができて表示品位に優れる。
　本実施形態は以上のような構造であり、続いてその作用を説明する。ここでは、液晶パネル１１のうち、特にアレイ基板２０上の構造物の製造手順について詳しく説明する。
　アレイ基板２０の表面に対して既知のフォトリソグラフィ法により各構造物を順次に積層形成していく。具体的には、まず、アレイ基板２０の表面に第１の層であるゲート電極２４ａ、ゲート配線２６及び容量配線３３を所定のマスクを用いてパターニングした後、第２の層であるゲート絶縁膜３５を成膜し、さらに第３の層である半導体膜３６及び導体膜４５を所定のマスクを用いてパターニングする。その後、第４の層であるソース電極２４ｂ、ドレイン電極２４ｃ、ソース配線２７、ドレイン配線３４及びコンタクト部４１を所定のマスクを用いてパターニングする。
　詳しくは、先に、ソース電極２４ｂ及びドレイン電極２４ｃを構成する第１導電膜２４ｂ１，２４ｃ１をパターニングした後、図１１から図１３に示すように、ソース電極２４ｂ、ドレイン電極２４ｃ、ソース配線２７、ドレイン配線３４及びコンタクト部４１をなす第２導電膜２４ｂ２，２４ｃ２である下層側の金属膜３９及び上層側の金属膜４０を成膜する。成膜された上層側の金属膜４０上にレジストＲを塗布し、そのレジストＲを所定のパターンを有するマスクによって露光した後に現像する。続いて、現像されたレジストＲをマスクとしてエッチングを行うと、各図に示した矢線の存在する範囲において下層側の金属膜３９及び上層側の金属膜４０が除去される。これにより、ＴＦＴ２４においてはソース電極２４ｂとドレイン電極２４ｃとがチャネル領域を挟んで対向状に分離される（図１１を参照）とともに、コンタクト部４１においては開口部４３，４４が形成される（図１２及び図１３を参照）。この時点では、コンタクト部４１を構成する上層側の金属膜４０に形成される開口部４４は、下層側の金属膜３９の開口部４３と同じ大きさとされ、未だ拡張部分４４ａが形成されていない。なお、半導体膜３６及び導体膜４５については、エッチング部位に所定の厚みを残すようにする。
　その後、第５の層である層間絶縁膜３７、第６の層である保護膜３８を順次に成膜したら、図１４及び図１５に示すように、保護膜３８上にレジストＲを塗布し、そのレジストＲを所定のパターンを有するマスクによって露光した後に現像する。現像されたレジストＲをマスクとしてドライエッチングを行うと、各図に示した矢線の存在する範囲において層間絶縁膜３７及び保護膜３８が除去されるとともにコンタクトホール４２が形成される。ここで、コンタクト部４１には既述した通り、開口部４３，４４が形成されているものの、その下層側には導体膜４５が残されているので、開口部４３，４４を通してゲート絶縁膜３５がコンタクトホール４２に露出することが避けられている。従って、コンタクトホール４２を形成するために層間絶縁膜３７及び保護膜３８に対して行われるエッチングが、ゲート絶縁膜３５にまで進行する、いわゆるオーバーエッチングがなされる事態が防がれる。つまり、導体膜４５がエッチングストッパとして機能するので、後に形成される画素電極２５が容量配線３３に短絡されるのを未然に防止することができる。この状態では、ＴＦＴ２４におけるソース電極２４ｂ及びドレイン電極２４ｃは、全域が層間絶縁膜３７及び保護膜３８により覆われるのに対し（図６を参照）、コンタクト部４１における開口部４３，４４の周縁部のうちＸ軸方向について両側に存する第１縁部３９ａ，４０ａについてはコンタクトホール４２に露出しているものの（図１４を参照）、Ｙ軸方向について両側に存する第２縁部３９ｂ，４０ｂについては層間絶縁膜３７及び保護膜３８により覆われている（図１５を参照）。
　続いて、コンタクトホール４２を通してコンタクト部４１を構成する金属膜３９，４０のうち、アルミニウムからなる上層側の金属膜４０のみを選択的にエッチングする。詳しくは、図１６に示すように、アルミニウムを含有する金属材料のみを選択的にエッチングするエッチング液をコンタクトホール４２内に導入することで、ウェットエッチングを行う。すると、コンタクト部４１を構成する上層側の金属膜４０のうち、コンタクトホール４２に露出する第１縁部４０ａがエッチングされることで、その第１縁部４０ａは、層間絶縁膜３７及び保護膜３８におけるコンタクトホール４２の縁部及び下層側の金属膜３９における開口部４３の第１縁部３９ａよりも外側に引っ込むことになる。これにより、上層側の金属膜４０における開口部４４には、Ｘ軸方向について外側に拡張された拡張部分４４ａが形成されるので、その拡張部分４４ａ及びコンタクトホール４２を通して下層側の金属膜３９における開口部４３の第１縁部３９ａ、つまり接触領域ＣＡが表側に露出することになる（図８及び図１６を参照）。
　その後、保護膜３８上に画素電極２５を成膜する。画素電極２５は、図８及び図９に示すように、層間絶縁膜３７、保護膜３８、コンタクト部４１及び導体膜４５のうち、コンタクトホール４２及び開口部４３，４４を通して表側に露出した部分に対して積層される。詳しくは、画素電極２５は、図８に示すように、Ｘ軸方向については、層間絶縁膜３７及び保護膜３８におけるコンタクトホール４２の縁部、及びコンタクト部４１における下層側の金属膜３９の接触領域ＣＡ（第１縁部３９ａ）上に積層されるものの、両者の間には上層側の金属膜４０が外側に引っ込むことによる段差（ギャップ）が形成されていることから、画素電極２５には、その段差箇所において膜切れすることになる。その一方、画素電極２５は、図９に示すように、Ｙ軸方向については、層間絶縁膜３７及び保護膜３８におけるコンタクトホール４２の縁部、及び導体膜４５上に積層されるが、これらの間には段差が生じていないことから、画素電極２５は膜切れを起こすことなく連続した膜として成膜される。これにより、画素電極２５は、図１０に示すように、コンタクト部４１のうちチタンを含む下層側の金属膜３９の接触領域ＣＡに直接コンタクトされ、アルミニウムを含む上層側の金属膜４０には直接コンタクトされることがないので、ガルバニック腐食が発生することがなく高い接続信頼性が得られる。
　その後、さらに画素電極２５上に配向膜２８を成膜することで、アレイ基板２０上の構造物の製造が完了する。得られたアレイ基板２０は、別途に製造されたＣＦ基板２１に対して液晶層２２を介在させつつ貼り合わせられることで、図４に示す液晶パネル１１が得られる。製造された液晶パネル１１は、ベゼル１３を介してバックライト装置１２に対して組み付けられることで、図２及び図３に示す液晶表示装置１０が得られる。
　ところで、アレイ基板２０上に構造物を積層形成する工程においては、コンタクト部４１及び導体膜４５は、それぞれ別のマスクを用いてパターニングされるため、その露光精度によってはアレイ基板２０の板面に沿う方向について正規位置（設計した位置）から位置ずれして形成される可能性がある。ところが、本実施形態では、コンタクト部４１及び導体膜４５は、平面方向に沿う少なくとも一方向についての大きさが異なる関係とされ、コンタクト部４１が導体膜４５よりも平面に視て広範囲にわたる大きさとされるとともに、導体膜４５がコンタクト部４１の範囲内（外周縁内）に配される関係とされていることから、上記のような位置ずれが生じた場合でも、コンタクト部４１及び導体膜４５における平面に視た大きさ（面積）に変動が殆ど生じることがないものとなっている。詳しくは、コンタクト部４１と導体膜４５とにおける平面に視た大きさの差（距離Ｄ１及び距離Ｄ２、マージン）は、製造装置におけるマスクの露光精度によって生じ得る位置ずれ量の最大値と同じかそれ以上の大きさに設定されていることから、コンタクト部４１と導体膜４５とが最大限にまで位置ずれしても、導体膜４５がコンタクト部４１の外周縁からはみ出す事態が確実に回避されるようになっている。
　具体的には、図１７及び図１８に示すように、相対的に大きなコンタクト部４１に対して相対的に小さな導体膜４５がＹ軸方向について位置ずれした場合でも、その位置ずれ量が距離Ｄ２を上回ることがない設計とされていることから、導体膜４５は、コンタクト部４１の両第２外縁４１ｂよりも内側に存しており、両第２外縁４１ｂのいずれかから外側にはみ出すような事態が確実に回避されている。従って、コンタクト部４１及び導体膜４５における全体の平面に視た大きさは、相対的に広範囲なコンタクト部４１が支配的となっており、導体膜４５が位置ずれしたとしても変動することがほぼなく、常に一定に保たれる。これにより、共に導体であるコンタクト部４１及び導体膜４５が特に容量配線３３との間に形成する容量の値が変動することが避けられ、それにより容量配線３３との間で容量を形成する画素電極２５に充電される電圧値にも変動が生じることが避けられる。もって、画素電極２５に充電された電圧値に基づいて表示される表示画像の階調値にばらつきが生じるのが回避されるとともに良好な表示品位を得ることができる。
　以上説明したように本実施形態の液晶パネル（表示素子）１１は、画素電極２５と、画素電極２５の下層側に積層して配される絶縁膜である層間絶縁膜３７及び保護膜３８と、絶縁膜である層間絶縁膜３７及び保護膜３８の下層側に積層して配されるコンタクト部４１と、絶縁膜である層間絶縁膜３７及び保護膜３８のうちコンタクト部４１と平面に視て重畳する部分をエッチングすることで形成されるものであって、画素電極２５をコンタクト部４１に対して接続させるためのコンタクトホール４２と、コンタクト部４１の下層側に積層して配されるものであって、コンタクト部４１との比較において、平面方向に沿う少なくとも一方向についての大きさが異なる関係とされる導体膜４５とを備える。
　まず、コンタクト部４１の下層側に導体膜４５を積層するようにしているので、例えばコンタクト部４１に開口が形成された場合において、コンタクトホール４２を形成する際に絶縁膜である層間絶縁膜３７及び保護膜３８に対して行われるエッチングが、コンタクト部４１の開口を通してさらに下層側にまで進行する、いわゆるオーバーエッチングを防ぐことができる。つまり、導体膜４５をエッチングストッパとして機能させることができる。
　その上で、コンタクト部４１及び導体膜４５は、平面方向に沿う少なくとも一方向についての大きさが異なる関係とされているから、仮にコンタクト部４１と導体膜４５とが、製造上生じ得る精度誤差などの影響により、平面方向に沿う一方向について位置ずれした場合であっても、その位置ずれ量が両者の一方向についての大きさの差の範囲内であれば、コンタクト部４１及び導体膜４５における平面に視た全体の大きさが変動することが避けられる。つまり、コンタクト部４１及び導体膜４５における平面に視た全体の大きさは、少なくとも一方向について相対的に大きな方が支配的であり、コンタクト部４１と導体膜４５とに上記のような位置ずれが生じた場合でも変動し難いものとなっている。これにより、共に導体であるコンタクト部４１及び導体膜４５が、他の配線などとの間で形成する容量の値に変化が生じ難いものとなっており、もって画素電極２５に電気的な悪影響が及ぶ事態が回避される。本実施形態によれば、オーバーエッチングを防ぐとともにそれに伴って生じ得る問題をも解消することができる。
　また、コンタクト部４１及び導体膜４５のうち、平面方向に沿う少なくとも一方向について相対的に小さな方が、相対的に大きな方の両外縁４１ｂ（４１ａ）よりも内側に配されている。このようにすれば、コンタクト部４１と導体膜４５とが平面方向に沿う少なくとも一方向について位置ずれした場合でも、相対的に大きな方の両外縁４１ｂ（４１ａ）のいずれかから相対的に小さな方がはみ出す事態が生じるのを防ぐことができる。
　また、コンタクト部４１及び導体膜４５のうち、平面方向に沿う少なくとも一方向について相対的に小さな方が、相対的に大きな方の中央位置に配されている。このようにすれば、コンタクト部４１及び導体膜４５のうち、相対的に小さな方が相対的に大きな方の両外縁４１ｂ（４１ａ）のいずれかからはみ出す事態が一層生じ難くなる。
　また、コンタクト部４１及び導体膜４５のうち、平面方向に沿う少なくとも一方向について相対的に小さな方が、相対的に大きな方の外周縁４１ａ，４１ｂよりも内側に配されている。このようにすれば、コンタクト部４１と導体膜４５とが平面方向に沿う方向についてどの方向に位置ずれした場合でも、相対的に大きな方の外周縁４１ａ，４１ｂから相対的に小さな方がはみ出す事態が生じるのを防ぐことができる。
　また、コンタクト部４１及び導体膜４５のうち、平面方向に沿う少なくとも一方向について相対的に小さな方が、相対的に大きな方の中心位置に配されている。このようにすれば、コンタクト部４１及び導体膜４５のうち、相対的に小さな方が相対的に大きな方の外周縁４１ａ，４１ｂからはみ出す事態が一層生じ難くなる。
　また、導体膜４５は、平面方向に沿う少なくとも一方向についてコンタクト部４１の両外縁４１ｂ（４１ａ）よりも内側に配されている。このようにすれば、平面方向に沿う少なくとも一方向について、下層側に配される導体膜４５を、上層側に配されるコンタクト部４１によって覆うことができる。
　また、導体膜４５の下層側に積層して配される第２の絶縁膜であるゲート絶縁膜３５と、第２の絶縁膜であるゲート絶縁膜３５のさらに下層側に積層して配されるとともにコンタクト部４１に対して平面に視て重畳する容量配線（配線）３３とが備えられる。このようにすれば、絶縁膜である層間絶縁膜３７及び保護膜３８にコンタクトホール４２をエッチングにより形成する際、第２の絶縁膜であるゲート絶縁膜３５はその上層側に配された導体膜４５によってオーバーエッチングされることが避けられるから、画素電極２５と容量配線３３とが短絡する事態が生じるのを回避することができる。
　また、複数の電極（電極部）２４ａ～２４ｃを有するＴＦＴ（スイッチング素子）２４と、コンタクト部４１と同一層に配されるとともに複数の電極部２４ａ～２４ｃのうちの１つ（ドレイン電極２４ｃ）とコンタクト部４１との間を接続するドレイン配線（画素接続配線）３４とを備える。このようにすれば、ＴＦＴ２４のドレイン電極２４ｃが、ドレイン配線３４によってコンタクト部４１に接続されるので、ＴＦＴ２４の駆動によって画素電極２５に所定の電圧を充電させることができる。
　また、配線は、画素電極２５との間で容量を形成する容量配線３３とされる。このようにすれば、画素電極２５と容量配線３３との間で容量が形成されることで、画素電極２５に充電された電圧を保持することができる。コンタクト部４１と導体膜４５との間に位置ずれが生じた場合でも、コンタクト部４１及び導体膜４５と容量配線３３との間に形成される容量には変化が生じることが避けられるので、画素電極２５に充電された電圧に変動が生じるのを抑制することができる。これにより、画素電極２５の電圧値に基づく表示画像の階調を正確なものとすることができる。
　また、画素電極２５を取り囲むよう配されるゲート配線２６及びソース配線２７を備え、ＴＦＴ２４は、複数の電極２４ａ～２４ｃが、ゲート配線２６に接続されるゲート電極２４ａと、ソース配線２７に接続されるソース電極２４ｂと、ドレイン配線３４に接続されるドレイン電極２４ｃとから構成されているのに加え、一端側がドレイン電極２４ｃに、他端側がソース電極２４ｂにそれぞれ接続される半導体膜３６を有しており、導体膜４５は、半導体膜３６と同じ材料からなる。このようにすれば、当該液晶パネル１１の製造過程において、半導体膜３６を形成する工程で導体膜４５を形成することが可能となる。従って、当該液晶パネル１１に係る製造コストの低減を図ることができる。
　また、画素電極２５を取り囲むよう配されるゲート配線２６及びソース配線２７を備え、複数の電極２４ａ～２４ｃは、ゲート配線２６に接続されるゲート電極２４ａと、ソース配線２７に接続されるソース電極２４ｂと、ドレイン配線３４に接続されるドレイン電極２４ｃとから構成されており、コンタクト部４１及びドレイン配線３４は、ソース配線２７と同じ材料を含んでいる。このようにすれば、当該液晶パネル１１の製造過程において、ソース配線２７を形成する工程でコンタクト部４１及びドレイン配線３４を形成することが可能となる。従って、当該液晶パネル１１に係る製造コストの低減を図ることができる。
　また、コンタクト部４１は、コンタクトホール４２と平面に視て重畳する位置に開口部４３，４４を有するとともに、異なる金属膜３９，４０を積層してなる２層構造とされていて上層側の金属膜４０が少なくともＡｌを含んでおり、上層側の金属膜４０は、下層側の金属膜３９よりも開口部４３，４４における開口幅が相対的に大きなものとされる。このようにすれば、画素電極２５は、Ａｌを含む上層側の金属膜４０に直接接続されることが避けられているから、コンタクト部４１における画素電極２５の接続箇所にガルバニック腐食（galvanic corrosion）が生じる事態が回避される。
　＜実施形態２＞
　本発明の実施形態２を図１９から図２２によって説明する。この実施形態２では、コンタクト部４１に対する導体膜１４５の平面に視た大きさを変更したものを示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。
　本実施形態に係る導体膜１４５は、図１９及び図２０に示すように、平面に視た大きさがＸ軸方向に関してはコンタクト部４１よりも相対的に小さいものの、Ｙ軸方向に関してはコンタクト部４１よりも相対的に大きなものとされている。詳しくは、導体膜１４５におけるＹ軸方向についての両第２外縁１４５ｂは、コンタクト部４１におけるＹ軸方向についての両第２外縁４１ｂよりも外側に配されており、両第２外縁４１ｂまでの距離Ｄ２が、使用される製造装置におけるマスクの露光精度によって生じ得る位置ずれ量の最大値と同じかそれ以上の大きさに設定されている。従って、図２１及び図２２に示すように、コンタクト部４１に対して導体膜１４５がＹ軸方向について位置ずれした場合であっても、コンタクト部４１の両第２外縁４１ｂのいずれか一方が、導体膜１４５の両第２外縁１４５ｂのいずれか一方よりも外側にはみ出す事態が生じるのが回避される。つまり、導体膜１４５におけるコンタクト部４１とは重畳しない部分の面積が、位置ずれの有無及び位置ずれ量に拘わらず常に一定とされるから、コンタクト部４１及び導体膜１４５における全体の平面に視た大きさが常に一定となり、もってコンタクト部４１及び導体膜１４５と容量配線３３との間で形成される容量の値、並びに画素電極２５に充電される電圧値を一定に保つことができる。
　＜他の実施形態＞
　本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
　（１）上記した各実施形態では、コンタクト部及び導体膜が正規位置（設計した位置）においてほぼ同心となる配置のものを示したが、例えば、図２３に示すように、コンタクト部４１‐１に対して導体膜４５‐１が偏心した位置に配される構成とすることもできる。この場合でも、導体膜４５‐１がコンタクト部４１‐１の外周縁よりも内側に存する配置とするのが好ましい。
　（２）上記した（１）以外にも、例えば、コンタクト部４１‐２における一方の第２外縁４１ｂ‐２と、導体膜４５‐２における一方の第２外縁４５ｂ‐２とが面一状に配される構成とすることも可能である。
　（３）上記した各実施形態では、コンタクト部に対して導体膜がＹ軸方向について位置ずれした場合を図示したが、コンタクト部に対して導体膜がＸ軸方向について位置ずれする可能性もあり、そのような位置ずれが生じた場合でも既述したＹ軸方向についての位置ずれ時と同様の作用及び効果を得ることができる。
　（４）上記した実施形態２では、平面に視た大きさに関して、導体膜がＹ軸方向についてのみコンタクト部よりも大きい構成のものを例示したが、導体膜がＸ軸方向についてのみコンタクト部よりも大きくなる構成とすることも可能である。
　（５）上記した（１），（２）のさらなる変形例として、コンタクト部に対して導体膜がＸ軸方向について偏心した位置に配される構成とすることも可能である。また、コンタクト部の中心位置と導体膜の中心位置とがＸ軸方向及びＹ軸方向の両方向について異なる位置に存する設計とすることも可能である。
　（６）上記した実施形態２に上記した（１），（２），（５）の構成を組み合わせることも勿論可能である。
　（７）上記した実施形態１とは逆に、導体膜がコンタクト部よりも平面に視た大きさが大きく、導体膜の外周縁よりも内側にコンタクト部が配される構成とすることも勿論可能である。
　（８）上記した各実施形態では、コンタクト部と導体膜とで平面に視た大きさ（面積）が異なる設定としたものを例示したが、Ｘ軸方向またはＹ軸方向のいずれかの方向についての寸法に差があるのであれば、コンタクト部と導体膜とで平面に視た大きさを同一とすることも可能である。
　（９）上記した各実施形態では、コンタクト部を構成する上層側の金属膜がアルミニウムからなるものを示したが、アルミニウム以外にも、例えばモリブデン（Ｍｏ）や銅（Ｃｕ）などを用いることも可能である。
　（１０）上記した各実施形態では、コンタクト部を構成する下層側の金属膜がチタンを含むものを示したが、チタン以外にも、例えばクロム（Ｃｒ）、タンタル（Ｔａ）、銅（Ｃｕ）などを用いることも可能である。
　（１１）上記した各実施形態では、コンタクト部が容量配線に対して平面視重畳する位置に配されるものを示したが、それ以外にも、例えばコンタクト部をドレイン電極やゲート配線に対して平面視重畳する位置に配するようにしたものも本発明に含まれる。このうち、コンタクト部をドレイン電極に対して平面視重畳する配置とした場合には、ドレイン電極の一部をコンタクト部として利用することができるとともにドレイン配線を省略することが可能となる。
　（１２）上記した各実施形態では、液晶表示装置を構成するバックライト装置の光源として冷陰極管を用いた場合を示したが、熱陰極管やＬＥＤなど他の光源を用いたものも本発明に含まれる。
　（１３）上記した各実施形態では、液晶表示装置が備えるバックライト装置として直下型のものを例示したが、エッジライト型のバックライト装置を用いるようにしたものも本発明に含まれる。
　（１４）上記した各実施形態では、外部光源であるバックライト装置を備えた透過型の液晶表示装置を例示したが、本発明は、外光を利用して表示を行う反射型液晶表示装置にも適用可能であり、その場合はバックライト装置を省略することができる。
　（１５）上記した各実施形態では、液晶表示装置のスイッチング素子としてＴＦＴを用いたが、ＴＦＴ以外のスイッチング素子（例えば薄膜ダイオード（ＴＦＤ））を用いた液晶表示装置にも適用可能であり、カラー表示する液晶表示装置以外にも、白黒表示する液晶表示装置にも適用可能である。
　（１６）上記した各実施形態では、表示パネルとして液晶パネルを用いた液晶表示装置を例示したが、他の種類の表示パネル（ＰＤＰや有機ＥＬパネルなど）を用いた表示装置にも本発明は適用可能である。その場合、バックライト装置を省略することも可能である。
　１０…液晶表示装置（表示装置）、１１…液晶パネル（表示素子）、１２…バックライト装置（照明装置）、２０…アレイ基板（基板）、２４…ＴＦＴ（スイッチング素子）、２４ａ…ゲート電極（電極部）、２４ｂ…ソース電極（電極部）、２４ｃ…ドレイン電極（電極部）、２５…画素電極、２６…ゲート配線、２７…ソース配線、３３…容量配線（配線）、３４…ドレイン配線（画素接続配線）、３５…ゲート絶縁膜（第２の絶縁膜）、３６…半導体膜、３７…層間絶縁膜（絶縁膜）、３８…保護膜（絶縁膜）、３９…下層側の金属膜、４０…上層側の金属膜、４１…コンタクト部、４１ａ…第１外縁（外縁）、４１ｂ…第２外縁（外縁）、４２…コンタクトホール、４３，４４…開口部、４５，１４５…導体膜、ＴＶ…テレビ受信装置

Claims (14)

  1. 　画素電極と、
    　前記画素電極の下層側に積層して配される絶縁膜と、
    　前記絶縁膜の下層側に積層して配されるコンタクト部と、
    　前記絶縁膜のうち前記コンタクト部と平面に視て重畳する部分をエッチングすることで形成されるものであって、前記画素電極を前記コンタクト部に対して接続させるためのコンタクトホールと、
    　前記コンタクト部の下層側に積層して配されるものであって、前記コンタクト部との比較において、平面方向に沿う少なくとも一方向についての大きさが異なる関係とされる導体膜とを備える表示素子。
  2. 　前記コンタクト部及び前記導体膜のうち、平面方向に沿う少なくとも一方向について相対的に小さな方が、相対的に大きな方の両外縁よりも内側に配されている請求項１記載の表示素子。
  3. 　前記コンタクト部及び前記導体膜のうち、平面方向に沿う少なくとも一方向について相対的に小さな方が、相対的に大きな方の中央位置に配されている請求項２記載の表示素子。
  4. 　前記コンタクト部及び前記導体膜のうち、平面方向に沿う少なくとも一方向について相対的に小さな方が、相対的に大きな方の外周縁よりも内側に配されている請求項１から請求項３のいずれか１項に記載の表示素子。
  5. 　前記コンタクト部及び前記導体膜のうち、平面方向に沿う少なくとも一方向について相対的に小さな方が、相対的に大きな方の中心位置に配されている請求項４記載の表示素子。
  6. 　前記導体膜は、平面方向に沿う少なくとも一方向について前記コンタクト部の両外縁よりも内側に配されている請求項２から請求項５のいずれか１項に記載の表示素子。
  7. 　前記導電膜の下層側に積層して配される第２の絶縁膜と、前記第２の絶縁膜のさらに下層側に積層して配されるとともに前記コンタクト部に対して平面に視て重畳する配線とが備えられる請求項１から請求項６のいずれか１項に記載の表示素子。
  8. 　複数の電極部を有するスイッチング素子と、前記コンタクト部と同一層に配されるとともに前記複数の電極部のうちの１つと前記コンタクト部との間を接続する画素接続配線とを備える請求項７記載の表示素子。
  9. 　前記配線は、前記画素電極との間で容量を形成する容量配線とされる請求項８記載の表示素子。
  10. 　前記画素電極を取り囲むよう配されるゲート配線及びソース配線を備え、
    　前記スイッチング素子は、前記複数の電極部が、前記ゲート配線に接続されるゲート電極と、前記ソース配線に接続されるソース電極と、前記画素接続配線に接続されるドレイン電極とから構成されているのに加え、一端側が前記ドレイン電極に、他端側が前記ソース電極にそれぞれ接続される半導体膜を有しており、
    　前記導体膜は、前記半導体膜と同じ材料からなる請求項８または請求項９記載の表示素子。
  11. 　前記画素電極を取り囲むよう配されるゲート配線及びソース配線を備え、
    　前記複数の電極部は、前記ゲート配線に接続されるゲート電極と、前記ソース配線に接続されるソース電極と、前記画素接続配線に接続されるドレイン電極とから構成されており、
    　前記コンタクト部及び前記画素接続配線は、前記ソース配線と同じ材料を含んでいる請求項８から請求項１０のいずれか１項に記載の表示素子。
  12. 　前記コンタクト部は、前記コンタクトホールと平面に視て重畳する位置に開口部を有するとともに、異なる金属膜を積層してなる２層構造とされていて上層側の金属膜が少なくともＡｌを含んでおり、
    　前記上層側の金属膜は、下層側の金属膜よりも前記開口部における開口幅が相対的に大きなものとされる請求項１１記載の表示素子。
  13. 　請求項１から請求項１２のいずれか１項に記載の表示素子と、前記表示素子に光を照射する照明装置とを備える表示装置。
  14. 　請求項１３に記載された表示装置を備えるテレビ受信装置。
PCT/JP2012/054529 2011-03-02 2012-02-24 表示素子、表示装置、及びテレビ受信装置 WO2012117956A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-045280 2011-03-02
JP2011045280 2011-03-02

Publications (1)

Publication Number Publication Date
WO2012117956A1 true WO2012117956A1 (ja) 2012-09-07

Family

ID=46757893

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/054529 WO2012117956A1 (ja) 2011-03-02 2012-02-24 表示素子、表示装置、及びテレビ受信装置

Country Status (1)

Country Link
WO (1) WO2012117956A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI553388B (zh) * 2014-09-11 2016-10-11 群創光電股份有限公司 液晶顯示裝置及其元件基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004070355A (ja) * 2002-07-31 2004-03-04 Lg Phillips Lcd Co Ltd 反射透過型液晶表示装置及びその製造方法
JP2009042656A (ja) * 2007-08-10 2009-02-26 Toshiba Matsushita Display Technology Co Ltd 液晶表示パネル
JP2009109767A (ja) * 2007-10-30 2009-05-21 Sharp Corp 液晶表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004070355A (ja) * 2002-07-31 2004-03-04 Lg Phillips Lcd Co Ltd 反射透過型液晶表示装置及びその製造方法
JP2009042656A (ja) * 2007-08-10 2009-02-26 Toshiba Matsushita Display Technology Co Ltd 液晶表示パネル
JP2009109767A (ja) * 2007-10-30 2009-05-21 Sharp Corp 液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI553388B (zh) * 2014-09-11 2016-10-11 群創光電股份有限公司 液晶顯示裝置及其元件基板

Similar Documents

Publication Publication Date Title
JP4925030B2 (ja) 液晶表示装置及びその製造方法
US9874795B2 (en) Array substrate, manufacturing method, and display device thereof
US9335600B2 (en) Liquid crystal display device and method for fabricating the same
KR101331942B1 (ko) 표시 장치 및 그 제조 방법
US8994886B2 (en) Display device and television device
KR20150078248A (ko) 표시소자
JP2005222067A (ja) 薄膜トランジスタ表示板及びこれを含む液晶表示装置
JP2015049426A (ja) 液晶表示装置
US10768496B2 (en) Thin film transistor substrate and display panel
WO2012090788A1 (ja) 表示素子
WO2012165221A1 (ja) 液晶表示装置およびその製造方法
KR101898624B1 (ko) 프린지 필드형 액정표시장치 및 그의 제조방법
KR101887691B1 (ko) 프린지 필드형 액정표시장치의 제조방법
JP2009251417A (ja) 液晶表示装置
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
US9989828B2 (en) Semiconductor device and liquid crystal display device
KR102438251B1 (ko) 액정표시장치 및 그 제조방법
WO2012117956A1 (ja) 表示素子、表示装置、及びテレビ受信装置
US9893095B2 (en) Liquid crystal display device having reduced display defects and improved aperture ratio and manufacturing method therefor
KR102244836B1 (ko) 컬러필터를 포함하는 어레이 기판
JP2022139567A (ja) 電気光学装置および電子機器
WO2013122184A1 (ja) 液晶ディスプレイの製造方法
JP2011123151A (ja) 液晶装置および電子機器
KR102551694B1 (ko) 액정표시장치용 어레이 기판
JP2015052758A (ja) 液晶表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12752365

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12752365

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP