JP6818512B2 - 表示装置及び表示装置の製造方法 - Google Patents

表示装置及び表示装置の製造方法 Download PDF

Info

Publication number
JP6818512B2
JP6818512B2 JP2016210938A JP2016210938A JP6818512B2 JP 6818512 B2 JP6818512 B2 JP 6818512B2 JP 2016210938 A JP2016210938 A JP 2016210938A JP 2016210938 A JP2016210938 A JP 2016210938A JP 6818512 B2 JP6818512 B2 JP 6818512B2
Authority
JP
Japan
Prior art keywords
electrode
frame
display device
layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016210938A
Other languages
English (en)
Other versions
JP2018073592A (ja
Inventor
炭田 祉朗
祉朗 炭田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2016210938A priority Critical patent/JP6818512B2/ja
Priority to US15/788,845 priority patent/US10374199B2/en
Publication of JP2018073592A publication Critical patent/JP2018073592A/ja
Application granted granted Critical
Publication of JP6818512B2 publication Critical patent/JP6818512B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/88Dummy elements, i.e. elements having non-functional features
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70Testing, e.g. accelerated lifetime tests
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、表示装置及び表示装置の製造方法に関する。
有機EL(Electro Luminescence)表示装置等の表示装置では、有機発光ダイオード(Organic Light Emitting Diode、OLED)等の自発光素子を薄膜トランジスタ等のスイッチング素子を用いて制御し、画像を表示する場合がある。
下記特許文献1には、絶縁膜に埋め込まれた形態でパターン状に形成された第1の電極と、少なくとも該第1の電極に対応する領域において絶縁膜の上側に形成された第2の電極とからなるチェックパターンを備える半導体装置が記載されている。
特許文献2には、スクライブ領域に設けられた複数の検査用電極と、絶縁膜の複数の検査用電極と重なる部分に形成された第1の開口と、第1の開口の縁部の少なくとも一部を覆う樹脂層と、樹脂層で覆われていない第1の開口の部分を埋めて、検査用電極と接する導電層と、を備える半導体装置が記載されている。
特開平10−313033号公報 特開2015−149327号公報
表示装置は、有機発光ダイオードを水分や物理的衝撃から保護するため、表示面側に封止層を有する場合がある。表示装置の製造工程において、封止層は表示領域及び額縁領域に一体的に形成され、その後、額縁領域に形成された封止層をドライエッチング等により除去して端子出しを行う場合がある。
しかしながら、製造環境等のばらつきに起因して、ドライエッチング等により除去される封止層の厚さは変化する。そのため、額縁領域に形成された封止層ばかりでなく、封止層の下に形成された、エッチングすることを意図していない層まで除去してしまい、端子出しが不良となるおそれがある。
そこで、本発明は、額縁領域における端子出しが適切に行なわれた表示装置の提供を目的とする。
本発明の表示装置は、表示領域内に形成された画素電極と、前記画素電極上に形成され、発光層を含む有機層と、前記有機層上に形成された対向電極と、前記対向電極上に形成された封止層と、前記表示領域の外側の領域である額縁領域内に形成され、前記発光層の発光を制御する駆動回路と、前記額縁領域内に形成され、前記駆動回路と電気的に分離された第1検査電極と、前記第1検査電極上に形成された額縁絶縁層と、を有する。
本発明の実施形態に係る有機EL表示装置を示す斜視図である。 本発明の実施形態に係る有機EL表示装置の平面図である。 本発明の実施形態に係る有機EL表示装置の画素の回路図である。 本発明の実施形態に係る有機EL表示装置の額縁領域の平面図である。 本発明の実施形態に係る有機EL表示装置の断面図である。 本発明の実施形態に係る有機EL表示装置の製造工程における断面図である。 本発明の実施形態に係る有機EL表示装置の製造工程における断面図である。 本発明の実施形態に係る有機EL表示装置の製造工程における断面図である。 本発明の実施形態の変形例に係る有機EL表示装置の額縁領域の平面図である。 本発明の実施形態の変形例に係る有機EL表示装置の断面図である。 本発明の実施形態の変形例に係る有機EL表示装置の製造工程における断面図である。 本発明の実施形態の変形例に係る有機EL表示装置の製造工程における断面図である。 本発明の実施形態に係る有機EL表示装置の製造工程における平面図である。
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
図1は、本発明の実施形態に係る有機EL表示装置1を示す斜視図である。有機EL表示装置1は、ガラス又は可撓性を有する素材からなる基板2上に、複数の画素が配置された表示領域3と、表示領域3の外側の領域である額縁領域6を有する。基板2の額縁領域6には、複数の画素の発光を制御するための駆動回路13(次図において図示)が形成される。また、複数の画素を制御するための信号や電力は、フレキシブルプリント基板(Flexible Print Circuit:FPC)4を介して入力される。FPC4は、基板2上に形成されたFPC端子12(次図において図示)に圧着され、電気的に接続される。本実施形態に係る有機EL表示装置1は、表示領域3を保護する対向基板5を有する。対向基板5はガラス基板でもよいし、可撓性を有する樹脂フィルムでもよい。また、対向基板5は、例えば有機EL表示装置1を組み込んだ電子機器の表面カバーガラスで代用されてもよい。
図2は、本発明の実施形態に係る有機EL表示装置1の平面図である。また、図3は、本発明の実施形態に係る有機EL表示装置1の画素の回路図である。有機EL表示装置1は、基板2の表示領域3にマトリクス状に設けられた各画素を、駆動回路13によって制御し、画像を表示する。ここで、駆動回路13は、各画素に送る映像信号と、画素に設けられたTFT(Thin Film Transistor、薄膜トランジスタ)への走査信号とを生成し、発信する回路である。なお、図2において、駆動回路13は、一つの回路で形成されるものとして図示されているが、2箇所以上に分かれて形成されてもよい。駆動回路13をIC(Integrated Circuit)に組み込む場合、ICは基板2上に実装されてもよいし、図1で示したFPC4上に実装されてもよい。
駆動回路13からの走査信号を伝える走査信号線14は、各画素領域に形成された画素トランジスタSSTのゲートに電気的に接続される。走査信号線14は、1つの行に並ぶ画素トランジスタについて共通である。画素トランジスタSSTは、そのソース又はドレインが駆動トランジスタDRTのゲートに電気的に接続されるトランジスタである。駆動トランジスタDRTは、例えばn型チャネルの電界効果トランジスタであり、ソースが有機発光ダイオードOLEDの陽極に電気的に接続される。有機発光ダイオードOLEDの陰極は、接地電位又は負電位に固定される。このとき、有機発光ダイオードOLEDには、陽極から陰極に向かって電流が流れる。また、駆動回路13からの映像信号を伝える映像信号線15は、画素トランジスタSSTのソース又はドレインに電気的に接続される。映像信号線15は、1つの列に並ぶ画素トランジスタについて共通である。走査信号線14に走査信号が印加されると画素トランジスタSSTがオン状態となる。その状態で映像信号線15に映像信号が印加されると駆動トランジスタDRTのゲートに映像信号電圧が印加され、保持容量Csに映像信号に応じた電圧が書き込まれ、駆動トランジスタDRTがオン状態となる。駆動トランジスタDRTのドレインには、電源線16が電気的に接続される。電源線16には、有機発光ダイオードOLEDを発光させるための電源電圧が印加される。駆動トランジスタDRTがオン状態となると、映像信号電圧の大きさに応じた電流が有機発光ダイオードOLEDに流れて、有機発光ダイオードOLEDが発光する。
基板2の額縁領域6には、駆動回路13の他、FPC4が接続されるFPC端子12と、第1検査電極21と、第2検査電極20と、が設けられる。第1検査電極21は、額縁領域6内に形成され、駆動回路13と電気的に分離されて形成される。また、第1検査電極21は、後に詳しく説明するように、額縁絶縁層40の下に形成される。第2検査電極20は、額縁領域6内の額縁絶縁層40上に形成され、駆動回路13及び第1検査電極21と電気的に分離されて形成される。
図4は、本発明の実施形態に係る有機EL表示装置1の額縁領域6の平面図である。同図では、駆動回路13が組み込まれたIC及びFPC4を実装しない状態における有機EL表示装置1の額縁領域6を示している。額縁領域6には、駆動回路13が組み込まれたICと電気的に接続される駆動回路端子11と、FPC4が電気的に接続されるFPC端子12が設けられる。駆動回路端子11及びFPC端子12は、額縁絶縁層40の複数の開口から露出する複数の電極又は導電層により構成される。第1検査電極21及び第2検査電極20は、駆動回路端子11及びFPC端子12に隣接して形成される。FPC端子12は、第1検査電極21と同層に位置する。
図5は、本発明の実施形態に係る有機EL表示装置1の断面図である。同図は、図1に示したV−V線における画素の断面図である。同図の左側は、表示領域3の断面を示し、右側は額縁領域6の断面を示す。本実施形態に係る有機EL表示装置1は、基板2の上に3層の絶縁層を有する。3層の絶縁層は、SiOからなる第1アンダーコート層17a、SiNからなる第2アンダーコート層17b、SiOからなる第3アンダーコート層17cである。当該絶縁層の上に駆動トランジスタDRTのチャネルを構成するポリシリコン層18が設けられている。ポリシリコン層18の上には、SiOからなるゲート絶縁膜17dとゲート電極19が設けられている。ゲート電極19は、SiNからなる第1層間絶縁膜17e及びSiOからなる第2層間絶縁膜17fで覆われている。駆動トランジスタDRTは、ソース電極及びドレイン電極となるように金属で形成されたトランジスタ電極30を有する。トランジスタ電極30には、スルーホールを介して画素電極32が電気的に接続される。画素電極32は、絶縁層31の上に形成される。
画素電極32上には、発光層を含む有機層33が形成される。有機層33は、バンクの開口部を覆うように形成される。有機層33上には、対向電極34が形成される。対向電極34は、有機層33から出射される光を透過する材料で形成される。額縁領域6に形成される駆動回路13は、有機層33に含まれる発光層の発光を画素毎に制御する。
対向電極34上には、封止層35が形成される。本実施形態に係る有機EL表示装置1の場合、封止層35は3層で構成され、対向電極34と接する最下層はSiN(無機層)で形成され、中間層はアクリル樹脂(有機層)で形成され、最上層はSiN(無機層)で形成される。封止層35の上には接着層36が形成され、対向基板5が貼り合わされる。
額縁領域6には、駆動回路13と電気的に分離された第1検査電極21と、駆動回路13及び第1検査電極21と電気的に分離された第2検査電極20とが形成される。第1検査電極21上には、額縁絶縁層40が形成される。また、第2検査電極20は、額縁絶縁層40上に形成される。
図6は、本発明の実施形態に係る有機EL表示装置1の製造工程における断面図である。同図では、駆動回路13を搭載する電極(駆動回路端子11)上に形成された封止層35を除去する工程を行う直前の状態を示している。封止層35は、表示領域3において3層で形成されるが、額縁領域6においては最下層と最上層の2層で形成され、額縁領域6からの水分等の侵入を防止する。なお、額縁領域6において、封止層35は、FPC端子12及び第2検査電極20の上にも形成される。
本発明の実施形態に係る有機EL表示装置1の製造工程では、ドライエッチングにより、額縁領域6に形成された封止層35を除去し、駆動回路端子11及びFPC端子12の端子出しを行う。本実施形態に係る有機EL表示装置1の製造工程では、エッチング環境の変動や封止層35の膜厚の揺らぎや封止層35の膜質のばらつきに起因して、封止層35を除去するだけでなく、その下に形成された額縁絶縁層40までをも除去していないか確認する。
本発明の実施形態に係る有機EL表示装置1では、封止層35は、額縁領域6においてエッチングにより除去されている。封止層35が額縁領域6に形成され、その後除去されたことは、額縁領域6に残留した封止層35の材料や、表示領域3と額縁領域6の境界に形成される封止層35の壁面に残るエッチング痕によって確認することができる。
図7は、本発明の実施形態に係る有機EL表示装置1の製造工程における断面図である。同図は、額縁領域6に形成された封止層35を除去した後に行なわれる工程を図示している。同図に示す工程は、第1検査電極21上の額縁絶縁層40にテスタ50を接触させ、電気的導通を確認する工程である。テスタ50は、上面を押さえ治具51により押さえられ、第1検査電極21上の額縁絶縁層40に押し付けられて、電気的導通が確認される。
本発明の実施形態に係る有機EL表示装置1の製造方法によれば、額縁領域6に形成された封止層35を除去した後、第1検査電極21上の額縁絶縁層40にテスタ50を接触させ、電気的導通を確認することで、額縁絶縁層40までも除去されているか否かが確認され、駆動回路端子11及びFPC端子12の端子出しが適切に行われているかが確認される。具体的には、第1検査電極21上の額縁絶縁層40にテスタ50を接触させた場合に、電気的導通が確認されなければ、額縁絶縁層40が除去されずに残っていることが確かめられ、駆動回路端子11及びFPC端子12の端子出しが適切に行われていると確認できる。一方、第1検査電極21上の額縁絶縁層40にテスタ50を接触させた場合に、電気的導通が確認された場合には、額縁絶縁層40までもが除去されてしまっていることが確かめられ、駆動回路端子11及びFPC端子12の端子出しが正しく行なわれていないことが確認できる。
本発明の実施形態に係る有機EL表示装置1によれば、額縁領域6の額縁絶縁層40の下に形成された第1検査電極21を有することで、駆動回路端子11及びFPC端子12の端子出しが適切に行われているか否かが確認できる。
額縁絶縁層40は、第1検査電極21の全体を覆うように形成される。駆動回路端子11及びFPC端子12は、額縁絶縁層40の複数の開口から露出する複数の電極により構成され、駆動回路端子11及びFPC端子12の配線は、額縁絶縁層40の下に形成される。よって、額縁絶縁層40が除去されていないことを確認することは、駆動回路端子11及びFPC端子12の配線が露出していないことの確認となり、駆動回路端子11及びFPC端子12の端子出しが適切に行われていることの確認となる。本実施形態に係る有機EL表示装置1によれば、第1検査電極21の全体を覆うように額縁絶縁層40が形成されていることで、第1検査電極21上に形成された額縁絶縁層40にテスタ50を接触させることができ、封止層35を除去する工程において額縁絶縁層40までも除去されていないか確認することができる。
本発明の実施形態に係る有機EL表示装置1において、額縁絶縁層40は、画素電極32の下に形成される絶縁層31と同層で形成される。これにより、絶縁層31と額縁絶縁層40を一度に形成することができ、製造工程が簡素化される。また、本発明の実施形態に係る有機EL表示装置1において、第1検査電極21は、トランジスタ電極30と同層で形成される。これにより、第1検査電極21とトランジスタ電極30を一度に形成することができ、製造工程が簡素化される。
本発明の実施形態に係る有機EL表示装置1の製造方法において、テスタ50は、平面部50aを有する弾性接触子である。より具体的には、テスタ50は、導電性ゴムで形成される。テスタ50を第1検査電極21上の額縁絶縁層40に接触させて電気的導通を確認する工程は、第1検査電極21上の額縁絶縁層40にテスタ50の平面部50aを押圧させることで行われる。テスタ50の平面部50aを押圧するために押さえ治具51が用いられる。テスタ50として針状の電極を用いることも可能だが、弾性接触子を用いることで、有機EL表示装置1に損傷を与えずに封止層35の除去確認を行うことができる。また、テスタ50が平面部50aを有することで、電気的導通を面で確認することができ、額縁絶縁層40の一部が除去されている場合であっても、第1検査電極21による導通が確認され、駆動回路端子11及びFPC端子12の端子出しの良好性を適切に判断できる。
図8は、本発明の実施形態に係る有機EL表示装置1の製造工程における断面図である。同図は、額縁領域6に形成された封止層35を除去した後に行なわれる工程を図示している。同図に示す工程は、額縁絶縁層40上に形成され、駆動回路13及び第1検査電極21と電気的に分離された第2検査電極20にテスタ50を接触させ、電気的導通を確認する工程である。テスタ50は、上面を押さえ治具51により押さえられ、第2検査電極20に押し付けられて、電気的導通が確認される。
本発明の実施形態に係る有機EL表示装置1の製造方法によれば、額縁領域6に形成された封止層35を除去した後、第2検査電極20にテスタ50を接触させ、電気的導通を確認することで、封止層35が除去されているか否かが確認され、駆動回路端子11及びFPC端子12の端子出しが適切に行われているかが確認される。具体的には、第2検査電極20にテスタ50を接触させた場合に、電気的導通が確認されれば、封止層35が除去されていることが確かめられ、駆動回路端子11及びFPC端子12の端子出しが適切に行われていると確認できる。一方、第2検査電極20にテスタ50を接触させた場合に、電気的導通が確認されない場合には、封止層35が除去されていないことが確かめられ、駆動回路端子11及びFPC端子12の端子出しが正しく行なわれていないことが確認できる。なお、第2検査電極20の電気的導通を確認する工程においても、弾性接触子であるテスタ50の平面部50aを押し付けることで、有機EL表示装置1に損傷を与えずに封止層35の除去を高い信頼性で確認することができる。
本発明の実施形態に係る有機EL表示装置1によれば、額縁絶縁層40上に形成された第2検査電極20を有することで、封止層35の除去による駆動回路端子11及びFPC端子12の端子出しが適切に行われているか否かが確認できる。
本発明の実施形態に係る有機EL表示装置1の製造方法は、テスタ50を第1検査電極21上の額縁絶縁層40に接触させて電気的導通を確認する工程又はテスタ50を第2検査電極20に接触させて電気的導通を確認する工程の確認結果に基づいて、封止層35を除去する工程におけるエッチングレートを変更する工程をさらに有する。テスタ50を第1検査電極21上の額縁絶縁層40に接触させて電気的導通が確認された場合、エッチングが過剰であるため、エッチングレートを低下させるように変更する。また、テスタ50を第2検査電極20に接触させて電気的導通が確認されない場合、エッチングが不足しているため、エッチングレートを増加させるように変更する。このようにして、エッチング環境等が変動した場合であっても、端子出しが適切になされるようにエッチング条件を変更することができる。
図9は、本発明の実施形態の変形例に係る有機EL表示装置1の額縁領域6の平面図である。本変形例に係る有機EL表示装置1では、額縁絶縁層40は、第1検査電極21の一部を露出するように形成される。第1検査電極21は、額縁絶縁層40から露出した露出部21aと、額縁絶縁層40により覆われた被覆部21bと、を有する。その他の構成について、本変形例に係る有機EL表示装置1は、本実施形態に係る有機EL表示装置1と同様の構成を有する。
図10は、本発明の実施形態の変形例に係る有機EL表示装置1の断面図である。本変形例に係る有機EL表示装置1の額縁領域6には、駆動回路13と電気的に分離された第1検査電極21が形成される。第1検査電極21上には、第1検査電極21の一部を露出するように額縁絶縁層40が形成される。第1検査電極21は、額縁絶縁層40から露出した露出部21aと、額縁絶縁層40により覆われた被覆部21bとを有する。
図11は、本発明の実施形態の変形例に係る有機EL表示装置1の製造工程における断面図である。同図は、額縁領域6に形成された封止層35を除去した後に行なわれる工程を図示している。同図に示す工程は、第1検査電極21上の額縁絶縁層40にテスタ50を接触させ、電気的導通を確認する工程である。テスタ50は、上面を押さえ治具51により押さえられ、第1検査電極21の被覆部21b上の額縁絶縁層40に押し付けられて、電気的導通が確認される。
本発明の実施形態に係る有機EL表示装置1の製造方法によれば、額縁領域6に形成された封止層35を除去した後、第1検査電極21の被覆部21b上の額縁絶縁層40にテスタ50を接触させ、電気的導通を確認することで、額縁絶縁層40までも除去されているか否かが確認され、駆動回路端子11及びFPC端子12の端子出しが適切に行われているかが確認される。具体的には、第1検査電極21の被覆部21b上の額縁絶縁層40にテスタ50を接触させた場合に、電気的導通が確認されなければ、額縁絶縁層40が除去されずに残っていることが確かめられ、駆動回路端子11及びFPC端子12の端子出しが適切に行われていると確認できる。一方、第1検査電極21の被覆部21b上の額縁絶縁層40にテスタ50を接触させた場合に、電気的導通が確認された場合には、額縁絶縁層40までもが除去されてしまっていることが確かめられ、駆動回路端子11及びFPC端子12の端子出しが正しく行なわれていないことが確認できる。
図12は、本発明の実施形態の変形例に係る有機EL表示装置1の製造工程における断面図である。同図は、額縁領域6に形成された封止層35を除去した後に行なわれる工程を図示している。同図に示す工程は、第1検査電極21の露出した部分(露出部21a)にテスタ50を接触させ、電気的導通を確認する工程である。テスタ50は、上面を押さえ治具51により押さえられ、第1検査電極21の露出部21aに押し付けられて、電気的導通が確認される。
本発明の実施形態に係る有機EL表示装置1の製造方法によれば、額縁領域6に形成された封止層35を除去した後、第1検査電極21の露出部21aにテスタ50を接触させ、電気的導通を確認することで、封止層35が除去されているか否かが確認され、駆動回路端子11及びFPC端子12の端子出しが適切に行われているかが確認される。具体的には、第1検査電極21の露出部21aにテスタ50を接触させた場合に、電気的導通が確認されれば、封止層35が除去されていることが確かめられ、駆動回路端子11及びFPC端子12の端子出しが適切に行われていると確認できる。一方、第1検査電極21の露出部21aにテスタ50を接触させた場合に、電気的導通が確認されない場合には、封止層35が除去されていないことが確かめられ、駆動回路端子11及びFPC端子12の端子出しが正しく行なわれていないことが確認できる。
図13は、本発明の実施形態に係る有機EL表示装置1の製造工程における平面図である。同図では、複数の有機EL表示装置1が切り出される有機ELウェハ100を図示している。有機ELウェハ100には、有機EL表示装置1が切り出される複数の矩形領域それぞれの四隅に第1検査電極21及び第2検査電極20が設けられている。第1検査電極21及び第2検査電極20は、有機ELウェハ100から有機EL表示装置1を切り出した際に切り捨てられる位置に設けられてもよい。
同図に示す第1検査電極21及び第2検査電極20の場合であっても、有機ELウェハ100全面に封止層35を形成し、額縁領域6の封止層35を除去した後、第1検査電極21上の額縁絶縁層40にテスタ50を接触させ、電気的導通を確認する工程と、第2検査電極20にテスタ50を接触させ、電気的導通を確認する工程を行う。その結果、封止層35が正しく除去されているか否かと、額縁絶縁層40までも除去されているか否かが確認され、駆動回路端子11及びFPC端子12の端子出しが適切に行われているかが確認される。また、有機ELウェハ100から有機EL表示装置1を切り出す前に端子出しが適切に行なわれているか否かが確認でき、製造工程の無駄を省くことができる。
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の実施形態及び変形例に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものついては、当然に本発明によりもたらされるものと解される。
1 有機EL表示装置、2 基板、3 表示領域、4 FPC、5 対向基板、6 額縁領域、11 駆動回路端子、12 FPC端子、13 駆動回路、14 走査信号線、15 映像信号線、16 電源線、20 第2検査電極、21 第1検査電極、21a 露出部、21b 被覆部、30 トランジスタ電極、31 絶縁層、32 画素電極、33 有機層、34 対向電極、35 封止層、36 接着層、40 額縁絶縁層、50 テスタ、50a 平面部、51 押さえ治具、100 有機ELウェハ。

Claims (10)

  1. 表示領域内に形成された画素電極と、
    前記画素電極上に形成され、発光層を含む有機層と、
    前記有機層上に形成された対向電極と、
    前記対向電極上に形成された封止層と、
    前記表示領域の外側の領域である額縁領域内に形成され、前記発光層の発光を制御する駆動回路と、
    前記額縁領域内に形成され、前記駆動回路と電気的に分離された第1検査電極と、
    前記第1検査電極上に、前記第1検査電極の全体を覆うように形成された額縁絶縁層と、
    前記額縁領域内の前記額縁絶縁層上に形成され、前記駆動回路及び前記第1検査電極と電気的に分離された第2検査電極と、を有する、
    表示装置。
  2. 表示領域内に形成された画素電極と、
    前記画素電極上に形成され、発光層を含む有機層と、
    前記有機層上に形成された対向電極と、
    前記対向電極上に形成された封止層と、
    前記表示領域の外側の領域である額縁領域内に形成され、前記発光層の発光を制御する駆動回路と、
    前記額縁領域内に形成され、前記駆動回路と電気的に分離された第1検査電極と、
    前記第1検査電極上に、前記第1検査電極の一部を露出するように形成された額縁絶縁層と、を有する、
    表示装置
  3. 前記額縁絶縁層は、前記画素電極の下に形成される絶縁層と同層で形成される、
    請求項1又は2に記載の表示装置。
  4. 表示領域内に形成された画素電極と、
    前記画素電極上に形成され、発光層を含む有機層と、
    前記有機層上に形成された対向電極と、
    前記対向電極上に形成された封止層と、
    前記表示領域の外側の領域である額縁領域内に形成され、前記発光層の発光を制御する駆動回路と、
    前記額縁領域内に形成され、前記駆動回路と電気的に分離された第1検査電極と、
    前記第1検査電極上に、前記画素電極の下に形成される絶縁層と同層で形成された額縁絶縁層と、を有する、
    表示装置
  5. 前記額縁領域に設けられた端子と、
    前記端子に接続されたフレキシブルプリント基板と、
    をさらに有し、
    前記端子は、前記額縁絶縁層の下層であって、前記第1検査電極と同層に位置し、前記額縁絶縁層から露出する導電層を含む、
    請求項1乃至のいずれか1項に記載の表示装置。
  6. 表示領域内に形成された画素電極と、前記画素電極上に形成され、発光層を含む有機層と、前記有機層上に形成された対向電極と、前記対向電極上に形成された封止層と、前記表示領域の外側の領域である額縁領域内に形成され、前記発光層の発光を制御する駆動回路と、前記駆動回路と電気的に分離された第1検査電極と、前記第1検査電極上に形成された額縁絶縁層と、を有する表示装置の製造方法であって、
    前記駆動回路を搭載する電極上に形成された前記封止層を除去する工程と、
    前記第1検査電極上の前記額縁絶縁層にテスタを接触させ、電気的導通を確認する工程と、を有する、
    表示装置の製造方法。
  7. 前記額縁絶縁層上に形成され、前記駆動回路及び前記第1検査電極と電気的に分離された第2検査電極に前記テスタを接触させ、電気的導通を確認する工程をさらに有する、
    請求項に記載の表示装置の製造方法。
  8. 前記額縁絶縁層は、前記第1検査電極の一部を露出するように形成され、
    前記第1検査電極の露出した部分に前記テスタを接触させ、電気的導通を確認する工程をさらに有する、
    請求項に記載の表示装置の製造方法。
  9. 前記電気的導通を確認する工程の確認結果に基づいて、前記封止層を除去する工程におけるエッチングレートを変更する工程をさらに有する、
    請求項乃至のいずれか1項に記載の表示装置の製造方法。
  10. 前記テスタは、平面部を有する弾性接触子であり、
    前記電気的導通を確認する工程は、前記第1検査電極上の前記額縁絶縁層に前記テスタの前記平面部を押圧させることで行われる、
    請求項乃至のいずれか1項に記載の表示装置の製造方法。
JP2016210938A 2016-10-27 2016-10-27 表示装置及び表示装置の製造方法 Active JP6818512B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016210938A JP6818512B2 (ja) 2016-10-27 2016-10-27 表示装置及び表示装置の製造方法
US15/788,845 US10374199B2 (en) 2016-10-27 2017-10-20 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016210938A JP6818512B2 (ja) 2016-10-27 2016-10-27 表示装置及び表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018073592A JP2018073592A (ja) 2018-05-10
JP6818512B2 true JP6818512B2 (ja) 2021-01-20

Family

ID=62022653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016210938A Active JP6818512B2 (ja) 2016-10-27 2016-10-27 表示装置及び表示装置の製造方法

Country Status (2)

Country Link
US (1) US10374199B2 (ja)
JP (1) JP6818512B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220320457A1 (en) * 2019-07-12 2022-10-06 Sharp Kabushiki Kaisha Display device
US20230275198A1 (en) * 2019-10-25 2023-08-31 Sharp Kabushiki Kaisha Display device and method for inspecting display device
CN111490086B (zh) * 2020-04-22 2023-05-19 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3094945B2 (ja) 1997-05-14 2000-10-03 日本電気株式会社 半導体装置及びその製造方法
JP3231726B2 (ja) 1999-02-09 2001-11-26 山形日本電気株式会社 半導体装置の製造方法
US6590225B2 (en) * 2001-01-19 2003-07-08 Texas Instruments Incorporated Die testing using top surface test pads
KR100403621B1 (ko) * 2001-03-30 2003-10-30 삼성전자주식회사 전기적 특성 평가를 위한 테스트 패드를 갖는 칩 온 필름패키지 및 칩 온 필름 패키지 형성 방법
KR101889287B1 (ko) * 2008-09-19 2018-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP2011191739A (ja) * 2010-02-16 2011-09-29 Toshiba Mobile Display Co Ltd 有機エレクトロルミネッセンス装置
US9419065B2 (en) * 2012-08-07 2016-08-16 Apple Inc. Flexible displays
KR102047001B1 (ko) * 2012-10-16 2019-12-03 삼성디스플레이 주식회사 정전 척
US9721505B2 (en) * 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
JP2015056335A (ja) * 2013-09-13 2015-03-23 セイコーエプソン株式会社 電気光学装置、電子機器及び電気光学装置の製造方法
KR102090159B1 (ko) * 2013-11-22 2020-03-18 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
JP2015149327A (ja) 2014-02-05 2015-08-20 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法
KR102349281B1 (ko) * 2015-10-28 2022-01-11 삼성디스플레이 주식회사 디스플레이 장치
US9786568B2 (en) * 2016-02-19 2017-10-10 Infineon Technologies Ag Method of manufacturing an integrated circuit substrate
KR102553910B1 (ko) * 2016-08-31 2023-07-07 엘지디스플레이 주식회사 표시장치와 그의 검사방법

Also Published As

Publication number Publication date
JP2018073592A (ja) 2018-05-10
US10374199B2 (en) 2019-08-06
US20180123089A1 (en) 2018-05-03

Similar Documents

Publication Publication Date Title
KR101974700B1 (ko) 발광 소자 표시 장치
US9881984B2 (en) Organic electro-luminescent display device
JP6253541B2 (ja) 表示装置
JP4819025B2 (ja) 有機電界発光表示装置
TWI638208B (zh) 顯示裝置
KR101701021B1 (ko) 표시 장치 및 그의 제조 방법
US10685986B2 (en) Display device and method for manufacturing display device
JP6872343B2 (ja) 表示装置および表示装置の製造方法
JP6818512B2 (ja) 表示装置及び表示装置の製造方法
US20170141180A1 (en) Display device and manufacturing method thereof
JP2019003040A (ja) 表示装置
US7177136B2 (en) Wiring board, electro-optical device, method of manufacturing the electro-optical device, and electronic instrument
US20170279078A1 (en) Method of manufacturing an organic el display device
JP2018060743A (ja) 表示装置
JP6817007B2 (ja) 表示装置
JP6817862B2 (ja) 表示装置
JP7002629B2 (ja) 素子基板
KR102069190B1 (ko) 표시장치
TW201810646A (zh) 有機el顯示裝置
JP6587511B2 (ja) 有機el表示装置の製造方法
JP6818590B2 (ja) 有機el表示装置、及び有機el表示装置の製造方法
US9997742B2 (en) Method of manufacturing an organic EL display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201228

R150 Certificate of patent or registration of utility model

Ref document number: 6818512

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250