JP2015149327A - 半導体装置、半導体装置の製造方法 - Google Patents

Abstract

【課題】ダイシング時の半導体チップのチッピングやクラックの発生を低減可能な半導体装置、該半導体装置の製造方法を提供すること。【解決手段】半導体装置１００Ｗは、チップ領域１００Ｅと、複数のチップ領域１００Ｅの間に設けられたスクライブ領域１００Ｓとを有し、スクライブ領域１００Ｓに設けられた複数の検査用電極１０７と、チップ領域１００Ｅとスクライブ領域１００Ｓとを覆う絶縁膜１０３と、絶縁膜１０３の複数の検査用電極１０７と重なる部分に形成された第１の開口としての開口部１０３ｂと、開口部１０３ｂの縁部の少なくとも一部を覆う樹脂層１０８と、樹脂層１０８で覆われていない開口部１０３ｂの部分を埋めて、検査用電極１０７と接する導電層１０９−１と、を備えている。これによれば、絶縁膜１０３や樹脂層１０８によるダイシングブレード１５０の目詰まりが抑制され、チッピングやクラックの発生が低減される。【選択図】図５

Description

本発明は、半導体装置、半導体装置の製造方法に関する。

特許文献１には、チップ領域と、このチップ領域の周辺にモニタリング用の電極パッドが設けられたスクライブ領域とを有し、チップ領域には、電極パッドを用いた測定処理よりも前に第１の表面保護膜が設けられ、電極パッド上には、上記測定処理よりも後に第２の表面保護膜を設けた半導体チップが開示されている。
特許文献１によれば、電極パッドが第２の表面保護膜で覆われているので、スクライブ領域をダイシングにより切断する際に、電極パッドを構成する金属材料の切削屑が発生することを防止して、切削屑に起因する不良の発生を抑制できるとしている。

また、特許文献２には、複数の半導体チップ領域とスクライブ領域とを有し、スクライブ領域には、モニター素子と、モニター素子に電気的に接続する電極部と、該電極部を覆う絶縁膜とが設けられた半導体ウェハが開示されている。
特許文献２によれば、スクライブ領域をダイシングする際に、チッピングやクラックが発生し難い半導体ウェハを提供できるとしている。

特開２００６−１０８５９３号公報 特開２００８−１２４４３７号公報

上記特許文献１や特許文献２によれば、スクライブ領域をダイシングして半導体ウェハを切断する際に、切削屑の発生やチッピング、クラックの発生を抑制できるとしているが、ダイシングを繰り返しているうちに、第２の表面保護膜や絶縁膜によってダイシングブレードが目詰まりするおそれがある。ダイシングブレードに目詰まりが生ずると、半導体ウェハを効率的に切断できなくなるばかりか、ダイシング時に半導体ウェハに無理な力が働いてチッピングやクラックの発生を招くという課題があった。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。

［適用例］本適用例に係る半導体装置は、チップ領域と、複数の前記チップ領域の間に設けられたスクライブ領域とを有する半導体装置であって、前記スクライブ領域に設けられた複数の検査用電極と、前記チップ領域と前記スクライブ領域とを覆う絶縁膜と、前記絶縁膜の前記複数の検査用電極と重なる部分に形成された第１の開口と、前記第１の開口の全てを覆わずに、前記第１の開口の縁部の少なくとも一部を覆う樹脂層と、前記樹脂層で覆われていない前記第１の開口の部分を埋めて、前記検査用電極と接する導電層と、を備えることを特徴とする。

本適用例の構成によれば、複数の検査用電極を絶縁膜や樹脂層で完全に覆うことなく、検査用電極上に形成された第１の開口の部分に導電層を配置することで、複数の検査用電極のそれぞれが導電層で保護される。したがって、スクライブ領域をダイシングする際に、絶縁膜や樹脂層によりダイシンブレードが目詰まりすることを抑制することができる。ゆえに、ダイシングブレードの目詰まりに起因してチップ領域すなわち半導体チップにチッピングやクラックが発生することを低減可能な半導体装置を提供することができる。

上記適用例に記載の半導体装置において、前記樹脂層と前記導電層とは、前記スクライブ領域内に形成されていることが好ましい。
この構成によれば、スクライブ領域の樹脂層及び導電層をダイシングすることに起因する応力の集中がチップ領域に及ぶことを避けることができる。

上記適用例に記載の半導体装置において、前記樹脂層は、前記第１の開口の内側に第２の開口を形成するように、前記第１の開口の縁部を覆って形成されていることが好ましい。
この構成によれば、ダイシング時に第１の開口において応力が集中しても絶縁膜にクラックなどが生ずることを抑制できる。

上記適用例に記載の半導体装置において、前記樹脂層は、前記複数の検査用電極ごとに独立して形成されていることが好ましい。

また、上記適用例に記載の半導体装置において、前記樹脂層は、前記第１の開口上において前記スクライブ領域のスクライブラインと交差すると共に、前記スクライブラインに沿った方向に間隔を置いて配置され、前記導電層は、前記間隔を埋めて配置されているとしてもよい。
これらの構成によれば、複数の検査用電極に亘って樹脂層を形成する場合に比べて、ダイシングブレードが樹脂層に接する割合を低減できるので、ダイシングブレードの目詰まりをさらに抑制できる。

上記適用例に記載の半導体装置において、前記導電層は、前記第１の開口の縁部において前記樹脂層と重なると共に、前記樹脂層が形成された領域から外側にはみ出ないように形成されていることが好ましい。
この構成によれば、導電層の形成領域の端部では、樹脂層と導電層とが重なっているので、ダイシング時に導電層の端部に応力が集中しても、応力が樹脂層で緩和されクラックなどが生ずることを抑制できる。

上記適用例に記載の半導体装置において、前記導電層に積層された無電解めっき層を有することが好ましい。
この構成によれば、複数の検査用電極のそれぞれが導電層と無電解めっき層とにより保護されるので、検査におけるプローブの接触による検査用電極の損傷を低減すると共に、プローブとの接触抵抗を低減して確実に半導体装置の検査を行うことができる。
また、検査用電極に直に無電解めっき層を積層する場合に比べて、検査用電極と無電解めっき層との間に導電層が介在しているので、無電解めっき層を形成する際に、検査用電極のエッチングや腐食、あるいは溶出や再付着といった不具合が防止される。

［適用例］本適用例に係る半導体装置の製造方法は、チップ領域と、複数の前記チップ領域の間に設けられたスクライブ領域とを有する半導体装置の製造方法であって、前記チップ領域に半導体素子を含む電気回路を形成する工程と、前記スクライブ領域に複数の検査用電極を形成する工程と、前記チップ領域と前記スクライブ領域とを覆う絶縁膜を形成する工程と、前記絶縁膜の前記複数の検査用電極のそれぞれと重なる部分に第１の開口を形成する工程と、前記第１の開口の全てを覆わずに、前記第１の開口の縁部の少なくとも一部を覆う樹脂層を形成する工程と、前記樹脂層で覆われていない前記第１の開口の部分を埋めて、前記検査用電極と接する導電層を形成する工程と、を備えることを特徴とする。

本適用例の方法によれば、複数の検査用電極を絶縁膜や樹脂層で完全に覆うことなく、検査用電極上に形成された第１の開口の部分に導電層を形成することで、複数の検査用電極のそれぞれが導電層で保護される。したがって、スクライブ領域をダイシングする際に、絶縁膜や樹脂層によりダイシンブレードが目詰まりすることを抑制することができる。ゆえに、ダイシングブレードの目詰まりに起因してチップ領域すなわち半導体チップにチッピングやクラックが発生することを低減可能な半導体装置の製造方法を提供することができる。

上記適用例に記載の半導体装置の製造方法において、前記チップ領域内に前記電気回路を保護する保護層を形成する工程と、前記保護層上に前記電気回路に電気的に接続する配線パターンを形成する工程と、を有し、前記保護層を形成する工程は、前記スクライブ領域内に前記樹脂層を形成する工程を含み、前記配線パターンを形成する工程は、前記スクライブ領域内に前記導電層を形成する工程を含むことが好ましい。
この方法によれば、チップ領域内の配線パターンの下層に、実装などに起因する応力を緩和する保護層を形成する工程で、スクライブ領域内の導電層にダイシング時に加わる応力を緩和する樹脂層が形成される。これにより、ダイシング時の応力がチップ領域に及ぶことを避けることができる。つまり、実装時にも不具合が生じ難く、且つダイシング時のチッピングやクラックの発生を抑制して、歩留まり良く半導体装置を製造可能な半導体装置の製造方法を提供できる。

上記適用例に記載の半導体装置の製造方法において、前記第１の開口の内側に第２の開口を形成するように、前記第１の開口の縁部を覆って前記樹脂層を形成することが好ましい。
この方法によれば、ダイシング時に第１の開口において応力が集中しても絶縁膜にクラックなどが生ずることを抑制できる。

上記適用例に記載の半導体装置の製造方法において、前記複数の検査用電極ごとに独立して前記樹脂層を形成することが好ましい。

上記適用例に記載の半導体装置の製造方法において、前記第１の開口上において前記スクライブ領域のスクライブラインと交差すると共に、前記スクライブラインに沿った方向に間隔を置いて前記樹脂層を形成し、前記間隔を埋めて前記導電層を形成するとしてもよい。
これらの方法によれば、複数の検査用電極に亘って樹脂層を形成する場合に比べて、ダイシングブレードが樹脂層に接する割合を低減できるので、ダイシングブレードの目詰まりをさらに抑制できる。

上記適用例に記載の半導体装置の製造方法において、前記第１の開口の縁部において前記樹脂層と重なると共に、前記樹脂層が形成された領域から外側にはみ出ないように前記導電層を形成することが好ましい。
この方法によれば、導電層の形成領域の端部では、樹脂層と導電層とが重なって形成されるので、ダイシング時に導電層の端部に応力が集中しても、応力が樹脂層で緩和されクラックなどが生ずることを抑制できる。

上記適用例に記載の半導体装置の製造方法において、前記導電層に無電解めっきを施す工程を有することが好ましい。
この方法によれば、複数の検査用電極のそれぞれが導電層と無電解めっき層とにより保護されるので、検査時にプローブの接触で検査用電極が損傷することを低減可能であると共に、プローブとの接触抵抗を低減して確実に半導体装置を検査することができる。
また、検査用電極に直に無電解めっきを施す場合に比べて、検査用電極と無電解めっき層との間に導電層が介在しているので、無電解めっきを施す際に、検査用電極のエッチングや腐食、あるいは溶出や再付着といった不具合の発生を防止できる。つまり、半導体装置を歩留まり良く製造することができる。

半導体チップの構成を示す概略平面図。 半導体装置の概略平面図。 半導体装置におけるチップ領域とスクライブ領域とを示す拡大平面図。 スクライブ領域における検査用電極パッドを示す拡大平面図。 図４のＡ−Ａ‘線で切った半導体装置の要部構造を示す概略断面図。 半導体装置の製造方法を示すフローチャート。 （ａ）〜（ｄ）は半導体装置の製造方法を示す概略断面図。 （ｅ）〜（ｈ）は半導体装置の製造方法を示す概略断面図。 （ｉ）〜（ｋ）は半導体装置の製造方法を示す概略断面図。 （ａ）は変形例の検査用パッドの構成を示す概略平面図、（ｂ）は（ａ）のスクライブラインに沿った概略断面図。 他の変形例の検査用パッドの構成を示す概略平面図。

以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。

なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。

＜半導体チップ＞
まず、本発明の半導体装置に含まれる半導体チップの構成例について、図１を参照して説明する。図１は半導体チップの構成を示す概略平面図である。
図１に示すように、本実施形態の半導体チップ１００は、主面１０１ａに半導体素子を含む電気回路が形成されたチップ本体１０１と、主面１０１ａ側に設けられた、複数（６個）の接続用パッド１０５Ａ〜１０５Ｆと、を有している。

チップ本体１０１は、例えば厚みが３００μｍ〜７５０μｍのシリコンなどの半導体基板からなり、一辺の長さが例えば数ｍｍから十ｍｍ程度の四角形（長方形）である。以降、チップ本体１０１の短辺に沿った方向をＸ方向、長辺に沿った方向をＹ方向として説明する。また、チップ本体１０１の主面１０１ａ側から見ることを平面視と言う。

接続用パッド１０５Ａ〜１０５Ｆは、平面視で例えば１辺の長さが２００μｍ〜２５０μｍの四角形であって、主面１０１ａに形成された電気回路に繋がる電極１０２に接続されており、該電気回路と外部回路との電気的な接続を図る接続部である。主面１０１ａにおいて、３つの接続用パッド１０５Ａ，１０５Ｂ，１０５Ｃと、３つの接続用パッド１０５Ｄ，１０５Ｅ，１０５ＦとがそれぞれＹ方向に略等間隔で配置されている。また、３つの接続用パッド１０５Ａ，１０５Ｂ，１０５Ｃと、３つの接続用パッド１０５Ｄ，１０５Ｅ，１０５Ｆとは、Ｘ方向において略等間隔で互いに対向するように配置されている。複数（６個）の接続用パッド１０５Ａ〜１０５Ｆを総称して接続用パッド１０５と呼ぶ。

接続用パッド１０５を除く主面１０１ａを覆って、オーバーコート層１０６が形成されている。言い換えれば、主面１０１ａを覆うオーバーコート層１０６には、接続用パッド１０５を露出させる開口部１０６ａが形成されている。オーバーコート層１０６は、主面１０１ａにキズなどの機械的な損傷が発生したり、水分などが浸入したりして電気的な性能が損なわれることを防止するための保護層である。オーバーコート層１０６は、チップ本体１０１の外縁部分を除いて主面１０１ａを覆うように形成されている。以降、説明の都合上、オーバーコート層１０６をＯＣ層１０６と表記する。

半導体チップ１００における各構成の形成方法については後述するが、主面１０１ａにおける接続用パッド１０５の数、あるいは形状や配置は、これに限定されるものではない。

＜半導体装置＞
次に、本実施形態の半導体装置について、図２〜図５を参照して説明する。図２は半導体装置の概略平面図、図３は半導体装置におけるチップ領域とスクライブ領域とを示す拡大平面図、図４はスクライブ領域における検査用電極パッドを示す拡大平面図、図５は図４のＡ−Ａ‘線で切った半導体装置の要部構造を示す概略断面図である。

図２に示すように、本実施形態の半導体装置１００Ｗは、ウェハ状の半導体基板に前述した半導体チップ１００が複数レイアウトされたものである。半導体チップ１００は、ウェハ状の半導体基板の外周の一部を切り欠いたオリフラを基準として、Ｘ方向とＹ方向とにマトリックス状に配置されている。半導体チップ１００は、Ｘ方向とＹ方向とに延びるスクライブラインＳＬに沿って半導体装置１００Ｗをダイシングすることにより、半導体装置１００Ｗから取り出される。

図３に示すように、半導体装置１００Ｗは、半導体チップ１００が形成されるチップ領域１００Ｅと、Ｘ方向とＹ方向とにおいてチップ領域Ｅを囲むスクライブ領域１００Ｓを有している。Ｘ方向とＹ方向とに延在するスクライブ領域１００Ｓには、スクライブラインＳＬ上に複数の検査用パッド１１０が配置されている。複数の検査用パッド１１０は、チップ領域１００Ｅの半導体チップ１００に形成された電気回路の動作あるいは電気特性をウェハ段階において検査するために設けられている。

例えば、図４に示すように、検査用パッド１１０の１つは、接続用パッド１０５（１０５Ｆ）が繋がる電極１０２の近傍におけるスクライブ領域１００Ｓに配置されている。当該検査用パッド１１０は、半導体装置１００Ｗにおいて電極１０２と同層に形成された検査用電極１０７を有している。検査用電極１０７は平面視で例えば正方形である。電極１０２と検査用電極１０７とが形成された主面１０１ａ（ここでは、チップ領域１００Ｅとスクライブ領域１００Ｓとを含む面を指す）は、絶縁膜１０３によって覆われている。絶縁膜１０３の電極１０２と重なる部分には開口部１０３ａが形成され、検査用電極１０７と重なる部分には開口部１０３ｂが形成されている。開口部１０３ｂが本発明の第１の開口に相当するものである。また、チップ領域１００Ｅを覆う絶縁膜１０３には、スクライブ領域１００Ｓに沿って溝１０３ｃが形成されている。

検査用パッド１１０は、上記検査用電極１０７と、開口部１０３ｂの縁部と重なって設けられた樹脂層１０８と、開口部１０３ｂ内の検査用電極１０７と接するように設けられた導電部１０９とを有している。なお、樹脂層１０８は複数の検査用電極１０７ごとに独立して設けられている。

また、検査用パッド１１０は、スクライブ領域１００Ｓをダイシングする際に検査用パッド１１０に加わる切削応力によって、開口部１０３ｂの角部から絶縁膜１０３にクラックが生ずることを避けるために、開口部１０３ｂの角部及び導電部１０９の角部を円弧状に形成することが好ましい。

次に、図５を参照して半導体装置１００Ｗの構造について詳しく説明する。なお、図５では、半導体基板に形成される半導体素子を含む電気回路などの構成については図示を省略する。
図５に示すように、半導体基板１０１Ｗの主面１０１ａには、チップ領域１００Ｅにおいて電極１０２が形成され、スクライブ領域１００Ｓにおいて検査用電極１０７が形成されている。これらの電極１０２，１０７は、例えば低抵抗配線材料であるＡｌ（アルミニウム）やＡｌを含む合金を用いて形成される。これらの電極１０２，１０７の厚みは例えば０．５μｍである。

前述したように、電極１０２と検査用電極１０７とが形成された主面１０１ａを覆って絶縁膜１０３が形成される。絶縁膜１０３の電極１０２と重なる部分には開口部１０３ａが形成され、同じく検査用電極１０７と重なる部分には開口部１０３ｂが形成される。また、電極１０２と検査用電極１０７との間の絶縁膜１０３に溝１０３ｃが形成される。電極１０２と検査用電極１０７との間に溝１０３ｃを形成することで、スクライブ領域１００Ｓをダイシングする際に、スクライブ領域１００Ｓを覆う絶縁膜１０３にクラックが生じても、当該クラックがチップ領域１００Ｅに及ばなくなる。
絶縁膜１０３は、例えば酸化シリコンなどの無機絶縁材料からなり、その厚みは例えば０．１μｍ〜１．５μｍである。

チップ領域１００Ｅにおいて、絶縁膜１０３を覆うと共に、電極１０２と重なる部分に開口部１０４ａを構成するように保護層１０４が形成される。保護層１０４は、例えばポリイミド樹脂などの有機絶縁材料からなり、その厚みは例えば５μｍ〜１５μｍである。

保護層１０４の開口部１０４ａにおいて電極１０２と接するように、保護層１０４上に例えばＣｕ（銅）などの配線材料を用いて配線パターン１０５−１が形成される。配線パターン１０５−１の厚みは例えば５μｍ〜１３μｍである。そして、チップ領域１００Ｅを覆うＯＣ層１０６が形成される。ＯＣ層１０６は、例えばポリイミド樹脂などの有機絶縁材料からなり、その厚みは例えば５μｍ〜１３μｍである。ＯＣ層１０６には、配線パターン１０５−１の一部と重なる部分に開口部１０６ａが形成される。開口部１０６ａ内に露出した配線パターン１０５−１に無電解めっきが施され、第１の無電解めっき層１０５−２と、第２の無電解めっき層１０５−３とが積層される。接続用パッド１０５（１０５Ｆ）は、配線パターン１０５−１の一部と、配線パターン１０５−１の一部に積層された第１の無電解めっき層１０５−２及び第２の無電解めっき層１０５−３を含むものである。

本実施形態では、後に、接続用パッド１０５（１０５Ｆ）にＡｕ（金）のスタッドバンプ１２２を設け、スタッドバンプ１２２にＡｕ（金）のボンディングワイヤー１２１をボンディングすることで、半導体チップ１００と外部電気回路との接続を図っている。したがって、接続用パッド１０５（１０５Ｆ）の表層である第２の無電解めっき層１０５−３は、スタッドバンプ１２２との接合を考慮してＡｕ（金）の無電解めっきによって形成される。第２の無電解めっき層１０５−３の厚みはおよそ０．０２μｍ（２０ｎｍ）以下である。
接続用パッド１０５（１０５Ｆ）の下層には、前述したように保護層１０４が設けられている。保護層１０４は、有機絶縁材料を用いて形成され、厚みが５μｍ以上の厚膜であるため、スタッドバンプ形成時やワイヤーボンディング時に接続用パッド１０５（１０５Ｆ）に加わる応力を緩和する応力緩和層として機能する。

なお、半導体チップ１００と外部電気回路との電気的な接続は、ワイヤーボンディングによる方法に限定されず、接続用パッド１０５に例えば半田バンプを形成して、リフローなどにより外部電気回路が形成された基板に半導体チップ１００を平面実装する方法を採用してもよい。

接続用パッド１０５の第１の無電解めっき層１０５−２は、配線パターン１０５−１と第２の無電解めっき層１０５−３との接合を図るための下地処理層であって、例えばＮｉ（ニッケル）の無電解めっきとＰｄ（パラジウム）の無電解めっきとを施すことによって形成される。Ｎｉで構成される部分の厚みは０．５μｍ〜３．０μｍであり、Ｐｄで構成される部分の厚みは０．０５μｍ（５０ｎｍ）以下である。つまり、第１の無電解めっき層１０５−２と第２の無電解めっき層１０５−３とからなる無電解めっき層は、Ｎｉ／Ｐｄ／Ａｕがこの順に積層されたものである。Ｎｉ層とＡｕ層との間にＰｄ層を挟むことで、ワイヤーボンディングやリフローなど実装工程で、ＮｉがＡｕ層に熱拡散してＡｕ層の表面に析出し酸化物となって、接合が不安定となることを防止することができる。つまり、接続用パッド１０５と外部電気回路との電気的な接続を確実に実施できる。

スクライブ領域１００Ｓにおいて、絶縁膜１０３の開口部１０３ｂの縁部と重なる位置に樹脂層１０８が形成される。これにより、第１の開口である開口部１０３ｂの内側に第２の開口としての開口部１０８ａが形成される。樹脂層１０８は、チップ領域１００Ｅの保護層１０４と同じ有機絶縁材料を用いて形成される。樹脂層１０８の厚みは保護層１０４の厚みと同じである。

樹脂層１０８の開口部１０８ａにおいて露出する検査用電極１０７と接すると共に、樹脂層１０８と重なるように導電層１０９−１が形成される。導電層１０９−１は、チップ領域１００Ｅの配線パターン１０５−１と同じ配線材料を用いて形成される。導電層１０９−１の厚みは配線パターン１０５−１の厚みと同じである。

導電層１０９−１の表面を覆う第３の無電解めっき層１０９−２が形成され、さらに第３の無電解めっき層１０９−２を覆う第４の無電解めっき層１０９−３が形成される。つまり、導電層１０９−１と、第３の無電解めっき層１０９−２と、第４の無電解めっき層１０９−３とにより、検査用パッド１１０の導電部１０９が構成されている。
第３の無電解めっき層１０９−２は、チップ領域１００Ｅの第１の無電解めっき層１０５−２と同じ無電解めっきにより形成され、第４の無電解めっき層１０９−３は、同じくチップ領域１００Ｅの第２の無電解めっき層１０５−３と同じ無電解めっきにより形成されている。したがって、第３の無電解めっき層１０９−２と第４の無電解めっき層１０９−３とからなる無電解めっき層は、Ｎｉ／Ｐｄ／Ａｕがこの順に積層されたものである。

導電層１０９−１と、第３の無電解めっき層１０９−２と、第４の無電解めっき層１０９−３とにより構成される導電部１０９は、絶縁膜１０３の開口部１０３ｂの縁部において樹脂層１０８と重なると共に、樹脂層１０８が形成された領域から外側にはみ出ないように形成される。このような導電部１０９と、樹脂層１０８と、検査用電極１０７とを含む検査用パッド１１０は、前述したようにスクライブ領域１００Ｓ内においてスクライブラインＳＬ上に形成され、その大きさは、ダイシングブレード１５０の厚みよりも小さく、例えば１辺の長さが５０μｍ〜８０μｍの四角形（正方形）である。

＜半導体装置の製造方法＞
次に、本実施形態の半導体装置の製造方法について、図６〜図９を参照して説明する。図６は半導体装置の製造方法を示すフローチャート、図７（ａ）〜（ｄ）、及び図８（ｅ）〜（ｈ）、並びに図９（ｉ）〜（ｋ）は半導体装置の製造方法を示す概略断面図である。なお、図７〜図９は、図４のＡ−Ａ‘線で切った概略断面図、つまり図５に相当する概略断面図である。

本実施形態の半導体装置１００Ｗの製造方法は、電気回路形成工程（ステップＳ１）と、絶縁膜形成工程（ステップＳ２）と、樹脂層形成工程（ステップＳ３）と、導電層形成工程（ステップＳ４）と、オーバーコート（ＯＣ）層形成工程（ステップＳ５）と、前処理工程（ステップＳ６）と、無電解めっき層形成工程（ステップＳ７）と、検査工程（ステップＳ８）と、ダイシング工程（ステップＳ９）とを備えている。
なお、ステップＳ１の電気回路形成工程は、チップ領域１００Ｅ（半導体チップ１００）に半導体素子を含む電気回路を形成するものであって、公知の方法を採用することができるので、ステップＳ２の絶縁膜形成工程から順に説明する。また、半導体装置１００Ｗの製造方法は、ステップＳ７の無電解めっき層形成工程まで、あるいはステップＳ８の検査工程までとしてもよい。言い換えれば、検査工程（ステップＳ８）やダイシング工程（ステップＳ９）を含まなくてもよい。

図６のステップＳ２では、図７（ａ）に示すように、電極１０２や検査用電極１０７が形成された半導体基板１０１Ｗの主面１０１ａを覆って絶縁膜１０３を形成する。絶縁膜１０３の形成方法としては、例えば酸化シリコンをスパッタ法やＣＶＤ法で形成する方法が挙げられる。絶縁膜１０３の厚みは、電極１０２や検査用電極１０７を確実に覆うことができる程度でよく、前述したように、０．１μｍ〜１．５μｍである。そして、絶縁膜１０３の残す部分をレジストで覆い、レジストで覆われていない絶縁膜１０３の部分をウェットエッチングまたはドライエッチングする。これにより、図７（ｂ）に示すように、電極１０２と重なる絶縁膜１０３の部分に開口部１０３ａを形成し、検査用電極１０７と重なる絶縁膜１０３の部分に開口部１０３ｂを形成する。また、電極１０２と検査用電極１０７との間の絶縁膜１０３の部分に溝１０３ｃを形成する。なお、溝１０３ｃは、図４に示したように、スクライブ領域１００Ｓに沿って、チップ領域１００Ｅの外縁側に形成される。そして、ステップＳ３へ進む。

図６のステップＳ３では、図７（ｃ）に示すように、絶縁膜１０３が形成された主面１０１ａを覆う感光性樹脂層１０４Ｌを形成する。感光性樹脂層１０４Ｌの形成方法は、例えば感光性のポリイミド樹脂を含む溶液をスピンコート法により塗布して乾燥・固化する方法が挙げられる。感光性樹脂層１０４Ｌの厚みは５μｍ〜１５μｍである。このように形成された感光性樹脂層１０４Ｌを露光・現像することにより、図７（ｄ）に示すように、電極１０２と重なる感光性樹脂層１０４Ｌの部分に開口部１０４ａを有する保護層１０４を形成する。また同時に、検査用電極１０７と重なる感光性樹脂層１０４Ｌの部分に開口部１０８ａを有する樹脂層１０８を形成する。樹脂層１０８は絶縁膜１０３の開口部１０３ｂの内側の端部を覆って形成される。そして、ステップＳ４へ進む。

図６のステップＳ４では、図８（ｅ）に示すように、保護層１０４や樹脂層１０８が形成された主面１０１ａを覆う導電膜１０５Ｌを形成する。導電膜１０５Ｌの形成方法としては、まず、例えば、スパッタ法によりＴｉＷ（チタン・タングステン）とＣｕ（銅）とを連続して成膜する。そして、成膜されたＴｉＷ／Ｃｕ膜を電極として電解めっき法によりＣｕ（銅）をさらに成膜する。このようにすれば、厚みが５μｍ〜１３μｍと比較的に厚い導電膜１０５Ｌを容易に成膜することができる。
次に、導電膜１０５Ｌの残す部分をレジストで覆い、レジストで覆われていない導電膜１０５Ｌの部分をウェットエッチングまたはドライエッチングする。これにより導電膜１０５Ｌをパターニングして、図８（ｆ）に示すように、開口部１０４ａにおいて電極１０２に接する配線パターン１０５−１を形成する。また同時に、開口部１０８ａにおいて検査用電極１０７に接する導電層１０９−１を形成する。例えば、Ｃｕ膜は塩化第二鉄溶液を用いてエッチングすることができ、ＴｉＷ膜は過酸化水素溶液を用いてエッチングすることができる。そして、ステップＳ５へ進む。

図６のステップＳ５では、図８（ｇ）に示すように、配線パターン１０５−１や導電層１０９−１が形成された主面１０１ａを覆う感光性樹脂層１０６Ｌを形成する。感光性樹脂層１０６Ｌの形成方法は、例えば感光性のポリイミド樹脂を含む溶液をスピンコート法により塗布して乾燥・固化する方法が挙げられる。感光性樹脂層１０６Ｌの厚みは５μｍ〜１３μｍである。このように形成された感光性樹脂層１０６Ｌを露光・現像することにより、図８（ｈ）に示すように、配線パターン１０５−１の一部と重なる感光性樹脂層１０６Ｌの部分に開口部１０６ａを有するＯＣ層１０６を形成する。なお、ＯＣ層１０６は、チップ領域１００Ｅの外周部分を除いた領域に亘って形成する。そして、ステップＳ６へ進む。

図６のステップＳ６では、次のステップＳ７における無電解めっきの前処理を実施する。具体的には、ステップＳ７において選択的にＮｉの無電解めっき層を形成可能とするために、Ｃｕからなる配線パターン１０５−１の露出部分と、同じくＣｕからなる導電層１０９−１の露出部分とに触媒としてのＰｄ（パラジウム）を析出させる。より具体的には、Ｐｄイオンを含む溶液に半導体基板１０１Ｗを浸漬する。ＣｕとＰｄのイオン化傾向の違いから、露出した部分のＣｕが溶解してＰｄと置き換わる。Ｐｄの析出が完了したら半導体基板１０１Ｗの表面を純水により洗浄して前処理液を除去する。そして、ステップＳ７へ進む。

図６のステップＳ７では、まず、還元剤としての次亜リン酸塩を含むＮｉの無電解めっき液に半導体基板１０１Ｗを浸漬する。これにより、ステップＳ６で析出させたＰｄが触媒として機能して、還元剤である次亜リン酸イオン（［Ｈ₂ＰＯ₂］^-）の脱水反応が起こり、原子状水素Ｈと、メタ亜リン酸イオン（ＰＯ₂ ^-）となる。原子状水素Ｈの一部は直接結合して水素ガスになり、一部はＮｉイオンの還元剤となりＮｉを析出させる。また、原子状水素Ｈの一部は次亜リン酸イオン（［Ｈ₂ＰＯ₂］^-）を還元してＰ（リン）となり、Ｎｉと合金をつくる。つまり、Ｎｉの無電解めっき層にはＰ（リン）が含まれる。
次に、Ｐｄの無電解めっき液に半導体基板１０１Ｗを浸漬して、Ｎｉの無電解めっき層の表面に自己還元方式によりＰｄの無電解めっき層を形成する。つまり、図９（ｉ）に示すように、開口部１０６ａに露出した配線パターン１０５−１の一部にＮｉ／Ｐｄからなる第１の無電解めっき層１０５−２を形成する。同時に、導電層１０９−１の表面にＮｉ／Ｐｄからなる第３の無電解めっき層１０９−２を形成する。
次に、Ａｕの無電解めっき液に半導体基板１０１Ｗを浸漬して、図９（ｊ）に示すように、Ｎｉ／Ｐｄからなる第１の無電解めっき層１０５−２の表面に、置換方式によりＡｕからなる第２の無電解めっき層１０５−３を形成する。同時に、Ｎｉ／Ｐｄからなる第３の無電解めっき層１０９−２の表面に、同じく置換方式によりＡｕからなる第４の無電解めっき層１０９−３を形成する。これにより、配線パターン１０５−１の一部と、第１の無電解めっき層１０５−２と、第２の無電解めっき層１０５−３とを含む接続用パッド１０５が形成される。また、検査用電極１０７（Ａｌ）と、樹脂層１０８と、導電部１０９（導電層１０９−１（ＴｉＷ／Ｃｕ）／第３の無電解めっき層１０９−２（Ｎｉ／Ｐｄ）／第４の無電解めっき層１０９−３（Ａｕ））とを含む検査用パッド１１０が形成される。そして、ステップＳ８へ進む。

図６のステップＳ８では、チップ領域１００Ｅに形成された電気回路の検査を行う。該電気回路の検査は、複数の検査用パッド１１０のそれぞれにプローブを接触させ、電気信号を該電気回路に入力する一方で、該電気回路からの出力信号を検出する。これにより、該電気回路に含まれる半導体素子が正常に動作しているかどうか、あるいは所望の電気特性が得られるかを検査する。そして、ステップＳ９へ進む。

図６のステップＳ９では、図９（ｋ）に示すように、スクライブラインＳＬに沿ってスクライブ領域１００Ｓをダイシングして、半導体基板１０１Ｗを切断する。ダイシングブレード１５０は、検査用パッド１１０が形成されたスクライブ領域１００Ｓを回転しながら切削して行く。Ａｌからなる検査用電極１０７は、樹脂層１０８と、導電部１０９とにより保護されているので、ダイシングによる検査用電極１０７の切削屑の飛散が抑制される。
樹脂層１０８は検査用電極１０７の縁部を保護するように検査用電極１０７ごとに形成されているので、複数の検査用電極１０７に亘って樹脂層１０８を形成する場合に比べて、ダイシング時にダイシングブレード１５０が樹脂層１０８と接触する割合が少なくなる。したがって、樹脂層１０８に起因するダイシングブレード１５０の目詰まりが抑制される。
また、導電部１０９は、樹脂層１０８が形成された領域から外側にはみ出ないように形成されているので、ダイシングブレード１５０によって導電部１０９が切削される際の応力が樹脂層１０８によって緩和される。

上記実施形態の半導体装置１００Ｗとその製造方法によれば、以下の効果が得られる。
（１）半導体装置１００Ｗのスクライブ領域１００Ｓに設けられた複数の検査用パッド１１０のそれぞれは、主面１０１ａに形成された検査用電極１０７と、検査用電極１０７の縁部に重なって形成された樹脂層１０８と、樹脂層１０８で覆われていない検査用電極１０７の部分に接して形成された導電部１０９と、を有している。これにより検査用電極１０７は、樹脂層１０８と導電部１０９とにより保護されているので、ダイシングによる検査用電極１０７の切削屑の飛散と、樹脂層１０８によるダイシングブレード１５０の目詰まりとが抑制される。したがって、ダイシングに係る不良が低減され、歩留まり良くダイシングを行うことができる。とりわけ、ダイシングブレード１５０の目詰まりに起因するチッピングやクラックの発生を低減できる。
（２）導電部１０９は、Ａｌからなる検査用電極１０７に接して形成されたＴｉＷ／Ｃｕからなる導電層１０９−１と、導電層１０９−１に無電解めっきを施すことによって積層されたＮｉ／Ｐｄからなる第３の無電解めっき層１０９−２及びＡｕからなる第４の無電解めっき層１０９−３とにより構成されている。したがって、検査工程におけるプローブの接触で検査用電極１０７が損傷し難く、且つ接触抵抗が低減されるので、確実に検査を行うことができる。
（３）導電層１０９−１は、チップ領域１００Ｅ内の保護層１０４上に配線パターン１０５−１を形成する工程で同時に形成される。また、スクライブ領域１００Ｓ内の樹脂層１０８が形成された領域から外側にはみ出ないように形成されるので、ダイシングブレード１５０によって導電部１０９が切削される際の応力が樹脂層１０８によって緩和され、導電部１０９の端部に応力が集中してクラックなどが生ずることを低減できる。
加えて、上記効果で説明したように、ダイシング時に導電部１０９に加わる応力が樹脂層１０８で緩和されるため、Ｎｉの無電解めっきにおける膜厚の制御を気にせずに、配線パターン１０５−１にＮｉの無電解めっきを施す工程で同時に導電層１０９−１にＮｉの無電解めっきを施すことができる。言い換えれば、導電層１０９−１にＮｉの無電解めっきを施す工程を専用に設ける必要がないので、高い生産性を実現できる。
また、検査用電極１０７に直に第３の無電解めっき層１０９−２を積層する場合に比べて、検査用電極１０７と第３の無電解めっき層１０９−２との間に導電層１０９−１が介在しているので、第３の無電解めっき層１０９−２を形成する際に、検査用電極１０７のエッチングや腐食、あるいは溶出や再付着といった不具合が防止される。つまり、半導体装置１００Ｗを歩留まり良く製造することができる。

本発明は、上記した実施形態に限られるものではなく、請求の範囲および明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う半導体装置および該半導体装置の製造方法もまた本発明の技術的範囲に含まれるものである。上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。

（変形例１）検査用パッド１１０における樹脂層１０８及び導電部１０９の形成の仕方は、これに限定されない。図１０（ａ）は変形例の検査用パッドの構成を示す概略平面図、同図（ｂ）は同図（ａ）のスクライブラインに沿った概略断面図である。なお、上記実施形態と同じ構成には、同じ符号を付して詳細な説明は省略する。
図１０（ａ）及び（ｂ）に示すように、変形例の検査用パッド１１０Ｂは、半導体基板１０１Ｗ上に形成された検査用電極１０７と、検査用電極１０７の縁部を覆って形成され、検査用電極１０７上に第１の開口を構成する絶縁膜１０３と、該第１の開口をスクライブラインＳＬに沿った方向に複数（３つ）の領域に分割するように形成された樹脂層１０８と、分割されたそれぞれの領域を埋めて形成された複数（３つ）の導電部１０９Ａ，１０９Ｂ，１０９Ｃと、を有する。導電部１０９Ａ，１０９Ｂ，１０９Ｃのそれぞれは、導電層１０９−１と、導電層１０９−１に無電解めっきを施して積層された無電解めっき層１０９−２，１０９−３とを含む。また、導電部１０９Ａ，１０９Ｂ，１０９Ｃのそれぞれは、スクライブラインＳＬと交差する方向に延在している。したがって、検査用パッド１１０ＢをスクライブラインＳＬに沿ってダイシングする際に、上記実施形態の面一に形成された導電部１０９に比べて、ダイシングブレードが接触する割合が低下する。ゆえに、検査用パッド１１０Ｂに加わる切削応力をより分散させることができるので、チッピングやクラックの発生をより効果的に抑制できる。
また、図１１に示した変形例の検査用パッド１１０Ｃのように、該第１の開口上においてスクライブラインＳＬと交差すると共に、スクライブラインＳＬに沿った方向に間隔を置いて樹脂層１０８を配置する形態としてもよい。これによれば、ダイシングブレードが樹脂層１０８に接触する割合が上記実施形態の検査用パッド１１０や上記変形例の検査用パッド１１０Ｂに比べてさらに低下する。したがって、樹脂層１０８によるダイシングブレードの目詰まりをさらに抑制できる。

（変形例２）検査用パッド１１０におけるＡｌ（アルミニウム）からなる検査用電極１０７を保護する構造は、導電層１０９−１にさらに無電解めっき層を重ねることに限定されない。例えば、導電層１０９−１に無電解めっきを施さなくてもよい。これによれば、無電解めっき層を形成する場合に比べて、スクライブ領域１００Ｓを容易にダイシングすることができる。

１００…半導体チップ、１００Ｅ…チップ領域、１００Ｓ…スクライブ領域、１００Ｗ…半導体装置、１０１…チップ本体、１０１Ｗ…半導体基板、１０２…電極、１０３…絶縁膜、１０３ｂ…第１の開口としての開口部、１０４…保護層、１０５…接続用パッド、１０５−１…配線パターン、１０６…オーバーコート（ＯＣ）層、１０７…検査用電極、１０８…樹脂層、１０８ａ…第２の開口としての開口部、１０９…導電部、１０９−１…導電層、１０９−２，１０９−３…無電解めっき層、１１０…検査用パッド、ＳＬ…スクライブライン。

Claims (14)

1. チップ領域と、複数の前記チップ領域の間に設けられたスクライブ領域とを有する半導体装置であって、
   前記スクライブ領域に設けられた複数の検査用電極と、
   前記チップ領域と前記スクライブ領域とを覆う絶縁膜と、
   前記絶縁膜の前記複数の検査用電極と重なる部分に形成された第１の開口と、
   前記第１の開口の全てを覆わずに、前記第１の開口の縁部の少なくとも一部を覆う樹脂層と、
   前記樹脂層で覆われていない前記第１の開口の部分を埋めて、前記検査用電極と接する導電層と、を備えることを特徴とする半導体装置。
2. 前記樹脂層と前記導電層とは、前記スクライブ領域内に形成されていることを特徴とする請求項１に記載の半導体装置。
3. 前記樹脂層は、前記第１の開口の内側に第２の開口を形成するように、前記第１の開口の縁部を覆って形成されていることを特徴とする請求項１または２に記載の半導体装置。
4. 前記樹脂層は、前記複数の検査用電極ごとに独立して形成されていることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
5. 前記樹脂層は、前記第１の開口上において前記スクライブ領域のスクライブラインと交差すると共に、前記スクライブラインに沿った方向に間隔を置いて配置され、
   前記導電層は、前記間隔を埋めて配置されていることを特徴とする請求項１または２に記載の半導体装置。
6. 前記導電層は、前記第１の開口の縁部において前記樹脂層と重なると共に、前記樹脂層が形成された領域から外側にはみ出ないように形成されていることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。
7. 前記導電層に積層された無電解めっき層を有することを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置。
8. チップ領域と、複数の前記チップ領域の間に設けられたスクライブ領域とを有する半導体装置の製造方法であって、
   前記チップ領域に半導体素子を含む電気回路を形成する工程と、
   前記スクライブ領域に複数の検査用電極を形成する工程と、
   前記チップ領域と前記スクライブ領域とを覆う絶縁膜を形成する工程と、
   前記絶縁膜の前記複数の検査用電極のそれぞれと重なる部分に第１の開口を形成する工程と、
   前記第１の開口の全てを覆わずに、前記第１の開口の縁部の少なくとも一部を覆う樹脂層を形成する工程と、
   前記樹脂層で覆われていない前記第１の開口の部分を埋めて、前記検査用電極と接する導電層を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
9. 前記チップ領域内に前記電気回路を保護する保護層を形成する工程と、
   前記保護層上に前記電気回路に電気的に接続する配線パターンを形成する工程と、を有し、
   前記保護層を形成する工程は、前記スクライブ領域内に前記樹脂層を形成する工程を含み、
   前記配線パターンを形成する工程は、前記スクライブ領域内に前記導電層を形成する工程を含むことを特徴とする請求項８に記載の半導体装置の製造方法。
10. 前記第１の開口の内側に第２の開口を形成するように、前記第１の開口の縁部を覆って前記樹脂層を形成することを特徴とする請求項８または９に記載の半導体装置の製造方法。
11. 前記複数の検査用電極ごとに独立して前記樹脂層を形成することを特徴とする請求項８乃至１０のいずれか一項に記載の半導体装置の製造方法。
12. 前記第１の開口上において前記スクライブ領域のスクライブラインと交差すると共に、前記スクライブラインに沿った方向に間隔を置いて前記樹脂層を形成し、
    前記間隔を埋めて前記導電層を形成することを特徴とする請求項８または９に記載の半導体装置の製造方法。
13. 前記第１の開口の縁部において前記樹脂層と重なると共に、前記樹脂層が形成された領域から外側にはみ出ないように前記導電層を形成することを特徴とする請求項８乃至１２のいずれか一項に記載の半導体装置の製造方法。
14. 前記導電層に無電解めっきを施す工程を有することを特徴とする請求項８乃至１３のいずれか一項に記載の半導体装置の製造方法。

Images