JP3231726B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置の製
造方法に関し、特に、半導体基板上の半導体素子形成領
域に導電膜を形成し、その一部をドライエッチングによ
って除去する工程を有する半導体装置装置の製造方法に
関する。

【０００２】

【従来の技術】従来の半導体装置の製造方法として、典
型的な例として、ＮＰＮトランジスタを製造する場合に
ついて図を参照して、以下説明する。図４、５は、ＮＰ
Ｎトランジスタを形成するための従来の半導体装置の製
造方法の各工程を示す断面図である。

【０００３】Ｎ型シリコンウェハ３４の上に酸化膜３３
と、ボロンドープポリシリコン膜３２と、窒化膜３１と
を形成する（図４の（ａ））。次に、フォトレジストパ
ターン３５を用いて、窒化膜３１と、ボロンドープポリ
シリコン膜３２とをドライエッチングし、さらに、酸化
膜３３をウェットエッチングすることにより、ボロンド
ープポリシリコン膜３２の下部に酸化膜３３に対するサ
イドエッチングを行う（図４の（ｂ））。フォトレジス
トパターン３５を取り除いた後に、全面にノンドープポ
リシリコン膜３７を形成する（図４の（ｃ））。

【０００４】次に、ボロンドープポリシリコン膜３２の
下部であって、酸化膜３３がサイドエッチングされた部
分に埋め込まれたノンドープポリシリコン膜３７を除い
たその他のノンドープポリシリコン膜３７を等方性ドラ
イエッチングによって除去する。（図４の（ｄ））。こ
の場合、図４の（ｄ）に示すように、Ｎ型シリコンウェ
ハ３４の一部（後述のベース領域が形成される所）の表
面が掘れてしまう。

【０００５】次に、ノンドープポリシリコン膜３７が除
去された中央部分にイオン注入法によりベース領域４０
を形成した後に、酸化膜４１と窒化膜４２とを形成する
（図５の（ｅ））。この場合、酸化膜４１と窒化膜４２
とは、それぞれ酸化膜３３と窒化膜３１と同様なもので
ある。

【０００６】さらに、窒化膜４２をエッチバックし、残
った酸化膜４１をウェットエッチングによって除去し、
サイドウオール４３を形成する（図５の（ｆ））。その
後に、全面にポリシリコン膜を成長させ、それに砒素を
イオン注入し、エミッタ形成用の砒素ドープポリシリコ
ン膜４４のパターンを形成した後に、アニールすること
により、ボロンドープポリシリコン膜３２からノンドー
プポリシリコン膜３７を介してボロンが拡散し、グラフ
トベース領域４５が形成されるとともに、砒素ドープポ
リシリコン膜４４からは、砒素が拡散され、エミッタ領
域４６が形成される（図５の（ｇ））。砒素ドープポリ
シリコン膜４４の上にエミッタ電極４７が形成され、窒
化膜３１の一部を除去して、ボロンドープポリシリコン
膜３２に接続されるベース電極４８が形成される（図５
の（ｈ））。

【０００７】上記従来のトランジスタを形成する方法に
おいては、図４の（ｃ）から図４の（ｄ）にかけて示さ
れているように、ノンドープポリシリコン膜３７を除去
するために、ドライエッチングを行っているが、Ｎ型シ
リコンウェハ３４上におけるノンドープポリシリコン膜
３７の終点が分かりにくく、Ｎ型シリコンウェハ３４の
表面が掘れてしまい、この掘れてしまうことによって、
トランジスタの特性が悪化してしまう。

【０００８】例えば、リークが発生したり、掘られ過ぎ
ると、グラフトベース領域４５とベース領域４０と（図
５の（ｇ）参照）がつながらなくなってしまったり、ベ
ース抵抗が高くなってしまうことがある。

【０００９】

【発明が解決しようとする課題】上述の問題を解決しよ
うとした発明が、特開平９−７４０８８号公報に開示さ
れている。特開平９−７４０８８号公報において開示さ
れた発明においては、エッチング終点の検出のためにダ
ミーパターンを設け、エッチング終点時における反応生
成ガスの発光スペクトルの変化を検出することによって
エッチング終点を検出している。この場合、反応生成ガ
スの発光スペクトルの変化を検出するのには、相当な面
積のダミーパターンが必要であり、大きなダミーパター
ンを設けることは、チップ収率を低下させるという問題
点がある。

【００１０】本発明に係る半導体装置の製造方法は、上
記問題点に鑑み、大きなダミーパターンを必要とするよ
うな反応ガスの発光スペクトルの変化を検出してエッチ
ング終点を検出することはせずに、導電膜のエッチング
状態を正確に判断することができる半導体装置の製造方
法を提供することを目的とする。

【００１１】

【課題を解決するための手段】前記課題を解決するため
に、本発明に係る半導体装置の製造方法は、「半導体基
板上の半導体素子形成領域に導電膜を形成し、該導電膜
の一部をドライエッチングによって除去する工程を有す
る半導体装置の製造方法において、前記半導体素子形成
領域の一部又は外部に絶縁膜を形成し、該絶縁膜上に導
電膜を形成し、該導電膜上に互いに分離したフォトレジ
スト膜を形成し、前記ドライエッチングを行った後に、
前記フォトレジスト膜を除去することにより、互いに分
離したチェック用導電膜を形成し、該チェック用導電膜
間の電気的な導通をチェックする工程と、前記チェック
する工程で電気的な導通がある場合には、前記チェック
用導電膜間の導電膜の厚さを測定して、その測定結果を
参考にして追加のドライエッチングを行う工程を、前記
電気的な導通のチェックによる導通がなくなるまで繰り
返す工程と、前記チェックする工程で電気的な導通が無
い場合には、前記チェック用導電膜間の絶縁膜の厚さを
測定して、その測定結果からオーバーエッチングの程度
を推測する工程とを有して、該オーバーエッチングの程
度を推測する工程で得たオーバーエッチング量に応じ
て、次のウエハの処理におけるエッチング条件の設定を
変更することを特徴とする半導体装置の製造方法。」
（請求項１）を特徴とする。

【００１２】

【００１３】（作用）前記チェック用導電膜間の電気的
な導通をチェックすることにより、半導体素子形成領域
の導電膜に対するエッチング量を調べることにより、半
導体素子形成領域の導電膜のドライエッチングの状態を
知ることができる。

【００１４】また、前記チェック用導電膜間の電気的な
導通をチェックした際、電気的な導通が無い場合には、
前記チェック用導電膜間の絶縁膜の厚さを測定すること
によって、ドライエッチングによる絶縁膜厚の減少分が
算出され、絶縁膜とポリシリコンのエッチングレートを
考慮することにより、オーバーエッチング量 を推定で
きる。

【００１５】また、前記チェック用導電膜間の電気的な
導通をチェックし、エッチング量が不足していた場合に
は、所定のエッチング量が得られるまで、追加のドライ
エッチングを行うことができる。

【００１６】また、前記チェック用導電膜間の電気的な
導通をチェックし、エッチング量が不足していた場合に
は、前記チェック用導電膜間に残った導電膜の厚さを測
定することにより、追加のドライエッチング量を決定す
ることができる。

【００１７】

【実施例】本発明はＮＰＮトランジスタに限定されるも
のではないが、従来の方法との比較を容易にするため
に、ＮＰＮトランジスタを形成する場合についての一実
施例を以て、以下説明する。図１、２は、この発明に係
わる半導体装置の製造方法の各工程を説明するための断
面図、図３は、図１、２の途中工程における半導体装置
（チェックパターン部）の形成状態を示す断面及び平面
拡大図である。

【００１８】図１から明らかなように、先ず、Ｎ型シリ
コンウェハ１４の上に厚み２００〜１０００Åの酸化膜
１３と、厚み１０００〜３０００Åのボロンドープポリ
シリコン膜１２と、厚み２５００〜３０００Åの窒化膜
１１とを形成する（図１の（ａ））。

【００１９】次に、厚み１μｍのフォトレジストパター
ン１５を用いて、窒化膜１１と、ボロンドープポリシリ
コン膜（導電膜）１２とをドライエッチングするが、こ
の場合、トランジスタ素子部ＴＲとチェックパターン部
ＣＨとを同時にエッチングする（図１の（ｂ））。

【００２０】次に、トランジスタ素子部ＴＲのみを開口
したフォトレジストパターン１６を形成し、エッチング
液（例えば、ＨＦ系）により酸化膜１３をウェットエッ
チングし、ボロンドープポリシリコン膜１２の下側の部
分の酸化膜を１０００Å〜３０００Åサイドエッチング
する（図１の（ｃ））。この場合、チェックパターン部
ＣＨの酸化膜１３は、フォトレジストパターン１６によ
って覆われているので、エッチング液によってエッチン
グされずに残っている。

【００２１】次に、フォトレジストパターン１６を取り
除いた後の全面に厚み２００〜１０００Åのノンドープ
ポリシリコン膜１７を形成した後に、チェックパターン
部ＣＨにおいては、さらに、チェックパターン部ＣＨの
上に分離した２つのフォトレジストパターン１８、１９
を形成する（図１の（ｄ））。

【００２２】この後、ノンドープポリシリコン膜１７を
等方性のドライエッチングによってドライエッチングす
ることにより、ボロンドープポリシリコン膜１２の下側
の酸化膜１３が削れた部分に形成されたノンドープポリ
シリコン膜１７ａと、フォトレジストパターン１８、１
９の下のチェック用導電膜（ノンドープポリシリコン
膜）１７ｂと１７ｃを残して、これら以外のノンドープ
ポリシリコン膜が除去される。そして、フォトレジスト
パターン１８、１９を除去して図１の（ｅ）状態にな
り、チェックパターン部ＣＨの断面および平面は、それ
ぞれ図３の（ａ）および図３の（ｂ）のようになる。

【００２３】このとき、チェック用導電膜（ノンドープ
ポリシリコン膜）１７ｂと１７ｃの間、つまり、図３の
（ｂ）のＢとＣとの間の電気的な導通をチェックを行
う。この方法によれば、ポリシリコン膜がＡの部分に残
っていれば導通し、残っていなければ絶縁膜である酸化
膜１３があるため導通しないので、このＢ、Ｃ間の電気
的な導通をチェックすることにより、チェックパターン
部ＣＨにノンドープポリシリコン膜が残っているか否か
が分かることによって、トランジスタ素子部ＴＲにもノ
ンドープポリシリコン膜が残っているか否かを判定でき
る。この導通チェックの際、導通した場合はエッチング
不足であり、Ａ部分に残ったノンドープポリシリコン膜
の膜厚測定を行い、この結果を参考にして追加のドライ
エッチングを行い、エッチング後、再度Ｂ、Ｃ間の電気
的な導通をチェックし、導通が無くなるまで繰り返す。
なお、追加ドライエッチング量は通常、微量であるため
数回の追加エッチングを行ってもチェック用導電膜（ノ
ンドープポリシリコン膜）１７ｂ、１７ｃは残るため、
再利用可能である。

【００２４】また、導通が無く、ノンドープポリシリコ
ン膜が残っていないと判定された場合、さらに、Ａ部分
の酸化膜１３の膜厚を測定することによってどの程度オ
ーバーエッチングがなされたか確認できる。すなわち、
酸化膜１３の減少分がオーバーエッチング量となり、酸
化膜とポリシリコンとのエッチングレートからオーバー
エッチング量が推定でき、次に処理するウェハに対する
エッチングの最適条件を決定する。

【００２５】次に、トランジスタ素子部ＴＲの形成工程
を図２の（ｆ）〜（ｉ）を参照して説明する。ノンドー
プポリシリコン膜１７が除去された中央部分にイオン注
入法によりベース領域２０を形成した後に、酸化膜２１
と窒化膜２２とを形成する（図２の（ｆ））。この場
合、酸化膜２１と窒化膜２２とは、それぞれ酸化膜１３
と窒化膜１１と同様なものである。さらに、窒化膜２２
をエッチバックし、残った酸化膜２１をウェットエッチ
ングによって除去し、サイドウオール２３を形成する
（図２の（ｇ））。

【００２６】その後に、全面に厚み１０００〜３０００
Åのポリシリコン膜を成長させ、それに砒素をイオン注
入し、エミッタ形成用の砒素ドープポリシリコン膜２４
のパターンを形成した後に、アニールすることにより、
ボロンドープポリシリコン膜１２からノンドープポリシ
リコン膜１７を介してボロンが拡散し、グラフトベース
領域２５が形成されるとともに、砒素ドープポリシリコ
ン膜２４からは、砒素が拡散され、エミッタ領域２６が
形成される（図２の（ｈ））。

【００２７】砒素ドープポリシリコン膜２４の上にエミ
ッタ電極２７が形成され、窒化膜１１の一部を除去し
て、ボロンドープポリシリコン膜１２に接続されるベー
ス電極２８が形成される（図２の（ｉ））。これによ
り、エミッタ電極２７と、ベース電極２８とを有し、Ｎ
型シリコンウェハ１４の裏面をコレクタとするトランジ
スタが形成されたことになる。

【００２８】なお、本実施例は従来の方法との比較のた
めＮＰＮトランジスタに関して説明したが、ＰＮＰトラ
ンジスタに対しても適用できる。また、埋込層を形成す
ることにより、表面にコレクタ電極を引き出すことも容
易に可能である。また、ボロンドープポリシリコンと砒
素ドープポリシリコンを形成する方法としては、ポリシ
リコン成長と同時に不純物を導入する方法と、ポリシリ
コン成長後イオン注入にて不純物を導入する方法のいず
れの方法も可能である。

【００２９】以上、本実施例においては、図１の（ｄ）
から（ｅ）にかけて示されているように、トランジスタ
素子部ＴＲのノンドープポリシリコン膜１７を除去する
ために、ドライエッチングを行っているが、フォトレジ
ストパターン１８、１９が施されたチェックパターン部
ＣＨも同時にエッチングされることになり、フォトレジ
ストにより保護され、エッチングされなかったＢ、Ｃ部
分のチェック用導電膜（ノンドープポリシリコン膜）１
７ｂと１７ｃ間の電気的な導通をチェックすれば、Ａ部
分のノンドープポリシリコン膜１７が完全に除去（エッ
チング）されたか否かが正確に判断できる。

【００３０】また、導通が無く、ポリシリコン膜が残っ
ていないと判定された場合、さらに、チェックパターン
部ＣＨのポリシリコン膜の下にあった酸化膜の膜厚を測
定することによってどの程度オーバーエッチングがなさ
れたかの確認もできる。

【００３１】また、トランジスタ素子部ＴＲにおいてＮ
型シリコンウェハ１４が掘れることがないのでトランジ
スタの特性が悪化することもない。例えば、グラフトベ
ース領域２５とベース領域２０とがつながらないという
不具合もない。

【００３２】

【発明の効果】以上に詳述したように、本発明に係る半
導体装置の製造方法は、チェック用導電膜間の電気的な
導通をチェックすることにより、半導体素子形成領域全
体の導電膜のエッチング状態を正確に判断することがで
きる。

【００３３】さらに、導通が無い場合には、チェック用
導電膜間の絶縁膜の厚さを測定することによって、ドラ
イエッチングによる絶縁膜厚の減少分が算出され、絶縁
膜とポリシリコンのエッチングレートを考慮することに
より、オーバーエッチング量を推定し、次回以降、処理
するウェハに対するエッチング最適条件を決定できる。

【００３４】また、導通がある場合には、所定のエッチ
ング量が得られるまで、追加のドライエッチングを行う
か、または、チェック用導電膜間に残った導電膜の厚さ
を測定して追加エッチング量を決定し、追加のドライエ
ッチングを行うことにより、適量のドライエッチングを
施すことができる。

【００３５】以上の方法により、本発明では、ドライエ
ッチングの際、従来技術のような反応生成ガスの発光ス
ペクトルの変化の検出をするための大きなダミーパター
ンを必要とすることがなく、チップ収率を低下させるこ
とがない。また、半導体素子形成領域における半導体基
板の掘れも生じないので製造された半導体装置の特性の
悪化も生じない。

【図面の簡単な説明】

【図１】本発明に係る半導体装置（トランジスタ素子部
とチェックパターン部）の製造方法の各工程（ａ）〜
（ｅ）を説明するための断面図である。

【図２】本発明に係る半導体装置（トランジスタ素子
部）の製造方法の各工程（ｆ）〜（ｉ）を説明するため
の断面図である。

【図３】本発明に係る半導体装置の製造方法の途中工程
におけるチェックパターン部の形成状態を示す断面拡大
図及び平面図である。

【図４】従来の半導体装置の製造方法の各工程（ａ）〜
（ｄ）を説明するための断面図である。

【図５】従来の半導体装置の製造方法の各工程（ｅ）〜
（ｈ）を説明するための断面図である。

【符号の説明】

１１、２２ 窒化膜 １２ ボロンドープポリシリコン膜 １３、２１ 酸化膜 １４ Ｎ型シリコンウェハ １５、１６、１８、１９ フォトレジストパターン １７ ノンドープポリシリコン膜 １７ａ ノンドープポリシリコン膜 １７ｂ、１７ｃ チェック用導電膜（ノンドープポリシ
リコン膜） ２０ ベース領域 ２３ サイドウオール ２４ 砒素ドープポリシリコン膜 ２５ グラフトベース領域 ２６ エミッタ領域 ２７ エミッタ電極 ２８ ベース電極

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/3065 H01L 21/331 H01L 29/73

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 半導体基板上の半導体素子形成領域に導
   電膜を形成し、該導電膜の一部をドライエッチングによ
   って除去する工程を有する半導体装置の製造方法におい
   て、前記半導体素子形成領域の一部又は外部に絶縁膜を
   形成し、該絶縁膜上に導電膜を形成し、該導電膜上に互
   いに分離したフォトレジスト膜を形成し、前記ドライエ
   ッチングを行った後に、前記フォトレジスト膜を除去す
   ることにより、互いに分離したチェック用導電膜を形成
   し、該チェック用導電膜間の電気的な導通をチェックす
   る工程と、前記チェックする工程で電気的な導通がある
   場合には、前記チェック用導電膜間の導電膜の厚さを測
   定して、その測定結果を参考にして追加のドライエッチ
   ングを行う工程を、前記電気的な導通のチェックによる
   導通がなくなるまで繰り返す工程と、前記チェックする
   工程で電気的な導通が無い場合には、前記チェック用導
   電膜間の絶縁膜の厚さを測定して、その測定結果からオ
   ーバーエッチングの程度を推測する工程とを有して、該
   オーバーエッチングの程度を推測する工程で得たオーバ
   ーエッチング量に応じて、次のウエハの処理におけるエ
   ッチング条件の設定を変更することを特徴とする半導体
   装置の製造方法。