KR20090061112A - 박막 트랜지스터 및 이를 구비하는 액정 표시 장치 - Google Patents

박막 트랜지스터 및 이를 구비하는 액정 표시 장치 Download PDF

Info

Publication number
KR20090061112A
KR20090061112A KR1020070127965A KR20070127965A KR20090061112A KR 20090061112 A KR20090061112 A KR 20090061112A KR 1020070127965 A KR1020070127965 A KR 1020070127965A KR 20070127965 A KR20070127965 A KR 20070127965A KR 20090061112 A KR20090061112 A KR 20090061112A
Authority
KR
South Korea
Prior art keywords
electrode
gate electrode
gate
active layer
thin film
Prior art date
Application number
KR1020070127965A
Other languages
English (en)
Inventor
김용조
노상용
김성훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070127965A priority Critical patent/KR20090061112A/ko
Priority to US12/331,810 priority patent/US20090147169A1/en
Publication of KR20090061112A publication Critical patent/KR20090061112A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133502—Antiglare, refractive index matching layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133397—Constructional arrangements; Manufacturing methods for suppressing after-image or image-sticking
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 박막 트랜지스터 및 이를 구비하는 액정 표시 장치에 관한 것이다.
본 발명의 박막 트랜지스터는 적어도 일 측면에 굴곡 패턴이 형성된 게이트 전극과, 게이트 전극과 일부 중첩되는 소오스 전극과, 소오스 전극과 이격되며 게이트 전극과 일부 중첩되는 드레인 전극을 포함한다.
본 발명에 의하면, 게이트 전극의 적어도 일면을 굴곡 패턴으로 형성함으로써 굴곡 패턴에 인입된 광이 굴곡진 부분에서 반사되면서 소멸되도록 한다. 따라서, 활성층으로 인입되는 광이 줄어들게 되어 광 누설에 의한 단기 잔상과 오프 상태의 전류 증가를 방지할 수 있고 표시 능력을 향상시킬 수 있다
LCD, I-타입, 게이트 전극, 굴곡 패턴, 광 인입

Description

박막 트랜지스터 및 이를 구비하는 액정 표시 장치{Thin film transistor and liquid crystal display having the same}
본 발명은 액정 표시 장치에 관한 것으로, 특히 게이트 전극의 적어도 일 측면에 굴곡 패턴을 형성하여 활성층으로의 광 인입을 줄일 수 있는 박막 트랜지스터(Thin Film Transistor; TFT) 및 이를 구비하는 액정 표시 장치에 관한 것이다.
평판형 표시 장치의 하나인 액정 표시 장치(Liquid Crystal Display; LCD)는 게이트 라인, 데이터 라인, 화소 전극, 박막 트랜지스터 등이 형성된 하부 기판과 공통 전극 등이 형성된 상부 기판, 그리고 이들 사이에 형성된 액정층을 포함한다. 이러한 액정 표시 장치는 화소 전극 및 공통 전극에 전압을 인가하여 액정층에 전계를 생성하고, 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 백라이트로부터 입사되는 광의 편광을 제어함으로써 영상을 표시한다.
박막 트랜지스터는 게이트 전극, 소오스 전극 및 드레인 전극을 포함하고, 게이트 전극과 소오스 전극 및 드레인 전극 사이에 채널로 작용하는 활성층이 형성 된다. 그런데, 백라이트로부터 출사되는 광은 게이트 전극과 중첩되지 않는 소오스 전극 및 드레인 전극과 게이트 전극 사이의 게이트 절연막을 통해 활성층으로 인입된다. 이렇게 박막 트랜지스터내로 광이 인입되면 광 누설에 의한 단기 잔상이 발생되고, 오프 상태의 전류가 증가하게 된다. 오프 상태의 전류가 증가하게 되면 박막 트랜지스터의 전류-전압 곡선이 변동하게 되고, 이에 따라 누설 전류가 증가하여 발생하는 색빠짐 등의 현상이 발생된다. 또한, 오프 상태의 전류가 증가하게 되면 버티컬 크로스토크(vertical crosstalk)가 발생하게 된다.
박막 트랜지스터로 인입되는 광은 박막 트랜지스터의 디자인(design)과 밀접한 관계가 있다. 박막 트랜지스터는 소오스 전극을 데이터 라인으로부터 직각으로 분기시키는 I-타입과, 소오스 전극을 데이터 라인으로부터 U자형으로 분기시키는 U-타입으로 디자인된다. 그런데, U-타입의 경우 소오스 전극이 활성층과 완전히 중첩되고, I-타입의 경우 소오스 전극이 활성층과 일부 중첩된다. 따라서, U-타입이 I-타입보다 박막 트랜지스터로 광이 적게 인입되어 상기 문제점이 적게 발생되므로 최근에는 U-타입으로 박막 트랜지스터를 디자인하고 있다.
그런데, U-타입의 박막 트랜지스터는 게이트-소오스간 캐패시턴스(Cgs)가 변동하게 된다. 따라서, 킥백 전압(kickback voltage)이 변동되어 잔상과 플리커 현상 등의 표시 불량을 발생시키게 된다.
본 발명은 광 인입을 줄일 수 있는 박막 트랜지스터 및 이를 구비하는 액정 표시 장치를 제공한다.
본 발명은 소오스 전극 및 드레인 전극과 게이트 전극이 경계를 이루는 게이트 전극의 적어도 일부분에 굴곡 패턴을 형성하여 게이트 전극과 중첩되지 않은 소오스 전극 및 드레인 전극의 일부분으로부터 인입되는 광을 줄일 수 있는 박막 트랜지스터 및 이를 구비하는 액정 표시 장치를 제공한다.
본 발명은 게이트 전극의 굴곡 패턴에 인입된 광이 굴곡 패턴 사이에서 반사되면서 소멸되도록 하여 광 인입을 줄일 수 있는 박막 트랜지스터 및 이를 구비하는 액정 표시 장치를 제공한다.
본 발명의 일 양태에 따른 박막 트랜지스터는 적어도 일 측면에 굴곡 패턴이 형성된 게이트 전극; 상기 게이트 전극 상부에 형성된 게이트 절연막 및 활성층; 상기 게이트 전극과 일부 중첩되는 소오스 전극; 및 상기 소오스 전극과 이격되며, 상기 게이트 전극과 일부 중첩되는 드레인 전극을 포함한다.
상기 게이트 전극의 단면은 테이퍼 형상을 갖고, 상기 게이트 전극은 30° 내지 70°의 테이퍼 각도를 갖는다.
상기 굴곡 패턴은 상기 게이트 전극의 적어도 일 측면에 전체적으로 형성되 거나, 적어도 일 측면에 부분적으로 형성된다.
상기 굴곡 패턴은 상기 게이트 전극의 적어도 일 측면의 상기 소오스 전극 및 드레인 전극과 중첩되는 부분에 형성된다.
상기 굴곡 패턴은 상기 게이트 전극의 적어도 일 측면의 상기 소오스 전극 및 드레인 전극과 중첩되는 부분과, 상기 소오스 전극 및 드레인 전극 사이의 부분에 형성된다.
상기 굴곡 패턴은 마루 또는 골중 적어도 어느 하나가 20°내지 170°의 내각을 갖는다.
상기 굴곡 패턴의 내각이 작고, 상기 활성층과 상기 굴곡 패턴의 골 사이의 거리가 가까우며, 상기 활성층의 평행선과 상기 게이트 전극의 굴곡 패턴의 시작점 사이의 거리가 멀수록 상기 활성층으로 인입되는 광이 줄어든다.
상기 소오스 전극은 I자형으로 형성되고, 상기 소오스 전극은 상기 활성층과 일부 중첩된다.
상기 소오스 전극은 U자형으로 형성되고, 상기 소오스 전극은 상기 활성층과 완전 중첩된다.
본 발명의 다른 양태에 따른 액정 표시 장치는 일 기판상의 일 방향으로 연장 형성된 게이트 라인; 상기 게이트 라인으로부터 돌출 형성되며, 적어도 일 측면에 굴곡 패턴이 형성된 게이트 전극; 상기 게이트 라인 및 게이트 전극을 포함한 상기 기판 상부에 형성된 게이트 절연막; 상기 게이트 전극 상부의 상기 절연막 상 부에 형성된 활성층; 상기 게이트 라인과 교차되는 방향으로 연장 형성된 데이터 라인; 상기 데이터 라인으로부터 돌출 형성되며, 상기 게이트 전극과 일부 중첩되는 소오스 전극; 상기 게이트 전극과 일부 중첩되며, 상기 소오스 전극과 이격되어 형성된 드레인 전극; 및 상기 게이트 라인 및 데이터 라인 사이의 영역에 형성된 화소 전극을 포함한다.
상기 게이트 전극의 단면은 테이퍼 형상을 갖고, 상기 게이트 전극은 30° 내지 70°의 테이퍼 각도를 갖는다.
상기 굴곡 패턴은 상기 게이트 전극의 적어도 일 측면에 전체적으로 형성되거나 적어도 일 측면에 부분적으로 형성된다.
상기 굴곡 패턴은 마루 또는 골중 적어도 어느 하나가 20°내지 170°의 내각을 갖는다.
상기 소오스 전극은 상기 데이터 라인으로부터 수평 방향으로 연장 돌출된 부분과, 상기 수평 방향으로 연장 돌출된 부분으로부터 수직 방향으로 연장 돌출된 부분을 포함하고, 상기 소오스 전극은 상기 활성층과 일부 중첩된다.
상기 소오스 전극은 U자형으로 형성되고, 상기 소오스 전극은 상기 활성층과 완전 중첩된다.
상기 굴곡 패턴의 내각이 작고, 상기 활성층과 상기 굴곡 패턴의 골 사이의 거리가 가까우며, 상기 활성층의 평행선과 상기 게이트 전극의 굴곡 패턴의 시작점 사이의 거리가 멀수록 상기 활성층으로 인입되는 광이 줄어든다.
상기 일 기판과 대응되는 타 기판상에 부분적으로 형성된 블랙 매트릭스; 상 기 타 기판상의 상기 블랙 매트릭스 이외의 영역에 형성된 컬러 필터; 및 상기 블랙 매트릭스 및 컬러 필터를 포함한 전체 상부에 형성된 공통 전극을 더 포함한다.
본 발명에 의하면, 박막 트랜지스터의 게이트 전극과 소오스 전극 및 게이트 전극과 드레인 전극이 경계를 이루는 게이트 전극의 적어도 일 측면에 굴곡 패턴을 형성한다. 이렇게 게이트 전극의 적어도 일 측면에 굴곡 패턴을 형성하면 굴곡 패턴에 인입된 광이 굴곡 패턴 사이에서 반사되면서 소멸된다. 따라서, 활성층으로 인입되는 광이 줄어들게 되어 광 누설에 의한 단기 잔상과 오프 상태의 전류 증가를 방지할 수 있고, 결과적으로 액정 표시 장치의 특성, 특히 표시 능력을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 “상부에” 또는 “위에” 있다고 표현되는 경우는 각 부분이 다른 부분의 “바로 상부” 또는 “바로 위에” 있는 경우 뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.
도 1은 본 발명의 일 실시 예에 따른 액정 표시 장치의 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ' 라인을 따라 절취한 상태의 단면도이며, 도 3은 도 1의 Ⅱ-Ⅱ' 라인을 따라 절취한 상태의 단면도이다. 또한, 도 4는 박막 트랜지스터의 확대 평면도이다.
도 1, 도 2, 도 3 및 도 4를 참조하면, 본 발명의 일 실시 예에 따른 액정 표시 장치는 게이트 라인(110), 유지 전극 라인(120), 데이터 라인(140) 및 화소 전극(160)을 포함하는 하부 기판(100)과, 컬러 필터(220) 및 공통 전극(230)을 포함하는 상부 기판(200)과, 이들 사이에 형성된 액정층(미도시)을 포함한다.
하부 기판(100)은 기판(101) 상에 서로 소정 간격 이격되어 일 방향으로 연장 형성된 복수의 게이트 라인(110), 두 게이트 라인(110) 사이에 게이트 라인(110)과 평행하게 형성된 유지 전극 라인(120), 서로 소정 간격 이격되어 게이트 라인(110)과 교차되는 타 방향으로 연장 형성된 복수의 데이터 라인(140), 게이트 라인(110)과 데이터 라인(140)의 교차 영역으로 정의된 화소 영역에 형성된 화소 전극(160)을 포함한다. 또한, 하부 기판(100)은 게이트 라인(110)으로부터 돌출되어 형성되며 게이트 라인(110)과 평행한 두 면이 굴곡지게 형성된 게이트 전극(111), 데이터 라인(140)으로부터 직각으로 돌출되어 형성되며 게이트 전극(111)과 일부 중첩된 소오스 전극(141), 데이터 라인(140)으로부터 분리되어 소오스 전 극(141)과 이격되고 게이트 전극(111)과 일부 중첩된 드레인 전극(142)을 포함하는 박막 트랜지스터(T)를 포함한다.
게이트 라인(110)은 일 방향, 예를들어 가로 방향으로 연장되어 형성되며, 게이트 라인(110)의 일부가 상부 및 하부로 돌출되어 게이트 전극(111)이 형성된다. 또한, 게이트 라인(110)은 소정의 굴곡 패턴을 갖도록 형성될 수 있고, 게이트 전극(111)은 게이트 라인(110)의 상부 또는 하부로 돌출되어 형성될 수 있다.
게이트 전극(111)은 게이트 라인(110)과 평행한 적어도 일 측면, 바람직하게는 게이트 라인(110)과 평행한 두 측면에 굴곡 패턴(111a 및 111b)이 형성된다. 굴곡 패턴(111a 및 111b)은 게이트 전극(111) 바깥쪽으로 돌출되어 형성될 수 있고, 게이트 전극(111) 안쪽으로 인입되어 형성될 수 있다. 또한, 굴곡 패턴(111a 및 111b)는 게이트 전극(111) 바깥쪽과 안쪽으로 돌출 및 인입되어 형성될 수 있다. 그런데, 게이트 전극(111)의 굴곡 패턴(111a 및 111b)에 의해 개구율이 감소되지 않도록 굴곡 패턴(111a 및 111b)의 크기가 조절되는 것이 바람직하다. 또한, 굴곡 패턴(111a 및 111b)은 게이트 라인(110)과 평행한 게이트 전극(111)의 일 측면 및 타 측면에 전체적으로 형성될 수 있고, 일 측면 및 타 측면중에서 소오스 전극(141) 및 드레인 전극(142)과 중첩되는 부분만 형성될 수 있다. 또한, 굴곡 패턴(111a 및 111b)은 소오스 전극(141) 및 드레인 전극(142)과 중첩되는 부분과, 소오즈 전극(141) 및 드레인 전극(142) 사이의 부분에 형성될 수 있다. 또한, 게이트 전극(111)의 단면은 상부에서 하부로 갈수록 폭이 넓어지는 테이퍼(taper) 형상으로 형성되는 것이 바람직하며, 굴곡 패턴(111a 및 111b)의 단면 또한 테이퍼 형상 으로 형성되는 것이 바람직하다. 여기서, 게이트 전극(111) 및 굴곡 패턴(111a 및 111b)은 30°∼70°의 테이퍼 각도로 형성될 수 있다.
유지 전극 라인(120)은 두 게이트 라인(110) 사이에서 게이트 라인(110)과 평행하게 형성되며, 게이트 라인(110) 사이의 중앙부에 형성될 수도 있고, 일 게이트 라인(110)에 근접하게 형성될 수도 있다. 또한, 유지 전극 라인(120)은 게이트 라인(110)과 데이터 라인(140)이 교차하여 이루는 화소 영역에서 게이트 절연막(131)을 사이에 두고 화소 전극(180)과 함께 유지 캐패시터를 이룬다.
여기서, 게이트 라인(110) 및 유지 전극 라인(120)은 동일층상에 동일 공정으로 형성될 수 있다. 이들은 알루미늄(Al), 구리(Cu), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 및 몰리브덴(Mo) 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성될 수 있다. 또한, 이들은 단일층 뿐만 아니라 복수 금속층의 다중층으로 형성될 수 있다. 다중층으로 형성될 경우 물리적 성질이 다른 두개의 층, 예를들어 비저항이 낮은 물질로 형성된 층과 접촉 특성이 우수한 물질로 형성된 층을 포함할 수 있다. 비저항이 낮은 물질로 형성된 층은 신호 지연이나 전압 강하를 줄일 수 있도록 하기 위해 예를들면 알루미늄(Al) 계열, 은(Ag) 계열, 구리(Cu) 계열의 금속 물질로 형성될 수 있다. 접촉 특성이 우수한 물질로 형성된 층은 예를들어 크롬(Cr), 몰리브덴(Mo), 몰리브덴 합금, 탄탈륨(Ta) 또는 티타늄(Ti) 등으로 형성될 수 있다. 한편, 게이트 전극(111) 및 굴곡 패턴(111a 및 111b)은 Mo/Al의 이중층으로 형성할 수 있고, 이를 습식 식각하는 경우 약 30°의 테이퍼 각도가 얻어지고, 건식 식각하는 경우 약 70°의 테이퍼 각도가 얻어진다.
게이트 라인(110) 및 유지 전극 라인(120)을 포함한 전체 상부에 게이트 절연막(131)이 형성된다. 게이트 절연막(131)은 산화 실리콘(SiO2) 또는 질화 실리콘(SiNx) 등의 무기 절연막을 이용하여 단일층 또는 다중층으로 형성될 수 있다.
게이트 전극(111) 상부의 게이트 절연막(131) 상부의 소정 영역에는 제 1 반도체 물질로 이루어진 활성층(132)이 형성되며, 활성층(132)의 상부에는 제 2 반도체 물질로 이루어진 오믹 콘택층(133)이 형성된다. 활성층(132)은 게이트 전극(111)과 완전 중첩되도록 형성될 수 있고, 게이트 전극(111)과 일부 중첩되도록 형성될 수 있다. 즉, 활성층(132)은 게이트 전극(111)의 사이즈와 동일 사이즈로 형성될 수 있고, 게이트 전극(111)의 사이즈보다 작은 사이즈로 형성될 수 있다. 여기서, 제 1 반도체 물질은 비정질 실리콘 등을 포함하고, 제 2 반도체 물질은 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 등을 포함한다.
데이터 라인(140)은 게이트 라인(110)과 교차되는 방향, 예를들어 세로 방향으로 연장되어 형성된다. 또한, 데이터 라인(140)은 그 일부가 돌출 연장되어 소오스 전극(141)이 형성되며, 데이터 라인(140)으로부터 분리되고 소오스 전극(141)과 소정 간격 이격되어 드레인 전극(142)이 형성된다. 소오스 전극(141)은 데이터 라인(140)으로부터 수평 방향으로 연장 돌출된 후 직각으로 굴곡되어 다시 수직 방향으로 연장 돌출되어 형성된다. 즉, 소오스 전극(141)은 I-타입으로 형성된다. 또한, 소오스 전극(141)은 수직 연장된 부분이 게이트 전극(111) 상부를 지나도록 형 성되어 게이트 전극(111)과 일부 중첩된다. 그리고, 소오스 전극(141)은 수직 연장된 부분이 하나 형성될 수도 있고, 수직 연장된 부분이 둘 형성될 수 있다. 수직 연장된 부분이 하나 형성될 경우 데이터 라인(140)과 일부 중첩되도록 게이트 전극(111)이 형성될 수 있다. 이 경우 데이터 라인(140)으로부터 돌출된 부분 뿐만 아니라 데이터 라인(140)의 일부분이 소오스 전극(141)으로 작용한다. 또한, 소오스 전극(141)의 수직 연장된 부분이 둘 형성될 경우 게이트 전극(111)은 소오스 전극(141)의 수직 연장된 두 부분과 일부 중첩되도록 형성되며 데이터 라인(140)과는 중첩되지 않도록 형성될 수 있다. 여기서, 소오스 전극(141)의 수평 연장 부분이 데이터 라인(140)과 이루는 내각은 직각을 이루는 것이 바람직하고, 수평 연장 부분과 수직 연장 부분이 이루는 내각 또한 직각을 이루는 것이 바람직하다. 그리고, 소오스 전극(141)의 수평 연장 부분과 수직 연장 부분의 활성층(132) 및 오믹 콘택층(133) 상에 소오스 전극(141)과 이격되도록 드레인 전극(142)이 형성된다.
소오스 전극(141), 드레인 전극(142)을 포함한 데이터 라인(140)은 게이트 라인(110) 및 유지 전극 라인(120)을 형성하기 위해 이용하는 물질을 이용하여 형성할 수 있으며, 단일층 뿐만 아니라 다층으로 형성할 수 있다. 또한, 데이터 라인(140)은 소정의 굴곡 패턴으로 형성될 수 있다.
박막 트랜지스터(T)는 게이트 라인(110)에 공급되는 신호에 응답하여 데이터 라인(140)에 공급되는 화소 신호가 화소 전극(160)에 충전되도록 한다. 따라서, 박막 트랜지스터(T)는 게이트 라인(110)에 연결된 게이트 전극(111)과, 데이터 라인(140)에 연결된 소오스 전극(141)과, 화소 전극(160)에 연결된 드레인 전극(142) 과, 게이트 전극(111)과 소오스 전극(141) 및 드레인 전극(142) 사이에 순차적으로 형성된 게이트 절연막(131), 활성층(132) 및 오믹 콘택층(133)을 포함한다. 이때, 오믹 콘택층(133)은 채널부를 제외한 게이트 절연막(131) 상에 형성될 수 있다.
보호막(150)은 박막 트랜지스터(T) 및 데이터 라인(140)을 포함한 전체 상부에 형성된다. 보호막(150)은 무기 절연막 또는 유기 절연막으로 형성될 수 있는데, 산화 실리콘(SiO2)막과 질화 실리콘(SiNx)막을 포함하는 무기 절연막으로 형성하는 것이 바람직하다. 또한, 보호막(150)의 소정 영역이 제거되어 콘택홀이 형성되는데, 드레인 전극(142)의 일부를 노출시키는 제 1 콘택홀(151)과, 유지 전극 라인(120) 상부의 게이트 절연막(131)의 일부를 노출시키는 제 2 콘택홀(152)이 형성된다.
보호막(150) 상부에는 화소 전극(160)이 형성된다. 화소 전극(160)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전 물질로 형성된다. 화소 전극(150)은 제 1 콘택홀(151)을 통해 드레인 전극(142)과 연결된다. 또한, 화소 전극(150)은 제 2 콘택홀(152)을 통해 게이트 절연막(131)을 사이에 두고 유지 전극 라인(120)과 유지 캐패시터를 이룬다. 한편, 화소 전극(160)은 액정의 배열 방향을 조정하기 위한 도메인 규제 수단으로 절개 패턴(미도시) 또는 돌기(미도시)가 형성될 수 있다. 이때, 화소 전극(160)의 절개 패턴(미도시)은 후술할 공통 전극(230)의 절개 패턴(미도시)과 함께 액정층을 다수의 도메인으로 분할하기 위해 형성될 수 있다.
상부 기판(200)은 제 2 절연 기판(201) 상에 형성된 블랙 매트릭스(210)와, 컬러 필터(220)와, 공통 전극(230)을 포함한다.
블랙 매트릭스(210)는 화소 영역 이외의 영역, 예를들어 하부 기판(200)의 게이트 라인(110), 데이터 라인(140), 박막 트랜지스터(T)에 대응되는 상부 기판(200) 상에 형성된다. 블랙 매트릭스(210)는 화소 영역 이외의 영역으로 빛이 새는 것과 인접한 화소 영역들 사이의 광 간섭을 방지한다. 또한, 블랙 매트릭스(210)는 검은색 안료가 첨가된 감광성 유기 물질로 이루어진다. 검은색 안료로는 카본 블랙이나 티타늄 옥사이드 등을 이용한다.
컬러 필터(220)는 블랙 매트릭스(210)를 경계로 하여 적색(R), 녹색(G) 및 청색(B) 필터가 반복되어 형성된다. 컬러 필터(220)는 광원으로부터 조사되어 액정층(미도시)을 통과한 빛에 색상을 부여하는 역할을 하며, 감광성 유기 물질로 형성될 수 있다.
공통 전극(230)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전 물질로 형성되며, 블랙 매트릭스(210) 및 컬러 필터(220)를 포함한 절연 기판(201) 상부에 형성된다. 공통 전극(230)에는 절개 패턴(미도시)이 형성될 수도 있는데, 공통 전극(230)의 절개 패턴(미도시)은 화소 전극(160)의 절개 패턴(미도시)과 함께 액정층을 다수의 도메인으로 나누는 역할을 한다.
상기한 바와 같이 게이트 전극(111)의 적어도 일 측면에 굴곡 패턴(111a 및 111b)을 형성하는 본 발명에 따라 박막 트랜지스터(T)내로 인입되는 광을 줄어드는 이유를 도면을 이용하여 종래의 경우와 비교 설명하면 다음과 같다. 여기서, 도 5는 종래의 굴곡 패턴을 형성하지 않은 게이트 전극을 이용하는 경우의 광 인입을 설명하기 위한 박막 트랜지스터의 개략 단면도이고, 도 6은 본 발명의 일 실시 예에 따른 굴곡 패턴이 형성된 게이트 전극을 포함하는 박막 트랜지스터의 부분 확대 평면도이고, 도 7은 도 6의 Ⅲ-Ⅲ' 라인을 절취한 단면도이다. 즉, 도 7은 일 굴곡 패턴(111a)의 가로 방향의 단면도이다.
도 5를 참조하면, 백라이트로부터 출사된 광은 금속 물질로 이루어진 게이트 전극(111), 소오스 전극(141) 및 드레인 전극(142)에 의해 반사된다. 그런데, 게이트 전극(111)과 중첩되지 않고 게이트 전극(111)과 인접하는 소오스 전극(141) 및 드레인 전극(142)의 영역, 즉 소오스 전극(141) 및 드레인 전극(142)의 경사진 영역(A)에서 반사된 광은 일 부분이 게이트 전극(111)과 소오스 전극(141) 및 드레인 전극(142) 사이에서 반사되면서 활성층(132)으로 인입된다. 그런데, 활성층(132)으로 인입되는 광은 반사되는 횟수가 증가할수록 많이 소멸된다. 따라서, 활성층(132)으로 인입되는 광을 줄이기 위해서는 활성층(132)과 게이트 전극(111)의 측면 사이를 멀게하면 되는데, 이를 위해 활성층(132)의 면적을 줄이거나 게이트 전극(111)의 면적을 증가시켜야 한다. 그런데, 활성층(132)의 면적이 줄면 채널의 면적이 줄게 되고, 게이트 전극(111)의 면적이 증가하면 개구율이 저하된다.
이에 비해, 본 발명은 게이트 전극의 적어도 일면, 바람직하게는 일 측면 및 타 측면에 굴곡 패턴을 형성하여 입사되는 광을 줄이는데, 이렇게 하면 개구율을 줄이지 않으면서 활성층으로 인입되는 광을 줄일 수 있다. 이를 도 6 및 도 7을 이용하여 설명하면 다음과 같다.
도 6 및 도 7을 참조하면, 백라이트로부터 출사된 광이 굴곡 패턴(111a)과 중첩되지 않는 소오스 전극(141) 및 드레인 전극(142)의 일 부분(B)에 의해 반사되어 굴곡 패턴(111a) 상부면으로 입사된다. 그런데, 굴곡 패턴(111a) 상부면으로 입사된 광은 굴곡 패턴(111a)의 상부면과 소오스 전극(141)의 하부면, 굴곡 패턴(111a) 상부면과 드레인 전극(142)의 상부면 사이에서 반사된다. 또한, 굴곡 패턴(111a)이 상부에서 하부로 갈수록 폭이 넓어지는 테이퍼 형상으로 형성되기 때문에 광이 굴곡 패턴(111a) 밖으로 유출되지 못하고 이들 사이에서 반사를 반복한다. 이러한 반복적인 반사에 의해 광이 소멸된다. 그런데, 굴곡 패턴(111a)의 폭이 넓은 부분에서는 광이 굴곡 패턴(111a)의 내각(θ)의 1/2 각도로 활성층(132)으로 인입된다.
여기서, 게이트 전극(111)의 굴곡 패턴(111a)의 마루와 골 사이의 높이, 즉 상부 꼭지점과 하부 꼭지점 사이의 높이를 h, 활성층(132)과 굴곡 패턴(111a)의 골, 즉 하부 꼭지점 사이의 거리를 r, 굴곡 패턴(111a)의 마루와 마루, 즉 상부 꼭지점과 상부 꼭지점 사이의 거리를 d, 활성층(132)의 평행선과 굴곡 패턴(111a)이 형성되지 않은 가상의 게이트 전극(111) 사이의 거리를 t, 그리고 굴곡 패턴(111a)의 내각을 θ라고 하고, 굴곡 패턴(111a)이 형성되지 않을 경우 활성층(132)으로 인입되는 광량을 IO라 하면 박막 트랜지스터의 활성층(132)으로 θ/2의 각도로 광이 입사되기 때문에 굴곡 패턴(111a)에서 유출되는 광량은 하기 [수학식 1]로 구해진다.
Figure 112007088808788-PAT00001
또한, θ/2로 입사하는 광의 거리는 하기 [수학식 2]로 구해진다.
Figure 112007088808788-PAT00002
따라서, 박막 트랜지스터의 활성층(132)으로 입사되는 전체 광량은 상기 [수학식 1] 및 [수학식 2]에 의해 하기 [수학식 3]으로 구해진다.
Figure 112007088808788-PAT00003
예를들어 게이트 전극(111)의 굴곡 패턴(111a)의 높이(h)가 4㎛, 활성층(132)과 굴곡 패턴(111a)의 하부 꼭지점 사이의 거리(r)가 2㎛, 굴곡 패턴(111a)의 폭, 즉 굴곡 패턴(111a)의 상부 꼭지점과 하부 꼭지점 사이의 거리(d)가 2㎛, 활성층(132)의 평행선과 게이트 전극(111) 일 측면의 굴곡 패턴(111a) 시작점 사이의 거리(t)가 4㎛, 그리고 굴곡 패턴(111a)의 내각(θ)이 28°일 경우 [수학식 3] 에 의해 계산하면 0.028IO가 계산된다. 따라서, 굴곡 패턴(111a)을 형성하지 않는 종래보다 활성층(132)으로 인입되는 광은 97.2% 감소된다. 또다른 예로 상기 조건에서 굴곡 패턴(111a)의 상부 꼭지점과 하부 꼭지점 사이의 거리(d)를 3㎛, 굴곡 패턴(111a)의 내각(θ)을 41°로 변경할 경우 [수학식 3]에 의해 계산하면 0.043IO가 계산된다. 따라서, 굴곡 패턴(111a)을 형성하지 않는 종래보다 활성층(132)으로 인입되는 광은 95.7% 감소된다. 상기 두가지 예는 굴곡 패턴(111a)이 게이트 전극(111)의 바깥쪽과 안쪽으로 돌출 및 인입되어 개구율을 굴곡 패턴(111a)을 형성하지 않는 경우와 동일하게 유지하는 경우이다.
그러나, 굴곡 패턴(111a)에 의해 개구율이 줄어들 경우, 즉, 굴곡 패턴(111a)이 게이트 전극(111)의 바깥쪽으로 인출되어 형성된 경우 동일 개구율을 유지할 경우보다 활성층(132)으로 인입되는 광을 더 줄일 수 있다. 예를들어 활성층(132)과 굴곡 패턴(111a)의 하부 꼭지점 사이의 거리(r)를 4㎛, 활성층(132)의 수평선과 게이트 전극(111) 일 측면의 굴곡 패턴(111a)의 시작점 사이의 거리(t)를 4㎛, 그리고 굴곡 패턴(111a)의 내각(θ)을 28°로 변경할 경우 [수학식 3]에 의해 계산하면 0.014IO가 계산된다. 따라서, 굴곡 패턴(111a)을 형성하지 않는 종래보다 활성층(132)으로 인입되는 광은 98.6% 감소된다. 또다른 예로 상기의 조건에서 활성층(132)과 굴곡 패턴(111a)의 하부 꼭지점 사이의 거리(r)를 4㎛, 굴곡 패턴(111a)의 상부 꼭지점과 하부 꼭지점 사이의 거리(d)를 3㎛, 그리고 굴곡 패턴(111a)의 내각(θ)을 41°로 변경할 경우 [수학식 3]에 의해 계산하면 0.021IO가 계산된다. 따라서, 굴곡 패턴(111a)을 형성하지 않는 종래보다 활성층(132)으로 인입되는 광은 97.9% 감소된다.
상기로부터 본 발명에 따른 게이트 전극(111)의 굴곡 패턴(111a)은 활성층(132)과 굴곡 패턴의 하부 꼭지점 사이의 거리(r)와 활성층(132)의 수평선과 게이트 전극(111) 일 측면의 굴곡 패턴(111a)이 시작점 사이의 거리(t)가 동일할 경우 굴곡 패턴의 각도(θ)가 170°이하에서 종래보다 활성층(132)으로 인입되는 광을 줄일 수 있다. 또한, 굴곡 패턴의 각도(θ)가 좁을수록, 활성층(132)과 굴곡 패턴의 하부 꼭지점 사이의 거리(r)가 멀수록 활성층(132)에 인입되는 광을 줄일 수 있고, 활성층(132)의 수평선과 게이트 전극(111) 일 측면의 굴곡 패턴(111a)이 시작점 사이의 거리(t)가 가까울수록 활성층(132)으로 인입되는 광을 줄일 수 있다. 여기서, 굴곡 패턴의 각도(θ)에 따라 굴곡 패턴(111a)의 높이(h) 및 굴곡 패턴(111a) 사이의 거리(d)가 결정된다. 즉, 굴곡 패턴의 각도(θ)가 줄어들면 굴곡 패턴의 높이(h)가 증가하고 굴곡 패턴(111a) 사이의 거리(d)가 줄어들게 된다. 반면, 굴곡 패턴의 각도(θ)가 증가하면 굴곡 패턴의 높이(h)가 줄어들고 굴곡 패턴(111a) 사이의 거리(d)가 증가하게 된다. 따라서, 활성층(132)으로 인입되는 광의 양을 계산하는 상기 수학식들에는 굴곡 패턴의 높이(h) 및 굴곡 패턴의 거리(d)는 계산에 이용되지 않는다.
한편, 상기 게이트 전극(111)의 굴곡 패턴(111a)은 다양한 형태로 형성할 수 있는데, 도 8에 도시된 바와 같이 삼각뿔 형태의 굴곡 패턴의 각도(θ)를 줄여 조밀하게 형성하는 경우, 도 9에 도시된 바와 같이 타원형으로 굴곡 패턴을 형성하는 경우, 도 10에 도시된 바와 같이 불규칙 삼각 패턴으로 형성하는 경우 등이 모두 가능하다. 즉, 활성층(132)으로 인입되는 광을 줄일 수 있는 게이트 전극의 굴곡 패턴(111a)이 모두 가능하다.
또한, 굴곡 패턴을 형성하는 게이트 전극은 I-타입 박막 트랜지스터 뿐만 아니라 U-타입 박막 트랜지스터에도 적용할 수 있다. 즉, 도 11에 도시된 바와 같이 소오스 전극(141)을 U자형으로 형성하고, 소오스 전극(141)을 활성층(132)과 모두 중첩되도록 형성한다고 하더라도 소오스 전극(141) 사이에 형성되는 드레인 전극(142)의 게이트 전극(111)과 중첩되지 않은 일 영역에서 광이 인입된다. 따라서, 드레인 전극(142)과 중첩되는 게이트 전극(111)의 일 측면의 일부 또는 드레인 전극(142)과 중첩되는 게이트 전극(111)의 일 측면의 전체면에 굴곡 패턴(111a)을 형성할 수 있다. 이 경우에도 굴곡 패턴(111a)은 규칙적은 삼각뿔 형태, 불규칙적인 삼각뿔 형태 또는 타원형 형태등 광 인입을 방지할 수 있는 모든 굴곡 패턴이 가능하다.
도 1은 본 발명의 일 실시 예에 따른 액정 표시 장치의 평면도.
도 2는 도 1의 Ⅰ-Ⅰ' 라인을 따라 절취한 상태의 단면도.
도 3은 도 1의 Ⅱ-Ⅱ' 라인을 따라 절취한 상태의 단면도.
도 4는 본 발명의 일 실시 예에 따른 박막 트랜지스터의 확대 평면도.
도 5는 종래의 활성층으로의 광 인입을 설명하기 위한 박막 트랜지스터의 개략 단면도.
도 6은 본 발명의 일 실시 예에 따른 게이트 전극 굴곡 패턴의 확대 평면도.
도 7은 도 6의 Ⅲ-Ⅲ' 라인을 따라 절취한 상태의 단면도.
도 8 내지 도 11은 본 발명에 따른 게이트 전극 굴곡 패턴의 다양한 변형 예에 따른 평면도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 게이트 라인 111 : 게이트 전극
111a 및 111b : 굴곡 패턴 131 : 게이트 절연막
132 : 활성층 133 : 오믹 콘택층
140 : 데이터 라인 141 : 소오스 전극
142 : 드레인 전극 150 : 보호막
160 : 화소 전극

Claims (23)

  1. 적어도 일 측면에 굴곡 패턴이 형성된 게이트 전극;
    상기 게이트 전극 상부에 형성된 게이트 절연막 및 활성층;
    상기 게이트 전극과 일부 중첩되는 소오스 전극; 및
    상기 소오스 전극과 이격되며, 상기 게이트 전극과 일부 중첩되는 드레인 전극을 포함하는 박막 트랜지스터.
  2. 제 1 항에 있어서, 상기 게이트 전극의 단면은 테이퍼 형상을 갖는 박막 트랜지스터.
  3. 제 2 항에 있어서, 상기 게이트 전극은 30° 내지 70°의 테이퍼 각도를 갖는 박막 트랜지스터.
  4. 제 2 항에 있어서, 상기 굴곡 패턴은 상기 게이트 전극의 적어도 일 측면에 전체적으로 형성되거나, 적어도 일 측면에 부분적으로 형성된 박막 트랜지스터.
  5. 제 4 항에 있어서, 상기 굴곡 패턴은 상기 게이트 전극의 적어도 일 측면의 상기 소오스 전극 및 드레인 전극과 중첩되는 부분에 형성된 박막 트랜지스터.
  6. 제 4 항에 있어서, 상기 굴곡 패턴은 상기 게이트 전극의 적어도 일 측면의 상기 소오스 전극 및 드레인 전극과 중첩되는 부분과, 상기 소오스 전극 및 드레인 전극 사이의 부분에 형성된 박막 트랜지스터.
  7. 제 4 항에 있어서, 상기 굴곡 패턴은 마루 또는 골중 적어도 어느 하나가 20°내지 170°의 내각을 갖는 박막 트랜지스터.
  8. 제 7 항에 있어서, 상기 굴곡 패턴의 내각이 작고, 상기 활성층과 상기 굴곡 패턴의 골 사이의 거리가 가까우며, 상기 활성층의 평행선과 상기 게이트 전극의 굴곡 패턴의 시작점 사이의 거리가 멀수록 상기 활성층으로 인입되는 광이 줄어드는 박막 트랜지스터.
  9. 제 1 항에 있어서, 상기 소오스 전극은 I자형으로 형성된 박막 트랜지스터.
  10. 제 9 항에 있어서, 상기 소오스 전극은 상기 활성층과 일부 중첩되는 박막 트랜지스터.
  11. 제 1 항에 있어서, 상기 소오스 전극은 U자형으로 형성된 박막 트랜지스터.
  12. 제 11 항에 있어서, 상기 소오스 전극은 상기 활성층과 완전 중첩되는 박막 트랜지스터.
  13. 일 기판상의 일 방향으로 연장 형성된 게이트 라인;
    상기 게이트 라인으로부터 돌출 형성되며, 적어도 일 측면에 굴곡 패턴이 형성된 게이트 전극;
    상기 게이트 라인 및 게이트 전극을 포함한 상기 기판 상부에 형성된 게이트 절연막;
    상기 게이트 전극 상부의 상기 절연막 상부에 형성된 활성층;
    상기 게이트 라인과 교차되는 방향으로 연장 형성된 데이터 라인;
    상기 데이터 라인으로부터 돌출 형성되며, 상기 게이트 전극과 일부 중첩되는 소오스 전극;
    상기 게이트 전극과 일부 중첩되며, 상기 소오스 전극과 이격되어 형성된 드레인 전극; 및
    상기 게이트 라인 및 데이터 라인 사이의 영역에 형성된 화소 전극을 포함하는 액정 표시 장치.
  14. 제 13 항에 있어서, 상기 게이트 전극의 단면은 테이퍼 형상을 갖는 액정 표시 장치.
  15. 제 14 항에 있어서, 상기 게이트 전극은 30° 내지 70°의 테이퍼 각도를 갖는 액정 표시 장치.
  16. 제 15 항에 있어서, 상기 굴곡 패턴은 상기 게이트 전극의 적어도 일 측면에 전체적으로 형성되거나 적어도 일 측면에 부분적으로 형성된 액정 표시 장치.
  17. 제 16 항에 있어서, 상기 굴곡 패턴은 마루 또는 골중 적어도 어느 하나가 20°내지 170°의 내각을 갖는 액정 표시 장치.
  18. 제 17 항에 있어서, 상기 소오스 전극은 상기 데이터 라인으로부터 수평 방향으로 연장 돌출된 부분과, 상기 수평 방향으로 연장 돌출된 부분으로부터 수직 방향으로 연장 돌출된 부분을 포함하는 액정 표시 장치.
  19. 제 18 항에 있어서, 상기 소오스 전극은 상기 활성층과 일부 중첩되는 액정 표시 장치.
  20. 제 17 항에 있어서, 상기 소오스 전극은 U자형으로 형성된 액정 표시 장치.
  21. 제 20 항에 있어서, 상기 소오스 전극은 상기 활성층과 완전 중첩되는 액정 표시 장치.
  22. 제 17 항에 있어서, 상기 굴곡 패턴의 내각이 작고, 상기 활성층과 상기 굴곡 패턴의 골 사이의 거리가 가까우며, 상기 활성층의 평행선과 상기 게이트 전극의 굴곡 패턴의 시작점 사이의 거리가 멀수록 상기 활성층으로 인입되는 광이 줄어드는 액정 표시 장치.
  23. 제 13 항에 있어서, 상기 일 기판과 대응되는 타 기판상에 부분적으로 형성된 블랙 매트릭스;
    상기 타 기판상의 상기 블랙 매트릭스 이외의 영역에 형성된 컬러 필터; 및
    상기 블랙 매트릭스 및 컬러 필터를 포함한 전체 상부에 형성된 공통 전극을 더 포함하는 액정 표시 장치.
KR1020070127965A 2007-12-11 2007-12-11 박막 트랜지스터 및 이를 구비하는 액정 표시 장치 KR20090061112A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070127965A KR20090061112A (ko) 2007-12-11 2007-12-11 박막 트랜지스터 및 이를 구비하는 액정 표시 장치
US12/331,810 US20090147169A1 (en) 2007-12-11 2008-12-10 Thin film transistor and liquid crystal display including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070127965A KR20090061112A (ko) 2007-12-11 2007-12-11 박막 트랜지스터 및 이를 구비하는 액정 표시 장치

Publications (1)

Publication Number Publication Date
KR20090061112A true KR20090061112A (ko) 2009-06-16

Family

ID=40721259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070127965A KR20090061112A (ko) 2007-12-11 2007-12-11 박막 트랜지스터 및 이를 구비하는 액정 표시 장치

Country Status (2)

Country Link
US (1) US20090147169A1 (ko)
KR (1) KR20090061112A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204406009U (zh) * 2015-03-09 2015-06-17 京东方科技集团股份有限公司 阵列基板和显示装置
US11112634B1 (en) * 2020-04-07 2021-09-07 Tcl China Star Optoelectronics Technology Co., Ltd. Substrate and display device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100710282B1 (ko) * 2000-12-29 2007-04-23 엘지.필립스 엘시디 주식회사 박막트랜지스터 및 그 제조방법
KR100887997B1 (ko) * 2002-12-26 2009-03-09 엘지디스플레이 주식회사 기생 용량 편차가 최소화된 액정 표시 장치용 박막트랜지스터
KR100519372B1 (ko) * 2002-12-31 2005-10-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100997968B1 (ko) * 2003-10-13 2010-12-02 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법

Also Published As

Publication number Publication date
US20090147169A1 (en) 2009-06-11

Similar Documents

Publication Publication Date Title
JP4450834B2 (ja) アクティブマトリクス基板およびそれを備えた表示装置
US8670098B2 (en) Liquid crystal display panel and manufacturing method of the same
KR101269002B1 (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
US8803147B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of manufacturing the same
US8300166B2 (en) Display panel and method of manufacturing the same
KR20020042898A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101323412B1 (ko) 액정표시장치 및 그 제조 방법
KR101420731B1 (ko) 박막 트랜지스터 기판 및 이를 구비하는 액정 표시 장치
KR101374078B1 (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
US7679711B2 (en) LCD device having a first panel with a flat surface plate-like portion and a bar like second portion, with a spacer between the first and a second panel contacting the flat surface plate-like first portion, and overlapping pixel electrode without overlapping signal lines disposed in the bar-like second portion
US8378944B2 (en) Array substrate for in-plane switching mode liquid crystal display device
KR101041088B1 (ko) 반사-투과형 어레이 기판과, 이의 제조 방법 및 이를 갖는액정 표시 장치
KR101423970B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100508000B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101310381B1 (ko) 수평 전계형 액정표시장치
US20120169984A1 (en) Display substrate and method of manufacturing the same
CN111458938B (zh) 显示装置和有源矩阵基板
KR101402047B1 (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
KR100652063B1 (ko) 액정표시소자 및 그 제조방법
KR20090061112A (ko) 박막 트랜지스터 및 이를 구비하는 액정 표시 장치
KR101189143B1 (ko) 횡전계형 액정표시장치
KR101330399B1 (ko) 액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법
KR20080073573A (ko) 액정패널과 이의 제조방법
KR20080003075A (ko) 액정표시장치 및 그 제조방법
JP2007225860A (ja) アクティブマトリクス基板およびそれを備えた液晶表示装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid