CN1734334A - 液晶显示器件及其制造方法 - Google Patents

液晶显示器件及其制造方法 Download PDF

Info

Publication number
CN1734334A
CN1734334A CNA2005100777641A CN200510077764A CN1734334A CN 1734334 A CN1734334 A CN 1734334A CN A2005100777641 A CNA2005100777641 A CN A2005100777641A CN 200510077764 A CN200510077764 A CN 200510077764A CN 1734334 A CN1734334 A CN 1734334A
Authority
CN
China
Prior art keywords
pixel electrode
conductive layer
electrode
grid
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100777641A
Other languages
English (en)
Other versions
CN100460966C (zh
Inventor
朴容仁
柳俊锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1734334A publication Critical patent/CN1734334A/zh
Application granted granted Critical
Publication of CN100460966C publication Critical patent/CN100460966C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种制造LCD器件的方法，包括提供第一和第二基板；在第一基板上形成具有源区、漏区及沟道区的有源层；第一和第二绝缘层；第一和第二导电层；形成暴露源区和漏区的接触孔；在第一基板上形成第三导电层；暴露第二导电层，形成通过接触孔与源区和漏区电性连接的源极和漏极；及在第一和第二基板之间形成液晶层。

Description

液晶显示器件及其制造方法
技术领域
本发明涉及一种液晶显示(LCD)器件及其制造方法，特别涉及一种LCD器件及其制造方法，通过减少用于制造多晶硅薄膜晶体管的掩模数量简化制造工艺并提高生产率。
背景技术
最近，随着信息显示技术的研究和发展及使用便携式(移动)信息介质的需求与日俱增，正在积极地研究一种能够替代现有的显示器件CRT的轻薄膜型平板显示器(FPD)并使其商业化。
FPD中，特别是LCD，一种通过使用液晶的光学各向异性特性而产生图像的器件，表现了其极高的清晰度、彩色显示功能及图像质量，因此其常用于笔记本电脑、台式机监视器等中。
液晶显示面板包括滤色片基板，即第一基板；阵列基板，即第二基板；及在滤色片基板及阵列基板之间形成的液晶层。
使用薄膜晶体管(TFT)作为液晶显示器件的开关器件，及使用非晶硅薄膜或多晶硅薄膜作为TFT的沟道层。
在LCD器件的制造过程中，需要多轮掩模工序(即，光刻工序)制造包括TFT的阵列基板，因此需要一种减少掩模工序数量的方法以提高生产率。
通常使用的LCD器件结构现在将参考图1进行说明。
图1所示为通常使用的LCD的阵列基板的部分平面图。虽然实际的阵列基板包括M×N个像素，N条栅线及M条数据线互相交叉，但为了说明，图1仅示出一个像素。
如图所示，栅线16及数据线17垂直及水平放置在阵列基板10上以限定一个像素区。在栅线16及数据线17的交叉点处形成作为开关器件的TFT。在各像素区内形成像素电极18。
TFT包括连接至栅线16的栅极21、连接至数据线17的源极22、及连接至像素电极18的漏极23。TFT还包括第一绝缘膜(未示出)、第二绝缘膜(未示出)，以绝缘栅极21和源极/漏极22和23；以及有源图案24以通过在栅极21施加栅电压而在源极22与漏极23之间形成导电沟道。
通过在第一及第二绝缘膜上形成的第一接触孔40A，源极22电性连接至有源图案24的源区，漏极23电性连接至有源图案24的漏区。
在漏极23上形成具有第二接触孔40B的第三绝缘膜(未示出)，以使得漏极23与像素电极18通过第二接触孔40B电性连接。
上述阵列基板的制造工艺现将参考图2A至2F做出说明。
图2A至2F为沿图1中的线I-I’提取的阵列基板制造工序的顺序截面图。这里的TFT为使用多晶硅作为沟道层的多晶硅TFT。
如图2A所示，通过使用光刻工艺(第一掩模工艺)在基板10上形成作为多晶硅薄膜的有源图案24。
接着，如图2B所示，第一绝缘膜15A及导电金属材料顺序沉积在其上形成有有源图案24的基板10的整个表面上，然后，通过使用光刻工艺(第二掩模工艺)对导电金属材料有选择地构图以在有源图案24上方形成栅极21而第一绝缘膜15A插入其中。
这以后，通过使用栅极21作为掩模，向有源图案24的特定区域内注入高浓度杂质离子，形成p+型或n+型源/漏区24A和24B。形成的源/漏区24A和24B用于欧姆接触源极/漏极(以后说明)。
然后，如图2C所示，第二绝缘膜15B设置在其上形成有栅极21的基板10的整个表面，接着，通过光刻工艺(第三掩模工艺)去除第一及第二绝缘膜15A和15B的一部分以形成使得源区/漏区24A和24B的一部分暴露的第一接触孔40A。
接下来，如图2D所示，导电金属材料沉积在基板10的整个表面然后通过光刻工艺(第四掩模工艺)在其上形成图案以形成通过第一接触孔40A与源区24A相连接的源极22及与漏区24B相连接的漏极23。在这种情况下，组成源极22的一部分导电金属层沿一个方向延伸以形成数据线17。
接着，如图2E所示，第三绝缘膜15C沉积在基板10的整个表面，然后，通过光刻工艺(第五掩模工艺)形成第二接触孔40B使得漏极23的一部分暴露。
最后，如图2F所示，透明导电金属材料沉积在其上形成有第三绝缘膜15C的基板10的整个表面上，然后通过光刻工艺(第六掩模工艺)形成图案以形成通过第二接触孔40B与漏极23相连接的像素电极18。
如上所述，在制造包括多晶硅TFT的阵列基板过程中，需要总共六轮光刻工艺以形成有源图案、栅极、第一接触孔、源极/漏极、第二接触孔及像素电极。
光刻工艺是一种将在掩模上所形成的图案转移到沉积有薄膜的基板上以形成所需要的图案的过程，包括多个过程例如提供感光液、曝光及显影过程。因此，这些繁多的光刻工艺降低了生产率并严重导致了所制造的TFT性能恶化的可能。
特别是，设计形成图案的掩模价格昂贵，因此在工艺生产中所使用的掩模数量的增加将导致制造费用相应地提高。
发明内容
因此，本发明的一个优点在于提供一种LCD器件及其制造方法，该方法能够通过同时形成栅极、数据线及像素电极以减少在制造薄膜晶体管(TFT)中使用的掩模数量。
本发明的另一优点在于提供一种LCD器件及其制造方法，能够在进行源极/漏极构图的同时去除暴露像素电极的栅金属以防止由于像素电极边缘的底切(undercut)引起的与漏极断开的缺陷。
为达到本发明的如具体表达和概括描述的这些及其他的一些优点及发明的目的，提供了一种用于制造LCD器件的方法，包括：提供第一及第二基板；在第一基板上形成具有源域、漏域及沟槽域的有源层；在第一基板上形成第一绝缘层；在第一基板上形成第一和第二导电层；通过在第一和第二导电层上形成图形以形成栅极、栅线及像素电极；在第一基板上形成第二绝缘层；通过移除第一和第二绝缘层的一部分及移除像素电极上部的第二绝缘层以形成使源域和漏域的一部分曝光的接触孔；在第一基板上形成第三导电层；利用在第三导电层上形成图案及使像素电极上部的第二导电层曝光，形成通过接触孔与源域和漏域电性连接的源极和漏极；及在第一和第二基板之间形成液晶层。
为了达到上述优点，本发明还提供了一种制造LCD器件的方法，包括：提供第一和第二基板；在第一基板上形成有源层；在第一基板上形成第一绝缘层；形成具有包含第一和第二导电层的双层结构的栅极、栅线和像素电极；形成使有源层和像素电极的一部分曝光的第二绝缘层；利用在第三导电层上形成图案及使第一导电层的像素电极曝光以形成通过接触孔与有源层的一部分电性连接的源极和漏极；及在第一和第二基板之间形成液晶层。
为了达到上述优点，本发明又提供了一种液晶显示(LCD)器件，包括：第一和第二基板；第一基板上的有源层；第一基板上的第一绝缘层；栅极、栅线和像素电极，栅极、栅线具有第一和第二导电层，像素电极具有第一导电层；第一基板上的第二绝缘层，该第二绝缘层具有接触孔；第一基板上的源极和漏极，该源极通过接触孔与源域相连接及漏极通过接触孔与漏域相连接；及在第一和第二基板之间的液晶层。
所附的附图结合构成说明书的一部分，更清楚的表明本发明的前述及其它的目的、特征、方面及优点。
附图说明
所附的附图被包括用来提供对本发明的进一步理解，并结合构成说明书的一部分，示出本发明的各种实施方式，而且与下面的描述一起用来解释本发明的原理。在附图中：
图1所示为常用LCD器件的阵列基板一部分的平面图；
图2A至2F所示为沿图1中的线I-I’提取的阵列基板制造工序的顺序截面图；
图3所示为根据本发明第一实施方式的LCD器件的阵列基板一部分的平面图；
图4A至4D所示为沿图3中的线III-III’提取的阵列基板制造工序的顺序截面图；
图5A至5D所示为根据本发明第一实施方式同时形成图4B和4C中的栅极、栅线和像素电极的工艺；
图6A至6D所示为根据本发明第二实施方式的阵列基板制造工序的顺序截面图；
图7A至7D所示为根据本发明第二实施方式的阵列基板制造工序的顺序平面图；
图8A至8D为根据本发明第二实施方式形成图6B至6D中的栅极、栅线和像素电极的截面图。
具体实施方式
现将结合附图详细描述本发明的LCD器件及其制造方法的优选实施例。
图3所示为根据本发明第一实施方式的LCD器件的阵列基板的一部分平面图，尤其示出了包括薄膜晶体管(TFT)的一个像素。虽然实际的LCD器件包括M×N个像素，N条栅线及M条数据线互相交叉，但为了方便说明在图3中仅示出一个像素。
在该实施例中，以使用多晶硅薄膜作为沟道层的多晶硅TFT作为举例说明，本发明并不局限于此，非晶硅薄膜也可以用作TFT的沟道层。
如图所示，栅线116和数据线117垂直和水平放置在阵列基板110上，以限定一个像素区。另外，在栅线116和数据线117的交叉点处形成作为开关器件的TFT，而且，在像素区中形成与TFT相连并与滤色片基板(未示出)的公共电极一起驱动液晶的像素电极150B。
TFT包括与栅线116相连接的栅极121、与数据线117相连接的源极122及与像素电极150B相连接的漏极123。另外，TFT还包括第一和第二绝缘膜(未示出)以绝缘栅极121和源极/漏极122和123，以及有源图案124用于通过在栅极121施加的栅电压而在源极122和漏极123之间形成导电沟道。
通过在第一和第二绝缘膜上形成的接触孔140，源极122的一部分与有源图案124的源区电性连接及漏极123的一部分与有源图案124的漏区电性连接。源极122的另一部分与数据线117相连接以形成数据线117的一部分并且漏极123的另一部分延伸至像素区以与像素电极150B电性连接。
由栅金属形成的导电图案160B’(即构成栅极121和数据线116的导电金属)保留在像素电极150B的边缘，并且通过在同一层上同时形成像素极150B以及栅极121和数据线116，能够减少用于制造TFT的掩模数量，现详细描述阵列基板的制造工艺。
图4A至4D所示为沿图3中的线III-III’提取的阵列基板制造工艺的顺序截面图。
如图4A所示，通过使用光刻工艺(第一掩模工艺)在由例如玻璃的透明绝缘材料制成的基板110上形成作为硅层的有源图案124。
在这种情况下，可以在基板110上形成作为二氧化硅(SiO2)膜的缓冲层，其上可形成有源图案124。该缓冲层用于防止在制造工序中玻璃基板110上存在的例如钠(Na)离子的杂质渗透到上层。
硅层能够形成为非晶硅薄膜或结晶的硅薄膜，并且在本发明中，通过使用结晶的多晶硅薄膜形成TFT。通过在基板上形成非晶硅薄膜后使用多种结晶方法可形成多晶硅薄膜，下面做出说明。
首先，非晶硅薄膜可通过多种方法沉积形成，其中典型的方法为低压化学汽相沉积(LPVCD)及等离子增强化学汽相沉积(PECVD)。
之后，为了去除存在于非晶硅薄膜中的氢原子，执行脱氢工序，然后在其上进行结晶。为了结晶非晶硅薄膜，可使用固相结晶法(SPC)使非晶硅薄膜结晶，该方法是在高温炉中对非晶薄膜进行高温处理或使用激光对其进行准分子激光退火处理(ELA)。
在激光结晶法中，ELA经常使用脉冲形式的激光，并且最近，正在研究使晶粒横向(平行方向)生长的显著改善结晶特性的连续横向固化(sequentiallateral solidification)法(SLS)。
SLS利用了晶粒在垂直方向朝液相硅和固相硅的交界面生长的事实。通过适当控制激光能量和激光辐射范围，使晶粒横向生长到一定长度，可以增大硅晶粒的尺寸。
图4B和4C示出了根据本发明第一实施方式同时形成栅极、栅线和像素电极的工艺，现参考图5A到5D进行说明。
如图5A所示，在其上形成有有源图案124的基板110上的整个表面依次形成第一绝缘膜115A即栅绝缘膜、第一导电膜150和第二导电膜160。
为形成像素电极，第一导电膜150由具有极好传导性能的透明导电材料，例如氧化铟锡(ITO)或氧化铟锌(IZO)形成，而为了形成栅极和栅线，第二导电膜160由低阻的不透明导电材料如铝、铝合金、钨、铜、铬、钼等形成。
其次，如图5B(或图4B)所示，为形成栅极121、栅线116和像素电极150B，通过使用光刻工艺(第二掩模工艺)对第二导电膜160和第一导电膜150有选择地进行构图。
栅极121包括形成为透明的第一导电膜的第一栅极图案150A、形成为不透明的第二导电膜的第二栅极图案160A，并且与像素电极150B形状相同的形成为不透明第二导电膜的像素电极图案160B保留在由透明第一导电膜形成的像素电极150B上。
然后，再通过使用栅极121作为掩模将杂质离子(即掺杂剂)注入到有源图案124的一定区域内以形成源区124A和漏区124B，即，欧姆接触层。在这种情况下，栅极121作为离子阻挡层，防止掺杂剂(dopant)渗透到有源图案124的沟道区124C中。
有源图案124的电特性能够随所注入的掺杂剂的类型而改变，并且如果所注入的掺杂剂为第三族元素例如硼(B)，则形成P型TFT，而如果注入的掺杂剂为五族元素例如磷(P)，则形成N型TFT。
离子注入工序之后，可以开始执行激活所注入的掺杂剂的工序。
之后，如图5C所示，第二绝缘膜115B沉积在其上形成有栅极121、栅线116和像素电极150B的基板110的整个表面上，以形成由感光材料例如光刻胶制成的感光膜170。
为了具有高孔径比，第二绝缘膜115B可由透明有机绝缘材料例如苯并环丁稀(BCB)或丙烯酸数脂形成。
然后，如图5D所示，通过光刻工艺(第三掩模工艺)将光照射到感光膜上，将曝光的感光膜170显影以形成感光膜图案170’，从而形成接触孔并打开像素电极区。
接着，通过使用感光膜图案170’作为掩模，去除第二绝缘膜115B和第一绝缘膜115A的一部分以形成使得有源图案124的源区/漏区124A和124B的一部分暴露的一对接触孔140，与此同时，去除第二绝缘膜115B和像素电极区上的形成为第二导电膜的像素电极图案160B，使得由透明导电材料形成的作为第一导电膜的像素电极150B的表面暴露。
由于光刻设备和掩模之间存在对准余量，打开的像素电极区向内偏离像素电极150B一定距离，留下了像素电极150B边缘的上部形成作为第二导电膜的第二导电膜图案160B’。
不使用掩模而是使用第二绝缘膜115B的图案(或感光膜图案170’)去除保留在像素电极150B上部的像素电极图案160B，这样在接触孔140形成的同时能够打开像素电极去，在这种情况下，就会过度蚀刻第二导电膜即像素电极图案160B，因此在位于像素电极150B边缘上部的第二绝缘膜115B与第二导电膜图案160B’之间的边界处就会产生底切。
之后，如图4C所示，去除感光膜图案170’然后执行两次光刻工艺以形成栅极121、栅线116和像素电极150B。
接下来，如图4D所示，第三导电膜沉积在基板110的整个表面然后通过光刻工艺(第四掩模工艺)在其上形成图案以形成通过接触孔140与源区124A相连接的源极122和与漏区124B相连接的漏极123。
源极122的一部分沿一个方向延伸以形成数据线117，并且漏极123的一部分沿像素电极150B方向延伸以与像素电极150B相连接。
在根据本发明第一实施方式的阵列基板的制造过程中，在栅极、栅线和像素电极上同时形成图案并减少了形成接触孔的工序，这样其与常用的制造工序相比减少了两轮掩模工艺。因此，由于制造工序的简化和制造费用的减少而提高了生产率。
但是，如上所述，由于在位于像素电极150B边缘上部的第二导电膜图案160B’上产生的底切，可能无法使漏极123和像素电极150B相连接。
这样，在下面形成源极/漏极的工序中，为了防止由于第二导电膜图案的底切而无法连接漏极123和像素电极150B的缺陷，需要蚀刻第二导电膜以打开像素电极区。这将在本发明第二实施方式中详细说明。
图6A至6D所示为根据本发明第二实施方式的阵列基板制造工序的顺序截面图，图7A至7D所示为根据本发明第二实施方式的阵列基板制造工序的顺序平面图。
除了为防止在蚀刻第二绝缘膜和像素电极区的第二导电膜时由于第二导电膜图案上的底切而使漏极123和像素电极150B之间断开从而改变工艺的次序以外，第二实施例中LCD器件的制造工艺与第一实施例中相同。
参考图6A和7A，通过使用光刻工艺(第一掩模工艺)在由透明绝缘材料例如玻璃形成的基板210上形成作为硅层的有源图案224。
接着，如图6B和7B所示，第一绝缘膜215A、第一导电膜和第二导电膜在基板210的整个表面上顺序形成。
之后，通过使用光刻工艺(第二掩模工艺)对第二和第一导电膜有选择地构图以同时形成栅极221、栅线216和像素电极250B。
栅极221包括作为透明第一导电膜的第一栅极图案250A和作为不透明第二导电膜的第二栅极图案260A，与像素电极250B形状相同的作为不透明第二导电膜的像素电极图案260B保留在由透明第一导电膜形成的像素电极250B上。
之后，通过使用栅极221作为掩模，将杂质离子(即，掺杂剂)注入到有源图案224的特定区域中以形成源区224A和漏区224B，即欧姆接触层。
为了防止第一实施方式中由于第二导电膜图案的底切引起的漏极与像素电极断开，在第二实施方式中，在下述形成源极/漏极的工艺中蚀刻第二导电膜以打开像素电极区。这将通过下面的图6C和6D中进行详细描述。
如图6C和7C所示，第二绝缘膜215B沉积在其上形成有栅极221、栅线和像素电极250B的基板210的整个表面，然后通过光刻工艺(第三掩模工艺)对其构图以在源区/漏区224A和224B形成接触孔240并同时打开像素电极区。在该实施方式中，仅去除像素电极区的第二绝缘膜215B以留下在像素电极250B上部的由第二导电膜形成的像素电极图案260B。
第三掩模工艺将通过图8A至8D在下面详细描述。
首先，如图8A所示，在其上形成有第二绝缘膜215B的基板210的整个表面形成由感光材料例如光刻胶形成的第一感光膜270。
之后，如图8B所示，通过光刻工艺向第一感光膜270上照射光然后使曝光的第一感光膜270进行显影以形成第一感光膜图案270’，以形成接触孔并打开像素电极区。
接下来，通过使用第一感光膜图案270’作为掩模，去除第二绝缘膜215B和第一绝缘膜215A的一部分以形成使有源图案224的源区/漏区224A和224B的一部分暴露的一对接触孔240，同时去除像素电极区的第二绝缘膜215B以使作为第二导电膜的像素电极图案260B表面曝光。
之后，如图8C所示，第三导电膜280沉积在基板210的整个表面上，然后对源极/漏极构图而形成第二感光膜370。
这时，由于第三导电膜280直接沉积在像素电极去的像素电极图案250B的上部以电性连接像素电极图案250B，因此虽然通过蚀刻工艺(以后说明)去除了部分像素电极图案250B和第三导电膜280，但不会产生第一实施方式中漏极与像素电极之间断开的现象。
通过光刻工艺(第四掩模工艺)向第二感光膜370上照射光，然后将曝光的第二感光膜370显影以形成第二感光膜图案370’，从而限定源区/漏区并去除像素电极区的像素电极图案260B。
通过使用第二感光膜图案370’作为掩模去除第三导电膜280的一部分以同时形成通过接触孔240与源区224A相连接的源极222和与漏区224B相连接的漏极223，与此同时，去除像素电极区的像素电极图案260B以暴露作为透明第一导电膜的像素电极250B的表面。
在这种情况下，为了通过一次蚀刻工艺同时蚀刻构成源极/漏极222和223的第三导电膜及构成像素电极图案260B的第二导电膜，第二和第三导电膜可由相同的导电金属材料形成。
与本发明第一实施例的理由相同，没有被蚀刻的像素电极区的像素电极图案260B保留在像素电极250B边缘的上部，以形成第二导电膜图案260B’。
当去除保留在像素电极250B的上部、作为第二导电膜的像素电极图案260B时，同时形成源极/漏极222和223，虽然由于过度蚀刻第二导电膜引起在第二导电膜图案260B’边界处产生底切，但是由于漏极223和第二导电膜图案260B’互相连接，因此不会产生本发明第一实施方式中的漏极223与像素电极250B之间断开的缺陷。
之后，如图6D和7D所示，当去除第二感光膜图案370’时，形成栅极221、源极/漏极222和223以及像素电极250B。
这时，源极222的一部分沿一个方向中延伸以形成数据线217，漏极223的一部分朝向像素区延伸以与像素电极250B相连接。
如上所述，根据本发明的LCD器件及其制造方法具有许多优点。
即，例如由于在栅极和像素电极上同时构图，能够减少用于制造TFT的掩模数量，这样，就能够减少制造工序和成本。
另外，在通过第四掩模结构制造阵列基板的过程中，解决了当打开像素电极区时所产生的漏极和像素电极之间断开的缺陷，从而提高了生产率。
在不背离本发明精神及其实质的情况下，本发明还可有其它多种实施方式，应当理解，上述的实施例并不限于前述描述的任何细节，除非另外指出，其可以在所附权利要求的精神和限定的范围内广泛的构造，因此在权利要求及其等同范围内的所有改变和变型都应属于本发明所附的权利要求的保护范围。

Claims (30)

1、一种液晶显示器件的制造方法，包括：
提供第一和第二基板；
在所述第一基板上形成具有源区、漏区及沟道区的有源层；
在所述第一基板上形成第一绝缘层；
在所述第一基板上形成第一和第二导电层；
通过对所述第一和第二导电层上构图形成栅极、栅线及像素电极；
在所述第一基板上形成第二绝缘层；
通过去除所述第一和第二绝缘层的一部分及去除位于所述像素电极上部的第二绝缘层，形成暴露出所述源区和漏区的一部分的接触孔；
在所述第一基板上形成第三导电层；
通过对所述第三导电层构图并暴露位于所述像素电极上部的第二绝缘层，形成通过所述接触孔与所述源区和漏区电性连接的源极和漏极；及
在所述第一和第二基板之间形成液晶层。
2、根据权利要求1所述的方法，其特征在于：由硅层形成所述有源层。
3、根据权利要求2所述的方法，其特征在于：由结晶硅层形成所述硅层。
4、根据权利要求1所述的方法，其特征在于：通过对所述第一和第二导电层构图，使得所述栅极和栅线由具有第一和第二导电层的双层结构形成。
5、根据权利要求1所述的方法，其特征在于：通过对所述第一和第二导电层上构图，使得所述像素电极由第一导电层形成。
6、根据权利要求5所述的方法，其特征在于：所述像素电极的上部保留所述第二导电层的像素电极图案。
7、根据权利要求6所述的方法，其特征在于：去除所述像素电极上的第二绝缘层以暴露所述像素电极图案。
8、根据权利要求1所述的方法，其特征在于：所述第一或第二导电膜由氧化铟锡和氧化铟锌之一形成。
9、根据权利要求1所述的方法，其特征在于：所述第二导电层由铝、铝合金、钨、铜、铬和钼之一形成。
10、根据权利要求1所述的方法，其特征在于，还包括：对所述像素电极上的第二导电膜构图以在像素电极上部的外围暴露电性连接至所述漏极的第二导电层图案。
11、根据权利要求10所述的方法，其特征在于：当所述漏极的一部分电性连接至位于像素电极上的第二导电层图案时，对位于所述像素电极上的第三和第二导电膜构图。
12、根据权利要求1所述的方法，其特征在于：所述用于形成接触孔的掩模包括用于打开像素电极区的像素电极图案。
13、根据权利要求12所述的方法，其特征在于：使用掩模去除所述像素电极上的第二绝缘层，暴露出像素电极上的第二导电层。
14、根据权利要求1所述的方法，其特征在于，还包括：在形成所述栅极之后，通过使用栅极作为掩模将杂质离子注入到有源层的区域内形成源区和漏区。
15、根据权利要求1所述的方法，其特征在于：形成所述接触孔和去除像素电极上的第二绝缘层的步骤同时进行。
16、根据权利要求1所述的方法，其特征在于：形成所述源极和漏极及暴露所述像素极上的第二导电层的步骤同时进行。
17、一种制造液晶显示器件的方法，包括：
提供第一和第二基板；
在所述第一基板上形成有源层；
在所述第一基板上形成第一绝缘层；
形成包含第一和第二导电层的双层结构的栅极、栅线及像素电极；
形成暴露所述有源层的一部分和所述像素电极的第二绝缘层；
通过对所述第三导电层构图并暴露所述第一导电层的像素电极形成通过所述接触孔电性连接到所述有源层的一部分的源极和漏极；
在所述第一和第二基板之间形成液晶层。
18、根据权利要求17所述的方法，其特征在于：通过对所述第一和第二导电层构图由所述第一导电层形成像素电极。
19、根据权利要求18所述的方法，其特征在于：所述像素电极的上部保留有所述第二导电层的像素电极图案。
20、根据权利要求17所述的方法，其特征在于，所述形成第二绝缘层的步骤包括：
在所述第一基板上形成第二绝缘层；及
形成通过去除第一和第二绝缘层的一部分暴露所述有源层的源区和漏区的一部分的接触孔并且通过去除像素电极上的第二绝缘层暴露所述像素电极。
21、根据权利要求20所述的方法，其特征在于：形成所述接触孔与去除所述像素电极上的第二绝缘层的步骤同时进行。
22、根据权利要求17所述的方法，其特征在于：通过对所述像素电极上的第二导电层构图暴露该像素电极的第一导电层，使得保留所述第二导电层图案与位于像素电极上部边缘处的漏极保持电性连接。
23、一种液晶显示器件，包括：
第一和第二基板；
位于所述第一基板上的有源层；
位于所述第一基板上的第一绝缘层；
栅极、栅线和像素电极，所述栅极、栅线具有第一和第二导电层并且所述像素电极具有第一导电层；
位于所述第一基板上的第二绝缘层，该第二绝缘层具有接触孔；
位于所述第一基板上的源极和漏极，所述源极通过所述接触孔与源区相连接，并且所述漏极通过所述接触孔与漏区相连接；及
位于所述第一和第二基板之间的液晶层。
24、根据权利要求23所述的器件，其特征在于：所述像素电极上部的边缘保留有由所述第二导电层形成的第二导电层图案。
25、根据权利要求24所述的器件，其特征在于：所述漏极的一部分延伸到像素区并连接至位于所述像素电极上的第二导电层图案。
26、根据权利要求23所述的器件，其特征在于：所述像素电极由透明导电材料形成。
27、根据权利要求26所述的器件，其特征在于：所述透明导电材料包括氧化铟锡和氧化铟锌之一。
28、根据权利要求26所述的器件，其特征在于：所述栅极和栅线由在与所述像素电极相同的透明导电材料上形成不透明导电材料的双层结构形成。
29、根据权利要求28所述的器件，其特征在于：所述双层结构包括不透明导电材料和透明导电材料。
30、根据权利要求29所述的器件，其特征在于：所述不透明导电材料形成于所述透明材料之上。
CNB2005100777641A 2004-08-12 2005-06-24 液晶显示器件及其制造方法 Expired - Fee Related CN100460966C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040063590A KR101043992B1 (ko) 2004-08-12 2004-08-12 액정표시소자 및 그 제조방법
KR1020040063590 2004-08-12

Publications (2)

Publication Number Publication Date
CN1734334A true CN1734334A (zh) 2006-02-15
CN100460966C CN100460966C (zh) 2009-02-11

Family

ID=36076819

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100777641A Expired - Fee Related CN100460966C (zh) 2004-08-12 2005-06-24 液晶显示器件及其制造方法

Country Status (4)

Country Link
US (1) US7414691B2 (zh)
JP (1) JP4312177B2 (zh)
KR (1) KR101043992B1 (zh)
CN (1) CN100460966C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101878534B (zh) * 2008-01-21 2012-07-04 夏普株式会社 半导体装置和显示装置
CN104681587A (zh) * 2013-12-02 2015-06-03 三星显示有限公司 有机发光显示装置及其制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037322B1 (ko) * 2004-08-13 2011-05-27 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101073403B1 (ko) * 2004-09-09 2011-10-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
KR101298612B1 (ko) * 2010-10-12 2013-08-26 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법
CN103792745A (zh) 2012-10-30 2014-05-14 瀚宇彩晶股份有限公司 液晶显示面板
CN105047611B (zh) * 2015-09-09 2018-02-27 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2781706B2 (ja) * 1991-09-25 1998-07-30 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
CN100442532C (zh) * 1992-07-06 2008-12-10 株式会社半导体能源研究所 有源矩阵显示器件
KR970003717B1 (ko) 1993-07-16 1997-03-21 엘지반도체 주식회사 반도체 장치의 금속배선 형성방법
KR100297706B1 (ko) 1993-07-30 2001-10-24 윤종용 다결정실리콘박막트랜지스터
KR970008589B1 (ko) 1994-01-11 1997-05-27 주식회사 유공 글리콜에테르의 제조방법
KR970011966B1 (ko) 1994-10-12 1997-08-08 엘지전자 주식회사 브이씨알의 위상오차 검출에 의한 오토트랙킹 방법
KR100338480B1 (ko) * 1995-08-19 2003-01-24 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
JPH09113931A (ja) * 1995-10-16 1997-05-02 Sharp Corp 液晶表示装置
KR0175408B1 (ko) 1995-10-17 1999-02-18 김광호 액정표시장치용 박막 트랜지스터 기판의 제조방법
KR0161461B1 (ko) 1995-11-22 1999-01-15 김광호 폴리실리콘 박막트랜지스터 액정디스플레이 제조 방법
KR0177785B1 (ko) 1996-02-03 1999-03-20 김광호 오프셋 구조를 가지는 트랜지스터 및 그 제조방법
KR100192593B1 (ko) 1996-02-21 1999-07-01 윤종용 폴리 실리콘 박막 트랜지스터의 제조방법
KR0184509B1 (ko) 1996-05-22 1999-04-15 김광호 박막 트랜지스터 및 그 제조 방법
KR100538295B1 (ko) 1998-10-13 2006-03-07 삼성전자주식회사 폴리 실리콘 액정표시장치 구동장치
KR100541274B1 (ko) 1998-10-23 2006-03-09 삼성전자주식회사 박막트랜지스터
KR100500631B1 (ko) 1998-10-23 2005-11-25 삼성전자주식회사 박막트랜지스터의 제조방법_
KR100571037B1 (ko) 1998-11-06 2006-08-30 삼성전자주식회사 박막트랜지스터 소자 제조 방법
KR100278606B1 (ko) 1998-12-22 2001-03-02 윤종용 박막트랜지스터
KR100355713B1 (ko) 1999-05-28 2002-10-12 삼성전자 주식회사 탑 게이트 방식 티에프티 엘시디 및 제조방법
JP5020428B2 (ja) 1999-08-30 2012-09-05 三星電子株式会社 トップゲート形ポリシリコン薄膜トランジスター製造方法
KR100697262B1 (ko) 1999-08-30 2007-03-21 삼성전자주식회사 탑 게이트형 폴리실리콘 박막트랜지스터 기판의 제조방법
KR100697263B1 (ko) 1999-08-30 2007-03-21 삼성전자주식회사 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법
US6683666B1 (en) * 1999-11-11 2004-01-27 Samsung Electronics Co., Ltd. Reflective-transmission type thin film transistor liquid crystal display
KR100307456B1 (ko) 1999-12-08 2001-10-17 김순택 박막 트랜지스터의 제조 방법
KR100307457B1 (ko) 1999-12-09 2001-10-17 김순택 박막 트랜지스터의 제조 방법
KR100307459B1 (ko) 1999-12-14 2001-10-17 김순택 박막트랜지스터 제조방법
KR100693246B1 (ko) 2000-06-09 2007-03-13 삼성전자주식회사 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법
KR20020009188A (ko) 2000-07-25 2002-02-01 윤종용 반도체 제조에서의 식각 방법
KR100414225B1 (ko) 2000-09-19 2004-01-07 삼성전자주식회사 패널 배선을 이용하여 데이터를 전송하는 액정 디스플레이장치
KR100590264B1 (ko) 2001-03-02 2006-06-15 삼성에스디아이 주식회사 오프셋영역을 갖는 씨모스 박막 트랜지스터 및 그의제조방법
KR100437473B1 (ko) 2001-03-02 2004-06-23 삼성에스디아이 주식회사 엘디디 구조를 갖는 씨모스 박막 트랜지스터 및 그의제조방법
KR100582724B1 (ko) 2001-03-22 2006-05-23 삼성에스디아이 주식회사 평판 디스플레이 장치용 표시 소자, 이를 이용한 유기전계발광 디바이스 및 평판 디스플레이용 표시 소자의제조 방법
KR100686331B1 (ko) 2001-04-04 2007-02-22 삼성에스디아이 주식회사 평판 디스플레이 장치용 박막 트랜지스터의 제조 방법
KR100600845B1 (ko) 2001-04-12 2006-07-14 삼성에스디아이 주식회사 평판 표시장치 제조 방법
KR100437475B1 (ko) 2001-04-13 2004-06-23 삼성에스디아이 주식회사 평판 디스플레이 장치용 표시 소자 제조 방법
KR100774561B1 (ko) 2001-07-13 2007-11-08 삼성전자주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 이용한 유기전계발광 디바이스
KR100542982B1 (ko) 2001-10-09 2006-01-20 삼성에스디아이 주식회사 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법
JP4302347B2 (ja) * 2001-12-18 2009-07-22 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
JP4021194B2 (ja) 2001-12-28 2007-12-12 シャープ株式会社 薄膜トランジスタ装置の製造方法
KR100878201B1 (ko) * 2002-03-21 2009-01-13 삼성전자주식회사 액정 표시 장치
KR20040049541A (ko) * 2002-12-06 2004-06-12 삼성전자주식회사 액정 표시 장치 및 이의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101878534B (zh) * 2008-01-21 2012-07-04 夏普株式会社 半导体装置和显示装置
CN104681587A (zh) * 2013-12-02 2015-06-03 三星显示有限公司 有机发光显示装置及其制造方法
CN104681587B (zh) * 2013-12-02 2019-03-22 三星显示有限公司 有机发光显示装置及其制造方法

Also Published As

Publication number Publication date
KR101043992B1 (ko) 2011-06-24
CN100460966C (zh) 2009-02-11
US20060033854A1 (en) 2006-02-16
US7414691B2 (en) 2008-08-19
JP4312177B2 (ja) 2009-08-12
JP2006053533A (ja) 2006-02-23
KR20060014868A (ko) 2006-02-16

Similar Documents

Publication Publication Date Title
CN1275075C (zh) 薄膜晶体管阵列基板及其制造方法
CN1309034C (zh) 底栅控制型多晶硅薄膜晶体管的制造方法
CN1734334A (zh) 液晶显示器件及其制造方法
CN1773354A (zh) 一种液晶显示器件及其制造方法
KR101282897B1 (ko) 폴리실리콘 박막트랜지스터 및 그 제조방법
CN1288477C (zh) 液晶显示器件的阵列基板及其制造方法
CN102654698B (zh) 液晶显示器阵列基板及其制造方法、液晶显示器
CN1991539A (zh) 液晶显示器件及其制造方法
CN1845341A (zh) 薄膜晶体管及其制造方法
CN1610110A (zh) 显示器件的薄膜晶体管基板及其制造方法
CN1551367A (zh) 薄膜晶体管阵列基板及其制造方法
CN1991456A (zh) 液晶显示器及其制造方法
JP2010271718A (ja) Ｔｆｔ−ｌｃｄアレイ基板およびその製造方法
CN1495477A (zh) 显示器基板、液晶显示器和制造该液晶显示器的方法
CN1716065A (zh) 液晶显示器件的焊盘结构及其制作方法
CN1991549A (zh) 共平面开关模式液晶显示器件的阵列基板及其制造方法
CN102902111B (zh) 形成透明电极以及制造液晶显示装置的阵列基板的方法
CN1992237A (zh) 薄膜晶体管基板的制造方法
CN1277150C (zh) 液晶显示板的制造方法
CN1866083A (zh) 液晶显示器件的阵列基板及其制造方法
CN1668967A (zh) 垂直排列模式液晶显示器
CN1747171A (zh) 薄膜晶体管阵列基板及其制造方法
CN102832169A (zh) 阵列基板及其制备方法、显示器件
WO2021077674A1 (zh) 阵列基板的制作方法及阵列基板
CN101038925A (zh) 薄膜晶体管面板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090211

Termination date: 20210624

CF01 Termination of patent right due to non-payment of annual fee