CN105047611B - 阵列基板及其制作方法、显示装置 - Google Patents

阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN105047611B
CN105047611B CN201510571512.8A CN201510571512A CN105047611B CN 105047611 B CN105047611 B CN 105047611B CN 201510571512 A CN201510571512 A CN 201510571512A CN 105047611 B CN105047611 B CN 105047611B
Authority
CN
China
Prior art keywords
active layer
drain electrode
layer
substrate
disconnected portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510571512.8A
Other languages
English (en)
Other versions
CN105047611A (zh
Inventor
宋博韬
黄寅虎
邹志翔
杨成绍
尹炳坤
万云海
马骏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510571512.8A priority Critical patent/CN105047611B/zh
Publication of CN105047611A publication Critical patent/CN105047611A/zh
Application granted granted Critical
Publication of CN105047611B publication Critical patent/CN105047611B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种阵列基板及其制作方法和一种显示装置，所述阵列基板的制作方法包括：形成包括有源层的图形；形成包括源极和漏极的图形，所述源极和漏极均与所述有源层电连接，所述漏极包括对应于有源层所在区域的连接部和该连接部以外的非连接部，所述非连接部的至少一部分与阵列基板的衬底接触；形成钝化层；在钝化层的对应于所述非连接部的位置形成第一过孔，所述第一过孔将所述非连接部的边界的至少一部分露出，并使得所述非连接部被所述第一过孔露出的部分不超出所述非连接部与衬底接触的部分。本发明能够减少漏极悬空的现象发生。

Description

阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，具体涉及一种阵列基板及其制作方法、一种包括所述阵列基板的显示装置。
背景技术
在阵列基板中，每个像素单元内设置有薄膜晶体管和像素电极，薄膜晶体管的源极和数据线相连，薄膜晶体管的漏极和像素电极相连，当薄膜晶体管的栅极施加扫描信号时，源极和漏极导通，从而将数据线上的数据电压信号传输至像素电极。在阵列基板的制作工艺中，制作完源漏极之后，会形成钝化层，并对钝化层进行干法刻蚀形成过孔，像素电极通过所述过孔与漏极相连。随着高分辨率产品的发展，为了提高开口率，通常将源漏极的宽度制作得较窄，并使得过孔的孔径大于漏极的宽度，以保证像素电极与漏极的电连接。漏极下方通常设置有绝缘层，由于干法刻蚀时存在一定的横向刻蚀现象，且刻蚀过孔时不可避免地会出现过刻蚀现象，因此，很容易导致漏极下方的绝缘层也被刻蚀掉一部分，使得漏极发生悬空，从而容易导致漏极发生断裂，造成产品不良。
发明内容
本发明的目的在于提供一种阵列基板及其制作方法、一种包括所述阵列基板的显示装置，以防止制作过孔时漏极发生悬空。
为了实现上述目的，本发明提供一种阵列基板的制作方法，包括：
形成包括有源层的图形；
形成包括源极和漏极的图形，所述源极和漏极均与所述有源层电连接，所述漏极包括对应于有源层所在区域的连接部和该连接部以外的非连接部，所述非连接部的至少一部分与阵列基板的衬底接触；
形成钝化层；
在钝化层的对应于所述非连接部的位置形成第一过孔，所述第一过孔将所述非连接部的边界的至少一部分露出，并使得所述非连接部被所述第一过孔露出的部分不超出所述非连接部与衬底接触的部分。
优选地，所述制作方法还包括在所述形成包括有源层的图形的步骤之前进行的：
形成包括栅极的图形和栅绝缘层；
所述制作方法还包括在所述形成包括有源层的图形的步骤之后进行的：
形成贯穿所述栅绝缘层的第二过孔，以使得所述非连接部的至少一部分通过所述第二过孔与衬底接触。
优选地，所述第一过孔在衬底上的正投影不超出所述第二过孔在衬底上的正投影。
优选地，所述有源层为氧化物半导体，所述制作方法还包括在所述形成包括有源层的图形的步骤和所述形成包括源极和漏极的图形的步骤之间进行的：
形成刻蚀阻挡层；
在所述刻蚀阻挡层上对应于源极的位置和对应于漏极的连接部的位置分别形成第三过孔，以使所述源极和漏极的连接部分别相应的第三过孔与所述有源层相连。
优选地，所述形成贯穿栅绝缘层的第二过孔的步骤在所述形成刻蚀阻挡层的步骤之后进行，以使所述第二过孔同时贯穿所述刻蚀阻挡层和所述栅绝缘层。
相应地，本发明还提供一种阵列基板，包括衬底和设置在该衬底上的薄膜晶体管，所述薄膜晶体管包括栅极、与该栅极绝缘间隔的有源层、与该有源层电连接的源极和漏极，所述漏极包括对应于有源层所在区域的连接部和该连接部以外的非连接部，所述非连接部的至少一部分与所述衬底接触，所述阵列基板还包括覆盖所述薄膜晶体管的钝化层，所述钝化层对应于所述非连接部的位置设置有第一过孔，所述第一过孔将所述非连接部的边界的至少一部分露出，并且所述非连接部被所述第一过孔露出的部分不超出所述非连接部与所述衬底接触的部分。
优选地，所述薄膜晶体管的栅极位于有源层与所述衬底之间，所述薄膜晶体管的栅极和有源层之间设置有栅绝缘层，所述栅绝缘层上设置有第二过孔，所述非连接部的至少一部分通过第二过孔与衬底接触。
优选地，所述第二过孔在衬底上的正投影超过所述第一过孔在衬底上的正投影。
优选地，所述薄膜晶体管的有源层为氧化物半导体，所述薄膜晶体管的源极、漏极和有源层之间设置有刻蚀阻挡层，所述刻蚀阻挡层对应于源极的位置和对应于漏极的连接部的位置均设置有第三过孔，所述源极和漏极的连接部分别通过相应的第三过孔与所述有源层相连，所述第二过孔同时贯穿所述刻蚀阻挡层和所述栅绝缘层。
相应地，本发明还提供一种显示装置，包括本发明提供的上述阵列基板。
本发明中，非连接部的至少一部分直接与衬底接触，且所述非连接部被第一过孔露出的部分不超出所述非连接部与衬底接触的部分，而衬底的耐刻蚀程度大于绝缘层，因此，对钝化层刻蚀以形成第一过孔时，对非接触部下方的衬底影响较小，减少漏极悬空现象的发生，从而减小了漏极断裂的发生，保证了产品的质量。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1是本发明的实施例中形成栅极和栅绝缘层的示意图；
图2是形成有源层的示意图；
图3是形成刻蚀阻挡层、第二过孔和第三过孔示意图；
图4是形成源极和漏极的示意图；
图5是形成钝化层和第一过孔的示意图；
图6是形成像素电极的示意图；
图7是未设置像素电极的阵列基板的俯视示意图之一；
图8是未设置像素电极的阵列基板的俯视示意图之二；
图9是未设置像素电极的阵列基板的俯视示意图之三。
其中，附图标记为：101、衬底；102、栅极、103、栅绝缘层；104、有源层；105、刻蚀阻挡层；105a、第二过孔；105b、第三过孔；106、漏极；107、源极；108、钝化层；108a、第一过孔；112、栅线；117、数据线、109、像素电极。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
作为本发明的一方面，提供一种阵列基板的制作方法，包括：
形成包括有源层103的图形，如图2所示；
形成包括源极和漏极的图形，所述源极和漏极均与所述有源层电连接，所述漏极包括对应于有源层所在区域的连接部和该连接部以外的非连接部，所述非连接部的至少一部分与阵列基板的衬底接触；
形成钝化层；
在钝化层108的对应于所述非连接部的位置形成第一过孔108a，如图5所示，第一过孔108a将非连接部的边界的至少一部分露出，并使得所述非连接部被并使得所述非连接部被第一过孔108a露出的部分不超出所述非连接部与衬底101接触的部分。也就是说，第一过孔108a在衬底101上的正投影不超出漏极106与衬底101接触部分在衬底101上的正投影，即第一过孔108a露出的部分是与衬底直接接触的。
对于底栅型薄膜晶体管，所述连接部即为漏级的位于有源层正上方的部分，对于顶栅型薄膜晶体管，所述连接部即为漏级的位于有源层正下方的部分。
所述第一过孔用于将后续形成的像素电极与漏极相连。为了提高开口率，所述第一过孔采用半搭孔设置，如图7至9所示，第一过孔将非连接部的边界的至少一部分露出，即漏极的宽度较小，可以将第一过孔制作得较大。这种情况下，采用干法刻蚀的方式形成第一过孔时，由于干法刻蚀不仅会在纵向上对钝化层刻蚀，而且还会在横向发生刻蚀，因此，当漏极的非连接部下方存在绝缘层时，很容易发生过刻蚀并将非连接部下方的绝缘层刻蚀掉一部分，导致漏极悬空，从而影响产品质量。而本发明中，非连接部的至少一部分直接与衬底接触，且所述非连接部被第一过孔露出的部分不超出所述非连接部与衬底接触的部分，而衬底的耐刻蚀程度大于绝缘层，因此，对钝化层刻蚀以形成第一过孔时，对非接触部下方的衬底影响较小，减少漏极悬空现象的发生，从而减小了漏极断裂的发生，保证了产品的质量。
具体地，形成有源层的步骤可以通过构图工艺进行，具体步骤包括：首先形成半导体材料层和光刻胶层，然后对光刻胶层进行曝光并显影，以保留预定区域的光刻胶，再对半导体材料层进行刻蚀，以将未覆盖光刻胶的部分刻蚀掉，保留预定区域的半导体材料层，保留下来的半导体材料层即形成为有源层，最后将剩余的光刻胶去除即可。
作为本发明的一种具体实施方式，所述制作方法还包括在所述形成包括有源层的图形的步骤之前进行的：
形成包括栅极102的图形和栅绝缘层103，如图1所示；
所述制作方法还包括在所述形成包括有源层的图形的步骤之后进行的：形成贯穿所述栅绝缘层103的第二过孔，以使得所述非连接部的至少一部分通过所述第二过孔与衬底接触。
形成栅极102的同时还可以形成栅线112，制作时首先形成栅金属层，然后通过对栅金属层进行构图工艺，形成栅极102和栅线112的图形，如图7至9所示；形成源极107和漏极106的同时还可以形成数据线117，制作时首先形成源漏金属层，然后对源漏金属层进行构图工艺，形成源极107、漏极106和数据线117的图形，如图7至9所示，具体构图工艺与形成有源层时的构图工艺相同，这里不再赘述。
具体地，所述第一过孔在衬底上的正投影不超出所述第二过孔在衬底上的正投影，以保证漏极被第一过孔露出的部分不超过漏极与衬底接触的部分。
本发明对第一过孔和第二过孔的大小、形状、相对位置等均不做限定，只要漏极106通过第一过孔108a露出的部分不超出漏极106通过第二过孔105a与衬底101接触的部分即可。例如，如图7所示，第二过孔105a的多个边界均超出了第一过孔108a的边界，或者，或者，如图8和图9所示，第二过孔105a的一条边界与第一过孔108a的一条边界平齐，其余边界均超出了第一过孔的边界。
具体地，本发明中的有源层可以为氧化物半导体，如，铟锌氧化物(IZO)、铟镓锌氧化物(IGZO)、锡酸镉(Cd2SnO4)等，以使得薄膜晶体管具有较高的迁移率和透过率。
当有源层为氧化物半导体时，为了防止在形成源极、漏极时，刻蚀液对有源层产生影响，所述制作方法还包括在所述形成包括有源层的图形的步骤和所述形成包括源极和漏极的图形的步骤之间进行的：
形成刻蚀阻挡层105；
在刻蚀阻挡层105上对应于源极107的位置和对应于漏极106的连接部的位置分别形成第三过孔105b(如图3所示)，以使源极107和漏极106的连接部分别相应的第三过孔105b与所述有源层104相连(如图4所示)。
这样，刻蚀阻挡层105可以起到保护有源层104的作用，形成源极107、漏极106时，刻蚀液不会接触到有源层。其中，刻蚀阻挡层105的材料可以为氮化硅、氧化硅、氮氧化硅等，形成第三过孔105b可以采用干法刻蚀工艺。
当有源层104为氧化物半导体时，所述形成贯穿栅绝缘层的第二过孔的步骤在所述形成刻蚀阻挡层的步骤之后进行，以使第二过孔105b同时贯穿所述刻蚀阻挡层105和栅绝缘层103，从而使得漏极106的非连接部的至少一部分可以直接与衬底101接触。其中，形成第二过孔105a的步骤可以与形成第三过孔105b的步骤同步进行。
进一步地，所述制作方法还包括在形成第一过孔之后进行的：形成包括像素电极109的图形，以使得像素电极109通过第一过孔与漏极106相连，如图6所示。
作为本发明的另一方面，提供一种阵列基板，如图5所示，包括衬底101和设置在衬底上的薄膜晶体管，所述薄膜晶体管包括栅极102、与该栅极102绝缘间隔的有源层104、与有源层104电连接的源极107和漏极106，漏极106包括对应于有源层104所在区域的连接部和该连接部以外的非连接部，所述非连接部的至少一部分与衬底101接触，所述阵列基板还包括覆盖所述薄膜晶体管的钝化层108，钝化层108对应于所述非连接部的位置设置有第一过孔108a，第一过孔108a将非连接部的边界的至少一部分露出，并且所述非连接部被第一过孔108a露出的部分不超出所述非连接部与衬底接触的部分。本发明中的衬底可以为玻璃衬底。
在高分辨率的显示装置中，为了提高开口率，通常采用半搭孔的方式设置第一过孔，从而将非连接部的边界的一部分露出。这时，采用干法刻蚀形成第一过孔时，会从非连接部的边界外向下继续刻蚀掉绝缘层的一部分，导致漏极悬空。由于本发明中，所述非连接部被第一过孔露出的部分不超出所述非连接部与衬底接触的部分，因此，在制作阵列基板的过程中，干法刻蚀形成第一过孔时，所述非连接部被第一过孔露出的部分的下方不存在绝缘层，而是衬底，由于衬底的受刻蚀的影响较小，因而使得减小漏极悬空的现象减少，从而保证了阵列基板的质量。
如图6所示，所述阵列基板还包括像素电极109，像素电极109通过第一过孔与漏极106相连，所述非连接部被第一过孔108a露出的部分即，漏极106的非连接部与像素电极109所接触的部分。
具体地，如图5和图6所示，所述薄膜晶体管的栅极102位于所述有源层104与衬底101之间，所述薄膜晶体管的栅极102和有源层104之间设置有栅绝缘层103，栅绝缘层103上设置有第二过孔，所述非连接部的至少一部分通过第二过孔与衬底接触。
进一步地，如图7至9所示，第一过孔108a在衬底上的正投影不超出第二过孔105a在衬底上的正投影，即，第一过孔108a的边界不超出第二过孔105a的边界，以保证漏极被第一过孔的部分不超出漏极与所述衬底接触的部分。
进一步地，所述薄膜晶体管的有源层为氧化物半导体，如图4所示，所述薄膜晶体管的源极107、漏极106和有源层104之间设置有刻蚀阻挡层105，刻蚀阻挡层105对应于源极107的位置和对应于漏极106的连接部的位置均设置有第三过孔，源极107和漏极106的连接部分别通过相应的第三过孔与有源层104相连，所述第二过孔同时贯穿刻蚀阻挡层105和栅绝缘层103。
作为本发明的再一方面，提供一种显示装置，包括本发明提供的上述阵列基板。
由于阵列基板中漏极的悬空现象减少，使得阵列基板的质量得以改善，因此，所述显示装置的质量也相应改善。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (9)

1.一种阵列基板的制作方法，其特征在于，包括：
形成包括有源层的图形；
形成包括源极和漏极的图形，所述源极和漏极均与所述有源层电连接，所述漏极包括对应于有源层所在区域的连接部和该连接部以外的非连接部，所述非连接部的至少一部分与阵列基板的衬底接触；
形成钝化层；
在钝化层的对应于所述非连接部的位置形成第一过孔，所述第一过孔将所述非连接部的边界的至少一部分露出，并使得所述非连接部被所述第一过孔露出的部分不超出所述非连接部与衬底接触的部分。
2.根据权利要求1所述的制作方法，其特征在于，所述制作方法还包括在所述形成包括有源层的图形的步骤之前进行的：
形成包括栅极的图形和栅绝缘层；
所述制作方法还包括在所述形成包括有源层的图形的步骤之后进行的：
形成贯穿所述栅绝缘层的第二过孔，以使得所述非连接部的至少一部分通过所述第二过孔与衬底接触。
3.根据权利要求2所述的制作方法，其特征在于，所述第一过孔在衬底上的正投影不超出所述第二过孔在衬底上的正投影。
4.根据权利要求2所述的制作方法，其特征在于，所述有源层为氧化物半导体，所述制作方法还包括在所述形成包括有源层的图形的步骤和所述形成包括源极和漏极的图形的步骤之间进行的：
形成刻蚀阻挡层；
在所述刻蚀阻挡层上对应于源极的位置和对应于漏极的连接部的位置分别形成第三过孔，以使所述源极和漏极的连接部分别相应的第三过孔与所述有源层相连。
5.根据权利要求4所述的制作方法，其特征在于，所述形成贯穿栅绝缘层的第二过孔的步骤在所述形成刻蚀阻挡层的步骤之后进行，以使所述第二过孔同时贯穿所述刻蚀阻挡层和所述栅绝缘层。
6.一种阵列基板，包括衬底和设置在该衬底上的薄膜晶体管，所述薄膜晶体管包括栅极、与该栅极绝缘间隔的有源层、与该有源层电连接的源极和漏极，其特征在于，所述漏极包括对应于有源层所在区域的连接部和该连接部以外的非连接部，所述非连接部的至少一部分与所述衬底接触，所述阵列基板还包括覆盖所述薄膜晶体管的钝化层，所述钝化层对应于所述非连接部的位置设置有第一过孔，所述第一过孔将所述非连接部的边界的至少一部分露出，并且所述非连接部被所述第一过孔露出的部分不超出所述非连接部与所述衬底接触的部分；
所述薄膜晶体管的栅极位于有源层与所述衬底之间，所述薄膜晶体管的栅极和有源层之间设置有栅绝缘层，所述栅绝缘层上设置有第二过孔，所述非连接部的至少一部分通过第二过孔与衬底接触。
7.根据权利要求6所述的阵列基板，其特征在于，所述第二过孔在衬底上的正投影超过所述第一过孔在衬底上的正投影。
8.根据权利要求6所述的阵列基板，其特征在于，所述薄膜晶体管的有源层为氧化物半导体，所述薄膜晶体管的源极、漏极和有源层之间设置有刻蚀阻挡层，所述刻蚀阻挡层对应于源极的位置和对应于漏极的连接部的位置均设置有第三过孔，所述源极和漏极的连接部分别通过相应的第三过孔与所述有源层相连，所述第二过孔同时贯穿所述刻蚀阻挡层和所述栅绝缘层。
9.一种显示装置，其特征在于，包括权利要求6至8中任意一项所述的阵列基板。
CN201510571512.8A 2015-09-09 2015-09-09 阵列基板及其制作方法、显示装置 Active CN105047611B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510571512.8A CN105047611B (zh) 2015-09-09 2015-09-09 阵列基板及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510571512.8A CN105047611B (zh) 2015-09-09 2015-09-09 阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN105047611A CN105047611A (zh) 2015-11-11
CN105047611B true CN105047611B (zh) 2018-02-27

Family

ID=54454042

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510571512.8A Active CN105047611B (zh) 2015-09-09 2015-09-09 阵列基板及其制作方法、显示装置

Country Status (1)

Country Link
CN (1) CN105047611B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845694A (zh) * 2016-03-28 2016-08-10 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制备方法及液晶显示面板
CN106653768B (zh) * 2016-12-13 2020-01-31 武汉华星光电技术有限公司 Tft背板及其制作方法
CN107146818B (zh) * 2017-06-27 2020-02-18 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法、阵列基板及显示装置
CN111710652A (zh) * 2020-06-12 2020-09-25 信利(仁寿)高端显示科技有限公司 一种tft基板的连接孔制作方法及tft基板
CN114326231B (zh) * 2021-12-14 2023-10-13 广州华星光电半导体显示技术有限公司 显示面板及其制备方法与显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1195121A (zh) * 1997-03-27 1998-10-07 先进显示份有限公司 电气光学元件的制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1039336A (ja) * 1996-07-26 1998-02-13 Toshiba Corp アクティブマトリクス型液晶表示装置
KR101043992B1 (ko) * 2004-08-12 2011-06-24 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101050899B1 (ko) * 2004-09-09 2011-07-20 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1195121A (zh) * 1997-03-27 1998-10-07 先进显示份有限公司 电气光学元件的制造方法

Also Published As

Publication number Publication date
CN105047611A (zh) 2015-11-11

Similar Documents

Publication Publication Date Title
CN105047611B (zh) 阵列基板及其制作方法、显示装置
CN104600030B (zh) 阵列基板及其制作方法、显示装置
US11362114B2 (en) Array substrate and method for manufacturing the same and display device
CN105655291B (zh) 一种阵列基板的制作方法、阵列基板和显示面板
CN105607366B (zh) 防静电器件及其制造方法、基板
CN102636927A (zh) 阵列基板及其制造方法
CN205384420U (zh) 显示基板和显示装置
US20190088784A1 (en) Thin film transistor, method for manufacturing the same, base substrate and display device
EP3091579B1 (en) Thin film transistor, method for manufacturing the same, display device and electronic product
US20210225883A1 (en) Ltps array substrate and method for manufacturing same
CN107658345A (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN102683353A (zh) 用于显示设备的阵列基板及其制造方法
CN104681631A (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
CN108155246A (zh) 薄膜晶体管及其制备方法、阵列基板
CN103474439B (zh) 一种显示装置、阵列基板及其制作方法
CN108400110A (zh) 薄膜晶体管阵列基板及其制备方法
WO2017156885A1 (zh) 薄膜晶体管、阵列基板及其制作和驱动方法、显示装置
CN109791892A (zh) 有源矩阵基板及其制造方法
US20160358944A1 (en) Oxide Semiconductor TFT Array Substrate and Method for Manufacturing the Same
CN108122759B (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
CN105206617B (zh) 阵列基板的制造方法
CN104851894B (zh) 阵列基板及其制备方法、显示装置
CN110224031A (zh) 改善金属氧化物tft特性的结构与其制作方法
CN108493193A (zh) 内嵌式触控面板及其制造方法
CN106206429B (zh) 阵列基板的制备方法、阵列基板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant