KR100643559B1 - 액정표시장치용 어레이기판과 그 제조방법 - Google Patents
액정표시장치용 어레이기판과 그 제조방법 Download PDFInfo
- Publication number
- KR100643559B1 KR100643559B1 KR1020000072837A KR20000072837A KR100643559B1 KR 100643559 B1 KR100643559 B1 KR 100643559B1 KR 1020000072837 A KR1020000072837 A KR 1020000072837A KR 20000072837 A KR20000072837 A KR 20000072837A KR 100643559 B1 KR100643559 B1 KR 100643559B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- gate
- liquid crystal
- substrate
- gate electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 103
- 239000000758 substrate Substances 0.000 title claims abstract description 66
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- 238000003860 storage Methods 0.000 claims description 27
- 239000011810 insulating material Substances 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 5
- 239000000470 constituent Substances 0.000 claims description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 5
- 150000002739 metals Chemical class 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 239000011733 molybdenum Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 4
- 239000004925 Acrylic resin Substances 0.000 claims description 3
- 229920000178 Acrylic resin Polymers 0.000 claims description 3
- 229910000838 Al alloy Inorganic materials 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 2
- 229910052802 copper Inorganic materials 0.000 claims 2
- 239000010409 thin film Substances 0.000 abstract description 23
- 230000003071 parasitic effect Effects 0.000 abstract description 8
- 230000001747 exhibiting effect Effects 0.000 abstract 1
- 238000010791 quenching Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 41
- 229920002120 photoresistant polymer Polymers 0.000 description 19
- 238000005530 etching Methods 0.000 description 17
- 239000010408 film Substances 0.000 description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- -1 aluminum (Al) Chemical class 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 206010047571 Visual impairment Diseases 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
Abstract
본 발명은 액정표시장치용 어레이기판의 제조방법에 관한 것으로, 특히 4마스크공정으로 제작되는 어레이기판에 포함되는 박막트랜지스터와, 그 제조방법에 관한 것이다.
4마스크 공정으로 제작되는 어레이기판에서, 상기 드레인전극 중 상기 게이트전극과 겹쳐지는 일 부분에 투과홀을 형성(즉, 드레인 전극의 일부를 링패턴으로 형성)하여, 상기 드레인전극과 게이트전극간에 약간의 오정렬이 발생하더라도 두 전극사이의 졉치는 면적이 달라지지 않게 한다.
이와 같이 하면, 상기 게이트전극과 겹치는 면적이 거의 변하지 않기 때문에 기생용량의 변동이 없다.
따라서, 상기 기생용량의 변동에 의해 발생하는 화소간의 불균일이 발생하지 않아 안정한 화질특성을 보이는 액정패널을 제작할 수 있다.
Description
도 1은 일반적인 컬러 액정표시장치를 도시한 분해 사시도이고,
도 2는 종래의 액정표시장치용 어레이기판의 일부 화소를 도시한 확대 평면도이고,
도 3a 내지 도 3f는 도 2의 Ⅲ-Ⅲ`를 따라 절단하여 공정순서에 따라 도시한 공정 단면도이고,
도 4는 본 발명에 따른 액정표시장치용 어레이기판의 일부 화소를 도시한 확대 평면도이고,
도 5a 내지 도 5f는 도 4의 Ⅴ-Ⅴ`를 따라 절단하여 공정순서에 따라 도시한 공정단면도이다.
<도면의 주요부분에 대한 부호의 간단한 설명>
100 : 기판 113 : 게이트배선
115 : 데이터배선 115a : 스토리지 제 2 전극
117 : 화소전극 126 : 게이트전극
128 : 소스전극 130 : 드레인전극
165 : 보호층
본 발명은 액정표시장치(Liquid crystal display device)에 관한 것으로, 상세하게는 4마스크 공정으로 제작되는 어레이기판의 구성과 제조방법에 관한 것이다.
상기 액정표시장치는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 크게 상부기판과 하부기판과 상기 상부기판과 하부기판 사이에 위치한 액정(liquid crystal)으로 구성된다.
이하, 도 1을 참조하여 설명한다.
도 1은 일반적인 액정표시장치를 개략적으로 도시한 분해 사시도이다
도시한 바와 같이, 일반적인 액정표시장치는 블랙매트릭스(6)와 서브컬러필터(적, 녹, 청)(8)를 포함한 컬러필터(7)와 컬러필터 상에 투명한 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)과 화소영역 상에 형성된 화소전극(17)과 스위칭소자(T)를 포함한 어레이배선이 형성된 하부기판(22)으로 구성되며, 상기 상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충진되어 있다.
상기 하부기판(22)은 어레이기판이라고도 하며, 스위칭 소자인 박막트랜지스 터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다.
상기 화소영역(P)은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이다. 상기 화소영역(P)상에 형성되는 화소전극(17)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성 금속을 사용한다.
전술한 바와 같이 구성되는 액정표시장치는 상기 화소전극(17)상에 위치한 액정층(14)이 상기 박막트랜지스터(T)로부터 인가된 신호에 의해 배향되고, 상기 액정층의 배향정도에 따라 상기 액정층(14)을 투과하는 빛의 양을 조절하는 방식으로 화상을 표현할 수 있다.
상기 게이트배선(13)은 상기 박막트랜지스터(T)의 제 1 전극인 게이트전극을 구동하는 펄스전압을 전달하며, 상기 데이터배선(15)은 상기 박막트랜지스터(T)의 제 2 전극인 소스전극을 구동하는 신호전압을 전달하는 수단이다.
전술한 바와 같은 구성과 동작특성을 가지는 액정표시장치 중 하부기판인 어레이기판에 구성된 스위칭소자와, 각 배선 등은 다수의 공정을 거쳐 제작되며, 공정별 증착(deposition), 포토리소그라피(photo-lithography), 식각(etching), 스트립(strip)을 반복하는 과정을 거치게 된다.
어레이기판을 제작하는데 있어서, 포토리소그라피 공정 단계가 많을수록, 각 단계별로 사용되는 약품과 원료 등에 의에 높은 제조단가를 필요로 하게되며, 또한 공정이 많을수록 공정 중 발생하는 기판의 불량률이 높아져 액정표시장치를 제작하 는데 수율(yield)이 저하되는 문제가 있다.
따라서, 이러한 문제을 개선하기 위한 방법으로, 어레이기판의 공정단계를 줄이려는 시도가 있어 왔으며, 8마스크 공정을 시작으로 4 마스크 공정까지 공정단계를 줄이는 추세에 있다.
4 마스크 공정은 8마스크 공정에 비해 포토리소그라피 공정을 8번에서 4번으로 줄였으므로, 다수의 구성층을 적층하여 동시에 식각하는 기술과, 동시 식각을 위한 식각비율을 맞추어 식각공정을 진행하는 기술이 중요하다.
일반적으로, 상기 식각비율을 맞추기 위해, 비록 마스크(mask)는 단일 마스크를 사용하나 각각의 구성층을 따로 식각하는 다수의 공정스텝을 포함하여 진행하게 된다.
이와 같은 공정스텝을 줄이기 위한 방법으로 노광공정(exposure)시 포토레지스트를 일부만 노광하고 현상한 후에 남겨진 층의 포토레지스트와 그 하부의 구성층을 동시에 식각함으로서 식각비율을 맞추는 공정을 행한다.
이와 같이 하면, 공정스텝을 줄일 수 있다.
이하, 종래의 4마스크 공정을 간략히 설명한다.
도 2는 종래의 4마스크 공정으로 제작된 액정표시장치용 어레이기판의 일부 화소를 도시한 확대 평면도이다.
도시한 바와 같이, 어레이기판(22)은 다수의 화소영역(P)으로 구성되며, 화소는 스위칭소자인 박막트랜지스터(thin film transistor)(T)와 화소전극(pixel electrode)(17)과 보조용량인 스토리지 캐패시터(storage capacitor)(C)로 구성된 다.
상기 박막트랜지스터(T)는 게이트전극(26)과 소스전극(28)과 드레인전극(30)과 액티브층(active layer)(55)으로 구성되는 동시에, 상기 소스전극(28)은 데이터배선(15)과 연결되며 상기 게이트전극(26)은 상기 데이터배선(15)과 교차하여 화소영역(P)을 정의하는 게이트배선(13)과 연결되도록 구성된다.
전술한 바와 같은 구성에서 상기 드레인 전극(30)과 게이트전극(26)의 겹침면적에 의해 기생용량인 Cgd가 발생하며, 상기 Cgd값은 이하 식 (1)에 의해 계산될 수 있다.
이때, 상기 Agd는 상기 게이트전극(26)과 드레인전극(30)이 겹치는 면적(M)을 나타내며, 상기 dgd는 상기 게이트전극(26)과 드레인전극(30)간의 거리를 의미한다.
따라서, 상기 게이트전극(26)과 드레인전극(30)의 겹치는 면적이 작을수록 바람직한 구성임을 알 수 있다.
또한, 상기 Cgd는 앞서 설명한 바와 같이, 교류로 구동하는 어레이기판에서 액정을 열화시키고, 잔상을 유발하는 주된 원인인 직류성분의 오프셋 전압(ΔVP)과 밀접한 관련을 가진다.
상기 Cgd와 ΔVP와 관계는 이하 식 (2)에 의해 알 수 있다.
전술한 식에서 전압 Vg는 게이트전극에 걸리는 전압이고, 상기 Ct는 전체 용량으로서 Ct=Cgd+Cs+CLC으로 나타낼 수 있다.
이때, 상기 Cgd는 전술한 바와 같이, 게이트전극(26)과 드레인전극(30)간의 기생용량이며, 상기 Cs는 스토리지 커패시터 보조용량이고, 상기 CLC는 액정용량을 나타낸다.
상기 식 (2)에 의해 상기 오프셋 전압값(ΔVP)은 상기 게이트전극(26)과 드레인전극(30)사이에 발생하는 Cgd값에 비례한다는 결론을 얻을 수 있다. 따라서, 상기 Cgd값은 작을수록 어레이기판의 동작특성이 바람직하다.
박막트랜지스터(T)의 구성상 상기 Cgd값은 항상 존재하게 되며, 일반적으로 상기 Cgd값이 일정하다는 가정아래 공통전압을 이용하여 상기 ΔVP값을 보정하게 된다.
그러나, 다수의 공정을 거쳐야 비로소 완성되는 어레이기판의 공정 과정 중 오정렬(misalign)에 의해 상기 게이트전극(26)과 드레인전극(30)간의 겹침 면적이 달라질 수 있으며, 결과적으로 상기 Cgd값의 변동으로 인한 ΔVP값이 달라지게 된다.
결과적으로, 제대로 된 보정을 할 수 없으므로 화면에 잔상 또는 화소간의 불균일이 발생하게 된다.
전술한 바와 같은 문제를 고려할 때, 종래의 4마스크 공정으로 제작된 박막트랜지스터의 드레인전극과 게이트전극 사이는 겹침면적의 오차가 크게 발생하는 구조이다.
이하, 도 3a 내지 도 3f를 참조하여 설명한다.
도 3a 내지 도 3f는 도 2의 Ⅲ-Ⅲ`를 절단하여 종래의 4마스크 공정순서에 따라 도시한 공정단면도이다.
일반적으로, 액정 표시장치에 사용되는 박막 트랜지스터(T)의 구조는 역 스태거드(Inverted Staggered)형 구조가 많이 사용된다. 이는 구조가 간단하면서도 성능이 우수하기 때문이다.
먼저, 기판(22)에 이물질이나 유기성 물질을 제거하고, 증착될 게이트 물질의 금속 박막과 유리기판의 접촉성(adhesion)을 좋게 하기 위하여 세정을 실시한 후, 스퍼터링(sputtering)에 의하여 금속막을 증착한다.
(이하 공정마다 각 구성물질을 형성한 후, 포토리소그라피(photo-lithography) 공정을 거쳐 각각의 요소를 패턴하는 과정이 있지만 이에 대한 설명은 생략하고 필요한 공정에서만 설명하기로 하다.)
도 3a는 상기 기판(22)상에 금속막을 증착한 후에 제 1 마스크공정으로 게이트배선과 게이트전극을 형성하는 단계이다.
기판 상에 알루미늄(Al), 알루미늄합금(AlNd), 크롬(Cr), 몰리브덴(Mo), 텅 스텐(W)등을 포함하는 도전성금속그룹 중 선택된 하나를 증착하고 패턴하여, 게이트배선(13)과 게이트전극(26)을 형성한다.
상기 게이트배선(13)의 일부는 스토리지 캐패시터(storage capacitor)의 제 1 전극으로 사용한다.
이 때，상기 게이트전극(26)은 게이트배선(13)의 일부이며 상기 게이트배선(13)에서 소정면적으로 돌출된 형태이다.
다음으로, 상기 게이트 전극(26) 및 게이트배선(13)이 형성된 기판(22) 상에 게이트 절연막(50)을 형성한다. 또한, 상기 게이트 절연막(50)상에 연속으로 반도체 물질인 비정질 실리콘(a-Si:H : 55)층과 불순물이 함유된 비정질 실리콘(n+ a-Si:H : 56)층과 제 2 도전성 금속층(58)을 적층한다.
이때, 상기 게이트 절연막은 실리콘 산화막(SiO2)와 실리콘 질화막(SiNx)을 포함하는 무기 절연물질 그룹과 경우에 따라서는 벤조사이클로부텐(benzocyclobutene)과 아크릴(Acryl)계 수지(resin)등이 포함되는 유기 절연물질 그룹에서 선택된 하나를 증착(deposition)또는 도포(coating)하여 형성한다.
다음으로, 도 3b에 도시한 바와 같이, 제 2 마스크로 포토리소그파리 공정을 행한다.
이때, 상기 제 2 마스크(61)는 부분적으로 슬릿(slit)(S)이 구성되어 있으며, 상기 슬릿(S)부분에 대응되는 부분은 상기 어레이기판(22)에 구성될 박막트랜 지스터(도 2의 T)의 액티브채널(도 2의 55a)이 형성될 부분이다.
4마스크 공정에서는 상기 다수의 구성층을 한꺼번에 식각하는 방법을 사용하게 되는데, 제 2 마스크 공정으로 상기 박막트랜지스터(T)영역과, 상기 게이트배선 (13)상부를 제외한 대부분의 영역은 상기 금속층(58)과, 반도체층(비정질 실리콘층과 불순물 비정질 실리콘층)(55,56)이 한꺼번에 식각되는 동안 상기 박막트랜지스터(T)의 액티브채널 영역(A)은 상기 금속층과 그 하부의 불순물 실리콘층만이 식각되어야 한다.
따라서, 상기 두 영역을 하나의 마스크로 동시에 식각하기 위해서는 식각비율을 맞추는 것이 필요하다.
종래에는 상기 액티브채널 영역(A)에 포토레지스트(63)를 일부 남겨 상기 포토레지스트와 그 하부의 구성층을 동시에 식각하는 방법으로 식각비율을 맞추는 방법을 사용하였다.
이와 같은 방법을 사용하기 위해서는 동일 마스크에서 일부는 포토레지스트를 완전히 노광하고, 일부는 부분적인 노광을 하기위해 액티브채널영역(A)에 대응하는 위치에 빛의 일부만 투과할 수 있도록 한 슬릿패턴(S)을 구성한 마스크(61)를 사용하였다.
상세히 설명하면, 도시한 바와 같이, 상기 금속층까지 증착된 기판(22)상에 포토레지스트(63)를 두텁게 도포한 후, 전술한 바와 같은 마스크(61)를 상기 기판의 상부에 위치시켜 노광하는 공정을 행한다.
이때, 상기 액티브채널영역은 공정상 상기 마스크(61)와 기판(22)사이의 배 열에 오정렬이 발생하였을 경우, 상기 액티브채널 영역이 A1→A2로 이동하여 포토레지스트를 노광하는 결과를 가진다.
즉, 제 2 마스크 공정에서는 이후 공정에서 형성되는 드레인전극과 게이트전극과의 겹치는 면적이 달라지는 첫 번째 편차가 발생할 수 있다.
상기 노광공정을 행한 후에 노광된 부분의 포토레지스트를 스트립(strip)하게 되면 도 3c에 도시한 바와 같이, 상기 박막트랜지스터(T)영역과 상기 게이트배선(13) 상부에 포토레지스트(63a)가 남게 되는 결과를 가진다.
이때, 상기 포토레지스트를 스트립(strip)하는 동안, 상기 포토레지스트층이 측면 식각되어, 상기 하부의 금속층이 더욱 노출되는 경향이 있다.
이와 같은 원인으로 2차로 겹침 면적의 편차가 발생하게 된다.
다음으로, 도 3d에 도시한 바와 같이, 상기 제거된 포토레지스트(63a)사이로 노출된 구성층을 식각하는 공정을 행한다.
이와 같은 공정에서는 다수의 구성층을 한꺼번에 식각해야 하기 때문에 건식식각 방법(dry etching methode)을 사용하게 되며, 노출된 금속층과 그 하부의 반도체층을 동시에 식각하여, 데이터배선(15)과 상기 데이터배선에서 소정면적으로 돌출 형성된 소스전극(28)과 이와는 소정간격 이격된 드레인전극(30)과, 상기 게이트배선(13) 상부에 섬 형상의 스토리지 제 2 전극(15a)을 형성한다.
이와 같은 공정에서, 상기 소스 및 드레인전극(28,30) 사이의 액티브층(55a)이 노출된다.
전술한 바와 같은 식각공정이 끝나면 상기 잔류 포토레지스트를 제거하는 공 정을 진행한다.
결과적으로, 오정렬(misalign)에 의한 노광공정과 건식식각 공정시에 연속으로 발생하는 편차에 의해, 상기 드레인전극(30)과 그 하부의 게이트전극(26)의 겹침면적에 편차가 크게 발생한다.
상기 제 2 마스크 공정이 끝나면 도 3e에 도시한 바와 같이, 상기 데이터배선(15)이 형성된 기판(22)의 전면에 전술한 바와 같은 유기절연물질그룹 중 성택된 하나를 도포하여 제 2 절연막인 보호층(65)을 형성한다.
상기 보호층(65)을 제 3 마스크공정으로 패턴하여, 상기 드레인전극(30)을 일부 노출하는 드레인 콘택홀(67)을 형성하고, 상기 스토리지 제 2 전극(15a)을 일부 노출하는 스토리지 콘택홀(69)을 형성한다.
도 3f는 제 4 마스크 공정으로, 투명 화소전극을 형성하는 공정이다.
상기 패턴된 보호층(65)상부에 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 인듐-징크-옥사이드(indium-zinc-oxide : IZO)등이 포함된 투명 도전성 금속그룹에서 선택된 하나를 증착하여, 상기 노출된 드레인전극(30)과 접촉하고, 상기 화소영역(도 2의 P)을 거쳐 상기 노출된 스토리지 제 2 전극(15a)에 접촉하는 화소전극(17)을 형성한다.
이와 같은 공정으로, 종래의 4마스크 공정을 이용한 박막트랜지스터 어레이기판을 제작할 수 있다.
그러나, 전술한 공정에서 노광공정시 기판과 마스크의 오정렬과, 연속한 식각공정에 의해 상기 박막트랜지스터를 구성하는 게이트 전극과 드레인 전극사이의 겹침면적의 편차가 커지는 문제가 발생한다.
앞서도 설명하였지만, 상기 두 전극의 겹치는 면적이 변하게 되면 두 전극 사이의 기생용량의 변동에 의한 화소간의 불균일이 발생하는 문제가 있다.
따라서, 전술한 바와 같은 문제점을 해결하기 위한 본 발명은 상기 게이트전극과 겹치는 드레인전극 간에 공정 상 오정렬이 발생하더라도 상기 드레인전극과 게이트전극의 겹치는 면적이 변동하지 않아 안정된 화질을 보장하는 액정패널을 제공하는데 그 목적이 있다.
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이기판은 투명 기판과 ; 상기 투명기판 상에 일 방향으로 형성되고, 게이트전극을 포함하는 게이트배선과; 상기 게이트배선과 수직하게 교차하여 화소영역을 정의하는 데이터배선과; 상기 데이터배선에서 상기 게이트 전극의 상부로 돌출 형성된 소스전극과, 상기 소스전극과 소정간격 이격되고, 상기 게이트전극의 일 측 상부에 걸쳐 구성되는 일부가 소정면적의 투과홀을 가지는 드레인 전극과;
상기 화소영역에 형성되고, 상기 드레인 전극과 접촉하는 화소전극과; 상기 화소영역을 정의하는 게이트배선의 일부인 스토리지 제 1 전극과, 상기 제 1 스토 리지 전극과의 사이에 절연막을 개재하고 상기 화소전극과 접촉하는 스토리지 제 2 전극으로 구성된 스토리지 캐패시터를 포함한다.
이때,상기 게이트배선과 데이터배선은 절연막을 사이두고 형성된 구조이며, 상기 절연막은 질화 실리콘(SiNx), 산화 실리콘(SiO2)으로 구성된 무기절연물질그룹과 벤조사이클로부텐(Benzocyclobutene)과 아크릴(acryl)계 수지(resin)로 구성된 유기절연물질 그룹 중 선택된 하나로 형성한다.
상기 링패턴은 바람직하게는 사각형상으로 구성한다.
본 발명의 특징에 따른 액정표시자치용 어레이기판 제조방법은 기판을 준비하는 단계와; 상기 기판 상에 제 1 마스크 공정으로 게이트배선과 게이트전극을 형성하는 단계와; 상기 게이트배선과 게이트전극이 형성된 기판의 전면에 제 1 절연막과 반도체층과 금속층을 적층하는 단계와; 상기 적층된 구성층을 제 2 마스크 공정으로 패턴하여, 상기 게이트배선과 교차하여 화소영역을 정의하는 데이터배선과, 상기 데이터배선에서 연장되고 상기 게이트전극의 일 측 상부로 돌출된 소스전극과, 상기 소스전극과 소정간격 이격되고 상기 게이트전극의 일 측 상부에 걸쳐 구성되는 일부가 소정면적의 투과홀을 가지는 드레인전극을 형성하는 단계와; 상기 드레인전극이 형성된 기판의 전면에 제 2 절연막을 형성하고 제 3 마스크 공정으로 패턴하여, 상기 투과홀을 제외한 드레인전극의 일부를 노출하는 드레인콘택홀을 형성하는 단계와; 상기 제 2 절연막이 형성된 기판의 전면에 투명도전성 금속을 증착하고 제 4 마스크 공정으로 패턴하여, 상기 노출된 드레인전극과 접촉하는 화소전 극을 형성하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
-- 실시예--
본 발명은 게이트전극 걸쳐 형성되는 드레인전극의 일부를 식각하여, 하부의 게이트전극이 일부 노출되도록 상기 게이트전극의 경계에 걸쳐 소정형상의 투과홀을 형성한다.
도 4는 본 발명에 따라 4 마스크 공정으로 형성한 액정표시장치용 어레이기판의 일부 화소를 도시한 평면도이다.
도시한 바와 같이, 어레이기판(100)은 다수의 화소영역(P)으로 구성되며, 화소는 스위칭소자인 박막트랜지스터(thin film transistor)(T)와 화소전극(pixel electrode)(117)과 보조용량인 스토리지 캐패시터(storage capacitor)(C)로 구성된다.
상기 박막트랜지스터(T)는 게이트전극(126)과 소스전극(128)과 드레인전극(130)과 액티브채널(active channel)(155a)로 구성되고, 상기 소스전극(128)은 데이터배선(115)과 연결되며, 상기 게이트전극(113)은 상기 데이터배선(115)과 교차하여 화소영역(P)을 정의하는 게이트배선(113)과 연결된다.
전술한 구성에서, 상기 드레인전극(130)의 내부에는 상기 게이트전극(126)의 일측을 노출하는 투과홀(G)을 구성한다.
이와 같이 구성하면, 상기 게이트전극(126)과 드레인전극(130)간에 오정렬이 발생하더라도 상기 게이트전극(126)과 드레인전극(130)간의 겹침면적(M)의 변동은 매우 미소하기 때문에, 상기 두 전극의 겹치는 면적에서 발생하는 기생용량의 변동이 거의 없는 구조이다.
이하, 도 5a 내지 도 5f를 참조하여 4마스크 공정을 통한 본 발명에 따른 어레이기판을 제작하는 공정을 설명한다.
먼저, 도 5a는 본 발명에 따른 제 1 마스크 공정(제 1 포토리소그라피 공정)으로서, 게이트배선(113)과 게이트전극(126)을 형성한다.
전술한 바와 같이, 상기 게이트 배선(113)은 크롬(Cr), 몰리브덴(Mo) 등을 사용할 수 있으며, 알루미늄(Al)계 금속을 사용할 수 있다.
만약, 상기 게이트배선(113)과 게이트전극(126)을 알루미늄(Al)계 금속으로 사용할 경우에는, 상기 게이트배선(113)을 이중층으로 형성한다.
왜냐하면, 알루미늄은 신호저항이 작은 장점이 있으나, 식각용액에 대한 내식성이 약하기 때문에 식각 시 영향을 받아 쉽게 부식되거나 단선되는 경향이 있다. 따라서, 상기 알루미늄(Al)계 금속을 배선으로 사용할 경우에는 화학약품에 내식성이 강한 크롬(Cr)이나 몰리브덴(Mo)을 적층한 이중층으로 구성하는 것이 바람직하다.
이때, 상기 게이트배선(126)의 일부는 스토리지 캐패시터(C)의 스토리지 제 1 전극으로 사용한다.
다음으로, 도 5b는 제 2 마스크 공정으로서, 제 2 금속층을 식각하는 단게이다.
이때, 상기 제 2 마스크(161)는 부분적으로 슬릿(slit)(S)이 구성되어 있으며, 상기 슬릿(S)부분에 대응되는 부분은 상기 어레이기판(100)에 구성될 박막트랜지스터(T)의 액티브채널(도 4의 155a)이 형성될 부분이다.
또한, 제 2 마스크는 종래와는 달리 박막트랜지스터 영역에서, 상기 드레인전극 안쪽의 상부에 대응하는 부분은 빛이 투과하는 투과부분(W)을 포함한다.
이와 같이 하면, 이후 패턴되는 드레인 전극(30)의 일부 상부에 위치하는 포토레지스트(D)가 노광되는 결과를 얻을 수 있다.
다음으로, 상기 노광된 부분의 포토레지스트를 제거하는 공정을 행하게 되면, 도 5c에 도시한 바와 같이, 상기 박막트랜지스터(T)영역과 상기 게이트배선(113)상부에 포토레지스트(163a)가 남게 되는 결과를 가진다.
이때, 상기 박막트랜지터(T)영역 중 이후 공정에서 패턴되는 드레인전극(30) 중 상기 게이트전극(26)과 겹치는 부분의 일부 상부가 노출되는 결과가 된다.
다음으로, 도 5d에 도시한 바와 같이, 상기 포토레지스트(163a)에 의해 가려지지 않는 부분을 건식식각 하게 되면 상기 금속층과 그 하부의 반도체층이 식각되어, 상기 포토레지스트에 가려진 데이터배선(115)과, 상기 데이터배선(115)에서 돌출 형성된 소스전극(128)과, 상기 소스전극(128)과의 사이에 액티브채널(155`)을 둔 드레인전극(130)과 상기 게이트배선(113)의 일부인 스토리지 제 1 전극 상부에 섬 형상으로 스토리지 제 2 전극(115a)을 형성된다.
이와 같은 공정에서, 상기 소스 및 드레인전극(128,130) 사이의 액티브층(155a)이 노출된다.
이때, 상기 드레인전극(130)중 상기 게이트전극(126)과 겹쳐지는 부분에 걸쳐 소정 형상(사각형상)의 투과홀(G)을 포함하는 링패턴(ring pattern)으로 구성된다.
따라서, 상기 게이트전극(126)과 드레인전극(130)이 겹쳐지는 영역(Q)이 정의되며 오정렬이 발생할 경우, 상기 게이트전극(126)의 상부에 위치한 드레인전극(130)의 투과홀(G)영역은 공정상 마진(margin)으로 작용하게 된다.
결과적으로, 상기 게이트전극(126)과 드레인전극(130) 사이에 오정렬(misalign)이 발생하더라도 상기 게이트전극(126)과 드레인전극(130)의 겹침면적(Q)은 거의 변하지 않는다.
상기 제 2 마스크 공정이 끝나면 도 5e에 도시한 바와 같이, 상기 데이터배선(115)이 형성된 기판(100)의 전면에 벤조사이클로부텐(Benzocyclobutene)과 아크릴(Acryl)계 수지(Resin)등이 포함된 유기절연 물질 그룹과, 경우에 따라서는 실리콘 질화막(SiNx)과 실리콘 산화막(SiO2)이 형성된 유기절연 물질그룹 중 선택된 하나를 도포 또는 증착하여 제 2 절연막인 보호층(165)을 형성한다.
상기 보호층(165)을 제 3 마스크공정으로 패턴하여, 상기 투과홀(G)이 구성되지 않은 드레인전극(130)을 일부 노출하는 드레인 콘택홀(167)을 형성하고, 상기 스토리지 제 2 전극(115a)을 일부 노출하는 스토리지 콘택홀(169)을 형성한다.
도 5f는 제 4 마스크 공정으로, 투명 화소전극을 형성하는 공정이다.
상기 패턴된 보호층(165)상부에 인듐-틴-옥사이드(indium-tin-oxide : ITO) 와 인듐-징크-옥사이드(indium-zinc-oxide : IZO)등이 포함된 투명 도전성 금속그룹에서 선택된 하나를 증착하여, 상기 노출된 드레인전극(130)과 접촉하고, 상기 화소영역(도 4의 P)을 거쳐 상기 노출된 스토리지 제 2 전극(115a)에 접촉하는 화소전극(117)을 형성한다.
전술한 바와 같은 공정을 거쳐 본 발명에 따른 액정표시장치용 어레이기판을 제작할 수 있다.
전술한 바와 같은 본 발명에 따른 투과홀을 가지는 드레인전극의 구조는 투과홀 영역에 의해 공정마진이 확보된 구조이므로, 4마스크 공정 중 상기 드레인전극과 게이트전극과의 오정열이 발생하더라도 상기 게이트전극 상부의 드레인전극의 투과홀 영역이 달라질 뿐 드레인전극과 겹치는 면적이 거의 변하지 않기 때문에 기생용량의 변동이 없다.
따라서, 상기 기생용량의 변동에 의해 발생하는 화소간의 불균일이 발생하지 않아 안정한 화질특성을 보이는 액정패널을 제작할 수 있기 때문에, 제품의 품질과 수율을 개선하는 효과가 있다.
Claims (13)
- 투명 기판과 ;상기 투명기판 상에 일 방향으로 형성되고, 게이트전극을 포함하는 게이트배선과;상기 게이트배선과 수직하게 교차하여 화소영역을 정의하는 데이터배선과;상기 데이터배선에서 상기 게이트전극의 상부로 돌출 형성된 소스전극과, 상기 소스전극과 소정간격 이격되고, 상기 게이트전극의 일 측 상부에 걸쳐 구성되는 일부에 소정면적을 가진 홀이 형성되는 드레인 전극과;상기 화소영역에 형성되고, 상기 드레인 전극과 접촉하는 화소전극과;상기 화소영역을 정의하는 게이트배선의 일부인 스토리지 제 1 전극과, 상기 제 1 스토리지 전극과의 사이에 절연막을 개재하고 상기 화소전극과 접촉하는 스토리지 제 2 전극으로 구성된 스토리지 캐패시터를 포함하는 액정표시장치용 어레이기판.
- 제 1 항에 있어서,상기 게이트배선과 데이터배선 사이에는 절연막이 개재(介在)된 액정표시장치용 어레이기판.
- 제 2 항에 있어서,상기 절연막은 질화 실리콘(SiNx), 산화 실리콘(SiO2)으로 구성된 무기절연물질그룹과 벤조사이클로 부텐(Benzocyclobutene)과 아크릴(acryl)계 수지(resin)로 구성된 유기절연물질 그룹 중 선택된 하나인 액정표시장치용 어레이기판.
- 제 1 항에 있어서,상기 소정면적의 투과홀은 사각형상인 액정표시장치용 어레이기판.
- 제 1 항에 있어서,상기 화소전극은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)로 구성된 투명 도전성 금속그룹 중 선택된 하나인 액정표시장치용 어레이기판.
- 제 1 항에 있어서,상기 게이트전극과 소스 및 드레인전극은 불투명한 도전성 금속으로 형성되는 액정표시장치용 어레이기판.
- 제 5 항에 있어서,상기 불투명 도전성 금속은 알루미늄(Al), 알루미늄계 합금, 텅스텐(W), 몰리브덴(Mo),구리(Cu)로 구성되는 도전성 금속그룹 중 선택된 하나인 액정표시장치용 어레이기판.
- 기판을 준비하는 단계와;상기 기판 상에 제 1 마스크 공정으로 게이트배선과 게이트전극을 형성하는 단계와;상기 게이트배선과 게이트전극이 형성된 기판의 전면에 제 1 절연막과 반도체층과 금속층을 적층하는 단계와;상기 적층된 구성층을 제 2 마스크 공정으로 패턴하여, 상기 게이트배선과 교차하여 화소영역을 정의하는 데이터배선과, 상기 데이터배선에서 연장되고 상기 게이트전극의 일 측 상부로 돌출된 소스전극과, 상기 소스전극과 소정간격 이격되고 상기 게이트전극의 일 측 상부에 걸쳐 구성되는 일부에 소정면적의 투과홀이 형성된 드레인전극을 형성하는 단계와;상기 드레인전극이 형성된 기판의 전면에 제 2 절연막을 형성하고 제 3 마스크 공정으로 패턴하여, 상기 투과홀을 제외한 드레인전극의 일부를 노출하는 드레인콘택홀을 형성하는 단계와;상기 제 2 절연막이 형성된 기판의 전면에 투명도전성 금속을 증착하고 제 4 마스크 공정으로 패턴하여, 상기 노출된 드레인전극과 접촉하는 화소전극을 형성하는 단계를 포함하는 액정표시장치용 어레이기판 제조방법.
- 제 8 항에 있어서,상기 제 1 절연막과 제 2 절연막은 질화 실리콘(SiNx), 산화 실리콘(SiO2)으로 구성된 무기절연물질과 벤조사이클로 부텐(Benzocyclobutene)과 아크릴(acryl)계 수지(resin)로 구성된 유기절연물질 중 선택된 하나로 형성하는 액정표시장치용 어레이기판 제조방법.
- 제 8 항에 있어서,상기 소정면적의 투과홀은 사각형상으로 형성되는 액정표시장치용 어레이기판 제조방법.
- 제 8 항에 있어서,상기 화소전극은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)로 구성된 투명 도전성 금속그룹 중 선택된 하나로 형성되는 액정표시장치용 어레이기판 제조방법.
- 제 8 항에 있어서,상기 게이트전극과 소스 및 드레인전극은 불투명한 도전성 금속으로 형성되는 액정표시장치용 어레이기판 제조방법.
- 제 8 항에 있어서,상기 불투명 도전성 금속은 알루미늄(Al), 알루미늄계 합금, 텅스텐(W), 몰리브덴(Mo),구리(Cu)로 구성되는 도전성 금속그룹 중 선택된 하나로 형성되는 액정표시장치용 어레이기판 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000072837A KR100643559B1 (ko) | 2000-12-04 | 2000-12-04 | 액정표시장치용 어레이기판과 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000072837A KR100643559B1 (ko) | 2000-12-04 | 2000-12-04 | 액정표시장치용 어레이기판과 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020043740A KR20020043740A (ko) | 2002-06-12 |
| KR100643559B1 true KR100643559B1 (ko) | 2006-11-10 |
Family
ID=27679265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000072837A KR100643559B1 (ko) | 2000-12-04 | 2000-12-04 | 액정표시장치용 어레이기판과 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100643559B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8451393B2 (en) | 2009-10-28 | 2013-05-28 | Samsung Display Co., Ltd. | Liquid crystal display |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100897720B1 (ko) * | 2002-11-27 | 2009-05-15 | 엘지디스플레이 주식회사 | 액정표시장치의 제조방법 |
| KR100997968B1 (ko) | 2003-10-13 | 2010-12-02 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| JP2007310180A (ja) * | 2006-05-19 | 2007-11-29 | Mitsubishi Electric Corp | 液晶表示装置及びその欠陥画素修復方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01267617A (ja) * | 1988-04-20 | 1989-10-25 | Seiko Epson Corp | 薄膜トランジスタ |
| JPH05119347A (ja) * | 1991-10-28 | 1993-05-18 | Sanyo Electric Co Ltd | 液晶表示装置 |
| KR19990024711A (ko) * | 1997-09-05 | 1999-04-06 | 구자홍 | 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법 |
| KR19990085789A (ko) * | 1998-05-21 | 1999-12-15 | 구본준, 론 위라하디락사 | 박막트랜지스터의 구조 |
-
2000
- 2000-12-04 KR KR1020000072837A patent/KR100643559B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01267617A (ja) * | 1988-04-20 | 1989-10-25 | Seiko Epson Corp | 薄膜トランジスタ |
| JPH05119347A (ja) * | 1991-10-28 | 1993-05-18 | Sanyo Electric Co Ltd | 液晶表示装置 |
| KR19990024711A (ko) * | 1997-09-05 | 1999-04-06 | 구자홍 | 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법 |
| KR19990085789A (ko) * | 1998-05-21 | 1999-12-15 | 구본준, 론 위라하디락사 | 박막트랜지스터의 구조 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8451393B2 (en) | 2009-10-28 | 2013-05-28 | Samsung Display Co., Ltd. | Liquid crystal display |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020043740A (ko) | 2002-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100726132B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| US9190423B2 (en) | Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same | |
| US7612373B2 (en) | Liquid crystal display device and method of manufacturing liquid crystal display device with color filter layer on thin film transistor | |
| KR101085136B1 (ko) | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법 | |
| US8325317B2 (en) | Liquid crystal display fabrication method | |
| KR101107246B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100870701B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| US7118947B2 (en) | Thin film transistor substrate of a horizontal electric field type LCD and fabricating method thereof | |
| KR101137861B1 (ko) | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조방법 | |
| KR100413668B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
| US20130295701A1 (en) | Liquid crystal display of horizontal electronic field applying type and fabricating method thereof | |
| KR100556701B1 (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
| US20090310048A1 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
| KR20070070806A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| US7652738B2 (en) | Array substrate for in-plane switching mode liquid crystal display device and method of manufacturing the same | |
| KR100643559B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR20070060827A (ko) | 액정표시장치 및 그 제조방법 | |
| KR101107270B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한액정 패널 및 그 제조 방법 | |
| US8435722B2 (en) | Method for fabricating liquid crystal display device | |
| KR100603847B1 (ko) | 액정 표시장치 및 액정 표시장치 제조방법 | |
| KR101126344B1 (ko) | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 제조 방법 | |
| KR101319332B1 (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
| KR100631372B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR20070035383A (ko) | 액정표시장치 및 그 제조방법 | |
| KR101107677B1 (ko) | 액정표시소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141021 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20151028 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20161012 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |