CN1222048C - 晶体管和包括晶体管的显示器 - Google Patents

晶体管和包括晶体管的显示器 Download PDF

Info

Publication number
CN1222048C
CN1222048C CNB018172733A CN01817273A CN1222048C CN 1222048 C CN1222048 C CN 1222048C CN B018172733 A CNB018172733 A CN B018172733A CN 01817273 A CN01817273 A CN 01817273A CN 1222048 C CN1222048 C CN 1222048C
Authority
CN
China
Prior art keywords
electrode
grid
source
source electrode
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB018172733A
Other languages
English (en)
Other versions
CN1470076A (zh
Inventor
森田聪
小林修
小田幸平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Saturn licensing Co., Ltd.
Original Assignee
Tottori Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tottori Sanyo Electric Co Ltd, Sanyo Electric Co Ltd filed Critical Tottori Sanyo Electric Co Ltd
Publication of CN1470076A publication Critical patent/CN1470076A/zh
Application granted granted Critical
Publication of CN1222048C publication Critical patent/CN1222048C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种晶体管具有在其间保证有预定间隔而形成在半导体层上的源极和漏极，所形成的半导体层透视叠盖栅极。源极和漏极的长度方向各比其宽度方向长。源极具有形成在其内以允许漏极的尖端部分进入的凹槽部分。半导体层凸出到栅极之外，以形成不叠盖栅极而叠盖源极的部分，和不叠盖栅极而叠盖漏极的部分。因此，叠盖源极的凸出部分和叠盖漏极的凸出部分被栅极互相分离以使它们互相独立。在半导体岛凸出到栅极之外的各部分因为越过栅极传播的光或另一种原因引起的光电效应而导电时，这样可以防止在源极与漏极之间发生短路。

Description

晶体管和包括晶体管的显示器
技术领域
本发明涉及晶体管和对其设置了这种晶体管的显示器。更具体地说，本发明涉及形成在基底上以形成阵列的晶体管以及具有像素电极的显示设备，这些像素电极分别对应于所述晶体管从而利用这些像素电极逐个像素控制显示。
背景技术
可以将市售的显示设备划分为：管式显示设备，例如CRT；以及平板式显示设备，例如液晶显示器，EL显示器以及等离子显示器。平板式显示设备主要由像素集合构成，逐个像素对其上的显示进行控制以产生整幅图像。在平板式显示设备中，例如在液晶显示器中，在玻璃基底上形成薄膜晶体管阵列，从而利用这些晶体管分别驱动显示像素。
图11示出通常在液晶显示器中使用的薄膜晶体管(以下简称“TFT”)的结构。在该图所示的TFT中，在栅极G的顶部，在绝缘薄膜插在其间的情况下，形成例如硅的半导体层SI，然后，还是在顶部，在保证其间预定间隔的情况下并排设置如平面图所示均为矩形的源极S和漏极D。理想的是，应该将源极S和漏极D形成到设计位置。然而，偶尔会将它们形成在如图12和13所示的偏离位置。如图12所示，如果源极S和漏极D在该图的垂直方向产生偏离，同时对栅极G保持同样的叠盖，则源极S和漏极D叠盖栅极G的区域(图中的阴影线所示)保持不变，因此，TFT的寄生电容几乎保持不变。然而，如图13所示，如果该图的水平方向发生偏离，则源极S和漏极D之一叠盖栅极G的区域比其另一个叠盖栅极G的区域要大。这样导致寄生电容的变化大。
根据上述内容，可以认识到，需要降低薄膜晶体管寄生电容的变化，尤其需要降低用于驱动显示像素的那些薄膜晶体管的寄生电容的变化，而且需要在由晶体管驱动显示像素的显示设备上获得均匀图像质量。
发明内容
根据本发明，在具有在其间保证有预定间隔、并排形成在所形成以透视(perspectively)叠盖栅极的半导体层上的源极和漏极的晶体管中，漏极对着源极的一边的转角被弄圆为凸曲线形，源极对着漏极的一边被形成为与凸曲线形的漏极边对应的凹曲线形，将源极不对着漏极的一边形成为沿源极对着漏极的一边延伸的凸曲线形，以使源极具有基本均匀的宽度，半导体层凸出到栅极之外以形成叠盖源极的部分和叠盖漏极的部分，叠盖源极的凸出部分和叠盖漏极的凸出部分被栅极互相分离以使它们互相独立。沿着源极的轮廓，部分去除半导体层上叠盖栅极并对着源极的不对着漏极的一边的部分。在这种结构中，将漏极形成为具有圆形尖端的曲线，并且它在整体上是棒状的。这样可以减小漏极、半导体层以及栅极互相透视叠盖的区域。因此，可以减小漏极与栅极之间的寄生电容。还可以减小各TFT之间寄生电容的偏离。此外，将源极对着漏极的一边形成为与所述漏极边的形状对应的凹曲线形。这样可以使源极与漏极之间的沟道宽度均匀，从而提高晶体管的特性。此外，将源极不对着漏极的一边形成为沿着源极的对着漏极的一边延伸的凸曲线形，以使源极具有基本均匀的宽度。这样有助于使源极的宽度均匀并变窄，因此有助于减小寄生电容的影响。此外，半导体层凸出到栅极之外以形成叠盖源极的部分和叠盖漏极的部分。因此，即使掩膜位置发生偏离并因此导致源极和漏极的位置发生偏离，寄生电容也仅稍许发生变化。此外，这些凸出部分被栅极互相分离以使它们互相独立。因此，即使光从下方入射到TFT上，仍可以在半导体层凸出到栅极之外的各部分因为越过栅极传播的光或另一种原因引起的光电效应而导电时，防止在源极与漏极之间发生短路。此外，沿源极的轮廓，部分去除半导体层上叠盖栅极并对着源极的不对着漏极的一边的部分。这样有助于将半导体层的区域减小到最小，并因此有助于减小因为光从上部入射到TFT产生的泄漏电流。
作为一种选择，根据本发明，在具有在其间保证有预定间隔、并排形成在所形成以透视叠盖栅极的半导体层上的源极和漏极的晶体管中，将漏极对着源极的一边形成为凸弧形，将源极对着漏极的一边形成为沿漏极的凸弧形延伸的凹弧形，以使源极与漏极之间的距离基本均匀，将源极的不对着漏极的一边形成为沿源极的对着漏极的一边延伸的凸弧形，以使源极具有基本均匀的宽度，半导体层凸出到栅极之外以形成叠盖源极的部分和叠盖漏极的部分，叠盖源极的凸出部分和叠盖漏极的凸出部分被栅极互相分离以使它们互相独立，使半导体层上叠盖栅极并对着源极的不对着漏极的一边的部分具有沿着源极的轮廓延伸的轮廓。在这种结构中，将漏极形成为具有凸面尖端的弧形，并且它在整体上是棒状的。这样可以减小漏极、半导体层以及栅极互相透视叠盖的区域。因此，可以减小漏极与栅极之间的寄生电容。还可以减小各TFT之间寄生电容的偏离。此外，将源极对着漏极的一边形成为沿漏极的上述边延伸的凹弧形。这样可以使源极与漏极之间的沟道宽度均匀，从而提高晶体管的特性。此外，将源极不对着漏极的一边形成为沿着源极对着漏极的一边延伸的凸弧形，以使源极具有基本均匀的宽度。这样有助于使源极的宽度均匀并变窄，因此有助于减小寄生电容的影响。此外，半导体层凸出到栅极之外以形成叠盖源极的部分和叠盖漏极的部分。因此，即使掩膜位置发生偏离并因此导致源极和漏极的位置发生偏离，寄生电容也仅稍许发生变化。此外，这些凸出部分被栅极互相分离以使它们互相独立。因此，即使光从下方入射到TFT上，仍可以在半导体层凸出到栅极之外的各部分因为越过栅极传播的光或另一种原因引起的光电效应而导电时，防止在源极与漏极之间发生短路。此外，使半导体层上叠盖栅极并对着源极的不对着漏极的一边的部分具有沿着源极的轮廓而延伸的轮廓，即具有弧形。这样有助于将半导体层的区域减小到最小，并因此有助于减小因为光从上部入射到TFT产生的泄漏电流。
根据本发明，在利用上述任意一种晶体管实现显示的显示设备中，以栅格结构方式排列源极导体和栅极导体，晶体管位于源极导体与栅极导体的交叉处，晶体管的漏极基本平行于源极导体排列。在这种结构中，即使源极和漏极的位置在平行于源极导体的方向发生偏离，栅极-漏极寄生电容也仅稍许发生变化。
根据本发明，在利用上述任意一种晶体管实现显示的显示设备中，以栅格结构方式排列源极导体和栅极导体，晶体管位于源极导体与栅极导体的交叉处，晶体管的漏极基本垂直于源极导体排列。在这种结构中，即使源极和漏极的位置在垂直于源极导体的方向发生偏离，栅极-漏极寄生电容也仅稍许发生变化。此外，在形成源极和漏极时，仅要求在垂直于源极导体的方向精确定位，而在平行于源极导体的方向不要求这样精确定位。
根据本发明，在利用上述任意一种晶体管实现显示的显示设备中，与像素电极连接在一起的晶体管排列在由栅极导体和源极导体分割的单元中，被上、下夹在栅极绝缘薄膜与保护薄膜之间的辅助电容电极被排列在每级的栅极导体与叠盖该栅极导体的下一级像素电极之间，在保护薄膜中偏向每级上形成晶体管的一边形成接触孔，以使辅助电容电极连接到像素电极，在每级的对着形成接触孔位置的一边，在像素电极位于辅助电容电极之上的边上形成切口。这些切口有助于加宽一级像素电极与下一级像素电极之间的间隔，并因此有助于防止在相邻像素电极之间发生短路，从而有助于防止由此导致的显示质量下降。
根据本发明的一个方面，这里提供一种具有在其间保证有预定间隔、并排形成在半导体层上的源极和漏极的晶体管，所形成的半导体层透视叠盖栅极，其特征在于，漏极对着源极的一边的转角被弄圆为凸曲线形，源极对着漏极的一边被形成为与凸曲线形的漏极边对应的凹曲线形，将源极不对着漏极的一边形成为沿源极对着漏极的那一边延伸的凸曲线形，以便源极具有均匀的宽度，半导体层凸出到栅极之外以形成叠盖源极的部分和叠盖漏极的部分，叠盖源极的凸出部分和叠盖漏极的凸出部分被栅极互相分离以使它们互相独立，沿着源极的轮廓，部分地去除半导体层上叠盖栅极并对着源极的不对着漏极的那一边的部分。
根据本发明的另一个方面，这里提供一种具有在其间保证有预定间隔、并排形成在半导体层上的源极和漏极的晶体管，所形成的半导体层透视叠盖栅极，其特征在于，将漏极对着源极的一边形成为凸弧形，将源极对着漏极的一边形成为沿漏极的凸弧形边延伸的凹弧形，以使源极与漏极之间的距离均匀，将源极不对着漏极的一边形成为沿源极对着漏极的那一边延伸的凸弧形，以便源极具有均匀的宽度，半导体层凸出到栅极之外以形成叠盖源极的部分和叠盖漏极的部分，叠盖源极的凸出部分和叠盖漏极的凸出部分被栅极互相分离以使它们互相独立，使半导体层上叠盖栅极并对着源极的不对着漏极的那一边的部分具有沿着源极的轮廓延伸的轮廓。
根据本发明的再一个方面，这里提供一种利用所述的晶体管实现显示的显示设备，其特征在于，以栅格结构方式排列栅极导体和源极导体，晶体管位于栅极导体与源极导体的交叉处，晶体管的漏极平行于源极导体排列。
根据本发明的又个一方面，这里提供一种利用所述的晶体管实现显示的显示设备，其特征在于，以栅格结构方式排列源极导体和栅极导体，晶体管位于源极导体与栅极导体的交叉处，晶体管的漏极垂直于源极导体排列。
附图说明
图1是示出本发明第一实施例的TFT阵列的外形结构的平面图。
图2是沿图1所示A-A线的剖视图。
图3是示出第一实施例的TFT结构的平面示意图。
图4是示出第一实施例的TFT阵列结构的平面图。
图5是示出本发明第二实施例的TFT阵列的外形结构的平面图。
图6是示出沿图1所示B-B线的剖视图。
图7是示出第二实施例的TFT结构的平面示意图。
图8是示出第二实施例的TFT阵列结构的平面图。
图9是示出本发明第三实施例的TFT结构的平面示意图。
图10是示出第三实施例的TFT阵列结构的平面图。
图11是示出传统TFT结构的平面示意图。
图12是示出另一个状态的、类型于图11的平面图。
图13是示出又一个状态的、类似于图11的平面图。
具体实施方式
以下将参考附图说明本发明实施例。
在第一实施例中，以矩阵结构方式排列具有倒相交错结构的多个TFT1以形成TFT阵列2。以下将参考图1和图2说明这些结构。
TFT阵列2具有多个栅极导体4，它在图1所示的水平方向延伸、并以预定间隔形成在例如非碱性玻璃的基底3上。以预定间隔从栅极导体4分出栅极5。栅极5被例如氮化硅(SiNx)的栅极绝缘薄膜6叠盖。在栅极绝缘薄膜6上，以岛形方式形成半导体层，即作为半导体岛7，从而透视(即，如俯视时看到的那样)叠盖栅极5。半导体岛7由非晶硅层形成。
形成半导体岛7后，以预定间隔并垂直于栅极导体4，形成多个源极导体8。对于被以栅格方式排列的栅极导体4和源极导体8分割的每个单元，更精确地说，对于栅极导体4与源极导体8的每个交叉点，设置一个TFT1。以与排列栅极导体4同样的间距，从源极导体8分出源极9。在每个源极9附近，在其间保证预定间隔的情况下，形成漏极10。漏极10在其底层连接到接触电极11，接触电极11与像素电极进行接触。
包括半导体岛7、源极9、漏极10以及其它部分的TFT阵列2被例如氮化硅(SiNx)的保护薄膜12叠盖。在该保护薄膜12上形成通往接触电极11的接触孔13。此外，邻接每个TFT1，形成由ITO、IZO等构成的透明像素电极14。像素电极14以矩阵方式排列，从而与TFT1一一对应，而且像素电极14通过接触孔13连接到相应TFT1。在反射式显示设备中，可以由例如金属的反射薄膜形成像素电极14。
接着，将参考图3和4说明第一实施例的TFT1的结构。
如图3所示，源极9和漏极10均是拉长形的，即，其长度方向比其宽度方向长。源极9的长度方向垂直于源极导体8，而漏极10的长度方向平行于源极导体8。漏极10具有尖端部分10a，在其间保证有预定间隔情况下，设置尖端部分10a以对着源极9的一边。
源极9和漏极10的大部分都透视叠盖半导体岛7，而且在半导体岛7和栅极绝缘薄膜6夹在其间情况下，透视叠盖栅极5。以这样的方式排列源极9和漏极10，以致它们的长度方向垂直交叉栅极5的一边。源极9和漏极10的一部分位于半导体岛7之外。位于半导体岛7之外的部分源极9连接到源极导体8，而位于半导体岛7之外的部分漏极10连接到接触电极11。
源极9具有凹槽部分9a，该凹槽部分9a形成在其对着漏极10的一边，以使漏极10的尖端部分10a进入凹槽部分9a。在漏极10的尖端部分10a与源极9的凹槽部分9a之间，形成具有预定间隙(即沟道宽度)的沟道。当然，该沟道的形状不是直线，而且具有沿凹槽部分9a的轮廓延伸的非直线形状。
TFT1的寄生电容主要是由在栅极绝缘薄膜6和半导体岛7夹在其间情况下透视叠盖栅极5的源极9部分和漏极10部分产生的。具体地说，由漏极10与栅极5之间的叠盖所产生的寄生电容对像素电压的影响大，导致像素电压发生变化。在图3所示的结构中，降低了此栅极-漏极寄生电容，也减小该寄生电容的变化，其原因如下所述。
寄生电容本身以如下方式减小。如上所述，漏极10是拉长形的，即其长度方向比其宽度方向长，而且其尖端部分可以插入形成在源极9上的凹槽部分9a内。这有助于减小漏极10叠盖半导体岛7和栅极5的区域，从而有助于减小寄生电容。这还有助于减小泄漏电流。此外，在该图的垂直方向并列排列源极9和漏极10(利用同样金属同时形成的)，因此，即使其位置在该图的水平方向稍许发生偏离，栅极-漏极寄生电容仍保持不变。相反，如果源极9和漏极10的位置在该图的垂直方向发生偏离，则漏极10叠盖栅极5的区域会发生稍许变化。在此，漏极10的长度方向垂直交叉栅极5的一边的事实证明具有优点。具体地说，栅极5的该边在其较短边方向交叉漏极10，因此，即使该边交叉漏极10的位置在其长度方向发生偏离，漏极10叠盖栅极5的区域仅稍许变化。与其中漏极10以垂直于其在所讨论的实施例中的排列方式排列，即，栅极5的一边在其长度方向交叉漏极10，而且该边交叉漏极10的位置在其较短边方向发生偏离的结构进行比较，本发明的这种结构的优点将很明显。这样，即使漏极10在其长度方向发生偏离，漏极10叠盖栅极5的区域也仅稍许发生变化，从而减小了栅极-漏极寄生电容的变化。
该优点，即，即使在源极9和漏极10在该图的垂直方向发生偏离的情况下，仍可以减小漏极10叠盖栅极5的区域的变化，是由漏极10沿该图的垂直方向具有拉长形状获得的。然而，漏极10的这种形状也存在缺点，即，缩短了源极9与漏极10之间的沟道的总长度。为了克服此缺点，在第一实施例的TFT1中，源极9具有形成在其上的凹槽部分9a，以形成围绕尖端部分10a的非直线形沟道。这样可以保证较长的总沟道长度。
在源极9和漏极10叠盖栅极5的全部区域上，在其间插入半导体岛7。在源极9交叉栅极5的一边的位置，半导体岛7稍许凸出到栅极5之外，形成半导体岛7不叠盖电极5而叠盖源极9的一个凸出部分。同样，在漏极10交叉栅极5的一边的位置，半导体岛7稍许凸出到栅极5之外，形成半导体岛7不叠盖栅极5而叠盖漏极10的一个凸出部分。这有助于减小在源极9和漏极10与栅极5之间形成的寄生电容的变化。源极9边的凸出部分和漏极10边的凸出部分被栅极5互相分离，以形成互相独立的岛碎片。在半导体岛7凸出到栅极5之外的各部分因为通过栅极5传播的光或另一种原因引起的光电效应而导电时，这样可以防止在源极与漏极之间发生短路。
图4示出多个分别具有上述结构的TFT1如何分别与像素电极14组合在一起形成阵列。将由可减小寄生电容变化的TFT1构成的这种TFT阵列2设置为两个基底之一，可以构造液晶显示器，这两个基底互相相对，在其间密封液晶。这样可以在寄生电容变化引起较少不均匀的情况下实现显示。即使在为了降低寄生电容变化的影响而对TFT1附加设置辅助电容的情况下，也可以使所需辅助电容最小。这样有助于将辅助电容元件的遮光区域降低到最小，从而有助于将液晶显示器的孔径比提高到最大。
尽管具有上述优点，但是第一实施例的TFT仍具有改进的余地。具体地说，漏极10的尖端部分10a的形状具有以下缺点。在被照射时，具有锐角转角的尖端部分10a趋向于被烤熔成圆转角。具体地说，其比照射分辨率小的部分可能会从设计形状变形，而且它们如何变形也不确定。这很可能导致漏极-栅极寄生电容发生变化。此外，源极9与漏极10之间的间隔，即沟道宽度也可能发生变化。在图5至8所示的本发明第二实施例的TFT1中克服了这些问题。
构成第二实施例TFT1的许多部件与第一实施例相同。因此，在第二实施例中，利用相同的参考编号和符号表示与第一实施例相同的这些部件，而且不重复对它们进行说明。这同样适用于之后说明的第三实施例。
在第二实施例的TFT1中，漏极10对着源极9的一边，即其尖端部分10b的一边具有圆转角。为了使它具有圆转角，将尖端部分10b的该边形成为凸曲线形。在该图中，作为凸曲线形的最典型例子，采用凸弧形。在此，通过照射预定图形将该转角弄圆。这些圆转角的半径大于照射设备分辨率。这样有助于减小栅极10的实际形状与其设计形状之间的差别，从而解决了漏极10的区域的变化问题，并因此解决了寄生电容的变化问题，而且还解决了源极9与漏极10之间间隔的变化问题，所有这些均是因为转角被出乎意料地弄圆。
因此，在源极9对着漏极10的一边形成具有凹曲线形的凹槽部分9b。在该图中，作为最典型的凹曲线形，采用凹弧形。因此，在漏极10的尖端部分10b与源极9的凹槽部分9b之间形成的沟道是曲线形，具体地说是弧形的。
漏极9的相对着凹槽部分9b的9c边具有凸曲线形。在该图中，作为凸曲线形的最典型例子，采用凸弧形。在此，漏极10的尖端部分10b的凸弧形、源极9的凹槽部分9b的凹弧形以及其9c边的凸弧形同心。因此，在漏极10与源极9之间形成的弧形沟道具有均匀宽度。源极9在凹槽部分9b与9c边之间也具有均匀宽度。这样使源极-漏极间隔即沟道宽度均匀有助于在TFT1内获得满意的特性。
在TFT1中，通过将漏极10叠盖栅极5和半导体岛7的区域降低到最小，可以降低寄生电容的影响。同样，通过将源极9叠盖栅极5和半导体岛7的区域降低到最小，也可以减小寄生电容的影响。在源极9内形成具有凹曲线形(弧)的凹槽部分9b，将其相反边9c形成为凸曲线形(弧)，以及如上所述使源极9在凹槽部分9b与9c边之间的宽度均匀而且尽可能小，有助于降低寄生电容的影响。
在上述说明中，使用术语“弧”和“同心”并不意味着几何上确切是圆形。类型于圆形的任何曲线，例如椭圆形均可以使用，只要它们能弄圆转角使其半径大于照射设备分辨率。
为了实现效果最大化，优选在变形对寄生电容和沟道条件具有最大影响的位置，具体地说，在漏极10与源极9之间，特别是在漏极10的尖端部分10b与源极9的凹槽部分9b之间，事先对转角进行弄圆使其半径大于照射分辨率，如上所述。尽管具有较小的效果，建议在其它位置对转角进行弄圆。例如，可以对尽管像素电极14本身、接触电极11本身、接触电极11与漏极10连接在一起的位置、源极9与源极导体8连接在一起的位置、栅极5本身、以及栅极5与栅极导体4连接在一起的位置等等进行弄圆。
在第二实施例的TFT1中，在源极9交叉栅极5一边的位置，半导体岛7稍许凸出到栅极5之外，形成半导体岛7不叠盖栅极5而叠盖源极9的凸出部分。同样，在漏极10交叉栅极5一边的位置，半导体岛7稍许凸出到栅极5之外，形成半导体岛7不叠盖栅极5而叠盖漏极10的凸出部分。这有助于减小在源极9和漏极10与栅极5之间形成的寄生电容的变化。源极9边的凸出部分和漏极10边的凸出部分被栅极5互相分离，以形成互相独立的岛碎片。在半导体岛7凸出到栅极5之外的各部分因为通过栅极5传播的光或另一种原因引起的光电效应而导电时，这样可以防止在源极与漏极之间发生短路。
图8示出多个分别具有上述结构的TFT1如何分别与像素电极14组合在一起形成阵列。第二实施例的TFT阵列2在几个方面与第一实施例的TFT阵列不同。以下说明这些不同之处。
在第二实施例的TFT1中，在栅极绝缘薄膜6的上面形成辅助电容电极15。在形成半导体岛7之后，与源极导体8、源极9、漏极10以及接触电极11一起形成辅助电容电极15。辅助电容电极15也被保护薄膜12在上面叠盖。在保护薄膜12上，形成通往辅助电容电极15的接触孔16。因此，像素电极14的一端通过接触孔13连接到TFT1，而其另一端通过接触孔16连接到辅助电容电极15。
除了连接到像素电极14和连接到形成在其下的电极和导体的地方之外，清除形成在像素电极14之下的栅极绝缘薄膜6和保护薄膜12。这样，更大部分的像素电极14直接接触基底3。通过这样清除形成在像素电极14之下的绝缘薄膜和保护薄膜，可以增加透光量。
以这样的方式设置像素电极14，即，不透视叠盖遮光的栅极5。像素电极14具有形成在其一个转角上的切口以使TFT1进入。这样就在一级的像素电极14与下一级的像素电极14之间产生了将TFT1设置在其中的空间。以这样的方式设置TFT1和像素电极14时它们不互相叠盖，可替代地，在形成层间绝缘层以叠盖TFT1情况下，可以以这样的方式设置TFT1和像素电极14，即它们互相透视叠盖。
辅助电容电极15被上、下夹在栅极绝缘薄膜6与保护薄膜12之间，并设置辅助电容电极15以透视叠盖栅极导体4，而不凸出到栅极导体4的外部。辅助电容电极15的长度基本等于或稍许小于像素电极14在其较短边方向(即栅极导体4延伸的方向)上的尺寸。
建议以这样的方式形成接触孔16，即位于像素电极14较短边方向上的尺寸的一半的范围内，优选位于TFT1投影到栅极导体4上的尺寸范围内，或者作为一种选择，位于源极9或接触电极11投影到栅极导体4上的尺寸范围内。靠近像素电极14上形成TFT1的一边形成这种尺寸的接触孔16。因此，尽管要求像素电极14在其形成接触孔16的一边延伸到接触孔16，但是在像素电极14上未形成接触孔16的一边不存在这种要求，因此在像素电极14的该边，对像素电极14的形状的设计具有较高的自由度。利用设计方面的这种自由度，在像素电极14上形成接触孔16的一边上形成切口14a，用于露出辅助电容电极15。该切口14a有助于加宽一级像素电极与下一级像素电极中间的间隔，因此，有助于防止在相邻像素电极之间发生短路，从而有助于防止显示质量降低。
图9和10示出本发明第三实施例的TFT1的结构。在此TFT1中，源极9和漏极10同样均为拉长形，即其长度方向比其宽度方向长。该实施例的特征在于，以这样的方式排列源极9和漏极10，即它们的长度方向排成一条直线。源极9和漏极10的长度方向均垂直于源极导体8而平行于栅极导体4。
在此，源极9和漏极10的较大部分透视叠盖半导体岛7，而且在半导体岛7和栅极绝缘薄膜6夹在其间情况下，透视叠盖栅极5。以这样的方式排列源极9和漏极10，以致它们的长度方向垂直交叉栅极5的一边。源极9在其凸出到半导体岛7之外的部分连接到源极导体8，而漏极10在其凸出到半导体岛7之外的部分连接到接触电极11。
在保证其间具有预定间隔(沟道宽度)情况下，漏极10的尖端部分10c对着源极9的尖端部分。在此，与在第二实施例中相同，将漏极10的尖端部分10c的一边形成为作为凸曲线形的最典型例子的凸弧形。源极9具有形成在其尖端部分上的凹槽部分9d，从而使漏极10的尖端部分10c进入其内，还将凹槽部分9d形成为作为凹曲线形的最典型例子的凹弧形。这样，形成在漏极10的尖端部分10c与源极9的凹槽部分9d之间的沟道为弧形。将相对着凹槽部分9d的、源极9的9e边形成为凸弧形。漏极10的尖端部分10c的凸弧形、源极9的凹槽部分9d的凹弧形及其9e边的凸弧形同心。
在这种结构中，源极9和漏极10在其长度方向排成一条直线，而且被形成为相对于沿其长度方向延伸的中线对称。这样容易严格根据设计形成电极。对于源极9尤其如此。
此外，源极9和漏极10不仅在其长度方向排成直线，还垂直于源极导体8排列它们，以便其长度方向垂直交叉栅极5的一边。因此，即使这些电极的位置在该图的垂直方向(即平行于源极导体8)稍许发生偏离，栅极-漏极寄生电容仍保持不变。相反，如果源极9和漏极10的位置在该图的水平方向(垂直于源极导体8)发生偏离，则源极9和漏极10叠盖栅极5的区域发生变化。即，栅极-漏极寄生电容发生变化。因此，尽管在该图的水平方向要求精确定位，但是在该图的垂直方向不要求这样精确定位。
另一方面，如果源极导体8和像素电极14互相太靠近，则即使保护薄膜12夹在其间，对源极导体8施加的电压仍会跳转到像素电极14，导致不良显示。因此，在形成源极导体8和像素电极14时，在该图的水平方向进行定位要求高精度，以便以设计间隔排列它们。在第三实施例中，在该图的水平方向排列TFT1的源极9和漏极10，因此，在形成源极导体8和像素电极14时，仅在该图的水平方向要求高精度。即，仅在一个方向要求高精度，这样使制造比在两个方向即垂直方向和水平方向要求高精度的情况简单了。
在第三实施例的TFT1中，与在第二实施例的TFT1中相同，源极9的凹槽部分9d具有凹曲线形(弧)，而与其相对的9e边具有凸曲线形(弧)。这样有助于使凹槽部分9d与9e边之间的源极9的宽度均匀而且尽可能小，因此有助于降低寄生电容的影响。
半导体岛7必须仅位于其叠盖源极9和漏极10以及沟道区域的区域内，而且最好不要将半导体岛7定位到别的位置。这样，在光入射到半导体岛7上时，可以将光电效应产生的泄漏电流降低到最小。半导体岛7叠盖栅极5的部分不接收背照光，因为栅极5遮光。该部分可能接收对着TFT阵列2排列的滤色片阵列反射的光。因此，即使是在半导体岛7叠盖栅极5的区域内，仍最好尽可能多地去除半导体岛7的不必要部分。因此，以这样的方式形成半导体岛7，即去除半导体岛7伸出源极9和漏极10之外的部分，使其轮廓沿源极9和漏极10的轮廓延伸。这样可以使半导体岛7不大可能接收光，因此有助于减小TFT1各种特性的变化。这种使半导体岛7具有沿源极9和漏极10的轮廓延伸的轮廓的设计技术还可以应用于第一和第二实施例的TFT1。
在第三实施例的TFT1中，源极9与漏极10之间的沟道具有非直线形状，这样可以保证它具有较长的总沟道长度。在源极9交叉栅极5一边的位置，半导体岛7稍许凸出到栅极5之外，形成半导体岛7不叠盖电极5而叠盖源极9的凸出部分。同样，在漏极10交叉栅极5的一边的位置，半导体岛7稍许凸出到栅极5之外，形成半导体岛7不叠盖栅极5而叠盖漏极10的凸出部分。这有助于减小在源极9和漏极10与栅极5之间形成的寄生电容的变化。源极9边的凸出部分和漏极10边的凸出部分被栅极5互相分离，以形成互相独立的岛碎片。在半导体岛7凸出到栅极5之外的各部分因为通过栅极5传播的光或另一种原因引起的光电效应而导电时，这样可以防止在源极与漏极之间发生短路。
上述各实施例的TFT阵列2可以用在构成采用晶体管驱动显示像素的显示设备(例如，具有密封在两个基底之间液晶的液晶显示器或有机或无机EL显示器)的两个基底之一上。上述各实施例均是对采用非晶硅、具有倒相交错结构的TFT进行处理，然而，可以利用任何其它类型的TFT，例如具有非倒相交错结构的TFT或具有由多晶硅形成的半导体岛的TFT来构成TFT阵列。
工业应用
本发明在采用晶体管驱动显示像素的显示设备中具有广泛应用，而且本发明适用于实现显示稳定、显示质量高的显示设备。

Claims (6)

1、一种具有在其间保证有预定间隔、并排形成在半导体层上的源极和漏极的晶体管，所形成的半导体层透视叠盖栅极，其特征在于，
漏极对着源极的一边的转角被弄圆为凸曲线形，
源极对着漏极的一边被形成为与凸曲线形的漏极边对应的凹曲线形，
将源极不对着漏极的一边形成为沿源极对着漏极的那一边延伸的凸曲线形，以便源极具有均匀的宽度，
半导体层凸出到栅极之外以形成叠盖源极的部分和叠盖漏极的部分，叠盖源极的凸出部分和叠盖漏极的凸出部分被栅极互相分离以使它们互相独立，
沿着源极的轮廓，部分地去除半导体层上叠盖栅极并对着源极的不对着漏极的那一边的部分。
2、一种具有在其间保证有预定间隔、并排形成在半导体层上的源极和漏极的晶体管，所形成的半导体层透视叠盖栅极，其特征在于，
将漏极对着源极的一边形成为凸弧形，
将源极对着漏极的一边形成为沿漏极的凸弧形边延伸的凹弧形，以使源极与漏极之间的距离均匀，
将源极不对着漏极的一边形成为沿源极对着漏极的那一边延伸的凸弧形，以便源极具有均匀的宽度，
半导体层凸出到栅极之外以形成叠盖源极的部分和叠盖漏极的部分，叠盖源极的凸出部分和叠盖漏极的凸出部分被栅极互相分离以使它们互相独立，
使半导体层上叠盖栅极并对着源极的不对着漏极的那一边的部分具有沿着源极的轮廓延伸的轮廓。
3、一种利用权利要求1或2所述的晶体管实现显示的显示设备，其特征在于，
以栅格结构方式排列栅极导体和源极导体，
晶体管位于栅极导体与源极导体的交叉处，
晶体管的漏极平行于源极导体排列。
4、一种利用权利要求1或2所述的晶体管实现显示的显示设备，其特征在于，
以栅格结构方式排列源极导体和栅极导体，
晶体管位于源极导体与栅极导体的交叉处，
晶体管的漏极垂直于源极导体排列。
5、根据权利要求3所述的显示设备，其进一步特征在于，
与像素电极连接在一起的晶体管排列在由栅极导体和源极导体分割的单元中，
从上、下夹在栅极绝缘薄膜与保护薄膜之间的辅助电容电极被排列在每级的栅极导体与叠盖该栅极导体的下一级的像素电极之间，
在保护薄膜上，在偏向每级上形成晶体管的一边形成接触孔，以使辅助电容电极连接到像素电极，
在每级的对着形成接触孔位置的一边，在像素电极位于辅助电容电极之上的边上形成切口。
6、根据权利要求4所述的显示设备，其进一步特征在于，
与像素电极连接在一起的晶体管排列在由栅极导体和源极导体分割的单元中，
从上、下夹在栅极绝缘薄膜与保护薄膜之间的辅助电容电极被排列在每级的栅极导体与叠盖该栅极导体的下一级的像素电极之间，
在保护薄膜上，在偏向每级上形成晶体管的一边形成接触孔，以使辅助电容电极连接到像素电极，
在每级的对着形成接触孔位置的一边，在像素电极位于辅助电容电极之上的边上形成切口。
CNB018172733A 2000-10-12 2001-10-09 晶体管和包括晶体管的显示器 Expired - Lifetime CN1222048C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP312454/2000 2000-10-12
JP2000312454 2000-10-12

Publications (2)

Publication Number Publication Date
CN1470076A CN1470076A (zh) 2004-01-21
CN1222048C true CN1222048C (zh) 2005-10-05

Family

ID=18792043

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018172733A Expired - Lifetime CN1222048C (zh) 2000-10-12 2001-10-09 晶体管和包括晶体管的显示器

Country Status (8)

Country Link
US (1) US6897482B2 (zh)
EP (1) EP1326281B1 (zh)
JP (2) JP4211250B2 (zh)
KR (1) KR100798787B1 (zh)
CN (1) CN1222048C (zh)
DE (1) DE60141244D1 (zh)
TW (1) TWI222746B (zh)
WO (1) WO2002031887A1 (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1297948C (zh) 2002-04-26 2007-01-31 三洋电机株式会社 显示装置
US6933529B2 (en) * 2002-07-11 2005-08-23 Lg. Philips Lcd Co., Ltd. Active matrix type organic light emitting diode device and thin film transistor thereof
KR100869740B1 (ko) * 2002-08-17 2008-11-21 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
JP4615197B2 (ja) * 2002-08-30 2011-01-19 シャープ株式会社 Ｔｆｔアレイ基板の製造方法および液晶表示装置の製造方法
KR100887997B1 (ko) * 2002-12-26 2009-03-09 엘지디스플레이 주식회사 기생 용량 편차가 최소화된 액정 표시 장치용 박막트랜지스터
KR100519372B1 (ko) * 2002-12-31 2005-10-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100905475B1 (ko) 2003-01-08 2009-07-02 삼성전자주식회사 액정 표시 장치
KR100698048B1 (ko) 2003-06-26 2007-03-23 엘지.필립스 엘시디 주식회사 액정표시장치
JP4586345B2 (ja) * 2003-09-17 2010-11-24 ソニー株式会社 電界効果型トランジスタ
KR100997968B1 (ko) * 2003-10-13 2010-12-02 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
JP2005223254A (ja) * 2004-02-09 2005-08-18 Sharp Corp 薄膜トランジスタ
JP4133919B2 (ja) * 2004-04-27 2008-08-13 シャープ株式会社 アクティブマトリクス基板および表示装置
KR100696469B1 (ko) 2004-06-08 2007-03-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판 표시장치
JP4543315B2 (ja) * 2004-09-27 2010-09-15 カシオ計算機株式会社 画素駆動回路及び画像表示装置
KR100603397B1 (ko) * 2004-11-18 2006-07-20 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
KR101315381B1 (ko) * 2005-03-09 2013-10-07 삼성디스플레이 주식회사 액정 표시 장치
KR101152528B1 (ko) 2005-06-27 2012-06-01 엘지디스플레이 주식회사 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법
KR20070031620A (ko) 2005-09-15 2007-03-20 삼성전자주식회사 액정 표시 장치
WO2007063786A1 (en) * 2005-11-29 2007-06-07 Semiconductor Energy Laboratory Co., Ltd. Antenna and manufacturing method thereof, semiconductor device including antenna and manufacturing method thereof, and radio communication system
EP1793366A3 (en) 2005-12-02 2009-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
JP5448257B2 (ja) * 2005-12-02 2014-03-19 株式会社半導体エネルギー研究所 半導体装置、表示装置、表示モジュール及び電子機器
WO2007063814A1 (en) 2005-12-02 2007-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
KR101189279B1 (ko) * 2006-01-26 2012-10-09 삼성디스플레이 주식회사 표시장치와 이의 제조방법
TWI328878B (en) * 2006-09-15 2010-08-11 Au Optronics Corp Electrode structure of a transistor, and pixel structure and display apparatus comprising the same
CN100451796C (zh) * 2006-12-26 2009-01-14 友达光电股份有限公司 薄膜晶体管结构
KR101381251B1 (ko) 2007-06-14 2014-04-04 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 갖는 표시패널
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
TWI464510B (zh) * 2007-07-20 2014-12-11 Semiconductor Energy Lab 液晶顯示裝置
GB2458483B (en) * 2008-03-19 2012-06-20 Cambridge Display Tech Ltd Organic thin film transistor
JP5113609B2 (ja) * 2008-04-24 2013-01-09 パナソニック液晶ディスプレイ株式会社 表示装置及びその製造方法
JP5346494B2 (ja) * 2008-05-26 2013-11-20 株式会社ジャパンディスプレイ 表示装置およびその製造方法
JP2009288625A (ja) * 2008-05-30 2009-12-10 Sony Corp 電子回路およびパネル
US9312156B2 (en) * 2009-03-27 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
KR101614092B1 (ko) * 2009-12-24 2016-04-21 삼성디스플레이 주식회사 포토 마스크 및 상기 포토 마스크를 이용하여 제조된 박막 트랜지스터
JP5628302B2 (ja) * 2010-05-10 2014-11-19 シャープ株式会社 半導体装置、アクティブマトリクス基板、及び表示装置
JP6035734B2 (ja) * 2011-06-20 2016-11-30 ソニー株式会社 半導体素子、表示装置および電子機器
JP6110693B2 (ja) * 2012-03-14 2017-04-05 株式会社半導体エネルギー研究所 半導体装置
JP6285150B2 (ja) 2012-11-16 2018-02-28 株式会社半導体エネルギー研究所 半導体装置
JP6028642B2 (ja) * 2013-03-22 2016-11-16 凸版印刷株式会社 薄膜トランジスタアレイ
TWI576646B (zh) * 2015-04-30 2017-04-01 群創光電股份有限公司 顯示裝置
TWI569512B (zh) * 2015-11-18 2017-02-01 廣達電腦股份有限公司 行動裝置
CN105895706A (zh) 2016-07-01 2016-08-24 深圳市华星光电技术有限公司 薄膜晶体管及显示装置
CN106298962A (zh) 2016-11-16 2017-01-04 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板、显示面板及显示装置
CN107393967A (zh) * 2017-08-04 2017-11-24 深圳市华星光电技术有限公司 薄膜晶体管、阵列基板及掩膜板
CN111898506A (zh) * 2020-07-21 2020-11-06 武汉华星光电技术有限公司 感光传感器、阵列基板、显示面板及电子设备
CN112925136B (zh) * 2021-03-29 2023-03-10 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60189969A (ja) * 1984-03-12 1985-09-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ
JPS6482674A (en) 1987-09-25 1989-03-28 Casio Computer Co Ltd Thin film transistor
US5032883A (en) * 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
JPH02285326A (ja) * 1989-04-27 1990-11-22 Toshiba Corp アクティブマトリックス型液晶表示素子
JP2716004B2 (ja) 1995-06-29 1998-02-18 日本電気株式会社 液晶表示装置
KR100247493B1 (ko) * 1996-10-18 2000-03-15 구본준, 론 위라하디락사 액티브매트릭스기판의 구조
JP3636424B2 (ja) * 1997-11-20 2005-04-06 三星電子株式会社 液晶表示装置及びその製造方法
US6335781B2 (en) * 1998-12-17 2002-01-01 Lg Electronics, Inc. Method for manufacturing an LCD in which a photoresist layer is at least 1.2 times thicker than the passivation layer
JP4100646B2 (ja) 1998-12-28 2008-06-11 エルジー．フィリップス エルシーデー カンパニー，リミテッド 薄膜トランジスタおよびそれを備えた液晶表示装置

Also Published As

Publication number Publication date
KR20030048432A (ko) 2003-06-19
US6897482B2 (en) 2005-05-24
EP1326281B1 (en) 2010-02-03
JP4737163B2 (ja) 2011-07-27
EP1326281A4 (en) 2008-11-19
JP4211250B2 (ja) 2009-01-21
CN1470076A (zh) 2004-01-21
JP2008004957A (ja) 2008-01-10
JP2002190605A (ja) 2002-07-05
TWI222746B (en) 2004-10-21
DE60141244D1 (de) 2010-03-25
KR100798787B1 (ko) 2008-01-29
EP1326281A1 (en) 2003-07-09
WO2002031887A1 (fr) 2002-04-18
US20040031964A1 (en) 2004-02-19

Similar Documents

Publication Publication Date Title
CN1222048C (zh) 晶体管和包括晶体管的显示器
CN1284036C (zh) 液晶显示装置的阵列基板及其制造方法
US7315076B2 (en) Display device and manufacturing method of the same
US20090051636A1 (en) Display device
KR100520244B1 (ko) 박막트랜지스터와반도체장치
CN1584718A (zh) 包括用于减少泄漏电流的tft的lcd设备
CN1892386A (zh) 能够减小漏电流的液晶显示装置及其制造方法
CN1527117A (zh) 液晶显示装置
CN1637558A (zh) 液晶显示器的基板
EP2889912A2 (en) Organic light emitting diode display device
CN1255701C (zh) 有源矩阵型液晶显示装置及其制造方法
CN1652167A (zh) 有源矩阵面板
US20240304635A1 (en) Display device
KR20020094375A (ko) 박막 트랜지스터 표시소자 구조
JP2003066488A (ja) 液晶表示装置
CN1258856A (zh) 液晶显示器件及其制造方法
CN1696805A (zh) 有源矩阵基板及其制造方法
CN1278174C (zh) 薄膜晶体管液晶显示器的像素结构
CN1384394A (zh) 液晶显示器及其制造方法
CN100351689C (zh) 薄膜晶体管阵列面板
US20190035814A1 (en) Thin film transistor and flat display device
CN1991551A (zh) 液晶显示器用阵列基板及其制造方法
JP2003057670A (ja) 液晶表示装置
US10431693B2 (en) Array substrate and display panel
TWI691757B (zh) 畫素結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NANKAI UNIVERSITY

Free format text: FORMER OWNER: SANYO ELECTRIC CO., LTD.

Effective date: 20100730

Free format text: FORMER OWNER: TOTTORI SANYO ELECTRIC CO., LTD.

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: OSAKA-FU, JAPAN TO: TOKYO-DU, JAPAN

TR01 Transfer of patent right

Effective date of registration: 20100730

Address after: Tokyo, Japan, Japan

Patentee after: Sony Corp

Address before: Osaka Japan

Co-patentee before: Tottori Sanyo Electric Co., Ltd.

Patentee before: Sanyo Electric Co., Ltd.

TR01 Transfer of patent right

Effective date of registration: 20171130

Address after: American New York

Patentee after: Saturn licensing Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Sony Corp

TR01 Transfer of patent right
CX01 Expiry of patent term

Granted publication date: 20051005

CX01 Expiry of patent term