KR20020094375A - 박막 트랜지스터 표시소자 구조 - Google Patents

박막 트랜지스터 표시소자 구조 Download PDF

Info

Publication number
KR20020094375A
KR20020094375A KR1020010032505A KR20010032505A KR20020094375A KR 20020094375 A KR20020094375 A KR 20020094375A KR 1020010032505 A KR1020010032505 A KR 1020010032505A KR 20010032505 A KR20010032505 A KR 20010032505A KR 20020094375 A KR20020094375 A KR 20020094375A
Authority
KR
South Korea
Prior art keywords
region
data line
source
gate electrode
drain
Prior art date
Application number
KR1020010032505A
Other languages
English (en)
Other versions
KR100442489B1 (ko
Inventor
정재영
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2001-0032505A priority Critical patent/KR100442489B1/ko
Priority to US10/163,418 priority patent/US6924854B2/en
Publication of KR20020094375A publication Critical patent/KR20020094375A/ko
Application granted granted Critical
Publication of KR100442489B1 publication Critical patent/KR100442489B1/ko
Priority to US11/003,388 priority patent/US7687868B2/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터 표시소자 구조에 관한 것으로, 종래 박막 트랜지스터 표시소자 구조는 채널폭을 증가시키기위해 U자형의 채널을 형성하는 경우 박막 트랜지스터 표시소자를 이루는 각 영역이 조금만 위치가 변경되어 배치되어도, 소스와 드레인 사이의 커패시턴스가 변화되어 각 픽셀마다 다른 동작특성을 나타내어 표시소자의 특성이 열화되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 종방향으로 긴 형태의 데이터라인과; 상기 데이터라인으로 부터 수직으로 소정길이 돌출된 소스와; 상기 소스와 데이터라인의 일부에 중첩되도록 횡방향으로 긴 형태를 나타내는 게이트전극과; 상기 게이트전극과 중첩되는 부분의 형상이 상기 데이터라인과 소스가 이루는 형상을 따라 절곡되어진 드레인과; 상기 드레인의 게이트전극과 중첩되지 않은 영역에 접속되어 상기 데이터라인과 게이트전극이 이루는 영역의 내측에 위치하는 픽셀전극으로 구성되어 데이터라인으로 부터 게이트전극과 평행한 방향으로 돌출된 소스와, 그 소스의 형상에 따라 절곡된 드레인을 구비함으로써, 게이트전극의 폭을 증가시키지 않고도 보다 넓은 채널의 폭을 확보할 수 있게 되어, 표시소자의 광효율, 개구율 등의 특성 열화를 방지하며, 박막 트랜지스터의 채널을 통해 전하의 이동도를 향상시켜 소자의 특성을 향상시키는 효과가 있다.

Description

박막 트랜지스터 표시소자 구조{STRUCTURE FOR TFT-LCD}
본 발명은 박막 트랜지스터 표시소자 구조에 관한 것으로, 특히 박막 트랜지스터 표시소자의 박막 트랜지스터 채널구조르 변경하여 채널폭을 증가시킴과 아울러 공정마진을 확보하여 그 특성의 열화를 방지하는데 적당하도록 한 박막 트랜지스터 표시소자 구조에 관한 것이다.
도1a 내지 도1e는 일반적인 박막 트랜지스터 표시소자의 제조공정 수순단면도로서, 이에 도시한 바와 같이 유리기판(1)의 상부전면에 금속을 증착하고, 사진식각공정으로 패터닝하여 상기 유리기판(1)의 상부일부에 게이트전극(2)을 형성하는 단계(도1a)와; 상기 구조의 상부전면에 게이트절연막(2)과 비정질실리콘을 순차적으로 증착하고, 그 비정질실리콘을 패터닝하여 상기 게이트전극(2)과 그 주변일부에 대향하는 게이트절연막(3)의 상부에 액티브(4)를 형성하는 단계(도1b)와; 상기 구조의 상부전면에 금속을 증착하고, 그 금속을 패터닝하여 상기 액티브(4)의 중앙부에서 상호 소정거리 이격되며, 그 액티브(4)의 측면 까지 이르는 소스(5)와 드레인(6)을 형성하는 단계(도1c)와; 상기 구조의 상부전면에 패시베이션막(8)을 증착하고, 그 패시베이션막(8)에 콘택홀을 형성하여 상기 드레인(6)의 상부일부를 노출시키는 단계(도1d)와; 상기 구조의 상부전면에 ITO를 증착하고, 패터닝하여 상기 노출된 드레인(6)에 접속되며, 액티브(4)가 형성되지 않은 게이트절연막(3)의 상부에 위치하는 픽셀전극(8)을 형성하는 단계(도1e)로 구성된다.
이하, 상기와 같이 구성된 종래 박막 트랜지스터 표시소자의 하판 제조방법을 좀 더 상세히 설명한다.
먼저, 도1a에 도시한 바와 같이 유리기판(1)의 상부전면에 금속을 증착하고, 사진식각공정을 통해 패터닝하여 상기 유리기판(1)의 상부일부에 위치하는 게이트전극(2)을 형성한다.
그 다음, 도1b에 도시한 바와 같이 상기 구조의 상부전면에 게이트절연막(3)을 증착하고, 그 게이트절연막(3)의 상부에 비정질실리콘을 증착한다.
그 다음, 사진식각공정을 통해 상기 비정질실리콘을 패터닝하여 상기 게이트전극(2)과 게이트전극(2)의 주변일부에 대향하는 게이트절연막(3) 상에 액티브(4)를 형성한다.
그 다음, 도1c에 도시한 바와 같이 상기 구조의 상부전면에 금속을 증착하고, 사진식각공정으로 상기 증착된 금속을 패터닝하여 상기 액티브(4)의 상부중앙에서 채널영역만큼 이격되며, 상기 액티브(4)의 측면과 그 측면의 게이트절연막(3) 상부의 소정면적까지 위치하는 소스(5)와 드레인(6)을 형성한다.
그 다음, 도1d에 도시한 바와 같이 상기 구조의 상부전면에 패시베이션막(7)을 증착하고, 사진식각공정을 통해 상기 패시베이션막(7)에 콘택홀을 형성하여 상기 드레인(6)의 상부일부를 노출시킨다.
그 다음, 도1e에 도시한 바와 같이 상기구조의 상부전면에 투명한 도전체인 ITO를 증착하고, 사진식각공정으로 패터닝하여 상기 패시베이션막(7)에 형성한 콘택홀을 통해 상기 드레인(6)에 접속됨과 아울러 그 액티브(4)의 측면에유리기판(1), 게이트절연막(3), 패시베이션막(7)이 순차증착된 평탄한 영역에 위치하는 픽셀전극(8)을 형성한다.
상기와 같이 형성된 박막 트랜지스터 표시소자의 구조를 좀 더 상세히 설명한다.
도2는 종래 박막 트랜지스터 표시소자 구조의 일실시예도로서, 이에 도시한 바와 같이 횡방향으로 긴 형태를 나타내며, 평면상에서 볼때 상부측의 일부에 홈이 형성된 게이트전극(2)과; 종방향으로 긴 형태를 보이며, 상기 게이트전극(2)과 수직으로 교차하는 데이터라인(9)과; 상기 데이터라인(9)의 일부에 접속되며, 상기 게이트전극(2)의 평면상의 중앙 하부측에서 상기 게이트전극(2)과 중첩됨과 아울러 상기 데이터라인(9)과 소정거리 이격되어 평행하며, 상기 게이트전극(2)과 중첩되는 절곡부를 가져, 상기 게이트전극(2)의 홈 부분으로 부터 소정거리 이격되어 상기 데이터라인(9)을 포함하여 U자의 형상을 이루는 소스(5)와; 상기 게이트전극(2)의 홈 부분에서 소정의 면적이 노출되며, 일부가 상기 게이트전극(2)의 홈 부근의 영역과 중첩되는 드레인(6)과; 상기 드레인(6)에 접속되어 데이터라인(9)과 게이트전극(2)이 이루는 사각형의 내측에 위치하는 픽셀전극(8)으로 구성된다.
이하, 상기 종래 박막 트랜지스터 표시소자 구조의 일실시예를 좀 더 상세히 설명한다.
먼저, 상기 박막 트랜지스터 표시소자의 박막 트랜지스터의 특징은 U자형의 채널구조를 가지므로, 채널길이와 채널폭의 비가 크다는 특징을 나타낸다.
이와 같이 채널길이대 채널폭의 비가 크면 채널을 통해 이동하는 전하의 이동도가 우수해지며, 상대적으로 적은 전압의 인가에 의해 데이터라인(9)을 통해 인가되는 비디오신호를 드레인(6)에 연결된 픽셀전극(8)에 인가할 수 있게 된다.
상기의 구조를 형성하기 위해서 종방향으로 긴형태를 가지는 데이터라인(9)을 형성함과 동시에, 상기 데이터라인(9)으로 부터 돌출된 형태를 나타내며, 그 돌출부의 끝부분이 다시 데이터라인(9)과 평행한 방향으로 절곡된 소스(5)를 볼 수 있다.
이는 소스(5)와 데이터라인(9)이 본질적으로는 하나이며, 그 데이터라인(9)이 소스와 동일한 역할을 수행할수 있음을 고려하여 채널영역을 U자로 형성하기 위해 데이터라인(9)과 소스(5)가 이루는 형상을 U자형이 되도록 한다.
또한, 채널은 소스(5) 및 드레인(6)과 게이트전극(2)이 이루는 영역으로 상기 U자형의 채널을 형성하기 위해서 횡방향으로 긴 형태의 게이트전극(2)의 상부측, 측 드레인과 중첩되는 영역에 사각형의 홈을 형성한다.
이와 같은 상태에서 사각형의 드레인(6)을 그 드레인의 중앙부가 상기 게이트전극(2)의 홈에 위치하도록 배치하면, 상기 드레인(6)의 주변영역과 게이트전극(2)은 상기 홈의 주변부에서 중첩되어진다.
상기와 같이 게이트전극(2)에 형성한 홈과, 그 홈의 주변부인 게이트전극(2)의 일부와 중첩되는 드레인(6), 그 드레인(6)과 소정거리 이격되어 그 드레인의 좌우측 및 하부를 감싸듯이 위치하는 데이터라인(9)과 소스(5)에 의해 채널은 U자 형상을 가지게 되어 채널의 폭을 좀더 넓게 형성할 수 있다.
그러나, 상기 구조의 문제점은 U자형 채널을 형성하기 위해, 소스(5)를 횡방향으로 긴 형태에서 종방향으로 긴 형태의 절곡부를 가지도록 함으로써, 그 소스(5)의 전체를 게이트전극(2)과 중첩시키기 위해 게이트전극(2)의 폭이 상대적으로 넓어야 하며, 이에 따라 동일면적에서 광이 투과되는 면적을 나타내는 표시소자의 개구율이 줄어들게 된다.
즉, 박막 트랜지스터 표시소자의 특성상 데이터라인(9)과 게이트라인(2), 소스(5) 및 드레인(6), 액티브(4)로 이루어지는 박막 트랜지스터 영역은 광이 투과되지 않는 영역이며, 그 광이 투과되지 않는 부분의 면적이 줄어들수록 백라이트의 광효율은 우수해지며, 휘도특성등 모든 표시소자의 특성이 향상된다. 그러나, 상기의 구조에서는 게이트전극(2)의 폭이 상당히 증가하게 되어, 광이 투과되는 면적을 상대적으로 줄임으로써, 표시소자의 특성을 열화시키게 된다.
또한, 상기 구조는 드레인(6)측의 채널부분을 U자로 형성하기 위해, 게이트전극(2)에 사각의 홈을 형성하고, 드레인(6) 또한 사각의 형상으로 배치하며, 그 드레인(6)의 주변부가 홈의 주변에 위치하는 게이트전극(2)과 중첩되어야 하기 때문에, 공정의 변화 등의 이유로 게이트전극(3)의 위치 또는 드레인(6)의 위치가 예상과는 다르게 좌우 또는 상하로 치우쳐 형성되는 경우 드레인(6)과 게이트전극(2)이 중첩되지 않거나, 홈의 좌우 또는 하측으로의 중첩부분이 중첩되지 않게 형성될 수 있으며, 이때는 박막 트랜지스터가 동작되지 않는 심각한 문제를 나타낼 수 있다.
상기와 같이 심한 위치의 변동이 아니더라도, 상기 드레인(6)과 게이트전극(2)의 중첩되는 면적의 변화에 의해 게이트전극(2)과 드레인(6) 사이의기생 커패시턴스값은 변화하게 되며, 그 변화값의 차이에 의한 소자의 특성 변화로 정확한 표시소자의 동작을 기대하기는 어렵게 된다.
상기의 문제점인 박막 트랜지스터를 이루는 각 영역의 위치변화에 따라 커패시턴스가 변화되는 것을 감안하여, 각 영역의 위치변화에 관계없이 동일한 게이트 드레인간 커패시턴스를 유지하는 종래 다른 구조의 실시예를 도3에 도시하였다.
도3은 박막 트랜지스터 표시소자의 각영역의 위치가 변화해도 게이트 드레인간, 게이트 소스간의 커패시턴스 변화가 없는 구조의 일실시예도로서, 이에 도시한 바와 같이 종방향으로 긴 형태의 데이터라인(9)과; 상기 데이터라인(9)과 소정면적 중첩되어 소스(5)를 이루며, 횡방향으로 긴 형태의 게이트전극(2)과; 상기 데이터라인(9)과 평행하며, 상기 게이트전극(2)의 폭보다는 긴 형태를 가지는 드레인(6)과; 상기 드레인(6)의 일부에 접속되어, 상기 데이터라인(9)과 게이트전극(2)이 이루는 영역의 중앙부에 위치하는 픽셀전극(8)으로 구성된다.
이하 상기와 같은 구조의 종래 박막 트랜지스터 표시소자의 구조를 좀 더 상세히 설명한다.
상기 도3에 도시한 구조의 특징은 게이트전극(2)의 상하 또는 좌우측의 위치변동에 의해 게이트와 소스 또는 게이트와 드레인이 중첩되는 면적의 변화가 없기때문에 커패시턴스가 일정하다는 것이다.
이와 같은 구조를 구현하기 위해서 데이터라인(9)은 일정한 폭으로 종방향으로 길게 위치하며, 게이트전극(2) 또한 일정한 폭으로 횡방향으로 길게 위치하여 그 게이트전극(2)과 데이터라인(9)이 중첩되는 면적은 항상일정하며, 그 중첩되는부분이 소스(5)로서 작용한다.
이때의 중첩되는 면적은 게이트전극(2) 또는 데이터라인(9)이 공정상의 변화에 의해 상하 또는 좌우로 이동되어 형성될 경우에도 항상일정하게 되며, 이에 따라 소스와 게이트 사이의 커패시턴스 변화는 없다.
또한, 드레인(6)도 상기 데이터라인(9)과 마찬가지로 종방향으로 긴 형태를 가지도록 배치하여 게이트전극(2)의 위치변화에 관계없이 항상 일정한 면적이 게이트전극(2)과 중첩되어 일정한 커패시턴스를 나타낸다.
물론, 상기 데이터라인(9)은 픽셀간에 공통으로 사용하는 것이고, 드레인(6)은 각 픽셀에서 독립적으로 위치하는 것으로, 그 길이의 차이에 의해 드레인(6)의 하측 또는 상측으로 게이트전극(2)의 위치가 과도하게 변경될 경우에는 드레인(6)과 게이트전극(2)이 중첩되지 않을 수도 있으나, 그정도의 위치변화라면 표시소자 전체를 사용할 수 없게 되는 정도이며, 공정의 마진여유가 상기 도2에 나타낸 실시예에 비하여 상당히 증가하게 된다.
그러나, 이와 같은 구조 또한 채널의 폭이 게이트전극(2)의 폭과 동일하게 나타나는 구조이며, 이에 따라 보다 넓은 채널의 폭을 확보하기 위해서는 게이트전극(2)의 폭이 증가해야 하며, 이에 따라 상기 설명한 광효율, 개구율 및 기타 표시소자의 특성이 열화된다.
상기한 바와 같이 종래 박막 트랜지스터 표시소자 구조는 채널의 폭을 넓게 하기 위해서 게이트전극의 폭을 증가시켜야 하며, 그 게이트전극의 폭의 증가에 의해 광효율이 저하되는 문제점과 아울러 표시소자의 개구율이 줄어들어 휘도특성등이 열화되는 문제점과 아울러 U자형 구조에서와 같이 채널의 폭을 현저하게 증가시킬 수 있는 구조에서 공정마진의 여유도가 낮아서 박막 트랜지스터 표시소자를 이루는 각 영역이 조금만 위치가 변경되도록 배치되어도, 소스와 드레인 사이의 커패시턴스가 변화되어 각 픽셀마다 다른 동작특성을 나타내어, 표시소자 전체의 신뢰성을 저하시키며, 그 구동이 용이하지 않고, 표시소자의 특성이 열화되는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 채널의 폭을 확보함과 아울러 공정마진의 여유도를 향상시켜, 커패시턴스의 변화를 방지할 수 있는 박막 트랜지스터 표시소자 구조를 제공함에 그 목적이 있다.
도1a 내지 도1e는 일반적인 박막 트랜지스터 표시소자의 제조공정 수순단면도.
도2는 종래 박막 트랜지스터 표시소자의 일실시 평면도.
도3은 종래 박막 트랜지스터 표시소자의 다른 실시 평면도.
도4는 본 발명 박막 트랜지스터 표시소자의 일실시 평면도.
도5는 본 발명 박막 트랜지스터 표시소자의 다른 실시 평면도.
** 도면의 주요 부분에 대한 부호의 설명 **
2:게이트전극5:소스
6:드레인8:픽셀전극
9:데이터라인
상기와 같은 목적은 종방향으로 긴 형태의 데이터라인과; 상기 데이터라인으로 부터 수직으로 소정길이 돌출된 소스와; 상기 소스와 데이터라인의 일부에 중첩되도록 횡방향으로 긴 형태를 나타내는 게이트전극과; 상기 게이트전극과 중첩되는 부분의 형상이 상기 데이터라인과 소스가 이루는 형상을 따라 절곡되어진 드레인과; 상기 드레인의 게이트전극과 중첩되지 않은 영역에 접속되어 상기 데이터라인과 게이트전극이 이루는 영역의 내측에 위치하는 픽셀전극으로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도4는 본 발명 박막 트랜지스터 표시소자 구조의 일실시예도로서, 이에 도시한 바와 같이 종방향으로 긴 형태를 가지며, 일측에서 수직으로 돌출된 영역을 가지는 데이터라인(9)과; 상기 데이터라인(9)의 횡방향으로 돌출된 부분이 중앙하부측에 위치하도록 중첩되며, 그 데이터라인(9)의 돌출영역 주변의 종방향으로 긴 형태의 일부가 중첩되어 소스(5)를 이루도록하는 횡방향으로 긴 형태의 게이트전극(2)과; 상기 게이트전극(2)과 중첩되는 부분이 상기 데이터라인(9)의 종방향으로 긴 영역과, 돌출영역에 소정거리 이격되도록 2회 절곡된 드레인(6)과; 상기 드레인(6)의 연장된 영역에 접속되어 상기 데이터라인(9)과 게이트전극(2)이 이루는 영역의 내측에서 소정의 면적으로 위치하는 픽셀전극(8)으로 구성된다.
이하, 상기와 같은 본 발명의 일실시예의 특징을 좀 더 상세히 설명한다.
상기 실시예의 특징은 게이트전극(2)의 상하 또는 좌우 방향의 위치변화에 관계없으며, 상기 종래의 실시예인 도3의 구조에 비하여 채널의 길이를 증가시킬 수 있는 것이며, 이를 구현하기 위해서 데이터라인(9)의 구조를 종방향으로 긴 형태의 구조와 그 종방향의 구조에 수직되는 횡방향으로 긴 형태의 돌출부를 포함하도록 변경한다.
이는 데이터라인(9)과 게이트전극(2)이 중첩되는 소스(5)의 측면 길이인 채널의 폭을 증가시킬 수 있도록 하기 위함이며, 그 돌출부는 게이트전극(2)과 평행한 방향이므로, 게이트전극(2)의 폭을 증가시키지 않아도 그 돌출부가 게이트전극(2)과 중첩될 수 있도록 한다.
또한, 게이트전극(2)은 상기 데이터라인(9)의 돌출된 부분과 평행한 방향인 횡방향으로 긴 형태를 나타내며, 상기 데이터라인(9)의 돌출부가 게이트전극(2)의중앙하부측에서 중첩되어 소스의 형상이 'ㅏ'의 형태를 나타내도록 한다.
그리고, 드레인(6)의 구조는 상기 데이터라인(9)과 소정거리 이격되며, 평행하게 위치하도록 하고, 상기 데이터라인(9)의 형상이 횡방향으로 절곡되는 부분, 즉 돌출부의 상부측에서 1회 절곡되어 횡방향으로 긴 형태의 패턴부분을 가지도록 위치하고, 그 데이터라인(9)의 돌출부가 끝나는 지점에서 다시 종방향으로 긴형태로 절곡되어 게이트라인(2)의 위치보다 더 하부측으로 길게 위치한다.
즉, 드레인(6)은 종, 횡, 종 방향으로 긴 패턴이 연결된 패턴의 형상을 가지며, 상기 데이터라인(9)과 대향하는 면의 길이, 즉 채널의 폭이 증가하게 된다.
상기 구조에서 게이트전극(2)의 위치가 상하 또는 좌우로 변화하는 경우에도 채널의 폭의 변화가 없으며, 특히 게이트전극(2)과 데이터라인(9)이 중첩되는 부분의 면적과 게이트전극(2)과 드레인(6)이 중첩되는 부분의 면적은 변화되지 않는다.
상기 설명과 같이 게이트전극(2)의 위치변화에 따라 소스 및 드레인의 면적변화가 없어 게이트와 소스, 게이트와 드레인 사이의 커패시턴스는 항상 일정하게 유지된다.
그리고, 상기 드레인(6)의 절곡부는 게이트전극(2)의 길이방향으로 평행하며, 상기 데이터라인(6)의 돌출부분도 게이트전극(2)과 길이방향으로 평행하게 위치하여, 특별히 게이트전극(2)의 폭을 증가시키지 않고도 상기의 구조를 실현할 수 있게 된다.
즉, 게이트라인(6)의 폭을 증가시키지 않고, 채널의 폭을 증가시킴으로써, 표시소자의 개구율 감소, 광효율 감소등의 문제점을 발생시키지 않고 보다 넓은 채널 폭을 확보할 수 있게 된다.
도5는 본 발명의 다른 실시예도로서, 이에 도시한 바와 같이 종방향으로 긴 형태를 가지며, 일측에서 수직으로 돌출된 영역을 가지는 데이터라인(9)과; 상기 데이터라인(9)의 횡방향으로 돌출된 부분이 그 중앙에서 중첩되도록 하며, 그 데이터라인(9)의 돌출영역 주변의 종방향으로 긴 형태의 일부가 중첩되어 소스(5)를 이루도록하는 횡방향으로 긴 형태의 게이트전극(2)과; 상기 게이트전극(2)과 중첩되는 부분이 상기 데이터라인(9)의 종방향으로 긴 영역과, 돌출영역에 소정거리 이격되도록 4회 절곡된 드레인(6)과; 상기 드레인(6)의 연장된 영역에 접속되어 상기 데이터라인(9)과 게이트전극(2)이 이루는 영역의 내측에서 소정의 면적으로 위치하는 픽셀전극(8)으로 구성된다.
이하, 상기와 같은 본 발명의 일실시예의 특징을 좀 더 상세히 설명한다.
상기 실시예의 특징은 도4에서 설명한 본 발명에서 채널의 길이를 더욱 증가시키기 위해 드레인(6)을 게이트전극(2)의 중첩영역 내에서 소스(5)와 대향하는 형상으로 변경한 것이다.
이는 역시 상기 도4의 설명부분에서 설명한 특징인 데이터라인(9)과 게이트전극(2)이 중첩되는 소스(5)의 측면 길이인 채널의 폭을 증가시킬 수 있도록 하기 위함이며, 그 채널의 폭을 증가시키는 수단이 게이트전극(2)과 평행한 방향이 되도록 하여 게이트전극(2)의 폭을 증가시키지 않아도 그 돌출부가 게이트전극(2)과 중첩될 수 있도록 한다.
또한, 게이트전극(2)은 상기 데이터라인(9)의 돌출된 부분과 평행한 방향인횡방향으로 긴 형태를 나타내며, 상기 데이터라인(9)의 돌출부가 게이트전극(2)의 중앙에서 중첩되어 소스의 형상이 'ㅏ'의 형태를 나타내도록 하며, 드레인(6)의 구조는 상기 데이터라인(9)과 소정거리 이격되며, 평행하게 위치하도록 하고, 상기 데이터라인(9)의 형상이 횡방향으로 절곡되는 부분, 즉 돌출부의 상부측에서 1회 절곡되어 횡방향으로 긴 형태의 패턴부분을 가지도록 위치하고, 그 데이터라인(9)의 돌출부가 끝나는 지점에서 다시 종방향으로 긴형태로 절곡되며, 다시 그 데이터라인(9)의 돌출부 하부측에서 횡방향으로 절곡되고, 다시 데이터라인(9)의 종방향으로 긴 형태와 평행하도록 종방향으로 절곡되어 게이트라인(2)의 위치보다 더 하부측으로 길게 위치하도록 한다.
즉, 드레인(6)은 종, 우횡, 종, 좌횡, 종 방향으로 긴 패턴이 연결된 패턴의 형상을 가지며, 상기 데이터라인(9) 다시 말해 소스(5)와 대향하는 면의 길이, 즉 채널의 폭이 증가하게 된다.
상기 구조에서도 역시 게이트전극(2)의 위치가 상하 또는 좌우로 변화하는 경우에도 채널의 폭의 변화가 없으며, 특히 게이트전극(2)과 데이터라인(9)이 중첩되는 부분의 면적과 게이트전극(2)과 드레인(6)이 중첩되는 부분의 면적은 변화되지 않는다.
상기 설명과 같이 게이트전극(2)의 위치변화에 따라 소스 및 드레인의 면적변화가 없어 게이트와 소스, 게이트와 드레인 사이의 커패시턴스는 항상 일정하게 유지된다.
그리고, 상기 드레인(6)의 절곡부는 게이트전극(2)의 길이 방향으로 평행하며, 상기 데이터라인(6)의 돌출부분도 게이트전극(2)과 길이방향으로 평행하게 위치하여, 특별히 게이트전극(2)의 폭을 증가시키지 않고도 상기의 구조를 실현할 수 있게 된다.
즉, 게이트라인(6)의 폭을 증가시키지 않고, 채널의 폭을 증가시킴으로써, 표시소자의 개구율 감소, 광효율 감소등의 문제점을 발생시키지 않고 보다 넓은 채널 폭을 확보할 수 있게 된다.
상기한 바와 같이 본 발명 박막 트랜지스터 표시소자 구조는 데이터라인으로 부터 게이트전극과 평행한 방향으로 돌출된 소스와, 그 소스의 형상에 따라 절곡된 드레인을 구비함으로써, 게이트전극의 폭을 증가시키지 않고도 보다 넓은 채널의 폭을 확보할 수 있게 되어, 표시소자의 광효율, 개구율 등의 특성 열화를 방지하며, 박막 트랜지스터의 채널을 통해 전하의 이동도를 향상시켜 소자의 특성을 향상시키는 효과가 있다.

Claims (7)

  1. 종방향으로 긴 형태의 데이터라인과; 상기 데이터라인으로 부터 수직으로 소정길이 돌출된 소스와; 상기 소스와 데이터라인의 일부에 중첩되도록 횡방향으로 긴 형태를 나타내는 게이트전극과; 상기 게이트전극과 중첩되는 부분의 형상이 상기 데이터라인과 소스가 이루는 형상을 따라 절곡되어진 드레인과; 상기 드레인의 게이트전극과 중첩되지 않은 영역에 접속되어 상기 데이터라인과 게이트전극이 이루는 영역의 내측에 위치하는 픽셀전극으로 이루어진 것을 특징으로 하는 박막 트랜지스터 표시소자 구조.
  2. 제 1항에 있어서, 상기 소스는 데이터라인의 중앙하부측에서 중첩되며, 드레인은 데이터라인과 평행한 제1영역과, 제1영역으로 부터 횡방향으로 절곡되어 상기 소스의 상부측과 평행한 제2영역과, 상기 소스의 끝단에서 다시 데이터라인과 평행한 제3영역으로 이루어진 것을 특징으로 하는 박막 트랜지스터 표시소자 구조.
  3. 제 1항 또는 제 2항에 있어서, 상기 소스와 드레인은 각 영역에서 일정한 폭을 가지는 것을 특징으로 하는 박막 트랜지스터 표시소자 구조.
  4. 제 1항 또는 제 2항에 있어서, 상기 게이트라인의 상하측 위치변화가 발생하는 경우에도, 소스 및 드레인과 중첩되는 영역의 면적은 일정한 것을 특징으로 하는 박막 트랜지스터 표시소자 구조.
  5. 제 1항에 있어서, 상기 소스는 데이터라인의 중앙측에서 중첩되며, 드레인은 데이터라인과 평행한 제1영역과, 제1영역으로 부터 횡방향으로 절곡되어 상기 소스의 상부측과 평행한 제2영역과, 상기 제2영역에서 소스의 끝단과 평행하도록 종방향으로 절곡된 제3영역과, 상기 제3영역으로 부터 횡방향으로 절곡되어 상기 소스의 하부측과 평행한 제4영역과, 상기 제4영역으로 부터 종방향으로 절곡되어 상기 데이터라인과 평행한 제5영역으로 이루어진 것을 특징으로 하는 박막 트랜지스터 표시소자 구조.
  6. 제 5항에 있어서, 상기 소스와 드레인은 각 영역에서 일정한 폭을 가지는 것을 특징으로 하는 박막 트랜지스터 표시소자 구조.
  7. 제 5항에 있어서, 상기 게이트라인의 상하측 위치변화가 발생하는 경우에도, 소스 및 드레인과 중첩되는 영역의 면적은 일정한 것을 특징으로 하는 박막 트랜지스터 표시소자 구조.
KR10-2001-0032505A 2001-06-11 2001-06-11 액정표시소자 KR100442489B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0032505A KR100442489B1 (ko) 2001-06-11 2001-06-11 액정표시소자
US10/163,418 US6924854B2 (en) 2001-06-11 2002-06-07 Structure for TFT-LCD
US11/003,388 US7687868B2 (en) 2001-06-11 2004-12-06 Structure for TFT-LCD

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0032505A KR100442489B1 (ko) 2001-06-11 2001-06-11 액정표시소자

Publications (2)

Publication Number Publication Date
KR20020094375A true KR20020094375A (ko) 2002-12-18
KR100442489B1 KR100442489B1 (ko) 2004-07-30

Family

ID=19710645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0032505A KR100442489B1 (ko) 2001-06-11 2001-06-11 액정표시소자

Country Status (2)

Country Link
US (2) US6924854B2 (ko)
KR (1) KR100442489B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816205B1 (ko) * 2005-12-14 2008-03-21 우 옵트로닉스 코포레이션 액정표시장치와 그 제조방법
KR20140087341A (ko) * 2012-12-28 2014-07-09 엘지디스플레이 주식회사 표시장치

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3718770B2 (ja) * 2002-01-11 2005-11-24 株式会社日立製作所 アクティブマトリックス型の表示装置
KR100870522B1 (ko) * 2002-09-17 2008-11-26 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
JP4627148B2 (ja) * 2004-04-09 2011-02-09 株式会社 日立ディスプレイズ 表示装置
KR100696469B1 (ko) * 2004-06-08 2007-03-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판 표시장치
KR101105925B1 (ko) * 2004-10-27 2012-01-17 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
GB0426563D0 (en) * 2004-12-03 2005-01-05 Plastic Logic Ltd Alignment tolerant patterning on flexible substrates
KR101245968B1 (ko) * 2004-12-31 2013-03-21 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20070049923A (ko) * 2005-11-09 2007-05-14 엘지.필립스 엘시디 주식회사 액정표시장치용 박막 트랜지스터 기판 및 이를 구비하는액정표시장치
TWI293802B (en) * 2006-03-28 2008-02-21 Au Optronics Corp Liquid crystal display device
CN101315950A (zh) * 2007-05-30 2008-12-03 北京京东方光电科技有限公司 一种薄膜晶体管充电沟道结构
TWI505000B (zh) * 2013-02-19 2015-10-21 Innolux Corp 液晶面板
CN104914596B (zh) * 2014-03-14 2018-12-25 群创光电股份有限公司 显示装置
KR102155051B1 (ko) * 2014-04-29 2020-09-11 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 제조 방법
TWI567950B (zh) * 2015-01-08 2017-01-21 群創光電股份有限公司 顯示面板
KR102326555B1 (ko) * 2015-04-29 2021-11-17 삼성디스플레이 주식회사 표시장치
CN110620154A (zh) * 2019-08-22 2019-12-27 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板及装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0740101B2 (ja) * 1985-04-23 1995-05-01 旭硝子株式会社 薄膜トランジスタ
US4762398A (en) * 1987-01-26 1988-08-09 Hosiden Electronics Co., Ltd. Pixel transistor free of parasitic capacitance fluctuations from misalignment
US5414283A (en) * 1993-11-19 1995-05-09 Ois Optical Imaging Systems, Inc. TFT with reduced parasitic capacitance
US5847413A (en) * 1994-08-31 1998-12-08 Semiconductor Energy Laboratory Co., Ltd. Differential amplifier circuit and analog buffer
US5532180A (en) * 1995-06-02 1996-07-02 Ois Optical Imaging Systems, Inc. Method of fabricating a TFT with reduced channel length
KR100495794B1 (ko) * 1997-10-17 2005-09-28 삼성전자주식회사 액정표시장치용박막트랜지스터
JP4021045B2 (ja) * 1998-03-31 2007-12-12 株式会社アドバンスト・ディスプレイ アクティブマトリクス型表示装置
KR100601168B1 (ko) * 1999-05-13 2006-07-13 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
KR100321925B1 (ko) * 1998-11-26 2002-10-25 삼성전자 주식회사 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판
JP3355143B2 (ja) * 1998-12-22 2002-12-09 松下電器産業株式会社 液晶表示装置およびその製造方法
KR100612992B1 (ko) * 1999-12-28 2006-08-14 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법
KR100627107B1 (ko) * 1999-07-31 2006-09-25 엘지.필립스 엘시디 주식회사 멀티 도메인 액정표시소자 및 그 제조방법
JP3701832B2 (ja) * 2000-02-04 2005-10-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 薄膜トランジスタ、液晶表示パネル、および薄膜トランジスタの製造方法
KR100709704B1 (ko) * 2000-05-12 2007-04-19 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100370800B1 (ko) * 2000-06-09 2003-02-05 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제작방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816205B1 (ko) * 2005-12-14 2008-03-21 우 옵트로닉스 코포레이션 액정표시장치와 그 제조방법
KR20140087341A (ko) * 2012-12-28 2014-07-09 엘지디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
US7687868B2 (en) 2010-03-30
US20020186331A1 (en) 2002-12-12
US20050094050A1 (en) 2005-05-05
KR100442489B1 (ko) 2004-07-30
US6924854B2 (en) 2005-08-02

Similar Documents

Publication Publication Date Title
EP1326281B1 (en) Transistor and display comprising it
KR20020094375A (ko) 박막 트랜지스터 표시소자 구조
KR100370800B1 (ko) 액정표시장치용 어레이기판 제작방법
US5668650A (en) Thin film transistor panel having an extended source electrode
US5969778A (en) Active matrix liquid crystal display having a contact hole
JP2002151522A (ja) アクティブマトリクス基板及びその製造方法ならびに表示装置
US20010030719A1 (en) Liquid crystal dlsplay and manufacturing method therefor
JPH09160075A (ja) 液晶表示素子
US8279389B2 (en) Liquid crystal display device having storage lines overlapping active layers formed of polysilicon material
KR20080002186A (ko) 액정표시장치용 어레이 기판
JP2003066488A (ja) 液晶表示装置
US6661477B2 (en) TFT-LCD having dummy gate electrode and dummy gate insulator
JPH10125933A (ja) 薄膜トランジスタ、液晶表示装置および液晶表示装置の製造方法
KR100228431B1 (ko) 액정 표시 소자 및 그 제조방법
CN112925136B (zh) 一种驱动电路的控制开关、阵列基板和显示面板
EP0915366A2 (en) Array of active-matrix type TFT elements
JP4789915B2 (ja) アクティブマトリクス基板及びその製造方法
JPH0812923B2 (ja) ピクセル駆動用トランジスタ
JP4134253B2 (ja) アクティブマトリクス基板及びその製造方法ならびに表示装置
KR100336898B1 (ko) 액정표시소자의박막트랜지스터
KR20080057415A (ko) 박막 트랜지스터, 이를 갖는 어레이 기판 및 이를 갖는표시패널
JPH0887026A (ja) 液晶表示パネル
JP4670263B2 (ja) 表示装置
KR19980035300A (ko) 액정 표시 장치 및 그 제조 방법
KR100828456B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 13