JP4021045B2 - アクティブマトリクス型表示装置 - Google Patents
アクティブマトリクス型表示装置 Download PDFInfo
- Publication number
- JP4021045B2 JP4021045B2 JP08596098A JP8596098A JP4021045B2 JP 4021045 B2 JP4021045 B2 JP 4021045B2 JP 08596098 A JP08596098 A JP 08596098A JP 8596098 A JP8596098 A JP 8596098A JP 4021045 B2 JP4021045 B2 JP 4021045B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- pixel
- electrode
- respect
- disposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13625—Patterning using multi-mask exposure
Description
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタをスイッチング素子として利用したアクティブマトリクス型表示装置に関する。
【０００２】
【従来の技術】
アクティブマトリクス型表示装置は画素毎にスイッチング素子を設けた構成をとり、各々の画素に選択的に表示信号を印加することが可能なため、高コントラストでクロストークのない鮮明な画像を得ることができるものである。また、その軽量、薄型、低消費電力といった特徴から、ノート型パソコン等の携帯用機器の表示装置のディスプレイとして広く実用されている。
【０００３】
図７に従来アクティブマトリクス型表示装置の画素の一例の平面説明図（ａ）と断面説明図（ｂ）を示す。断面図（ｂ）は平面図（ａ）のＡ−Ａ線断面を矢印方向からみたときに対応する。同図に示すように、画素はガラス基板１０上に走査線１と一体のゲート電極３、ゲート絶縁膜１３、半導体層６、画素電極７、信号線２と一体のソース電極４、ドレイン電極５をそれぞれ、成膜・パターニングの工程を繰り返すことで形成する。一方、対向ガラス基板１１上には共通電極９が形成されており、液晶層１２を介してガラス基板１０と対向した形で配置される。なお、平面図（ａ）に示されるように、走査線１と平行に補助容量線８が配置されており、画素電極７との間で補助容量が形成される。補助容量は、画素電極７と共通電極９間に液晶層１２を介して形成される液晶容量に対して並列に挿入される容量であり、保持期間中のＴＦＴの漏れ電流や画素電極７と他の電極との容量結合による液晶印加電圧の変動を制御する働きをもつ。このような同一構成の画素をアレイ状に接続することで、表示領域は形成される。
【０００４】
図８はスイッチング素子としてＴＦＴを用いた場合のアクティブマトリクス型表示装置の等価回路を示す説明図であり、図９は駆動波形を示す説明図であり、簡単に駆動原理について説明する。信号線２２と走査線２１との各交点にＴＦＴ２３を介して液晶容量２５と補助容量２４が接続された構成をとる。またＴＦＴにはゲート電極とドレイン電極間で形成される寄生容量Ｃｇｄ２６が付加される。走査回路３２は走査線に順次ゲートパルスを印加し、それに同期して信号発生回路３１は信号線に１ライン分の画像信号を出力する。ＴＦＴは走査線にゲートパルスが印加されている間ＯＮ状態となり、信号線に出力されている画像信号に応じて画素容量、補助容量に電荷が蓄積される。次にゲートパルスが次の走査線に移るとＴＦＴはＯＦＦ状態となり、次にゲートパルスが印加されるまでの間蓄積された電荷は保持されることになる。結果、個々の画素は独立に所定の表示を行うことができる。
【０００５】
【発明が解決しようとする課題】
ところで、ＴＦＴをスイッチング素子として用いたアクティブマトリクス型表示装置では、ゲート電極とドレイン電極との間の容量Ｃｇｄが寄生的に形成される。このＣｇｄはゲートパルスが立ち下がる際に容量結合により画素電極電位ΔＶは次式で表される。
【０００６】
【数１】
【０００７】
Ｃｇｄはゲート／ドレイン電極間寄生容量、Ｃｌｃは液晶容量、Ｃｓは補助容量、ΔＶｇはゲートパルスのスイング幅である。この式において仮にΔＶが表示領域内すべての画素間で同一であるならば、共通電極電位Ｖｃｏｍを調節することで、実質的にΔＶを打ち消すことが可能である。しかしながら実際は、表示領域内でΔＶを一定にすることは困難である。その最も大きな要因としては画素アレイ形成時のフォトリソ工程で使用するステップアンドリピート露光装置（以下、ステッパーと記す）のアライメント誤差があげられる。このアライメント誤差が生じると分割露光領域で各レイヤーの重なり量に違いが発生し、Ｃｇｄが分割露光領域間で異なることになる。つまり分割露光領域間でΔＶが異なる状態が発生する。このΔＶの分布はそのまま液晶印加電圧の分布に反映されるため、結果、分割露光領域間で輝度差が発生するといった問題を生じることになる。
【０００８】
この問題の解決方法として、補助容量Ｃｓの値を大きくしてΔＶの変動を抑えることが考えられるが、通常補助容量Ｃｓは光透過性を有しない金属膜で形成されるため、補助容量Ｃｓの値を大きくするために金属膜の大きさを大きくすると画素開口率が低下するといった問題を生じる。また、ＴＦＴを小型化しＣｇｄ自体を小さくすることも考えられるが、ＴＦＴの小型化は駆動能力の低下をもたらすためその自由度は小さい。
【０００９】
本発明は、画素開口率の低下を伴うことなく、ステッパーによるアライメント誤差が生じた場合に発生する分割露光領域間の輝度差を抑え、表示品質に優れた表示装置を得ることを目的とするものである。
【００１０】
【課題を解決するための手段】
本発明の請求項１にかかわる表示装置は、第１の画素は、第１の走査線に接続される第１のゲート電極と、第１の信号線に接続される第１のソース電極と、第１の画素電極に接続される第１のドレイン電極とを備える第１のＴＦＴを有し、
第２の画素は、第２の走査線に接続される第２のゲート電極と、第２の信号線に接続される第２のソース電極と、第２の画素電極に接続される第２のドレイン電極とを備える第２のＴＦＴを有し、
第１のゲート電極、第２のゲート電極は、それぞれ第１の走査線、第２の走査線に対して同じ側に配置され、
第１のゲート電極、第２のゲート電極は、それぞれ第１の信号線、第２の信号線に対して同じ側に配置され、
前記第１のゲート電極と第１のドレイン電極との重なり面積、および前記第２のゲート電極と第２のドレイン電極との重なり面積の、アライメントずれにより発生する変動（増減）が、該第１の画素と該第２の画素で反対方向に発生するように、該第２の画素の該第２のゲート電極に対する第２のソース電極と第２のドレイン電極の配置を、該第１の画素の第１のゲート電極に対する第１のソース電極と第１のドレイン電極の配置とは反対にしたことを特徴とする。
【００１１】
本発明の請求項２にかかわる表示装置は、前記第１の走査線に対して所定の角度θ（０°＜θ＜９０°）をなして延設された前記第１のゲート電極と、該第１のゲート電極と重なり合う部分を有して第１のゲート電極の一方の側だけに配置され、前記第１の画素電極に接続される第１のドレイン電極が配置される第１の所定の領域と該第１のゲート電極と重なりあう部分を有して第１のゲート電極の他方の側だけに配置され、該第１の信号線に接続される該第１のソース電極が配置される第２の所定の領域とを含む第１の画素と、
前記第２の走査線に対して前記所定の角度θ（０°＜θ＜９０°）をなして延設された前記第２のゲート電極と、該第２のゲート電極と重なりあう部分を有して該第２のゲート電極の一方の側だけに配置され、前記第２の画素電極と接続される第２のドレイン電極が配置される第３の所定の領域と第２のゲート電極と重なりあう部分を有して第２のゲート電極の他方の側だけに配置され、第２の信号線と接続される第２のソース電極が配置される第４の所定の領域とを含む第２の画素とを含み、前記第１の画素の第１のゲート電極と前記第２の画素の第２のゲート電極は、それぞれ第１の信号線、第２の信号線に対して同じ側に配置され、前記第１の所定の領域と前記第３の所定の領域とは、前記第１のゲート電極に対して反対側の領域であることを特徴とする。
【００１２】
本発明の請求項３にかかわる表示装置は、前記第１の画素と第２の画素とが互いに隣接し、かつ第１の画素と第２の画素とがアレイ状に複数個配列されてなることを特徴とする。
【００１３】
本発明の請求項４にかかわる表示装置は、前記第１の画素において第１のゲート電極と第１のドレイン電極とが重なり合う部分の面積と、第２の画素において第２のゲート電極と第２のドレイン電極とが重なり合う部分の面積とが同一であることを特徴とする。
【００１４】
本発明の請求項５にかかわる表示装置は、前記第１の画素におけるＣｇｄの値と、第２の画素におけるＣｇｄの値とが同一であることを特徴とする。
【００１６】
本発明の請求項６にかかわる表示装置は、前記第１のソース電極と第１のゲート電極の一部と重なり合う部分と、前記第１のドレイン電極と前記第１のゲート電極の一部と重なり合う部分とが、前記第１のゲート電極の中心線上の１点に関して点対称に形成された第１の画素と、前記第２のソース電極と前記第２のゲート電極の一部と重なり合う部分と、前記第２のドレイン電極と前記第２のゲート電極の一部と重なり合う部分とが、前記第２のゲート電極の中心線上の１点に関して点対称に形成された第２の画素とを含むことが好ましい。
【００１７】
【発明の実施の形態】
実施の形態１
図１および図２は本発明の実施の形態１における画素を示す平面説明図である。図１に示す第１の画素Ａにおいて、ＴＦＴのゲート電極３は走査線１とある適当な角度θの方向に延ばして配置されている。図１に示すように、該ゲート電極上に、絶縁膜、半導体層６を形成後、該ゲート電極に関して信号線２側の第１の所定の領域にドレイン電極５を設け、該ゲート電極に関してドレイン電極とは反対側の第２の所定の領域にソース電極４を設けることでＴＦＴを構成する。また、図２に示す第２の画素Ｂにおいて、ＴＦＴのゲート電極３は走査線１に対して第１の画素Ａと同様の角度θをもって配置されている。該ゲート電極上に、絶縁膜、半導体膜６を形成後、該ゲート電極に関して信号線２側の第４の所定の領域にソース電極４を設け、該ゲート電極に関してソース電極とは反対側の第３の所定の領域にドレイン電極５を設けることでＴＦＴを形成する。ここで第１および第２の画素Ａ、Ｂにおいてゲート電極１、ドレイン電極５の重なり面積は同一であり、その重なり部形状も同一である。つまり第１および第２の画素Ａ、Ｂは各々のドレイン電極の位置を反転させた構成をとり、かつＣｇｄの値を同一とし、かつドレイン電極と、ゲート電極との重なり部の形状を同一としたものである。
【００１８】
図３は本実施の形態１の表示領域を構成する画素のアレイ配列４１について示す説明図である。図に示されるように本実施の形態における表示領域は、第１の画素Ａと第２の画素Ｂが走査線方向、信号線方向共に交互に配列された形で構成される。
【００１９】
ゲート電極およびソース電極の重なり面積ならびにゲート電極およびドレイン電極の重なり面積にそれぞれ変動が生じるとＣｇｄの変動に大きく影響を及ぼす。このような電極の重なり面積の変動はステッパーのアライメント誤差により生じるものである。このような電極の変動が生じた場合を考える。たとえば、ソース電極およびドレイン電極がゲート電極に対して図１に示すＸ方向にずれた場合、第１の画素ＡにおいてはＣｇｄは減少、第２の画素ＢではＣｇｄは増加する。またＹ方向にずれた場合、第１の画素ＡにおいてはＣｇｄは減少、第２の画素ＢにおいてはＣｇｄは増加することになる。つまり、ステッパーのアライメント誤差が生じた場合、表示領域内で隣合う画素のＣｇｄの増減が反対方向に生じることになる。またＣｇｄの値、およびＣｇｄを形成するゲート電極と、ドレイン電極との重なり部形状を同一としているために、ずれ量に対するＣｇｄの増減量は同一となる。
【００２０】
図４は、電圧変化に対し最も輝度変化の大きい透過率２０〜４０％付近におけるＣｇｄ変動（ΔＶ変動）と輝度の関係を示す説明図である。図に示されるように、Ｃｇｄ増加（図の右方向）に対し輝度は増加（図の上方向）、Ｃｇｄ減少に対し輝度は減少の傾向を示し、かつ、その輝度変化量はＣｇｄ変化量に対しほぼ一定であるため、第１の画素Ａ、第２の画素Ｂのアライメントずれ量に対する輝度変化は図４に示すようになる。図５は、アライメントずれと輝度の関係を示す説明図である。つまり、隣接画素の輝度変化が、反対方向に同じ大きさで生じることとなり、ある領域での輝度は図中Ａで示す第１の画素Ａと、図中Ｂで示す第２の画素Ｂの輝度の平均Ｍとなるため、その変化はほとんど生じない。
【００２１】
つまり、本実施の形態を用いることで、ステッパーのアライメントずれが生じた場合においても、アライメントずれが生じない場合と比較して、複数画素で形成される領域としての輝度はほとんど変化しないため、分割露光領域間の輝度差発生を抑制することが可能となり、画素開口率を低下させることなく、表示品質に優れた液晶表示装置を得ることが可能となる。
【００２２】
実施の形態２
図６は、本発明の他の実施の形態にかかわる画素部分の平面説明図である。図５において図１および図２に示した要素と同じ要素には同一の符号を付して示した。図６に示したように、本実施の形態においては、ドレイン電極の一部がソース電極の側に延設され、かつ、ソース電極４の一部がドレイン電極５の側に延設されている。その他の点は実施の形態１と同様である。すなわち、走査線に対して所定の角度θをなして延設されたゲート電極と、ドレイン電極とソース電極とが設けられている点は実施の形態１と同様である。本実施の形態では、図６の（ａ）に示すように、第１の画素は、ドレイン電極５が、ゲート電極に関して信号線側から延設されかつゲート電極（半導体層６の下層、図示せず）の一部と重なり合う第１の重なり部分５１を有して設けられていると同時に、ソース電極４が、ゲート電極に関して走査線側から延設されかつゲート電極の一部と重なり合う第２の重なり部分５２とを有して設けられていて、前記所定の角度θ方向のゲート電極の中心線上の１点に関して前記第１の重なり部分と第２の重なり部分とが点対称に形成されている。また、図６の（ｂ）に示すように、第２の画素は、走査線に対して所定の角度θをなして延設されたゲート電極と、ドレイン電極とソース電極とが設けられている点は実施の形態１と同様である。本実施の形態では、ドレイン電極５が、ゲート電極に関して走査線側から延設されかつゲート電極（半導体層６の下層、図示せず）の一部と重なり合う第３の重なり部分５３を有して設けられていると同時に、ソース電極４が、ゲート電極に関して信号線側から延設されかつゲート電極の一部と重なり合う第４の重なり部分５４とを有して設けられていて、前記所定の角度θ方向のゲート電極の中心線上の１点に関して前記第３の重なり部分と第４の重なり部分とが点対称に形成されている。
【００２３】
このようにドレイン電極とソース電極とを配設することによっても実施の形態１と同様にステッパーのアライメントずれが生じた場合においても、アライメントずれが生じない場合と比較して、複数画素で形成される領域としての輝度はほとんど変化しないため、分割露光領域間の輝度差発生を抑制することが可能となり、画素開口率を低下させることなく、表示品質に優れた液晶表示装置を得ることが可能となる。
【００２４】
なお、以上の実施の形態１および２では、補助容量配線を設けた画素についての例を示したが、補助容量配線が無く、隣接ゲート線と画素電極の間で補助容量を形成する画素においても同様の効果が得られる。また、共通ＣＳ構造に基づく補助容量の形成のばあいおよびＣＳ on gate構造に基づく補助容量の形成のばあいにおいても適用可能であり、同様の効果が得られる。また、エッチングストッパー型のＴＦＴについても同様の効果が得られる。また、走査線とゲート電極の角度θは０°から９０°までどの値を用いても良く、この角度θの方向にしたがって、ＴＦＴを配設することができる。さらに、アレイ基板に形成された２電極間に電圧を印加し、基板面にほぼ水平方向に電界を発生させて液晶分子を面内駆動するＩＰＳ方式の液晶表示装置にも本発明を適用でき、同様の効果が得られる。
【００２５】
【発明の効果】
以上説明したように、本発明によればアライメントずれにより発生するＣｇｄの変動が隣接画素間で反対方向に発生するような構成をとることで、前記Ｃｇｄの変動が引き起こす輝度差を見かけ上平均化し、分割露光領域間の輝度差を抑制することが可能となる。結果、画素開口率を低下させることなく表示品質に優れた液晶表示装置を高い量産性で提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態における画素部分の平面説明図である。
【図２】本発明の一実施の形態における画素部分の平面説明図である。
【図３】本発明の一実施の形態におけるアレイ基板上の画素配列を示す概略説明図である。
【図４】本発明の一実施の形態におけるＣｇｄの変動と輝度の関係を説明するための説明図である。
【図５】本発明の一実施の形態におけるアライメントずれと輝度の関係を説明するための説明図である。
【図６】本発明の他の実施の形態における画素部分の平面説明図である。
【図７】従来例の画素の平面説明図および断面説明図である。
【図８】従来例のアクティブマトリクス型液晶表示装置の駆動原理を説明するための説明図である。
【図９】従来例のアクティブマトリクス型液晶表示装置で用いられる電圧波形の一例を示す説明図である。
【符号の説明】
１ 走査線
２ 信号線
３ ゲート電極
４ ソース電極
５ ドレイン電極
６ 半導体層
７ 画素電極
８ 補助容量線
９ 共通電極
１０ アレイ側ガラス基板
１１ 対向ガラス基板
１２ 液晶層
２１ 走査線
２２ 信号線
２３ ＴＦＴ
２４ 補助容量
２５ 液晶容量
２６ 寄生容量Ｃｇｄ
【発明の属する技術分野】
本発明は薄膜トランジスタをスイッチング素子として利用したアクティブマトリクス型表示装置に関する。
【０００２】
【従来の技術】
アクティブマトリクス型表示装置は画素毎にスイッチング素子を設けた構成をとり、各々の画素に選択的に表示信号を印加することが可能なため、高コントラストでクロストークのない鮮明な画像を得ることができるものである。また、その軽量、薄型、低消費電力といった特徴から、ノート型パソコン等の携帯用機器の表示装置のディスプレイとして広く実用されている。
【０００３】
図７に従来アクティブマトリクス型表示装置の画素の一例の平面説明図（ａ）と断面説明図（ｂ）を示す。断面図（ｂ）は平面図（ａ）のＡ−Ａ線断面を矢印方向からみたときに対応する。同図に示すように、画素はガラス基板１０上に走査線１と一体のゲート電極３、ゲート絶縁膜１３、半導体層６、画素電極７、信号線２と一体のソース電極４、ドレイン電極５をそれぞれ、成膜・パターニングの工程を繰り返すことで形成する。一方、対向ガラス基板１１上には共通電極９が形成されており、液晶層１２を介してガラス基板１０と対向した形で配置される。なお、平面図（ａ）に示されるように、走査線１と平行に補助容量線８が配置されており、画素電極７との間で補助容量が形成される。補助容量は、画素電極７と共通電極９間に液晶層１２を介して形成される液晶容量に対して並列に挿入される容量であり、保持期間中のＴＦＴの漏れ電流や画素電極７と他の電極との容量結合による液晶印加電圧の変動を制御する働きをもつ。このような同一構成の画素をアレイ状に接続することで、表示領域は形成される。
【０００４】
図８はスイッチング素子としてＴＦＴを用いた場合のアクティブマトリクス型表示装置の等価回路を示す説明図であり、図９は駆動波形を示す説明図であり、簡単に駆動原理について説明する。信号線２２と走査線２１との各交点にＴＦＴ２３を介して液晶容量２５と補助容量２４が接続された構成をとる。またＴＦＴにはゲート電極とドレイン電極間で形成される寄生容量Ｃｇｄ２６が付加される。走査回路３２は走査線に順次ゲートパルスを印加し、それに同期して信号発生回路３１は信号線に１ライン分の画像信号を出力する。ＴＦＴは走査線にゲートパルスが印加されている間ＯＮ状態となり、信号線に出力されている画像信号に応じて画素容量、補助容量に電荷が蓄積される。次にゲートパルスが次の走査線に移るとＴＦＴはＯＦＦ状態となり、次にゲートパルスが印加されるまでの間蓄積された電荷は保持されることになる。結果、個々の画素は独立に所定の表示を行うことができる。
【０００５】
【発明が解決しようとする課題】
ところで、ＴＦＴをスイッチング素子として用いたアクティブマトリクス型表示装置では、ゲート電極とドレイン電極との間の容量Ｃｇｄが寄生的に形成される。このＣｇｄはゲートパルスが立ち下がる際に容量結合により画素電極電位ΔＶは次式で表される。
【０００６】
【数１】
Ｃｇｄはゲート／ドレイン電極間寄生容量、Ｃｌｃは液晶容量、Ｃｓは補助容量、ΔＶｇはゲートパルスのスイング幅である。この式において仮にΔＶが表示領域内すべての画素間で同一であるならば、共通電極電位Ｖｃｏｍを調節することで、実質的にΔＶを打ち消すことが可能である。しかしながら実際は、表示領域内でΔＶを一定にすることは困難である。その最も大きな要因としては画素アレイ形成時のフォトリソ工程で使用するステップアンドリピート露光装置（以下、ステッパーと記す）のアライメント誤差があげられる。このアライメント誤差が生じると分割露光領域で各レイヤーの重なり量に違いが発生し、Ｃｇｄが分割露光領域間で異なることになる。つまり分割露光領域間でΔＶが異なる状態が発生する。このΔＶの分布はそのまま液晶印加電圧の分布に反映されるため、結果、分割露光領域間で輝度差が発生するといった問題を生じることになる。
【０００８】
この問題の解決方法として、補助容量Ｃｓの値を大きくしてΔＶの変動を抑えることが考えられるが、通常補助容量Ｃｓは光透過性を有しない金属膜で形成されるため、補助容量Ｃｓの値を大きくするために金属膜の大きさを大きくすると画素開口率が低下するといった問題を生じる。また、ＴＦＴを小型化しＣｇｄ自体を小さくすることも考えられるが、ＴＦＴの小型化は駆動能力の低下をもたらすためその自由度は小さい。
【０００９】
本発明は、画素開口率の低下を伴うことなく、ステッパーによるアライメント誤差が生じた場合に発生する分割露光領域間の輝度差を抑え、表示品質に優れた表示装置を得ることを目的とするものである。
【００１０】
【課題を解決するための手段】
本発明の請求項１にかかわる表示装置は、第１の画素は、第１の走査線に接続される第１のゲート電極と、第１の信号線に接続される第１のソース電極と、第１の画素電極に接続される第１のドレイン電極とを備える第１のＴＦＴを有し、
第２の画素は、第２の走査線に接続される第２のゲート電極と、第２の信号線に接続される第２のソース電極と、第２の画素電極に接続される第２のドレイン電極とを備える第２のＴＦＴを有し、
第１のゲート電極、第２のゲート電極は、それぞれ第１の走査線、第２の走査線に対して同じ側に配置され、
第１のゲート電極、第２のゲート電極は、それぞれ第１の信号線、第２の信号線に対して同じ側に配置され、
前記第１のゲート電極と第１のドレイン電極との重なり面積、および前記第２のゲート電極と第２のドレイン電極との重なり面積の、アライメントずれにより発生する変動（増減）が、該第１の画素と該第２の画素で反対方向に発生するように、該第２の画素の該第２のゲート電極に対する第２のソース電極と第２のドレイン電極の配置を、該第１の画素の第１のゲート電極に対する第１のソース電極と第１のドレイン電極の配置とは反対にしたことを特徴とする。
【００１１】
本発明の請求項２にかかわる表示装置は、前記第１の走査線に対して所定の角度θ（０°＜θ＜９０°）をなして延設された前記第１のゲート電極と、該第１のゲート電極と重なり合う部分を有して第１のゲート電極の一方の側だけに配置され、前記第１の画素電極に接続される第１のドレイン電極が配置される第１の所定の領域と該第１のゲート電極と重なりあう部分を有して第１のゲート電極の他方の側だけに配置され、該第１の信号線に接続される該第１のソース電極が配置される第２の所定の領域とを含む第１の画素と、
前記第２の走査線に対して前記所定の角度θ（０°＜θ＜９０°）をなして延設された前記第２のゲート電極と、該第２のゲート電極と重なりあう部分を有して該第２のゲート電極の一方の側だけに配置され、前記第２の画素電極と接続される第２のドレイン電極が配置される第３の所定の領域と第２のゲート電極と重なりあう部分を有して第２のゲート電極の他方の側だけに配置され、第２の信号線と接続される第２のソース電極が配置される第４の所定の領域とを含む第２の画素とを含み、前記第１の画素の第１のゲート電極と前記第２の画素の第２のゲート電極は、それぞれ第１の信号線、第２の信号線に対して同じ側に配置され、前記第１の所定の領域と前記第３の所定の領域とは、前記第１のゲート電極に対して反対側の領域であることを特徴とする。
【００１２】
本発明の請求項３にかかわる表示装置は、前記第１の画素と第２の画素とが互いに隣接し、かつ第１の画素と第２の画素とがアレイ状に複数個配列されてなることを特徴とする。
【００１３】
本発明の請求項４にかかわる表示装置は、前記第１の画素において第１のゲート電極と第１のドレイン電極とが重なり合う部分の面積と、第２の画素において第２のゲート電極と第２のドレイン電極とが重なり合う部分の面積とが同一であることを特徴とする。
【００１４】
本発明の請求項５にかかわる表示装置は、前記第１の画素におけるＣｇｄの値と、第２の画素におけるＣｇｄの値とが同一であることを特徴とする。
【００１６】
本発明の請求項６にかかわる表示装置は、前記第１のソース電極と第１のゲート電極の一部と重なり合う部分と、前記第１のドレイン電極と前記第１のゲート電極の一部と重なり合う部分とが、前記第１のゲート電極の中心線上の１点に関して点対称に形成された第１の画素と、前記第２のソース電極と前記第２のゲート電極の一部と重なり合う部分と、前記第２のドレイン電極と前記第２のゲート電極の一部と重なり合う部分とが、前記第２のゲート電極の中心線上の１点に関して点対称に形成された第２の画素とを含むことが好ましい。
【００１７】
【発明の実施の形態】
実施の形態１
図１および図２は本発明の実施の形態１における画素を示す平面説明図である。図１に示す第１の画素Ａにおいて、ＴＦＴのゲート電極３は走査線１とある適当な角度θの方向に延ばして配置されている。図１に示すように、該ゲート電極上に、絶縁膜、半導体層６を形成後、該ゲート電極に関して信号線２側の第１の所定の領域にドレイン電極５を設け、該ゲート電極に関してドレイン電極とは反対側の第２の所定の領域にソース電極４を設けることでＴＦＴを構成する。また、図２に示す第２の画素Ｂにおいて、ＴＦＴのゲート電極３は走査線１に対して第１の画素Ａと同様の角度θをもって配置されている。該ゲート電極上に、絶縁膜、半導体膜６を形成後、該ゲート電極に関して信号線２側の第４の所定の領域にソース電極４を設け、該ゲート電極に関してソース電極とは反対側の第３の所定の領域にドレイン電極５を設けることでＴＦＴを形成する。ここで第１および第２の画素Ａ、Ｂにおいてゲート電極１、ドレイン電極５の重なり面積は同一であり、その重なり部形状も同一である。つまり第１および第２の画素Ａ、Ｂは各々のドレイン電極の位置を反転させた構成をとり、かつＣｇｄの値を同一とし、かつドレイン電極と、ゲート電極との重なり部の形状を同一としたものである。
【００１８】
図３は本実施の形態１の表示領域を構成する画素のアレイ配列４１について示す説明図である。図に示されるように本実施の形態における表示領域は、第１の画素Ａと第２の画素Ｂが走査線方向、信号線方向共に交互に配列された形で構成される。
【００１９】
ゲート電極およびソース電極の重なり面積ならびにゲート電極およびドレイン電極の重なり面積にそれぞれ変動が生じるとＣｇｄの変動に大きく影響を及ぼす。このような電極の重なり面積の変動はステッパーのアライメント誤差により生じるものである。このような電極の変動が生じた場合を考える。たとえば、ソース電極およびドレイン電極がゲート電極に対して図１に示すＸ方向にずれた場合、第１の画素ＡにおいてはＣｇｄは減少、第２の画素ＢではＣｇｄは増加する。またＹ方向にずれた場合、第１の画素ＡにおいてはＣｇｄは減少、第２の画素ＢにおいてはＣｇｄは増加することになる。つまり、ステッパーのアライメント誤差が生じた場合、表示領域内で隣合う画素のＣｇｄの増減が反対方向に生じることになる。またＣｇｄの値、およびＣｇｄを形成するゲート電極と、ドレイン電極との重なり部形状を同一としているために、ずれ量に対するＣｇｄの増減量は同一となる。
【００２０】
図４は、電圧変化に対し最も輝度変化の大きい透過率２０〜４０％付近におけるＣｇｄ変動（ΔＶ変動）と輝度の関係を示す説明図である。図に示されるように、Ｃｇｄ増加（図の右方向）に対し輝度は増加（図の上方向）、Ｃｇｄ減少に対し輝度は減少の傾向を示し、かつ、その輝度変化量はＣｇｄ変化量に対しほぼ一定であるため、第１の画素Ａ、第２の画素Ｂのアライメントずれ量に対する輝度変化は図４に示すようになる。図５は、アライメントずれと輝度の関係を示す説明図である。つまり、隣接画素の輝度変化が、反対方向に同じ大きさで生じることとなり、ある領域での輝度は図中Ａで示す第１の画素Ａと、図中Ｂで示す第２の画素Ｂの輝度の平均Ｍとなるため、その変化はほとんど生じない。
【００２１】
つまり、本実施の形態を用いることで、ステッパーのアライメントずれが生じた場合においても、アライメントずれが生じない場合と比較して、複数画素で形成される領域としての輝度はほとんど変化しないため、分割露光領域間の輝度差発生を抑制することが可能となり、画素開口率を低下させることなく、表示品質に優れた液晶表示装置を得ることが可能となる。
【００２２】
実施の形態２
図６は、本発明の他の実施の形態にかかわる画素部分の平面説明図である。図５において図１および図２に示した要素と同じ要素には同一の符号を付して示した。図６に示したように、本実施の形態においては、ドレイン電極の一部がソース電極の側に延設され、かつ、ソース電極４の一部がドレイン電極５の側に延設されている。その他の点は実施の形態１と同様である。すなわち、走査線に対して所定の角度θをなして延設されたゲート電極と、ドレイン電極とソース電極とが設けられている点は実施の形態１と同様である。本実施の形態では、図６の（ａ）に示すように、第１の画素は、ドレイン電極５が、ゲート電極に関して信号線側から延設されかつゲート電極（半導体層６の下層、図示せず）の一部と重なり合う第１の重なり部分５１を有して設けられていると同時に、ソース電極４が、ゲート電極に関して走査線側から延設されかつゲート電極の一部と重なり合う第２の重なり部分５２とを有して設けられていて、前記所定の角度θ方向のゲート電極の中心線上の１点に関して前記第１の重なり部分と第２の重なり部分とが点対称に形成されている。また、図６の（ｂ）に示すように、第２の画素は、走査線に対して所定の角度θをなして延設されたゲート電極と、ドレイン電極とソース電極とが設けられている点は実施の形態１と同様である。本実施の形態では、ドレイン電極５が、ゲート電極に関して走査線側から延設されかつゲート電極（半導体層６の下層、図示せず）の一部と重なり合う第３の重なり部分５３を有して設けられていると同時に、ソース電極４が、ゲート電極に関して信号線側から延設されかつゲート電極の一部と重なり合う第４の重なり部分５４とを有して設けられていて、前記所定の角度θ方向のゲート電極の中心線上の１点に関して前記第３の重なり部分と第４の重なり部分とが点対称に形成されている。
【００２３】
このようにドレイン電極とソース電極とを配設することによっても実施の形態１と同様にステッパーのアライメントずれが生じた場合においても、アライメントずれが生じない場合と比較して、複数画素で形成される領域としての輝度はほとんど変化しないため、分割露光領域間の輝度差発生を抑制することが可能となり、画素開口率を低下させることなく、表示品質に優れた液晶表示装置を得ることが可能となる。
【００２４】
なお、以上の実施の形態１および２では、補助容量配線を設けた画素についての例を示したが、補助容量配線が無く、隣接ゲート線と画素電極の間で補助容量を形成する画素においても同様の効果が得られる。また、共通ＣＳ構造に基づく補助容量の形成のばあいおよびＣＳ on gate構造に基づく補助容量の形成のばあいにおいても適用可能であり、同様の効果が得られる。また、エッチングストッパー型のＴＦＴについても同様の効果が得られる。また、走査線とゲート電極の角度θは０°から９０°までどの値を用いても良く、この角度θの方向にしたがって、ＴＦＴを配設することができる。さらに、アレイ基板に形成された２電極間に電圧を印加し、基板面にほぼ水平方向に電界を発生させて液晶分子を面内駆動するＩＰＳ方式の液晶表示装置にも本発明を適用でき、同様の効果が得られる。
【００２５】
【発明の効果】
以上説明したように、本発明によればアライメントずれにより発生するＣｇｄの変動が隣接画素間で反対方向に発生するような構成をとることで、前記Ｃｇｄの変動が引き起こす輝度差を見かけ上平均化し、分割露光領域間の輝度差を抑制することが可能となる。結果、画素開口率を低下させることなく表示品質に優れた液晶表示装置を高い量産性で提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態における画素部分の平面説明図である。
【図２】本発明の一実施の形態における画素部分の平面説明図である。
【図３】本発明の一実施の形態におけるアレイ基板上の画素配列を示す概略説明図である。
【図４】本発明の一実施の形態におけるＣｇｄの変動と輝度の関係を説明するための説明図である。
【図５】本発明の一実施の形態におけるアライメントずれと輝度の関係を説明するための説明図である。
【図６】本発明の他の実施の形態における画素部分の平面説明図である。
【図７】従来例の画素の平面説明図および断面説明図である。
【図８】従来例のアクティブマトリクス型液晶表示装置の駆動原理を説明するための説明図である。
【図９】従来例のアクティブマトリクス型液晶表示装置で用いられる電圧波形の一例を示す説明図である。
【符号の説明】
１ 走査線
２ 信号線
３ ゲート電極
４ ソース電極
５ ドレイン電極
６ 半導体層
７ 画素電極
８ 補助容量線
９ 共通電極
１０ アレイ側ガラス基板
１１ 対向ガラス基板
１２ 液晶層
２１ 走査線
２２ 信号線
２３ ＴＦＴ
２４ 補助容量
２５ 液晶容量
２６ 寄生容量Ｃｇｄ
Claims (6)
- 第１の画素は、第１の走査線に接続される第１のゲート電極と、第１の信号線に接続される第１のソース電極と、第１の画素電極に接続される第１のドレイン電極とを備える第１のＴＦＴを有し、
第２の画素は、第２の走査線に接続される第２のゲート電極と、第２の信号線に接続される第２のソース電極と、第２の画素電極に接続される第２のドレイン電極とを備える第２のＴＦＴを有し、
第１のゲート電極、第２のゲート電極は、それぞれ第１の走査線、第２の走査線に対して同じ側に配置され、
第１のゲート電極、第２のゲート電極は、それぞれ第１の信号線、第２の信号線に対して同じ側に配置され、
前記第１のゲート電極と第１のドレイン電極との重なり面積、および前記第２のゲート電極と第２のドレイン電極との重なり面積の、アライメントずれにより発生する変動（増減）が、該第１の画素と該第２の画素で反対方向に発生するように、該第２の画素の該第２のゲート電極に対する第２のソース電極と第２のドレイン電極の配置を、該第１の画素の第１のゲート電極に対する第１のソース電極と第１のドレイン電極の配置とは反対にしたことを特徴とする表示装置。 - 前記第１の走査線に対して所定の角度θ（０°＜θ＜９０°）をなして延設された前記第１のゲート電極と、該第１のゲート電極と重なり合う部分を有して第１のゲート電極の一方の側だけに配置され、前記第１の画素電極に接続される第１のドレイン電極が配置される第１の所定の領域と該第１のゲート電極と重なりあう部分を有して第１のゲート電極の他方の側だけに配置され、該第１の信号線に接続される該第１のソース電極が配置される第２の所定の領域とを含む第１の画素と、
前記第２の走査線に対して前記所定の角度θ（０°＜θ＜９０°）をなして延設された前記第２のゲート電極と、該第２のゲート電極と重なりあう部分を有して該第２のゲート電極の一方の側だけに配置され、前記第２の画素電極と接続される第２のドレイン電極が配置される第３の所定の領域と第２のゲート電極と重なりあう部分を有して第２のゲート電極の他方の側だけに配置され、第２の信号線と接続される第２のソース電極が配置される第４の所定の領域とを含む第２の画素とを含み、前記第１の画素の第１のゲート電極と前記第２の画素の第２のゲート電極は、それぞれ第１の信号線、第２の信号線に対して同じ側に配置され、前記第１の所定の領域と前記第３の所定の領域とは、前記第１のゲート電極に対して反対側の領域であることを特徴とする請求項１記載の表示装置。 - 前記第１の画素と第２の画素とが互いに隣接し、かつ第１の画素と第２の画素とがアレイ状に複数個配列されてなることを特徴とする請求項１または２記載のアクティブマトリクス型表示装置。
- 前記第１の画素において第１のゲート電極と第１のドレイン電極とが重なり合う部分の面積と、第２の画素において第２のゲート電極と第２のドレイン電極とが重なり合う部分の面積とが同一であることを特徴とする請求項１、２または３記載の表示装置。
- 前記第１の画素におけるＣｇｄの値と、第２の画素におけるＣｇｄの値とが同一であることを特徴とする請求項１、２または３記載の表示装置。
- 前記第１のソース電極と第１のゲート電極の一部と重なり合う部分と、前記第１のドレイン電極と前記第１のゲート電極の一部と重なり合う部分とが、前記第１のゲート電極の中心線上の１点に関して点対称に形成された第１の画素と、前記第２のソース電極と前記第２のゲート電極の一部と重なり合う部分と、前記第２のドレイン電極と前記第２のゲート電極の一部と重なり合う部分とが、前記第２のゲート電極の中心線上の１点に関して点対称に形成された第２の画素とを含むことを特徴とする請求項１、２、３、４または５記載の表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08596098A JP4021045B2 (ja) | 1998-03-31 | 1998-03-31 | アクティブマトリクス型表示装置 |
| US09/268,729 US6339456B1 (en) | 1998-03-31 | 1999-03-17 | Active matrix liquid crystal display apparatus with parasitic capacitance fluctuation correction |
| KR1019990010757A KR100310524B1 (ko) | 1998-03-31 | 1999-03-29 | 액티브 매트릭스형 액정표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08596098A JP4021045B2 (ja) | 1998-03-31 | 1998-03-31 | アクティブマトリクス型表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11282014A JPH11282014A (ja) | 1999-10-15 |
| JP4021045B2 true JP4021045B2 (ja) | 2007-12-12 |
Family
ID=13873322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08596098A Expired - Fee Related JP4021045B2 (ja) | 1998-03-31 | 1998-03-31 | アクティブマトリクス型表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6339456B1 (ja) |
| JP (1) | JP4021045B2 (ja) |
| KR (1) | KR100310524B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001354968A (ja) * | 2000-06-09 | 2001-12-25 | Hitachi Ltd | アクティブ・マトリクス型液晶表示装置およびその液晶組成物質 |
| US6734924B2 (en) * | 2000-09-08 | 2004-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| KR100442489B1 (ko) * | 2001-06-11 | 2004-07-30 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
| CN1304895C (zh) * | 2003-04-07 | 2007-03-14 | 友达光电股份有限公司 | 像素结构及其制造方法 |
| JP4693501B2 (ja) * | 2005-05-27 | 2011-06-01 | シャープ株式会社 | 液晶表示装置 |
| KR20070113743A (ko) * | 2006-05-26 | 2007-11-29 | 삼성전자주식회사 | 박막 트랜지스터, 이를 갖는 어레이 기판 및 이의 제조방법 |
| KR102107383B1 (ko) | 2012-12-27 | 2020-05-07 | 엘지디스플레이 주식회사 | 디스플레이 장치용 어레이 기판 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2593631B1 (fr) * | 1986-01-27 | 1989-02-17 | Maurice Francois | Ecran d'affichage a matrice active a resistance de grille et procedes de fabrication de cet ecran |
| US4762398A (en) * | 1987-01-26 | 1988-08-09 | Hosiden Electronics Co., Ltd. | Pixel transistor free of parasitic capacitance fluctuations from misalignment |
| KR970004883B1 (ko) * | 1992-04-03 | 1997-04-08 | 삼성전자 주식회사 | 액정표시패널 |
| JP3507117B2 (ja) * | 1993-02-26 | 2004-03-15 | キヤノン株式会社 | Ｔｆｔ基板及び該基板を有する液晶表示装置 |
| US5414283A (en) * | 1993-11-19 | 1995-05-09 | Ois Optical Imaging Systems, Inc. | TFT with reduced parasitic capacitance |
| US5532180A (en) * | 1995-06-02 | 1996-07-02 | Ois Optical Imaging Systems, Inc. | Method of fabricating a TFT with reduced channel length |
| KR0149311B1 (ko) * | 1995-07-28 | 1998-10-15 | 김광호 | 화소 간 기생 용량 차이가 없는 액정 표시 장치용 기판 |
| JP3223805B2 (ja) * | 1996-08-26 | 2001-10-29 | 日本電気株式会社 | 順スタガード型薄膜トランジスタ |
-
1998
- 1998-03-31 JP JP08596098A patent/JP4021045B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-17 US US09/268,729 patent/US6339456B1/en not_active Expired - Lifetime
- 1999-03-29 KR KR1019990010757A patent/KR100310524B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11282014A (ja) | 1999-10-15 |
| US6339456B1 (en) | 2002-01-15 |
| KR100310524B1 (ko) | 2001-10-17 |
| KR19990068314A (ko) | 1999-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4969109B2 (ja) | 液晶表示装置 | |
| TWI432853B (zh) | 液晶顯示器 | |
| KR100518923B1 (ko) | 전기 광학장치 및 전자 기기 | |
| JP4211250B2 (ja) | トランジスタ及びそれを備える表示装置 | |
| US6927808B2 (en) | Liquid crystal display device | |
| KR101230301B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| KR20060091064A (ko) | 액정 표시 장치 | |
| US8243238B2 (en) | Transflective liquid crystal display device | |
| KR101315381B1 (ko) | 액정 표시 장치 | |
| KR20060122118A (ko) | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 | |
| US20080284708A1 (en) | Liquid Crystal Display Device | |
| JP3589005B2 (ja) | 電気光学装置及び電子機器 | |
| KR20080053644A (ko) | 액정 표시 장치 | |
| JP4021045B2 (ja) | アクティブマトリクス型表示装置 | |
| KR20090036920A (ko) | 표시기판, 이를 갖는 표시장치 및 그 구동방법 | |
| JP2001154222A (ja) | 液晶表示装置 | |
| KR101197047B1 (ko) | 박막 트랜지스터 표시판 및 액정 표시 장치 | |
| JP3803020B2 (ja) | 液晶表示装置 | |
| KR20120114108A (ko) | 박막트랜지스터 어레이 기판 | |
| KR20080025498A (ko) | 액정 표시 장치 | |
| KR20060090159A (ko) | 액정 표시 장치 | |
| JP5213587B2 (ja) | 液晶表示装置 | |
| JP5256938B2 (ja) | 電気光学装置及び電子機器 | |
| JP2009128739A (ja) | 液晶装置及び電子機器 | |
| JP4400420B2 (ja) | 電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040901 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070808 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070926 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |