KR20140087341A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20140087341A
KR20140087341A KR1020120157318A KR20120157318A KR20140087341A KR 20140087341 A KR20140087341 A KR 20140087341A KR 1020120157318 A KR1020120157318 A KR 1020120157318A KR 20120157318 A KR20120157318 A KR 20120157318A KR 20140087341 A KR20140087341 A KR 20140087341A
Authority
KR
South Korea
Prior art keywords
channel
terminal
gate
static electricity
data
Prior art date
Application number
KR1020120157318A
Other languages
English (en)
Other versions
KR101995714B1 (ko
Inventor
정기문
오창호
타카스기신지
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120157318A priority Critical patent/KR101995714B1/ko
Priority to DE102013113851.9A priority patent/DE102013113851B4/de
Priority to US14/137,577 priority patent/US9153192B2/en
Priority to CN201310728385.9A priority patent/CN103913865B/zh
Publication of KR20140087341A publication Critical patent/KR20140087341A/ko
Application granted granted Critical
Publication of KR101995714B1 publication Critical patent/KR101995714B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 표시장치에 관한 것으로서, 특히, 정전기 방지회로에 형성되어 있는 박막트랜지스터의 저항값을 증가시켜, 정전기가 발생되지 않은 정상상태에서, 상기 박막트랜지스터를 통해 누설전류가 흐르는 것을 차단할 수 있는, 표시장치를 제공하는 것을 기술적 과제로 한다. 이를 위해 본 발명에 따른 표시장치는, 게이트라인들과 데이터라인들의 교차에 의해 정의되는 영역마다 픽셀들이 형성되어 있는 패널; 상기 패널의 제1비표시영역에서 상기 데이터라인들과 연결되어 있으며, 상기 데이터라인들로 데이터전압을 공급하기 위한 소스 드라이브 IC; 및 상기 데이터라인으로 유입되는 정전기를 차단하기 위해, 상기 제1비표시영역에서, 일측 끝단은 상기 데이터라인에 연결되어 있고, 타측 끝단은 전원배선과 연결되어 있으며, 전류가 흐르는 채널의 길이가 상기 채널의 폭보다 크게 형성되어 있는 정전기 방지회로를 포함한다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것으로, 특히, 정전기 발생에 대응할 수 있는 표시장치에 관한 것이다.
이동통신 단말기, 스마트폰, 태블릿 컴퓨터, 노트북 컴퓨터 등과 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 평판표시장치(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다. 이러한 평판표시장치로는 액정표시장치(Liquid Crystal Display Device), 플라즈마 디스플레이 패널(Plasma Display Panel), 전계 방출 표시 장치(Field Emission Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device) 등이 활발히 연구되고 있다.
평판표시장치 중, 액정표시장치(Liquid Crystal DISPLAY DEVICE)는 양산 기술, 구동수단의 용이성, 고화질 및 대화면 구현의 장점으로 인해 적용 분야가 확대되고 있다.
또한, 평판표시장치 중, 유기발광표시장치(Organic Light Emitting Display Device)는 응답속도가 1ms 이하로서 고속의 응답속도를 가지며, 소비 전력이 낮고, 자체 발광이므로 시야각에 문제가 없어서, 차세대 표시장치로 주목받고 있다.
도 1은 종래의 표시장치에 형성되어 있는 정전기 방지회로의 일실시예 구성도이며, 도 2는 종래의 표시장치에 형성되어 있는 정전기 방지회로를 구성하는 박막트랜지스터의 전기적 특성을 나타낸 그래프이다.
상기한 바와 같은 평판표시장치(이하, 간단히 '표시장치'라 함)들은, 영상이 출력되는 표시영역과 상기 표시영역 외곽의 비표시영역을 포함하는 패널, 상기 표시영역에 형성되어 있는 데이터라인으로 데이터전압을 공급하기 위한 소스 드라이브 IC 및 상기 표시영역에 형성되어 있는 게이트라인으로 스캔신호를 공급하기 위한 게이트 드라이브 IC 등을 포함하여 구성된다.
전자제품에서는, 일반적으로 정전기(Electro Static Discharge :ESD)가 발생되고 있다.
따라서, 표시장치에도 정전기를 방지하거나, 또는, 정전기에 의해 훼손을 방지하기 위해, 도 1에 도시된 바와 같은 정전기 방지회로가 형성되어 있다.
상기한 바와 같은 정전기 방지회로는, 상기 소스 드라이브 IC로부터 연장되어 제1비표시영역을 거쳐 상기 표시영역에 형성되어 있는 데이터라인들 각각에 연결되어 있으며, 특히, 상기 제1비표시영역에 형성되어 있다.
상기 정전기 방지회로의 일측끝단은, 상기 소스 드라이브 IC와 상기 패널이 연결되어 있는 제1비표시영역에서, 상기 데이터라인에 연결되어 있으며, 타측끝단은, 도 1에 도시된 바와 같이, 고전위 구동전압(VDD) 단자 또는 저전위 구동전압(VSS) 단자에 연결되거나, 또는 게이트하이전압(VGH)을 공급하는 게이트하이전압 단자 또는 게이트로우전압(VGL)을 공급하는 게이트로우전압 단자 등에 연결될 수 있다.
즉, 상기 정전기 방지회로(60)는 액정표시장치 또는 유기발광표시장치 등과 같은 표시장치에 형성되어 있는 고전압 단자(VDD, VGH) 또는 저전압 단자(VSS, VGL)와, 데이터라인 사이에 연결되어 있다.
따라서, 상기 표시장치 내에서 정전기가 발생되어, 상기 데이터라인으로 정상 동작 범위보다 큰 전압(정전기)이 유도되면, 상기 정전기에 의해, 도 1에 도시된 바와 같은 정전기 방지회로(60)들 중 고전위 구동전압(VDD) 단자에 연결되어 있는 정전기 방지회로가 턴온된다. 이에 따라, 상기 데이터라인으로 유도된 고전압의 정전기가 상기 고전위 구동전압(VDD) 단자 방향으로 흐르기 때문에, 상기 데이터라인에 인가된 데이터전압(Vdata)이 정상적인 상태로 낮춰질 수 있다.
반대로, 상기 표시장치 내에서 정전기가 발생되어, 상기 데이터라인으로 정상 동작 범위보다 작은 전압(정전기)이 유도되면, 상기 정전기에 의해, 도 1에 도시된 바와 같은 상기 정전기 방지회로(60)들 중 저전위 구동전압(VSS) 단자에 연결되어 있는 정전기 방지회로가 턴온된다. 이에 따라, 상기 저전위 구동전압(VSS) 단자 방향에서 상기 데이터라인 방향으로 전류가 인입되기 때문에, 상기 데이터라인에 인가된 데이터전압(Vdata)이 정상적인 상태로 높여질 수 있다.
상기한 바와 같은 정전기 방지회로(60)는 상기 패널의 상단, 즉, 제1비표시영역뿐만 아니라, 상기 제1비표시영역과 마주보고 있는 제2비표시영역에도 형성될 수 있다. 즉, 상기 정전기 방지회로(60)는 상기 패널의 상단부와 하단부 각각에 형성되어, 정전기에 의한 고전압 및 저전압이 상기 데이터라인으로 유입되는 현상을 방지하고 있다.
한편, 상기한 바와 같은 정전기 방지회로(60)는, 도 1에 도시된 바와 같이, 일반적으로 박막트랜지스터(TFT)로 구성되어 있으며, 이러한 박막트랜지스터는 장시간 사용되면 열화에 의해 문턱전압(Vth)이 쉬프트(Shift)된다.
즉, 상기 정전기방지회로(60)가 장시간 사용되면, 상기 박막트랜지스터의 문턱전압(Vth)이, 도 2에 도시된 바와 같이, (-)극성 방향으로 쉬프트되며, 이로 인해, 상기 박막트랜지스터에서 누설전류가 발생된다.
예를 들어, 상기 박막트랜지스터가 상기 표시장치에 장착되어 그 구동을 시작할 때의 문턱전압(Vth)이 3.9V라고 할 때(도 2의 (e)그래프 참고), 상기 데이터전압(Vdata)이 -10V인 경우에도, 상기 박막트랜지스터에는 누설전류가 거의 흐르지 않는다.
그러나, 상기 표시장치 및 상기 박막트랜지스터가 장시간 사용됨에 따라, 상기 박막트랜지스터의 열화에 의해 상기 박막트랜지스터의 문턱전압(Vth)은 -4.1V로 변화될 수 있다(도 2의 (a)그래프 참고). 이 경우, 상기 데이터전압(Vdata)이 -10V인 경우, 상기 박막트랜지스터에는 약 0.05E-05의 누설전류가 흐름을 알 수 있다.
즉, 종래의 표시장치에서는, 상기 표시장치가 장시간 사용됨에 따라, 상기 정전기 방지회로를 형성하는 박막트랜지스터가 열화되어, 상기 박막트랜지스터의 문턱전압(Vth)이 (-) 방향으로 쉬프트된다. 이로 인해, 상기 데이터라인으로, 정전기가 아닌 정상적인 데이터전압이 흐르더라도, 상기 정전기 방지회로(60)를 통해 누설전류가 흐를 수 있다.
따라서, 정전기가 발생되지 않은 정상상태에서도, 상기 데이터라인으로 인가되는 전류의 양이 줄어들기 때문에, 상기 패널에서 정상적인 휘도를 갖는 영상이 출력되지 못하게 되며, 이로 인해 화질저하가 발생된다.
또한, 상기한 바와 같이, 정상상태에서 상기 정전기 방지회로(60)로 누설전류가 발생되면, 상기 표시영역에 형성되어 있는 데이터라인으로 흐르는 정상전류가 적게 되어, 상기 데이터라인으로 더 높은 데이터전압(Vdata)이 인가되어야 하므로, 상기 소스 드라이브 IC에서의 전력소비가 증가 된다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 정전기 방지회로에 형성되어 있는 박막트랜지스터의 저항값을 증가시켜, 정전기가 발생되지 않은 정상상태에서, 상기 박막트랜지스터를 통해 누설전류가 흐르는 것을 차단할 수 있는, 표시장치를 제공하는 것을 기술적 과제로 한다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 표시장치는, 게이트라인들과 데이터라인들의 교차에 의해 정의되는 영역마다 픽셀들이 형성되어 있는 패널; 상기 패널의 제1비표시영역에서 상기 데이터라인들과 연결되어 있으며, 상기 데이터라인들로 데이터전압을 공급하기 위한 소스 드라이브 IC; 및 상기 데이터라인으로 유입되는 정전기를 차단하기 위해, 상기 제1비표시영역에서, 일측 끝단은 상기 데이터라인에 연결되어 있고, 타측 끝단은 전원배선과 연결되어 있으며, 전류가 흐르는 채널의 길이가 상기 채널의 폭보다 크게 형성되어 있는 정전기 방지회로를 포함한다.
본 발명에 의하면, 데이터라인으로 정전기가 유도되는 경우에는, 상기 정전기를 전원배선으로 유도하여 제거할 수 있으며, 상기 데이터라인에 정전기가 발생되지 않는 정상상태에서는, 상기 데이터라인을 통해 패널로 인가되는 전류가 누설되지 않도록 하여, 상기 패널을 통해 정상적으로 영상이 출력되도록 할 수 있다.
즉, 본 발명에 의하면, 데이터라인으로 공급되는 데이터전류가 정전기 방지회로로 누설되지 않기 때문에, 전류감소에 의한 화질저하 문제가 방지될 수 있다.
도 1은 종래의 표시장치에 형성되어 있는 정전기 방지회로의 일실시예 구성도.
도 2는 종래의 표시장치에 형성되어 있는 정전기 방지회로를 구성하는 박막트랜지스터의 전기적 특성을 나타낸 일실시예 그래프.
도 3은 본 발명에 따른 표시장치를 개략적으로 나타내는 도면.
도 4는 도 3에 도시된 유기발광표시장치에 적용되는 픽셀 회로를 개략적으로 나타낸 예시도.
도 5는 본 발명에 따른 표시장치에 적용되는 정전기 방지회로의 등가회로.
도 6은 본 발명에 따른 표시장치에 적용되는 정전기 방지회로의 제1평면도 및 제1단면도.
도 7은 본 발명에 따른 표시장치에 적용되는 정전기 방지회로의 제2평면도 및 제2단면도.
도 8은 본 발명에 따른 표시장치에 형성되어 있는 정전기 방지회로를 구성하는 박막트랜지스터의 전기적 특성을 나타낸 일실시예 그래프.
이하, 도면을 참조로 본 발명에 따른 바람직한 실시 예에 대해서 상세히 설명하기로 한다.
본 발명은 유기발광표시장치뿐만 아니라, 액정표시장치에도 적용될 수 있다. 즉, 본 발명은 정전기 방지회로가 필요한 모든 표시장치에 적용될 수 있다. 그러나, 이하에서는, 설명의 편의상 유기발광표시장치가 본 발명의 일예로서 설명된다.
도 3은 본 발명에 따른 표시장치를 개략적으로 나타내는 도면이고, 도 4는 도 3에 도시된 유기발광표시장치에 적용되는 픽셀 회로를 개략적으로 나타낸 예시도이다.
본 발명은 정전기 방지회로에 형성되어 있는 박막트랜지스터의 저항값을 증가시켜, 정전기가 발생되지 않은 정상상태에서, 상기 박막트랜지스터를 통해 누설전류가 흐르는 것을 차단할 수 있는 표시장치에 관한 것으로서, 본 발명에 의하면 소스 드라이브 IC로부터 데이터라인을 통해 패널로 인가되는 전류가 누설되지 않게 된다.
이를 위해 본 발명에 따른, 표시 장치는, 도 3에 도시된 바와 같이, 게이트라인들(GL1 내지 GLn)과, 데이터라인들(DL1 내지 DLm)의 교차영역마다 형성되어 있는 픽셀과, 상기 픽셀에 형성되어 있는 유기발광소자에 필요한 전원공급을 위해 형성되어 있는 전원배선들(510, 520)을 포함하는 패널(100), 상기 게이트라인들에 스캔신호를 공급하기 위한 게이트 드라이브 IC(200), 상기 패널의 제1비표시영역에서 상기 데이터라인들과 연결되어 있으며, 상기 데이터라인들로 데이터전압을 공급하기 위한 소스 드라이브 IC(300), 상기 데이터라인으로 유입되는 정전기를 차단하기 위해, 상기 제1비표시영역에서, 일측 끝단은 상기 데이터라인에 연결되어 있고, 타측 끝단은 전원배선과 연결되어 있으며, 전류가 흐르는 채널의 길이가 상기 채널의 폭보다 크게 형성되어 있는 정전기 방지회로(600), 상기 전원배선들에 전원을 공급하기 위한 전원공급부(500) 및 상기 게이트 드라이브 IC와 상기 소스 드라이브 IC의 기능을 제어하기 위한 타이밍 컨트롤러(400)를 포함한다.
우선, 상기 패널(100)에는 상기 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)이 교차하는 영역마다 픽셀이 형성되어 있으며, 상기 픽셀들 각각에는 픽셀 회로가 형성되어 있다.
상기 픽셀 회로는, 도 4에 도시된 바와 같이, 스위칭 트랜지스터(ST), 구동 트랜지스터(DT), 커패시터(C) 및 발광소자(OLED)를 구비한다.
상기 스위칭 트랜지스터(ST)는 상기 게이트라인(GL)에 공급되는 스캔신호에 따라 스위칭되어 상기 데이터라인(DL)에 공급되는 데이터전압을 상기 구동트랜지스터(DT)에 공급한다.
상기 구동트랜지스터(DT)는, 상기 스위칭 트랜지스터(ST)로부터 공급되는 데이터전압(Vdata)에 따라 스위칭되어, 고전위 구동전압(VDD)으로부터 상기 발광소자로 흐르는 전류를 제어한다.
상기 커패시터(C)는 상기 구동트랜지스터(DT)의 게이트 단자와 소스 단자 사이에 접속되어, 상기 구동트랜지스터의 게이트 단자에 공급되는 데이터전압에 대응되는 전압을 저장하고, 저장된 전압으로 상기 구동트랜지스터(DT)를 턴온시킨다.
상기 발광소자(OLED)는 상기 구동트랜지스터(DT)의 드레인 단자와 저전위 구동전압 사이에 전기적으로 접속되어, 상기 구동트랜지스터(DT)로부터 공급되는 전류에 의해 발광한다. 이때, 상기 발광소자에 흐르는 전류는 상기 구동트랜지스터의 게이트-소스 사이의 전압, 상기 구동트랜지스터의 문턱전압 및 상기 데이터전압에 따라 결정된다.
상기한 바와 같은 픽셀 회로는, 상기 데이터전압(Vdata)에 따른 상기 구동트랜지스터의 스위칭을 이용하여, 상기 고전위 구동전압(VDD)으로부터 상기 발광소자(OLED)로 흐르는 전류(Ioled)의 크기를 제어하여, 상기 발광소자(OLED)를 발광시킴으로써 소정의 영상을 표시한다.
상기 패널(100) 중, 영상이 출력되는 표시영역(130) 및 상기 표시영역 외곽의 비표시영역(110, 120)에는, 상기 유기발광소자(OLED)에 상기 고전위 전압(VDD)을 공급하기 위한 고전위 전압 라인, 상기 유기발광소자(OLED)에 저전위 전압(VSS)을 공급하기 위한 저전위 전압 라인, 상기 유기발광소자의 구동에 필요한 기준전압(Vref)을 상기 픽셀에 공급하기 위한 기준전압 라인(미도시), 게이트하이전압(VGH) 라인, 게이트로우전압(VGL) 라인 또는 접지(Ground) 전압 라인 등과 같은 전원배선(510, 520)들이 형성되어 있다. 도 3에서는 상기 표시영역(130)에 형성되어 있는 전원배선들은 생략되어 있다.
즉, 상기 전압들(VDD, VSS, VGH, VGL, Vref, Ground)은 상기 표시영역(130)에 형성되어 있는 픽셀 및 상기 게이트 드라이브 IC(200)로 공급되는 것으로서, 상기한 바와 같은 전원배선(510, 520)을 통해 상기 전원공급부(500)와 연결되어 있다.
부연하여 설명하면, 상기 전원배선(510, 520)들 각각은, 상기 고전위 구동전압(VDD), 저전위 구동전압(VSS), 기준전압(Vref), 게이트하이전압(VGH), 게이트로우전압(VGL) 및 접지(Ground) 전압 중 어느 하나를 상기 패널 등에 공급하기 위한 것으로서, 상기 전원공급부(500)에 연결되어 있다. 상기 전원공급부(500)는 접지단자를 포함한다.
다음, 상기 게이트 드라이브 IC(200)는, 상기 타이밍 컨트롤러(400)에서 생성된 게이트 제어신호(GCS)들을 이용하여, 상기 게이트라인들 각각에 순차적으로 게이트온신호를 공급한다.
여기서, 상기 게이트온신호는 상기 게이트라인들에 연결되어 있는 스위칭용 박막트랜지스터를 턴온시킬 수 있는 전압을 말한다. 상기 스위칭용 박막트랜지스터를 턴오프시킬 수 있는 전압은 게이트오프신호라하며, 상기 게이트온신호와 상기 게이트오프신호를 총칭하여 스캔신호라 한다.
상기 박막트랜지스터가 N타입인 경우, 상기 게이트온신호는 하이레벨의 전압이며, 상기 게이트오프신호는 로우레벨의 전압이다. 상기 박막트랜지스터가 P타입인 경우, 상기 게이트온신호는 로우레벨의 전압이며, 상기 게이트오프신호는 하이레벨의 전압이다.
상기 게이트 드라이브 IC(200)는, 상기 패널(100)과 독립되게 형성되어, 테이프 캐리어 패키지(TCP) 또는 연성인쇄회로기판(FPCB) 등을 통해 상기 패널(100)에 연결될 수 있으나, 도 3에 도시된 바와 같이, 상기 패널(100) 내에 실장되는 게이트 인 패널(Gate In Panel : GIP)방식으로 구성될 수도 있다.
다음, 상기 소스 드라이브 IC(300)는, 상기 타이밍 컨트롤러(400)로부터 전송되어온 디지털 영상데이터를 데이터전압으로 변환하여 상기 게이트라인에 스캔신호가 공급되는 1수평기간마다 1수평라인분의 상기 데이터전압을 상기 데이터라인들에 공급한다. 즉, 상기 소스 드라이브 IC(300)는, 상기 패널(100)의 제1비표시영역(110)에서 상기 데이터라인(DL)들과 연결되어 있으며, 상기 데이터라인들로 데이터전압을 공급하는 기능을 수행한다.
상기 소스 드라이브 IC(300)는, 도 3에 도시된 바와 같이, 칩온필름(COF) 형태로 상기 패널(100)에 연결될 수 있으며, 상기 패널 상에 직접 장착되거나 형성될 수도 있다. 상기 소스 드라이브 IC(300)의 갯수는 상기 패널의 크기, 상기 패널의 해상도 등에 따라 다양하게 설정될 수 있다.
상기 소스 드라이브 IC(300)는, 감마전압 발생부(도시하지 않음)로부터 공급되는 감마전압들을 이용하여, 상기 영상데이터를 상기 데이터전압으로 변환시킨 후 상기 데이터라인으로 출력시킨다. 이를 위해, 상기 소스 드라이브 IC(300)는, 쉬프트 레지스터부, 래치부, 디지털 아날로그 변환부(DAC) 및 출력버퍼를 포함하고 있다.
상기 쉬프트 레지스터부는, 상기 타이밍 컨트롤러(400)로부터 수신된 데이터 제어신호들(SSC, SSP 등)을 이용하여 샘플링 신호를 출력한다.
상기 래치부는 상기 타이밍 컨트롤러(400)로부터 순차적으로 수신된 상기 디지털 영상데이터(Data)를 래치하고 있다가, 상기 디지털 아날로그 변환부(DAC)(330)로 동시에 출력하는 기능을 수행한다.
상기 디지털 아날로그 변환부는 상기 래치부로부터 전송되어온 상기 영상데이터들을 동시에 정극성 또는 부극성의 데이터전압으로 변환하여 출력한다. 즉, 상기 디지털 아날로그 변환부는, 상기 감마전압 발생부(도시하지 않음)로부터 공급되는 감마전압을 이용하여, 상기 타이밍 컨트롤러(400)로부터 전송되어온 극성제어신호(POL)에 따라, 상기 영상데이터들을 정극성 또는 부극성의 데이터전압으로 변환하여 상기 데이터라인들로 출력한다.
상기 출력버퍼는 상기 디지털 아날로그 변환부로부터 전송되어온 정극성 또는 부극성의 데이터전압을, 상기 타이밍 컨트롤러(400)로부터 전송되어온 소스 출력 인에이블 신호(SOE)에 따라, 상기 패널의 데이터라인(DL)들로 출력한다.
다음, 상기 전원공급부(500)는 상기 전원배선들(510, 520)에 전원을 공급하는 기능을 수행한다.
상기한 바와 같이, 상기 고전위 전압(VDD) 및 상기 저전위 전압(VSS)은, 상기 유기발광소자(OLED)의 에노드 및 캐소드에 연결되어 있는 상기 고전위 전압 라인(510) 및 저전위 전압 라인(520)을 통해 상기 유기발광소자로 공급되며, 상기 기준전압은 기준전압라인을 통해 상기 픽셀에 형성되어 있는 픽셀회로로 공급된다. 또한, 상기 기준전압(Vref)은 상기 픽셀 회로에서 요구하는 기준전압을 상기 픽셀로 전송하며, 상기 게이트하이전압(VGH) 및 상기 게이트로우전압(VGL)은 상기 게이트 드라이브 IC(200)로 공급되어 상기 스캔신호의 생성에 이용될 수 있다.
상기 전원공급부(500)는 상기한 바와 같은 전압을 생성하여 상기 각각의 전원배선(510, 520)으로 공급한다.
다음, 상기 타이밍 컨트롤러(400)는, 외부 시스템으로부터 입력되는 타이밍 신호, 즉, 수직동기신호(Vsync), 수평동기신호(Hsync) 및 데이터 인에이블 신호(DE) 등을 이용하여, 상기 게이트 구동부(200)들의 동작 타이밍을 제어하기 위한 게이트 제어신호(GCS)와 상기 소스 드라이브 IC(300)들의 동작 타이밍을 제어하기 위한 데이터 제어신호(DCS)를 생성하며, 상기 소스 드라이브 IC(300)로 전송될 영상데이터를 생성한다.
이를 위해, 상기 타이밍 컨트롤러(400)는, 상기 외부 시스템으로부터 입력영상데이터(Input Data) 및 타이밍 신호들을 수신하기 위한 수신부, 각종 제어신호들을 생성하기 위한 제어신호 생성부, 상기 입력영상데이터를 재정렬하여, 재정렬된 영상데이터(Data)를 출력하기 위한 데이터 정렬부 및 상기 제어신호들과 상기 영상데이터를 출력하기 위한 출력부를 포함한다.
즉, 상기 타이밍 컨트롤러(400)는, 상기 외부 시스템으로부터 입력되는 입력영상데이터(Input Data)를 상기 패널(100)의 구조 및 특성에 맞게 재정렬시켜, 재정렬된 상기 영상데이터를 상기 소스 드라이브 IC(300)로 전송한다. 이러한 기능은, 상기 데이터 정렬부에서 실행될 수 있다.
상기 타이밍 컨트롤러(400)는 상기 외부 시스템으로부터 전송되어온 타이밍 신호들, 즉, 수직동기신호(Vsync), 수평동기신호(Hsync) 및 데이터인에이블신호(DE) 등을 이용하여, 상기 소스 드라이브 IC를 제어하기 위한 데이터 제어신호(DCS) 및 상기 게이트 구동부를 제어하기 위한 게이트 제어신호(GCS)를 생성하여, 상기 제어신호들을 상기 소스 드라이브 IC와 상기 게이트 구동부로 전송하는 기능을 수행한다. 이러한 기능은, 상기 제어신호 생성부에서 실행될 수 있다.
상기 제어신호 생성부에서 생성되는 데이터 제어신호들에는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭신호(SSC), 소스 출력 인에이블 신호(SOE), 극성제어신호(POL) 등이 포함된다.
상기 제어신호 생성부(420)에서 생성되는 게이트 제어신호(GCS)들로는 게이트 스타트 펄스(GSP), 게이트 스타트 신호(VST), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블 신호(GOE), 게이트 스타트신호(VST), 게이트 클럭(GCLK) 등이 있다.
마지막으로, 상기 정전기 방지회로(600)는, 상기 데이터라인으로 유입되는 정전기를 차단하기 위해, 상기 제1비표시영역(110)에서, 일측 끝단은 상기 데이터라인(DL)에 연결되어 있고, 타측 끝단은 상기 전원배선들(510, 520) 중 어느 하나와 연결되어 있으며, 전류가 흐르는 채널의 길이가 상기 채널의 폭보다 크게 형성되어 있다.
상기 정전기 방지회로(600)는, 도 3에 도시된 바와 같이, 상기 데이터라인(DL)들마다 형성되어, 상기 데이터라인으로 유입되는 정전기를 차단한다.
또한, 상기 정전기 방지회로(600)는, 도 3에 도시된 바와 같이, 상기 제1비표시영역(110) 뿐만 아니라, 상기 제1비표시영역(110)과 마주보고 있는 제2비표시영역(120)에도 형성될 수 있다. 즉, 상기 정전기 방지회로(600)는, 상기 제1비표시영역(110) 및 상기 제2비표시영역(120)에 형성되어 있는 상기 데이터라인에 연결될 수 있다.
상기 정전기 방지회로(600)의 구성 방법 및 동작 방법에 대하여는 이하에서 도 5 내지 도 8을 참조하여 상세히 설명된다.
도 5는 본 발명에 따른 표시장치에 적용되는 정전기 방지회로의 등가회로이다.
본 발명에 따른 표시장치에 적용되는 상기 정전기 방지회로(600)의 등가회로는, 도 5에 도시된 바와 같이, 상기 데이터라인(DL) 및 상기 전원배선(510, 520) 사이에 연결되어 있는 박막트랜지스터(T1), 상기 박막트랜지스터(T1)의 게이트 단자와 상기 데이터라인 사이에 형성되는 제1캐패시턴스(C1) 및 상기 박막트랜지스터(T1)의 게이트단자와 상기 전원배선(510, 520) 사이에 형성되는 제2캐패시턴스(C2)로 표현될 수 있다.
한편, 도 5에는, 상기 전원배선(510, 520)이 고전위 구동전압(VDD)에 연결되어 있는 것으로 도시되어 있으나, 상기한 바와 같이, 상기 전원배선은, 고전위 구동전압(VDD), 저전위 구동전압(VSS), 기준전압(Vref), 게이트하이전압(VGH), 게이트로우전압(VGL), 그라운드(Ground) 중 어느 하나의 전압에 연결될 수 있다.
즉, 상기 정전기 방지회로(600)가 상기 데이터라인에 유도되는 고전압(+극성)의 정전기를 방전시키기 위한 용도인 경우, 상기 정전기 방지회로(600)는 고전위 구동전압(VDD) 또는 게이트하이전압(VGH)과 같은 고전압을 인가하기 위한 전원배선에 연결되며, 상기 정전기 방지회로(600)가 상기 데이터라인에 유도되는 저전압(-극성)의 정전기를 방전시키기 위한 용도인 경우, 상기 정전기 방지회로(600)는 저전위 구동전압 또는 게이트로우전압(VGL) 또는 그라운드(Ground)와 같은 저전압을 인가하기 위한 전원배선에 연결될 수 있다.
상기 정전기 방지회로(600)의 동작방법을 간단히 설명하면 다음과 같다.
첫째, 도 5에 도시된 바와 같이, 상기 정전기 방지회로(600)와 연결되어 있는 데이터라인(DL)으로 정상적인 데이터전압(Vdata)이 인가될 때, 정상전류는 화살표 X와 같이, 표시영역(Array) 방향으로 흐른다.
즉, 정상적인 데이터전압(Vdata)은 직류성분이기 때문에, 상기 제1캐패시턴스(C1) 및 제2캐패시턴스(C2)에 의해 직류가 차단되어, 상기 정전기 방지회로(600)의 트랜지스터는 턴오프상태가 된다. 부연하여 설명하면, 정상적인 데이터전압 인가시, 상기 제1캐패시턴스(C1)에 의하여 상기 데이터전압(Vdata)과 상기 트랜지스터(T1)가 절연되어, 상기 트랜지스터는 턴오프상태로 유지된다. 따라서, 상기 정전기 방지회로(600)로는 전류가 흐르지 않는다.
둘째, 상기 정전기 방지회로(600)와 연결되어 있는 상기 데이터라인(DL)으로 비정상적인 전압, 즉, 정전기가 인가되면, 상기 제1캐패시턴스(C1)에 의하여, 상기 트랜지스터(T1)의 게이트 노드에 전압이 발생하게 된다. 상기 제1캐패시턴스(C1) 및 제2캐패시턴스(C2)의 값이 동일한 경우, 상기 트랜지스터의 게이트 노드에 발생하는 전압은 상기 데이터전압(Vdata)의 1/2이 되고, 이에 따라, 상기 박막트랜지스터가 턴온된다. 따라서, 상기 데이터라인(DL)으로부터 상기 전원배선(510, 520)으로(Y) 전류가 흐르게 되어, 정전기가 상기 전원배선을 통해 방전될 수 있다.
즉, 전압이 갑자기 증가되거나 감소되면, 교류신호가 발생되며, 이러한 교류신호에 의해 상기 트랜지스터가 턴온되어, 상기 정전기 방지회로(600)를 통해 상기 전원배선(510, 520)으로 정전기가 방전될 수 있다.
셋째, 상기에서 첫 번째로 설명된 바와 같이, 정상적인 데이터전압(Vdata)이 상기 데이터라인(DL)으로 인가되면, 상기 정전기 방지회로(600)에는 전류가 흐르지 않아야 한다. 그러나, 종래기술에서 언급된 바와 같이, 상기 트랜지스터의 문턱전압(Vth)이 상기 박막트랜지스터의 열화 및 기타 원인들에 의해 변경되면, 상기 데이터라인(DL)으로 정상적인 데이터전압이 유도되는 경우에도, 상기 박막트랜지스터를 통해 누설전류가 흐를 수 있다.
이 경우, 상기 누설전류가 적어야만, 상기 데이터라인을 통해 상기 표시영역방향으로 흐르는 정상전류의 값이 크게 되어, 상기 패널에서 화질저하가 발생되지 않는다.
전류(I)=전압(V)/저항(R)이므로, 상기 정전기 방지회로(600)를 형성하는 상기 박막트랜지스터(T1)의 저항값이 커지게 되면, 상기 정전기 방지회로(600)로 흐르는 누설전류(I)의 양이 상대적으로 적어지게 된다.
따라서, 본 발명에서는, 상기 박막트랜지스터(T1) 중, 전류가 흐르는 채널의 길이를, 상기 채널의 폭에 비하여 좁게 형성시켜, 상기 채널의 저항값을 증대시키고 있다.
즉, 본 발명은, 상기 박막트랜지스터(T1)를 형성하는 채널의 저항값을 증대시켜, 상기 박막트랜지스터의 전체 저항값을 증대시키고 있으며, 이를 통해 상기 누설전류(I)가 적어지도록 하고 있다.
이하에서는, 도 6 및 도 7을 참조하여, 상기 박막트랜지스터(T1)의 형상이 구체적으로 설명된다.
도 6은 본 발명에 따른 표시장치에 적용되는 정전기 방지회로의 제1평면도 및 제1단면도로서, (a)는 제1평면도이며, (b)는 (a)에 도시된 평면을 A-A'방향으로 절단시킨 단면도이다. 도 7은 본 발명에 따른 표시장치에 적용되는 정전기 방지회로의 제2평면도 및 제2단면도로서, (a)는 제2평면도이며, (b)는 (a)에 도시된 평면을 B-B'방향으로 절단시킨 단면도이다. 도 8은 본 발명에 따른 표시장치에 형성되어 있는 정전기 방지회로를 구성하는 박막트랜지스터의 전기적 특성을 나타낸 일실시예 그래프이다.
상기 정전기 방지회로(600)를 형성하는 상기 박막트랜지스터(T1)는, 도 6 및 도 7에 도시된 바와 같이, 유리기판(650), 상기 유리기판(650) 상에 증착되는 게이트(610), 상기 게이트(610)를 포함한 상기 유리기판(650) 상에 증착되는 게이트 절연막(660), 상기 게이트 절연막(660) 상에 증착되는 상기 채널(630), 상기 채널(630)을 포함한 상기 게이트 절연막(660) 상에 증착되는 채널절연막(640), 상기 채널절연막(640) 상에서 상기 채널의 일측에 형성되어, 상기 채널과 연결되어 있는 제1단자(620a) 및 상기 채널절연막(640) 상에서 상기 채널의 타측에 형성되어, 상기 채널(630)과 연결되어 있는 제2단자(620b)를 포함한다.
여기서, 상기 제1단자(620a) 및 상기 제2단자(620b)는, 각각‘U’자 형태로 형성되어 있으며, 특히, ‘U’자의 개방된 부분이 서로 마주보도록 형성되어 있다. 즉, 본 발명에서는 상기 정전기 방지회로가 배치될 영역 내에서 상기 채널(630)의 길이를 최대한 길게 하기 위하여, 상기 제1단자 및 제2단자가 ‘U’자 형태로 형성되어 있다. 상기한 바와 같이, 제1단자 및 제2단자가 ‘U’자 형태로 형성되면, 상기 캐패시턴스(C1, C2)의 용량도 증가될 수 있다.
한편, 상기 제1단자(620a)가 상기 데이터라인(DL)과 연결될 때, 상기 제2단자(620b)는 상기 전원배선(510, 520)과 연결되며, 상기 제2단자(620b)가 상기 데이터라인(DL)과 연결될 때, 상기 제1단자(620a)는 상기 전원배선(510, 520)과 연결된다.
즉, 상기 박막트랜지스터(T1)는, 상기 데이터라인(DL)과 상기 전원배선(510, 520) 사이에 연결되며, 상기 전원배선(510)은, 상기 고전위 구동전압(VDD), 저전위 구동전압(VSS), 기준전압(Vref), 게이트하이전압(VGH), 게이트로우전압(VGL) 또는 상기 그라운드(Ground)전압 중 어느 하나의 전압을 공급하는 단자에 연결된다.
상기 채널(630)은, 상기 채널절연막(640)에 형성된 제1컨택홀을 통해 상기 제1단자(620a)에 연결되어 있는 제1채널단자(630a), 상기 채널절연막(640)에 형성된 제2컨택홀을 통해 상기 제2단자(620b)와 연결되어 있는 제2채널단자(630b) 및 상기 제1채널단자(630a)와 상기 제2채널단자(630b)에 연결되어 있는 제3채널단자(630c)를 포함한다.
여기서, 상기 제3채널단자(630c)의 길이는, 상기 제3채널단자(630c)의 폭보다 크게 형성되므로써, 상기 채널(630)의 저항값은 크게 형성된다.
전류가 흐르는 전선, 즉, 상기 채널(630)의 저항값의 크기는, 길이에 비례하고, 폭에 반비례하기 때문에, 상기한 바와 같이, 길이가 길고, 폭이 좁은 형상에 의해, 상기 채널(630)의 저항은 커지게 된다.
한편, 상기 채널(630)의 저항이 커짐에 따라, 상기 트랜지스터(T1)의 전류가 작아지게 됨으로, 상기 트랜지스터(T1)를 통한 누설전류의 크기는 작아지게 된다.
또한, 상기 제1단자(620a)와 상기 게이트(610) 사이에는 상기 채널절연막(6400)을 사이에 두고 제1캐패시턴스가 형성되며, 상기 제2단자(620b)와 상기 게이트(610) 사이에는 상기 채널절연막(640)을 사이에 두고 제2캐패시턴스가 형성된다. 상기 제1캐패시턴스와 상기 제2캐패시턴스는, 도 5에서 설명된 제1캐패시턴스(C1) 및 제2캐패시턴스(C2)로서, 상기 데이터라인으로 교류형태의 정전기가 발생된 경우에 상기 채널을 통해 전류가 흐르도록 하는 기능을 수행한다.
상기한 바와 같은 본 발명에 의하면, 상기 정전기 방지회로(600)를 형성하는 저항의 크기가 커지기 때문에, 상기 정전기 방지회로(600)를 통해 흐르는 누설전류가 줄어들게 된다.
즉, 도 8에 도시된 바와 같이, 본 발명에 적용되는 상기 정전기 방전회로(600)에서는, 상기 박막트랜지스터(T1)의 문턱전압(Vth)이 2V에서 -4V로 변화되더라도, 상기 박막트랜지스터를 통한 누설전류의 양은 크게 증가되지 않음을 알 수 있다.
상기한 바와 같은 본 발명을 간단히 정리하면, 다음과 같다.
일반적으로, 정전기 방지회로는, 다이오드, 박막트랜지스터, 캐패시터 등으로 구성된다. 이 중에서 박막트랜지스터(TFT)로 구성되는 정전기 방지회로는, 박막트랜지스터의 문턱전압의 쉬프트(shift) 값에 따라 누설이 발생할 수 있고, 누설이 발생할 경우 신호 출력에 있어 손실이 일어날 수 있다.
본 발명은 상기한 바와 같은 누설전류에 의한 손실을 막기 위해, 상기 박막트랜지스터에서의 채널(630)의 길이(length)를 크게 설계(W보다 2배 이상)하여, 누설전류가 발생되지 않도록 한 것으로서, 누설전류가 발생한다고 하더라도, 고저항에 의해, 종래의 누설전류보다 그 양이 작게 된다.
상기 채널의 길이와 폭의 비율은, 다양하게 설정될 수 있다. 예를 들어, 상기 채널(630)의 길이대 폭의 비율은, 1.5대1 이상이 될 수 있다. 즉, 상기 채널의 길이는 상기 폭보다 1.5배 이상이 될 수 있다.
한편, 상기 박막트랜지스터는, 산화물 반도체로 구성될 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 패널 200 : 게이트 드라이브 IC
300 : 소스 드라이브 IC 400 : 타이밍 컨트롤러
600 : 정전기 방지회로 610 : 게이트
620a : 제1단자 620b : 제2단자
630 : 채널 630a : 제1채널단자
630b : 제2채널단자 640 : 채널절연막
650 : 유리기판 660 : 게이트 절연막

Claims (11)

  1. 게이트라인들과 데이터라인들의 교차에 의해 정의되는 영역마다 픽셀들이 형성되어 있는 패널;
    상기 패널의 제1비표시영역에서 상기 데이터라인들과 연결되어 있으며, 상기 데이터라인들로 데이터전압을 공급하기 위한 소스 드라이브 IC; 및
    상기 데이터라인으로 유입되는 정전기를 차단하기 위해, 상기 제1비표시영역에서, 일측 끝단은 상기 데이터라인에 연결되어 있고, 타측 끝단은 전원배선과 연결되어 있으며, 전류가 흐르는 채널의 길이가 상기 채널의 폭보다 크게 형성되어 있는 정전기 방지회로를 포함하는 표시장치.
  2. 제 1 항에 있어서,
    상기 정전기 방지회로는,
    상기 채널을 포함하는 박막트랜지스터로 형성되는 것을 특징으로 하는 표시장치.
  3. 제 2 항에 있어서,
    상기 박막트랜지스터는,
    유리기판;
    상기 유리기판 상에 증착되는 게이트;
    상기 게이트를 포함한 상기 유리기판 상에 증착되는 게이트 절연막;
    상기 게이트 절연막 상에 증착되는 상기 채널;
    상기 채널을 포함한 상기 게이트 절연막 상에 증착되는 채널절연막;
    상기 채널절연막 상에서 상기 채널의 일측에 형성되어, 상기 채널과 연결되어 있는 제1단자; 및
    상기 채널절연막 상에서 상기 채널의 타측에 형성되어, 상기 채널과 연결되어 있는 제2단자를 포함하는 표시장치.
  4. 제 3 항에 있어서,
    상기 제1단자가 상기 데이터라인과 연결될 때, 상기 제2단자는 상기 전원배선과 연결되며,
    상기 제2단자가 상기 데이터라인과 연결될 때, 상기 제1단자는 상기 전원배선과 연결되는 것을 특징으로 하는 표시장치.
  5. 제 3 항에 있어서,
    상기 제1단자와 상기 게이트 사이에는 상기 채널절연막을 사이에 두고 제1캐패시턴스가 형성되며,
    상기 제2단자와 상기 게이트 사이에는 상기 채널절연막을 사이에 두고 제2캐패시턴스가 형성되는 것을 특징으로 하는 표시장치.
  6. 제 5 항에 있어서,
    상기 제1캐패시턴스와 상기 제2캐패시턴스는 상기 데이터라인으로 교류형태의 정전기가 발생된 경우에 상기 채널을 통해 전류가 흐르도록 하는 것을 특징으로 하는 표시장치.
  7. 제 1 항에 있어서,
    상기 정전기 방지회로는,
    상기 데이터라인으로 정전기가 유도되지 않은 정상상태에서, 상기 길이에 대응되는 저항값에 비례하여, 상기 정전기 방지회로로 흐르는 누설전류를 차단하는 것을 특징으로 하는 표시장치.
  8. 제 1 항에 있어서,
    상기 정전기 방지회로는,
    상기 데이터라인들마다 형성되어 있는 것을 특징으로 하는 표시장치.
  9. 제 3 항에 있어서,
    상기 채널은,
    상기 채널절연막에 형성된 제1컨택홀을 통해 상기 제1단자와 연결되어 있는 제1채널단자;
    상기 채널절연막에 형성된 제2컨택홀을 통해 상기 제2단자와 연결되어 있는 제2채널단자; 및
    상기 제1채널단자와 제2채널단자에 연결되어 있는 제3채널단자를 포함하는 표시장치.
  10. 제 9 항에 있어서,
    상기 제3채널단자의 길이는, 상기 제3채널단자의 폭보다 큰 것을 특징으로 하는 표시장치.
  11. 제 3 항에 있어서,
    상기 제1단자 및 상기 제2단자는, 각각‘U’자 형태로 형성되어 있으며, 상기 ‘U’자의 개방된 부분이 서로 마주보도록 형성되어 있는 것을 특징으로 하는 표시장치.
KR1020120157318A 2012-12-28 2012-12-28 표시장치 KR101995714B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120157318A KR101995714B1 (ko) 2012-12-28 2012-12-28 표시장치
DE102013113851.9A DE102013113851B4 (de) 2012-12-28 2013-12-11 Anzeigevorrichtung
US14/137,577 US9153192B2 (en) 2012-12-28 2013-12-20 Display device
CN201310728385.9A CN103913865B (zh) 2012-12-28 2013-12-25 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120157318A KR101995714B1 (ko) 2012-12-28 2012-12-28 표시장치

Publications (2)

Publication Number Publication Date
KR20140087341A true KR20140087341A (ko) 2014-07-09
KR101995714B1 KR101995714B1 (ko) 2019-07-04

Family

ID=50928579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120157318A KR101995714B1 (ko) 2012-12-28 2012-12-28 표시장치

Country Status (4)

Country Link
US (1) US9153192B2 (ko)
KR (1) KR101995714B1 (ko)
CN (1) CN103913865B (ko)
DE (1) DE102013113851B4 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160082738A (ko) * 2014-12-29 2016-07-11 엘지디스플레이 주식회사 유기발광 표시장치
RU2636273C2 (ru) * 2014-12-26 2017-11-21 Сяоми Инк. Тонкая рамка и дисплей, снабженный ею
KR20190003163A (ko) * 2017-06-30 2019-01-09 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102176504B1 (ko) * 2014-02-25 2020-11-10 삼성디스플레이 주식회사 표시장치와 그 구동방법
KR20160023977A (ko) * 2014-08-21 2016-03-04 삼성디스플레이 주식회사 액정 표시 장치
KR102266901B1 (ko) 2014-11-10 2021-06-21 삼성전자주식회사 디스플레이 장치 및 디스플레이 방법
CN104716165B (zh) 2015-03-30 2017-10-17 京东方科技集团股份有限公司 有机发光二极管阵列基板及其制作方法和显示装置
CN105186482B (zh) * 2015-10-16 2018-01-16 昆山龙腾光电有限公司 静电防护电路和显示装置
CN105609138A (zh) * 2016-01-04 2016-05-25 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路、显示面板及显示装置
CN105487317B (zh) 2016-01-25 2019-04-02 京东方科技集团股份有限公司 一种基板及显示装置
CN107123646B (zh) * 2017-05-25 2019-11-12 京东方科技集团股份有限公司 一种静电保护电路、静电保护方法、阵列基板及显示装置
KR102402084B1 (ko) * 2017-08-24 2022-05-25 삼성디스플레이 주식회사 표시 장치
JP7181824B2 (ja) * 2019-03-22 2022-12-01 株式会社ジャパンディスプレイ 表示装置
CN110061062A (zh) * 2019-04-19 2019-07-26 深圳市华星光电半导体显示技术有限公司 Esd防护薄膜晶体管及esd防护结构
CN110391222B (zh) * 2019-07-26 2021-08-03 昆山国显光电有限公司 显示面板和电子设备
CN110782839B (zh) 2019-11-13 2021-03-23 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板和显示装置
KR20210085999A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시 패널 및 이를 이용한 대면적 표시 장치
CN111180442A (zh) * 2020-02-06 2020-05-19 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN112788824B (zh) * 2020-12-24 2024-04-30 Tcl华星光电技术有限公司 静电去除装置、蒸镀装置及静电去除方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0166894B1 (ko) * 1995-02-20 1999-03-30 구자홍 액정표시장치
KR20020094375A (ko) * 2001-06-11 2002-12-18 엘지.필립스 엘시디 주식회사 박막 트랜지스터 표시소자 구조

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63220289A (ja) * 1987-03-10 1988-09-13 日本電気株式会社 薄膜トランジスタアレイ
JP3029531B2 (ja) * 1994-03-02 2000-04-04 シャープ株式会社 液晶表示装置
US5852480A (en) * 1994-03-30 1998-12-22 Nec Corporation LCD panel having a plurality of shunt buses
US6175394B1 (en) * 1996-12-03 2001-01-16 Chung-Cheng Wu Capacitively coupled field effect transistors for electrostatic discharge protection in flat panel displays
CN1946261A (zh) * 2005-10-07 2007-04-11 群康科技(深圳)有限公司 静电放电防护电路
TWI358872B (en) * 2008-01-09 2012-02-21 Chunghwa Picture Tubes Ltd Two-way electrostatic discharge protection circuit
CN102804388B (zh) * 2009-06-18 2016-08-03 夏普株式会社 半导体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0166894B1 (ko) * 1995-02-20 1999-03-30 구자홍 액정표시장치
KR20020094375A (ko) * 2001-06-11 2002-12-18 엘지.필립스 엘시디 주식회사 박막 트랜지스터 표시소자 구조

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2636273C2 (ru) * 2014-12-26 2017-11-21 Сяоми Инк. Тонкая рамка и дисплей, снабженный ею
KR20160082738A (ko) * 2014-12-29 2016-07-11 엘지디스플레이 주식회사 유기발광 표시장치
KR20190003163A (ko) * 2017-06-30 2019-01-09 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치

Also Published As

Publication number Publication date
CN103913865A (zh) 2014-07-09
DE102013113851B4 (de) 2016-08-04
CN103913865B (zh) 2017-04-12
KR101995714B1 (ko) 2019-07-04
US20140185169A1 (en) 2014-07-03
US9153192B2 (en) 2015-10-06
DE102013113851A1 (de) 2014-07-03

Similar Documents

Publication Publication Date Title
KR101995714B1 (ko) 표시장치
US11398179B2 (en) Shift register unit, gate drive circuit and driving method thereof, and display device
US10332467B2 (en) Display device and a method for driving same
US9214506B2 (en) Pixel unit driving circuit, method for driving pixel unit driving circuit and display device
EP2854124B1 (en) Organic light emitting display device
US8379011B2 (en) Driving device, display apparatus having the same and method of driving the display apparatus
US9190169B2 (en) Shift register and flat panel display device having the same
US20180374417A1 (en) Pixel driving circuit and driving method thereof, display panel and display device
US10347351B2 (en) Display device and method of driving the same
US9613566B2 (en) Driving device and driving method of AMOLED
CN104036731B (zh) 像素电路和显示装置
US20150145849A1 (en) Display With Threshold Voltage Compensation Circuitry
US11769445B2 (en) Multiplexer circuit, multiplexer, driving method, display panel, and display apparatus
KR20210128149A (ko) 디스플레이 모듈 및 디스플레이 모듈의 구동 방법
CN114664246A (zh) 能够释放残余电荷的显示设备
KR102050317B1 (ko) 게이트 구동회로 및 이를 포함하는 액정표시장치
KR20190018804A (ko) 게이트 구동회로를 이용한 표시패널
KR102028326B1 (ko) 표시장치
US11670239B2 (en) Gate driving circuit and display device
US9805655B2 (en) Pixel circuit and driving method thereof, display device
KR20230067973A (ko) 표시장치 및 데이터 구동 회로
TWI767353B (zh) Oled畫素補償電路、oled顯示器及資訊處理裝置
TWI767354B (zh) Oled畫素補償電路、oled顯示器及資訊處理裝置
US20240135875A1 (en) Pixel Circuit and Driving Method Therefor, and Display Panel
KR20210082709A (ko) 표시 장치 및 이의 구동방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant