KR20210082709A - 표시 장치 및 이의 구동방법 - Google Patents

표시 장치 및 이의 구동방법 Download PDF

Info

Publication number
KR20210082709A
KR20210082709A KR1020190174915A KR20190174915A KR20210082709A KR 20210082709 A KR20210082709 A KR 20210082709A KR 1020190174915 A KR1020190174915 A KR 1020190174915A KR 20190174915 A KR20190174915 A KR 20190174915A KR 20210082709 A KR20210082709 A KR 20210082709A
Authority
KR
South Korea
Prior art keywords
gate
output
high voltage
voltage
data
Prior art date
Application number
KR1020190174915A
Other languages
English (en)
Inventor
서영민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190174915A priority Critical patent/KR20210082709A/ko
Publication of KR20210082709A publication Critical patent/KR20210082709A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/027—Arrangements or methods related to powering off a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Abstract

본 발명은 전원 오프 시 낮은 전압에서 방전 동작이 진행되도록 모든 게이트 하이 전압 출력 시점을 변경하고 낮은 게이트 하이 전압으로 방전 시켜 방전 돌입 전류로 인한 번트(Burnt) 현상을 방지할 수 있는 표시장치 및 이의 구동방법을 제공하기 위한 것으로, 전원공급부로부터 출력되는 제1 게이트 하이 전압이 일정 전압으로 떨어지면, 표시 패널의 모든 게이트 라인들에 상기 제1 게이트 하이 전압보다 낮은 제2 게이트 하이 전압을 출력하고, 상기 표시 패널의 모드 데이터 라인들에 블랙 데이터를 제공하는 것이다.

Description

표시 장치 및 이의 구동방법{Display Device and Method for Driving the same}
본 발명은 표시 장치에 관한 것으로, 특히 전원 오프 시 발생되는 방전 돌입 전류(Discharging Inrush Current) 발생을 최소화 하는 표시 장치 및 이의 구동방법에 관한 것이다.
정보화 사회가 발전하고, 이동통신 단말기 및 노트북 컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 평판 표시 장치(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다.
이와 같은 평판 표시 장치로는, 액정을 이용한 액정 표시 장치(Liquid Crystal Display Device; LCD), 유기 발광 다이오드를 이용한 유기 발광 다이오드 표시 장치(Organic Light Emitting Diode Display Device; OLED), 전기영동 입자를 이용한 전기영동 표시 장치(ElectroPhoretic Display Device; EPD) 등이 대표적이다.
상기와 같은 표시 장치들 중 액정 표시 장치는 전기장 생성 전극(화소 전극 및 공통 전극)에 전압을 인가하여 액정층에 전기장을 생성하고, 상기 전기장에 의해 액정층의 액정 분자들의 배열 상태를 조절하여 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치를 구성하는 각 픽셀은 스위칭 TFT와 화소 전극을 구비한다.
또한, OLED 표시 장치는 전자와 정공의 재결합으로 유기 발광층을 발광시키는 자발광 소자로 휘도가 높고 구동 전압이 낮으며, 응답속도가 빠르고 발광 효율, 휘도 및 시야각이 큰 장점이 있으며, 초박막화가 가능하여 차세대 표시 장치로 기대되고 있다.
OLED 표시 장치를 구성하는 각 픽셀은 OLED 소자와, OLED 소자를 독립적으로 구동하는 픽셀 회로를 구비한다.
상기 OLED 소자는 애노드전극 및 캐소드전극과, 이들 사이에 형성된 유기 화합물층(HIL, HTL, EML, ETL, EIL)을 포함한다. 유기 화합물층은 정공주입층(Hole InjecPion layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron InjecPion layer, EIL)을 포함한다. 애노드전극과 캐소드전극에 구동전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다.
상기 픽셀 회로는 게이트-소오스 간 전압(Vgs)에 따라 상기 OLED 소자에 흐르는 구동전류(IOLED)를 제어하는 구동 TFT(Thin Film Transistor), 상기 구동 TFT의 게이트-소오스 간 전압(Vgs)을 한 프레임 동안 일정하게 유지시키는 커패시터, 및 게이트 신호(스캔 펄스)에 응답하여 상기 구동 TFT의 게이트-소오스 간 전압(Vgs)을 설정하는 적어도 하나 이상의 스위칭 TFT를 포함한다. 따라서, 영상 데이터에 상응하는 구동 전압(Vgs)에 따라 구동 TFT가 OLED 소자를 구동하는 전류(Ids)를 조절함으로써 OLED 소자의 밝기를 조절한다.
상기와 같은 표시 장치는, 매트릭스 형태로 배치된 서브 픽셀들을 포함하는 표시 패널과, 상기 표시 패널을 구동하는 구동부와, 상기 구동부를 제어하는 타이밍 콘트롤러를 포함한다. 상기 구동부에는 상기 표시 패널의 게이트 라인들에 게이트 신호를 공급하는 게이트 구동부와 상기 표시 패널의 데이터 라인들에 데이터 신호를 공급하는 데이터 구동부 등을 포함한다.
이와 같은 표시 장치들의 픽셀을 구성하는 TFT로, 응답 속도 특성이 우수한 LTPS(Low Temperature Polycystalline Silicon) TFT를 이용하고 있다. 즉, 트랜지스터의 활성층을 전자 이동도 특성이 우수한 저온 폴리 실리콘으로 형성한 것으로, 특히 LTPS-TFT는 턴-온 및 턴-오프 특성이 우수하다.
그런데, LTPS-TFT를 픽셀 구성요소로 이용하는 표시 장치에서, LTPS-TFT는 비정질 실리콘(a-Si) TFT와 다르게 턴-오프 특성이 우수하므로, 전원이 오프 되더라도, 픽셀들에 충전된 전하의 자연적 방전이 지연되므로, 별도의 방전 회로를 구현하여야 한다.
따라서, 종래에는 전원 오프 시점에 모든 게이트 신호(스캔 신호)를 하이 레벨 (턴-온 레벨)로 출력하고 데이터 신호를 뮤트(mute; Black data) 처리하여 방전하였다.
그러나, 이와 같이 방전 처리하였을 때, 과도한 방전 돌입 전류((Discharging Inrush Current) 가 발생하여 번트(Burnt) 현상이 발생하였다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 전원 오프 시 낮은 전압에서 방전 동작이 진행되도록 모든 게이트 하이 전압 출력 시점을 변경하고 낮은 게이트 하이 전압으로 방전 시켜 방전 돌입 전류로 인한 번트(Burnt) 현상을 방지할 수 있는 표시장치 및 이의 구동방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 표시 장치는, 전원공급부로부터 출력되는 출력전압을 모니터링하고 상기 출력전압이 차단되면 알람신호를 출력하는 전압모니터부와, 상기 알람신호에 대응하여 데이터 구동부로부터 출력되는 모든 데이터신호를 블랙데이터신호로 전환시키는 데이터 제어신호를 출력하는 타이밍 콘트롤러와, 상기 전원 공급부로부터 출력되는 제1 게이트 하이 전압이 일정 전압으로 변화되면 이를 검출하여 제어신호를 출력하는 소프트 엔딩부와, 표시패널에 데이터신호를 공급하는 데이터구동부와, 상기 소프트 엔딩부에서 출력되는 제어신호에 따라 표시패널의 모든 게이트 라인에 상기 제1 게이트 하이 전압보다 낮은 제2 게이트 하이 전압을 공급하는 게이트 구동부를 포함할 수 있다.
상기 타이밍 콘트롤러는 상기 알람신호가 공급되면 외부 메모리부로부터 블랙데이터를 불러들여 상기 데이터 구동부로 제공할 수 있다.
상기 데이터 구동부는 타이밍 콘트롤러에서 출력되는 데이터 제어신호에 따라 상기 표시 패널의 모든 데이터 라인들에 블랙 데이터 신호를 제공할 수 있다.
상기 소프트 엔딩부는, 상기 전원공급부로부터 출력되는 제1 게이트 하이 전압을 수신하여 게이트 하이 전압이 상기 일정 전압으로 떨어짐을 검출하여 논리 값을 출력하는 전압 검출부와, 상기 전압 검출부에서 출력되는 논리 값을 반전시켜 출력하는 인버터부와, 상기 인버터부에서 출력되는 논리 값에 따라 제2 게이트 하이 전압 또는 게이트 로우 전압을 제어신호로 상기 게이트 구동부에 출력하는 레벨 쉬프터를 구비할 수 있다.
상기 게이트 구동부는, 종속적으로 접속되어 순차적으로 하나의 스캔 펄스를 출력하는 복수개의 스테이지를 포함하고, (n)번째 스테이지는 고전압 단자와 저전압 단자를 구비하고, 전단 스테이지에서 출력되는 스캔 펄스, 게이트 스타트 신호 및 복수개의 클럭신호 중 어느 하나의 클럭 신호에 의해 제 1 및 제 2 노드의 전압을 제어하는 노드 제어부와, 복수개의 클럭신호 중 다른 하나의 클럭 신호를 수신하여 상기 제 1 및 제 2 노드의 전압 레벨에 따라 스캔 펄스를 출력하는 출력부와, 상기 소프트 엔딩부에서 출력되는 제어신호에 따라 제어되어 상기 표시 패널의 모든 게이트 라인들에 제2 게이트 하이 전압을 출력하는 스위칭부를 구비할 수 있다.
상기 소프트 엔딩부는, 상기 전원공급부로부터 출력되는 제1 게이트 하이 전압이 상기 일정 전압으로 떨어지면, 상기 게이트 구동부의 각 스테이지의 상기 저전압단자와 상기 스위칭부에 제2 게이트 하이 전압을 출력할 수 있다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 표시 장치의 구동방법은, 전원공급부로부터 출력되는 제1 게이트 하이 전압이 일정 전압으로 떨어지는 것을 검출하는 단계와, 상기 제1 게이트 하이 전압이 일정 전압으로 떨어지면, 상기 제1 게이트 하이 전압보다 낮은 제2 게이트 하이 전압을 게이트 구동부로 제공하는 단계와, 상기 제2 게이트 하이 전압이 게이트 구동부로 제공되면 표시 패널의 모든 게이트 라인들에 상기 제2 게이트 하이 전압을 출력하고, 상기 표시 패널의 모드 데이터 라인들에 블랙 데이터를 제공하는 단계를 포함할 수 있다.
본 발명의 실시예에 따른 표시 장치 및 그의 구동 방법에 있어서는 다음과 같은 효과가 있다.
전원(Power)가 오프되면, 전원공급부에서 출력되는 제1 게이트 하이 전압이 일정 전압(예를 들면, 5V)으로 떨어지는 시점을 검출하여, 그 시점에 표시 패널의 모든 게이트 라인들에 상기 제1 게이트 하이 전압보다 낮은 제2 게이트 하이 전압(예들 들면 5V)를 출력한다. 따라서, 전원 오프 시 방전 전류를 감소시키므로 높은 돌입 전류로 인한 번트(burnt) 현상을 방지할 수 있다.
도 1은 본 발명의 실시예에 따른 OLED 표시 장치의 구성을 개략적으로 나타낸 블록도
도 2는 본 발명의 실시예에 따른 픽셀 회로도
도 3은 본 발명에 따른 소프트 엔딩부의 구체적인 구성도
도 4는 본 발명의 실시예에 따른 게이트 구동부(140)의 블록 구성도
도 5는 본 발명에 따른 게이트 구동부의 (n)번째 스테이지의 회로적 구성도
도 6은 본 발명에 따른 출력 파형도
도 7은 비교예에 따른 출력 파형도
도 8은 LTPS 트랜지스터와 비정질 실리콘(a-Si) 트랜지스터의 Vgs 특성 비교 그래프.
이하, 상기와 같은 특징을 갖는 본 발명의 바람직한 실시예에 따른 OLED 표시 장치를 첨부 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
이하에서 설명되는 장치는 n 타입 박막 트랜지스터를 포함하는 것을 일례로 설명하지만 이는 p 타입 박막 트랜지스터 또는 n 타입과 p 타입이 함께 존재하는 형태로 구현될 수도 있다. 박막 트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 박막 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 박막 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 즉, 박막 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다.
n 타입 박막 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스에서 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 타입 박막 트랜지스터에서 전자가 소스로부터 드레인 쪽으로 흐르기 때문에 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. 이와 달리, p 타입 박막 트랜지스터의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 타입 박막 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 그러나 박막 트랜지스터의 소스와 드레인은 인가된 전압에 따라 변경될 수 있다. 이를 반영하여, 이하의 설명에서는 소스와 드레인 중 어느 하나를 제1전극, 소스와 드레인 중 나머지 하나를 제2전극으로 설명한다.
도 1은 본 발명의 실시예에 따른 표시 장치의 구성을 개략적으로 나타낸 블록도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 표시 장치는, 전원 공급부(110), 타이밍 콘트로러(130), 외부 메모리부(120), 게이트 구동부(140), 데이터 구동부(150), 표시 패널(160), 전압 모니터부(170) 및 소프트 엔딩부(180)를 포함한다.
전원 공급부(110)는 각 부의 구동 전압(VCC, GND, VSS, VDD), 제1 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL) 등을 출력한다.
전압 모니터부(170)는 전원 공급부(110)로부터 출력되는 출력 전압을 모니터링하고 출력 전압이 차단되면 알람신호(OFS)를 출력한다. 전압 모니터부(170)는 전원 공급부(110)로부터 독립하여 별도로 구성되거나 전원 공급부(110) 내에 포함될 수 있다.
외부 메모리부(120)는 내부에 저장된 데이터를 타이밍 콘트롤러(130)에 공급한다. 외부 메모리부(120)에는 표시 패널(160)의 해상도, 주파수 및 타이밍 정보 등을 포함하는 장치 정보(Extended Display Identification Data; EDID)나, 보상 데이터 또는 블랙 데이터 등이 저장된다. 외부 메모리부(120)는 타이밍 콘트롤러(130) 또는 데이터 구동부(150) 내에 내장될 수도 있다.
타이밍 콘트롤러(130)는 I2C 인터페이스 등을 통해 외부 메모리부(120)로부터 표시 패널(160)의 해상도, 주파수 및 타이밍 정보 등을 포함하는 장치 정보(Extended Display Identification Data; EDID), 보상 데이터 또는 블랙 데이터 등을 수집한다. 타이밍 콘트롤러(130)는 게이트 구동부(140)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터 구동부들(150)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 출력한다. 타이밍 콘트롤러(130)는 데이터 타이밍 제어신호(DDC)와 함께 데이터신호(DATA)를 데이터 구동부(150)에 공급한다.
타이밍 콘트롤러(130)는 전압 모니터부(170)로부터 출력된 알람신호(OFS)에 대응하여 데이터 구동부(150)로부터 출력되는 모든 데이터신호를 블랙 데이터신호(데이터 뮤트)로 전환시키는 데이터 제어신호(DMS)를 출력하고, 외부 메모리부(120)에 저장된 블랙 데이터를 데이터 구동부(150)로 전달한다.
데이터 구동부(150)는 타이밍 콘트롤러(130)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 데이터신호(DATA)를 샘플링하고 래치하며 감마 기준전압으로 변환하여 출력한다. 데이터 구동부(150)는 데이터라인들(DL)을 통해 표시 패널(160)에 포함된 서브 픽셀들(SP)에 데이터신호(DATA)를 공급한다. 데이터 구동부(150)는 타이밍 콘트롤러(130)로부터 공급된 데이터 제어신호(DMS)에 대응하여 타이밍 콘트롤러(130)로부터 입력된 블랙 데이터를 모든 데이터 라인들에 공급한다.
게이트 구동부(140)는 타이밍 콘트롤러(130)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 게이트 전압의 레벨을 시프트시키면서 게이트 신호를 출력한다. 게이트 구동부(140)는 게이트라인들(GL)을 통해 표시 패널(160)에 포함된 서브 픽셀들(SP)에 게이트 신호를 공급한다. 게이트 구동부(140)는 소프트 엔딩부(180)에서 공급된 제어신호(DSCH, SWT)에 대응하여 표시 패널(160)의 모든 게이트 라인들에 제2 하이 전압을 출력한다. 여기서, 제1 및 제2 게이트 하이 전압은 서브 픽셀들에 포함된 스위칭 트랜지스터의 게이트 전극을 턴온 시키는 전압을 의미한다. 이하에서는 서브 픽셀들에 포함된 스위칭 트랜지스터가 N형인 것을 예로 한다.
소프트 엔딩부(180)는 전원 공급부(110)로부터 출력되는 제1 게이트 하이 전압(VGH)이 일정 전압(예를 들면, 5V)으로 변화되면 이를 검출하여 제어신호(DSCH, SWT)를 출력한다.
즉, 소프트 엔딩부(180)는 전원이 온되어 정상적으로 표시 패널(160)에 영상이 표시되는 기간에는 제어신호(DSCH, SWT)로 게이트 로우 전압(VGL; 예를 들면 0V)을 출력하고, 전원이 오프되어 제1 게이트 하이 전압(VGH)이 일정 전압(예를 들면, 5V)으로 변화되면 제어신호(DSCH, SWT)로 제1 게이트 하이 전압(VGH)보다 낮은 제2 게이트 하이 전압(VGH; 예들 들면 5V)을 출력한다.
표시 패널(160)은 게이트 구동부(140)로부터 공급된 게이트 신호와 데이터 구동부(150)로부터 공급된 데이터신호(DATA)에 대응하여 영상을 표시한다. 표시 패널(160)에는 영상을 표시하기 위해 광을 제어하는 서브 픽셀들(SP)이 포함된다.
하나의 서브 픽셀에는 게이트 라인(GL1)과 데이터 라인(DL1)에 연결된 스위칭 트랜지스터(SW)와 스위칭 트랜지스터(SW)를 통해 공급된 데이터 신호(DATA)에 대응하여 동작하는 픽셀 회로(PC)가 포함된다. 픽셀 회로(PC)의 구성에 따라 서브 픽셀들(SP)은 액정 소자를 포함하는 액정 표시 패널로 구성되거나 유기 발광 소자를 포함하는 유기 발광 표시 패널로 구성된다.
표시 패널(160)이 액정 표시 패널로 구성된 경우, 이는 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 또는 ECB(Electrically Controlled Birefringence) 모드로 구현된다. 표시 패널(160)이 유기 발광 표시 패널로 구성된 경우, 이는 전면 발광(Top-Emission) 방식, 배면 발광(Bottom-Emission) 방식 또는 양면 발광(Dual-Emission) 방식으로 구현된다.
도 3은 본 발명에 따른 소프트 엔딩부(180)의 구체적인 구성도이다.
본 발명에 따른 소프트 엔딩부(180)는, 도 3에 도시한 바와 같이, 상기 전원공급부(110)로부터 출력되는 제1 게이트 하이 전압(VGH)을 수신하여 상기 제1 게이트 하이 전압이 일정 전압(예를 들면, 5V)으로 떨어짐을 검출하여 논리 값(하이 논리(H), 로우 논리(L))을 출력하는 전압 검출부(181)와, 상기 전압 검출부(181)에서 출력되는 논리 값을 반전시켜 출력하는 인버터부(182)와 상기 인버터부(182)에서 출력되는 논리 값에 따라 게이트 상기 제1 게이트 하이 전압보다 낮은 제2 게이트 하이 전압(VGH; 예를 들면 5V) 또는 게이트 로우 전압(VGL; 예를 들면 0V)을 제어신호(DSCH, SWT)로 게이트 구동부(140)에 출력하는 레벨 쉬프터(183)를 구비하여 구성된다.
여기서, 상기 전원 공급부(110)는 전원이 온되면, 제1 게이트 하이 전압(VGH)로 약 16V 정도로 출력하고, 전원이 오프되면 약 0V로 출력한다. 따라서, 전원 오프 시 상기 제1 게이트 하이 전압(VGH)는 16V에서 0V로 서서히 떨어지게 된다. 이 때, 상기 전압 검출부(181)는 제1 게이트 하이 전압(VGH)이 16V에서 0V로 변환되는 과정에서 일정 전압(예를 들면, 5V) 값이 되면 로우 논리 값((L))을 출력하고, 일정 전압(예를 들면, 5V) 값이 검출되지 않으면 하이 논리 값(H)을 출력한다.
상기 인버터부(182)는 상기 전압 검출부(181)에서 로우 논리 값(L)을 출력하면 반전시켜 하이 논리 값(H)을 출력하고, 상기 전압 검출부(181)에서 하이 논리 값((H))을 출력하면 반전시켜 로우 논리 값(L)을 출력한다.
상기 레벨 쉬프터(183)는 상기 인버터부(182)로부터 하이 논리 값(H)이 입력되면, 제어신호(DSCH, SWT)로 게이트 구동부(140)에 제2 게이트 하이 전압(VGH; 예들 들면, 5V)를 출력하고, 상기 인버터부(182)로부터 로우 논리 값(L)이 입력되면, 제어신호(DSCH, SWT)로 게이트 구동부(140)에 게이트 로우 전압(VGL; 예들 들면 0V)를 출력한다.
도 4는 본 발명의 실시예에 따른 게이트 구동부(140)의 블록 구성도이다.
본 발명에 따른 게이트 구동부(140)는, 종속적으로 접속된 복수개의 스테이지(ST1 ~ ST5, ??)를 포함하고, 각 스테이지(ST1 ~ ST5, ??)는 하나의 게이트 라인(GL)이 연결되어 타이밍 컨트롤러(130)로부터 인가되는 클럭신호(CLKs)에 따라 순차적으로 하나의 스캔 펄스(Vout(n); 게이트 펄스)를 출력한다.
각 스테이지(ST1 ~ ST5, ??) 전단 스테이지에서 출력되는 스캔 펄스(Vout)에 의해 셋팅되고, 후단 스테이지에서 출력되는 스캔 펄스(Vout)에 의해 리셋될 수 있다.
상기 게이트 구동부(140)는 상기 타이밍 컨트롤러(130)로부터 다수의 클럭신호(CLKs) 및 게이트 스타트 펄스(VST) 등을 수신하고, 상기 소프트 엔딩부(180)로부터 제어신호(DSCH, SWT) 등을 수신한다.
도면에는 도시되지 않았지만, 상기 게이트 구동부(140)는 스캔 펄스 출력용 클럭신호(CLKs)외에 캐리 펄스 출력용 클럭신호를 수신하여 별도로 캐리 펄스를 출력하는 캐리 펄스 출력부를 더 포함할 수 있다. 상기 각 스테이지에서 출력되는 캐리 펄스는 전단 스테이지를 리세트(reset)시키거나, 다음 단 스테이지를 세트(set)하기 위한 신호이다.
도 5는 본 발명에 따른 게이트 구동부(140)의 (n)번째 스테이지의 회로적 구성도이다.
본 발명의 실시예에 따른 (n)번째 스테이지는, 도 5에 도시한 바와 같이, 고전압 단자(VDD)와 저전압 단자(VSS)를 구비하고, 제1 내지 제7 트랜지스터(T1~T7) 및 제1 및 제2 커패시터(C1, C2)로 구성되어 전단 스테이지에서 출력되는 스캔 펄스(Vout(n-1)), 게이트 스타트 신호(VST) 및 복수개의 클럭신호(CLKs) 어느 하나의 클럭 신호(CLK(n+2)에 의해 제 1 및 제 2 노드(Q, QB)의 전압을 제어하는 노드 제어부(141)와, 제9 내지 제10 트랜지스터(T9~T10)로 구성되어 복수개의 클럭신호(CLKs) 중 다른 하나의 클럭 신호(CLK(n))를 수신하여 상기 제 1 및 제 2 노드(Q, QB)의 전압 레벨에 따라 스캔 펄스(Vout(n))를 출력하는 출력부(142)와, 제8 트랜지스터(T8)로 구성되어 소프트 엔딩부(180)에서 출력되는 제어신호(SWT)에 따라 표시 패널(160)의 모든 게이트 라인(GL)에 제2 게이트 하이 전압(VGH)를 출력하는 스위칭부를 구비하여 구성된다.
여기서, 도 5에 도시된 제어 신호(DSCH, SWT)는 상기 소프트 엔딩부(180)에서 출력되는 신호로서, 전원이 온되어 정상적으로 표시 패널(160)에 영상이 표시되는 기간에는 각 스테이지의 저전압 단자(VSS)에 게이트 로우 전압(VGL)으로 출력되고, 전원이 오프되어 제1 게이트 하이 전압(VGH)이 일정 전압(예를 들면, 5V)으로 변화되면 제2 게이트 하이 전압(VGH)으로 출력된다.
따라서, 전원이 온되어 정상적으로 표시 패널(160)에 영상이 표시되는 기간에는 제8 트랜지스터(T8)는 턴-오프되고, 게이트 로우 전압(VGL; 예들 들면 0V)이 저전압 단자(VSS단)으로 출력된다.
또한, 전원이 오프되어 제1 게이트 하이 전압(VGH)이 일정 전압(예를 들면, 5V)으로 변화되면, 제8 트랜지스터(T8)는 턴-온되고, 제2 게이트 하이 전압(VGH; 예들 들면 5V)이 저전압 단자(VSS단)로 출력되므로 표시 패널(160)의 모든 게이트 라인(GL)에 제2 게이트 하이 전압(VGH; 예들 들면 5V)이 출력된다.
상기 제8 트랜지스터(T8)는 턴-온되고, 제2 게이트 하이 전압(VGH; 예들 들면 5V)이 저전압 단자(VSS단)로 출력되는 시점에, 상기 데이터 구동부(150)는 타이밍 콘트롤러(130)를 통해 입력되는 블랙 데이터를 표시 패널(160)의 모든 데이터 라인(DL)들에 제공한다.
이상에서 설명한 바와 같이, 본 발명에 따른 표시 장치에 있어서는, 전원 오프 시, 제1 게이트 하이 전압(VGH; 예들 들면 16V)이 일정 전압(5V)까지 낮아지는 시점에 표시 패널의 각 픽셀회로가 방전되도록 상기 제1 게이트 하이 전압(VGH)보다 낮은 제2 게이트 하이 전압(VGH; 예들 들면 5V)를 표시 패널(160)의 모든 게이트 라인(GL)들에 제공하므로, 방전 돌입 전류로 인한 번트(Burnt) 현상을 방지할 수 있다.
도 6은 본 발명에 따른 출력 파형도이다.
도 6에 도시한 바와 같이, 전원(Power)가 오프되면, 바로 표시 패널(160)의 모든 게이트 라인(GL)들에 제1 게이트 하이 전압(VGH)를 제공하는 것이 아니라, 전원공급부(110)에서 출력되는 제1 게이트 하이 전압(VGH)이 일정 전압(예를 들면, 5V)로 떨어지는 시점을 검출하여, 그 시점에 표시 패널(160)의 모든 게이트 라인(GL)들에 상기 제1 게이트 하이 전압(VGH)보다 낮은 제2 게이트 하이 전압(VGH; 예들 들면 5V)를 출력한다. 따라서, 전원 오프 시 방전 전류를 감소시키므로 높은 돌입 전류로 인한 번트(burnt) 현상을 방지할 수 있다.
도 7은 비교예에 따른 출력 파형도이다.
도 7에 도시한 바와 같이, 전원(Power) 오프 시, 바로 표시 패널(160)의 모든 게이트 라인(GL)들에 제1 게이트 하이 전압(VGH; 약 16V)를 제공하면, 방전 돌입 전류가 발생하고 더불어 방전 돌입 전류로 인한 번트(burnt) 현상이 발생된다.
도 8은 LTPS 트랜지스터와 비정질 실리콘(a-Si) 트랜지스터의 Vgs 특성을 비교한 것이다.
LTPS 트랜지스터에서도 게이트-소오스 전압(Vgs)을 5V 정도로 하여도 비정실 실리콘(a-Si) 트랜지스터 이상 수준의 이온 전류(Ion Current)가 형성되므로, 5V 정도의 제2 게이트 하이 전압(VGH)이 표시 패널(160)의 모드 게이트 라인(GL)들에 인가되어도 표시 패널(160)의 각 픽셀의 방전 동작이 진행될 수 있다.
이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
110: 전원 공급부 120: 외부 메모리
130: 타이밍 콘트롤러 140: 게이트 구동부
141: 노드제어부 142: 출력부
150: 데이터 구동부 160: 표시 패널
170: 전압 모니터링부 180: 소프트 엔딩부
181: 전압 검출부 182: 인버터부
183: 레벨 쉬프터

Claims (8)

  1. 표시패널;
    상기 표시패널, 상기 데이터구동부 및 상기 게이트구동부 중 하나 이상에 전원을 공급하는 전원공급부;
    상기 전원공급부로부터 출력되는 출력전압을 모니터링하고 상기 출력전압이 차단되면 알람신호를 출력하는 전압모니터부;
    상기 알람신호에 대응하여 데이터 구동부로부터 출력되는 모든 데이터신호를 블랙데이터신호로 전환시키는 데이터 제어신호를 출력하는 타이밍 콘트롤러;
    상기 전원 공급부로부터 출력되는 제1 게이트 하이 전압이 일정 전압으로 변화되면 이를 검출하여 제어신호를 출력하는 소프트 엔딩부;
    상기 표시패널에 데이터신호를 공급하는 데이터구동부;
    상기 소프트 엔딩부에서 출력되는 제어신호에 따라 표시패널의 모든 게이트 라인에 상기 일정 전압에 상응한 게이트 하이 전압을 공급하는 게이트구동부를 포함하는 표시 장치.
  2. 제 1 항에 있어서,
    상기 타이밍 콘트롤러는 상기 알람신호가 공급되면 외부 메모리부로부터 블랙데이터를 불러들여 상기 데이터 구동부로 제공하는 표시 장치.
  3. 제 1 항에 있어서,
    상기 데이터 구동부는 타이밍 콘트롤러에서 출력되는 데이터 제어신호에 따라 상기 표시 패널의 모든 데이터 라인들에 블랙 데이터 신호를 제공하는 표시 장치.
  4. 제 1 항에 있어서,
    상기 소프트 엔딩부는,
    상기 전원공급부로부터 출력되는 제1 게이트 하이 전압을 수신하여 게이트 하이 전압이 상기 일정 전압으로 떨어짐을 검출하여 논리 값을 출력하는 전압 검출부와,
    상기 전압 검출부에서 출력되는 논리 값을 반전시켜 출력하는 인버터부와,
    상기 인버터부에서 출력되는 논리 값에 따라 제2 게이트 하이 전압 또는 게이트 로우 전압을 제어신호로 상기 게이트 구동부에 출력하는 레벨 쉬프터를 구비하는 표시 장치.
  5. 제 4 항에 있어서,
    상기 레벨 쉬프터에서 출력되는 제2 게이트 하이 전압은 상기 제1 게이트 하이 전압보다 낮은 전압인 것을 특징으로 하는 표시 장치.
  6. 제 4 항에 있어서,
    상기 게이트 구동부는,
    종속적으로 접속되어 순차적으로 하나의 스캔 펄스를 출력하는 복수개의 스테이지를 포함하고,
    (n)번째 스테이지는 고전압 단자와 저전압 단자를 구비하고, 전단 스테이지에서 출력되는 스캔 펄스, 게이트 스타트 신호 및 복수개의 클럭신호 중 어느 하나의 클럭 신호에 의해 제 1 및 제 2 노드의 전압을 제어하는 노드 제어부와,
    복수개의 클럭신호 중 다른 하나의 클럭 신호를 수신하여 상기 제 1 및 제 2 노드의 전압 레벨에 따라 스캔 펄스를 출력하는 출력부와,
    상기 소프트 엔딩부에서 출력되는 제어신호에 따라 제어되어 상기 표시 패널의 모든 게이트 라인들에 제2 게이트 하이 전압을 출력하는 스위칭부를 구비하는 표시 장치.
  7. 제 6 항에 있어서,
    상기 소프트 엔딩부는,
    상기 전원공급부로부터 출력되는 제1 게이트 하이 전압이 상기 일정 전압으로 떨어지면, 상기 게이트 구동부의 각 스테이지의 상기 저전압단자와 상기 스위칭부에 제2 게이트 하이 전압을 출력하는 표시 장치.
  8. 전원공급부로부터 출력되는 제1 게이트 하이 전압이 일정 전압으로 떨어지는 것을 검출하는 단계;
    상기 제1 게이트 하이 전압이 일정 전압으로 떨어지면, 상기 제1 게이트 하이 전압보다 낮은 제2 게이트 하이 전압을 게이트 구동부로 제공하는 단계; 및
    상기 제2 게이트 하이 전압이 게이트 구동부로 제공되면 표시 패널의 모든 게이트 라인들에 상기 제2 게이트 하이 전압을 출력하고, 상기 표시 패널의 모드 데이터 라인들에 블랙 데이터를 제공하는 단계를 포함하는 표시 장치의 구동방법.
KR1020190174915A 2019-12-26 2019-12-26 표시 장치 및 이의 구동방법 KR20210082709A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190174915A KR20210082709A (ko) 2019-12-26 2019-12-26 표시 장치 및 이의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190174915A KR20210082709A (ko) 2019-12-26 2019-12-26 표시 장치 및 이의 구동방법

Publications (1)

Publication Number Publication Date
KR20210082709A true KR20210082709A (ko) 2021-07-06

Family

ID=76861189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190174915A KR20210082709A (ko) 2019-12-26 2019-12-26 표시 장치 및 이의 구동방법

Country Status (1)

Country Link
KR (1) KR20210082709A (ko)

Similar Documents

Publication Publication Date Title
CN110176213B (zh) 像素电路及其驱动方法、显示面板
US10629133B2 (en) Gate driving circuit and display device including the same
CN113838421B (zh) 像素电路及其驱动方法、显示面板
US10937852B2 (en) Organic light emitting display apparatus
JP4398413B2 (ja) スレッショルド電圧の補償を備えた画素駆動回路
US10504440B2 (en) Pixel circuit, driving method thereof, display panel and display apparatus
US9105236B2 (en) Light emitting display device
US8446345B2 (en) Organic light emitting diode display
KR101995714B1 (ko) 표시장치
CN109872692B (zh) 像素电路及其驱动方法、显示装置
US20160035276A1 (en) Oled pixel circuit, driving method of the same, and display device
US10714002B2 (en) Pixel circuit and driving method thereof, display panel and display device
US20140176404A1 (en) Pixel circuit for organic light emitting display and driving method thereof, organic light emitting display
US11127342B2 (en) Pixel circuit for driving light emitting diode to emit light and method of controlling the pixel circuit
US20190385521A1 (en) Pixel driving circuit and liquid crystal display device
US11263973B2 (en) Shift register unit, gate drive circuit, display device and driving method
US11164522B2 (en) Display panel, brightness compensation method, and display device
US10991302B1 (en) Gate driving circuit and display device using the same
US11443694B2 (en) Pixel circuit, method for driving the same, display panel and display device
JP2010066331A (ja) 表示装置
KR20190048736A (ko) 유기발광표시장치 및 그의 구동방법
KR20190032959A (ko) 시프트레지스터 및 이를 포함하는 유기발광 표시장치
US11881170B2 (en) Light emitting display device and driving method thereof
KR20110044636A (ko) 능동 스위치 소자를 가지는 표시장치와 그 제어 방법
KR20210082709A (ko) 표시 장치 및 이의 구동방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal