KR100798787B1 - 트랜지스터 및 그것을 구비하는 표시장치 - Google Patents

트랜지스터 및 그것을 구비하는 표시장치 Download PDF

Info

Publication number
KR100798787B1
KR100798787B1 KR1020037005106A KR20037005106A KR100798787B1 KR 100798787 B1 KR100798787 B1 KR 100798787B1 KR 1020037005106 A KR1020037005106 A KR 1020037005106A KR 20037005106 A KR20037005106 A KR 20037005106A KR 100798787 B1 KR100798787 B1 KR 100798787B1
Authority
KR
South Korea
Prior art keywords
electrode
source
gate
drain electrode
drain
Prior art date
Application number
KR1020037005106A
Other languages
English (en)
Other versions
KR20030048432A (ko
Inventor
모리타사토시
코바야시오사무
오다코헤이
Original Assignee
산요덴키가부시키가이샤
돗도리 산요덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤, 돗도리 산요덴키 가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20030048432A publication Critical patent/KR20030048432A/ko
Application granted granted Critical
Publication of KR100798787B1 publication Critical patent/KR100798787B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 트랜지스터에서는 게이트전극에 평면적으로 겹치는 반도체층의 위에, 상호 소정 간격을 두고 형성되는 소스전극과 드레인전극을 각각 길이방향을 갖는 형상으로 하고, 상기 소스전극에는 상기 드레인전극의 선단부를 받아들이는 함몰부를 형성하는 것과 동시에, 상기 반도체층에는 상기 게이트전극으로부터 비어져 나와 게이트전극에는 겹치지 않지만 상기 소스전극 또는 드레인전극과는 겹치는 돌출부를 형성하였다. 이로 인하여, 소스전극에 겹치는 돌출부와 드레인전극에 겹치는 돌출부는 게이트전극에 차단되어 상호 독립상태가 되고, 게이트전극으로부터 비어져 나온 반도체 아일랜드가 게이트전극에 의해 차단되지 않는 빛 등에 기인하는 광전변환작용에 의해 도전성을 띠고, 소스ㆍ드레인간이 단락되는 것을 방지한다.

Description

트랜지스터 및 그것을 구비하는 표시장치{TRANSISTOR AND DISPLAY COMPRISING IT}
본 발명은 트랜지스터 및 그것을 구비하는 표시장치에 관한 것이다. 보다 상세하게 말하면, 기판상에 어레이를 이루는 것과 같이 형성되는 트랜지스터와, 이들의 트랜지스터의 각각에 대응하여 화소전극을 형성하고, 이 화소전극을 통하여 화소마다의 표시를 제어하는 표시장치에 관한 것이다.
현재 실용화되어 있는 표시장치에는 CRT와 같은 관구형 표시장치 이외에, 액정표시장치, EL표시장치, 플라스마디스플레이라는 평면표시장치가 있다. 평면표시장치의 기본적인 구성은 화소의 집합이고, 화소단위로 표시의 제어를 행하고, 전체화상을 형성하는 것이다. 이들의 평면표시장치, 예를 들면 액정표시장치에서는 유리기판상에 박막트랜지스터의 어레이를 형성하고, 이들의 트랜지스터의 각각에 의해 표시화소의 구동을 행하고 있다.
도 11에 도시하는 것은 종래부터 액정표시장치에서 이용되고 있는 박막트랜지스터(이하, "TFT"라고 생략한다)의 구조이다. 도시하는 TFT에서는 게이트전극(G)상에 절연막을 통해 실리콘 등의 반도체층(SI)을 형성하고, 그 위에 평면형상 사각형의 소스전극(S)과 드레인전극(D)을 소정의 간격을 두고 대향배치하고 있다.
이 소스전극(S)과 드레인전극(D)은 형성할 때, 설계대로의 위치를 확보할 수 있다면 문제는 없지만, 때로는 도 12 혹은 도 13에 도시하는 바와 같이 위치이탈이 생기는 것이 있다. 도 12와 같이 소스전극(S)과 드레인전극(D)이 게이트전극(G)과의 겹친 깊이를 유지하면서 도의 상하방향으로 어긋나는 케이스에 대해서는 소스전극(S) 및 드레인전극(D)과 게이트전극(G)과의 겹친 면적(도중 해칭을 실시한 부분)에 변화가 없고, TFT의 기생용량은 거의 변동하지 않는다. 그런데 도 13과 같이 차이가 도의 좌우방향에 생기는 케이스에 있어서는, 소스전극(S)과 드레인전극(D)의 한쪽과 게이트전극(G)과의 겹침이 깊어지고, 다른 쪽에 관해서는 겹침이 얕아지므로, 기생용량이 크게 변동한다.
상기로부터, 트랜지스터, 특히 표시화소의 구동용으로 이용하는 박막타입의 트랜지스터의 기생용량의 변동을 억제하고, 또 트랜지스터로 표시화소를 구동하는 표시장치의 화질을 균일한 것으로 하는 것을 해결 과제로서 인식할 수 있다.
본 발명의 트랜지스터는 게이트전극에 평면적으로 겹치는 반도체층 위에, 상호 소정간격을 두고 대향하는 소스전극과 드레인전극을 형성한 트랜지스터에 있어서, 상기 드레인전극의 상기 소스전극에 대향하는 테두리의 형상을 모퉁이를 구부린 돌출곡선으로 하는 한편, 상기 소스전극의 상기 드레인전극에 대향하는 측의 테두리 형상을 드레인전극의 테두리 형상에 대응하여 함몰곡면으로 하고, 상기 소스전극의 상기 드레인전극에 대향하지 않는 측의 테두리를 소스전극의 폭이 거의 일정하게 되도록 소스전극의 상기 드레인전극에 대향하는 측에 따른 돌출곡면으로 하고, 상기 반도체층에는 상기 게이트전극으로부터 비어져 나와 상기 소스전극 또는 드레인전극과는 겹치는 돌출부를 형성하고, 도한 상기 소스전극에 겹치는 돌출부와 상기 드레인전극에 겹치는 돌출부와는 상기 게이트전극에 차단되어 상호 독립상태에 있고, 반도체층 가운데 게이트전극과 겹치는 것과 동시에 소스전극의 드레인전극에 대향하지 않는 측의 테두리와 대향하는 부분이 소스전극의 윤곽에 따라 일부 제거되고 있는 것으로 한 것이다.
이 구성에 따르면, 드레인전극은 선단이 구부린 곡면이고, 전체가 막대 모양이기 때문에 평면적으로 볼 때 드레인전극, 반도체층, 게이트전극의 겹치는 부분의 면적을 작게할 수 있고, 드레인전극과 게이트전극간의 기생용량을 작게할 수 있다. 각 TFT의 기생용량의 변동도 작게 된다.
또, 소소전극의 드레인전극에 대향하는 측의 테두리 형상을 드레인전극의 형상에 대향하는 함몰곡면으로 하기 때문에 소스전극과 드레인전극사이의 채널폭이 일정하게 되어 , 트랜지스터의 특성이 양호해진다.
또한, 소스전극의 드레인전극에 대향하지 않는 측의 테두리를 소스전극이 폭이 거의 일정하게 되도록 소스전극의 드레인전극에 대향하는 측의 테두리를 따른 돌출곡면으로 하였기 때문에 소스전극 폭을 일정하게 또한, 가늘게 할 수 있어 기생용량의 영향이 적어진다.
또한, 반도체층에는 게이트전극으로부터 비어져 나와 소스전극과 겹치는 돌출부와, 게이트전극으로부터 비어져 나와 드레인전극과는 겹치는 돌출부를 형성하므로, 마스크 어긋남에 의해 소스전극과 드레인전극이 어긋났을 때, 기새용량의 변동이 적다.
또, 이들 돌출부는 게이트전극에 차단되어 상호 독립상태에 있으므로 TFT의 하방에서 빛이 닿았을 때 게이트전극으로부터 비어져 나온 반도체층이 게이트전극에 의해 차광되어 않는 빛 등에 기인하는 광전변환작용에 의해 도전성을 띠고, 소스·드레인간이 단락되는 것이 방지된다.
그리고, 반도체층 가운데 게이트전극과 겹치는 것과 동시에 소스전극의 드레인전극에 대향하지 않는 측의 테두리와 대향하는 부분이 소스전극의 윤관을 따라 일부 제거되고 있는 것이기 때문에 반도체층은 잘라내어 면전이 작게 되어, TFT의 쌍방으로부터의 광조사에 의한 리크전류를 저감할 수 있다.
또, 본 발명의 트랜지스터는 게이트전극에 평면적으로 겹치는 반도체층 위에 상호 소정간격을 두고 대향하는 소스전극과 드레인전극을 형성한 트랜지스터에 있어서, 상기 드레인전극의 상기 소스전극의 상기 소스전극에 대향하는 테두리의 형상을 돌출곡선으로 하는 한편, 상기 소스전극의 상기 드레인전극에 대향하는 측의 테두리를 소스전극과 드레인전극의 간격이 거의 일정하게 되도록 드레인전극의 테두리를 따른 함몰의 원호로 하고, 상기 소스전극의 상기 소스전극의 상기 드레인전극에 대향하지 않는 측의 테두리를 소스전극의 폭이 거의 일정하게 되도록 소스전극의 상기 드레인전극에 대향하는 측의 테두리를 따른 돌출의 원호로 하고, 상기 반도체측에는 상기 게이트전극으로부터 비어져 나와 상기 소스전극 또는 드레인전극과는 겹치는 돌출부를 형성하고, 또한 상기 소스전극에 겹치는 돌출부와 상기 드레인전극에 겹치는 돌출부와는 상기 게이트전극에 차단되어 상호 독립상태가 되고, 반도체층 가운데 게이트전극과 겹치는 것과 동시에 소스전극의 드레인전극에 대향하지 않는 측의 테두리와 대향하는 부분이 소스전극의 윤곽을 따른 윤곽형상을 하고 있는 것을 한 것이다.
이 구성에 따르면, 드레인전극은 선단부가 돌출모양의 원호이고, 전체가 막대모양이기 때문에 평면적으로 볼 때 드레인전극, 반도체층, 게이트전극의 겹치는 부분의 면적을 작게할 수 있고, 드레인전극과 게이트전극간의 기생용량을 작게할 수 있다. 각 TFT의 기생용량의 변동도 작게 된다.
또, 소스전극의 드레인전극에 대향하는 측의 테두리를 소스전극과 드레인전극의 간격이 거의 일정하게 되도록 드레인전극의 테두리를 따른 함몰모양의 원호로 하기 때문에, 소스전극과 드레인전극간의 채널폭이 일정하게 되고, 트랜지스터의 특성이 양호해진다.
또한, 소스전극의 드레인전극에 대향하지 않는 측의 테두리를 소스전극의 폭이 거의 일정하게 되도록 소스전극의 드레인전극에 대향하는 측의 테두리를 따른 돌출모양의 원호로 하기 때문에, 소스전극폭을 일정하게, 또한 가늘게 할 수 있고, 기생용량의 영향이 작게 된다.
또, 이들 돌출부는 게이트전극에 차단되어 상호 독립상태에 있으므로, TFT의 하방에서 빛이 닿았을 때, 게이트전극으로부터 비어져 나온 반도체층이 게이트전극에 의해 차광되지 않는 빛 등에 기인하는 광전변환작용에 의해 도전성을 띠고, 소스·드레인간이 단락되는 것이 방지된다. 그리고, 반도체층 가운데 게이트전극과 겹치는 것과 동시에 소스전극의 드레인전극에 대향하지 않는 측의 테두리와 대향하는 부분이 소스전극의 윤곽을 따라 윤곽형상, 즉 원호 모양으로 되고 있는 것이기 때문에, 반도체층은 잘라내어 면적이 작게되어, TF의 쌍방으로부터의 광조사에 의한 리크전류를 저감할 수 있다.
삭제
삭제
삭제
삭제
또, 본 발명의 표시장치는 지금까지 서술한 트랜지스터를 표시용의 트랜지스터로서 이용되는 표시장치에 있어서, 게이트배선과 소스배선을 매트릭스형으로 배치하고, 상기 게이트배선과 소스배선의 교차부에 상기 트랜지스터를 설치하고, 상기 트랜지스터의 상기 드레인전극을 상기 소스배선과 거의 평행으로 배치한 것이다. 이 구성에 따르면, 소스전극과 드레인전극의 위치가 소스배선과 평행 방향으로 어긋났다고 해서도 게이트ㆍ드레인간의 기생용량의 변동은 억제된 것이 된다.
또, 본 발명의 표시장치는 지금까지 서술한 트랜지스터를 표시용의 트랜지스터로서 이용되는 표시장치에 있어서, 소스배선과 게이트배선을 매트릭스형으로 배치하고, 상기 소스배선과 게이트배선의 교차부에 상기 트랜지스터를 설치하고, 상기 트랜지스터의 상기 드레인전극을 상기 소스배선과 거의 직각으로 배치한 것이다.
이 구성에 따르면, 소스전극과 드레인전극의 위치가 소스배선과 직각 방향으로 어긋났다고 해서도 게이트ㆍ드레인간의 기생용량의 변동은 억제된 것이 된다. 또, 소스전극과 드레인전극의 형성에 있어서, 소스배선과 직각의 방향에 고정밀도의 위치 맞춤이 요구될 뿐이고, 소스배선과 평행 방향에는 그렇게 고정밀도의 위치 맞춤은 요구되지 않게 된다.
또, 본 발명의 표시장치는 지금까지 서술한 트랜지스터를 표시용의 트랜지스터로서 이용되는 표시장치에 있어서, 상기 게이트배선과 상기 소스배선에 의해 구확되는 영역에 상기 트랜지스터와 그것에 접속한 화소전극을 배치하고, 상기 게이트배선과 그것에 겹치도록 배치한 다음단의 화소전극과의 사이에, 게이트전연막과 보호막으로 상하를 낀 보조용량용 전극을 배치하고, 상기 보조용량용 전극과 상기 화소전극을 접속하기 위해 상기 보호막에 형성한 콘택트홀을 상기 트랜지스터의 존재하는 측에 치우쳐 배치하는 것과 동시에, 상기 보조용량용 전극 위에 위치하는 상기 화소전극의 테두리에는 상기 콘택트홀의 존재하는 측과 반대의 측에 절결부를 형성한 것이다. 이 절결부의 존재에 의하여 당해 단의 화소전극과 다음 단의 화소전극과의 간격이 넓어져, 인접화소전극끼리의 단락이나 그에 따른 표시품위의 저하가 방지된다.
도 1은 본 발명의 제 1실시예에 관한 TFT 어레이의 기본적구성을 도시하는 평면도이다.
도 2는 도 1중의 A-A선에 따라 절단한 단면도이다.
도 3은 상기 제 1실시예에 관한 TFT의 구조를 모형적으로 도시하는 평면도이다.
도 4는 상기 제 1실시예에 관한 TFT의 어레이구조를 도시하는 평면도이다.
도 5는 본 발명의 제 2실시예에 관한 TFT 어레이의 기본적구조를 도시하는 평면도이다.
도 6은 도 1중의 B-B선에 따라 절단한 단면도이다.
도 7은 상기 제 2실시예에 관한 TFT의 구조를 모형적으로 도시하는 평면도이다.
도 8은 상기 제 2실시예에 관한 TFT의 어레이구조를 도시하는 평면도이다.
도 9는 본 발명의 제 3실시예에 관한 TFT의 구조를 모형적으로 도시하는 평면도이다.
도 10은 상기 제 3실시예에 관한 TFT의 어레이구조를 도시하는 평면도이다.
도 11은 종래의 TFT구조를 모형적으로 도시하는 평면도이다.
도 12는 도 11과 동일한 평면도로 하여, 다른 상태를 도시하는 것이다.
도 13은 도 11과 동일한 평면도로 하여, 더욱 다른 상태를 도시하는 것이다.
이하에, 본 발명의 실시예를 도면을 참조하면서 설명한다.
본 발명의 제 1실시예에서는 역스터거형의 TFT(1)를 매트릭스형으로 배열하여 TFT어레이(2)로 하고 있다. 이하, 그 구조를 도 1 및 도 2에 기초하여 설명한다.
TFT어레이(2)는 무알칼리유리 등의 기판(3)의 위에, 도 1에 있어서 좌우방향으로 연장되는 게이트배선(4)을 복수개, 소정간격으로 형성하고 있다. 게이트배선(4)에서는 소정 간격으로 게이트선(5)이 돌출한다. 게이트전극(5)은 질화실리콘(SiNx)등의 게이트절연막(6)으로 덮여 있다. 게이트절연막(6)의 위에는 게이트전극(5)에 평면적으로 겹치도록 섬 형상의 반도체층, 즉 반도체 아일랜드(7)가 형성된다. 반도체 아일랜드(7)는 아모르퍼스 타입의 실리콘층으로부터 된다.
반도체아일랜드(7)의 형성 후, 게이트배선(4)과 직각으로 복수개의 소스배선(8)을 소정 간격으로 형성한다. 종횡의 매트릭스형으로 배치된 게이트배선(4)과 소스배선(8)에 의해 구성되는 눈마다, 보다 상세하게 말하면 눈중의 게이트배선(4)과 소스배선(8)의 교차부중 1개에, 1개의 TFT(1)가 배치되는 것이다. 소스배선(8)에서는 게이트배선(4)의 배치피치와 상기 배치에서 소스전극(9)이 돌출된다. 각 소스전극(9)에 대하여, 이것과 소정 간격을 두고 대향하는 드레인전극(10)을 형성한다. 드레인전극(10)의 기단부는 화소전극과의 콘택트용 전극(11)에 접속한다.
반도체아일랜드(7), 소스전극(9), 드레인전극(10) 등을 포함하는 TFT(1)의 아레이(2)는 질화실리콘(SiNx)등의 보호막(12)으로 덮여 있다. 이 보호막(12)에는 콘택트용 전극(11)에 빠지는 콘택트홀(13)을 형성한다. 또 TFT(1)에 인접하여, ITO, IZO 등으로 되는 화소전극(14)을 형성한다. 화소전극(14)은 TFT(1)와 1대 1대응으로 매트릭스형에 배치되고, 콘택트홀(13)을 통해 TFT(1)에 접속한다. 화소전극(14)은 표시장치를 반사형으로 하는 경우, 반사성이 있는 금속막 등에 의해 구성할 수도 있다.
이어서, 도 3 및 도 4에 기초하여 TFT(1)의 제 1실시예의 구조를 설명한다.
도 3에서 볼 수 있듯이, 소스전극(9), 드레인전극(10) 모두, 한쪽방향이 길이방향이 된 형상, 즉 홀쪽한 형상이다. 소스전극(9)은 그 길이방향이 소스배선(8)과 직각이고, 드레인전극(10)은 그 길이방향이 소스배선(8)과 평행이다. 드레인전극(10)은 그 선단부(10a)를 소스전극(9)의 한쪽 연부에 소정 간격을 두고 대향시키고 있다.
소스전극(9), 드레인전극(10) 모두 대부분은 반도체 아일랜드(7)에 평면적으로 겹치고, 또 반도체 아일랜드(7)와 게이트절연막(6)을 사이에 개재시킨 상태로 게이트전극(5)까지 평면적으로 겹친다. 소스전극(9)과 드레인전극(10)은 각각 길이방향이 게이트전극(5)의 테두리에 교차하듯이 배치되어 있다. 소스전극(9)과 드레인전극(10)의 일부는 반도체 아일랜드(7)의 바깥에 나와, 소스전극(9)에 있어서는 반도체 아일랜드(7)의 바깥에 나온 부분이 소스배선(8)에 접속하고, 드레인전극(10)에 있어서는 반도체 아일랜드(7)의 바깥에 나온 부분이 콘택트용 전극(11)에 접속한다.
소스전극(9)의 도중의 드레인전극(10)에 대향하는 개소에는 드레인전극(10)의 선단부(10a)를 받아들이는 함몰부(9a)가 형성되어 있다. 드레인전극(10)의 선단부(10a)와 소스전극(9)의 함몰부(9a) 사이에는 소정 간격(채널폭)을 가진 채널이 형성되지만, 당연한 것이지만 이 채널은 직선형상이 아니라, 함몰부(9a)의 윤곽을 따른 비직선형상이 된다.
소스전극(9) 및 드레인전극(10)이 게이트절연막(6)이나 바도체 아일랜드(7)를 통해 게이트전극(5)과 평면적으로 겹치는 부분이 주로 TFT(1)의 기생용량을 구 성한다. 그 중에서 화소전압 변동에 큰 영향을 주는 것은 드레인전극(10)과 게이트전극(5)의 겹침에 의해 형성되는 기생용량이다. 도 3에 도시하는 구조에서는 다음과 같은 이유로 이 게이트ㆍ드레인간에 기생용량이 작게 되고, 또 기생용량의 변동이 억제된다.
우선, 기생용량의 크기이지만, 상기 서술한 대로 드레인전극(10)이 길이방향을 가지는 형상, 즉 홀쪽한 형상이고, 그 선단이 소스전극(9)에 형성한 함몰부(9a)에 받아들이는 것이므로, 드레인전극(10)이 반도체 아일랜드(7) 및 게이트전극(5)과 겹치는 부분의 면적을 작게 할 수 있고, 기생용량을 작게 할 수 있다. 이로 인하여, 리크전류도 저감한다.
또, 소스전극(9)과 드레인전극(10)(이들은 동일금속에 의해 동시에 형성되는 것이다)이 도의 세로방향에 줄지어 있으므로, 양전극의 위치가 도의 가로방향에 다소 어긋났다고 해도 게이트ㆍ드레인간의 기생용량에 변동은 없다. 이것에 대하여 소스전극(9)과 드레인전극(10)의 위치가 세로방향에 어긋난 경우, 드레인전극(10)과 게이트전극(5)의 겹침 면적이 다소 변동한다. 여기서 드레인전극(10)이 그 길이방향에 있어서 게이트전극(5)의 테두리와 직각으로 교차하고 있는 점이 유리하게 적용된다.
즉, 게이트전극(5)의 테두리가 드레인전극(10)을 그 단변방향으로 횡단하고 있으므로, 그 횡단위치가 길이방향으로 어긋났다고 해도 드레인전극(10)과 게이트전극(5)의 겹침 면적의 증감율은 작다. 이 효과는 드레인전극(10)이 이것과 직각에 배치되는 경우, 즉 게이트전극(5)의 테두리가 드레인전극(10)을 그 길이방향으로 횡단하고, 횡단위치가 드레인전극(10)의 단변방향으로 어긋나는 경우와 비교하면 일목 요연하다.
이와 같이, 드레인전극(10)이 길이방향으로 어긋날 때의 드레인전극(10)과 게이트전극(5)과의 겹침 면적의 증감은 작고, 따라서 게이트ㆍ드레인간의 기생용량의 변동은 억제된 것으로 된다.
소스전극(9)과 드레인전극(10)이 도의 세로방향으로 어긋나도 드레인전극(10)과 게이트전극(5)의 겹침 면적의 변동이 작다라는 효과는 드레인전극(10)이 도에 있어서 세로의 홀쪽한 형상으로 되어 있는 것으로부터 오는 것이지만, 반면에 있어서 드레인전극(10)의 이러한 형상은 소스전극(9)과 드레인전극(10) 사이의 채널의 전체길이 짧아진다는 결과를 초래한다. 그렇지만, 이 제 1실시예의 TFT(1)에서는 소스전극(9)에 함몰부(9a)를 설치하여 드레인전극(10)의 선단부(10a)를 둘러싸는 비직선형상의 채널을 형성하고 있으므로, 비교적 긴 채널의 전체길이를 확보할 수 있다.
그런데, 소스전극(9) 및 드레인전극(10)이 게이트전극(5)에 겹치는 개소에서는 반드시 반도체 아일랜드(7)가 소스전극(9) 및 드레인전극(10)과 게이트전극(5)과의 사이에 개재한다. 그리고, 소스전극(9)이 게이트전극(5)의 테두리와 교차하는 개소에 있어서, 반도체 아일랜드(7)가 게이트전극(5)의 바깥쪽에 약간 비어져 나오고, 게이트전극(5)에는 겹치지 않는 소스전극(9)에는 겹치는 돌출부를 형성하고 있다.
이와 같이, 드레인전극(10)이 게이트전극(5)의 테두리와 교차하는 개소에 있 어서, 반도체 아일랜드(7)가 게이트전극(5)의 바깥쪽에 약간 비어져 나와, 게이트전극(5)에는 겹치지 않지만 드레인전극(10)에는 겹치는 돌출부를 형성하고 있다. 이와 같이 하므로써, 소스전극(9) 및 드레인전극(10)과 게이트전극(5) 사이에 형성되는 기생용량의 변동을 억재할 수 있다.
또, 소스전극(9)측의 돌출부와 드레인전극(10)측의 돌출부는 게이트전극(5)에 차단되어, 서로 독립된 섬 상태가 되어 있다. 이것에 의하여, 게이트전극(5)으로부터 비어져 나온 반도체 아일랜드(7)가 게이트전극(5)에 의해 차단되지 않는 빛 등에 기인하는 광전변환작용에 의해 도전성을 띠고, 소스ㆍ드레인간이 단락되는 것이 방지된다.
상기 TFT(1)의 각각에 화소전극(14)을 조합한 것을 어레이화한 상황을 도 4에 도시한다. 이와 같이 TFT(1)의 기생용량의 변동을 적게 한 TFT어레이(2)를 액정층을 끼어 대향배치되는 기판의 한쪽에 설치하고 액정표시장치를 형성하는 것으로 하면, 기생용량의 변동에 의한 표시얼룩을 억재한 표시를 행할 수 있다. 또, 기생용량의 변동에 의한 영향을 경감하기 위한 보조용량을 TFT(1)에 설치하게 되어도, 그 용량을 작게 설정할 수 있으므로 보조용량부재가 차광하는 면적을 삭감할 수 있고, 액정표시장치의 개구율을 높일 수 있다.
상기와 같은 각종 장점을 제 1실시예의 TFT(1)는 갖고 있지만, 아직 개선해햐할 점이 있다. 그것은 드레인전극(10)의 선단부(10a)의 형상이다. 선단부(10a)가 이와 같이 모지고 있으면, 노광시에 그 모퉁이가 구부린 형태로 달구어지기 쉽다. 특히, 노광해상도보다 작은 부분은 설계형상과 다른 형상으로 변형하기 쉽고, 그 변형정도도 일정하지 않다. 그 때문에, 드레인ㆍ게이트간의 기생용량에 변동이 생기기 쉽다. 또, 소스전극(9)과 드레인전극(10)과의 간격, 즉 채널폭에 광협의 변동이 생기기 쉽다. 이 문제를 해결한 것은 도 5 내지 도 8에 도시한 제 2실시예에 관한 TFT(1)이다.
제 2실시예에 관한 TFT(1)의 구성요소의 대부분은 제 1실시예의 그것과 공통이기 때문에, 공통되는 구성요소에는 제 1실시예에서 이용한 동일한 부호를 붙이고, 설명은 생략한다. 이것은 뒤에 서술할 제 3실시예에서도 마찬가지다.
제 2실시예의 TFT(1)에서는 드레인전극(10)의 소스전극(9)에 대향하는 테두리, 즉 선단부(10b)의 테두리를 구부린 형태로 한다. 모퉁이를 구부린 형태를 얻기 위해 선단부(10b)의 테두리 형상을 돌출곡선으로 한다. 도에서는 돌출곡선의 가장 일반적인 것으로서 돌출된 원호가 채택되어 있다. 이 모퉁이의 구부림은 소정의 패턴을 노광시키므로써 얻을 수 있다. 구부림의 반경은 노광장치의 해상도보다 큰 값으로 한다. 이렇게 함으로써, 드레인전극(10)의 설계형상과 실제형상과의 차이를 작게 할 수 있고, 모퉁이가 스스로 구부리는 것에 기인하는 드레인전극(10)의 면적의 변동과 그에 따른 기생용량의 변동, 또 소스전극(9)과 드레인전극(10)의 간격의 변동의 문제를 해결할 수 있다.
소스전극(9)에 있어서도, 드레인전극(10)에 대향하는 테두리, 도의 구조에서 말하면 함몰부를 함몰곡선의 형상을 한 함몰부(9a)로 한다. 도에서는 함몰곡선의 가장 일반적인 것으로서 함몰의 원호가 채택되어 있다. 따라서 드레인전극(10)의 선단부(10b)와 소스전극(9)의 함몰부(9b) 사이에 형성되는 채널의 형상도 곡선형, 단적으로 말하면, 원호형이 된다.
소스전극(9)에 있어서의 함몰부(9b)의 반대쪽은 돌출곡선 형상의 테두리(9c)로 한다. 도에서는 돌출곡선의 가장 일반적인 것으로서 돌출의 원호가 채택되어 있다. 여기서, 드레인전극(10)의 선단부(10b)의 돌출 원호, 소스전극(9)의 함몰 원호, 및 테두리(9c)의 돌출 원호는 동심원으로 한다. 따라서 드레인전극(10)과 소스전극(9) 사이에 형성되는 원호형의 채널의 폭은 일정하고, 또 소스전극(9)에 있어서의 함몰부(9b)와 테두리(9c) 사이의 전극폭도 일정하다. 이와 같이 소스ㆍ드레인간격, 즉 채널폭을 일정하게 하므로써, TFT(1)의 특성을 양호하게 할 수 있다.
또한, TFT(1)에 있어서는 드레인전극(10)의 게이트전극(5) 및 반도체 아일랜드(7)에 대한 겹침 면적을 가능한 한 작게 함으로써, 기생용량의 영향을 작게 할 수 있다. 마찬가지로 소스전극(9)도 게이트전극 및 반도체 아일랜드(7)에 대한 겹침 면적을 작게 하는 것이 기생용량의 영향을 작게 할 수 있다. 상기 서술한 바와 같이, 소스전극(9)에 있어서의 함몰부(9b)를 함몰곡선(원호)으로 하고, 그것과 반대측의 태두리(9c)를 돌출곡선(원호)으로 하고, 소스전극(9)에 있어서의 함몰부(9b)와 테두리(9c)간의 전극폭을 일정하게, 또한 가능한 한 가늘게 하는 것은 기생용량의 영향을 작게 하는데 도움이 된다.
또한, 상기의 설명에서 "원호" "동심원"이라는 말을 이용하였지만, 이것은 반드시 기하학적으로 정확한 원이 아니라도 관찮다. 원에 근사한 곡선, 예를 들면 타원이라도 목적은 달성할 수 있다. 중요한 것은 노광장치의 해상도보다 큰 구부림 반경을 얻을 수 있는 곡선이라면 좋다.
노광해상도보다 큰 반경에서 미리 모퉁이 구부림을 행하는 상기 서술한 모퉁이 구부림처리는 TFT(1)의 기생용량이나 채널상태에 영향을 주는 정도가 가장 높은 드레인전극(10)과 소스전극(9) 사이, 특히 드레인전극(10)의 선단부(10b)와 소스전극(9)의 함몰부(9b) 사이에 실시하는 것이 가장 바람직하지만, 이 정도의 효과는 기대 할 수는 없지만, 다른 개소에도 적용하는 것이 좋다. 예를 들면, 화소전극(14)자체, 콘택트용전극(11)자체, 콘택트용전극(11)과 드레인전극(10)과의 접속부, 소스전극(9)과 소스배선(8)과의 접속부, 게이트전극(5)자체, 게이트전극(5)과 게이트배선(4)과의 접속부 등이다.
이 제 2실시예의 TFT(1)에 있어서도, 소스전극(9)이 게이트전극(5)의 테두리와 교차하는 개소에 있어서, 반도체 아일랜드(7)가 게이트전극(5)의 바깥쪽에 약간 비어져 나와, 게이트전극(5)에는 겹치지 않지만, 소스전극(9)에는 겹치는 돌출부를 형성하고 있다. 마찬가지로 드레인전극(10)이 게이트전극(5)의 테두리와 교차하는 개소에 있어서, 반도체 아일랜드(7)가 게이트전극(5)의 바깥쪽에 약간 비어져 나와, 게이트전극(5)에는 겹치지 않지만 드레인전극(10)에는 겹치는 돌출부를 형성하고 있다.
이렇게 함으로써, 소스전극(9) 및 드레인전극(10)과 게이트전극(5)과의 사이에 형성되는 기생용량의 변동을 억제할 수 있다. 또, 소스전극(9)측의 돌출부와 드레인전극(10)측의 돌출부는 게이트전극(5)로 차단되어, 서로 독립한 섬상태가 되어 있다. 이것에 의하여, 게이트전극(5)으로부터 비어져 나온 반도체 아일랜드(7)가 게이트전극(5)에 의해 차단되지 않는 빛 등에 기인하는 광전변환작용에 의해 도전 성을 띠고, 소스ㆍ드레인간에 단락이 생기는 것을 방지한다.
상기 TFT(1)의 각각의 화소전극(14)을 조합한 것을 어레이화한 상황을 도 8에 도시한다. 이 제 2실시예의 TFT어레이(2)에는 제 1실시예의 TFT어레이(2)와 다른 점이 있다. 이하 이것에 대하여 설명한다.
제 2실시예의 TFT(1)에 있어서는 게이트절연막(6) 위에 보조용량용 전극(15)을 형성한다. 보조용량용 전극(15)은 반도체 아일랜드(7)가 형성된 후, 소스배선(8), 소스전극(9), 드레인전극(10), 및 콘택트용 전극(11)과 동시에 형성된다. 보조용량용 전극(15)도 위에서 보호막(12)으로 덮는다. 보호막(12)에는 보조용량용 전극(15)으로 빠지는 콘택트홀(16)이 형성된다. 화소전극(14)은 한쪽 단부에 있어서는 콘택트홀(13)을 통해 TFT(1)로 접속하고, 다른 쪽에 있어서는 콘택트홀(16)을 통해 보조용량용 전극(15)에 접속한다.
화소전극(14)의 밑에 위치하는 게이트절연막(6)과 보호막(12)은 화소전극(14)과 그 밑에 위치하는 전극이나 배선과의 절연을 행하는 부분을 빼고 그 대부분이 제거되어 있고, 화소전극(14)의 대부분은 기판(3)에 직접 접하고 있다. 이와 같이 화소전극(14)의 밑에 위치하는 절연막이나 보호막을 제거함으로써, 투과광량을 증가시킬 수 있다.
하소전극(14)은 차광성인 게이트전극(5)과 평면적으로 겹치지 않도록 배치되어 있고, 그 한 구석에는 TFT(1)에 대응하는 절결이 설치되어 있다. 이것에 의하여 그 단의 화소전극(14)과 이것에 인접하는 차단의 화소전극(14) 사이에는 TFT(1)를 받아들이는 공간이 생기게 된다. 이와 같이 TFT(1)와 화소전극(14)을 겹치지 않는 구성 이외, TFT(1)를 덮는 층간절연층을 형성할 경우에는 TFT(1)와 화소전극(14)을 평면적으로 겹쳐서 배치할 수도 있다.
보조용량용 전극(15)은 게이트절연막(6)과 보호막(12)에 의하여 상하를 낀 뒤에, 게이트배선(4)에 평면적으로 겹치도록, 또 게이트배선(4)에서 비어져 나오지 않도록 설치되어 있다. 보조용량용 전극(15)의 길이는 화소전극(14)의 단변방향(게이트배선(4)으로 연장되는 방향)의 길이와 동일한 정도 혹은 그것보다도 약간 짧게 되어 있다.
콘택트홀(16)은 화소전극(14)의 단변방향의 길이의 반분 이하, 바람직하게는 게이트배선(4)에 대한 TFT(1)의 투영폭의 범위에 수습되게 하여, 혹은 게이트배선(4)에 대한 소스전극(9)의 투영폭의 범위에 수습되게 하여, 혹은 게이트배선(4)에 대한 콘택트용전극(11)의 투영폭의 범위에 수습되게 하는 것이 좋다. 그리고, 이 크기의 콘택트홀(16)을 TFT(1)의 존재하는 쪽에 치우치게 하여 형성한다.
따라서, 화소전극(14)은 콘택트홀(16)의 존재하는 쪽에 있어서는 콘택트홀(16)까지 도달하지 않으면 안되지만, 콘택트홀(16)의 없는 쪽에서는 그러한 제약이 없으므로 형상의 설계는 비교적 자유록게 된다. 이러한 설계의 자유도를 살려, 여기서는 보조용량용 전극(15)이 노출하는 절결부(14a)를 화소전극(14)의 콘택트홀(16)의 존재하는 측과 반대 측에 설치하였다. 이 절결부(14a)의 존재에 의하여, 차단의 화소전극과의 간격이 넓어지고, 인접화소전극끼리의 단락이나 그에 따른 표시품위의 저하가 방지된다.
도 9 및 도 10에 본 발명의 제 3실시예에 따른 TFT(1)의 구성을 도시한다. 이 TFT(1)에 있어서도 소스전극(9)과 드레인전극(10)은 한쪽 방향이 길이방향이 된 홀쪽한 형상을 나타내고 있지만, 이 소스전극(9)과 드레인전극(10)을 길이방향을 직선상에 정렬시키는 형태로 배치한 점이 특징으로 되어 있다. 따라서, 소스전극(9), 드레인전극(10) 모두 길이방향이 소스배선(8)과 직각, 또한 게이트배선(4)과 평행이라고 하게 된다.
여기서도 소스전극(9), 드레인전극(10) 모두 대부분은 반도체 아일랜드(7)에 평면적으로 겹치고, 또 반도체 아일랜드(7)와 게이트절연막(6)을 사이에 개재시킨 상태에서 게이트전극(5)도 평면적으로 겹친다. 소스전극(9)과 드레인전극(10)의 길이방향은 게이트전극(5)의 테두리에 직각으로 교차한다. 소스전극(9)은 반도체 아일랜드(7)의 바깥에 나온 부분을 가지고 소스전극(8)에 접속하고, 드레인전극(10)은 반도체 아일랜드(7)의 바깥에 나온 부분을 가지고 콘택트용전극(11)에 접속한다.
드레인전극(10)의 선단부(10c)와 소스전극(9)의 선단부와는 소정의 간격(채널폭)을 두고 대향하지만, 여기서 드레인전극(10)의 선단부(10c)는 제 2실시예의 경우와 같이, 테두리 형상이 가장 일반적인 돌출곡선인 돌출모양의 원호로 되어 있다. 소스전극(9)의 선단부는 드레인전극(10)의 선단부(10c)를 받아들이는 함몰부(9d)로 되어 있지만, 그 함몰부(9d)의 윤곽형상은 가장 일반적인 함몰곡선인 함몰모양의 원호로 되어 있다. 따라서, 드레인전극(10)의 선단부(10c)와 소스전극(9)의 함몰부(9d) 사이에 형성되는 채널의 형상도 원호형이 된다. 소스전극(9)에 있어서의 함몰부(9d)와 반대측의 테두리(9e)도 돌출모양의 원호가 되어 있 다. 드레인전극(10)의 선단부(10c)의 돌출모양의 원호, 소스전극(9)의 함몰부(9d)의 원호, 및 테두리(9e)의 돌출모양의 원호는 동심원을 형성한다.
상기 구성에서는 소스전극(9)과 드레인전극(10)이 길이방향에 일직선에 늘어서, 그 길이방향을 대칭축으로서 대칭형상으로 형성되므로 설계대로의 형상에 성형하기 쉽고, 특히 소스전극(9)에 있어서 이 효과가 현저하다.
또 소스전극(9)과 드레인전극(10)이 소스배선(8)과 직각이 되도록 길이방향에 일직선으로 늘어서, 그 길이방향을 게이트전극(5)의 테두리에 직각으로 교차시키는 구성이기 때문에, 양전극의 위치가 도의 세로방향(소스배선(8)과 평행의 방향)으로 다소 차이가 있더라도 게이트ㆍ드레인간의 기생용량에 변동이 없다. 이에 대하여, 소스전극(9)과 드레인전극(10)의 위치가 도의 가로방향(소스배선(8)과 직각의 방향)으로 차이가 생긴 경우에는 소스전극(9) 및 드레인전극(10)과 게이트전극(5)과의 겹침 면적이 변동한다. 즉 게이트ㆍ드레인간의 기생용량이 변동한다. 따라서, 도의 가로방향에 대해서는 고정밀도의 위치맞춤이 요구되고, 세로방향에 대해서는 그렇게 고정밀도의 위치 맞춤은 요구되지 않는다.
한편, 소스배선(8)과 화소전극(14)이 지나치게 접근을 하면, 아무리 소스배선(8)과 화소전극(14) 사이에 보호막(12)이 존재한다고 해서도 소스배선(8)에 인가되는 전압이 화소전극(14)에 뛰어 이동하여, 표시불량의 원인이 된다. 따라서, 소스배선(8)과 화소전극(14)과의 간격이 설계대로 될 수 있도록, 소스배선(8)과 화소전극(14)을 형성할 때는 도의 가로방향의 위치 맞춤에 있어서 높은 정밀도가 요구된다.
이 제 3실시예에서는 TFT(1)의 소스전극(9)과 드레인전극(10)을 도의 가로방향에 배치하므로써, 소스배선(8) 및 화소전극(14)을 형성할 때 도의 가로방향에 대한 위치 맞춤을 높은 정밀도로 하면 되므로, 고정밀도가 요구되는 방향을 한쪽 방향으로 할 수 있고, 종횡 2방향에 고정밀도가 요구될 경우에 비하여 제조가 용이하다.
이 제 3실시예의 TFT(1)에 있어서도 제 2실시예의 TFT(1)과 같이, 소스전극(9)에 있어서의 함몰부(9d)를 함몰곡선(원호)으로 하여, 그것과 반대측의 테두리(9e)를 돌출곡선(원호)으로서 있으므로, 소스전극(9)에 있어서의 함몰부(9d)와 테두리(9e) 사이의 전극폭을 일정하게, 또한 할 수 있는 한 가늘게 하여, 기생용량의 영향 경감에 유용하게 쓸 수 있다.
또, 반도체 아일랜드(7)는 소스전극(9) 및 드레인전극(10), 또 채널영역과 겹치는 영역에 존재하면 좋고, 그 이외의 영역에는 오히려 존재하지 않는 것이 좋다. 왜냐하면, 반도체 아일랜드(7)에 빛이 맞으면 광전효과작용에 의해 리크전류가 생기지만, 이 리크전류는 가능한 한 배제하고 싶다. 반도체 아일랜드(7) 가운데, 게이트전극(5)과 겹치는 부분은 게이트전극(5)이 빛을 차단하므로 백라이트로부터의 빛을 받지 않지만, 그래도 TFT어레이(2)와 대향배치한 칼라필터어레이 등에서 반사한 빛이 맞는 것이 있다.
따라서, 반도체 아일랜드(7)는 게이트전극(5)과 겹치고 있는 영역이라도 가능한 한 불필요한 부분을 잘라 채우는 편이 좋다. 그래서 반도체 아이랜드(7)를 소스전극(9) 및 드레인전극(10)의 윤곽형상으로 하여, 소스전극(9) 및 드레인전극(10)으로부터 멀리 떨어진 부분은 컷 했다. 이로 인하여 반도체 아일랜드(7)는 빛을 받기 어려워져, TFT(1)의 각종 특성의 변동이 적게 된다. 이와 같이 반도체 아일랜드(7)를 소스전극(9) 및 드레인전극(10)의 윤곽에 따른 윤곽형상으로 하는 설계수법은 제 1실시예 및 제 2실시예의 TFT(1)에도 적용되어 있다.
제 3실시예의 TFT(1)의 구조에 의해서도 소스전극(9)과 드레인전극(10) 사이는 비직선형상(원호형)의 채널로 되고, 비교적 긴 채널 전체를 확보할 수 있다. 또 소스전극(9)이 게이트전극(5)의 테두리와 교차하는 개소에 있어서, 반도체 아일랜드(7)가 게이트전극(5)의 바깥쪽에 약간 비어져 나와, 게이트전극(5)에는 겹치지 않지만 소스전극(9)에는 겹치는 돌출부를 형성하고 있다. 드레인전극(10)이 게이트전극(5)의 테두리와 교차하는 개소에 있어서도 반도체 아일랜드(7)가 게이트전극(5)의 바깥쪽에 약간 비어져 나와, 게이트전극(5)에는 겹치지 않지만 드레인전극(10)에는 겹치는 돌출부를 형성하고 있다.
이로 인하여, 소스전극(9) 및 드레인전극(10)과 게이트전극(5) 사이에 형성되는 기생용량의 변동이 억제된다. 또, 소스전극(9)측의 돌출부와 드레인전극(10)측의 돌출부는 게이트전극(5)에 차단되어, 서로 독립한 섬상태로 되어 있으므로, 게이트전극(5)으로부터 비어져 나온 반도체 아일랜드(7)가 게이트전극(5)에 의해 차단되지 않는 빛 등에 기인하는 광전변환작용에 의해 도전성을 띠고, 소스ㆍ드레인간에 단락이 생기는 것을 방지한다.
상기 각 실시예의 TFT어레이(2)는 표시화소의 구동용에 트랜지스터를 이용하는 표시장치, 예를 들면 2개의 기판간에 액정을 끼어 넣은 액정표시장치나, 유기 또는 무기타입의 EL표시장치의 한쪽의 기판에 이용할 수 있다. 또, 상기 각 실시예에서는 아모르퍼스실리콘을 이용한 역스터거형의 TFT를 예로 들어 설명하였지만, 그 이외의 종류의 TFT, 예를 들면 순스터거형의 TFT나, 다결정실리콘을 반도체 아일랜드에 채용한 것 등에 의해 TFT어레이를 구성하여도 좋다.
본 발명은 표시화면의 구동용에 트랜지스터를 이용하는 표시장치에 넓게 이용가능이고, 표시상태가 안정된, 또 표시품위가 높은 표시장치를 얻는데 극히 유용하다.

Claims (14)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 게이트전극에 평면적으로 겹치는 반도체층의 위에, 상호 소정 간격을 두고 대향하는 소스전극과 드레인전극을 형성한 트랜지스터에 있어서,
    상기 드레인전극의 상기 소스전극에 대향하는 테두리의 형상을 모퉁이를 구부린 돌출곡선으로 하는 한편,
    상기 소스전극의 상기 드레인전극에 대향하는 측의 테두리 형상을 드레인전극의 테두리 형상에 대응하여 함몰곡면으로 하고,
    상기 소스전극의 상기 드레인전극에 대향하지 않는 측의 테두리를 소스전극의 폭이 일정하게 되도록 소스전극의 상기 드레인전극에 대향하는 측의 테두리를 따른 돌출곡면으로 하고,
    상기 반도체층에는 상기 게이트전극으로부터 돌출하여 상기 소스전극 또는 드레인전극과는 겹치는 돌출부를 형성하고, 또한, 상기 소스전극에 겹치는 돌출부와 상기 드레인전극에 겹치는 돌출부와는 상기 게이트전극에 차단되어 상호 독립상태에 있고,
    반도체층 가운데 게이트전극과 겹치는 것과 동시에 소스전극의 드레인전극에 대향하지 않는 측의 테두리와 대향하는 부분이 소스전극의 윤곽을 따라 일부 제거되고 있는 것을 특징으로 하는 트랜지스터.
  10. 게이트전극에 평면적으로 겹치는 반도체층의 위에, 상호 소정 간격을 두고 대향하는 소스전극과 드레인전극을 형성한 트랜지스터에 있어서,
    상기 드레인전극의 상기 소스전극에 대향하는 테두리의 형상을 돌출 모양의 원호로 하는 한편,
    상기 소스전극의 상기 드레인전극에 대향하는 측의 테두리를 소스전극과 드레인전극의 간격이 일정하게 되도록 드레인전극의 테두리를 따른 함몰 모양이 원호로 하고,
    상기 소스전극의 상기 드레인전극에 대향하지 않는 측의 테두리를 소스전극의 폭이 일정하게 되도록 소스전극의 상기 드레인전극에 대향하는 측의 테두리를 따른 돌출 모양의 원호로 하고,
    상기 반도체층에는 상기 게이트전극으로부터 돌출하여 상기 소스전극 또는 드레인전극과는 겹치는 돌출부를 형성하고, 또한, 상기 소스전극에 겹치는 돌출부와 상기 드레인전극에 겹치는 돌출부와는 상기 게이트전극에 차단되어 상호 독립상태에 있고,
    반도체층 가운데 게이트전극과 겹치는 것과 동시에 소스전극의 드레인전극에 대향하지 않는 측의 테두리와 대향하는 부분이 소스전극의 윤곽을 따른 윤곽형상을 하고 있는 것을 특징으로 하는 트랜지스터.
  11. 청구항 9 또는 청구항 10 기재의 트랜지스터를 표시용의 트랜지스터로 이용하는 표시장치에 있어서,
    게이트배선과 소스배선을 매트릭스형으로 배치하고, 상기 게이트배선과 소스배선의 교차부에 상기 트랜지스터를 설치하고, 상기 트랜지스터의 상기 드레인전극을 상기 소스배선과 평행으로 배치한 것을 특징으로 하는 표시장치.
  12. 청구항 9 또는 청구항 10 기재의 트랜지스터를 표시용의 트랜지스터로 이용하는 표시장치에 있어서,
    소스배선과 게이트배선을 매트릭스형으로 배치하고, 상기 소스배선과 게이트배선의 교차부에 상기 트랜지스터를 설치하고, 상기 트랜지스터의 상기 드레인전극을 상기 소스배선과 직각으로 배치한 것을 특징으로 하는 표시장치.
  13. 청구항 11에 있어서,
    상기 게이트배선과 상기 소스배선에 의해 구획되는 영역에 상기 트랜지스터와 그것에 접속한 화소전극을 배치하고, 상기 게이트배선과 그것에 겹치도록 배치한 차단의 화소전극 사이에, 게이트절연막과 보호막으로 상하를 낀 보조용량용 전극을 배치하고, 상기 보조용량용 전극과 상기 화소전극을 접속하기 위해 상기 보호막에 형성한 콘택트홀을 상기 트랜지스터의 존재하는 측에 치우쳐 배치하는 것과 동시에, 상기 보조용량용 전극 위에 위치하는 상기 화소전극의 테두리에는 상기 콘택트홀의 존재하는 측과 반대 측에 절결부를 형성한 것을 특징으로 하는 표시장치.
  14. 청구항 12에 있어서,
    상기 게이트배선과 상기 소스배선에 의해 구획되는 영역에 상기 트랜지스터와 그것에 접속한 화소전극을 배치하고, 상기 게이트배선과 그것에 겹치도록 배치한 차단의 화소전극 사이에, 게이트절연막과 보호막으로 상하를 낀 보조용량용 전극을 배치하고, 상기 보조용량용 전극과 상기 화소전극을 접속하기 위해 상기 보호막에 형성한 콘택트홀을 상기 트랜지스터의 존재하는 측에 치우쳐 배치하는 것과 동시에, 상기 보조용량용 전극 위에 위치하는 상기 화소전극의 테두리에는 상기 콘택트홀의 존재하는 측과 반대 측에 절결부를 형성한 것을 특징으로 하는 표시장치.
KR1020037005106A 2000-10-12 2001-10-09 트랜지스터 및 그것을 구비하는 표시장치 KR100798787B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00312454 2000-10-12
JP2000312454 2000-10-12
PCT/JP2001/008867 WO2002031887A1 (fr) 2000-10-12 2001-10-09 Transistor et visuel comprenant ce transistor

Publications (2)

Publication Number Publication Date
KR20030048432A KR20030048432A (ko) 2003-06-19
KR100798787B1 true KR100798787B1 (ko) 2008-01-29

Family

ID=18792043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037005106A KR100798787B1 (ko) 2000-10-12 2001-10-09 트랜지스터 및 그것을 구비하는 표시장치

Country Status (8)

Country Link
US (1) US6897482B2 (ko)
EP (1) EP1326281B1 (ko)
JP (2) JP4211250B2 (ko)
KR (1) KR100798787B1 (ko)
CN (1) CN1222048C (ko)
DE (1) DE60141244D1 (ko)
TW (1) TWI222746B (ko)
WO (1) WO2002031887A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101614092B1 (ko) * 2009-12-24 2016-04-21 삼성디스플레이 주식회사 포토 마스크 및 상기 포토 마스크를 이용하여 제조된 박막 트랜지스터

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1501067B1 (en) * 2002-04-26 2016-04-20 Sanyo Electric Co., Ltd. Display device
US6933529B2 (en) 2002-07-11 2005-08-23 Lg. Philips Lcd Co., Ltd. Active matrix type organic light emitting diode device and thin film transistor thereof
KR100869740B1 (ko) * 2002-08-17 2008-11-21 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
JP4615197B2 (ja) * 2002-08-30 2011-01-19 シャープ株式会社 Ｔｆｔアレイ基板の製造方法および液晶表示装置の製造方法
KR100887997B1 (ko) * 2002-12-26 2009-03-09 엘지디스플레이 주식회사 기생 용량 편차가 최소화된 액정 표시 장치용 박막트랜지스터
KR100519372B1 (ko) * 2002-12-31 2005-10-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100905475B1 (ko) 2003-01-08 2009-07-02 삼성전자주식회사 액정 표시 장치
KR100698048B1 (ko) 2003-06-26 2007-03-23 엘지.필립스 엘시디 주식회사 액정표시장치
JP4586345B2 (ja) * 2003-09-17 2010-11-24 ソニー株式会社 電界効果型トランジスタ
KR100997968B1 (ko) 2003-10-13 2010-12-02 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
JP2005223254A (ja) * 2004-02-09 2005-08-18 Sharp Corp 薄膜トランジスタ
JP4133919B2 (ja) * 2004-04-27 2008-08-13 シャープ株式会社 アクティブマトリクス基板および表示装置
KR100696469B1 (ko) * 2004-06-08 2007-03-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판 표시장치
JP4543315B2 (ja) * 2004-09-27 2010-09-15 カシオ計算機株式会社 画素駆動回路及び画像表示装置
KR100603397B1 (ko) * 2004-11-18 2006-07-20 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
KR101315381B1 (ko) * 2005-03-09 2013-10-07 삼성디스플레이 주식회사 액정 표시 장치
KR101152528B1 (ko) 2005-06-27 2012-06-01 엘지디스플레이 주식회사 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법
KR20070031620A (ko) 2005-09-15 2007-03-20 삼성전자주식회사 액정 표시 장치
KR101346241B1 (ko) * 2005-11-29 2013-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 안테나 및 그의 제작방법, 안테나를 가지는 반도체장치 및그의 제작방법, 및 무선통신 시스템
CN102176304B (zh) * 2005-12-02 2013-07-03 株式会社半导体能源研究所 半导体器件
EP1793366A3 (en) 2005-12-02 2009-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
JP5448257B2 (ja) * 2005-12-02 2014-03-19 株式会社半導体エネルギー研究所 半導体装置、表示装置、表示モジュール及び電子機器
KR101189279B1 (ko) * 2006-01-26 2012-10-09 삼성디스플레이 주식회사 표시장치와 이의 제조방법
TWI328878B (en) * 2006-09-15 2010-08-11 Au Optronics Corp Electrode structure of a transistor, and pixel structure and display apparatus comprising the same
CN100451796C (zh) * 2006-12-26 2009-01-14 友达光电股份有限公司 薄膜晶体管结构
KR101381251B1 (ko) 2007-06-14 2014-04-04 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 갖는 표시패널
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
TWI575293B (zh) * 2007-07-20 2017-03-21 半導體能源研究所股份有限公司 液晶顯示裝置
GB2458483B (en) * 2008-03-19 2012-06-20 Cambridge Display Tech Ltd Organic thin film transistor
JP5113609B2 (ja) * 2008-04-24 2013-01-09 パナソニック液晶ディスプレイ株式会社 表示装置及びその製造方法
JP5346494B2 (ja) * 2008-05-26 2013-11-20 株式会社ジャパンディスプレイ 表示装置およびその製造方法
JP2009288625A (ja) * 2008-05-30 2009-12-10 Sony Corp 電子回路およびパネル
US9312156B2 (en) * 2009-03-27 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
EP2571059A1 (en) * 2010-05-10 2013-03-20 Sharp Kabushiki Kaisha Semiconductor device, active matrix substrate, and display device
JP6035734B2 (ja) * 2011-06-20 2016-11-30 ソニー株式会社 半導体素子、表示装置および電子機器
JP6110693B2 (ja) * 2012-03-14 2017-04-05 株式会社半導体エネルギー研究所 半導体装置
JP6285150B2 (ja) 2012-11-16 2018-02-28 株式会社半導体エネルギー研究所 半導体装置
JP6028642B2 (ja) 2013-03-22 2016-11-16 凸版印刷株式会社 薄膜トランジスタアレイ
TWI569512B (zh) * 2015-11-18 2017-02-01 廣達電腦股份有限公司 行動裝置
CN105895706A (zh) * 2016-07-01 2016-08-24 深圳市华星光电技术有限公司 薄膜晶体管及显示装置
CN106298962A (zh) * 2016-11-16 2017-01-04 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板、显示面板及显示装置
CN107393967A (zh) * 2017-08-04 2017-11-24 深圳市华星光电技术有限公司 薄膜晶体管、阵列基板及掩膜板
CN111898506A (zh) * 2020-07-21 2020-11-06 武汉华星光电技术有限公司 感光传感器、阵列基板、显示面板及电子设备
CN112925136B (zh) * 2021-03-29 2023-03-10 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60189969A (ja) * 1984-03-12 1985-09-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ
JPS6482674A (en) * 1987-09-25 1989-03-28 Casio Computer Co Ltd Thin film transistor
JPH02285326A (ja) * 1989-04-27 1990-11-22 Toshiba Corp アクティブマトリックス型液晶表示素子
JP2000196098A (ja) * 1998-12-28 2000-07-14 Furontekku:Kk 薄膜トランジスタおよびそれを備えた液晶表示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5032883A (en) * 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
JP2716004B2 (ja) 1995-06-29 1998-02-18 日本電気株式会社 液晶表示装置
KR100247493B1 (ko) 1996-10-18 2000-03-15 구본준, 론 위라하디락사 액티브매트릭스기판의 구조
JP3636424B2 (ja) * 1997-11-20 2005-04-06 三星電子株式会社 液晶表示装置及びその製造方法
US6335781B2 (en) * 1998-12-17 2002-01-01 Lg Electronics, Inc. Method for manufacturing an LCD in which a photoresist layer is at least 1.2 times thicker than the passivation layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60189969A (ja) * 1984-03-12 1985-09-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ
JPS6482674A (en) * 1987-09-25 1989-03-28 Casio Computer Co Ltd Thin film transistor
JPH02285326A (ja) * 1989-04-27 1990-11-22 Toshiba Corp アクティブマトリックス型液晶表示素子
JP2000196098A (ja) * 1998-12-28 2000-07-14 Furontekku:Kk 薄膜トランジスタおよびそれを備えた液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101614092B1 (ko) * 2009-12-24 2016-04-21 삼성디스플레이 주식회사 포토 마스크 및 상기 포토 마스크를 이용하여 제조된 박막 트랜지스터

Also Published As

Publication number Publication date
EP1326281A1 (en) 2003-07-09
US20040031964A1 (en) 2004-02-19
CN1470076A (zh) 2004-01-21
DE60141244D1 (de) 2010-03-25
EP1326281A4 (en) 2008-11-19
CN1222048C (zh) 2005-10-05
JP2008004957A (ja) 2008-01-10
WO2002031887A1 (fr) 2002-04-18
EP1326281B1 (en) 2010-02-03
TWI222746B (en) 2004-10-21
JP4211250B2 (ja) 2009-01-21
US6897482B2 (en) 2005-05-24
JP4737163B2 (ja) 2011-07-27
KR20030048432A (ko) 2003-06-19
JP2002190605A (ja) 2002-07-05

Similar Documents

Publication Publication Date Title
KR100798787B1 (ko) 트랜지스터 및 그것을 구비하는 표시장치
US5668650A (en) Thin film transistor panel having an extended source electrode
JP4392737B2 (ja) 液晶表示装置用アレー基板、及びその製造方法
US7221425B2 (en) Substrate for a display device, liquid crystal display device comprising overlapping connecting lines of the scan lines and method of manufacturing the same
KR100816205B1 (ko) 액정표시장치와 그 제조방법
JP2002151522A (ja) アクティブマトリクス基板及びその製造方法ならびに表示装置
KR100442489B1 (ko) 액정표시소자
US6831295B2 (en) TFT-LCD device having a reduced feed-through voltage
WO2018177057A1 (zh) 阵列基板、显示面板及显示装置
KR100511041B1 (ko) 액정 표시 장치
JPWO2009125532A1 (ja) アクティブマトリクス基板及び液晶表示装置
KR20140031191A (ko) Tft 어레이 기판 및 그의 형성 방법, 및 디스플레이 패널
KR20030012052A (ko) 액정 표시장치의 스토리지 커패시터
US8390769B2 (en) Liquid crystal display
US7102160B1 (en) TFT LCD including a source line having an extension pattern in the channel layer
US8212980B2 (en) Liquid crystal display and active matrix substrate
KR100494680B1 (ko) 박막 트랜지스터 액정 표시 소자
JP3668122B2 (ja) 薄膜トランジスタ基板及びそれを備える液晶表示装置
KR20060051838A (ko) 액정 디스플레이 장치
KR100336888B1 (ko) 액정표시소자
KR102623558B1 (ko) 표시 장치
KR20050060292A (ko) 액정표시소자 및 그 제조방법
US6933162B2 (en) Method for fabricating a liquid crystal display
JP2003302654A (ja) 表示装置
JP2754639B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140110

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150109

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200114

Year of fee payment: 13