KR100511041B1 - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR100511041B1
KR100511041B1 KR10-2002-0051413A KR20020051413A KR100511041B1 KR 100511041 B1 KR100511041 B1 KR 100511041B1 KR 20020051413 A KR20020051413 A KR 20020051413A KR 100511041 B1 KR100511041 B1 KR 100511041B1
Authority
KR
South Korea
Prior art keywords
signal line
gate signal
insulating film
thin film
film transistor
Prior art date
Application number
KR10-2002-0051413A
Other languages
English (en)
Other versions
KR20030019199A (ko
Inventor
나까야마다까노리
와따나베류우따
오이다준
고또야스꼬
미야자끼가오리
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20030019199A publication Critical patent/KR20030019199A/ko
Application granted granted Critical
Publication of KR100511041B1 publication Critical patent/KR100511041B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

액정을 사이에 두고 대향 배치되는 각 기판 중 한쪽 기판의 액정측의 면의 각 화소 영역에 박막 트랜지스터를 구비하고, 이 박막 트랜지스터는 게이트 신호선에 접속되는 게이트 전극과, 이 게이트 전극과 절연막을 사이에 두고 적층되는 반도체층과, 이 반도체층 위에 드레인 신호선에 접속되는 드레인 전극과, 화소 전극에 접속되는 소스 전극으로 구성되어 있음과 함께, 상기 반도체층은 적어도 상기 소스 전극이 인출되는 변에서 상기 소스 전극의 폭보다 대략 큰 폭 구간에서 주기적인 요철 형상으로 되어 있다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정 표시 장치에 관한 것으로, 특히 액티브 매트릭스형 액정 표시 장치에 관한 것이다.
액티브 매트릭스형 액정 표시 장치는, 액정을 사이에 두고 대향 배치되는 각 기판 중 한쪽 기판의 액정측의 면에, 그 x 방향으로 연장하고 y 방향으로 병렬 배치되는 게이트 신호선과, y 방향으로 연장하고 x 방향으로 병렬 배치되는 드레인 신호선이 형성되어 있다.
그리고, 이들 각 신호선에 둘러싸인 각 영역을 화소 영역으로 하고, 이들 각 화소 영역에는 게이트 신호선으로부터의 주사 신호에 의해 구동하는 박막 트랜지스터와, 이 박막 트랜지스터를 통해 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극이 구비되어 있다.
이 화소 전극은 액정을 사이에 두고 배치되는 대향 전극과의 사이에 전계를 발생시켜, 이 전계에 의해 해당 액정의 광 투과율을 변화시키도록 작동시키도록 되어 있다.
또한, 화소 영역에는, 화소 전극에 공급된 영상 신호를 비교적 오래 축적시키기 위해서 화소 전극과 전위가 안정된 신호선 사이에 용량 소자를 구비하고 있는 것이 통상이다.
그러나, 이러한 구성의 액정 표시 장치는 최근의 고정밀화의 경향에 따라, 박막 트랜지스터 또는 용량 소자의 얼라인먼트에 의한 어긋남에 따른 문제점이 크게 영향을 주는 것에 이르고 있다.
박막 트랜지스터 또는 용량 소자의 얼라인먼트에 의한 어긋남이 생긴 경우, 이들의 용량이 미묘하게 변화하고, 이것이 표시의 얼룩을 생기게 하거나 하기 때문이다.
본 발명은 이러한 사정에 기초하여 이루어진 것이다. 본 발명의 이점의 하나는 박막 트랜지스터 또는 용량 소자의 얼라인먼트에 의한 어긋남에 따른 문제점을 해소시킨 액정 표시 장치를 제공하는 데 있다.
본원에 있어서 개시되는 발명 중, 대표적인 것의 개요를 간단히 설명하면, 다음과 같다.
(1) 본 발명에 따른 액정 표시 장치는, 예를 들면 액정을 사이에 두고 대향 배치되는 각 기판 중 한쪽 기판의 액정측의 면의 각 화소 영역에 박막 트랜지스터를 포함하고,
상기 박막 트랜지스터는 게이트 신호선에 접속되는 게이트 전극과, 이 게이트 전극과 절연막을 사이에 두고 적층되는 반도체층과, 이 반도체층 위에 드레인 신호선에 접속되는 드레인 전극과, 화소 전극에 접속되는 소스 전극으로 구성되어 있음과 함께,
상기 반도체층은 적어도 해당 소스 전극이 인출되는 변에서 해당 소스 전극의 폭보다 대략 큰 폭 구간에서 주기적인 요철 형상으로 되어 있는 것을 특징으로 한다.
(2) 본 발명에 따른 액정 표시 장치는, 예를 들면 액정을 사이에 두고 대향 배치되는 각 기판 중 한쪽 기판의 액정측의 면의 각 화소에 박막 트랜지스터를 포함하고,
상기 박막 트랜지스터는 게이트 신호선과, 이 게이트 신호선의 하나의 영역 상에 절연막을 사이에 두고 적층되는 반도체층과, 이 반도체층 위에 드레인 신호선에 접속되는 드레인 전극과, 화소 전극에 접속되는 소스 전극으로 구성되어 있음과 함께,
상기 반도체층은 적어도 해당 소스 전극이 인출되는 변에서 해당 소스 전극의 폭보다 대략 큰 폭 구간에서 주기적인 요철 형상으로 되어 있으며,
상기 게이트 신호선은 그 박막 트랜지스터 형성 영역의 근방에서, 해당 소스 전극이 인출되는 측의 변이 돌출되어 형성됨으로써, 폭이 넓어지는 것을 특징으로 한다.
(3) 본 발명에 따른 액정 표시 장치는, 예를 들면 액정을 사이에 두고 대향 배치되는 각 기판 중 한쪽 기판의 액정측의 면에, 병렬 배치되는 복수의 게이트 신호선과 이들 각 게이트 신호선과 교차하여 병렬 배치되는 복수의 드레인 신호선과,
이들 게이트 신호선과 드레인 신호선에 의해 둘러싸이는 각 화소 영역에, 일측의 게이트 신호선으로부터의 주사 신호에 의해 구동되는 박막 트랜지스터와, 이 박막 트랜지스터를 통해 일측의 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극과, 이 화소 전극과 다른 일측의 게이트 신호선 사이에 형성되는 용량 소자를 포함하고,
상기 용량 소자는 상기 다른 일측의 게이트 신호선 상에, 상기 박막 트랜지스터의 게이트 절연막이 연장되어 형성되는 제1 절연막과, 이 절연막 상에 형성되는 도전층과, 이 도전층 상에 상기 박막 트랜지스터를 덮는 보호막이 연장되어 형성되는 제2 절연막과, 이 제2 절연막 상에 형성되는 상기 화소 전극의 연장부를 포함하고, 해당 연장부는 상기 제2 절연막에 형성된 관통홀을 통해 상기 도전층에 형성되는 것인 것을 특징으로 한다.
(4) 본 발명에 따른 액정 표시 장치는, 예를 들면 액정을 사이에 두고 대향 배치되는 각 기판 중 한쪽 기판의 액정측의 면에, 병렬 배치되는 복수의 게이트 신호선과 이들 각 게이트 신호선과 교차하여 병렬 배치되는 복수의 드레인 신호선과,
이들 게이트 신호선과 드레인 신호선에 의해 둘러싸인 각 화소 영역에, 일측의 게이트 신호선으로부터의 주사 신호에 의해 구동되는 박막 트랜지스터와, 이 박막 트랜지스터를 통해 일측의 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극과, 이 화소 전극과 다른 일측의 게이트 신호선 사이에 형성되는 용량 소자를 포함하고,
상기 용량 소자는 상기 다른 일측의 게이트 신호선 상에, 상기 박막 트랜지스터의 게이트 절연막이 연장되어 형성되는 제1 절연막과, 이 절연막 상에 형성되는 도전층과, 이 도전층 상에 상기 박막 트랜지스터를 덮는 보호막이 연장되어 형성되는 제2 절연막과, 이 제2 절연막 상에 형성되는 상기 화소 전극의 연장부와를 포함하고, 해당 연장부는 상기 제2 절연막에 형성된 관통홀을 통해 상기 도전층에 형성되는 것임과 함께,
상기 도전층은 게이트 신호선의 폭 방향으로 연장되어 해당 게이트 신호선을 걸치도록 하여 형성되어 있는 것을 특징으로 한다.
(5) 본 발명에 따른 액정 표시 장치는, 예를 들면 액정을 사이에 두고 대향 배치되는 각 기판 중 한쪽 기판의 액정측의 면에, 병렬 배치되는 복수의 게이트 신호선과 이들 각 게이트 신호선과 교차하여 병렬 배치되는 복수의 드레인 신호선과,
이들 게이트 신호선과 드레인 신호선에 의해 둘러싸인 각 화소 영역에, 일측의 게이트 신호선으로부터의 주사 신호에 의해 구동되는 박막 트랜지스터와, 이 박막 트랜지스터를 통해 일측의 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극과, 이 화소 전극과 다른 일측의 게이트 신호선 사이에 형성되는 용량 소자를 포함하고,
상기 용량 소자는 상기 다른 일측의 게이트 신호선 상에, 상기 박막 트랜지스터의 게이트 절연막이 연장되어 형성되는 제1 절연막과, 이 절연막 상에 형성되는 도전층과, 이 도전층 상에 상기 박막 트랜지스터를 덮는 보호막이 연장되어 형성되는 제2 절연막과, 이 제2 절연막 상에 형성되는 상기 화소 전극의 연장부를 포함하고, 해당 연장부는 상기 제2 절연막에 형성된 관통홀을 통해 상기 도전층에 형성되는 것임과 함께,
상기 각 기판 중 다른 쪽 기판의 액정측의 면에 형성되고, 상기 용량 소자의 형성 영역 내에 대향하는 지주 형상의 스페이서를 포함하고, 이 스페이서는 상기 관통홀의 형성 영역을 회피하여 형성되어 있는 것을 특징으로 한다.
(6) 본 발명에 따른 액정 표시 장치는, 예를 들면 액정을 사이에 두고 대향 배치되는 각 기판 중 한쪽 기판의 액정측의 면의 각 화소 영역에 박막 트랜지스터를 포함하고,
해당 박막 트랜지스터는, 게이트 전극 상에, 게이트 절연막과, 이 절연막 상에 형성되어 상기 게이트 전극을 사이에 두고 배치되는 다른 화소 영역측에 원호부를 갖는 거의 반원형의 패턴을 이루는 반도체층과, 이 반도체층 위에 해당 반도체층의 원호부를 따른 원호 형상으로 되어 있는 드레인 전극과, 이 원호형을 이루는 드레인 전극의 중심점에 위치 결정되는 원형 형상으로 그 직경과 거의 같은 폭으로 해당 화소 영역측으로 연장하는 연장부를 갖는 소스 전극을 갖고,
상기 반도체층은 그 소스 전극이 인출되는 상기 원호부 이외의 변에서 해당 소스 전극의 폭보다 큰 폭 구간에서 주기적인 요철 형상으로 되어 있는 것을 특징으로 한다.
(7) 본 발명에 따른 액정 표시 장치는, 예를 들면 액정을 사이에 두고 대향 배치되는 각 기판 중 한쪽 기판의 액정측의 면에, 병렬 배치되는 복수의 게이트 신호선과 이들 각 게이트 신호선과 교차하여 병렬 배치되는 복수의 드레인 신호선과,
이들 게이트 신호선과 드레인 신호선에 의해 둘러싸이는 각 화소 영역에, 일측의 게이트 신호선으로부터의 주사 신호에 의해 구동되는 박막 트랜지스터와, 이 박막 트랜지스터를 통해 일측의 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극과, 이 화소 전극과 다른 일측의 게이트 신호선 사이에 형성되는 용량 소자를 포함하고,
상기 박막 트랜지스터는 상기 일측의 게이트 신호선 상에, 게이트 절연막과, 이 절연막 상에 형성되어 상기 일측의 게이트 신호선을 사이에 두고 배치되는 다른 화소 영역측에 원호부를 갖는 거의 반원형의 패턴을 이루는 반도체층과, 이 반도체층 위에 해당 반도체층의 원호부를 따른 원호 형상으로 되어 있는 드레인 전극과, 이 원호형을 이루는 드레인 전극의 중심점에 위치 결정되는 원형 형상으로 그 직경과 같은 폭으로 해당 화소 영역측으로 연장하는 연장부를 갖는 소스 전극을 갖고,
상기 용량 소자는 상기 다른 일측의 게이트 신호선 상에, 적어도, 상기 박막 트랜지스터의 게이트 절연막이 연장되어 형성되는 제1 절연막과, 상기 박막 트랜지스터를 덮는 보호막이 연장되어 형성되는 제2 절연막과, 이 제2 절연막 상에 형성되는 상기 화소 전극의 연장부를 갖고,
상기 용량 소자의 일부를 구성하는 상기 다른 일측의 게이트 신호선은 이 게이트 신호선을 사이에 두는 다른 화소 영역의 화소 전극의 일부와 중첩하는 돌출부를 포함하는 것을 특징으로 한다.
(8) 본 발명에 따른 액정 표시 장치는, 예를 들면 액정을 사이에 두고 대향 배치되는 각 기판 중 한쪽 기판의 액정측의 면의 각 화소 영역에 박막 트랜지스터를 포함하고,
해당 박막 트랜지스터는 게이트 전극 상에, 게이트 절연막과, 이 절연막 상에 형성되고 상기 게이트 전극을 사이에 두고 배치되는 다른 화소 영역측에 원호부를 갖는 거의 반원형의 패턴을 이루는 반도체층과, 이 반도체층 위에 해당 반도체층의 원호부를 따른 원호 형상으로 되어 있는 드레인 전극과, 이 원호형을 이루는 드레인 전극의 중심점에 위치 결정되는 원형 형상으로 그 직경과 거의 같은 폭으로 해당 화소 영역측으로 연장하는 연장부를 갖는 소스 전극을 갖고,
상기 게이트 전극은 그 박막 트랜지스터의 소스 전극이 인출되는 측의 변에서 해당 소스 전극과 중첩되어 해당 소스 전극의 연장 방향으로 연장하는 돌출부를 포함하는 것을 특징으로 한다.
(9) 본 발명에 따른 액정 표시 장치는, 예를 들면 액정을 사이에 두고 대향 배치되는 각 기판 중 한쪽 기판의 액정측의 면에, 병렬 배치되는 복수의 게이트 신호선과 이들 각 게이트 신호선과 교차하여 병렬 배치되는 복수의 드레인 신호선과,
이들 게이트 신호선과 드레인 신호선에 의해 둘러싸이는 각 화소 영역에, 일측의 게이트 신호선으로부터의 주사 신호에 의해 구동되는 박막 트랜지스터와, 이 박막 트랜지스터를 통해 일측의 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극과, 이 화소 전극과 다른 일측의 게이트 신호선 사이에 형성되는 용량 소자를 포함하고,
상기 박막 트랜지스터는 상기 일측의 게이트 신호선 상에, 게이트 절연막과, 이 절연막 상에 형성되고 상기 일측의 게이트 신호선을 사이에 두고 배치되는 다른 화소 영역측에 원호부를 갖는 거의 반원형의 패턴을 이루는 반도체층과, 이 반도체층 위에 해당 반도체층의 원호부를 따른 원호 형상으로 되어 있는 드레인 전극과, 이 원호형을 이루는 드레인 전극의 중심점에 위치 결정되는 원형 형상으로 그 직경과 거의 같은 폭으로 해당 화소 영역측으로 연장하는 연장부를 갖는 소스 전극을 갖고,
상기 용량 소자는 상기 다른 일측의 게이트 신호선 상에, 적어도, 상기 박막 트랜지스터의 게이트 절연막이 연장되어 형성되는 제1 절연막과, 상기 박막 트랜지스터를 덮는 보호막이 연장되어 형성되는 제2 절연막과, 이 제2 절연막 상에 형성되는 상기 화소 전극의 연장부를 갖고,
상기 제2 절연막은, 유기 재료층만 또는 무기 재료층 및 유기 재료층의 순차적인 적층체로 구성되어 있음과 함께,
상기 용량 소자의 일부를 구성하는 상기 다른 일측의 게이트 신호선은 이 게이트 신호선을 사이에 두는 다른 화소 영역의 화소 전극의 일부와 중첩하는 돌출부를 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 액정 표시 장치의 실시예를 도면을 이용하여 설명을 한다.
〈제1 실시예〉
도 2는 본 발명에 따른 액정 표시 장치의 일 실시예를 도시하는 평면도이다.
도 2에서, 액정을 사이에 두고 상호 대향 배치되는 한 쌍의 투명 기판 SUB1, SUB2가 있고, 해당 액정은 하나의 투명 기판 SUB1에 대하여 다른 하나의 투명 기판 SUB2의 고정시키는 기능을 겸하는 시일재 SL에 의해 봉입되어 있다. 시일재 SL에 의해 둘러싸인 상기 하나의 투명 기판 SUB1의 액정측의 면에는 그 x 방향으로 연장하고 y 방향으로 병렬 배치된 게이트 신호선 GL과 y 방향으로 연장하고 y 방향으로 병렬 배치된 드레인 신호선 DL이 형성되어 있다.
각 게이트 신호선 GL과 각 드레인 신호선 DL로 둘러싸인 영역은 화소 영역을 구성함과 함께, 이들 각 화소 영역의 매트릭스 형상의 집합체는 액정 표시부 AR을 구성하도록 되어 있다.
각 화소 영역에는 그 편측의 게이트 신호선 GL로부터의 주사 신호에 의해 작동되는 박막 트랜지스터 TFT와, 이 박막 트랜지스터 TFT를 통해 편측의 드레인 신호선 DL로부터의 영상 신호가 공급되는 화소 전극 PX가 형성되어 있다.
이 화소 전극 PX는 다른 하나의 투명 기판 SUB2측의 각 화소 영역에 공통으로 형성한 대향 전극(도시 생략)과의 사이에 전계를 발생시켜, 이 전계에 의해 액정의 광 투과율을 제어시키도록 되어 있다.
상기 게이트 신호선 GL의 각각의 일단은 상기 시일재 SL을 넘어 연장되고, 그 연장단은 수직 주사 구동 회로 V의 출력 단자가 접속되는 단자를 구성하도록 되어 있다. 또한, 상기 수직 주사 구동 회로 V의 입력 단자는 액정 표시 패널의 외부에 배치된 프린트 기판으로부터의 신호가 입력되도록 되어 있다.
수직 주사 구동 회로 V는 복수개의 반도체 장치로 이루어지고, 상호 인접하는 복수의 게이트 신호선끼리 그룹화되고, 이들 각 그룹마다 한 개의 반도체 장치가 할당되어 있다.
마찬가지로, 상기 드레인 신호선 DL의 각각의 일단은 상기 시일재 SL을 넘어 연장되고, 그 연장단은 영상 신호 구동 회로 He의 출력 단자가 접속되는 단자를 구성하도록 되어 있다. 또한, 상기 영상 신호 구동 회로 He의 입력 단자는 액정 표시 패널의 외부에 배치된 프린트 기판으로부터의 신호가 입력되도록 되어 있다.
이 영상 신호 구동 회로 He도 복수개의 반도체 장치로 이루어지고, 상호 인접하는 복수의 드레인 신호선 DL끼리 그룹화되고, 이들 각 그룹마다 한 개의 반도체 장치가 할당되어 있다.
상기 각 게이트 신호선 GL은 수직 주사 회로 V로부터의 주사 신호에 의해, 그 하나가 순차적으로 선택되도록 되어 있다.
또한, 상기 각 드레인 신호선 DL의 각각에는 영상 신호 구동 회로 He에 의해, 상기 게이트 신호선 GL의 선택의 타이밍에 맞춰 영상 신호가 공급되도록 되어 있다.
도 1은 상기 화소 영역에서의 구성을 나타내는 도면이고, 도 1의 Ⅲ-Ⅲ선에 있어서의 단면도를, 도 3에 도시하고 있다.
도 1에서, 투명 기판 SUB1의 액정측의 면에, 우선, x 방향으로 연장하고 y 방향으로 병렬 배치되는 한 쌍의 게이트 신호선 GL이 형성되어 있다.
이들 게이트 신호선 GL은 후술하는 한 쌍의 드레인 신호선 DL과 함께 구형의 영역을 둘러싸도록 되어 있으며, 이 영역을 화소 영역으로서 구성하도록 되어 있다.
또, 이 게이트 신호선 GL의 형성과 동시에 형성되는 차광막 CL이 있으며, 이 차광막 CL은 화소 영역의 좌우의 측면에 드레인 신호선 DL에 평행하게, 근접 설치되어 있다.
이 차광막 CL은 투명 기판 SUB2측에 형성되는 블랙 매트릭스와 함께 화소 영역을 구획하는 것으로써, 해당 차광막 CL의 존재에 의해, 투명 기판 SUB1에 대한 투명 기판 SUB2의 정합 시의 여유도를 크게 할 수 있다.
이와 같이 게이트 신호선 GL 및 차광막 CL이 형성된 투명 기판 SUB1의 표면에는, 예를 들면 SiN으로 이루어지는 절연막 GI가 해당 게이트 신호선 GL을 피복하여 형성되어 있다.
이 절연막 GI는 후술하는 드레인 신호선 DL의 형성 영역에서는 상기 게이트 신호선 GL에 대한 층간 절연막으로서의 기능을, 후술하는 박막 트랜지스터 TFT의 형성 영역에서는 그 게이트 절연막으로서의 기능을, 후술하는 용량 소자 Cadd의 형성 영역에서는 그 유전체막으로서의 기능을 갖게 되어 있다.
그리고, 이 절연막 GI의 표면에서, 상기 게이트 신호선 GL의 일부에 중첩하도록 하여, 예를 들면 비정질 Si로 이루어지는 반도체층 AS가 형성되어 있다.
이 반도체층 AS는 박막 트랜지스터 TFT의 반도체층이고, 그 상면에 드레인 전극 SD1 및 소스 전극 SD2를 형성함으로써, 게이트 신호선 GL의 일부를 게이트 전극으로 하는 역스태거 구조의 MIS형 트랜지스터를 구성할 수 있다.
여기서, 상기 드레인 전극 SD1 및 소스 전극 SD2는 예를 들면 드레인 신호선 DL의 형성 시에, 동시에 형성되도록 되어 있다.
즉, y 방향으로 연장되고 x 방향으로 병렬 배치되는 드레인 신호선 DL이 형성되고, 그 일부가 상기 반도체층 AS의 상면에까지 연장되어 드레인 전극 SD1이 형성되고, 또한 이 드레인 전극 SD1과 박막 트랜지스터 TFT의 채널 길이분만큼 이격되어 소스 전극 SD2가 형성되어 있다.
이 소스 전극 SD2는 반도체층 AS면으로부터 화소 영역측의 절연막 GI의 상면에 이를 때까지 약간 연장되어, 후술하는 화소 전극 PX와의 접속을 도모하기 위한 컨택트부 CN이 형성되어 있다.
여기서, 상기 반도체층 AS는 적어도, 그 상층에 형성되는 소스 전극 SD2가 해당 반도체층 AS가 형성되어 있지 않는 영역에까지 인출되는 변부에서, 주기적인 요철이 반복되는 톱 형상의 패턴으로 형성되어 있다.
이와 같이 한 이유는, 반도체층 AS의 단차부에서의 소스 전극 SD2의 절단에 따른 문제점을 상기 톱 형상의 패턴으로 함으로써 단차부의 길이를 길게 하여, 절단이 생기는 부분이 해당 단차부의 전부에 미치지 않도록 한 것에 있다.
또한, 반도체층 AS에 대하여 소스 전극 SD2를 형성하는 경우에, 가령 소스 전극 SD2의 얼라인먼트의 어긋남(특히, x 방향의 어긋남)에 의해서도 반도체층 AS에 대하여 해당 소스 전극 SD가 중첩하는 면적이 변화하지 않도록 한 것에 있다.
여기서, x 방향의 얼라인먼트 어긋남을 문제로 하는 것은, 액정 표시부 AR은 그 y 방향 변보다 x 방향 변이 큰 것이 일반적이고, 이에 의해, x 방향의 얼라인먼트 어긋남이 y 방향의 얼라인먼트 어긋남보다 커서, 이를 무시할 수 없기 때문이다.
또, 반도체층 AS와 드레인 전극 SD1 및 소스 전극 SD2와의 계면에는 고농도의 불순물이 도핑된 얇은 층이 형성되고, 이 층은 컨택트층으로서 기능하도록 되어 있다.
이 컨택트층은 예를 들면 반도체층 AS의 형성 시에, 그 표면에 이미 고농도의 불순물층이 형성되어 있어서, 그 상면에 형성한 드레인 전극 SD1 및 소스 전극 SD2의 패턴을 마스크로 하여 그것으로부터 노출된 상기 불순물층을 에칭함으로써 형성할 수 있다.
이와 같이 박막 트랜지스터 TFT, 드레인 신호선 DL, 드레인 전극 SD1, 및 소스 전극 SD2가 형성된 투명 기판 SUB1의 표면에는, 예를 들면 SiN 등의 무기 재료층과 수지 등의 유기 재료층의 순차적인 적층체로 이루어지는 보호막 PSV가 형성되어 있다. 이 보호막 PSV는 상기 박막 트랜지스터 TFT가 액정과의 직접적인 접촉을 회피하도록 층으로부터, 해당 박막 트랜지스터 TFT의 특성 열화를 방지하도록 되어 있다.
보호막 PSV의 상면에는 화소 전극 PX가 형성되어 있다. 이 화소 전극 PX는 예를 들면 ITO(Indium-Tin-Oxide)막으로 이루어지는 투광성 도전막으로 구성되어 있다.
이 화소 전극 PX는 박막 트랜지스터 TFT의 형성 영역을 회피하여 화소 영역의 대부분을 차지하도록 하여 형성되어 있다. 그리고, 그 일부가 상기 보호막 PSV의 일부에 형성된 컨택트홀 CH를 통해 박막 트랜지스터 TFT의 소스 전극 SD2에 전기적으로 접속되어 있다.
또한, 화소 전극 PX는 이것에 접속되는 상기 박막 트랜지스터 TFT를 구동하는 게이트 신호선 GL이 아닌 다른 인접하는 게이트 신호선 GL의 상방에 이를 때까지 연장되어, 해당 다른 게이트 신호선 GL과 중첩하는 부분을 형성하고 있다. 이 부분에서, 화소 전극 PX와 다른 게이트 신호선 GL 사이에 상기 보호막 PSV를 유전체막으로 하는 용량 소자 Cadd가 형성되도록 되어 있다.
이 용량 소자 Cadd는, 예를 들면 화소 전극 PX에 공급된 영상 신호를 비교적 오래 축적시키는 등의 기능을 갖도록 하고 있다.
그리고, 이와 같이 화소 전극 PX가 형성된 투명 기판 SUB1의 상면에는 해당 화소 전극 PX를 피복하여 배향막(도시 생략)이 형성되어 있다. 이 배향막은 액정과 직접적으로 접촉하는 막으로, 그 표면에 형성된 러빙에 의해 해당 액정의 분자의 초기 배향 방향을 결정하게 되어 있다.
이와 같이 구성한 액정 표시 장치는, 박막 트랜지스터 TFT의 소스 전극 SD2를 형성할 때에, 반도체층 AS에 대하여 얼라인먼트의 어긋남(특히 도면의 x 방향의 어긋남)이 생긴 경우에도 반도체층 AS와 소스 전극 SD의 중첩된 부분에서 면적이 불변하는 것은 상술하였다.
도 4는 반도체층 AS에 대하여 소스 전극 SD가 정상적으로 형성된 경우와, 그에 대하여 좌우 방향의 각각에 어긋남이 생긴 경우를 나타내는 설명도이다.
반도체층 AS의 소스 전극 SD2가 인출되는 변이 주기적인 요철이 반복되는 톱 형상의 패턴으로 형성되어 있기 때문에, 해당 소스 전극 SD2가 어긋나고, 그 어긋남 방향의 변에서, 가령 반도체층 AS와 보다 많이 중첩하게 되어도 그 반대측의 변에서 반도체층과 그 만큼만 중첩이 없어지는 관계가 형성된다.
이 때문에, 박막 트랜지스터 TFT의 게이트-소스간 용량(Cgs)은 일정치로 유지되어, 소스 전극 SD2의 얼라인먼트의 어긋남에 의해 변하는 것은 없게 된다.
이로 인해, 반도체층 AS에 형성되는 주기적인 요철 형상은, 해당 소스 전극 SD2의 폭보다 큰 폭 구간으로 형성되어 있을 것이 필요하게 되고, 그 폭은 경험칙에 의한 해당 소스 전극 SD의 얼라인먼트 어긋남의 최대치에 기초하여 정해진다.
또, 상술한 실시예에서는 반도체층 AS의 소스 전극 SD2의 인출 측에 형성하는 주기적인 요철의 반복은 직선을 지그재그로 굴곡시킨 톱 형상으로 한 것이다. 그러나, 이것은 엄밀히 정해지는 것이 아니고, 예를 들면 도 5의 (a) 내지 도 5의 (d)에 도시한 바와 같은 패턴이어도 된다. 요는 주기적인 동형의 요철의 반복이 행해지는 패턴에 의해 본 발명의 효과를 달성할 수 있다.
〈제2 실시예〉
도 6은 본 발명에 따른 액정 표시 장치의 다른 실시예를 도시하는 구성도로, 도 1에 대응한 도면이다.
도 1의 경우와 비교하여 상이한 구성은, 게이트 신호선 GL 중 박막 트랜지스터 TFT의 반도체층 AS가 중첩되는 근방부에서 폭이 넓어져 있으며, 특히, 해당 박막 트랜지스터 TFT의 소스 전극 SD2의 인출측의 변부가 화소 영역측으로 돌출한(비어져 나옴) 패턴으로 형성되어 있는 것에 있다.
이와 같이 한 경우, 게이트 신호선 GL에 대한 반도체층 AS의 얼라인먼트 어긋남에 의해, 해당 반도체층 AS의 일부가 게이트 신호선 GL로부터 돌출하여 형성되는 것을 회피할 수 있다.
제1 실시예에 도시한 반도체층 AS의 상술한 특징적인 패턴에 의한 효과는, 해당 반도체층 AS가 게이트 신호선 GL 상에 중첩되어 형성되어 있는 것이 전제가 되고, 해당 반도체층 AS의 일부가 게이트 신호선 GL로부터 돌출된 경우에는 상술한 효과를 얻을 수 없음에 기초하고 있다.
〈제3 실시예〉
도 7은 본 발명에 따른 액정 표시 장치의 다른 실시예를 도시하는 구성도로, 도 1에 대응한 도면이다. 또한, 도 7의 Ⅷ-Ⅷ선에 있어서의 단면을, 도 8에 도시하고 있다.
도 1의 경우와 비교하여 상이한 구성은, 용량 소자 Cadd의 부분에 있다. 게이트 신호선 GL과 절연막 GI를 사이에 두고 도전층 CND가 형성되고, 이 도전층 CND는 그 상층에 형성되는 보호막 PSV에 형성된 관통홀을 통해 화소 전극 PX의 연장부에 접속되어 있다.
여기서, 상기 도전층 CND는, 예를 들면 드레인 신호선 DL의 형성 시에 동시에 형성되도록 되어 있다.
이에 의해, 화소 영역의 개구부를 작게 하지 않고, 용량 소자 Cadd의 용량을 크게 할 수 있다.
이 경우, 용량 소자 Cadd의 용량은, 용량이 커진 만큼, 상기 도전층 CND의 얼라인먼트의 어긋남에 의해 용량치의 변동이 커지는 것은 부정할 수 없다.
이 때문에, 본 실시예에서는 상기 도전층 CND는 게이트 신호선 GL의 폭 방향에서 해당 게이트 신호선 GL을 충분히 걸치도록 하여 형성되어 있다. 이에 의해, 해당 도전층 CND에 도면 중 y 방향의 얼라인먼트 어긋남이 생겨도, 해당 도전층 CND와 게이트 신호선 GL의 중첩부에서의 면적이 변하지 않기 때문에, 용량 소자 Cadd의 용량이 변동하지 않게 되는 효과를 갖는다.
도 8에 도시한 바와 같이 게이트 신호선 GL의 폭을 W5, 이 게이트 신호선 GL을 걸쳐 형성되는 상기 도전층 CND의 한쪽의 돌출부는 돌출 폭을 W4로 하고, 게이트 신호선 GL과 화소 전극 PX의 이격 거리를 W3으로 한 경우, 다음 식(1)의 관계가 성립하도록 설정함으로써, 화소 전극 PX의 기생 용량의 증가를 회피할 수 있음과 함께, 용량 소자 Cadd의 용량치 변동을 억제할 수 있다.
또한, 본 실시예에서는 박막 트랜지스터 TFT와 그 소스 전극 SD2와의 얼라인먼트의 어긋남 대책을 실시하고 있지 않는 구성으로 되어 있다. 그러나, 제1 실시예, 제2 실시예에 도시한 바와 같은 구성을 그대로 채용해도 되는 것은 물론이다.
〈제4 실시예〉
도 9는 본 발명에 따른 액정 표시 장치의 다른 실시예를 도시하는 구성도로, 도 8에 대응한 도면이다.
도 8의 경우와 비교하여 상이한 구성은, 보호막 PSV를 무기 재료층으로 이루어지는 보호막 IPAS와 유기 재료층으로 이루어지는 보호막 OPAS와의 순차적인 적층체로 형성하고, 상기 도전층 CND와 화소 전극 PX와의 전기적 접속은 해당 적층체에 형성한 관통홀을 통해 이루어지고 있는 것에 있다.
이러한 보호막 PSV를 형성함으로써, 그 표면은 평탄화되고, 화소 전극 PX를 피복하여 형성되는 배향막 ORI1의 러빙 처리에 신뢰성이 있는 것을 얻을 수 있다. 그리고, 유기 재료층으로 이루어지는 보호막 OPAS의 형성에 의해, 용량 소자 Cadd의 용량치의 감소는 벗어나지 않지만, 그 감소량은 매우 적은 범위로 억제할 수 있는 효과를 갖는다.
또, 본 실시예에서는 보호막 PSV를 무기 재료층으로 이루어지는 보호막 IPAS와 유기 재료층으로 이루어지는 보호막 OPAS와의 순차적인 적층체로 형성한 것이지만, 유기 재료층으로 이루어지는 보호막 OPAS만으로 형성해도 마찬가지의 효과를 발휘하는 것은 물론이다.
또한, 본 실시예에서는 박막 트랜지스터 TFT와 그 소스 전극 SD2와의 얼라인먼트의 어긋남 대책을 실시하고 있지 않는 구성으로 되어 있다. 그러나, 제1 실시예, 제2 실시예에 도시한 바와 같은 구성을 그대로 채용해도 되는 것은 물론이다.
〈제5 실시예〉
도 10은 본 발명에 따른 액정 표시 장치의 다른 실시예를 도시하는 구성도로, 도 7에 대응한 도면이다. 또한, 도 10의 ⅩⅠ-ⅩⅠ선에 있어서의 단면을, 도 11에 도시하고 있다.
도 7의 경우와 비교하여 상이한 구성은, 화소 전극 PX가 게이트 신호선 GL 측에 연장되고, 이에 의해, 해당 게이트 신호선 GL의 x 방향 변의 일부와 중첩하도록 되어 있는 것에 있다. 또한, 해당 화소 전극 PX는 드레인 신호선 DL 측에도 연장되고, 해당 드레인 신호선 DL의 일부와 중첩하도록 되어 있다.
이에 의해, 화소 영역의 개구율을 향상시킬 수 있다. 이 경우, 화소 전극 PX가 상기 도전층 CND와 일부 중첩하게 되지만, 이들 사이에 생기는 용량은 유기 재료로 이루어지는 보호막 OPAS에 의해 대폭 억제할 수 있어, 화질에 대한 영향을 방지할 수 있는 효과를 갖는다.
〈제6 실시예〉
도 12는 본 발명에 따른 액정 표시 장치의 다른 실시예를 도시하는 구성도로, 도 7에 대응한 도면이다. 또한, 도 12의 ⅩⅢ-ⅩⅢ선에 있어서의 단면을, 도 13에 도시하고 있다.
도 13의 경우와 비교하여 상이한 구성은 투명 기판 SUB1에 대한 투명 기판 SUB2의 갭을 균일하게 하기 위한 스페이서 SP의 구성을 명확하게 하고 있는 것에 있다.
해당 스페이서 SP는 투명 기판 SUB2의 액정측의 면에 형성된 지주 형상의 스페이서 SP로 이루어지고, 이 스페이서 SP는 용량 소자 Cadd에 대향하도록 형성되어 있다. 용량 소자 Cadd의 형성 영역은 비교적 큰 면적을 갖고, 이에 대향하도록 하여 해당 스페이서 SP를 배치하도록 하면, 개구율을 저감시키지 않게 되기 때문이다.
또, 지주 형상의 스페이서 SP는 투명 기판 SUB2의 액정측의 면의 전역에 도포된 유기 재료층을 포토리소그래피 기술에 의한 선택 에칭법에 의해 형성되는 것으로, 그 형성 개소는 임의로 설정할 수 있다.
그리고, 해당 지주 형상의 스페이서 SP는 용량 소자 Cadd의 형성 영역 내에서 도전층 CND와 화소 전극 PX의 연장부와의 접속을 도모하는 관통홀부 CH를 회피하여 배치되어 있다. 관통홀부 CH에 대향시켜 해당 스페이서 SP를 배치시킨 경우에 갭 정밀도를 확보할 수 없기 때문이다.
또한, 도 13에 도시한 바와 같이 스페이서의 정상부의 크기(단면이 원인 경우의 그 직경, 단면이 구형인 경우의 그 폭)를 W6으로 하고, 관통홀부 CH의 저면의 크기(단면이 원인 경우의 그 직경, 단면이 구형인 경우의 그 폭)를 W7로 한 경우, W6>W7의 관계를 갖도록 설정하는 것이 바람직하다.
투명 기판 SUB1에 대한 투명 기판 SUB2의 정합 시에, 이들 상대 위치가 미묘하게 어긋나서, 스페이서 SP가 관통홀부 CH에 완전히 감입되어 빠져 나가지 않는 것을 방지하기 위함이다.
또, 상기 스페이서 SP는 용량 소자 Cadd의 형성 영역 내에서 상기 관통홀부 CH를 회피하는 개소에 형성되어 있으면, 예를 들면, 도 14의 (a) 내지 도 14의 (c)에 도시한 바와 같은 부분에 배치되어 있어도 된다.
〈제7 실시예〉
도 15는 본 발명에 따른 액정 표시 장치의 다른 실시예를 도시하는 구성도로, 도 12에 대응한 도면이다.
도 12의 경우와 비교하여 상이한 구성은, 박막 트랜지스터 TFT에 있다. 즉, 그 반도체층 AS는 해당 화소 영역과 반대측에서 원호부를 갖는 거의 반원형의 패턴을 이루고, 그 드레인 전극 SD1은 해당 반도체층 AS의 원호부를 따른 원호 형상으로 되어 있음과 함께, 소스 전극 SD2는 원호형을 이루는 드레인 전극 SD1의 중심점에 위치되는 원형 형상으로 그 직경과 같은 폭으로 해당 화소 영역측으로 연장하는 연장부로 구성되어 있다.
이와 같이 구성되는 박막 트랜지스터 TFT는 원호형을 이루는 드레인 전극 SD1의 길이에 따른 기입 능력을 가짐과 함께, 소스 전극 SD2의 폭이 대폭 작아지기 때문에, 게이트-소스간 용량(Cgs)을 작게 할 수 있어, 그 변동을 작게 할 수 있다.
그러나, 소스 전극 SD2의 폭이 작으면, 반도체층 AS의 단차의 부분에서의 절단이 생기기 쉽고, 본 실시예에서는 특히, 거의 반원형 패턴을 이루는 반도체층 AS에서, 그 원호부를 제외한 부분, 즉, 소스 전극 SD2가 인출되는 변부를 주기적인 요철 형상으로 하였다.
이와 같이 하면, 소스 전극 SD2에 의해 피복되는 반도체층 AS의 단차부는 그 사행(蛇行; zigzag arrangement)에 의해 길이를 크게 할 수 있어, 가령 한 곳에서 절단이 생겼다고 해도 다른 개소에서 전기적인 접속을 확보할 수 있게 된다.
또한, 반도체층 AS에 대하여 소스 전극 SD2의 얼라인먼트의 어긋남이 생겨도 게이트-소스간 용량(Cgs)의 변동은 거의 생기지 않는 것은 제1 실시예에서 설명한 것과 마찬가지이다.
또, 상기 실시예에서는 드레인 전극 SD1의 형상은 반원호형으로 하고 있는 것이지만, 이에 한정되지 않고, 도 16에 도시한 바와 같이 거의 60°의 개방각을 갖는 원호형이어도 되는 것은 물론이다. 드레인 전극 SD1의 상기 개방각은 박막 트랜지스터 TFT의 채널 폭을 어느 정도로 설정할지로 결정되기 때문이다.
〈제8 실시예〉
도 17은 본 발명에 따른 액정 표시 장치의 다른 실시예를 도시하는 구성도로, 도 15에 대응한 도면이며, 박막 트랜지스터 TFT의 형성 영역 근방을 나타낸 도면으로 되어 있다.
도 15와 비교하여 상이한 구성은, 제7 실시예에 도시한 박막 트랜지스터 TFT의 구성을, 소위 횡전계 방식의 액정 표시 장치의 박막 트랜지스터 TFT에 적용한 것이다.
여기서, 횡전계 방식의 액정 표시 장치는, 대향 전극 CT가 화소 전극 PX와 함께 투명 기판 SUB1의 액정측의 면에 형성되어 있으며, 그들은 서로 맞물리는 빗살형 패턴으로 형성되어 있다.
이와 같이 구성된 액정 표시 장치는, 화소 전극 PX와 대향 전극 CT 사이에 발생하는 전계 중 수평 방향의 성분으로 액정을 거동하도록 되어 있으며, 액정 표시 장치에 대하여 경사진 방향으로부터의 관찰이라도 화질이 양호한, 소위 광 시야각 특성을 갖는다.
박막 트랜지스터 TFT의 소스 전극 SD2와 화소 전극 PX와의 접속에 관해서는 지금까지의 실시예와 상황이 완전히 동일하므로, 그대로 적용할 수 있다.
〈제9 실시예〉
도 18은 본 발명에 따른 액정 표시 장치의 다른 실시예를 도시하는 구성도로, 도 15에 대응한 도면이다.
여기서, 도 15의 경우와 비교하여 상이한 구성은, 용량 소자 Cadd의 구성에 있다.
즉, 해당 용량 소자 Cadd의 형성 영역에서의 게이트 신호선 GL의 일부가 화소 영역측으로 연장되어 돌출부 PRO1이 설치되고, 그 돌출부 PRO1의 선단부가 화소 전극 PX와 중첩되도록 하여 형성되어 있다.
박막 트랜지스터 TFT는 상술한 바와 같이 그 소스 전극 SD2의 폭이 비교적 좁게 형성되어 있으며, 그 게이트-소스 용량(Cgs)을 확보할 수 없기 때문에, 상기 용량 소자 Cadd의 형성 영역에서 게이트-소스 용량을 확보하도록 하고 있다.
이 경우, 게이트 신호선 GL을 공통으로 하는 각 화소 영역의 용량 소자 Cadd에서, 주사 신호의 공급단으로부터 그 반대측의 단에 걸쳐서 순차적으로 게이트-소스 용량을 소(小)에서 대(大)로 변화하도록 조정함으로써, 주사 신호의 신호 왜곡에 의한, 소위 신호 스킵에 의한 폐해를 방지할 수 있음과 함께, 해당 조정이 매우 용이하게 되는 효과를 발휘할 수 있다. 폭이 좁은 소스 전극 SD2를 구비하는 박막 트랜지스터 TFT를 갖는 경우, 해당 박막 트랜지스터 TFT의 게이트-소스 용량을 조정하는 것은 곤란하기 때문이다.
또, 도 20은 본 실시예의 구성을 실제의 설계 단계에서 정하는 치수를 가미한 평면도를 나타내는 것으로, 박막 트랜지스터 TFT와 용량 소자 Cadd의 근방을 나타내고 있다.
〈제10 실시예〉
도 19는 본 발명에 따른 액정 표시 장치의 다른 실시예를 도시하는 구성도로, 도 15에 대응한 도면이다.
도 15의 경우와 비교하여 상이한 구성은, 우선 상기 보호막 PSV는 유기 재료층만, 또는 무기 재료층 및 유기 재료층과의 순차적인 적층체로 구성되어 있는 것에 있다.
그리고, 박막 트랜지스터 TFT의 형성 영역에서, 게이트 신호선 GL의 일부가 박막 트랜지스터 TFT의 소스 전극 SD2의 길이 방향을 따라 연장된 돌출부 PRO2를 갖고, 그 돌출부 PRO2가 해당 소스 전극 SD2와 중첩되어 있는 것에 있다.
즉, 상기 보호막의 게이트-소스 용량이 충분히 확보되지 않는 것에 감안하여, 박막 트랜지스터 TFT의 소스 전극 SD2와 게이트 신호선 GL의 중첩 영역을 증대시키고 있는 것에 있다.
그리고, 게이트 신호선 GL을 공통으로 하는 각 화소 영역의 박막 트랜지스터 TFT의 게이트-소스 용량의 조정은 게이트 신호선 GL의 연장부의 연장 방향의 길이로 조정하도록 되어 있다.
또, 본 실시예에 설명한 박막 트랜지스터 TFT의 구성은, 상술한 횡전계 방식의 액정 표시 장치에도 적용할 수 있는 것은 물론이고, 또한 그 외의 구성의 액정 표시 장치에도 적용할 수 있고, 또한 박막 트랜지스터 TFT를 구비하는 EL(Electro Luminescence)를 이용한 표시 장치에도 적용할 수 있는 것은 물론이다.
이상 설명한 것으로부터 분명한 바와 같이, 본 발명에 따른 액정 표시 장치에 따르면, 그 박막 트랜지스터 또는 용량 소자의 얼라인먼트에 의한 어긋남에 따른 문제점을 해소시킬 수 있게 된다.
도 1은 본 발명에 따른 액정 표시 장치의 화소의 일 실시예를 도시하는 평면도.
도 2는 본 발명에 따른 액정 표시 장치의 일 실시예를 도시하는 전체 평면도.
도 3은 도 1의 Ⅲ-Ⅲ선에 있어서의 단면도.
도 4는 본 발명에 따른 액정 표시 장치의 효과를 나타내는 설명도.
도 5는 본 발명의 액정 표시 장치의 다른 실시예를 도시하는 주요부 평면도.
도 6은 본 발명에 따른 액정 표시 장치의 화소의 다른 실시예를 도시하는 평면도.
도 7은 본 발명에 따른 액정 표시 장치의 화소의 다른 실시예를 도시하는 평면도.
도 8은 도 7의 Ⅷ-Ⅷ선에 있어서의 단면도.
도 9는 본 발명에 따른 액정 표시 장치의 화소의 다른 실시예를 나타내는 단면도.
도 10은 본 발명에 따른 액정 표시 장치의 화소의 다른 실시예를 도시하는 평면도.
도 11은 도 10의 ⅩⅠ-ⅩⅠ선에 있어서의 단면도.
도 12는 본 발명에 따른 액정 표시 장치의 화소의 다른 실시예를 도시하는 평면도.
도 13은 도 12의 ⅩⅢ-ⅩⅢ선에 있어서의 단면도.
도 14는 본 발명의 액정 표시 장치의 다른 실시예를 도시하는 주요부 평면도.
도 15는 본 발명에 따른 액정 표시 장치의 화소의 다른 실시예를 도시하는 평면도.
도 16은 본 발명에 따른 액정 표시 장치의 화소의 다른 실시예를 도시하는 주요부 평면도.
도 17은 본 발명에 따른 액정 표시 장치의 화소의 다른 실시예를 도시하는 주요부 평면도.
도 18은 본 발명에 따른 액정 표시 장치의 화소의 다른 실시예를 도시하는 평면도.
도 19는 본 발명에 따른 액정 표시 장치의 화소의 다른 실시예를 도시하는 평면도.
도 20은 도 18에 도시한 구성에 기초하여 실제 설계 단계에서 정하는 치수를 가미하여 도시하는 평면도.
〈도면의 주요 부분에 대한 부호의 설명〉
SUB : 투명 기판
GL : 게이트 신호선
DL : 드레인 신호선
TFT : 박막 트랜지스터
Cadd : 용량 소자
PX : 화소 전극
CT : 대향 전극
AS : 반도체층
SD1 : 드레인 전극
SD2 : 소스 전극
CND : 도전층
SP : 지주 형상의 스페이서
PRO : 돌출부

Claims (11)

  1. 액정을 사이에 두고 대향 배치되는 각 기판 중 한쪽 기판의 액정측의 면의 각 화소 영역에 박막 트랜지스터를 포함하고,
    이 박막 트랜지스터는 게이트 신호선에 접속되는 게이트 전극과, 이 게이트 전극과 절연막을 사이에 두고 적층되는 반도체층과, 이 반도체층 위에 드레인 신호선에 접속되는 드레인 전극과, 화소 전극에 접속되는 소스 전극을 포함하여 구성되어 있음과 함께,
    상기 반도체층은, 적어도 해당 소스 전극이 인출되는 변에서 해당 소스 전극의 폭보다 대략 큰 폭 구간에서 주기적인 요철 형상으로 되어 있는 것을 특징으로 하는 액정 표시 장치.
  2. 액정을 사이에 두고 대향 배치되는 각 기판 중 한쪽 기판의 액정측의 면의 각 화소에 박막 트랜지스터를 포함하고,
    이 박막 트랜지스터는 게이트 신호선과, 이 게이트 신호선의 한 영역 상에 절연막을 사이에 두고 적층되는 반도체층과, 이 반도체층 위에 드레인 신호선에 접속되는 드레인 전극과, 화소 전극에 접속되는 소스 전극을 포함하여 구성되어 있음과 함께,
    상기 반도체층은 적어도 해당 소스 전극이 인출되는 변에서 해당 소스 전극의 폭보다 대략 큰 폭 구간에서 주기적인 요철 형상으로 되어 있으며,
    상기 게이트 신호선은 그 박막 트랜지스터 형성 영역의 근방에서, 해당 소스 전극이 인출되는 측의 변이 돌출되어 형성됨으로써, 폭이 넓어져 있는 것을 특징으로 하는 액정 표시 장치.
  3. 액정을 사이에 두고 대향 배치되는 각 기판 중 한쪽 기판의 액정측의 면에, 병렬 배치되는 복수의 게이트 신호선과 이들 각 게이트 신호선과 교차하여 병렬 배치되는 복수의 드레인 신호선과,
    이들 게이트 신호선과 드레인 신호선에 의해 둘러싸이는 각 화소 영역에, 일측의 게이트 신호선으로부터의 주사 신호에 의해 구동되는 박막 트랜지스터와, 이 박막 트랜지스터를 통해 일측의 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극과, 이 화소 전극과 다른 일측의 게이트 신호선 사이에 형성되는 용량 소자를 포함하고,
    상기 용량 소자는 상기 다른 일측의 게이트 신호선 상에, 상기 박막 트랜지스터의 게이트 절연막이 연장되어 형성되는 제1 절연막과, 이 절연막 상에 형성되는 도전층과, 이 도전층 상에 상기 박막 트랜지스터를 덮는 보호막이 연장되어 형성되는 제2 절연막과, 이 제2 절연막 상에 형성되는 상기 화소 전극의 연장부로 이루어지고, 해당 연장부는 상기 제2 절연막에 형성된 관통홀을 통해 상기 도전층에 형성되는 것을 특징으로 하는 액정 표시 장치.
  4. 액정을 사이에 두고 대향 배치되는 각 기판 중 한쪽 기판의 액정측의 면에, 병렬 배치되는 복수의 게이트 신호선과 이들 각 게이트 신호선과 교차하여 병렬 배치되는 복수의 드레인 신호선과,
    이들 게이트 신호선과 드레인 신호선에 의해 둘러싸인 각 화소 영역에, 일측의 게이트 신호선으로부터의 주사 신호에 의해 구동되는 박막 트랜지스터와, 이 박막 트랜지스터를 통해 일측의 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극과, 이 화소 전극과 다른 일측의 게이트 신호선 사이에 형성되는 용량 소자를 포함하고,
    상기 용량 소자는, 상기 다른 일측의 게이트 신호선 상에, 상기 박막 트랜지스터의 게이트 절연막이 연장되어 형성되는 제1 절연막과, 이 절연막 상에 형성되는 도전층과, 이 도전층 상에 상기 박막 트랜지스터를 덮는 보호막이 연장되어 형성되는 제2 절연막과, 이 제2 절연막 상에 형성되는 상기 화소 전극의 연장부로 이루어지고, 해당 연장부는 상기 제2 절연막에 형성된 관통홀을 통해 상기 도전층에 형성되는 것임과 함께,
    상기 도전층은 게이트 신호선의 폭 방향으로 연장되어 해당 게이트 신호선을 걸치도록 하여 형성되어 있는 것을 특징으로 하는 액정 표시 장치.
  5. 제4항에 있어서,
    상기 제2 절연막은 무기 재료층과 유기 재료층의 순차적인 적층체로 이루어지는 것을 특징으로 하는 액정 표시 장치.
  6. 제3항 내지 제5항 중 어느 하나의 항에 있어서,
    상기 각 기판 중 다른 쪽의 기판의 액정측의 면에 형성되고, 상기 용량 소자의 형성 영역 내에 대향하는 지주 형상의 스페이서를 포함하고, 이 스페이서는 상기 관통홀의 형성 영역을 회피하여 형성되어 있는 것을 특징으로 하는 액정 표시 장치.
  7. 액정을 사이에 두고 대향 배치되는 각 기판 중 한쪽 기판의 액정측의 면의 각 화소 영역에 박막 트랜지스터를 포함하고,
    해당 박막 트랜지스터는, 게이트 전극 상에, 게이트 절연막과, 이 절연막 상에 형성되고 상기 게이트 전극을 사이에 두고 배치되는 다른 화소 영역측에 원호부를 갖는 거의 반원형의 패턴을 이루는 반도체층과, 이 반도체층 위에 해당 반도체층의 원호부를 따른 원호 형상으로 되어 있는 드레인 전극과, 이 원호형을 이루는 드레인 전극의 중심점에 위치 결정되는 원형 형상으로 그 직경과 거의 같은 폭으로 해당 화소 영역측으로 연장하는 연장부를 갖는 소스 전극을 포함하고,
    상기 반도체층은 그 소스 전극이 인출되는 변에서 해당 소스 전극의 폭보다 큰 폭 구간에서 주기적인 요철 형상으로 되어 있는 것을 특징으로 하는 액정 표시 장치.
  8. 액정을 사이에 두고 대향 배치되는 각 기판 중 한쪽 기판의 액정측의 면에, 병렬 배치되는 복수의 게이트 신호선과 이들 각 게이트 신호선과 교차하여 병렬 배치되는 복수의 드레인 신호선과,
    이들 게이트 신호선과 드레인 신호선에 의해 둘러싸이는 각 화소 영역에, 일측의 게이트 신호선으로부터의 주사 신호에 의해 구동되는 박막 트랜지스터와, 이 박막 트랜지스터를 통해 일측의 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극과, 이 화소 전극과 다른 일측의 게이트 신호선 사이에 형성되는 용량 소자를 포함하고,
    상기 박막 트랜지스터는 상기 일측의 게이트 신호선 상에, 게이트 절연막과, 이 절연막 상에 형성되고 상기 일측의 게이트 신호선을 사이에 두고 배치되는 다른 화소 영역측에 원호부를 갖는 거의 반원형의 패턴을 이루는 반도체층과, 이 반도체층 위에 해당 반도체층의 원호부를 따른 원호 형상으로 되어 있는 드레인 전극과, 이 원호형을 이루는 드레인 전극의 중심점에 위치 결정되는 원형 형상으로 그 직경과 같은 폭으로 해당 화소 영역측으로 연장하는 연장부를 갖는 소스 전극을 갖고,
    상기 용량 소자는 상기 다른 일측의 게이트 신호선 상에, 적어도, 상기 박막 트랜지스터의 게이트 절연막이 연장되어 형성되는 제1 절연막과, 상기 박막 트랜지스터를 덮는 보호막이 연장되어 형성되는 제2 절연막과, 이 제2 절연막 상에 형성되는 상기 화소 전극의 연장부를 갖고,
    상기 용량 소자의 일부를 구성하는 해당 다른 일측의 게이트 신호선은 이 게이트 신호선을 사이에 두는 다른 화소 영역의 화소 전극의 일부와 중첩하는 돌출부를 포함하는 것을 특징으로 하는 액정 표시 장치.
  9. 액정을 사이에 두고 대향 배치되는 각 기판 중 한쪽 기판의 액정측의 면의 각 화소 영역에 박막 트랜지스터를 포함하고,
    해당 박막 트랜지스터는, 게이트 전극 상에, 게이트 절연막과, 이 절연막 상에 형성되고 상기 게이트 전극을 사이에 두고 배치되는 다른 화소 영역측에 원호부를 갖는 거의 반원형의 패턴을 이루는 반도체층과, 이 반도체층 위에 해당 반도체층의 원호부를 따른 원호 형상으로 되어 있는 드레인 전극과, 이 원호형을 이루는 드레인 전극의 중심점에 위치 결정되는 원형 형상으로 그 직경과 거의 같은 폭으로 해당 화소 영역측으로 연장하는 연장부를 갖는 소스 전극을 포함하고,
    상기 게이트 전극은 그 박막 트랜지스터의 소스 전극이 인출되는 측의 변에서 해당 소스 전극과 중첩되어 해당 소스 전극의 연장 방향으로 연장하는 돌출부를 포함하는 것을 특징으로 하는 액정 표시 장치.
  10. 액정을 사이에 두고 대향 배치되는 각 기판 중 한쪽 기판의 액정측의 면에, 병렬 배치되는 복수의 게이트 신호선과 이들 각 게이트 신호선과 교차하여 병렬 배치되는 복수의 드레인 신호선과,
    이들 게이트 신호선과 드레인 신호선에 의해 둘러싸이는 각 화소 영역에, 일측의 게이트 신호선으로부터의 주사 신호에 의해 구동되는 박막 트랜지스터와, 이 박막 트랜지스터를 통해 일측의 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극과, 이 화소 전극과 다른 일측의 게이트 신호선 사이에 형성되는 용량 소자를 포함하고,
    상기 박막 트랜지스터는 상기 일측의 게이트 신호선 상에, 게이트 절연막과, 이 절연막 상에 형성되고 상기 일측의 게이트 신호선을 사이에 두고 배치되는 다른 화소 영역측에 원호부를 갖는 거의 반원형의 패턴을 이루는 반도체층과, 이 반도체층 위에 해당 반도체층의 원호부를 따른 원호 형상으로 되어 있는 드레인 전극과, 이 원호형을 이루는 드레인 전극의 중심점에 위치 결정되는 원형 형상으로 그 직경과 거의 같은 폭으로 해당 화소 영역측으로 연장하는 연장부를 갖는 소스 전극을 포함하고,
    상기 용량 소자는 상기 다른 일측의 게이트 신호선 상에, 적어도, 상기 박막 트랜지스터의 게이트 절연막이 연장되어 형성되는 제1 절연막과, 상기 박막 트랜지스터를 덮는 보호막이 연장되어 형성되는 제2 절연막과, 이 제2 절연막 상에 형성되는 상기 화소 전극의 연장부를 갖고,
    상기 제2 절연막은 유기 재료층만 또는 무기 재료층 및 유기 재료층의 순차적인 적층체로 이루어짐과 함께,
    상기 용량 소자의 일부를 구성하는 해당 다른 일측의 게이트 신호선은 이 게이트 신호선을 사이에 두는 다른 화소 영역의 화소 전극의 일부와 중첩하는 돌출부를 포함하는 것을 특징으로 하는 액정 표시 장치.
  11. 제7항 내지 제10항 중 어느 하나의 항에 있어서,
    상기 각 기판 중 다른 하나의 기판의 액정측의 면에 형성되고, 상기 용량 소자의 형성 영역 내에 대향하는 지주 형상의 스페이서를 포함하고, 이 스페이서는 상기 관통홀의 형성 영역을 회피하여 형성되어 있는 것을 특징으로 하는 액정 표시 장치.
KR10-2002-0051413A 2001-08-30 2002-08-29 액정 표시 장치 KR100511041B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00261680 2001-08-30
JP2001261680A JP2003066488A (ja) 2001-08-30 2001-08-30 液晶表示装置

Publications (2)

Publication Number Publication Date
KR20030019199A KR20030019199A (ko) 2003-03-06
KR100511041B1 true KR100511041B1 (ko) 2005-08-31

Family

ID=19088688

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0051413A KR100511041B1 (ko) 2001-08-30 2002-08-29 액정 표시 장치

Country Status (5)

Country Link
US (2) US7561243B2 (ko)
JP (1) JP2003066488A (ko)
KR (1) KR100511041B1 (ko)
CN (2) CN1209672C (ko)
TW (1) TWI312901B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4586345B2 (ja) * 2003-09-17 2010-11-24 ソニー株式会社 電界効果型トランジスタ
JP4496756B2 (ja) * 2003-10-27 2010-07-07 セイコーエプソン株式会社 電気光学装置および電子機器
US8262694B2 (en) * 2004-01-30 2012-09-11 W.L. Gore & Associates, Inc. Devices, systems, and methods for closure of cardiac openings
JP4627148B2 (ja) * 2004-04-09 2011-02-09 株式会社 日立ディスプレイズ 表示装置
KR101128332B1 (ko) * 2005-06-17 2012-03-23 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
TWI283073B (en) * 2005-12-14 2007-06-21 Au Optronics Corp LCD device and fabricating method thereof
US7719008B2 (en) * 2006-02-03 2010-05-18 Samsung Electronics Co., Thin film transistor substrate and method of manufacturing the same and mask for manufacturing thin film transistor substrate
JP5111167B2 (ja) * 2008-03-06 2012-12-26 株式会社ジャパンディスプレイイースト 液晶表示装置
US9161131B2 (en) * 2010-03-25 2015-10-13 K&E Holdings, LLC Stereo audio headphone apparatus for a user having a hearing loss and related methods
TWI415268B (zh) * 2011-09-22 2013-11-11 Au Optronics Corp 薄膜電晶體元件及顯示面板之畫素結構與驅動電路
JP6050728B2 (ja) 2012-07-24 2016-12-21 株式会社ジャパンディスプレイ タッチセンサ付き液晶表示装置、及び電子機器
CN102945863A (zh) * 2012-10-26 2013-02-27 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN106684125B (zh) * 2015-11-05 2020-05-08 群创光电股份有限公司 显示设备
CN106094357B (zh) * 2016-08-08 2019-01-04 武汉华星光电技术有限公司 阵列基板以及液晶显示面板
CN108646484B (zh) * 2018-05-04 2021-08-13 昆山国显光电有限公司 显示面板及显示装置
KR102631254B1 (ko) 2018-09-21 2024-01-31 삼성디스플레이 주식회사 표시 패널
CN114509903B (zh) * 2022-02-10 2024-02-13 武汉华星光电技术有限公司 显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330592A (ja) * 1995-05-31 1996-12-13 Nec Corp 薄膜トランジスタおよび液晶表示装置
KR970076026A (ko) * 1996-05-02 1997-12-10 구자홍 액정표시장치의 제조방법
KR19990032427A (ko) * 1997-10-17 1999-05-15 윤종용 액정 표시 장치용 박막 트랜지스터
KR20000020855A (ko) * 1998-09-24 2000-04-15 윤종용 액정 표시 장치 및 그 제조 방법
JP2000214485A (ja) * 1999-01-21 2000-08-04 Toshiba Corp アレイ基板および液晶表示素子

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07128640A (ja) * 1993-10-29 1995-05-19 Sharp Corp 強誘電性液晶表示装置
JPH08179355A (ja) * 1994-12-27 1996-07-12 Sharp Corp アクティブマトリクス基板
KR100303134B1 (ko) * 1995-05-09 2002-11-23 엘지.필립스 엘시디 주식회사 액정표시소자및그제조방법.
KR0181781B1 (ko) 1995-12-30 1999-05-01 구자홍 액정표시장치의 배열기판 및 그 제조방법
US6001539A (en) 1996-04-08 1999-12-14 Lg Electronics, Inc. Method for manufacturing liquid crystal display
US5839099A (en) * 1996-06-11 1998-11-17 Guvolt, Inc. Signal conditioning apparatus
JP3062090B2 (ja) 1996-07-19 2000-07-10 日本電気株式会社 液晶表示装置
US5953088A (en) * 1997-12-25 1999-09-14 Kabushiki Kaisha Toshiba Liquid crystal display with shield electrodes arranged to alternately overlap adjacent pixel electrodes
JP2000002889A (ja) * 1998-06-16 2000-01-07 Mitsubishi Electric Corp 液晶表示装置
KR100430232B1 (ko) * 1998-12-21 2004-12-31 엘지.필립스 엘시디 주식회사 액정표시장치및액정표시장치의축적캐패시터
KR20000071852A (ko) 1999-04-30 2000-11-25 모리시타 요이찌 액정표시소자 및 그 제조방법
JP3558934B2 (ja) 1999-10-14 2004-08-25 アルプス電気株式会社 アクティブマトリクス型液晶表示装置
JP2001209070A (ja) 2000-01-27 2001-08-03 Casio Comput Co Ltd 液晶表示素子
KR100675088B1 (ko) * 2000-02-16 2007-01-26 엘지.필립스 엘시디 주식회사 액정 표시장치 및 액정 표시장치 제조방법
US6583829B2 (en) * 2000-03-06 2003-06-24 Hitachi, Ltd. Liquid crystal display having an opening in each pixel electrode corresponding to each storage line
JP3645184B2 (ja) * 2000-05-31 2005-05-11 シャープ株式会社 液晶表示装置及びその欠陥修正方法
JP4689851B2 (ja) * 2001-02-23 2011-05-25 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330592A (ja) * 1995-05-31 1996-12-13 Nec Corp 薄膜トランジスタおよび液晶表示装置
KR970076026A (ko) * 1996-05-02 1997-12-10 구자홍 액정표시장치의 제조방법
KR19990032427A (ko) * 1997-10-17 1999-05-15 윤종용 액정 표시 장치용 박막 트랜지스터
KR20000020855A (ko) * 1998-09-24 2000-04-15 윤종용 액정 표시 장치 및 그 제조 방법
JP2000214485A (ja) * 1999-01-21 2000-08-04 Toshiba Corp アレイ基板および液晶表示素子

Also Published As

Publication number Publication date
CN1209672C (zh) 2005-07-06
US20030043307A1 (en) 2003-03-06
JP2003066488A (ja) 2003-03-05
TWI312901B (ko) 2009-08-01
CN100385327C (zh) 2008-04-30
US7561243B2 (en) 2009-07-14
CN1403860A (zh) 2003-03-19
KR20030019199A (ko) 2003-03-06
US7576828B2 (en) 2009-08-18
US20080266476A1 (en) 2008-10-30
CN1690823A (zh) 2005-11-02

Similar Documents

Publication Publication Date Title
KR100511041B1 (ko) 액정 표시 장치
JP4737163B2 (ja) トランジスタ及びそれを備える表示装置
US8077266B2 (en) Active matrix substrate having interleaved source and drain electrodes on circle semiconductor and display device including same
US9601072B2 (en) Liquid crystal display device of increased holding capacitance
KR101458914B1 (ko) 액정 표시 장치
KR100413577B1 (ko) 액티브 매트릭스 액정 표시 장치
US11714324B2 (en) Display panels
KR20020071764A (ko) 액정 표시 장치
US20090086135A1 (en) Liquid Crystal Display Device
US5777703A (en) Active matrix type liquid crystal display apparatus with a projection part in the drain line
CN112384849A (zh) 显示装置
US7102160B1 (en) TFT LCD including a source line having an extension pattern in the channel layer
JP2009151094A (ja) 表示装置
KR100980018B1 (ko) 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
JP2003057670A (ja) 液晶表示装置
KR20060051838A (ko) 액정 디스플레이 장치
JP5162232B2 (ja) 表示装置
KR20070100443A (ko) 스위칭 소자 및 이를 포함하는 액정 표시판
KR20050010138A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 다중 도메인액정 표시 장치
KR20070044680A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20050046926A (ko) 박막 트랜지스터 표시판
JP2005234159A (ja) 表示装置
KR20080061720A (ko) 액정 표시 장치용 어레이 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 13