JP2009151094A - 表示装置 - Google Patents

Abstract

【課題】 簡単な作業によって、画素の信頼性ある黒点化処理を行い得る表示装置の提供。
【解決手段】 基板上の画素領域に、少なくとも、ゲート信号線上に形成される薄膜トランジスタと、前記薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極と、前記映像信号に対して基準になる信号が供給される基準信号線とを備えるものであって、
前記薄膜トランジスタは、前記ドレイン信号線に接続されるドレイン信号線と、前記画素電極に接続されるソース電極を有し、
前記基準信号線は前記ゲート信号線に近接して平行に配置され、前記ゲート信号線の側に形成された突出部を有し、
前記画素電極は、前記基準信号線をも被って形成される絶縁膜上に前記突出部の少なくとも一部を被って形成され、かつ、前記ゲート信号線の近傍にて前記ソース電極との接続部を備え、
前記基準信号線の前記突出部と、前記画素電極の前記ソース電極との前記接続部は、前記ゲート信号線と平行な線上に並列されて配置されていることを特徴とする。
【選択図】図１

Description

本発明は液晶表示装置に係り、特に、アクティブ・マトリックス型の液晶表示装置に関する。

アクティブ・マトリックス型の液晶表示装置は、基板の表面に、ｘ方向に伸張しｙ方向に並設される複数のゲート信号線と、ｙ方向に伸張しｘ方向に並設される複数のドレイン信号線を備え、一対の隣接するゲート信号線と一対の隣接するドレイン信号線とで囲まれた領域を画素領域としている。

それぞれの画素領域には、一方のゲート信号線からの走査信号によってオンする薄膜トランジスタと、このオンされた薄膜トランジスタを介して一方のドレイン信号線からの映像信号が供給される画素電極を備える。

このため、前記薄膜トランジスタは、そのドレイン電極とソース電極のうちの一方の電極は前記ドレイン信号線に接続され、他方の電極は前記画素電極に接続されている。

なお、前記薄膜トランジスタにあっては、そのバイアスの印加によってドレイン電極とソース電極が入れ替わるように駆動するが、その明細書の説明にあっては、便宜上、ドレイン信号線と接続される側をドレイン電極、画素電極と接続される側をソース電極と称する。

このような液晶表示装置において、製造工程において、前記薄膜トランジスタが、ドレイン電極とソース電極の間のショート、ゲート信号線とドレイン電極の間のショート、あるいはゲート信号線とソース電極の間のショート等の欠陥が生じる場合がある。

この場合、前記薄膜トランジスタを備える画素を常時黒表示（いわゆる黒点化処理）させる作業を行っている。前記薄膜トランジスタの上記欠陥によって画素が輝点として目立ってしまうのを回避させるためである。このような技術の一例として、下記特許文献１のようなものがある。

ノーマリーブラックのパネルにおいて、代表的な黒点化処理は、薄膜トランジスタのドレイン電極およびソース電極のうち、少なくとも一方の電極をたとえばレーザ光の照射（走査）によって切断することにより、前記画素電極に走査信号あるいは映像信号が供給されないようにする。

また、このように、薄膜トランジスタのドレイン電極あるいはソース電極の切断を行う際に、前記映像信号に対して基準となる信号が供給される信号線（後述する対向電圧信号線、あるいは容量信号線等）がある場合には、このような信号線と画素電極とを電気的に接続させる処理も併せて行なわれる。切断した画素電極の電位を安定させ、より確実に黒点化を行なうためである。
特開平8-87024号公報

しかし、上述した画素の黒点化処理は、薄膜トランジスタのドレイン電極あるいはソース電極の切断と、対向電圧信号線あるいは容量信号線等と画素電極との電気的接続は、それぞれ別個の作業で行わなければならなかったため、その作業が繁雑化していた。

本発明の目的は、簡単な作業によって、画素の信頼性ある黒点化処理を行うことができる液晶表示装置を提供することにある。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。

本発明による液晶表示装置は、たとえば、基板上の画素領域に、少なくとも、ゲート信号線上に形成される薄膜トランジスタと、前記薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極と、前記映像信号に対して基準になる信号が供給される基準信号線とを備えるものであって、前記薄膜トランジスタは、前記ドレイン信号線に接続されるドレイン信号線と、前記画素電極に接続されるソース電極を有し、前記基準信号線は前記ゲート信号線に近接して平行に配置され、前記ゲート信号線の側に形成された突出部を有し、前記画素電極は、前記基準信号線をも被って形成される絶縁膜上に前記突出部の少なくとも一部を被って形成され、かつ、前記ゲート信号線の近傍にて前記ソース電極との接続部を備え、前記基準信号線の前記突出部と、前記画素電極の前記ソース電極との前記接続部は、前記ゲート信号線と平行な線上に並列されて配置されていることを特徴とする。

また、本発明による液晶表示装置は、たとえば、基板上の画素領域に、少なくとも、ゲート信号線上に形成される薄膜トランジスタと、前記薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極と、当該画素電極との間で電界を発生させる対向電極とを備えるものであって、前記対向電極は、画素領域に形成された透明導電膜の面状電極からなり、前記ゲート信号線側の一部に突出部を備え、前記画素電極は、透明導電膜からなり、前記金属膜の少なくとも一部に重畳するように形成され、かつ、前記ゲート信号線側にて前記薄膜トランジスタのソース電極との接続部を備え、前記対向電極と前記画素電極の層間であって、前記対向電極の前記突出部に重畳して島状の金属膜が形成され、前記金属膜と、前記画素電極の前記ソース電極との前記接続部は、前記ゲート信号線と平行な線上に並列されて配置されていることを特徴とする。

なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。

このように構成した液晶表示装置は、簡単な作業によって、画素の信頼性ある黒点化処理を行うことができる構成となっている。

以下、図面を用いて本発明による液晶表示装置の実施例を説明する。

〈実施例１〉
（全体の構成）
図２は、本発明による液晶表示装置の一実施例を示した全体構成図である。

図２において、液晶表示装置は、互いに対向して配置される一対のたとえばガラスからなる基板ＳＵＢ１、基板ＳＵＢ２を外囲器とし、該基板ＳＵＢ１、基板ＳＵＢ２の間には液晶（図示せず）が挟持されている。

該液晶は、基板ＳＵＢ１に対する基板ＳＵＢ２の固定を兼ねるシール材ＳＬによって封入され、該シール材ＳＬによって囲まれた領域は液晶表示領域ＡＲを構成している。

基板ＳＵＢ１は、基板ＳＵＢ２と比較して、その面積が大きく形成され、たとえば図中左側辺部および上側辺部において、前記基板ＳＵＢ２から露出された領域を有する。

基板ＳＵＢ１の左側辺部の前記領域には複数の並設された半導体装置ＳＣＮ（Ｖ）が搭載され、基板ＳＵＢ１の前記上側辺部の領域には複数の並設された半導体装置ＳＣＮ（Ｈｅ）が搭載されている。複数の前記半導体装置ＳＣＮ（Ｖ）は走査信号駆動回路を構成し後述のゲート信号線ＧＬに接続され、複数の前記半導体装置ＳＣＮ（Ｈｅ）は映像信号駆動回路を構成し後述のドレイン信号線ＤＬに接続されるようになっている。

基板ＳＵＢ１の液晶側の面であって液晶表示領域ＡＲ内には、図中ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬが、また、図ｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬが形成されている。

隣接する一対のゲート信号線ＧＬと隣接する一対のドレイン信号線ＤＬで囲まれる矩形状の領域は画素が形成される領域を構成し、これにより、各画素は液晶表示領域ＡＲ内においてマトリックス状に配置されるようになる。

前記各ゲート信号線ＧＬは、その左側端部がシール材ＳＬを越えて液晶表示領域ＡＲの外側にまで延在され、近接する前記半導体装置ＳＣＮ（Ｖ）の出力端子に接続され、該半導体装置ＳＣＮ（Ｖ）によって走査信号（電圧）が供給されるようになっている。

前記各ドレイン信号線ＤＬは、その上側端部がシール材ＳＬを越えて液晶表示領域ＡＲの外側にまで延在され、近接する前記半導体装置ＳＣＮ（Ｈｅ）の出力端子に接続され、該半導体装置ＳＣＮ（Ｈｅ）によって映像信号（電圧）が供給されるようになっている。

前記画素は、たとえば図中丸枠Ｐの拡大図である丸枠Ｐ'に示すように、ゲート信号線ＧＬからの走査信号(電圧)によってオンされる薄膜トランジスタＴＦＴと、このオンされた薄膜トランジスタＴＦＴを介してドレイン信号線ＤＬからの映像信号（電圧）が供給される画素電極ＰＸと、基準信号（電圧）が印加されて前記画素電極ＰＸとの間の電位差によって電界を生じせしめる対向電極ＣＴが備えられている。画素電極ＰＸと対向電極ＣＴはともに同じ基板ＳＵＢ１に形成されており、前記電界は基板ＳＵＢ１の表面と平行な電界成分を一部に含むもので、このような電界によって液晶の分子を挙動（駆動）させるものを横電界（In-Plane-Switching）方式と称されている。

なお、前記対向電極ＣＴはゲート信号線ＧＬと平行に配置される対向電圧信号線ＣＬを通して前記基準信号が印加されるようになっており、該対向電圧信号線（この明細書では、基準信号線という場合がある）ＣＬは前記シール材ＳＬを越えて延在され、基板ＳＵＢ１面に形成された対向電圧端子ＣＴＭに接続されている。

上述した実施例では、前記走査信号駆動回路Ｖ、映像信号駆動回路Ｈｅは基板ＳＵＢ１に搭載させて構成したものである。しかし、これに限定されず、いわゆるテープキャリア方式で構成した半導体装置（フレキシブル基板に半導体チップが搭載されている半導体装置）を前記基板ＳＵＢ１と図示しないプリント基板との間に跨って配置させるように構成してもよい。

（画素の構成）
図３は、前記液晶表示パネルＰＮＬの基板ＳＵＢ１側において、マトリックス状に配置された各画素の一実施例を示した平面図である。図３に示す当該画素に対し上下および左右のそれぞれに配置される各画素は、当該画素と同様の構成となっている。また、図４（ａ）は図３におけるIV（ａ）−IV（ａ）線の断面図を示し、図４（ｂ）は図３におけるIV（ｂ）−IV（ｂ）線の断面図を示している。

まず、基板ＳＵＢ１の液晶側の面（表面）には、図中ｘ方向に伸張するゲート信号線ＧＬがｙ方向へ並設されて形成されている。

これら各ゲート信号線ＧＬは後述のドレイン信号線ＤＬとで囲まれる領域において画素領域を構成するようになっている。

また、対向電圧信号線ＣＬが、前記画素領域内において、ゲート信号線ＧＬに近接し該ゲート信号線ＧＬと平行に配置されている。この対向電圧信号線ＣＬはたとえば前記ゲート信号線ＧＬの形成の際に同時に形成され、また該ゲート信号線ＧＬと同材料で構成されている。

なお、この対向電圧信号線ＣＬは、その一部に、隣接する前記ゲート信号線ＧＬ側に突出する突出部ＰＪ２を備えるが、この突出部ＰＪ２の機能については後に詳述する。

そして、前記基板ＳＵＢ１の表面の画素領域にはたとえばＩＴＯ(Indium Tin Oxide)等の透明導電膜からなる対向電極ＣＴが形成されている。この対向電極ＣＴは、たとえば前記画素領域の周辺の僅かな領域を残した中央部の大部分の領域に形成された面状電極を構成している。

また、該対向電極ＣＴは、その前記対向電圧信号線ＣＬ側の辺部が該対向電圧信号線ＣＬと直接に重ねられて形成され、これにより、該対向電圧信号線ＣＬと電気的に接続されている。

そして、基板ＳＵＢ１の表面には、前記ゲート信号線ＧＬ、対向電圧信号線ＣＬ、および対向電極ＣＴをも被うようにしてゲート絶縁膜ＧＩ（図４（ａ）、（ｂ）参照）が形成されている。このゲート絶縁膜ＧＩは、後述の薄膜トランジスタＴＦＴの形成領域において該薄膜トランジスタＴＦＴのゲート絶縁膜として機能するようになっており、それに応じて膜厚等が設定されるようになっている。

前記ゲート絶縁膜ＧＩの上面であって、前記ゲート信号線ＧＬの一部と重畳する個所に、たとえばアモルファスシリコンからなる非晶質の半導体層ＡＳが形成されている。この半導体層ＡＳは前記薄膜トランジスタＴＦＴの半導体層となるものである。

そして、図中ｙ方向に伸張してドレイン信号線ＤＬが形成され、このドレイン信号線ＤＬは前記ゲート信号線ＧＬとの交差部において、ゲート信号線ＧＬ上を前記薄膜トランジスタＴＦＴの形成領域側に延在され、この延在部は前記半導体層ＡＳの上面にまで及んで該薄膜トランジスタＴＦＴのドレイン電極ＤＴを構成している。

また、該ドレイン信号線ＤＬおよびドレイン電極ＤＴと同時に形成されるソース電極ＳＴが、前記半導体層ＡＳ上にて前記ドレイン電極ＤＴと対向して形成されている。また、前記ソース電極ＳＴは、該半導体層ＡＳ上からゲート信号線ＧＬと前記対向電圧信号線ＣＬとの間の領域に至って延在され、この延在部はパッド部ＰＤを有する。このパッド部ＰＤは画素電極ＰＸと電気的および物理的に接続される部分となり、前記ソース電極ＳＴの半導体層ＡＳ上の部分よりも大きな面積で形成されている。このパッド部ＰＤについては、前記対向電圧信号線ＤＬの前述した突出部ＰＪ２とともに、後に詳述する。

なお、前記半導体層ＡＳは、それを絶縁膜ＧＩ上に形成する際に、たとえば、その表面に高濃度の不純物がドープされて形成され、たとえば、前記ドレイン電極ＤＴおよびソース電極ＳＴをパターニングして形成した後に、該ドレイン電極ＤＴおよびソース電極ＳＴをマスクとして、該ドレイン電極ＤＴおよびソース電極ＳＴの形成領域以外の領域に形成された高濃度の不純物層をエッチングするようにしている。半導体層ＡＳとドレイン電極ＤＴとの間、および、半導体層ＡＳとソース電極ＳＴとの間のそれぞれに、高濃度の不純物層（図示せず）を残存させ、この不純物層をオーミックコンタクト層として形成するためである。

このようにすることにより、前記薄膜トランジスタＴＦＴは、ゲート信号線ＧＬの一部をゲート電極としたいわゆる逆スタガ構造のＭＩＳ（Metal Insulator Semiconductor）型のトランジスタが構成されることになる。

なお、ＭＩＳ型のトランジスタにあっては、そのバイアスの印加によってドレイン電極ＤＴとソース電極ＳＴが入れ替わるように駆動するが、この明細書の説明にあっては、便宜上、ドレイン信号線ＤＬと接続される側をドレイン電極ＤＴ、画素電極ＰＸと接続される側をソース電極ＳＴと称していることは上述したとおりである。

基板ＳＵＢ１の表面には、前記薄膜トランジスタＴＦＴをも被ってたとえばシリコン窒化膜からなる保護膜ＰＡＳ（図４（ａ）、（ｂ）参照）が形成されている。

この保護膜ＰＡＳは、該薄膜トランジスタＴＦＴを液晶との直接の接触を回避させ、これによって該薄膜トランジスタＴＦＴの特性が劣化するのを防止する機能を有するとともに、前記対向電極ＣＴと後述の画素電極ＰＸとの間に保持容量を形成するための誘電体膜として機能するようになっている。

そして、前記保護膜ＰＡＳの上面には、たとえばＩＴＯ（Indium-Tin-Oxide）等の透明導電膜によって画素電極ＰＸが形成されている。

前記画素電極ＰＸは、前記対向電極ＣＴに重畳されて、前記画素領域の周辺の僅かな領域を残した中央部の大部分の領域に形成され、複数のスリットＳＬＴを形成することによって形成されている。

画素電極ＰＸの複数のスリットＳＬＴは、画素の領域をたとえば図中上下に２分割させた一方の領域において、たとえばゲート信号線ＧＬの走行方向に対してプラス角度方向に延在するように形成され、他方の領域にはマイナス角度方向に延在するようにして形成されている。いわゆるマルチドメイン方式を採用するもので、１画素内における画素電極ＰＸに設けたスリットＳＬＴの方向が単一である場合、観る方向により色つきが生じる場合があるため、この不都合を解消した構成となっている。

このように形成された画素電極ＰＸは、前記保護膜ＰＡＳに形成されたコンタクトホールＴＨを通して、前記パッド部ＰＤ（薄膜トランジスタＴＦＴのソース電極ＳＴ）に電気的に接続されるようになっている。

なお、図４において、図示されていないが、前記基板ＳＵＢ１の表面には、画素電極ＰＸをも被って配向膜が形成され、この配向膜によって該配向膜と直接に接触する液晶の分子の初期配向方向を設定するようになっている。

また、上述した実施例では、半導体層ＡＳとしてアモルファスシリコンを用いたものであるが、これに限定されることはなく、たとえばポリシリコン等であってもよい。

（パッド部ＰＤおよびその近傍の構成）
図１（ａ）は、図３に示した画素の構成のうち、薄膜トランジスタＴＦＴのソース電極ＳＴのパッド部ＰＤおよびその近傍の構成を示した拡大図である。

以下、前記パッド部ＰＤおよびその近傍の構成を、改めて説明する。

前記ゲート信号線ＧＬ上の薄膜トランジスタＴＦＴのソース電極ＳＴは、該ゲート信号線ＧＬと対向電圧信号線ＣＬとの間の領域に形成されたパッド部ＰＤにまで至り該パッド部ＰＤと一体に形成されている。

前記パッド部ＰＤは、前記保護膜ＰＡＳの下層に位置づけられ、該保護膜ＰＡＳに形成されたコンタクトホールＴＨによって、その周辺を除く中央部が露出されるようになっている。

前記保護膜ＰＡＳの上面には画素電極ＰＸが形成され、該画素電極ＰＸは前記コンタクトホールＴＨを通して前記パッド部ＰＤと電気的に接続されるようになっている。

前記画素電極ＰＸは、概ね矩形状を有し、パッド部ＰＤと近接する辺には、該パッド部ＰＤと充分に重畳するように形成された突出部ＰＪ１を有する。当該突出部ＰＪ１は、前記コンタクトホールＴＨ内で前記パッド部ＰＤと接続される。これにより、前記画素電極ＰＸは前記薄膜トランジスタＴＦＴのソース電極ＳＴと電気的に接続されるようになる。

また、前記画素電極ＰＸの下層には、保護膜ＰＡＳ及びゲート絶縁膜ＧＩを介して対向電圧信号線ＣＬが形成される。対向電圧信号線ＣＬは、ゲート信号線ＧＬと平行に形成され、この対向電圧信号線ＣＬの画素電極ＰＸ側の辺には、前記突出部ＰＪ２が形成される。

前記突出部ＰＪ２は、ゲート信号線ＧＬと画素電極ＰＸ間の領域まで突出するように形成される。また、前記突出部ＰＪ１とは、比較的近い距離を隔てて形成される。即ち、突出部ＰＪ２は、画素電極ＰＸ、特に突出部ＰＪ１とは重畳しない位置に形成される。

（画素の黒点化処理）
上述のように構成した表示装置において、その製造完了後、前記薄膜トランジスタＴＦＴに、ドレイン電極ＤＴとソース電極ＳＴの間のショート、ゲート信号線ＧＬの一部であるゲート電極とドレイン電極ＤＴの間のショート、あるいは前記ゲート電極とソース電極ＳＴの間のショート等が生じている場合、図１（ａ）の点線枠ＬＳ内の箇所にたとえばレーザ光を照射（走査）することによって黒点化処理を行う。

前記点線枠ＬＳは、その枠内に、前記パッド部ＰＤを含むとともに、前記対向電圧信号線ＣＬの突出部ＰＪ２、およびこの突出部ＰＪ２と重畳する画素電極ＰＸの一部（図中ハッチング部ＨＣで示す）を含むように設定される。

前記点線枠ＬＳ内の箇所にレーザ光を照射（走査）することにより、前記パッド部ＰＤ部分が切断される。すなわち、薄膜トランジスタＴＦＴのソース電極ＳＴと画素電極ＰＸの接続部が切断され、画素電極ＰＸへの映像信号の供給が絶たれる。

また前記突出部ＰＪ２と画素電極ＰＸの一部ＨＣは、前記レーザ光の照射（走査）によって、前記突出部ＰＪ２の材料が溶融し、前記突出部ＰＪ２と画素電極ＰＸは電気的に接続されるようになる。

すなわち、図１（ａ）のｂ−ｂ線における断面図である図１（ｂ）に示すように、前記レーザ光の照射（走査）によって、画素電極ＰＸ、保護膜ＰＡＳ、ゲート絶縁膜ＧＩ、突出部ＰＪ２が順次蒸発し、孔ＨＬが形成される。しかし、最下層の金属材料である突出部ＰＪ２は完全に蒸発せずに、熔けた金属材料が孔ＨＬの内壁面に沿って熔け広がるようになる。その結果、図中矢印Ａで示されるように、熔け広がった金属材料が孔ＨＬの内壁面に沿って画素電極ＰＸまで到達し、突出部ＰＪ２と画素電極ＰＸが電気的に接続される。

これにより、レーザ光の一回の照射（走査）によって、前記ソース電極ＳＴと画素電極ＰＸとの切断と、該画素電極ＰＸと対向電圧信号線ＣＬの電気的接続を同時に行うことができる。また、レーザ光の照射は直線的に走査すればよい。したがって、少ない修正工程によって、信頼性ある画素の黒点化処理を行うことが可能となる。

〈実施例２〉
図５は、他の実施例を示す要部構成図で、図１（ａ）と対応した図となっている。図５において、図１（ａ）と同符号の材料は同一の機能を有する。

図１（ａ）の場合と比較して異なる構成は、まず、薄膜トランジスタＴＦＴのドレイン電極ＤＴとドレイン信号線ＤＬとの接続パターンにある。

すなわち、薄膜トランジスタＴＦＴの半導体層ＡＳ上のドレイン電極ＤＴは、ゲート信号線ＧＬと対向電圧信号線ＣＬとの間の領域に延在するように第１の屈曲部ＢＤ１を有し、さらに、前記領域内において第２の屈曲部ＢＤ２を有して前記ドレイン信号線ＤＬと接続されるようになっている。

ここで、前記ドレイン電極ＤＴの延在部である第２の屈曲部ＢＤ２は、前記バッド部ＰＤおよび対向電圧信号線ＣＬの前記突出部ＰＪ２とともに、前記ゲート信号線ＧＬと平行な線上において並列して配置される関係にある。

そして、画素の修復を行わなければならない場合において、たとえばレーザ光の照射（走査）範囲を図中点線枠ＬＳの範囲、すなわち、パッド部ＰＤ、対向電圧信号線ＣＬの突出部ＰＪ２、およびドレイン電極ＤＴの前記屈曲部ＢＤ２をも含む範囲に設定する。

このようにしてレーザ光の照射（走査）をした場合、前記ソース電極ＳＴと画素電極ＰＸとの切断、該画素電極ＰＸの対向電圧信号線ＣＬとの電気的接続とともに、前記ドレイン電極ＤＴとドレイン信号線ＤＬとの切断をも同時に行うことができる。

なお、図５において、対向電圧信号線ＣＬの突出部ＰＪ２は、図１の場合と異なり、ドレイン信号線ＤＬとパッド部ＰＤ間に配置されている。このような構成であれば、前記ドレイン電極ＤＬとドレイン信号線ＤＬとの切断、および該画素電極ＰＸの対向電圧信号線ＣＬとの電気的接続のみを行うことも出来る（即ち、ソース電極ＳＴの切断は行わない）。

しかし、前記パッド部ＰＤと対向電圧信号線ＣＬの突出部ＰＪ２の配置は、ゲート信号線ＧＬと平行な線上において並列されて配置されていればよく、したがって、図１の場合と同様の配置関係となっていてもよい。

〈実施例３〉
図６は、他の実施例を示す要部構成図で、図３と対応した図となっている。図において、図３と同符号の材料は同一の機能を有する。また、図６のVII（ａ）−VII（ａ）線における断面図を図７（ａ）に示している。

図６において、図３の場合と比較して異なる構成は、まず、対向電極ＣＴと接続される対向電圧信号線ＣＬは、当該画素を駆動する薄膜トランジスタＴＦＴが形成されているゲート信号線ＧＬと隣接する他のゲート信号線ＧＬに隣接して配置されている。

そして、当該画素を駆動する薄膜トランジスタＴＦＴが形成されているゲート信号線ＧＬの側において、概ね矩形状を有する対向電極ＣＴの辺の一部に該ゲート信号線ＧＬ側に突出する突出部ＰＪ２'が形成されている。

この突出部ＰＪ２'は、前記ゲート信号線ＧＬと平行な線上において、薄膜トランジスタＴＦＴのソース電極ＳＴと画素電極ＰＸとの接続を図るパッド部ＰＤと並列して配置されている。

そして、対向電極ＣＴの前記突出部ＰＪ２'と重畳する位置に、ゲート絶縁膜ＧＩを介して島状の金属膜ＭＴが形成されている。この金属膜ＭＴは、ドレイン信号線ＤＬと同層であり、該ドレイン信号線ＤＬの材料と同じ材料で形成され、該ドレイン信号線ＤＬの形成の際に同時に形成される。

この金属膜ＭＴは、図３に示した構成において、対向電圧信号線ＣＬの前記突出部ＰＪ２が果たす機能と同様の機能を有する。

すなわち、図６に示す点線枠ＬＳ内にたとえばレーザ光の照射（走査）を行うことにより、図７（ａ）と対応して描かれた図７（ｂ）に示すように、画素電極ＰＸ、保護膜ＰＡＳ、ゲート絶縁膜ＧＩ、突出部ＰＪ２を順次に貫通する孔ＨＬ'が形成される。この孔ＨＬ'の内壁面に露出された前記金属膜ＭＴの材料が溶融によって該孔ＨＬ'の内壁面に熔け広がり、図中矢印Ａ'で示すような状態になる。金属膜ＭＴが内壁面全体に広がると、ゲート絶縁膜ＧＩの下層に形成されている対向電極ＣＴ、および保護膜ＰＡＳの上面に形成されている画素電極ＰＸに接続された状態になる。

これにより、レーザ光の一回の照射（走査）によって、前記ソース電極ＳＴと画素電極ＰＸとの切断とともに、該画素電極ＰＸと対向電圧信号線ＣＬとの電気的接続を同時に行うことができる。

なお、この実施例において、薄膜トランジスタＴＦＴのドレイン電極ＤＴとドレイン信号線ＤＬとの接続パターンを図５に示したように構成し、レーザ光の一回の照射（走査）によって、ドレイン電極ＤＴとドレイン信号線ＤＬとの切断をも同時に行うようにしてもよい。

そして、このようにした場合、前記金属膜ＭＴは前記ドレイン電極ＤＴの屈曲部ＢＤ２に隣接させるようにして配置させるようにしてもよい。

〈実施例４〉
図８は、他の実施例を示す要部構成図で、図３と対応した図となっている。図８において、図３と同符号の材料は同一の機能を有するようになっている。

また、図８のIV（ｂ）−IV（ｂ）線における断面は、たとえば、図４（ｂ）と同様の構成となっている。

図８において、図３と比較して異なる構成は、まず、画素領域の僅かな周辺を除く中央部においてたとえばＩＴＯ等の透明導電膜からなる面状の画素電極ＰＸを備え、対向電極を備えていない構成となっている。

前記対向電極は、当該基板ＳＵＢ１と液晶を介して対向配置される基板ＳＵＢ２の液晶側の面に形成されており、前記画素電極ＰＸとの間に液晶を駆動させる電界を生じさせるようになっている。

そして、当該画素を駆動する薄膜トランジスタＴＦＴが形成されているゲート信号線ＧＬの側において、該ゲート信号線ＧＬに近接して容量信号線ＣＰＬが形成されている。

この容量信号線ＣＰＬは、たとえば前記ゲート信号線ＧＬと同層で形成され、該容量信号線ＣＰＬの前記画素電極ＰＸとの重畳領域において、ゲート絶縁膜ＧＩおよび保護膜ＰＡＳを誘電体膜とする保持容量が形成されるようになっている。

この容量信号線ＣＰＬに供給される信号は、たとえば、前記画素電極ＰＸに供給される映像信号（電圧）に対して基準となる信号（電圧）となっている。したがって、この明細書において、前記容量信号線ＣＰＬを基準信号線と称する場合がある。

このように構成した場合において、前記容量信号線ＣＰＬには突出部ＰＪ２"が形成され、この突出部ＰＪ２"は、前記ゲート信号線ＧＬと平行な線上において、薄膜トランジスタＴＦＴのソース電極ＳＴと画素電極ＰＸとの接続を図るパッド部ＰＤと並列されて配置されている。

すなわち、容量信号線ＣＰＬの前記突出部ＰＪ２"は、図３に示した対向電圧信号線ＣＬの突出部ＰＪ２と同様の機能を果たすようになっている。

なお、図７において、図５に示したように、薄膜トランジスタＴＦＴのドレイン電極ＤＴをゲート信号線ＧＬ上を越えて画素電極ＰＸの側にまで延在させ、屈曲部ＢＤ２を介してドレイン信号線ＤＬに接続させるようにして構成するようにしてもよい。

そして、このようにした場合、前記容量信号線ＣＰＬの突出部ＰＪ２"は前記ドレイン電極ＤＴの屈曲部ＢＤ２に隣接させるようにして配置させるようにしてもよい。

上述した各実施例はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施例での効果を単独であるいは相乗して奏することができるからである。

本発明による液晶表示装置の一実施例を示す要部構成図と、その効果を説明する図である。 本発明による液晶表示装置の一実施例を示す全体構成図である。 本発明による液晶表示装置の一実施例を示す平面図である。 図３のIV（ａ）−IV（ａ）線における断面図、図３のIV（ｂ）−IV（ｂ）線における断面図である。 本発明による液晶表示装置の一実施例を示す要部構成図である。 本発明による液晶表示装置の他の実施例を示す平面図である。 図６のVII（ａ）−VII（ａ）線における断面図、図６に示す液晶表示装置の効果を示す説明図である。 本発明による液晶表示装置の画素の実施例を示す平面図である。

符号の説明

ＳＵＢ１、ＳＵＢ２……基板、ＳＬ……シール材、ＳＣＮ（Ｖ）、ＳＣＮ（Ｈｅ）……半導体装置、ＧＬ……ゲート信号線、ＤＬ……ドレイン信号線、ＣＬ……対向電圧信号線、ＴＦＴ……薄膜トランジスタ、ＰＸ……画素電極、ＣＴ……対向電極、ＧＩ……ゲート絶縁膜、ＰＡＳ……保護膜、ＴＨ……コンタクトホール、ＨＬ、ＨＬ'……孔、ＭＴ……金属膜、ＣＰＬ……容量信号線、ＰＪ２"……突出部。

Claims (9)

1. 基板上の画素領域に、少なくとも、ゲート信号線上に形成される薄膜トランジスタと、前記薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極と、前記映像信号に対して基準になる信号が供給される基準信号線とを備えるものであって、
   前記薄膜トランジスタは、前記ドレイン信号線に接続されるドレイン信号線と、前記画素電極に接続されるソース電極を有し、
   前記基準信号線は前記ゲート信号線に近接して平行に配置され、前記ゲート信号線の側に形成された突出部を有し、
   前記画素電極は、前記基準信号線をも被って形成される絶縁膜上に前記突出部の少なくとも一部を被って形成され、かつ、前記ゲート信号線の近傍にて前記ソース電極との接続部を備え、
   前記基準信号線の前記突出部と、前記画素電極の前記ソース電極との前記接続部は、前記ゲート信号線と平行な線上に並列されて配置されていることを特徴とする液晶表示装置。
2. 前記薄膜トランジスタのドレイン電極は、前記ゲート信号線と前記基準信号線との間の領域に延在部を有して前記ドレイン信号線に接続され、
   前記ドレイン電極の前記延在部は、前記基準信号線の前記突出部と、前記画素電極と前記ソース電極との前記接続部とともに、前記ゲート信号線と平行な線上に並列されて配置されていることを特徴とする請求項１に記載の液晶表示装置。
3. 前記基準信号線の前記突出部は、前記ドレイン電極の前記延在部と前記画素電極と前記ソース電極との前記接続部間に配置されることを特徴とする請求項２に記載の液晶表示装置。
4. 前記基準信号線は、画素領域に形成された面状の透明導電膜からなる対向電極に電気的に接続された対向電圧信号線として用いられ、
   前記画素電極は、前記対向電極に前記絶縁膜を介して重畳された複数の並設されたスリットを有する透明導電膜で構成されていることを特徴とする請求項１に記載の液晶表示装置。
5. 前記画素電極は、画素領域に形成された面状の透明導電膜で形成され、
   前記基準信号線は、前記画素電極との重畳部において前記絶縁膜を誘電体膜とする保持容量を形成する容量信号線として用いられることを特徴とする請求項１に記載の液晶表示装置。
6. 基板上の画素領域に、少なくとも、ゲート信号線上に形成される薄膜トランジスタと、前記薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極と、当該画素電極との間で電界を発生させる対向電極とを備えるものであって、
   前記対向電極は、画素領域に形成された透明導電膜の面状電極からなり、前記ゲート信号線側の一部に突出部を備え、
   前記画素電極は、透明導電膜からなり、前記金属膜の少なくとも一部に重畳するように形成され、かつ、前記ゲート信号線側にて前記薄膜トランジスタのソース電極との接続部を備え、
   前記対向電極と前記画素電極の層間であって、前記対向電極の前記突出部に重畳して島状の金属膜が形成され、
   前記金属膜と、前記画素電極の前記ソース電極との前記接続部は、前記ゲート信号線と平行な線上に並列されて配置されていることを特徴とする液晶表示装置。
7. 前記対向電極と電気的に接続される対向電圧信号線を備え、この対向電圧信号線は前記金属膜に近接するゲート信号線と隣接する他のゲート信号線に近接し、該他のゲート信号線と平行に配置されていることを特徴とする請求項６に記載の液晶表示装置。
8. 前記薄膜トランジスタのドレイン電極は、画素電極側の領域にまで延在部を有して前記ドレイン信号線に接続され、
   前記ドレイン電極の前記延在部は、前記金属膜と、前記画素電極と前記ソース電極との前記接続部とともに、前記ゲート信号線と平行な線上に並設されて配置されていることを特徴とする請求項６に記載の液晶表示装置。
9. 前記金属膜は、前記ドレイン電極の前記延在部と前記画素電極と前記ソース電極との前記接続部の間に配置されていることを特徴とする請求項８に記載の液晶表示装置。

Images