JP4420465B2 - 薄膜トランジスタおよびそれを用いた表示装置ならびに表示装置用駆動回路 - Google Patents

Description

この発明は、大電流を供給するための櫛歯状のソース電極およびドレーン電極（第１および第２の電極）を有する薄膜トランジスタ（ＴＦＴ：ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）および表示装置用駆動回路に関し、特に、交錯配置された第１および第２の電極のコ字状電極部におけるリーク電流を抑制した薄膜トランジスタおよびそれを用いた表示装置ならびに表示装置用駆動回路に関するものである。

従来から、たとえば大画面の液晶表示装置に電力供給を行う表示装置用駆動回路などに用いられる大電流供給用の薄膜トランジスタにおいては、ソース・ドレーン電極間（すなわち、チャネル長）を短くするとともに、両電極の対向部長さ（すなわち、チャネル幅）を増大させることを目的として、櫛歯状のソース電極およびドレーン電極が適用されている（たとえば、特許文献１参照）。

図１１は特許文献１に示された従来の薄膜トランジスタを模式的に示す平面図である。
図１１において、薄膜トランジスタ（ＴＦＴ）は、ゲート電極１と、アモルファスシリコン層（以下、「ａ−Ｓｉ層」と記す）２からなる半導体層と、櫛歯状のソース電極３およびドレーン電極４（第１および第２の電極）とにより構成されている。

なお、図１１の平面図では認識できないが、ソース電極３およびドレーン電極４とａ−Ｓｉ層２（後述する真性半導体層、ｉ・ａ−Ｓｉ層）との間には、オーミックコンタクト層（ｎ^＋型のａ−Ｓｉ層からなる低抵抗半導体層）が介在している。この結果、アモルファスシリコン半導体を用いた薄膜トランジスタは、良好なｎ−ｃｈ動作を示す。
また、ここでは、図面の煩雑さを回避するために、ゲート電極１が形成される絶縁基板（ガラス基板）と、ゲート電極１の上面を覆うゲート絶縁膜との図示を省略している。
さらに、櫛歯状のソース電極３およびドレーン電極４の各平行電極肢の数は、それぞれ、２個、３個の場合を示しているが、必要に応じて、任意数だけ設定され得る。

ゲート電極１は、絶縁基板上に形成され、ゲート絶縁膜は、ゲート電極１を覆うように絶縁基板上に形成される。
ａ−Ｓｉ層（真性半導体層）２は、ゲート絶縁膜を介して絶縁基板上に形成され、櫛歯状のソース電極３およびドレーン電極４は、両電極間にＴＦＴのチャネル領域５を形成するように、ａ−Ｓｉ層２上に対向配置されている。

ソース電極３は、一端を共有して互いに接続された１個のコ字状電極部６と、コ字状電極部６からチャネル領域５内に延長された２個の平行電極肢とを有する。
ドレーン電極４は、一端を共有して互いに接続された２個のコ字状電極部７と、コ字状電極部７からチャネル領域５内に延長された３個の平行電極肢とを有する。
ソース電極３およびドレーン電極４の各平行電極肢は、互いに平行に対向しており、ＴＦＴのチャネル領域５内において、平行対向電極ＴＦＴを構成する。

また、この場合、ソース電極３およびドレーン電極４の各コ字状電極部６、７と、各コ字状電極部６、７内に位置する各平行電極肢の先端部との間にも、ＴＦＴのチャネル領域内において、コ字状電極ＴＦＴが構成される。
つまり、図１１に示すように、特許文献１に記載の櫛歯状のソース電極３およびドレーン電極４を用いたＴＦＴ特性は、４つの「平行対向電極ＴＦＴ」と３つの「コ字状電極ＴＦＴ」とからなる並列接続ＴＦＴ特性の合成と考えることができる。

ところで、通常、液晶表示装置においては、各画素に対応したコンデンサを充放電するために、ソース電極３とドレーン電極４との間で両方向に電流を流す必要があり、ソース電極３とドレーン電極４との極性関係は、必要に応じて逆転する。
このとき、両電極の相互関係は、平行対向電極ＴＦＴにおいては、いずれの極性の場合もほぼ同一であるが、コ字状電極ＴＦＴにおいては、両電極の相互関係が極性によって異なる。

また、コ字状電極ＴＦＴにおいては、ゲート電極１に印加されるゲート電圧がマイナスＶｇｓ（負のゲート電圧）の場合に、チャネル領域に形成されるホールキャリアによってドレーン電流Ｉｄｓが増大することが認められる。
つまり、櫛歯状電極を用いたＴＦＴにおいては、コ字状電極ＴＦＴ部分の相対的寄与率に起因して、ドレーン電流ＩｄｓがマイナスＶｇｓ領域で増加する。

特開２００４−３５６６４６号公報

従来の薄膜トランジスタは、ソース電極３およびドレーン電極４の各平行電極肢による平行対向電極ＴＦＴのみならず、ソース電極３およびドレーン電極４の各コ字状電極部６、７内にコ字状電極ＴＦＴが構成されていることから、コ字状電極ＴＦＴにおいてマイナスＶｇｓ（ゲート電圧）でＩｄｓ（ドレーン電流）が増すので、スイッチング性能を示すＩｄｓのオンオフ比（Ｉｏｎ／Ｉｏｆｆ）が低下するという課題があった。
また、特にこの種の薄膜トランジスタを表示装置用駆動回路に用いた場合には、Ｉｄｓの増加が、駆動回路に接続されるコンデンサに蓄積された電荷の流出（リーク）を招くので、所望の表示電位が維持できない（すなわち、表示画面に支障を及ぼす）という課題があった。

この発明は上述のような課題を解決するためになされたもので、コ字状電極部６、７内のａ−Ｓｉ層を残さずに完全に除去してＴＦＴ動作しないように構成し、コ字状電極ＴＦＴの構成を回避することにより、大電流を安定に流すとともに、リーク電流を抑制することのできる薄膜トランジスタおよびそれを用いた表示装置ならびに表示装置用駆動回路を得ることを目的とする。

この発明に係る薄膜トランジスタは、絶縁基板上に形成されたゲート電極と、ゲート電極上にゲート絶縁膜を介して配置された真性半導体層と、真性半導体層上に低抵抗半導体層を介して配置されソース電極およびドレーン電極となる第１および第２の電極と、を有する薄膜トランジスタであって、薄膜トランジスタのチャネル領域は、ソース電極およびドレーン電極が互いに対向配置された櫛歯状の平行電極肢を有し、第１の電極は、一端を共有して互いに接続されたＭ（Ｍは自然数）個のコ字状電極部と、Ｍ個のコ字状電極部からチャネル領域内に延長されたＭ＋１個の平行電極肢とを有し、第２の電極は、一端を共有して互いに接続されたＭ＋１個のコ字状電極部と、Ｍ＋１個のコ字状電極部からチャネル領域内に延長されたＭ＋２個の平行電極肢とを有し、第１および第２の電極のコ字状電極部および平行電極肢の全体は、ゲート電極の平面と重畳されており、真性半導体層は、第１の電極のコ字状電極部の内側と第２の電極の平行電極肢の先端部との間の除去領域と、第２の電極のコ字状電極部の内側と第１の電極の平行電極肢の先端部との間の除去領域と、において完全に除去され、第１および第２の電極の各平行電極肢を含むチャネル領域と、少なくとも第１および第２の電極とゲート電極とが平面的に重なる領域と、に形成され、低抵抗半導体層は、真性半導体層と第１および第２の電極との重畳部に形成され、ゲート電極は、周辺端部に段差部を有し、真性半導体層および低抵抗半導体層は、段差部と第１および第２の電極との交差領域に対応するように、段差部の上部に位置するゲート絶縁膜を覆うように形成されたものである。

この発明によれば、大電流を安定に流すとともに、リーク電流を抑制した薄膜トランジスタおよびそれを用いた表示装置ならびに表示装置用駆動回路を得ることができる。

実施の形態１．
以下、図面を参照しながら、この発明の実施の形態１に係る薄膜トランジスタについて詳細に説明する。
ここでは、前述と同様に、半導体層としてａ−Ｓｉ層（アモルファスシリコン層）を用いた場合を例にとって説明する。

図１はこの発明の実施の形態１に係る薄膜トランジスタを模式的に示す平面図であり、前述（図１１参照）と同様のものについては、前述と同一符号を付して、または符号の後に「Ａ」を付して詳述を省略する。
また、図１においても、煩雑さを回避するために、絶縁基板およびゲート絶縁膜（図２とともに後述する）の図示を省略している。また、前述と同様に、第１の電極をソース電極３とし、第２の電極をドレーン電極４としているが、これに限定されることはなく、第１の電極をドレーン電極４とし、第２の電極をソース電極３としてもよい。

図１において、ａ−Ｓｉ層２Ａは、ソース電極３のコ字状電極部６の内側と、ドレーン電極４の平行電極肢の先端部との間の除去領域８において、完全に除去されている。同様に、ａ−Ｓｉ層２Ａは、ドレーン電極４のコ字状電極部７の内側と、ソース電極３の平行電極肢の先端部との間の除去領域９において、完全に除去されている。
各除去領域８、９は、コ字状電極部６、７内にＴＦＴ構造が形成されることがないように、所要サイズ（たとえば、１μｍ×１μｍ程度）以上の面積に設定される。

すなわち、ａ−Ｓｉ層２Ａは、ソース電極３およびドレーン電極４の各平行電極肢を含むチャネル領域５Ａと、少なくともソース電極３およびドレーン電極４とゲート電極１とが平面的に重なる領域と、に形成されている。
これにより、コ字状電極部６、７内にＴＦＴ構造が形成されることはない。

図２は図１の薄膜トランジスタを示す断面図であり、ゲート電極１の周辺端部とソース電極３およびドレーン電極４との関係を模式的に示している。
図２において、薄膜トランジスタは、ガラス基板（絶縁基板）１０と、ガラス基板１０上に形成されたゲート電極１と、ゲート電極１を覆うようにガラス基板１０上に形成されたゲート絶縁膜１１と、ゲート電極１上にゲート絶縁膜１１を介して形成されたａ−Ｓｉ層２Ａと、ａ−Ｓｉ層２Ａと各電極３、４との接触面に形成されたｎ^＋ａ−Ｓｉオーミックコンタクト層１２と、オーミックコンタクト層１２を介してａ−Ｓｉ層２Ａ上に互いに対向配置され、両電極間にチャネル領域５Ａを形成するソース電極３およびドレーン電極４と、を備えている。

なお、ゲート電極１は、周辺端部に段差部１ａを有しており、これにより、ゲート電極１上のゲート絶縁膜１１にも、ゲート電極１の段差部１ａにならって段差が生じる。
また、ａ−Ｓｉ層２Ａおよびオーミックコンタクト層１２は、段差部１ａとソース電極３およびドレーン電極４との交差領域に対応するように、段差部１ａの上部に位置するゲート絶縁膜１１を覆うように形成されている。

次に、図３〜図６を参照しながら、図１および図２に示した薄膜トランジスタの製造方法について説明する。
図３〜図６はこの発明の実施の形態１に係るＴＦＴ製造工程を示す平面図である。
まず、図３において、ガラス基板１０上にゲート電極１を形成し、少なくともゲート電極１の上面を覆うように、たとえばＰ（プラズマ）−ＣＶＤ法により、ガラス基板１０上にＳｉＯ２からなるゲート絶縁膜１１を形成する。

続いて、図４において、ゲート電極１のゲート絶縁膜１１上に、Ｐ−ＣＶＤ法によりｉ（真性：ｉｎｔｒｉｎｓｉｃ）・ａ−Ｓｉ層を形成すると同時に、連続して、ａ−Ｓｉ層２Ａの上面にｎ^＋ａ−Ｓｉ層からなるオーミックコンタクト層１２を形成し、さらに、フォトリソグラフィおよびドライエッチング法により、図４のようにパターニングされたａ−Ｓｉ層２Ａおよびオーミックコンタクト層１２からなる島を形成する。
このとき、各除去領域８、９には、ａ−Ｓｉ層２Ａおよびオーミックコンタクト層１２からなる島は形成されない。

次に、図５において、スパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）法により、オーミックコンタクト層１２上にソース・ドレーン電極材料を成膜し、フォトリソグラフィ＋エッチング法により、図５のようにパターニングされたソース電極３およびドレーン電極４を形成する。

最後に、図６において、ドライエッチング法により、ソース電極３およびドレーン電極４の下部のみを残して、オーミックコンタクト層（ｎ^＋ａ−Ｓｉ層）１２を完全にエッチングして除去する。
これにより、図１のように、平行対向電極ＴＦＴ領域のみにａ−Ｓｉ層２Ａが残され、各コ字状電極部６、７の除去領域８、９（コ字状電極ＴＦＴ領域）では、ａ−Ｓｉ層２Ａが完全に除去されたＴＦＴ構造が実現するので、平行対向電極ＴＦＴのみが形成され、コ字状電極ＴＦＴが形成されることはない。

詳細説明は省略するが、さらに、薄膜トランジスタを安定化させるために、たとえばＰ−ＣＶＤ法によるＳｉＮ保護膜層が積層される。最後に、トランジスタのゲート電極端子（接続用）やソース・ドレーン電極端子（接続用）を形成するために、ゲート絶縁層や保護膜層にコンタクトホールをリソグラフィ＆エッチングを用いて形成する。

図７はこの発明の実施の形態１によるゲート電圧Ｖｇｓとドレーン電流Ｉｄｓとの関係を示す特性図であり、マイナスＶｇｓ領域におけるＩｄｓ激減効果を示している。
図７において、破線は従来（図１１参照）の薄膜トランジスタによる特性曲線であり、実線はこの発明の実施の形態１（図１参照）に係る薄膜トランジスタによる特性曲線である。

図７から明らかなように、従来特性（破線）においては、マイナスＶｇｓ領域でドレーン電流Ｉｄｓが著しく増大していたが、この発明の実施の形態１（実線）によれば、マイナスＶｇｓ領域のドレーン電流Ｉｄｓを、平行対向電極ＴＦＴのみの特性レベルにまで低減させることができる。

以上のように、大電流に対応可能な櫛歯状ａ−Ｓｉ・ＴＦＴにおいて、ドレーン電極４の先端部とソース電極３のコ字状電極部６とに挟まれた除去領域８と、ソース電極３の先端部とドレーン電極４のコ字状電極部７とに挟まれた除去領域９とから、ａ−Ｓｉ層２Ａを完全に除去することにより、Ｉｄｓが増大するという不安定性要因が回避できき、安定した低リーク電流のＴＦＴ構造を実現することができる。

また、ゲート電極１上において、ソース電極３およびドレーン電極４の真下、ならびに各電極３、４の周辺には、必ずａ−Ｓｉ層２Ａが残されている。
これにより、ゲート電極１の周辺端部の段差部１ａとソース電極３およびドレーン電極４との交差領域に、ａ−Ｓｉ層２Ａが残されるので、薄膜トランジスタの製造時の歩留りや長時間動作後に発生する画質不良を向上させることができる。
すなわち、ゲート絶縁膜１１には段差部１ａにならって段差が生じるので、ゲート絶縁膜１１の段差部においては、絶縁膜成膜前の洗浄工程でも除去しきれない微小なゴミや汚れに起因する絶縁膜の不均質が生じる。また工程中の熱衝撃や経時劣化などによって絶縁膜にクラックが発生しやすい。半導体であるａ−Ｓｉ層２Ａを介在させることにより上面電極とゲート電極１との電極間ショートやリークを回避することができる。

実施の形態２．
なお、上記実施の形態１では、絶縁基板としてガラス基板１０を用いたが、他の絶縁基板を用いてもよい。
また、半導体層として、ａ−Ｓｉ（アモルファスシリコン）層２Ａを用いたが、たとえば有機半導体層などを用いてもよい。

実施の形態３．
また、図１においては、平行対向電極ＴＦＴ領域において、ドレーン電極４の平行電極肢をすべて同一長さに設定したが、異なる長さに設定してもよい。
図８はこの発明の実施の形態３に係る薄膜トランジスタを模式的に示す平面図であり、前述（図１参照）と同様のものについては、前述と同一符号を付して、または符号の後に「Ｂ」を付して詳述を省略する。
たとえば、図８に示した例では、チャネル領域（平行対向電極ＴＦＴ領域）５Ｂにおいて、ドレーン電極４Ｂの外側の平行電極肢が、内側の平行電極肢よりも長く設定されている。
この場合、ａ−Ｓｉ層２Ｂは、ドレーン電極４Ｂの外側の平行電極肢を含む領域にも残される。

実施の形態４．
また、図１においては、平行対向電極ＴＦＴ領域とともに、各電極３、４の周辺を含む領域にａ−Ｓｉ層２Ａを残したが、図９に示すように、チャネル領域（平行対向電極ＴＦＴ領域）５Ｃを除く領域においては、各電極３、４の真下のみにａ−Ｓｉ層２Ｃ（オーミックコンタクト層１２が介在されている）を残してもよい。

図９はこの発明の実施の形態４に係る薄膜トランジスタを模式的に示す平面図であり、前述（図１参照）と同様のものについては、前述と同一符号を付して、または符号の後に「Ｃ」を付して詳述を省略する。
この場合、コ字状電極部６、７において、ａ−Ｓｉ層２Ｃの除去領域８Ｃ、９Ｃは、前述（図１参照）の除去領域８、９よりも大きく設定される。

実施の形態５．
さらに、図１においては、１個のコ字状電極部６および２個の平行電極肢を有するソース電極３と、２個のコ字状電極部７および３個の平行電極肢を有するドレーン電極４を用いたが、櫛歯数は任意に設定することができ、いずれの場合も前述と同等の作用効果を奏することは言うまでもない。

すなわち、ソース電極３は、一端を共有して互いに接続されたＭ（Ｍは自然数）個のコ字状電極部６と、コ字状電極部６からチャネル領域（平行対向電極ＴＦＴ領域）内に延長されたＭ＋１個の平行電極肢とを有し、また、ドレーン電極４は、一端を共有して互いに接続されたＭ＋１個のコ字状電極部７と、コ字状電極部７からチャネル領域（平行対向電極ＴＦＴ領域）内に延長されたＭ＋２個の平行電極肢とを有していればよい。

図１０はこの発明の実施の形態５に係る薄膜トランジスタを模式的に示す平面図であり、前述（図１参照）と同様のものについては、前述と同一符号を付して、または符号の後に「Ｄ」を付して詳述を省略する。
たとえば、図１０においては、ソース電極３Ｄが３個のコ字状電極部６および４個の平行電極肢を有し、ドレーン電極４Ｄが４個のコ字状電極部７および５個の平行電極肢を有し、チャネル領域５Ｄに８個の平行対向電極ＴＦＴが構成された場合の構成例を示している。

実施の形態６．
なお、上記実施の形態１〜５では、薄膜トランジスタに注目して説明したが、前述のように、上記薄膜トランジスタを表示装置および表示装置用駆動回路に適用してもよい。
この場合、たとえば液晶表示装置を駆動するために一体集積形成される駆動回路のドライブＴＦＴのリーク電流を低減することができ、ａ−Ｓｉ−ＴＦＴを使用したＴＦＴ−ＬＣＤ駆動回路（ゲート駆動回路またはデータ駆動回路）の電荷保持特性を向上させることができる。

同様に、Ｏ（有機：ｏｒｇａｎｉｃ）ＬＥＤ（Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ−Ｄｉｏｄｅ）装置に適用した場合にも、ａ−Ｓｉ−ＴＦＴを使用したＯＬＥＤ駆動回路の電荷保持特性を向上させることができる。
さらに、上記薄膜トランジスタは、表示装置のどの回路部に用いられてもよく、大電流が要求されない画素部に用いられてもよい。

この発明の実施の形態１に係る薄膜トランジスタを模式的に示す平面図である。 この発明の実施の形態１に係る薄膜トランジスタを模式的に示す断面図である。 この発明の実施の形態１に係る薄膜トランジスタの製造方法の第１ステップを示す平面図である。 この発明の実施の形態１に係る薄膜トランジスタの製造方法の第２ステップを示す平面図である。 この発明の実施の形態１に係る薄膜トランジスタの製造方法の第３ステップを示す平面図である。 この発明の実施の形態１に係る薄膜トランジスタの製造方法の第４ステップを示す平面図である。 この発明の実施の形態１に係る薄膜トランジスタの効果を説明するための特性図である。 この発明の実施の形態３に係る薄膜トランジスタを模式的に示す平面図である。 この発明の実施の形態４に係る薄膜トランジスタを模式的に示す平面図である。 この発明の実施の形態５に係る薄膜トランジスタを模式的に示す平面図である。 従来の薄膜トランジスタを模式的に示す平面図である。

符号の説明

１、１Ｄ ゲート電極、１ａ 段差部、２Ａ〜２Ｄ ａ−Ｓｉ層（アモルファスシリコン層、真性半導体層、ｉ・ａ−Ｓｉ層）、３、３Ｄ ソース電極（第１の電極）、４、４Ｂ、４Ｄ ドレーン電極（第２の電極）、５Ａ〜５Ｄ チャネル領域（平行対向電極ＴＦＴ領域）、６、６Ｄ、７、７Ｄ コ字状電極部、８、８Ｃ、９、９Ｃ 除去領域、１０ ガラス基板（絶縁基板）、１１ ゲート絶縁層、１２ オーミックコンタクト層（低抵抗半導体層、ｎ^＋ａ−Ｓｉ層）。

Claims (4)

1. 絶縁基板上に形成されたゲート電極と、前記ゲート電極上に前記ゲート絶縁膜を介して配置された真性半導体層と、前記真性半導体層上に低抵抗半導体層を介して配置されソース電極およびドレーン電極となる第１および第２の電極と、を有する薄膜トランジスタであって、
   前記薄膜トランジスタのチャネル領域は、前記ソース電極および前記ドレーン電極が互いに対向配置された櫛歯状の平行電極肢を有し、
   前記第１の電極は、一端を共有して互いに接続されたＭ（Ｍは自然数）個のコ字状電極部と、前記Ｍ個のコ字状電極部から前記チャネル領域内に延長されたＭ＋１個の平行電極肢とを有し、
   前記第２の電極は、一端を共有して互いに接続されたＭ＋１個のコ字状電極部と、前記Ｍ＋１個のコ字状電極部から前記チャネル領域内に延長されたＭ＋２個の平行電極肢とを有し、
   前記第１および第２の電極のコ字状電極部および平行電極肢の全体は、前記ゲート電極の平面と重畳されており、
   前記真性半導体層は、
   前記第１の電極のコ字状電極部の内側と前記第２の電極の平行電極肢の先端部との間の除去領域と、前記第２の電極のコ字状電極部の内側と前記第１の電極の平行電極肢の先端部との間の除去領域と、において完全に除去され、
   前記第１および第２の電極の各平行電極肢を含む前記チャネル領域と、少なくとも前記第１および第２の電極と前記ゲート電極とが平面的に重なる領域と、に形成され、
   前記低抵抗半導体層は、前記真性半導体層と前記第１および第２の電極との重畳部に形成され、
   前記ゲート電極は、周辺端部に段差部を有し、
   前記真性半導体層および前記低抵抗半導体層は、前記段差部と前記第１および第２の電極との交差領域に対応するように、前記段差部の上部に位置する前記ゲート絶縁膜を覆うように形成されたことを特徴とする薄膜トランジスタ。
2. 前記真性半導体層および前記低抵抗半導体層は、アモルファスシリコン層からなることを特徴とする請求項１に記載の薄膜トランジスタ。
3. 請求項１または請求項２に記載の薄膜トランジスタを用いたことを特徴とする表示装置。
4. 請求項１または請求項２に記載の薄膜トランジスタを用いたことを特徴とする表示装置用駆動回路。

Images