CN102237412B - 图像显示装置及其制造方法 - Google Patents

图像显示装置及其制造方法 Download PDF

Info

Publication number
CN102237412B
CN102237412B CN201110104600.9A CN201110104600A CN102237412B CN 102237412 B CN102237412 B CN 102237412B CN 201110104600 A CN201110104600 A CN 201110104600A CN 102237412 B CN102237412 B CN 102237412B
Authority
CN
China
Prior art keywords
thin
electrode
insulating film
region
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110104600.9A
Other languages
English (en)
Other versions
CN102237412A (zh
Inventor
丰田善章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Panasonic Intellectual Property Corp of America
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Japan Display Central Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd, Japan Display Central Inc filed Critical Panasonic Liquid Crystal Display Co Ltd
Publication of CN102237412A publication Critical patent/CN102237412A/zh
Application granted granted Critical
Publication of CN102237412B publication Critical patent/CN102237412B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种能在减小薄膜晶体管的光漏电流的同时提高像素的开口率的图像显示装置。在基板上具有多个薄膜晶体管的图像显示装置，其中，具有：在所述基板上形成的多条栅极线；以及与所述栅极线交叉的多条漏极线，所述薄膜晶体管是底栅型，与沟道区域重叠的区域具有从所述基板侧顺次层叠栅电极、栅极绝缘膜、半导体层的层叠构造，具有在所述沟道区域的沟道宽度方向上在所述栅电极的两端侧形成的、被除去了该栅极绝缘膜的一对除去区域，在将所述沟道区域中的沟道宽度方向的所述栅电极的宽度设为W，并将被所述一对除去区域所夹的、所述沟道宽度方向的所述栅极绝缘膜的宽度设为R时，满足R≥W。

Description

图像显示装置及其制造方法
技术领域
本发明涉及图像显示装置及其制造方法，特别涉及能提高像素的开口率的图像显示装置及其制造方法。
背景技术
在现有的液晶显示装置中，包括非自发光型的液晶显示面板和从背面侧照射该液晶显示面板的背光灯单元。在液晶显示面板上，针对每个像素形成薄膜晶体管，对于在显示区域内形成为矩阵状的每个像素，配置用于在1个帧期间保持显示用数据(影像信号)的保持电容和控制向该保持电容写入影像信号的薄膜晶体管。在这样构成的液晶显示面板中，在薄膜晶体管的栅电极上连接有栅极线，并且在漏电极上连接有用于输入影像信号的影像信号线(漏极线)，基于来自栅极线的导通(on)信号来读入从漏极线供给的影像信号，使保持电容保持该影像信号。
但是，已知在现有的液晶显示装置中，通过来自背光灯单元的背光灯光，即使在薄膜晶体管截止(off)时电荷也从保持电容漏出。作为减小该漏电流对图像显示的影响的方法，谋求保持电容的大型化。另一方面，根据近年来的高画质化以及高精细化的期望，有减小一个像素所占面积的倾向，伴随着该像素面积的缩小，期望降低保持电容，减小薄膜晶体管中的漏电流。
作为减小薄膜晶体管的截止电流即漏电流的技术，例如有专利文献1中记载的技术。在该专利文献1中记载的技术中，在底栅型的薄膜晶体管中，在栅电极和源/漏电极之间具有层间绝缘膜，在沟道区域中，在层间绝缘膜上形成沟槽，成为半导体层的多晶硅层与栅极绝缘膜/层间绝缘膜/高浓度半导体层/源漏电极相接而形成的结构。在该专利文献1记载的技术中，由于在层间绝缘膜的侧面部形成的半导体层起到补偿(offset)的作用，所以通过漏极端的电场缓和而减小截止电流、即漏电流。
专利文献1：日本特开2004-193248号公报
在专利文献1记载的技术中，成为在栅电极的内侧形成半导体层的结构，成为该栅电极遮挡背光灯光直接照射在半导体层上的结构，所以伴随着背光灯光照射薄膜晶体管的漏电流、即光漏(ホトリ一ク)电流有可能减小。但是，在考虑了栅电极以及半导体层的加工尺寸偏差等时，栅电极有必要形成得比半导体层的宽度大，像素的开口率有可能降低。
特别是在便携用终端中搭载的液晶显示装置中，期望在有限的框体大小内的高精细化，一个像素尺寸变小。与此相对，薄膜晶体管等的尺寸由于加工精度和驱动能力所以在像素内的大小受限，期望专有面积较小的薄膜晶体管。
发明内容
鉴于这些问题而提出本发明，本发明的目的在于提供一种能在减小薄膜晶体管的光漏电流的同时提高像素的开口率的图像显示装置。
(1)为了解决上述课题，本发明提供一种在基板上具有多个薄膜晶体管的图像显示装置，其中，具有：在所述基板上形成的多条栅极线；以及与所述栅极线交叉的多条漏极线，所述薄膜晶体管是底栅型，沟道区域具有从所述基板侧顺次层叠了栅电极、栅极绝缘膜、半导体层的层叠构造，具有在所述沟道区域的沟道宽度方向上形成、并且在所述栅电极的两端侧形成的该栅极绝缘膜被除去的一对除去区域，在将所述沟道区域中的沟道宽度方向的所述栅电极的宽度设为W，并将被所述一对除去区域所夹的、所述沟道宽度方向的所述栅极绝缘膜的宽度设为R时，满足R≥W。
(2)为了解决上述课题，本发明提供一种在基板上具有多个薄膜晶体管的图像显示装置的制造方法，其中包含以下工序：在基板上形成包含栅电极的栅极线；在所述栅电极上形成栅极绝缘膜；在所述栅极绝缘膜上形成非单晶硅膜；对所述栅极绝缘膜进行加工，在所述栅极绝缘膜上形成一对开口部，所述开口部具有与所述栅电极的延伸方向平行地形成的至少一个边缘部，并且以在平面上隔着所述栅电极的方式相对配置所述绝缘部，并且被配置在所述沟道区域的沟道宽度方向上；以及在非单晶硅膜上形成漏电极以及源电极，并且将所述栅极绝缘膜作为掩膜对在所述开口部内露出的栅电极进行蚀刻。
根据本发明，半导体层不从栅电极露出就能缩小栅电极的面积，因此能够减小薄膜晶体管的光漏电流并且能提高像素的开口率。此外，通过抑制光漏电流以及提高开口率，能够廉价地制造高对比度的液晶显示装置。
附图说明
图1是用于说明作为本发明的实施方式1的图像显示装置的一例的液晶显示装置的概要结构的图。
图2是用于说明本发明的实施方式1的图像显示装置的像素结构的平面图。
图3是用于说明构成本发明的实施方式1的图像显示装置中的周边电路的自举(bootstrap)电路的概要结构的平面图。
图4是图2所示的C-C’线及D-D’线以及图3的E-E’线的剖面图。
图5是图3所示的A-A’线以及B-B’线的剖面图。
图6是用于说明本发明的实施方式1的液晶显示装置中的像素用以及周边电路用的薄膜晶体管的制造方法的图。
图7是用于说明本发明的实施方式1的液晶显示装置中的像素用以及周边电路用的薄膜晶体管的制造方法的图。
图8是用于说明本发明的实施方式1的液晶显示装置中的像素用以及周边电路用的薄膜晶体管的制造方法的图。
图9是用于说明本发明的实施方式2的图像显示装置中的像素结构的平面图。
图10是用于说明构成本发明的实施方式2的图像显示装置中的周边电路的自举电路的概要结构的平面图。
图11是图9所示的F-F’线以及G-G’线以及图10所示的H-H’线的剖面图。
图12是图10所示的J-J’线以及K-K’线以及H-H’线的剖面图。
图13是用于说明本发明的实施方式2的液晶显示装置中的像素用的薄膜晶体管的制造方法的图。
图14是用于说明本发明的实施方式2的液晶显示装置中的像素用的薄膜晶体管的制造方法的图。
图15是用于说明本发明的实施方式2的液晶显示装置中的像素用的薄膜晶体管的制造方法的图。
图16是用于说明本发明的实施方式2的液晶显示装置中的像素用的薄膜晶体管的制造方法的图。
图17是用于说明本发明的实施方式2的液晶显示装置中的像素用的薄膜晶体管的制造方法的图。
图18是用于说明本发明的实施方式2的液晶显示装置中的像素用的薄膜晶体管的制造方法的图。
图19是用于说明本发明的实施方式2的液晶显示装置中的周边电路用的薄膜晶体管的制造方法的图。
图20是用于说明本发明的实施方式2的液晶显示装置中的周边电路用的薄膜晶体管的制造方法的图。
图21是用于说明本发明的实施方式2的液晶显示装置中的周边电路用的薄膜晶体管的制造方法的图。
图22是本发明的实施方式3的图像显示装置、即液晶显示装置的剖面图。
图23是用于说明使用了本发明的实施方式4的图像显示装置、即有机发光二极管的图像显示装置的概要结构的图。
图24是用于说明本发明的实施方式4的图像显示装置、即OLED显示装置中的像素的结构的图。
图25是用于说明本发明的实施方式4的图像显示装置、即OLED显示装置的概要结构的剖面图。
图26是用于说明本发明的另一实施方式的图像显示装置中的薄膜晶体管的概要结构的平面图。
图27是用于说明本发明的另一实施方式的图像显示装置中的薄膜晶体管的概要结构的平面图。
图28是用于说明本发明的另一实施方式的图像显示装置中的薄膜晶体管的概要结构的剖面图。
图29是用于说明本发明的另一实施方式的图像显示装置中的薄膜晶体管的概要构结构剖面图。
图30是用于说明现有的图像显示装置中的薄膜晶体管的概要结构的平面图。
符号说明
SUB 1：第1基板；SUB2：第2基板；GT：栅电极；
GL：栅极线；GI：绝缘膜；AS、PS：半导体层；
DL：漏极线；DT：漏电极；JC：连接部；ST：源电极；
DR：驱动电路；Cst：保持电容；BSC：自举电路；
DDR：影像信号驱动电路(漏极驱动器)；GDR：扫描信号驱动电路(栅极驱动器)；SIG1、SIG2：布线；AR：显示区域；
TFT、TFT1～3：薄膜晶体管；PX：像素电极；
PIX：像素；CT：公共电极；GIM：绝缘膜(栅极绝缘膜)的除去区域；
INM：层间绝缘膜的除去区域；REG：抗蚀剂；
CNT：接触层；IN：层间绝缘膜；IN1：绝缘膜(覆盖层)；
CIN：顶盖绝缘膜；CL：公共线；TH：接触孔；
PD：垫部；BM：黑色矩阵；CF：彩色滤光片；
LC：液晶；PL：偏光板；ORI：配向膜；OLED：发光层；
PW：电源线；SG：密封玻璃；SP：垫片；DS：干燥剂
具体实施方式
下面，使用附图说明应用了本发明的实施方式。但是，在下面的说明中，对相同结构要素赋予相同符号并省略重复的说明。
<实施方式1>
<整体结构>
图1是用于说明作为本发明的实施方式1的图像显示装置的一例的液晶显示装置的概要结构的图。以下，基于图1说明实施方式1的液晶显示装置的整体结构。其中，图中所示的X、Y分别表示X轴、Y轴。此外，在下面的说明中，将在显示区域内形成的、对各像素供给影像信号(漏极信号)的影像信号线记为漏极线，将供给用于控制各像素的薄膜晶体管的导通/截止的扫描信号(栅极信号)的扫描信号线记为栅极线。进而，在以下的说明中，对在TN方式的液晶显示装置中应用本发明的情况进行说明，但也能在VA方式以及IPS方式等的液晶显示装置中应用。
实施方式1的液晶显示装置具有液晶显示面板，该液晶显示面板包括：由透明基板构成的第1基板；由形成有彩色滤光片和黑色矩阵并与第1基板相对配置的透明基板构成的第2基板；以及以第1基板和第2基板夹持的未图示的液晶层。通过与成为该液晶显示面板的光源的未图示的背光灯单元(背光灯装置)进行组合来构成液晶显示装置。此外，第1基板和第2基板的固定以及液晶的密封，是在第2基板的周边部用环状涂布的密封材料来固定，也密封液晶的结构。此外，第2基板比第1基板面积小，使第1基板的至少1个边部露出。在该第1基板的边部上形成用于输入外部信号的端子部，例如成为经由公知的软性印刷电路板等从外部装置输入显示信号的结构。此外，在实施方式1的液晶显示装置中，在封入了液晶的区域内形成显示像素(下面略记为像素)PIX的区域，是图1中虚线所示的显示区域AR。因此，即使是封入液晶的区域内，不形成像素PIX而与显示无关的区域也不成为显示区域AR。另外，在以下的说明中，在液晶显示面板的说明中也记为液晶显示装置。
此外，作为第1基板以及第2基板，一般使用例如公知的玻璃基板作为基底材料，但是不限定于玻璃基板，也可以是石英玻璃或塑料(树脂)那样的其它绝缘性基板。例如，若使用石英玻璃则能提高处理温度，因此能使后述的薄膜晶体管TFT的栅极部的绝缘膜(栅极绝缘膜)致密化，所以能提高可靠性。另一方面，在使用塑料(树脂)基板时，能提供重量轻、耐冲击性优越的液晶显示装置。
在实施方式1的液晶显示装置中，如图1所示，在第1基板的液晶侧的面即显示区域AR内，形成在X方向上延伸且在Y方向上平行设置的扫描信号线(栅极线)GL。此外，形成在Y方向上延伸且在X方向上平行设置的影像信号线(漏极线)DL。以漏极线DL和栅极线GL围住的矩形状的区域构成形成像素PIX的区域，由此，各像素PIX在显示区域AR内配置为矩阵状。各像素PIX具备根据来自栅极线GL的扫描信号来控制导通/截止的薄膜晶体管TFT、经由该导通的薄膜晶体管TFT从漏极线DL被供给影像信号的像素电极、和用于在像素电极中将作为影像信号而供给的电荷保持1帧期间的保持电容Cst。此外，也具有在第2基板上形成的、被供给公共信号的公共电极，该公共信号相对于影像信号的电位具有成为基准的电位。
在像素电极和公共电极之间、即第1基板和第2基板之间产生电场，通过该电场来驱动液晶的分子。但是，本发明也能应用于称为IPS方式(包含IPS-Pro方式)或横电场方式的液晶显示装置，所述IPS方式是在第1基板上形成像素电极和公共电极，在第1基板的主面上产生具有平行的分量的电场，通过该电场来驱动液晶的分子。这样的液晶显示装置公知能进行所谓广角显示，以当未在液晶上施加电场时将光透过率设为最小(黑色显示)，通过施加电场来提高光透过率的常黑(Normally black)显示方式来进行显示。另外，本发明不限定于TN方式或IPS方式的液晶显示装置，也能应用于VA方式的液晶显示装置等非发光型的图像显示装置、或有机EL显示装置等自发光型的图像显示装置。
此外，在实施方式1的液晶显示装置中，在第1基板上的图中上部形成影像信号驱动电路(漏极驱动器)DDR，在第1基板上的图中左侧形成扫描信号驱动电路(栅极驱动器)GDR。另外，在以下的说明中，在没有必要特别区别漏极驱动器DDR和栅极驱动器GDR时，简单记为驱动电路(驱动器)。
此外，各漏极线DL以及各栅极线GL在其端部分别越过密封材料而延伸，漏极线DL分别连接在漏极驱动器DDR的输出端子上，栅极线GL分别连接在栅极驱动器GDR的输出端子上。此外，漏极驱动器DDR以及栅极驱动器GDR的各输入以例如用金属薄膜形成的布线分别与未图示的端子部连接，成为输入显示数据的结构。
但是，虽然在实施方式1的液晶显示装置中构成为在第1基板上形成漏极驱动器DDR以及栅极驱动器GDR，但不限定于此。例如，也可以在由半导体芯片构成的半导体装置中形成漏极驱动器以及栅极驱动器，在第1基板上搭载该半导体芯片。此外，例如可以使以输送胶带(tape carrier)方式或COF(ChipOn Film)方式形成的半导体装置的一边连接在第1基板上。
<像素的结构>
图2是用于说明本发明的实施方式1的图像显示装置的像素结构的平面图。以下，基于图2详细地说明实施方式1的像素结构。但是，为了使说明简单，在图2中仅表示第1基板并且省略公知的配向膜等。此外，能够通过公知的光刻法(photolithography)技术形成各薄膜，所以省略其形成方法的详细说明。
如图2所示，在显示区域AR内，在每个被邻接的一对漏极线DL和邻接的一对栅极线GL围住的区域中分别形成独立的像素电极PX，成为像素的区域。另外，作为像素电极PX，一般是例如由ITO(Indium-Tin-Oxide)的透明导电材料构成的平面状的电极。通过这样的构成，在实施方式1的液晶显示装置中成为将像素形成为矩阵状的结构。此外，在实施方式1的液晶显示装置中，与栅极线GL同层形成的公共线CL与该栅极线GL平行地形成。
此外，在与栅极线GL的一部分重叠的部位，作为将非单晶硅作为半导体层的结构，形成有例如由非晶硅(amorphous silicon)构成的半导体层AS。该半导体层AS是薄膜晶体管TFT的半导体层。另外，形成半导体层AS的非单晶硅不限定于非晶硅，如后所述，也可以是低温多晶硅或微结晶硅等。而且，在图中Y方向上伸展的漏极线DL的一部分上具有向薄膜晶体管TFT侧延伸的延伸部(连接部)JC，该延伸部JC与半导体层AS上形成的薄膜晶体管TFT的漏电极DT连接。此外，漏极线DL经由后述的绝缘膜(栅极绝缘膜)与栅极线GL以及公共线CL交叉。此外，在形成漏极线DL以及漏电极DT时同时形成的源电极ST在半导体层AS上与漏电极DT相对，并且具有从半导体层AS上向像素区域侧延伸的延伸部。该延伸部构成为经由接触孔TH到达与像素电极PX连接的垫部(pad)PD。这里，在实施方式1中，以经由绝缘膜重叠形成的垫部PD和公共线CL来形成保持电容Cst。
此外，在实施方式1的薄膜晶体管TFT中，在以虚线所示的区域中形成绝缘膜的除去区域GIM、即未形成在栅电极GT和半导体层AS之间形成的绝缘膜的区域。该绝缘膜的除去区域GIM成为夹着半导体层AS而形成的结构，即从图中上下夹着形成半导体层AS的区域中的栅极线GL的结构。此时，在实施方式1的除去区域GIM中，如后详细叙述，在除去区域GIM的边缘部内相对侧、即形成栅电极的一侧，沿着该除去区域GIM的边缘部形成栅电极。通过这样的结构，能将栅电极的向Y方向的突出量设为与半导体层AS同等程度的突出量，能够以比图30所示的现有的薄膜晶体管小的间隔来形成与该栅极线GL邻接配置的公共线CL和栅极线GL的间隔、即栅极线GL和该像素的像素电极的间隔、以及在Y方向上邻接的像素的像素电极和栅极线GL的间隔。进而，能将栅极线GL和保持电容Cst之间的距离形成得比以往小。其结果，能够增加有限的区域即漏极线DL和栅极线GL包围的像素区域内的像素电极PX的占有面积，一方面减小漏电流，一方面提高开口率。
<周边电路的结构>
图3是用于说明构成本发明的实施方式1的图像显示装置中的周边电路的自举电路的概要结构的平面图，以下，基于图3说明实施方式1的周边电路。
如图3所示，实施方式1的自举电路BSC是公知的电路结构，第1薄膜晶体管TFT1的栅电极GT与源电极ST经由布线SIG1和接触孔TH进行电连接，第1信号被输入。该第1薄膜晶体管TFT1的漏电极DT经由信号布线SIG2与第2薄膜晶体管TFT2的栅电极GT以及第3薄膜晶体管TFT3的源电极ST连接。此时，第2信号被输入第3薄膜晶体管TFT3的栅电极GT，并且漏电极DT被输入接地电位。此外，第2薄膜晶体管TFT2的源电极ST连接在高电位侧并且连接在未图示的电容器的一端，该电容器的另一端侧与该薄膜晶体管TFT2的栅电极GT连接。另一方面，第2薄膜晶体管TFT2的漏电极DT连接在基准电位上。构成以这样的结构形成的自举电路BSC的薄膜晶体管TFT1～3如后所述，成为与图30所示的现有的薄膜晶体管同样的结构。
<薄膜晶体管的结构>
然后，在图4中表示图2的C-C’线以及D-D’线以及E-E’线的剖面图、在图5中表示图3的A-A’线以及B-B’线的剖面图，下面，基于图4以及图5，详细说明在实施方式1的像素区域中形成的薄膜晶体管TFT和在周边电路区域中形成的薄膜晶体管TFT1～3。但是，图4(a)表示图2的C-C’线的剖面图，图4(b)表示图2的D-D’线的剖面图，图4(c)表示图3的E-E’线的剖面图，图5(a)表示图3的A-A’线的剖面图，图5(b)表示图3的B-B’线的剖面图。此外，薄膜晶体管TFT、TFT1～3构成为将栅极线GL作为栅电极的所谓逆交错结构的MIS(Metal Insulator Semiconductor)结构的晶体管。此外，MIS结构的晶体管通过其偏压的施加而以漏电极DT和源电极ST交替的方式进行驱动，但在本说明书中，为了方便，将与漏极线DL连接的一侧称为漏电极DT，将与像素电极PX连接的一侧称为源电极ST。
如图4(b)以及图5(b)所示，在实施方式1的液晶显示装置中的薄膜晶体管TFT、TFT1～3中，在第1基板SUB1的表面上，为了防止从第1基板SUB1向薄膜晶体管TFT混入Na(钠)或K(钾)等离子，形成了成为底层的未图示的绝缘膜。作为该绝缘膜，能够使用例如从第1基板SUB1侧顺次层叠了由氮化硅(SiN)等构成的层和由一氧化硅(SiO)等构成的层的结构的薄膜，但不限定于此。
在该绝缘膜的上层形成栅极线GL，在实施方式1的液晶显示装置中，将该栅极线GL的一部分作为栅电极GT来使用。在包含成为该栅电极GT的区域的栅极线GL的上层，覆盖该栅极线GL地形成绝缘膜(栅极绝缘膜)GI。此时，在薄膜晶体管TFT、TFT1～3的形成区域中，绝缘膜GI作为该薄膜晶体管TFT、TFT1～3的栅极绝缘膜而起作用。在该绝缘膜GI的上表面，在薄膜晶体管TFT、TFT1～3的形成区域中，在与作为栅电极GT而起作用的栅极线GL重叠的位置形成了由非晶硅薄膜构成的半导体层AS。在该半导体层AS的图中上表面侧形成了凹部(蚀刻区域)。
在除去该凹部的半导体层AS的至少上表面上形成接触层CNL。该接触层CNL是掺杂了例如高浓度的n型杂质的高浓度杂质层(n+层)。接触层CNL具有降低源电极ST或漏电极DT和沟道区域的连接电阻的效果。在该接触层CNL的图中上表面上，隔着凹部相对配置漏电极DT和源电极ST，该漏电极DT与由铝等或其合金等构成的导电性的金属薄膜形成的漏极线DL连接，该源电极ST与像素电极PX连接。为了保护该薄膜晶体管，在包含漏电极DT、源电极ST、以及半导体层AS的上层的第1基板SUB1的上表面即薄膜晶体管TFT、TFT1～3的上层的全表面上形成由无机材料即氮化硅(SiN)膜等构成的未图示的保护膜。另外，在本实施方式中，虽然是仅在半导体层的上表面形成接触层CNL的结构，但是不限定于此，也可以是在例如半导体层的上表面以及侧面上形成接触层CNL的结构。
此时，从图4(a)以及图5(a)可以明确，在实施方式1的薄膜晶体管中，在显示区域内形成的像素用的薄膜晶体管TFT和显示区域的外侧区域中形成的周边电路用的薄膜晶体管TFT1～3中，在漏电极DL和源电极ST相对的方向、即与栅极长度方向正交的栅极宽度方向上，像素用的薄膜晶体管TFT和周边电路用的薄膜晶体管TFT1～3的栅电极GT成为不同的形状。即，在像素用的薄膜晶体管TFT中的栅电极GT中，沿着形成该栅电极GT的栅极线GL延伸方向，以至少隔着该栅极线(包含栅电极GT)GL的方式，形成除去了绝缘膜GI以及栅极线GL的一部分的区域、即除去区域GIM。在该一对除去区域GIM所夹的区域中，形成包含薄膜晶体管TFT的半导体区域的结构，在构成栅电极GT的栅极线GL上重叠的半导体层AS的栅极宽度方向的宽度即图4(a)中的左右方向的半导体层AS的宽度，形成得比栅电极GT以及绝缘膜GI的宽度小。即在薄膜晶体管TFT的沟道区域中，在将沟道宽度方向的栅电极宽度设为W、将绝缘膜(栅极绝缘膜)GI的宽度设为R、将半导体层AP的宽度设为H时，成为满足R＞H、W＞H的结构。此时，如后详细叙述那样，由于将绝缘膜(栅极绝缘膜)GI作为掩膜来对栅电极GT进行蚀刻，所以也满足R≥W。此外，在实施方式1的液晶显示装置中，如图5(a)所示，周边电路用的薄膜晶体管TFT1～3与现有的薄膜晶体管是同样的结构。
此外，在形成周边电路的薄膜晶体管内，在将从源电极ST延伸的布线SIG2与从栅电极GT延伸的布线SIG1进行电连接的位置，如图4(c)所示，在绝缘膜GI上形成接触孔TH，在该接触孔TH的形成区域中，在布线SIG1的上层形成布线SIG2，所以布线SIG1与布线SIG2电连接。
这样，在实施方式1的液晶显示装置中，在像素用的薄膜晶体管TFT内，在半导体层AS上重叠形成的绝缘膜GI以及栅极线GL上，形成除去了该绝缘膜GI以及栅极线GL的除去区域GIM，由此，半导体层不从栅电极突出而将栅电极的面积形成得较小，在减小光漏电流的同时提高开口率。其结果，能够提高液晶显示装置的对比度。
<制造方法的说明>
然后，在图6～图8中表示用于说明本发明的实施方式1的液晶显示装置中的像素以及周边电路用的薄膜晶体管的制造方法的图。下面，基于图6～图8说明实施方式1的薄膜晶体管的制造方法。其中，图6～图8的(a)～(b)分别与前述的图4同样地，表示图2以及图3的C-C’线、D-D’线以及E-E’线的剖面图。此外，除了与除去区域的形成相关的工序之外的其它工序与现有的液晶显示装置的制造方法相同，因此，在以下的说明中，对与除去区域的形成相关的工序详细地进行说明。
工序1.(图6)
在第1基板SUB1的上表面侧(液晶侧)的面上，如图6(a)～(c)所示，通过公知的工序形成包含由铝(例如厚度150nm)构成的栅电极DT部分的栅极线GL以及从栅电极DT延伸的布线SIG1等。然后，通过公知的CVD工序，如图6(a)(b)所示，将由氮化硅构成的绝缘膜(例如厚度300nm)GI、成为半导体层AS的非晶硅层(例如厚度200nm)以及成为接触层CNT的高浓度非晶硅层(例如厚度30nm)连续成膜。进而，通过公知的光蚀刻工序，将高浓度非晶硅层和非晶硅层的层叠膜加工为岛状，形成半导体层AS和接触层CNT。此时，如图6(c)所示，在布线SIG1的上层仅形成绝缘膜GI。
工序2.(图7)
然后，在第1基板SUB1的全表面上形成了抗蚀剂之后，如图(7)所示，形成用于形成接触孔的抗蚀剂图案REG，该接触孔用于将与从经由绝缘膜GI形成的源电极ST延伸的布线SIG1以及该源电极ST同层形成的未图示的导电层、和与从漏电极DT延伸的布线SIG2以及该漏电极DT同层形成的未图示的导电层进行电连接。此时的抗蚀剂图案如图7(b)所示，以对于漏电极DT和源电极ST的相对方向、即D-D’方向覆盖非晶硅层的方式，并且如图7(a)所示，对于C-C’方向比非晶硅层的宽度小地对抗蚀剂进行图案成型。
工序3.(图8)
然后，如图8(a)～(c)所示，将抗蚀剂图案REG作为掩膜对高浓度非晶硅层即接触层CNT和非晶硅层即半导体层AS进行蚀刻。此时，首先，通过进行各向同性蚀刻，相对于抗蚀剂缩小加工接触层CNT以及半导体层AS。即，如图8(c)所示，在C-C’线方向即栅极宽度方向上，接触层CNT以及半导体层AS被缩小得比抗蚀剂图案REG的宽度小。然后，如图8(a)所示，通过各向异性蚀刻将抗蚀剂图案REG作为掩膜并蚀刻除去绝缘膜(栅极绝缘膜)GI。在该绝缘膜GI的蚀刻时，如图8(c)所示，开口(形成)接触孔TH，该接触孔用于对来自薄膜晶体管TFT1的栅电极GT的布线SIG1和来自漏电极DT的布线SIG2进行电连接。此时，如图8(b)所示，对于D-D’线方向，由于通过抗蚀剂REG覆盖接触层CNT以及绝缘膜GI，所以不进行蚀刻加工。
工序4.(图4)
然后，在除去了抗蚀剂REG之后，通过公知的源/漏电极的形成工序，形成由铝薄膜构成的膜厚为500nm的源电极ST以及漏电极DT、以及同层的源极线SL及漏极线DL等。此时，在实施方式1中，由于栅电极GT和源电极ST以及漏电极DT以相同材料即铝薄膜形成，所以在图4(a)中所示的C-C’剖面上，也将绝缘膜(栅极绝缘膜)GI作为掩膜，对栅电极GT进行蚀刻除去。之后，将源/漏电极ST、DT作为掩膜对接触层CNT进行蚀刻除去，并且通过在半导体层AS形成凹部，得到图4(a)～(c)的结构。另外，对于构成图3中所示的自举电路BSC的薄膜晶体管TFT1～3，在将以高浓度非晶硅层形成的接触层CNT、和以非晶硅层形成的半导体层AS构成的各层叠膜加工成岛状之后，以覆盖薄膜晶体管TFT1～3全体的方式形成抗蚀剂REG，由此能得到图5(a)、(b)的结构。该薄膜晶体管TFT1～3的形成工序是公知的工序。
这样，在使用了相同的抗蚀掩膜REG对本发明的非晶硅层(包含高浓度非晶硅层)即接触层CNT以及半导体层AS和绝缘膜GI进行了加工之后，将绝缘膜GI作为掩膜对栅电极GT进行加工，并且将接触层CNT以及半导体层AS在薄膜晶体管TFT的栅极宽度方向上比抗蚀掩膜缩小地进行加工。其结果，能够在比栅电极GT更内侧形成薄膜晶体管TFT的栅极宽度方向的半导体层AS，并且能够缩小栅电极GT的面积。因此，能够兼顾因来自背光灯的光照射而导致的光漏电流的减小和像素的开口率的提高。
此时，在绝缘膜(栅极绝缘膜)GI的除去工序中，通过对来自栅电极GT的布线SIG1和来自漏电极DT的布线SIG2的接触孔TH进行开口，就能够在不增加处理工序数的情况下直接使两者接触，也能够实现周边电路的窄框化。
<实施方式2>
图9是用于说明本发明的实施方式2的图像显示装置中的像素结构的平面图，图10是用于说明构成本发明的实施方式2的图像显示装置中的周边电路的自举电路的概要结构的平面图，以下，基于图9以及图10，说明实施方式2的图像显示装置、即液晶显示装置的像素及周边电路。实施方式2的液晶显示装置仅薄膜晶体管TFT的结构不同，其他结构是与实施方式1同样的结构。因此，在以下的说明中，详细地说明薄膜晶体管TFT的结构。此外，实施方式2的薄膜晶体管TFT是使用了多晶硅作为半导体层PS的结构，而且是在作为沟道层的半导体层PS的横侧即端部形成接触层CNT的共面型(coplanar)的薄膜晶体管。
如图9所示，在实施方式2的液晶显示装置的显示区域中配置的薄膜晶体管TFT中，也在与栅极线GL的一部分重叠的部位形成由多晶硅构成的半导体层PS。该半导体层PS是薄膜晶体管TFT的半导体层(沟道层)。而且，在图中Y方向上伸展的漏极线DL的一部分上具有向薄膜晶体管TFT侧延伸的延伸部(连接部)JC，该延伸部JC与在半导体层PS上形成的薄膜晶体管TFT的漏电极DT连接。此外，漏极线DL经由后述的绝缘膜(栅极绝缘膜)以及层间绝缘膜，与栅极线GL以及公共线CL交叉。此外，在形成漏极线DL以及漏电极DT时同时形成的源电极ST经由半导体层PS与漏电极DT相对，并且，具有从在半导体层PS的侧面形成的接触层向像素区域侧延伸的延伸部。该延伸部构成为到达经由接触孔TH与像素电极PX连接的垫部PD。这里，在实施方式2中，也以经由绝缘膜(栅极绝缘膜)以及层间绝缘膜重叠而形成的垫部PD和公共线CL来形成保持电容Cst。
此外，在实施方式2的薄膜晶体管TFT中，在以细线表示的区域中形成绝缘膜的除去区域GIM，该绝缘膜的除去区域GIM是未形成在栅电极GT和半导体层PS之间形成的绝缘膜的区域。该绝缘膜的除去区域GIM以隔着半导体层PS的方式形成。即成为从图中上下夹着形成半导体层PS的区域中的栅极线GL的结构。此外，在实施方式2中，成为在以虚线表示的区域中形成层间绝缘膜的除去区域INM的结构，该层间绝缘膜的除去区域INM是未形成层间绝缘膜的区域。特别是在实施方式2的薄膜晶体管TFT中，在源电极和漏电极相对配置的区域中形成除去了层间绝缘膜的除去区域INM，并且在绝缘膜的除去区域GIM的形成区域中也形成该除去区域INM。因此，从图9可以明确，在实施方式2的薄膜晶体管TFT中，与除去了层间绝缘膜的区域INM重叠地形成除去了绝缘膜(栅极绝缘膜)的区域GIM。此时，在实施方式2的除去区域GIM中，也如后面详细叙述的一样，在除去区域GIM的边缘部内相对侧、即形成栅电极的一侧，沿着该除去区域GIM的边缘部形成栅电极。通过成为这样的结构，在实施方式2的薄膜晶体管TFT中，也能将栅电极的向Y方向的突出量设为与半导体层PS相同程度的突出量，能够以比图30所示的现有的薄膜晶体管小的间隔来形成与该栅极线GL邻接配置的公共线CL和栅极线GL的间隔、即栅极线GL和该像素的像素电极的间隔以及在Y方向上邻接的像素的像素电极和栅极线GL的间隔。进而，也能以小距离来形成栅极线GL和保持电容Cst之间的距离。其结果，能够使有限的区域即漏极线DL和栅极线GL围住的像素区域内的像素电极PX的占有面积增加，能够在减小漏电流的同时提高开口率。
另一方面，如图10所示，实施方式1的自举电路BSC的各薄膜晶体管TFT1～3也具备由多晶硅构成的半导体层PS。在该薄膜晶体管TFT1～3中也形成除去了层间绝缘膜的除去区域INM，隔着该除去区域INM相对配置源电极和漏电极。
<薄膜晶体管的详细结构>
然后，在图11中表示图9的F-F’线及G-G’线以及图10的H-H’线的剖面图，在图12中表示图10的J-J’线、K-K’线以及H-H’线的剖面图，以下，基于图11以及图12，详细说明在实施方式2中的像素区域中形成的薄膜晶体管TFT和在周边电路区域中形成的薄膜晶体管TFT1～3。图11(a)表示图9的F-F’线的剖面图，图11(b)表示图9的G-G’线的剖面图，图11(c)表示图10的H-H’线的剖面图，图12(a)表示图10的J-J’线的剖面图，图12(b)表示图10的K-K’线的剖面图，图12(c)表示图10的H-H’线的剖面图。
如图11(b)以及图12(b)所示，在实施方式2的薄膜晶体管TFT、TFT1～3中，也在第1基板SUB1的液晶侧面上形成的未图示的绝缘膜(底膜)的上层形成栅极线GL，使用该栅极线GL的一部分作为栅电极GT。在包含成为该栅电极GT的区域的栅极线GL的上层，覆盖该栅极线GL地形成绝缘膜(栅极绝缘膜)GI。特别是在实施方式2的薄膜晶体管TFT、TFT1～3中，在绝缘膜GI的上层形成层间绝缘膜IN，在薄膜晶体管TFT、TFT1～3的形成区域中，形成到达向沟道宽度方向延伸的绝缘膜GI的凹部。此时，从该凹部的边缘部沿着侧壁部以及底部形成半导体层PS，在该半导体层PS的端部、即层间绝缘膜IN的上表面的相对的位置上形成接触层CNT。此外，在半导体层PS的上表面以及接触层CNT的一部分上表面上，形成一氧化硅构成的绝缘膜、即顶盖绝缘膜CIN。在该接触层CNL的图中上表面上，相对地配置漏电极DT和源电极ST，该漏电极DT与以导电性的金属薄膜形成的漏极线DL连接，该源电极ST与像素电极PX连接。为了保护该薄膜晶体管，在包含漏电极DT、源电极ST、以及半导体层AS的上层的第1基板SUB1的上表面即薄膜晶体管TFT、TFT1～3的上层的全表面上形成以无机材料及氮化硅(SiN)膜等构成的未图示的保护膜。
此时，从图11(a)以及图12(a)可以明确，在实施方式2的薄膜晶体管中，在显示区域内形成的像素用的薄膜晶体管TFT和显示区域的外侧区域内形成的周边电路用的薄膜晶体管TFT1～3中，在漏电极DL和源电极ST相对的方向、即与栅极长度方向正交的栅极宽度方向上，像素用的薄膜晶体管TFT和周边电路用的薄膜晶体管TFT1～3的栅电极GT成为不同的形状。即，在像素用的薄膜晶体管TFT中的栅电极GT中，沿着形成该栅电极GT的栅极线GL的延伸的方向，至少夹着该栅极线(包含栅电极GT)GL，形成除去了绝缘膜GI和栅极线GL的一部分的区域即除去区域GIM。特别是在实施方式2中，在除去了层间绝缘膜IN的除去区域INM内形成除去区域GIM，在一对除去区域GIM所夹的区域内包含薄膜晶体管TFT的半导体区域。此时，在构成栅电极GT的栅极线GL上重叠的半导体层AS的栅极宽度方向的半导体层PS的宽度、即图11(a)中的左右方向的宽度，形成得比栅电极GT以及绝缘膜GI的宽度小。此外，在实施方式2的液晶显示装置中，如图12(a)所示，周边电路用的薄膜晶体管TFT1～3是与现有的薄膜晶体管同样的构造。
此外，在形成周边电路的薄膜晶体管内，在将从源电极ST延伸的布线SIG2和从栅电极GT延伸的布线SIG1进行电连接的部位，如图11(c)以及图12(c)所示，在绝缘膜GI以及层间绝缘膜IN上形成接触孔TH，在该接触孔TH的形成区域中，在布线SIG1的上层形成布线SIG2，所以布线SIG1与布线SIG2进行电连接。
这样，在实施方式2的液晶显示装置中，在像素用的薄膜晶体管TFT内，通过在重叠在半导体层PS上而形成的绝缘膜GI以及层间绝缘膜IN以及栅极线GL上形成除去了该绝缘膜GI以及栅极线GL的除去区域GIM，使得半导体层不从栅电极突出，较小地形成栅电极的面积，减小光漏电流并且提高开口率。其结果，能够提高液晶显示装置的对比度。
<制造方法的说明>
然后，图13～图18是用于说明本发明的实施方式2的液晶显示装置中的像素用的薄膜晶体管的制造方法的图。图19～图21是用于说明本发明的实施方式2的液晶显示装置中的周边电路用的薄膜晶体管的制造方法的图，以下，基于图13～图21说明实施方式2的薄膜晶体管的制造方法。图13～图21的(a)～(b)分别与前述的图11以及图12同样，表示图9以及图10的F-F’线、G-G’线、H-H’线、J-J’线、K-K’线的剖面图。此外，除了与除去区域INM、GIM的形成相关的工序之外的其它工序也与现有的液晶显示装置的制造方法相同，因此，在以下的说明中详细地说明与除去区域INM、GIM的形成相关的工序。
首先，基于图13～图18说明实施方式2的像素用的薄膜晶体管的制造方法。
工序1-1.(图13)
首先，如图13(a)～(c)所示，在成为第1基板SUB1的玻璃基板上，通过公知的工序形成由铝(例如膜厚150nm)构成的栅电极GT以及同层的布线。然后，通过公知的CVD工序，将由例如膜厚100nm的一氧化硅构成的绝缘膜(栅极绝缘膜)GI、由例如膜厚500nm的氮化硅构成的层间绝缘膜IN、例如膜厚30nm的高浓度非晶硅层(之后成为接触层CNT)进行连续成膜。
工序1-2.(图14)
然后，如图14(a)～(c)所示，通过公知的光致干蚀刻(photo dry etching)工序将高浓度非晶硅层CNT以及层间绝缘膜IN加工成锥状，在层间绝缘膜IN上形成到达绝缘膜(栅极绝缘膜)GI的凹部。此时，由于以一氧化硅形成的绝缘膜(栅极绝缘膜)GI与以氮化硅形成的层间绝缘膜IN蚀刻率不同，所以可以在残留下绝缘膜(栅极绝缘膜)GI的状态下对层间绝缘膜IN进行加工。通过该工序，如图14(a)所示，从高浓度非晶硅层CNT贯通层间绝缘膜IN，形成到达绝缘膜GI的层间绝缘膜IN的除去区域INM。
工序1-3.(图15)
然后，如图15(a)～(c)所示，通过公知的CVD工序，将例如膜厚50nm的非晶硅层在凹部成膜之后，通过公知的激光退火法对非晶硅层进行结晶化，形成成为半导体层的多晶硅层PS和成为接触层的低电阻的高浓度多晶硅层CNT。
工序1-4.(图16)
然后，如图16(a)～(c)所示，通过公知的CVD工序形成由一氧化硅构成的顶盖绝缘膜CIN，在通过公知的光致(photo)工序对抗蚀剂REG进行了图案成型之后，通过公知的蚀刻工序将顶盖绝缘膜CIN以及多晶硅层PS加工为岛状，形成薄膜晶体管TFT的半导体区域。此时，在顶盖绝缘膜CIN上实施侧面蚀刻，在图16(a)的F-F’剖面上多晶硅层PS的表面被加工为露出来，在图16(b)的G-G’剖面上高浓度多晶硅层CNT的表面被加工为露出来。
工序1-5.(图17)
然后，如图17(a)～(c)所示，将抗蚀剂REG以及层间绝缘膜IN作为掩膜，如图17(c)的F-F’剖面所示，对绝缘膜(栅极绝缘膜)GI进行蚀刻除去。此时，如图17(c)的H-H’剖面所示，在绝缘膜(栅极绝缘膜)GI上开口接触孔TH，该接触孔TH用于对来自栅电极GT的布线SIG1和来自漏电极DT的布线SIG2进行电连接。
工序1-6.(图18)
然后，如图18(a)～(c)所示，在除去了抗蚀剂之后，通过公知的工序，形成由例如膜厚500nm的铝构成的源电极ST、漏电极DT、以及从源电极ST或漏电极DT延伸的各布线(包含源极线SL以及漏极线DL)。此时，由于栅电极GT和源电极ST以及漏电极DT由相同材料构成，所以如图18(a)的F-F’剖面所示，栅电极GT将绝缘膜(栅极绝缘膜)GI作为掩膜被刻蚀除去。之后，将栅电极ST以及漏电极DT以及顶盖绝缘膜CIN作为掩膜，蚀刻除去多晶硅层PS以及高浓度多晶硅层CNT，由此得到了图11(a)～(c)所示的薄膜晶体管TFT的构造。
然后，基于图19～图21说明实施方式2的周边电路用的薄膜晶体管TFT1～3的制造方法。下面说明的周边电路用的薄膜晶体管TFT1～3与前述的像素用的薄膜晶体管TFT的形成同时进行。此外，由于到多晶硅层PS的形成为止与像素用的薄膜晶体管TFT的形成相同，所以基于图13～图15适宜地进行其说明。
工序2-1.(图13)
首先，与像素用的薄膜晶体管TFT的工序1-1同样，在成为第1基板SUB1的玻璃基板上通过公知的工序形成由例如膜厚150nm的铝构成的栅电极GT。然后，通过公知的CVD工序，将例如膜厚100nm的一氧化硅构成的绝缘膜(栅极绝缘膜)GI、例如膜厚500nm的氮化硅构成的层间绝缘膜IN、例如膜厚30nm的高浓度非晶硅层进行连续成膜。
工序2-2.(图14、图15)
进而，与像素用的薄膜晶体管TFT的工序1-2同样，将高浓度非晶硅层CNT以及层间绝缘膜IN加工为锥状，形成凹部。之后，在该凹部形成了例如膜厚50nm的非晶硅层之后，通过激光退火法等对非晶硅层进行结晶，由此形成多晶硅层PS和低阻抗的高浓度多晶硅层CNT。
工序2-3.(图19)
然后，如图19(a)～(c)所示，通过公知的CVD工序形成由一氧化硅构成的顶盖绝缘膜CIN。然后，在通过公知的光致工序对抗蚀剂REG进行了图案成型之后，如图19(a)(b)所示，通过公知的蚀刻工序将顶盖绝缘膜CIN以及多晶硅层PS加工为岛状。此时，如图19(a)的J-J’剖面所示，抗蚀掩膜REG形成为覆盖层间绝缘膜IN的除去区域INM。进而，对顶盖绝缘膜CIN实施侧面蚀刻，如图19(a)的J-J’剖面所示，顶盖绝缘膜CIN被加工为比层间绝缘膜IN的除去区域INM更内侧即比除去区域INM形成得小。
工序2-4.(图20)
然后，如图20(a)～(c)所示，通过将抗蚀剂REG以及层间绝缘膜IN作为掩膜而蚀刻除去绝缘膜(栅极绝缘膜)，如图20(c)的H-H’剖面所示，开口接触孔TH，该接触孔TH用于将从栅电极GT延伸的布线SIG1和从漏电极DT延伸的布线SIG2进行电连接。
工序2-5.(图21)
然后，如图21(a)～(c)所示，在除去了抗蚀剂REG之后，通过公知的工序形成由例如膜厚500nm的铝构成的源电极ST及漏电极DT以及同层的布线。此时，如图21(a)的J-J’剖面所示，由于绝缘膜(栅极绝缘膜)GI未被蚀刻除去，所以薄膜晶体管TFT3的栅电极GT未被除去。之后，通过将顶盖(cap)绝缘膜CIN及源电极ST以及漏电极DT作为掩膜，将多晶硅层PS以及高浓度多晶硅层CNT蚀刻除去，得到图12所示的实施方式2的电路用的薄膜晶体管TFT1～3的构造。
如以上说明的那样，在实施方式2的薄膜晶体管中也和实施方式1相同，在使用相同抗蚀掩膜对多晶硅层PS和绝缘膜(栅极绝缘膜)GI进行了加工之后，将绝缘膜(栅极绝缘膜)GI作为掩膜对栅电极GT进行加工。因此，由于能够在比半导体层即多晶硅层PS上重叠形成的栅电极GT更内侧形成半导体层PS，并且能够缩小栅电极GT的面积，所以能够兼顾因来自背光灯的光照射而导致的光漏电流的减小和像素的开口率的提高。
此外，在实施方式2中，通过在由多晶硅构成的半导体层PS上形成沟道，能够提高薄膜晶体管TFT、TFT1～3的性能。进而，由于在栅极线GL和漏极线DL之间具有层间绝缘膜IN，所以能够降低这些布线间的寄生电容，能够提高薄膜晶体管TFT、TFT1～3的耐压。因此，能够得到液晶显示装置的高速驱动化和提高合格率这样特别的效果。
另外，在实施方式2中，也可以使用一氧化硅膜和氮化硅膜的层叠膜来代替一氧化硅膜，作为绝缘膜(栅极绝缘膜)GI。特别是，如果使用氮化硅膜作为绝缘膜(栅极绝缘膜)GI，就能有效防止第1基板SUB1内的杂质扩散侵入到绝缘膜(栅极绝缘膜)GI中，能够得到可以抑制薄膜晶体管TFT的特性变动的特别的效果。
此外，在实施方式2中，非晶硅的结晶法可以是基于热退火的固相成长法，也可以是热退火和激光退火的组合。此外，可以使用PECVD或反应热CVD来直接成膜多晶硅。通过使用PECVD或反应热CVD等直接成膜法，能够简化制造工序，提高生产率。此外，作为半导体层PS，可以是粒径从20nm到100nm左右的微结晶硅，也可以是硅和锗的化合物。通过使用硅和锗的化合物，能够提高薄膜晶体管TFT的性能。
<实施方式3>
图22是本发明的实施方式3的液晶显示装置的剖面图，特别表示使用了形成有实施方式1的薄膜晶体管的第1基板的TN方式的液晶显示装置。但是，本发明不限定于TN方式的液晶显示装置，也能应用于与TN方式一样在不同的基板上形成像素电极与公共电极的VA方式或IPS方式的液晶显示装置。另外，除了在第1基板SUB1的显示区域内形成的薄膜晶体管TFT之外的其它结构成为与现有的液晶显示装置同样的结构。
如图22所示，实施方式3的液晶显示装置是玻璃基板(第2基板)SUB2与实施方式1的玻璃基板(第1基板)SUB1夹持液晶LC的结构，该玻璃基板SUB2上形成有黑色矩阵BM、彩色滤光片CF、绝缘膜(覆盖层)IN1、公共电极CT以及配向膜ORI，在两片玻璃基板SUB1、SUB2的两侧分别形成偏光板PL。
在该实施方式3中的液晶显示装置中，也在与像素对应的位置上形成的彩色滤光片CF之间形成黑色矩阵BM，该黑色矩阵BM成为遮挡来自漏极线等的形成区域的光泄漏的结构。根据这样的结构，如果在像素电极PX和公共电极CT之间施加从漏极线DL发送的信号电压，则液晶的配向状态根据该电压而变化，控制来自背光灯的光，由此显示图像。另外，可以将实施方式2的薄膜晶体管用在像素用的薄膜晶体管中。
如图22所示，通过使用应用了本发明的像素用的薄膜晶体管，能够缩小形成有接触孔的保持电容的区域和半导体区域的间隔，因此能够提高开口率。
<实施方式4>
图23是用于说明使用了本发明的实施方式4的图像显示装置即有机发光二极管的图像显示装置的概要结构的图。下面，基于图23说明实施方式4的图像显示装置。使用了实施方式4的有机发光二极管(OLED)的图像显示装置(以下，简记为OLED图像显示装置)是底部发光型，除了薄膜晶体管的结构之外的其它结构和现有的相同。因此，在下面的说明中，详细说明薄膜晶体管的结构。
实施方式4的图像显示装置、即有机EL显示装置包括第1基板和与该第1基板相对配置的密封玻璃，该第1基板上形成有机EL膜以及驱动该有机EL膜的薄膜晶体管等。第1基板和密封玻璃用密封材料固定，并且第1基板和密封玻璃之间保持真空。在第1基板的相对面一侧，如图23所示，具备在Y方向上延伸、在X方向平行设置的供给影像信号的漏极线DL。此外，具备在X方向上延伸、在Y方向平行设置的供给扫描信号的栅极线GL。该漏极线DL和栅极线GL围住的区域成为像素的区域，在各像素区域(以下记为像素)PIX中形成发出R(红)、G(绿)、B(蓝)的光的有机EL膜(OLED层)OLED。各像素在图23中的X方向以及Y方向排列为矩阵状，形成像素的区域成为像素区域(显示区域)。此外，具备与漏极线DL邻接形成的、向有机EL膜供给驱动电流的电源线PW。
此外，在第1基板上形成用于向漏极线DL供给影像信号(漏极信号)的影像信号驱动电路(漏极驱动器)DDR和向栅极线GL供给扫描信号(栅极信号)的扫描信号驱动电路(栅极驱动器)GDR。这些漏极驱动器DDR以及栅极驱动器GDR的输出分别与超出密封材料延伸到像素区域的外侧的漏极线DL以及栅极线GL连接。此外，实施方式4的漏极驱动器DDR具有对电源线PW供给的电源，其输出与超出密封材料材延伸到像素区域外侧的电源线PW连接。
此外，如图23所示，实施方式4的OLED显示装置的各像素PIX具备：具备有机EL膜的发光层OLED、控制供给到该发光层OLED的电流即发光层(OLED)的发光量的第2薄膜晶体管TFT2、在第2薄膜晶体管TFT2的漏极-栅极端子间并联连接的保持电容Cst、以及将至少1帧的影像信号写入该保持电容Cst的第1薄膜晶体管TFT1。
<像素结构>
图24是用于说明本发明的实施方式4的图像显示装置即OLED显示装置中的像素的结构的图。图24中表示的第1薄膜晶体管TFT1的结构是与前述的实施方式1的薄膜晶体管TFT同样的结构。因此，图24中表示的C-C’线以及D-D’以及E-E’线的剖面图是图4所示的剖面图。下面，基于图24以及图4来详细说明实施方式4的OLED显示装置的像素结构。
如图24所示，在实施方式4的OLED的显示装置中，也针对由相邻的一对的漏极线DL和相邻的一对栅极线GL围住的每个区域形成分别独立的像素电极PX，成为具有未图示的发光层OLED的像素的区域。在与栅极线GL的一部分重叠的部位，形成由例如非晶硅构成的半导体层AS。另外，半导体层AS不限定于非晶硅，也可以是低温多晶硅或微结晶硅等。而且，在图中Y方向上延伸的漏极线DL的一部分上，具有向第1薄膜晶体管TFT1侧延伸的延伸部，该延伸部与在半导体层AS上形成的第1薄膜晶体管TFT1的漏电极DT连接。此外，在漏极线DL以及漏电极DT形成时同时形成的源电极ST在半导体层AS上与漏电极DT相对，并且具有从半导体层AS上向第2薄膜晶体管TFT2侧延伸的延伸部。该延伸部经由接触孔TH1与第2薄膜晶体管TFT2的栅电极电连接。
第2薄膜晶体管TFT2的栅电极GT的一部分经由未图示的绝缘膜与像素电极PX重叠，在该重叠区域中形成在第2薄膜晶体管TFT2的漏极-栅极端子间并联的保持电容Cst。此外，在图中Y方向上延伸的电源线PW的一部分上，具有在第2薄膜晶体管TFT2侧延伸的延伸部，该延伸部与在半导体层AS上形成的第2薄膜晶体管TFT2的源电极ST连接。在半导体层AS上和源电极ST相对的漏电极DT，与在未图示的绝缘膜的上层形成的、以ITO等公知的透明电极材料形成的像素电极PX经由接触孔TH2连接。
在实施方式4的第1薄膜晶体管TFT1中，也在以虚线表示的区域中形成绝缘膜的除去区域GIM、即没有形成在栅电极GT和半导体层AS之间形成的绝缘膜的区域。绝缘膜的除去区域GIM夹着半导体层AS和栅极线GL而形成，即从图中上下夹着形成有半导体层AS的区域中的栅极线GL。此时，在实施方式4的除去区域GIM中，在除去区域GIM的边缘部内相对侧即形成栅电极的一侧，沿着该除去区域GIM的边缘部形成栅电极。通过这样的结构，能将栅电极向Y方向的突出量设为与半导体层AS相同程度的突出量，以比现有的薄膜晶体管小的间隔来形成与该栅极线GL邻接配置的像素电极PX和栅极线GL的间隔。其结果，能够增加有限的区域、即漏极线DL和栅极线GL围住的像素区域内的像素电极PX的占有面积，能够减小第1薄膜晶体管TFT1的漏电流，并且提高像素的开口率。
图25是用于说明本发明的实施方式4的图像显示装置即OLED显示装置的概要结构的剖面图。图25中表示的薄膜晶体管是对发光层OLED中流过的电流量进行控制的驱动用的第2薄膜晶体管TFT2。
如图25所示，实施方式4的OLED显示装置在第1基板SUB 1和密封玻璃SG之间的区域内形成像素，通过垫片SP保持为预定间隔。此外，由于在发光层OLED中使用的发光材料具有在湿度方面非常弱的性质，所以在实施方式4中在密封玻璃SG的内侧即像素的形成侧配置公知的干燥剂DS。此外，在第1基板SUB1的上表面侧(像素的形成侧)形成栅电极GT以及栅极线GL，在其上层形成绝缘膜(栅极绝缘膜)GI。在该绝缘膜GI的上层形成岛状的半导体层AS，夹着在该半导体层AS上形成的凹部而形成接触层CNT，在该接触层CNT上分别层叠漏电极DT以及源电极ST，形成第2薄膜晶体管TFT2。在从该第2薄膜晶体管TFT2的源电极ST延伸的延伸部上电连接有通过透明导电部件即ITO形成的像素电极PX，在其上层形成包含有机EL膜的发光层OLED，在其上层形成公共电极CT，连接在未图示的公共线上。此外，在第2薄膜晶体管TFT2的上层，在除去像素电极PX的形成区域的区域中形成层间绝缘膜IN。
这样，实施方式4的OLED显示装置成为在第1基板SUB 1侧取出来自发光层OLED的光的底部发光型的结构，所以通过缩小栅电极GT的面积来提高像素的开口率，能够实现OLED显示装置的高对比度化。本实施方式，即使在应用了实施方式2的薄膜晶体管时也能得到同样的效果。
另外，虽然在本发明的实施方式1～4的图像显示装置中，是薄膜晶体管的形成区域中的绝缘膜(栅极绝缘膜)GI的除去区域GIM的沟道长度方向的长度比半导体层AS、PS的形成区域大的结构，但是，如图26所示，也可以是除去区域GIM的沟道长度方向的长度比半导体层AS、PS的形成区域小的结构。进而，如图27所示，可以在整个像素区域中形成除去区域GIM，这时，由于除去了整个像素区域的绝缘膜(栅极绝缘膜)GI，所以能够取得提高像素的透过率并进一步提高对比度的效果。
进而，在实施方式1～4中，源电极、漏电极、以及栅电极GT的材料可以是Ti、TiW、TiN、W、Cr、Mo、Ta、Nb等金属或这些金属的合金。
以上，基于所述发明的实施方式具体说明了本发明者的发明，但是本发明不限定于所述发明的实施方式，在不脱离其主旨的范围内能够进行各种变更。

Claims (6)

1.一种在基板上具有多个薄膜晶体管的图像显示装置，其特征在于，
具有：
在所述基板上形成的多条栅极线；以及
与所述栅极线交叉的多条漏极线，
所述薄膜晶体管是底栅型，与沟道区域重叠的区域具有从所述基板侧顺次层叠了栅电极、栅极绝缘膜、半导体层的层叠构造，具有在所述沟道区域的沟道宽度方向上且在所述栅电极的两端侧形成的被除去了该栅极绝缘膜的一对除去区域，
在将所述沟道区域中的沟道宽度方向的所述栅电极的宽度设为W，并将被所述一对除去区域所夹的、所述沟道宽度方向的所述栅极绝缘膜的宽度设为R时，满足R≥W，
在将所述沟道区域中的沟道宽度方向的所述半导体层的宽度设为H时，所述沟道宽度方向的所述栅极绝缘膜的宽度R满足R>H，
所述沟道区域中的沟道宽度方向的所述半导体层的宽度H和所述沟道区域中的沟道宽度方向的所述栅电极的宽度W满足W>H。
2.根据权利要求1所述的图像显示装置，其特征在于，
源电极以及漏电极包含在所述半导体层的上层形成的金属膜，所述源电极以及漏电极和所述栅电极包含相同的薄膜材料。
3.根据权利要求1所述的图像显示装置，其特征在于，
源电极与漏电极重叠的区域具有从所述基板侧顺次层叠了所述栅极绝缘膜、层间绝缘膜、非单晶硅膜、金属膜的层叠构造，
所述半导体层分别与所述栅极绝缘膜及所述层间绝缘膜以及所述非单晶硅膜相接而形成，
所述栅电极上部的所述层间绝缘膜被加工为锥状，
所述源电极以及漏电极和所述栅电极由相同的薄膜材料构成。
4.一种在基板上具有多个薄膜晶体管的图像显示装置的制造方法，其特征在于，包含以下工序：
在基板上形成包含栅电极的栅极线；
在所述栅电极上形成栅极绝缘膜；
在所述栅极绝缘膜上形成非单晶硅膜；
对所述栅极绝缘膜进行加工，在所述栅极绝缘膜上形成一对开口部，所述开口部具有与所述栅电极的延伸方向平行地形成的至少一个边缘部，并且以在平面上隔着所述栅电极的方式相对配置所述边缘部，并且被配置在沟道区域的沟道宽度方向上；以及
在非单晶硅膜上形成漏电极以及源电极，并且将所述栅极绝缘膜作为掩膜对在所述开口部内露出的栅电极进行蚀刻，
在将所述沟道区域中的沟道宽度方向的所述栅电极的宽度设为W，并将被所述一对除去区域所夹的、所述沟道宽度方向的所述栅极绝缘膜的宽度设为R时，满足R≥W，
具有将抗蚀剂作为掩膜对所述非单晶硅膜进行侧面蚀刻而形成半导体层的工序，
在将沟道宽度方向的所述半导体层的宽度设为H，并将所述沟道宽度方向的所述栅极绝缘膜的宽度设为R时，形成满足R>H的所述半导体层，
所述沟道区域中的沟道宽度方向的所述半导体层的宽度H和所述沟道区域中的沟道宽度方向的所述栅电极的宽度W满足W>H。
5.根据权利要求4所述的图像显示装置的制造方法，其特征在于，
具有在所述栅极绝缘膜上形成接触孔的工序，
在形成所述漏电极以及所述源电极时，将和所述漏电极以及所述源电极一起形成的同层的布线与和所述栅极线同层的布线进行电连接。
6.根据权利要求4或5所述的图像显示装置的制造方法，其特征在于，具有以下工序：
在所述栅极绝缘膜的上层形成层间绝缘膜；
将抗蚀剂作为掩膜，对所述层间绝缘膜进行加工；以及
将所述加工后的层间绝缘膜作为掩膜，对所述栅极绝缘膜进行加工。
CN201110104600.9A 2010-04-22 2011-04-22 图像显示装置及其制造方法 Active CN102237412B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010098486A JP5638833B2 (ja) 2010-04-22 2010-04-22 画像表示装置及びその製造方法
JP2010-098486 2010-04-22

Publications (2)

Publication Number Publication Date
CN102237412A CN102237412A (zh) 2011-11-09
CN102237412B true CN102237412B (zh) 2014-03-12

Family

ID=44815040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110104600.9A Active CN102237412B (zh) 2010-04-22 2011-04-22 图像显示装置及其制造方法

Country Status (3)

Country Link
US (1) US8436358B2 (zh)
JP (1) JP5638833B2 (zh)
CN (1) CN102237412B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5404289B2 (ja) * 2009-10-05 2014-01-29 株式会社ジャパンディスプレイ 表示パネル
KR102023295B1 (ko) 2012-06-15 2019-09-19 소니 주식회사 표시 장치, 반도체 장치 및 표시 장치의 제조 방법
CN102790064B (zh) * 2012-07-26 2015-04-08 北京京东方光电科技有限公司 一种传感器及其制造方法
CN103178119B (zh) * 2013-03-25 2015-07-29 京东方科技集团股份有限公司 阵列基板、阵列基板制备方法以及显示装置
TWI539592B (zh) * 2014-05-22 2016-06-21 友達光電股份有限公司 畫素結構
US10777587B2 (en) * 2016-09-02 2020-09-15 Sharp Kabushiki Kaisha Active matrix substrate and display device provided with active matrix substrate
CN108091690A (zh) * 2016-11-22 2018-05-29 北京小米移动软件有限公司 薄膜晶体管、阵列玻璃基板及液晶面板
US10825839B2 (en) * 2016-12-02 2020-11-03 Innolux Corporation Touch display device
CN107256870A (zh) * 2017-06-09 2017-10-17 京东方科技集团股份有限公司 一种阵列基板及制作方法、柔性显示面板、显示装置
KR102510397B1 (ko) * 2017-09-01 2023-03-16 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 디스플레이 장치
KR102583621B1 (ko) * 2017-12-08 2023-09-26 엘지디스플레이 주식회사 표시장치 및 그 제조방법
CN114690486A (zh) * 2018-05-08 2022-07-01 群创光电股份有限公司 电子设备
KR20220015829A (ko) * 2020-07-31 2022-02-08 엘지디스플레이 주식회사 화소 및 이를 포함하는 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6747288B2 (en) * 2000-03-08 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN1680992A (zh) * 2004-04-06 2005-10-12 Lg.菲利浦Lcd株式会社 具有驱动电路的液晶显示器件及其制造方法
CN101165907A (zh) * 2006-10-20 2008-04-23 株式会社日立显示器 图像显示装置及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61225869A (ja) * 1985-03-29 1986-10-07 Seiko Instr & Electronics Ltd 薄膜トランジスタ装置とその製造方法
JP2715521B2 (ja) * 1989-02-15 1998-02-18 カシオ計算機株式会社 薄膜トランジスタの製造方法
JPH0887031A (ja) * 1994-09-16 1996-04-02 Hitachi Ltd 液晶表示装置
JPH0992838A (ja) * 1995-09-26 1997-04-04 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法
JP2988399B2 (ja) * 1996-11-28 1999-12-13 日本電気株式会社 アクティブマトリクス基板
US6501094B1 (en) * 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
JP2000171834A (ja) * 1998-10-02 2000-06-23 Hitachi Ltd 液晶表示装置とその製造方法
US6261880B1 (en) * 1999-05-24 2001-07-17 Chi Mei Electronics Corp Process for manufacturing thin film transistors
JP2002314088A (ja) * 2001-04-13 2002-10-25 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板の製造方法及び当該方法により製造された薄膜トランジスタアレイ基板を用いた液晶表示装置
JP4984369B2 (ja) * 2002-12-10 2012-07-25 株式会社ジャパンディスプレイイースト 画像表示装置及びその製造方法
JP2006251120A (ja) * 2005-03-09 2006-09-21 Seiko Epson Corp 画素構造、アクティブマトリクス基板、アクティブマトリクス基板の製造方法、電気光学装置、並びに電子機器
JP2008066537A (ja) * 2006-09-07 2008-03-21 Sharp Corp 薄膜トランジスタ基板の製造方法、薄膜トランジスタ基板、並びにその薄膜トランジスタ基板を備えた液晶表示装置及び検出装置
TWI343129B (en) * 2008-11-24 2011-06-01 Ind Tech Res Inst Thin film transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6747288B2 (en) * 2000-03-08 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN1680992A (zh) * 2004-04-06 2005-10-12 Lg.菲利浦Lcd株式会社 具有驱动电路的液晶显示器件及其制造方法
CN101165907A (zh) * 2006-10-20 2008-04-23 株式会社日立显示器 图像显示装置及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2004-193248A 2004.07.08

Also Published As

Publication number Publication date
US8436358B2 (en) 2013-05-07
CN102237412A (zh) 2011-11-09
JP5638833B2 (ja) 2014-12-10
JP2011228560A (ja) 2011-11-10
US20110260168A1 (en) 2011-10-27

Similar Documents

Publication Publication Date Title
CN102237412B (zh) 图像显示装置及其制造方法
US10903367B2 (en) Semiconductor device
JP6181093B2 (ja) 液晶表示装置アレイ基板及びその製造方法
KR101138624B1 (ko) 표시 장치
US10439010B2 (en) Display device
US8502945B2 (en) Array substrate of fringe field switching mode liquid crystal display panel and method of manufacturing the same
KR101929834B1 (ko) 박막 트랜지스터 기판, 이를 갖는 액정 표시 장치, 및 박막 트랜지스터 기판의 제조 방법
JP5384088B2 (ja) 表示装置
JP2018063348A (ja) 液晶表示パネルおよび液晶表示装置
TWI519879B (zh) 顯示面板及包含該顯示面板的顯示裝置
KR20100022762A (ko) 액정 표시 장치
US20070132902A1 (en) Lcd and method of manufacturing the same
TW201413355A (zh) 畫素結構及薄膜電晶體
US8124974B2 (en) Display device
WO2009125532A1 (ja) アクティブマトリクス基板及び液晶表示装置
WO2020211158A1 (zh) 显示面板和薄膜晶体管的制作方法
US20130106679A1 (en) Lcd panel and method of manufacturing the same
KR102062916B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR102068770B1 (ko) 프린지필드 스위칭모드 어레이기판 및 그 제조방법
JP2007017932A (ja) 表示基板、それの製造方法及びそれを有する表示装置
KR102059321B1 (ko) 액정 디스플레이 장치와 이의 제조방법
JP5685613B2 (ja) 表示装置
WO2021184542A1 (zh) 阵列基板及显示面板
JP2005215702A (ja) アクティブマトリクス型液晶表示装置
JP5593435B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Tokyo port xixinqiao Japan three chome 7 No. 1

Applicant after: JAPAN DISPLAY Inc.

Applicant after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Applicant before: Hitachi Displays, Ltd.

Applicant before: Panasonic Liquid Crystal Display Co.,Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: HITACHI DISPLAY CO., LTD. TO: JAPAN DISPLAY, INC.

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231011

Address after: Tokyo, Japan

Patentee after: JAPAN DISPLAY Inc.

Patentee after: PANASONIC INTELLECTUAL PROPERTY CORPORATION OF AMERICA

Address before: Tokyo port xixinqiao Japan three chome 7 No. 1

Patentee before: JAPAN DISPLAY Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.