JP2007017932A - 表示基板、それの製造方法及びそれを有する表示装置 - Google Patents

Abstract

【課題】駆動不良を防止することができる表示基板、それの製造方法及びそれを有する表示装置を提供する。
【解決手段】表示基板は、プラスチック基板、ゲート配線、ゲート絶縁膜、第１及び第２アクティブ層、データ配線及びドレイン配線を含む。第１及び第２アクティブ層は第１及び第２ゲート電極部にそれぞれ対応してゲート絶縁膜上に形成される。データ配線は第１アクティブ層上に形成された第１ソース電極部を有する第１データライン、及び第２アクティブ層に形成された第２ソース電極部を有する第２データラインを含む。ドレイン配線は、第１アクティブ層上に形成された第１ドレイン電極部及び第２アクティブ層上に形成された第２ドレイン電極部を有する。従って、プラスチック基板の変形によるミスアラインを考慮して一つの画素に二つのデータライン及び二つの薄膜トランジスタを形成することで駆動不良を防止することができる。
【選択図】図１

Description

本発明は表示基板、それの製造方法及びそれを有する表示装置に関する。

一般的に、移動通信端末機、デジタルカメラ、ノートブック、モニターなど多様な電子機器には画像を表示するための表示装置が具備される。表示装置としては電子機器の特性上平板形状を有する液晶表示装置または有機ＥＬなどが主に使用される。
液晶表示装置または有機ＥＬなどの表示装置は、複数の画素を独立的に駆動するための表示基板を含む。表示基板は絶縁基板及び絶縁基板上に形成された信号配線及び薄膜トランジスタなどの駆動素子を含む。

従来の表示基板は、硬質のガラス基板が絶縁基板で主に使用された。しかし、最近には製品の軽量化及び薄型化のために絶縁基板としてフレキシブルなプラスチック基板を使用する技術に対する研究が進行されている。

しかし、プラスチック基板を使用する場合、プラスチック基板上に信号配線及び薄膜トランジスタなどを形成する工程中にプラスチック基板が変形されミスアラインが生じるという問題が発生する。このようなミスアラインはプラスチック基板のサイズが大きくなるほど端部位領域でさらにひどく発生する。特に、アクティブ層のエッチングの後プラスチック基板が収縮されることにより、アクティブ層とソース電極またはドレイン電極が重畳されなくなってチャンネルオープンが発生する。これにより駆動不良が誘発されるという問題が発生される。

従って、本発明はこのような問題点を勘案したもので、本発明は駆動不良を防止することができる表示基板を提供する。
また、本発明は前記した表示基板の製造方法を提供する。
また、本発明は前記した表示基板を有する表示装置を提供する。

本願第１発明の一特徴による表示基板は、プラスチック基板、ゲート配線、ゲート絶縁膜、第１及び第２アクティブ層、データ配線及びドレイン配線を含む。前記ゲート配線は前記プラスチック基板上に形成され、ゲートライン、第１及び第２ゲート電極部を含む。前記ゲート絶縁膜は前記ゲート配線が形成された前記プラスチック基板上に形成される。前記第１及び第２アクティブ層は、前記第１及び第２ゲート電極部にそれぞれ対応して前記ゲート絶縁膜上に形成される。前記データ配線は、前記ゲート絶縁膜上に前記ゲートラインと交差されるように形成され、前記第１アクティブ層上に形成された第１ソース電極部を有する第１データライン、及び前記第１データラインと平行に形成され前記第２アクティブ層上に形成された第２ソース電極部を有する第２データラインを含む。前記ドレイン配線は、前記第１データラインと前記第２データラインとの間に形成され、前記第１アクティブ層上に形成された第１ドレイン電極部、及び前記第２アクティブ層上に形成された第２ドレイン電極部を有する。

上記の構成により、１つの画素において、第１データラインと第２データライン上に２つのＴＦＴトランジスタを構成する。そして、製造中における第１アクティブ層及び第２アクティブ層のずれに対して、これら左右２つのＴＦＴトランジスタにより補償しあう。よって、表示基板の駆動不良を減らすことができる。
本願第２発明は、第１発明において、望ましくは、前記第１アクティブ層は前記第１ソース電極部と前記第１ドレイン電極部の中央を中心に前記第１ソース電極部側に偏るように形成される。

第１アクティブ層は、第１ソース電極部を超えて左側に延在するように形成されているので、プラスチック基板の収縮に起因して第１アクティブ層が右側に移動しても、第１データライン上の第１薄膜トランジスタＴＦＴ１でのチャンネルオープンの発生を抑制することができる。従って、表示基板の左側端領域では左側に位置する第１薄膜トランジスタＴＦＴ１のみが正常に動作されるようになる。第２データライン上の第２薄膜トランジスタＴＦＴ２において動作不良が生じても第１薄膜トランジスタＴＦＴ１により動作不良を補償することができる。

また、本願第３発明は、第２発明において、前記第２アクティブ層は前記第２ソース電極部と前記第２ドレイン電極部の中央を中心に前記第２ソース電極側に偏るように形成される。
第２アクティブ層は第２ソース電極部を超えて右側に延在するように形成されているので、プラスチック基板の収縮によって第２アクティブ層が左側に移動されても、第２データライン上の第２薄膜トランジスタＴＦＴ２のチャンネルオープンは発生しない。従って、表示基板の右側端領域では右側に位置する第２薄膜トランジスタＴＦＴ２のみが正常的に動作されるようになる。第１データライン上の第１薄膜トランジスタＴＦＴ１において動作不良が生じても第２薄膜トランジスタＴＦＴ２により動作不良を補償することができる。

本願第４発明は、第１発明において、前記データ配線及びドレイン配線が形成された前記ゲート絶縁膜上に形成された保護膜と、前記保護膜上に形成された画素電極と、をさらに含むことを特徴とする表示基板を提供する。
本願第５発明は、第４発明において、前記ドレイン配線は、前記第１ドレイン電極部と前記第２ドレイン電極部が連結されたコンタクト部をさらに含むことを特徴とする表示基板を提供する。

本願第６発明は、第５発明において、前記コンタクト部は、前記第１ドレイン電極部と前記第２ドレイン電極部との間に位置することを特徴とする表示基板を提供する。
本願第７発明は、第５発明において、前記画素電極は、前記保護膜に形成されたコンタクトホールを通じて前記コンタクト部と電気的に連結されることを特徴とする表示基板を提供する。

本願第８発明は、第１発明において、前記プラスチック基板は、ベース基板と、前記ベース基板の上面と下面に形成されたバリア層と、を含むことを特徴とする表示基板を提供する。
本願第９発明は、第８発明において、前記ベース基板は、ポリエーテルサルホンＰＥＳ、ポリカーボネートＰＣ、ポリイミドＰＩ、ポリアクリレートＰＡ、ポリエチレン・ナフタレートＰＥＮ、及びポリエチレン・テレフタレートＰＥＴからなるグループのうち選択されたいずれか一つ以上を含むことを特徴とする表示基板を提供する。

本願第１０発明は、第８発明において、前記バリア層は、アクリル系樹脂からなることを特徴とする表示基板を提供する。
本願第１１発明は、第１発明において、前記第１及び第２アクティブ層は、非晶質シリコンからなる半導体層と、前記半導体層上に形成され、ｎ型不純物が高濃度でドーピングされた非晶質シリコンからなるオームコンタクト層と、を含むことを特徴とする表示基板を提供する
本願第１２発明の一特徴による表示基板の製造方法は、プラスチック基板上にゲートライン、第１及び第２ゲート電極部を含むゲート配線を形成する段階、前記ゲート配線が形成された前記プラスチック基板上にゲート絶縁膜を形成する段階、前記第１及び第２ゲート電極部にそれぞれ対応されるように前記ゲート絶縁膜上に第１及び第２アクティブ層を形成する段階、前記第１アクティブ層上に配置される第１ソース電極部を有する第１データラインと前記第２アクティブ層上に配置される第２ソース電極部を有する第２データラインとを含むデータ配線を前記ゲート絶縁膜上に前記ゲートラインと交差されるように形成する段階、及び前記第１アクティブ層上に形成された第１ドレイン電極部と、前記第２アクティブ層上に形成された第２ドレイン電極部とを含むドレイン配線を前記第１データラインと前記第２データラインとの間に形成する段階を含む。

望ましくは、本願第１３発明は、第１２発明において、前記第１アクティブ層は、前記第１ソース電極部と前記第１ドレイン電極部の中央を中心に前記第１ソース電極部側に偏るように形成し、前記第２アクティブ層は前記第２ソース電極部と前記第２ドレイン電極部の中央を中心にして前記第２ソース電極部側に偏るように形成する。
本願第１４発明は、第１３発明において、前記データ配線及びドレイン配線が形成された前記ゲート絶縁膜上に保護膜を形成する段階と、
前記保護膜上に画素電極を形成する段階と、をさらに含むことを特徴とする表示基板の製造方法を提供する。

本願第１５発明は、第１４発明において、前記ドレイン配線は、前記第１ドレイン電極部と前記第２ドレイン電極部が連結されたコンタクト部をさらに含むことを特徴とする表示基板の製造方法を提供する。
本願第１６発明は、第１５発明において、前記画素電極は、前記保護膜に形成されたコンタクトホールを介して前記コンタクト部と電気的に連結されることを特徴とする表示基板の製造方法を提供する。

本願第１７発明は、第１２発明において、前記データ配線及び前記ドレイン配線は、同一の物質で同時に形成されることを特徴とする表示基板の製造方法を提供する。
本願第１８発明の一特徴による表示装置は、前記本願第１発明〜第１１発明に記載の表示基板、前記表示基板と対向する対向基板、及び前記表示基板と前記対向基板との間に配置された液晶層を含む。

本願第１９発明は、第１８発明において、前記対向基板は、第２プラスチック基板と、前記第２プラスチック基板上に画素電極と向き合うように形成された共通電極と、を含むことを特徴とする表示装置を提供する。
このような表示基板、それの製造方法及びそれを有する表示装置によると、プラスチック基板の変形によるミスアラインを除去して駆動不良を防止することができる。

以下、図面を参照して本発明の望ましい一実施例をより詳細に説明する。
図１は本発明の一実施例による表示基板を示す平面図であり、図２は図１のＩ−Ｉ‘線に沿って切断した表示基板の断面図である。
図１及び図２に示すように、本発明の一実施例による表示基板１００はプラスチック基板１１０、プラスチック基板１１０上に形成されたゲート配線１２０、ゲート絶縁膜１３０、アクティブ層１４０、データ配線１５０及びドレイン配線１６０を含む。

プラスチック基板１１０は柔軟性を有する薄いフィルム形態を有する。プラスチック基板１１０は光が透過されることができる透明な合成樹脂からなる。
ゲート配線１２０はプラスチック基板１１０上に形成され、ゲートライン１２２及びゲートライン１２２と連結されたゲート電極部１２４を含む。
ゲート配線１２０は横方向に延長されるように形成される。ゲート電極部１２４はゲートライン１２２と連結され、薄膜トランジスタＴＦＴのゲート端子を構成する。

ゲート絶縁膜１３０はゲート配線１２０が形成されたプラスチック基板１１０上に形成される。ゲート絶縁膜１３０は、例えば、シリコン窒化膜ＳｉＮｘまたはシリコン酸化膜ＳｉＯ_xからなる。
第１アクティブ層１４０及び第２アクティブ層１４５は第１ゲート電極部１２４及び第２ゲート電極部１２６にそれぞれ対応してゲート絶縁膜１３０上に形成される。

第１アクティブ層１４０は第１半導体層１４１及び第１オームコンタクト層１４２を含む。第２アクティブ層１４５は第２半導体層１４６及び第２オームコンタクト層１４７を含む。第１半導体層１４１及び第２半導体層１４６は非晶質シリコン（以下、ａ−Ｓｉ）からなり、第１オームコンタクト層１４６及び第２オームコンタクト層１４７はｎ型不純物が高濃度でドーピングされた非晶質シリコン（以下、ｎ⁺ａ−Ｓｉ）からなる。

データ配線１５０はゲート絶縁膜１３０上にゲート配線１２０と交差されるように形成される。データ配線１５０は第１ゲート電極部１２４に対応される第１データライン１５１及び第２ゲート電極部１２６に対応される第２データライン１５２を含む。第１データライン１５１及び第２データライン１５２は縦方向に延長されゲートライン１２２と交差される。

第１データライン１５１は第１アクティブ層１４０上に形成された第１ソース電極部１５３を含む。第１ソース電極部１５３は第１薄膜トランジスタＴＦＴ１のソース端子を構成する。第２データライン１５２は第２アクティブ層１４５上に形成された第２ソース電極部１５４を含む。第２ソース電極部１５４は第２薄膜トランジスタＴＦＴ２のソース端子を構成する。

ドレイン配線１６０はゲート絶縁膜上の第１データライン１５１と第２データライン１５２との間に形成される。ドレイン配線１６０は第１アクティブ層１４０上に形成された第１ドレイン電極部１６１、及び第２アクティブ層１４５上に形成された第２ドレイン電極部１６２を含む。
第１ドレイン電極部１６１は第１薄膜トランジスタＴＦＴ１のドレイン端子を構成し、第２ドレイン電極部１６２は第２薄膜トランジスタＴＦＴ２のドレイン端子を構成する。

第１ソース電極部１５３と第１ドレイン電極部１６１は第１アクティブ層１４０上に互いに離隔されるように配置され第１薄膜トランジスタＴＦＴ１のチャンネルを形成する。第２ソース電極部１５４と第２ドレイン電極部１６２は第２アクティブ層１４５上に互いに離隔されるように配置され第２薄膜トランジスタＴＦＴ２のチャンネルを形成する。
ドレイン配線１６０は第１ドレイン電極部１６１と第２ドレイン電極部１６２が連結されたコンタクト部１６３をさらに含む。コンタクト部１６３は第１ドレイン電極部１６１と第２ドレイン電極部１６２との間に形成される。

データ配線１５０とドレイン配線１６０は同一の金属物質からなり、一度の工程を通じて同時に形成される。
一方、表示基板１００は保護膜１７０及び画素電極１８０をさらに含む。
保護膜１７０はデータ配線１５０及びドレイン配線１６０が形成されたゲート絶縁膜１３０上に形成される。保護膜１７０はドレイン配線１６０のコンタクト部１６３の一部を露出させるためのコンタクトホール１７２を有する。

画素電極１８０はドレイン配線１６０のコンタクト部１６３と重畳されるように保護膜１７０上に形成される。画素電極１８０は光が透過することができる透明な導電性物質からなる。例えば、画素電極１８０はインジウム亜鉛酸化物ＩＺＯまたはインジウム錫酸化物ＩＴＯからなる。
画素電極１８０は保護膜１７０に形成されたコンタクトホール１７２を通じてドレイン配線１６０のコンタクト部１６３と電気的に連結される。

一方、図示していないが、表示基板１００は表示基板１００の平坦化のために保護膜１７０と画素電極１８０との間に形成される有機膜をさらに含むことができる。
本発明による表示基板１００はフレキシブルなプラスチック基板１１０を使用する。プラスチック基板は信号配線及び薄膜トランジスタなどを形成する工程中に加えられる熱によって容易に変形される。特に、第１アクティブ層１４０及び第２アクティブ層１４５の形成のためのアッシング工程の後プラスチック基板１１０は収縮される。このようなプラスチック基板１１０の収縮は中心から遠くなるほど激しくなる。よって、プラスチック基板１１０の端側に形成される薄膜トランジスタはアクティブ層とソース電極またはドレイン電極が重畳されないようになり、いわゆるチャンネルオープンが発生する。

従って、本発明による表示基板１００はこのようなプラスチック基板１１０の変形を考慮して二つのデータライン１５１、１５２及び二つの薄膜トランジスタＴＦＴ１、ＴＦＴ２を具備する構造を有する。
また、プラスチック基板１１０の収縮による第１アクティブ層１４０及び第２アクティブ層１４５の位置移動を考慮し、左側に位置する第１アクティブ層１４０は左側に延在するように形成され、右側に位置する第２アクティブ層１４５は右側に延在するように形成される。つまり、第１アクティブ層１４０は左側に偏るように形成され、右側に位置する第２アクティブ層１４５は右側に偏るように形成される。

即ち、第１アクティブ層１４０は第１ソース電極部１５３と第１ドレイン電極部１６１の中央を中心に第１ソース電極部１５３側に第１ソース電極部１５３を超えて延在するように形成され、第２アクティブ層１４５は第２ソース電極部１５４と第２ドレイン電極部１６２の中央を中心にして第２ソース電極部１５４側に第２ソース電極部１５４を超えて延在するように形成される。

図３はプラスチック基板が収縮された状態の表示基板を示す平面図である。
図３に示すように、表示基板１００の中央領域ＣＡではプラスチック基板１１０の収縮が比較的小さいので、第１薄膜トランジスタＴＦＴ１及び第２薄膜トランジスタＴＦＴ２にチャンネルオープンが発生せず、二つの薄膜トランジスタＴＦＴ１、ＴＦＴ２が全部正常に動作する。

反面、表示基板１００の左側端領域ＬＡではプラスチック基板１１０の収縮が中央領域ＣＡに比べて右側方向に比較的大きく起こる。このようなプラスチック基板１１０の収縮によって、第１アクティブ層１４０及び第２アクティブ層１４５は右側に移動される。
第１アクティブ層１４０は、第１ソース電極部１５３を超えて左側に延在するように形成されているので、プラスチック基板１１０の収縮に起因して第１アクティブ層１４０が右側に移動しても、第１薄膜トランジスタＴＦＴ１でのチャンネルオープンの発生を抑制することができる。しかし、第２アクティブ層１４５は第２ソース電極部１５４を超えて右側に延在するように形成されているので、プラスチック基板１１０の収縮に起因して第２アクティブ層１４５が右側に移動されることで、第２薄膜トランジスタＴＦＴ２にはチャンネルオープンが発生する。

従って、表示基板１００の左側端領域ＬＡでは左側に位置する第１薄膜トランジスタＴＦＴ１のみが正常的に動作されるようになる。
また、表示基板１００の右側端領域ＲＡではプラスチック基板１１０の収縮が中央領域ＣＡに比べて左側方向に比較的大きく起こる。このようなプラスチック基板１１０の収縮によって、第１アクティブ層１４０及び第２アクティブ層１４５は左側に移動される。

第１アクティブ層１４０は、第１ソース電極部１５３を超えて左側に延在するように形成されているので、プラスチック基板１１０の収縮に起因して第１アクティブ層１４０が左側に移動されることで、第１薄膜トランジスタＴＦＴ１にはチャンネルオープンが発生する。しかし、第２アクティブ層１４５は第２ソース電極部１５４を超えて右側に延在するように形成されているので、プラスチック基板１１０の収縮によって第２アクティブ層１４５が左側に移動されても第２薄膜トランジスタＴＦＴ２のチャンネルオープンは発生しない。

従って、表示基板１００の右側端領域ＲＡでは右側に位置する第２薄膜トランジスタＴＦＴ２のみが正常的に動作されるようになる。
このように、本発明による表示基板１００はプラスチック基板１１０の収縮が発生しても、中央領域ＣＡでは二つの薄膜トランジスタが全部正常的に動作し、左側及び右側端領域ＬＡ、ＲＡでは二つの薄膜トランジスタのうち一つの薄膜トランジスタが正常的に動作するようになる。従って、表示基板１００の全体領域にかけて少なくとも一つの薄膜トランジスタは正常的に動作するようになり、チャンネルオープンによる駆動不良が発生されない。

図４は本発明の一実施例によるプラスチック基板を示す断面図である。
図４に示すように、プラスチック基板１１０は、ベース基板１１２、ベース基板１１２の上面と下面にそれぞれ形成された第１バリア層１１４、及び第２バリア層１１６を含む。
ベース基板１１２は、ポリエーテルサルホンＰＥＳ、ポリカーボネートＰＣ、ポリイミドＰＩ、ポリアクリレートＰＡ、ポリエチレン・ナフタレートＰＥＮ、または、ポリエチレン・テレフタレートＰＥＴなどの合成樹脂からなる
第１バリア層１１４及び第２バリア層１１６は外部からの水分やガスがベース基板１１２に浸透され拡散されることを防止するためにベース基板１１２の上面及び下面に形成される。第１バリア層１１４及び第２バリア層１１６は、例えば、アクリル系樹脂からなる。

以下、本発明の一実施例による薄膜トランジスタ基板の製造方法に対して図５ないし図８を参照して詳細に説明する。
図５ないし図８は図１及び図２に示された表示基板の製造過程を示す工程図である。
図１及び図４に示すように、プラスチック基板１１０上に第１金属膜を蒸着した後、フォトリソグラフィ工程を通じてゲートライン１２２、第１ゲート電極部１２４及び第２ゲート電極部１２６を含むゲート配線１２０を形成する。

ゲート配線１２０は横方向に延長されるように形成される。第１ゲート電極部１２４及び第２ゲート電極部１２６は第１薄膜トランジスタＴＦＴ１及び第２薄膜トランジスタＴＦＴ２のゲート端子を構成する。
以後、図１及び図５に示すように、ゲート配線１２０が形成されたプラスチック基板１１０上にゲート絶縁膜１３０を形成する。ゲート絶縁膜１３０は、例えば、シリコン窒化膜ＳｉＮ_xまたはシリコン酸化膜ＳｉＯ_xからなる。

図１及び図６に示すようにゲート絶縁膜１３０上に半導体層の形成のためのａ−Ｓｉ層及びオームコンタクト層の形成のためのｎ⁺ａ−Ｓｉ層を順次に積層した後、フォトリソグラフィ工程を通じて第１ゲート電極部１２４及び第２ゲート電極部１２６にそれぞれ対応されるように第１アクティブ層１４０及び第２アクティブ層１４５を形成する。
第１アクティブ層１４０は第１半導体層１４１及び第１オームコンタクト層１４２を含み、第２アクティブ層１４５は第２半導体層１４６及び第２オームコンタクト層１４７を含む。第１半導体層１４１及び第２半導体層１４６はａ−Ｓｉからなり、第１オームコンタクト層１４２及び第２オームコンタクト層１４７はｎ型不純物が高濃度でドーピングされたｎ⁺ａ−Ｓｉからなる。

図１及び図７に示すように、ゲート絶縁膜１３０、第１アクティブ層１４０及び第２アクティブ層１４５上に第２金属膜を蒸着した後、フォトリソグラフィ工程を通じてデータ配線１５０及びドレイン配線１６０を形成する。
データ配線１５０は第１アクティブ層１４０上に配置される第１ソース電極部１５３を有する第１データライン１５１及び第２アクティブ層１４５上に配置される第２ソース電極部１５４を有する第２データライン１５２を含む。

第１データライン１５１及び第２データライン１５２は縦方向に延長されゲート配線１２０と交差されるように形成される。第１ソース電極部１５３は第１薄膜トランジスタＴＦＴ１のソース端子を構成し、第２ソース電極部１５４は第２薄膜トランジスタＴＦＴ２のソース端子を構成する。
ドレイン配線１６０は第１アクティブ層１４０上に形成された第１ドレイン電極部１６１、第２アクティブ層１４５上に形成された第２ドレイン電極部１６２、及びゲート絶縁膜１３０上に形成されたコンタクト部１６３を含む。ドレイン配線１６０は第１データライン１５１と第２データライン１５２との間に形成される。

第１ドレイン電極部１６１は第１薄膜トランジスタＴＦＴ１のドレイン端子を構成し、第２ドレイン電極部１６２は第２薄膜トランジスタＴＦＴ２のドレイン端子を構成する。
第１ソース電極部１５３と第１ドレイン電極部１６１は第１アクティブ層１４０上に互いに離隔されるように配置され第１薄膜トランジスタＴＦＴ１のチャンネルを形成する。第２ソース電極部１５４と第２ドレイン電極部１６２は第２アクティブ層１４５上に互いに離隔されるように配置され第２薄膜トランジスタＴＦＴ２のチャンネルを形成する。

コンタクト部１６３は第１ドレイン電極部１６１及び第２ドレイン電極部１６２と連結され、第１ドレイン電極部１６１と第２ドレイン電極部１６２との間に形成される。
以後、第１ソース電極部１５３と第１ドレイン電極部１６１との間に位置した第１オームコンタクト層１４２、及び第２ソース電極部１５４と第２ドレイン電極部１６２との間に位置した第２オームコンタクト層１４７をエッチングし、第１半導体層１４１及び第２半導体層１４６を露出させる。

図１及び図８に示すように、データ配線１５０及びドレイン配線１６０が形成されたゲート絶縁膜１３０上に保護膜１７０を形成する。以後、フォトリソグラフィ工程を通じてドレイン配線１６０のコンタクト部１６３を露出させるためのコンタクトホール１７２を形成する。
図１及び図２に示すように、保護膜１７０上に透明な導電層を形成した後、フォトリソグラフィ工程を通じて画素電極１８０を形成する。画素電極１８０は光が透過することができる透明な導電性物質からなる。例えば、画素電極１８０はインジウム亜鉛酸化物ＩＺＯまたはインジウム錫酸化物ＩＴＯからなる。

画素電極１８０は保護膜１７０上に形成されたコンタクトホール１７２を通じてドレイン配線１６０のコンタクト部１６３と電気的に連結される。
本実施例においては、第１アクティブ層１４０及び第２アクティブ層１４５の形成の際、プラスチック基板１１０の収縮による第１アクティブ層１４０及び第２アクティブ層１４５の位置移動を考慮し、左側に位置する第１アクティブ層１４０は左側に延在するように形成し、右側に位置する第２アクティブ層１４５は右側に延在するように形成する。

即ち、第１アクティブ層１４０は第１ソース電極部１５３と第１ドレイン電極部１６１の中央を中心にして第１ソース電極部１５３側に第１ソース電極部１５３を超えて延在するように形成し、第２アクティブ層１４５は第２ソース電極部１５４と第２ドレイン電極部１６２の中央を中心にして第２ソース電極部１５４側に第２ソース電極部１５４を超えて延在するように形成する。

図９は本発明の一実施例による表示装置を示す断面図である。本実施例において、表示基板は図２に示されたのと同一の構造を有するので、同一の構成要素に対しては同一の参照番号を使用し、その重複される詳細な説明は省略する。
図９に示すように、本発明の一実施例による表示装置２００は表示基板１００、表示基板１００と対向する対向基板３００、及び表示基板１００と対向基板３００との間に配置された液晶層４００を含む。

対向基板３００はプラスチック基板３１０、カラーフィルター層３２０及び共通電極３３０を含む。
プラスチック基板３１０は柔軟性を有する薄いフィルム形態を有する。プラスチック基板３１０は光が透過されることができる透明な合成樹脂からなる。プラスチック基板３１０は、例えば、ポリエーテルサルホンＰＥＳからなる。

カラーフィルター層３２０は表示基板１００と向き合うプラスチック基板３１０の対向面に形成される。カラーフィルター層３２０は色を具現するためのレッド、グリーン及びブルー色画素Ｒ、Ｇ、Ｂを含む。一方、カラーフィルター層５２０は表示基板１００上に形成されることができる。
共通電極３３０は表示基板１００の画素電極１８０と向き合うようにプラスチック基板３１０、カラーフィルター層３２０上に形成される。共通電極３３０は光の透過のために透明な導電性物質からなる。例えば、共通電極５３０は画素電極１８０と同一のインジウム亜鉛酸化物ＩＺＯまたはインジウム錫酸化物ＩＴＯからなる。

液晶層４００は異方性屈折率、異方性誘電率などの光学的、電気的特性を有する液晶分子が一定の形態に配列された構造を有する。液晶層４００は画素電極１８０と共通電極３３０との間に形成される電界によって液晶分子の配列が変化され、液晶分子の配列変化によって通過する光の透過率を制御する。
このような表示基板、それの製造方法及びそれを有する表示装置によると、それぞれの画素に二つのデータライン及び二つの薄膜トランジスタが形成され、左側のアクティブ層は左側に延在するように形成し、右側のアクティブ層は右側に延在するように形成される。従って、プラスチック基板の収縮が発生しても二つの薄膜トランジスタのうち少なくとも一つは正常に動作するようになりチャンネルオープンによる駆動不良を防止することができる。

以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有する者であれば、本発明の思想と精神を離れることなく、本発明を修正または変更できる。

本発明の一実施例による表示基板の平面図である。 図１のＩ−Ｉ‘線に沿って切断した表示基板の断面図である。 プラスチック基板が収縮された状態の表示基板を示す平面図である。 本発明の一実施例によるプラスチック基板を示す断面図である。 図１及び図２に示された表示基板の製造過程を示した工程図である。 図１及び図２に示された表示基板の製造過程を示した工程図である。 図１及び図２に示された表示基板の製造過程を示した工程図である。 図１及び図２に示された表示基板の製造過程を示した工程図である。 本発明の一実施例による表示装置を示す断面図である。

符号の説明

１００ 表示基板
１１０ プラスチック基板
１２０ ゲート配線
１２２ ゲートライン
１２４ 第１ゲート電極部
１２６ 第２ゲート電極部
１３０ ゲート絶縁膜
１４０ 第１アクティブ層
１４５ 第２アクティブ層
１５０ データ配線
１５１ 第１データライン
１５２ 第２データライン
１５３ 第１データ電極部
１５４ 第２データ電極部
１６０ ドレイン配線
１６１ 第１ドレイン電極部
１６２ 第２ドレイン電極部
１６３ コンタクト部
１７０ 保護膜
１７２ コンタクトホール
１８０ 画素電極
２００ 表示装置
３００ 対向基板
４００ 液晶層

Claims (19)

1. プラスチック基板と、
   前記プラスチック基板上に形成され、ゲートライン、第１及び第２ゲート電極部を含むゲート配線と、
   前記ゲート配線が形成された前記プラスチック基板上に形成されたゲート絶縁膜と、
   前記第１及び第２ゲート電極部にそれぞれ対応して前記ゲート絶縁膜上に形成された第１及び第２アクティブ層と、
   前記ゲート絶縁膜上に前記ゲート配線と交差されるように形成され、前記第１アクティブ層上に形成された第１ソース電極部を有する第１データライン、及び前記第１データラインと平行に形成され前記第２アクティブ層上に形成された第２ソース電極部を有する第２データラインを含むデータ配線と、
   前記第１データラインと前記第２データラインとの間に形成され、前記第１アクティブ層上に形成された第１ドレイン電極部、及び前記第２アクティブ層上に形成された第２ドレイン電極部を有するドレイン配線と、
   を含むことを特徴とする表示基板。
2. 前記第１アクティブ層は、前記第１ソース電極部と前記第１ドレイン電極部の中央を中心にして、前記第１ソース電極部側に偏るように形成されることを特徴とする請求項１記載の表示基板。
3. 前記第２アクティブ層は、前記第２ソース電極部と前記第２ドレイン電極部の中央を中心にして、前記第２ソース電極部側に偏るように形成されることを特徴とする請求項２記載の表示基板。
4. 前記データ配線及びドレイン配線が形成された前記ゲート絶縁膜上に形成された保護膜と、
   前記保護膜上に形成された画素電極と、をさらに含むことを特徴とする請求項１記載の表示基板。
5. 前記ドレイン配線は、前記第１ドレイン電極部と前記第２ドレイン電極部が連結されたコンタクト部をさらに含むことを特徴とする請求項４記載の表示基板。
6. 前記コンタクト部は、前記第１ドレイン電極部と前記第２ドレイン電極部との間に位置することを特徴とする請求項５記載の表示基板。
7. 前記画素電極は、前記保護膜に形成されたコンタクトホールを通じて前記コンタクト部と電気的に連結されることを特徴とする請求項５記載の表示基板。
8. 前記プラスチック基板は、
   ベース基板と、
   前記ベース基板の上面と下面に形成されたバリア層と、を含むことを特徴とする請求項１記載の表示基板。
9. 前記ベース基板は、ポリエーテルサルホンＰＥＳ、ポリカーボネートＰＣ、ポリイミドＰＩ、ポリアクリレートＰＡ、ポリエチレン・ナフタレートＰＥＮ、及びポリエチレン・テレフタレートＰＥＴからなるグループのうち選択されたいずれか一つ以上を含むことを特徴とする請求項８記載の表示基板。
10. 前記バリア層は、アクリル系樹脂からなることを特徴とする請求項８記載の表示基板。
11. 前記第１及び第２アクティブ層は、
    非晶質シリコンからなる半導体層と、
    前記半導体層上に形成され、ｎ型不純物が高濃度でドーピングされた非晶質シリコンからなるオームコンタクト層と、を含むことを特徴とする請求項１記載の表示基板。
12. プラスチック基板上にゲートライン、第１及び第２ゲート電極部を含むゲート配線を形成する段階と、
    前記ゲート配線が形成された前記プラスチック基板上にゲート絶縁膜を形成する段階と、
    前記第１及び第２ゲート電極部にそれぞれ対応するように前記ゲート絶縁膜上に第１及び第２アクティブ層を形成する段階と、
    前記第１アクティブ層上に配置される第１ソース電極部を有する第１データライン、及び前記第２アクティブ層上に配置される第２ソース電極部を有する第２データラインを含むデータ配線を前記ゲート絶縁膜上に前記ゲート配線と交差されるように形成する段階と、
    前記第１アクティブ層上に形成された第１ドレイン電極部、及び前記第２アクティブ層上に形成された第２ドレイン電極部を含むドレイン配線を前記第１データラインと前記第２データラインとの間に形成する段階と、
    を含むことを特徴とする表示基板の製造方法。
13. 前記第１アクティブ層は前記第１ソース電極部と前記第１ドレイン電極部の中央を中心にして前記第１ソース電極部側に偏るように形成され、
    前記第２アクティブ層は前記第２ソース電極部と前記第２ドレイン電極部の中央を中心に前記第２ソース電極部側に偏るように形成されることを特徴とする請求項１２記載の表示基板の製造方法。
14. 前記データ配線及びドレイン配線が形成された前記ゲート絶縁膜上に保護膜を形成する段階と、
    前記保護膜上に画素電極を形成する段階と、をさらに含むことを特徴とする請求項１３記載の表示基板の製造方法。
15. 前記ドレイン配線は、前記第１ドレイン電極部と前記第２ドレイン電極部が連結されたコンタクト部をさらに含むことを特徴とする請求項１４記載の表示基板の製造方法。
16. 前記画素電極は、前記保護膜に形成されたコンタクトホールを介して前記コンタクト部と電気的に連結されることを特徴とする請求項１５記載の表示基板の製造方法。
17. 前記データ配線及び前記ドレイン配線は、同一の物質で同時に形成されることを特徴とする請求項１２記載の表示基板の製造方法。
18. 前記請求項１〜１１に記載の表示基板と、
    前記表示基板と対向する対向基板と、
    前記表示基板と前記対向基板との間に配置された液晶層と、
    を含むことを特徴とする、表示装置。
19. 前記対向基板は、
    第２プラスチック基板と、
    前記第２プラスチック基板上に画素電極と向き合うように形成された共通電極と、を含むことを特徴とする請求項１８記載の表示装置。

Images