JP3405657B2 - テープキャリアパッケージ及びそれを使った表示装置 - Google Patents
テープキャリアパッケージ及びそれを使った表示装置Info
- Publication number
- JP3405657B2 JP3405657B2 JP17077497A JP17077497A JP3405657B2 JP 3405657 B2 JP3405657 B2 JP 3405657B2 JP 17077497 A JP17077497 A JP 17077497A JP 17077497 A JP17077497 A JP 17077497A JP 3405657 B2 JP3405657 B2 JP 3405657B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor chip
- carrier package
- tape carrier
- tcp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5387—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Wire Bonding (AREA)
- Packaging Frangible Articles (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータやワ
ードプロセッサなどに用いられる液晶表示装置等の表示
装置、および、その表示装置に搭載され、液晶等の表示
媒体を駆動するための半導体チップを備えたテープキャ
リアパッケージに関する。
ードプロセッサなどに用いられる液晶表示装置等の表示
装置、および、その表示装置に搭載され、液晶等の表示
媒体を駆動するための半導体チップを備えたテープキャ
リアパッケージに関する。
【０００２】
【従来の技術】上述した液晶表示装置は、その一例を図
２３に示すように、液晶を挟んで設けられた上ガラス板
１５と下ガラス板１６とからなる液晶パネルと、光源と
してのバックライトユニット２１と、液晶駆動用の半導
体チップ５と、半導体チップ５と下ガラス板１６上の配
線とを接続するテープキャリアパッケージ（ＴＣＰ）７
と、ＴＣＰ７同士を接続するプリント基板２３と、液晶
パネルの周縁を覆うベセル２２とからなる。
２３に示すように、液晶を挟んで設けられた上ガラス板
１５と下ガラス板１６とからなる液晶パネルと、光源と
してのバックライトユニット２１と、液晶駆動用の半導
体チップ５と、半導体チップ５と下ガラス板１６上の配
線とを接続するテープキャリアパッケージ（ＴＣＰ）７
と、ＴＣＰ７同士を接続するプリント基板２３と、液晶
パネルの周縁を覆うベセル２２とからなる。
【０００３】上述した液晶駆動用の半導体チップの搭載
には、その半導体チップを直接液晶パネルに搭載する方
式と、テープキャリアパッケージ（ＴＣＰ）の状態で供
給される半導体チップを液晶パネルに搭載する方式とが
知られている。
には、その半導体チップを直接液晶パネルに搭載する方
式と、テープキャリアパッケージ（ＴＣＰ）の状態で供
給される半導体チップを液晶パネルに搭載する方式とが
知られている。
【０００４】後者の方式の場合は、図２３に示すよう
に、下ガラス板１６の上に設けた電極と、ＴＣＰ７上の
導体パターン部分とを異方性導電膜（図示せず）を介し
て熱圧着することにより、液晶パネルの周辺に複数個を
並設して搭載される。また、液晶パネルの周辺部に複数
個搭載されたＴＣＰ７は、プリント配線の設けられた共
通のプリント基板２３に接続され、液晶を表示するため
の信号はプリント基板２３により各ＴＣＰ７に供給され
る。また、半導体チップ５内に取り込めないチップコン
デンサ等のチップ部品は、プリント基板２３上に搭載さ
れていた。このような状態の液晶パネルの周縁を覆って
ベセル２２が設けられる。
に、下ガラス板１６の上に設けた電極と、ＴＣＰ７上の
導体パターン部分とを異方性導電膜（図示せず）を介し
て熱圧着することにより、液晶パネルの周辺に複数個を
並設して搭載される。また、液晶パネルの周辺部に複数
個搭載されたＴＣＰ７は、プリント配線の設けられた共
通のプリント基板２３に接続され、液晶を表示するため
の信号はプリント基板２３により各ＴＣＰ７に供給され
る。また、半導体チップ５内に取り込めないチップコン
デンサ等のチップ部品は、プリント基板２３上に搭載さ
れていた。このような状態の液晶パネルの周縁を覆って
ベセル２２が設けられる。
【０００５】かかる液晶表示装置の組立工程としては、
ＴＣＰ７の液晶駆動出力端子を、下ガラス板１６の上に
設けた電極に異方性導電膜（図示せず）により接続し、
その後、ＴＣＰ７の入力信号端子をプリント基板２３に
半田付けもしくは異方性導電膜により接続する。
ＴＣＰ７の液晶駆動出力端子を、下ガラス板１６の上に
設けた電極に異方性導電膜（図示せず）により接続し、
その後、ＴＣＰ７の入力信号端子をプリント基板２３に
半田付けもしくは異方性導電膜により接続する。
【０００６】ここで、図２４に示すように、ＴＣＰに折
り曲げが可能なＴＣＰ２５を用いている場合は、その
後、ＴＣＰ２５を折り曲げて、プリント基板２３をモジ
ュール形状に合わせるようにする。
り曲げが可能なＴＣＰ２５を用いている場合は、その
後、ＴＣＰ２５を折り曲げて、プリント基板２３をモジ
ュール形状に合わせるようにする。
【０００７】一方、前者の方式としては、図２５に示す
ように、金属突起（バンプ）を有する半導体チップ５を
下ガラス板１６上に設けられた配線にフェイスダウンで
直接搭載するＣＯＧ法（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）
がある。このＣＯＧ法において、接続には、半田バンプ
により直接接続し、その後半導体チップとガラス板との
空隙を樹脂で充填する方式（特開平４−１０５３３１
等）と、図２５に示すように半導体チップ５の金属突起
（バンプ）を下ガラス板１６上の配線に、導電性粒子２
０ａを含んだ樹脂（バインダー）２０ｂからなる異方性
導電膜（ＡＣＦ）２０を介して接続する方式（特開平４
−７６９２９、特開平４−７１２４６、特開平４−３１
７３４７等）とがある。後者の方式の場合は、異方性導
電膜２０の樹脂（バインダー）２０ｂが、前者の方式に
おける充填樹脂の代わりをする。現在は、リペアが容易
で樹脂充填が不要な異方性導電膜を使ったＣＯＧ法が増
えている。
ように、金属突起（バンプ）を有する半導体チップ５を
下ガラス板１６上に設けられた配線にフェイスダウンで
直接搭載するＣＯＧ法（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）
がある。このＣＯＧ法において、接続には、半田バンプ
により直接接続し、その後半導体チップとガラス板との
空隙を樹脂で充填する方式（特開平４−１０５３３１
等）と、図２５に示すように半導体チップ５の金属突起
（バンプ）を下ガラス板１６上の配線に、導電性粒子２
０ａを含んだ樹脂（バインダー）２０ｂからなる異方性
導電膜（ＡＣＦ）２０を介して接続する方式（特開平４
−７６９２９、特開平４−７１２４６、特開平４−３１
７３４７等）とがある。後者の方式の場合は、異方性導
電膜２０の樹脂（バインダー）２０ｂが、前者の方式に
おける充填樹脂の代わりをする。現在は、リペアが容易
で樹脂充填が不要な異方性導電膜を使ったＣＯＧ法が増
えている。
【０００８】また、上述のプリント基板を使用する方法
またはＣＯＧ法において使用される半導体チップには、
プリント基板上の配線もしくは液晶パネル上に配置され
たＩＴＯ配線によって個々の半導体チップ毎に各入力信
号および電源電圧が並列的に入力される構成となってい
る。ただ、チップセレクト信号だけは例外として、並列
的に入力されるクロック信号と同期をとることにより、
他の半導体チップとの間で信号の受け渡しを行ってい
る。
またはＣＯＧ法において使用される半導体チップには、
プリント基板上の配線もしくは液晶パネル上に配置され
たＩＴＯ配線によって個々の半導体チップ毎に各入力信
号および電源電圧が並列的に入力される構成となってい
る。ただ、チップセレクト信号だけは例外として、並列
的に入力されるクロック信号と同期をとることにより、
他の半導体チップとの間で信号の受け渡しを行ってい
る。
【０００９】
【発明が解決しようとする課題】ところで、近年におい
ては、液晶パネルのガラス板からはみ出た部分の幅（額
縁サイズ）を縮小し、同じモジュールサイズでより大き
な表示面積を確保しようとする傾向がある。また、液晶
パネルはＣＲＴと比較してコストが高いのでコストダウ
ンの要求も非常に厳しい。
ては、液晶パネルのガラス板からはみ出た部分の幅（額
縁サイズ）を縮小し、同じモジュールサイズでより大き
な表示面積を確保しようとする傾向がある。また、液晶
パネルはＣＲＴと比較してコストが高いのでコストダウ
ンの要求も非常に厳しい。
【００１０】このような状況の中、ＴＣＰを使用する方
法では、ガラス板からはみ出るＴＣＰの幅を縮小するた
めに半導体チップを細長い形状にしたスリムタイプのＴ
ＣＰを用いることが提案され（意願平２−４０１４
５）、また、前述したように、はみ出したＴＣＰを折り
曲げて額縁サイズを縮小化出来るようにしたものが提案
されている（特開平２−１３２４１８等）。
法では、ガラス板からはみ出るＴＣＰの幅を縮小するた
めに半導体チップを細長い形状にしたスリムタイプのＴ
ＣＰを用いることが提案され（意願平２−４０１４
５）、また、前述したように、はみ出したＴＣＰを折り
曲げて額縁サイズを縮小化出来るようにしたものが提案
されている（特開平２−１３２４１８等）。
【００１１】しかし、両提案方法とも、プリント基板、
ＴＣＰおよび液晶パネルから構成されており、その組立
工程は液晶パネルのガラス板とＴＣＰとの接続、および
ＴＣＰとプリント基板との接続と２回の接続工程が必要
となる。このことは材料費および工数のアップに繋が
り、液晶モジュールのコストダウンを行う上での障害と
なっていた。
ＴＣＰおよび液晶パネルから構成されており、その組立
工程は液晶パネルのガラス板とＴＣＰとの接続、および
ＴＣＰとプリント基板との接続と２回の接続工程が必要
となる。このことは材料費および工数のアップに繋が
り、液晶モジュールのコストダウンを行う上での障害と
なっていた。
【００１２】更に、図２６（ａ）に示すように、プリン
ト基板を使わずに、液晶パネル（図中の１５が液晶パネ
ルの上ガラス板である）とＴＣＰ７だけで液晶表示装置
を構成する方法として、図２６（ｂ）に示すように、隣
り合うＴＣＰ７同士をじかに接続した構成となし、ＴＣ
Ｐ７のみで入力信号の授受を行う方法が提案されている
（特開平５−２９７３９４、特開平６−２５８６５３
等）。
ト基板を使わずに、液晶パネル（図中の１５が液晶パネ
ルの上ガラス板である）とＴＣＰ７だけで液晶表示装置
を構成する方法として、図２６（ｂ）に示すように、隣
り合うＴＣＰ７同士をじかに接続した構成となし、ＴＣ
Ｐ７のみで入力信号の授受を行う方法が提案されている
（特開平５−２９７３９４、特開平６−２５８６５３
等）。
【００１３】しかし、この提案方法の場合は、プリント
基板の材料費削減は可能であるが、接続回数は液晶パネ
ルのガラス板とＴＣＰ７、およびＴＣＰ７とＴＣＰ７の
２回行わねばならず、工数面でのコストダウンには至っ
ていない。また、この提案方法において、連続して接続
されているＴＣＰ７、７のうちの１個が不良になった場
合、その不良のＴＣＰ７を取り外す際に、両隣のＴＣＰ
７にも機械的なダメージを与える可能性があるととも
に、接続を解除する場所が不良ＴＣＰ７の左右入力端子
と出力端子の計３カ所になって工数面でも負荷になる。
更に、入力信号の全ての受渡しをＴＣＰ７、７間で行う
ために、入力端子はＴＣＰ７の出力端子のある辺と垂直
な左右の辺に並べる必要があるが、各入力端子に接続し
た入力配線の全てを並べるとＴＣＰ７の幅が大きくな
り、液晶の額縁サイズの制約に抵触する可能性が生まれ
てくると共に、ＴＣＰ７の面積増大による材料コストの
アップに繋がる。従って、この提案方法においては、リ
ペアの困難さと、接続工数が減らせないことと、ＴＣＰ
サイズが増大することの点で課題がある。
基板の材料費削減は可能であるが、接続回数は液晶パネ
ルのガラス板とＴＣＰ７、およびＴＣＰ７とＴＣＰ７の
２回行わねばならず、工数面でのコストダウンには至っ
ていない。また、この提案方法において、連続して接続
されているＴＣＰ７、７のうちの１個が不良になった場
合、その不良のＴＣＰ７を取り外す際に、両隣のＴＣＰ
７にも機械的なダメージを与える可能性があるととも
に、接続を解除する場所が不良ＴＣＰ７の左右入力端子
と出力端子の計３カ所になって工数面でも負荷になる。
更に、入力信号の全ての受渡しをＴＣＰ７、７間で行う
ために、入力端子はＴＣＰ７の出力端子のある辺と垂直
な左右の辺に並べる必要があるが、各入力端子に接続し
た入力配線の全てを並べるとＴＣＰ７の幅が大きくな
り、液晶の額縁サイズの制約に抵触する可能性が生まれ
てくると共に、ＴＣＰ７の面積増大による材料コストの
アップに繋がる。従って、この提案方法においては、リ
ペアの困難さと、接続工数が減らせないことと、ＴＣＰ
サイズが増大することの点で課題がある。
【００１４】一方、ＣＯＧ法については、半導体チップ
を直接ガラス板上に搭載するために、ＴＣＰを使用する
方法に比べてパッケージコストが掛からない。また、入
力側信号をガラス板上配線で半導体チップまで供給でき
る場合は、プリント基板も不要であり、コスト面には大
きなメリットが生じる。また、その場合、実装も半導体
チップをガラス板上に搭載するだけで済み、実装コスト
も低減できるという利点がある。
を直接ガラス板上に搭載するために、ＴＣＰを使用する
方法に比べてパッケージコストが掛からない。また、入
力側信号をガラス板上配線で半導体チップまで供給でき
る場合は、プリント基板も不要であり、コスト面には大
きなメリットが生じる。また、その場合、実装も半導体
チップをガラス板上に搭載するだけで済み、実装コスト
も低減できるという利点がある。
【００１５】しかし、実際には、上記のような構成が取
れるのは、３〜６インチ程度の比較的小型の液晶パネル
までであり、現在主流の１０インチ以上の大型液晶パネ
ルではこの構成は取れない。理由としては、ガラス板上
の配線に用いる材料のシート抵抗が高いため、入力信号
配線の配線抵抗を抑えられないからである。より詳細に
は、小型パネルでは配線長が短いため何とかなるが、大
型パネルになればなるほど配線抵抗が増大して配線での
電圧降下を引き起こし、液晶駆動用半導体チップに正常
な信号を送れなくなる。
れるのは、３〜６インチ程度の比較的小型の液晶パネル
までであり、現在主流の１０インチ以上の大型液晶パネ
ルではこの構成は取れない。理由としては、ガラス板上
の配線に用いる材料のシート抵抗が高いため、入力信号
配線の配線抵抗を抑えられないからである。より詳細に
は、小型パネルでは配線長が短いため何とかなるが、大
型パネルになればなるほど配線抵抗が増大して配線での
電圧降下を引き起こし、液晶駆動用半導体チップに正常
な信号を送れなくなる。
【００１６】また、上述した配線抵抗を考慮すると、小
型液晶パネルにおいても、ガラス板上の配線幅を太くし
なければならないので、ガラス板上のチップ搭載エリア
がＴＣＰよりも広くなり、このようなガラス板サイズの
拡大は、場合によってはマザーグラスからのパネル取り
数の低下を招き、モジュール全体から見れば必ずしもコ
ストダウンにならない事もある。
型液晶パネルにおいても、ガラス板上の配線幅を太くし
なければならないので、ガラス板上のチップ搭載エリア
がＴＣＰよりも広くなり、このようなガラス板サイズの
拡大は、場合によってはマザーグラスからのパネル取り
数の低下を招き、モジュール全体から見れば必ずしもコ
ストダウンにならない事もある。
【００１７】この問題点に関しては、図２７に示すよう
に、液晶パネルの下ガラス板１６の上にフレキシブル配
線板１８を各半導体チップ５の搭載部近傍に配して、フ
レキシブル配線板１８の配線を下ガラス板１６上の配線
に直接接続した構成となし、フレキシブル配線板１８を
介して入力信号を送る方法が提案されている（実開平４
−７７１３４等）。この方法をとると、結局、ＴＣＰを
使用する方法のプリント基板に相当するフレキシブル配
線板が必要となり、コスト面、工程面での優位性は失わ
れる。
に、液晶パネルの下ガラス板１６の上にフレキシブル配
線板１８を各半導体チップ５の搭載部近傍に配して、フ
レキシブル配線板１８の配線を下ガラス板１６上の配線
に直接接続した構成となし、フレキシブル配線板１８を
介して入力信号を送る方法が提案されている（実開平４
−７７１３４等）。この方法をとると、結局、ＴＣＰを
使用する方法のプリント基板に相当するフレキシブル配
線板が必要となり、コスト面、工程面での優位性は失わ
れる。
【００１８】更に、プリント基板を使った場合、液晶パ
ネルサイズが大きくなると、プリント基板とガラス板と
の線膨張係数の差でＴＣＰに応力が加わるため、ＴＣＰ
に形成した配線の断線を引き起こし、信頼性が低下す
る。プリント基板の代わりに、ガラス板に配線した基板
を用いるという方法も提案されている（特開平８−１５
７１６）が、この方法による場合には、ガラス板配線基
板はコストが高い上に、配線抵抗もプリント基板に比べ
て高くなるという問題がある。
ネルサイズが大きくなると、プリント基板とガラス板と
の線膨張係数の差でＴＣＰに応力が加わるため、ＴＣＰ
に形成した配線の断線を引き起こし、信頼性が低下す
る。プリント基板の代わりに、ガラス板に配線した基板
を用いるという方法も提案されている（特開平８−１５
７１６）が、この方法による場合には、ガラス板配線基
板はコストが高い上に、配線抵抗もプリント基板に比べ
て高くなるという問題がある。
【００１９】また、ＣＯＧ法による場合は、ベアチップ
での供給になるため、通常ウエハー状態でのテストは行
うが、ダイシングして個別チップに分けられた後はテス
トされない。従って、ガラス板に搭載する際に、その半
導体チップが良品か否かの保証が難しい（Ｋｎｏｗｎ
Ｇｏｏｄ Ｄｉｅでない）。特に、搭載個数の多い大型
パネルの場合には、リペア率が増加する可能性が大き
く、コストアップに繋がる。
での供給になるため、通常ウエハー状態でのテストは行
うが、ダイシングして個別チップに分けられた後はテス
トされない。従って、ガラス板に搭載する際に、その半
導体チップが良品か否かの保証が難しい（Ｋｎｏｗｎ
Ｇｏｏｄ Ｄｉｅでない）。特に、搭載個数の多い大型
パネルの場合には、リペア率が増加する可能性が大き
く、コストアップに繋がる。
【００２０】また、上述のようにＣＯＧ法もしくはプリ
ント基板の代わりにガラス板に配線した基板を用いる場
合、入力信号を送るための配線の抵抗が高くなることが
問題となるが、半導体チップ内に設けられたアルミニウ
ム配線を流用することによって低抵抗化を図る事がで
き、高抵抗化を回避することが可能である。しかしなが
ら、半導体チップ内の配線を使用する場合、他の半導体
チップに電流が流れることおよび信頼性などを考慮する
と、内部配線を大きな幅で設計する必要があり、そのた
めにチップ内の配線領域が大きくなり、チップ面積が増
大し、コストアップにつながると共に、信号が半導体チ
ップ内を経由することで、ノイズの影響を受ける可能性
がある。さらに、クロック信号などの高速動作を必要と
する信号については、半導体チップ内のアルミニウム配
線を一部流用しただけでは、正常な状態で信号を送れな
くなるという虞れがある。
ント基板の代わりにガラス板に配線した基板を用いる場
合、入力信号を送るための配線の抵抗が高くなることが
問題となるが、半導体チップ内に設けられたアルミニウ
ム配線を流用することによって低抵抗化を図る事がで
き、高抵抗化を回避することが可能である。しかしなが
ら、半導体チップ内の配線を使用する場合、他の半導体
チップに電流が流れることおよび信頼性などを考慮する
と、内部配線を大きな幅で設計する必要があり、そのた
めにチップ内の配線領域が大きくなり、チップ面積が増
大し、コストアップにつながると共に、信号が半導体チ
ップ内を経由することで、ノイズの影響を受ける可能性
がある。さらに、クロック信号などの高速動作を必要と
する信号については、半導体チップ内のアルミニウム配
線を一部流用しただけでは、正常な状態で信号を送れな
くなるという虞れがある。
【００２１】本発明は、このような従来技術の課題を解
決すべくなされたものであり、半導体チップが良品か否
かの補償を搭載前に容易にできるテープキャリアパッケ
ージ及びそれを使って接続工数を削減化でき、またリペ
アを容易にでき、しかも信頼性も向上できる表示装置を
提供することを目的とする。
決すべくなされたものであり、半導体チップが良品か否
かの補償を搭載前に容易にできるテープキャリアパッケ
ージ及びそれを使って接続工数を削減化でき、またリペ
アを容易にでき、しかも信頼性も向上できる表示装置を
提供することを目的とする。
【００２２】
【課題を解決するための手段】本発明のテープキャリア
パッケージは、テープ基材の一面側に設けられた配線
と、該テープ基材の他面側に搭載され、該配線と電気的
に接続される電極を有する半導体チップとを備え、該配
線が該テープ基材の出力端子群が設けられた辺に平行な
辺の一方の端部から反対側端部まで延在し、その中間の
中間配線部が該電極と電気的に接続される接続部を有し
ており、そのことにより上記目的が達成される。
パッケージは、テープ基材の一面側に設けられた配線
と、該テープ基材の他面側に搭載され、該配線と電気的
に接続される電極を有する半導体チップとを備え、該配
線が該テープ基材の出力端子群が設けられた辺に平行な
辺の一方の端部から反対側端部まで延在し、その中間の
中間配線部が該電極と電気的に接続される接続部を有し
ており、そのことにより上記目的が達成される。
【００２３】本発明のテープキャリアパッケージにおい
て、前記接続部が、前記テープ基材に設けたデバイスホ
ールよりオーバーハングして形成され、そのオーバーハ
ング部分で前記半導体チップの電極と電気的に接続され
ている構成とすることができる。
て、前記接続部が、前記テープ基材に設けたデバイスホ
ールよりオーバーハングして形成され、そのオーバーハ
ング部分で前記半導体チップの電極と電気的に接続され
ている構成とすることができる。
【００２４】本発明のテープキャリアパッケージにおい
て、前記接続部を含む前記中間配線部が前記デバイスホ
ールの上を通るように張り出して形成され、該接続部が
該デバイスホールよりオーバーハングした部分にある構
成とすることができる。
て、前記接続部を含む前記中間配線部が前記デバイスホ
ールの上を通るように張り出して形成され、該接続部が
該デバイスホールよりオーバーハングした部分にある構
成とすることができる。
【００２５】本発明のテープキャリアパッケージにおい
て、前記張り出して形成されている中間配線部がＩ字状
またはＵ字状になっている構成とすることができる。
て、前記張り出して形成されている中間配線部がＩ字状
またはＵ字状になっている構成とすることができる。
【００２６】本発明のテープキャリアパッケージにおい
て、前記デバイスホールは、直線状になっている中間配
線部が通る部分に切欠き部が設けられている構成とする
ことができる。
て、前記デバイスホールは、直線状になっている中間配
線部が通る部分に切欠き部が設けられている構成とする
ことができる。
【００２７】本発明のテープキャリアパッケージにおい
て、前記接続部を含む前記中間配線部が、前記デバイス
ホール側にＶ字状に屈曲し、かつ、該中間配線部の該デ
バイスホールの上を通る部分が直線状になっている構成
とすることができる。
て、前記接続部を含む前記中間配線部が、前記デバイス
ホール側にＶ字状に屈曲し、かつ、該中間配線部の該デ
バイスホールの上を通る部分が直線状になっている構成
とすることができる。
【００２８】本発明のテープキャリアパッケージにおい
て、前記切欠き部を通る直線状の中間配線部に、屈曲さ
せた緩衝部が設けられている構成とすることができる。
て、前記切欠き部を通る直線状の中間配線部に、屈曲さ
せた緩衝部が設けられている構成とすることができる。
【００２９】本発明のテープキャリアパッケージにおい
て、前記デバイスホールは、前記テープ基材に形成され
た他の開口部とは分離して形成され、該デバイスホール
の上を前記中間配線部が直線状に横切って設けられてい
る構成とすることができる。本発明のテープキャリアパ
ッケージにおいて、前記配線が電源用であり、前記半導
体チップの電極と電気的に接続される信号用配線が更に
前記テープ基材に形成されている構成とすることができ
る。
て、前記デバイスホールは、前記テープ基材に形成され
た他の開口部とは分離して形成され、該デバイスホール
の上を前記中間配線部が直線状に横切って設けられてい
る構成とすることができる。本発明のテープキャリアパ
ッケージにおいて、前記配線が電源用であり、前記半導
体チップの電極と電気的に接続される信号用配線が更に
前記テープ基材に形成されている構成とすることができ
る。
【００３０】本発明のテープキャリアパッケージにおい
て、前記テープ基材の前記配線が複数本形成され、その
相互間に前記半導体チップとは異なる電子部品が接続搭
載されている構成とすることができる。
て、前記テープ基材の前記配線が複数本形成され、その
相互間に前記半導体チップとは異なる電子部品が接続搭
載されている構成とすることができる。
【００３１】本発明のテープキャリアパッケージにおい
て、前記半導体チップが、他のテープキャリアパッケー
ジに備わった半導体チップとの間の信号接続のためにバ
ッファ回路を内蔵している構成とすることができる。
て、前記半導体チップが、他のテープキャリアパッケー
ジに備わった半導体チップとの間の信号接続のためにバ
ッファ回路を内蔵している構成とすることができる。
【００３２】本発明のテープキャリアパッケージにおい
て、前記半導体チップに内蔵されたバッファ回路が、入
力バッファ回路と出力バッファ回路とによって構成され
ていてもよい。
て、前記半導体チップに内蔵されたバッファ回路が、入
力バッファ回路と出力バッファ回路とによって構成され
ていてもよい。
【００３３】本発明のテープキャリアパッケージにおい
て、前記半導体チップに内蔵されたバッファ回路が、入
出力バッファ回路によって構成されていてもよい。
て、前記半導体チップに内蔵されたバッファ回路が、入
出力バッファ回路によって構成されていてもよい。
【００３４】本発明の表示装置は、表示パネルのガラス
板上に、上述したテープキャリアパッケージが並設さ
れ、その隣合うテープキャリアパッケージが該ガラス板
上に設けられた配線を介して電気的に接続され、そのこ
とにより上記目的が達成される。
板上に、上述したテープキャリアパッケージが並設さ
れ、その隣合うテープキャリアパッケージが該ガラス板
上に設けられた配線を介して電気的に接続され、そのこ
とにより上記目的が達成される。
【００３５】本発明の表示装置において、前記ガラス板
上に設けられた配線とテープキャリアパッケージとの接
続に、異方性導電膜が用いられている構成とすることが
できる。
上に設けられた配線とテープキャリアパッケージとの接
続に、異方性導電膜が用いられている構成とすることが
できる。
【００３６】本発明の表示装置において、前記ガラス板
上に設けられた配線は、前記ガラス板上に直接形成され
た配線、または前記ガラス板とは別の基板上に形成され
た配線である構成とすることができる。
上に設けられた配線は、前記ガラス板上に直接形成され
た配線、または前記ガラス板とは別の基板上に形成され
た配線である構成とすることができる。
【００３７】本発明の表示装置において、前記ガラス板
上に設けられた配線には、前記半導体チップとは異なる
電子部品が接続搭載されている構成とすることができ
る。
上に設けられた配線には、前記半導体チップとは異なる
電子部品が接続搭載されている構成とすることができ
る。
【００３８】本発明の表示装置において、前記表示パネ
ルが液晶パネルである構成とすることができる。
ルが液晶パネルである構成とすることができる。
【００３９】以下に、本発明の作用につき説明する。
【００４０】本発明のＴＣＰにあっては、出力端子辺に
垂直な辺に配線の入力端子を配置しているので、その入
力端子を用いてテストすることにより半導体チップが良
品か否かの補償が可能となる。
垂直な辺に配線の入力端子を配置しているので、その入
力端子を用いてテストすることにより半導体チップが良
品か否かの補償が可能となる。
【００４１】また、本発明の表示装置にあっては、その
ＴＣＰを入力端子部も含めて表示パネル上に搭載し、隣
接するＴＣＰ間同士の電気的接続を表示パネル上の配線
によって行っている。よって、最大の課題である入力信
号の配線をＴＣＰとガラス板だけに形成すればよいた
め、材料のコストダウンを図ることができることはもと
より、ＴＣＰを実装することにより入出力端子の接続を
１回でできるので接続工数を従来の１／３に低減でき
る。よって、接続工数でも大幅なコストダウンが可能で
ある。
ＴＣＰを入力端子部も含めて表示パネル上に搭載し、隣
接するＴＣＰ間同士の電気的接続を表示パネル上の配線
によって行っている。よって、最大の課題である入力信
号の配線をＴＣＰとガラス板だけに形成すればよいた
め、材料のコストダウンを図ることができることはもと
より、ＴＣＰを実装することにより入出力端子の接続を
１回でできるので接続工数を従来の１／３に低減でき
る。よって、接続工数でも大幅なコストダウンが可能で
ある。
【００４２】また、本発明ではガラス板から不良ＴＣＰ
のみを剥離し、ガラス板上のみ洗浄すればよいので従来
の手間の半分でリペアが可能である。さらに、ガラス板
からはみ出した部分のＴＣＰはベゼル等を実装する際に
折り曲げる事も可能であるために額縁サイズも低減でき
る。
のみを剥離し、ガラス板上のみ洗浄すればよいので従来
の手間の半分でリペアが可能である。さらに、ガラス板
からはみ出した部分のＴＣＰはベゼル等を実装する際に
折り曲げる事も可能であるために額縁サイズも低減でき
る。
【００４３】信頼性面では線膨張係数の大きなプリント
配線板を使用しないため、温度環境変化に対する信頼性
は従来より向上し、振動等に対する機械的な信頼性も従
来のＴＣＰ方式のＴＣＰやプリント配線板のような可動
部分や共振部分が無くなるのでＣＯＧ並の信頼性が得ら
れる。
配線板を使用しないため、温度環境変化に対する信頼性
は従来より向上し、振動等に対する機械的な信頼性も従
来のＴＣＰ方式のＴＣＰやプリント配線板のような可動
部分や共振部分が無くなるのでＣＯＧ並の信頼性が得ら
れる。
【００４４】また、ガラス板へは異方性導電膜を介して
一括ボンディングしている。そしてＴＣＰ上の配線、半
導体チップ内の配線、ガラス板上の配線を異方性導電膜
で電気的に相互接続することができるので、従来のプリ
ント基板が持っていた多層配線の機能を代行させ、フレ
キシブル配線板やプリント基板のような連続した大きな
外部基板を使わずに低配線抵抗での入力信号の送受を可
能としている。
一括ボンディングしている。そしてＴＣＰ上の配線、半
導体チップ内の配線、ガラス板上の配線を異方性導電膜
で電気的に相互接続することができるので、従来のプリ
ント基板が持っていた多層配線の機能を代行させ、フレ
キシブル配線板やプリント基板のような連続した大きな
外部基板を使わずに低配線抵抗での入力信号の送受を可
能としている。
【００４５】また、半導体チップ内のアルミニウム配線
を使用せず、半導体チップ内にバッファ回路を内蔵する
ことにより、半導体チップ内部の配線領域を削減でき、
チップ面積を小さくすることができ、低コスト化を図れ
るとともに信頼性の向上も図れる。
を使用せず、半導体チップ内にバッファ回路を内蔵する
ことにより、半導体チップ内部の配線領域を削減でき、
チップ面積を小さくすることができ、低コスト化を図れ
るとともに信頼性の向上も図れる。
【００４６】さらに、半導体チップ内でバッファ回路を
経由することにより、入力信号の波形整形を行うことが
でき、ノイズの影響を抑制できると共に、クロック信号
など高速動作を必要とする信号においても確実に正常な
状態として信号を送ることが可能となる。
経由することにより、入力信号の波形整形を行うことが
でき、ノイズの影響を抑制できると共に、クロック信号
など高速動作を必要とする信号においても確実に正常な
状態として信号を送ることが可能となる。
【００４７】また、バッファ回路を入出力バッファ回路
の構成とすることにより、信号伝達方向を外部より自由
に変更することが可能となり、半導体チップの共通化を
図ることができる。
の構成とすることにより、信号伝達方向を外部より自由
に変更することが可能となり、半導体チップの共通化を
図ることができる。
【００４８】
【発明の実施の形態】以下に、本発明の実施形態を図面
に基づいて具体的に説明する。
に基づいて具体的に説明する。
【００４９】（実施形態１）図１は本実施形態１に係る
ＴＣＰを示す平面面である。図１（ａ）はそのＴＣＰを
打ち抜く前の状態を示す平面図であり、図１（ｂ）は左
側の入力端子部を示す平面図、図１（ｃ）は本発明の要
部を示す平面図、図１（ｄ）は右側の入力端子部を示す
平面図である。また、図２は、そのＴＣＰの左右の入力
端子部の間の部分を示す断面図である。
ＴＣＰを示す平面面である。図１（ａ）はそのＴＣＰを
打ち抜く前の状態を示す平面図であり、図１（ｂ）は左
側の入力端子部を示す平面図、図１（ｃ）は本発明の要
部を示す平面図、図１（ｄ）は右側の入力端子部を示す
平面図である。また、図２は、そのＴＣＰの左右の入力
端子部の間の部分を示す断面図である。
【００５０】ＴＣＰ７は、テープ基材１として宇部興産
（株）の厚さ５０μｍのユーピレックスに接着剤層２を
介して例えば、厚さ１８μｍ、最小配線幅３０μｍの電
解銅箔３が配線用に積層されたものを使用している。上
記テープ基材１の材料としては、ユーピレックスの他
に、鐘淵化学（株）のアピカルや東レデュポン（株）の
カプトン等、他のポリイミドフィルムを用いることもで
きる。また、ポリイミド以外でもよく、ガラスエポキ
シ、アラミド、ＢＴレジン、ポリエチレンテレフタレー
ト、ポリフェニルエーテル等のフィルムも使用できる。
また、接着剤層２が無く、基材１の上に直接に導体であ
る電解銅箔３がパターンが形成されているＴＣＰとして
もよい。
（株）の厚さ５０μｍのユーピレックスに接着剤層２を
介して例えば、厚さ１８μｍ、最小配線幅３０μｍの電
解銅箔３が配線用に積層されたものを使用している。上
記テープ基材１の材料としては、ユーピレックスの他
に、鐘淵化学（株）のアピカルや東レデュポン（株）の
カプトン等、他のポリイミドフィルムを用いることもで
きる。また、ポリイミド以外でもよく、ガラスエポキ
シ、アラミド、ＢＴレジン、ポリエチレンテレフタレー
ト、ポリフェニルエーテル等のフィルムも使用できる。
また、接着剤層２が無く、基材１の上に直接に導体であ
る電解銅箔３がパターンが形成されているＴＣＰとして
もよい。
【００５１】上記電解銅箔３は、ＴＣＰ７の長さ方向の
中央部に、図１の例では紙面の下側に配した出力端子群
２７、同じく紙面の上側に配した電源用リード１１ａ、
入力端子１１ｂ、１１ｃ、インナーリード１２ｂ、１２
ｃなどの配線を構成している。また、この電解銅箔３の
上側には、図２に示すように、電解銅箔３の一部、たと
えば端子部などの部分を除いて封止樹脂４が設けられ、
また、テープ基材１の下には、半導体チップ５が設けら
れていると共に半導体チップ５の周囲を覆って封止樹脂
４が設けられている。
中央部に、図１の例では紙面の下側に配した出力端子群
２７、同じく紙面の上側に配した電源用リード１１ａ、
入力端子１１ｂ、１１ｃ、インナーリード１２ｂ、１２
ｃなどの配線を構成している。また、この電解銅箔３の
上側には、図２に示すように、電解銅箔３の一部、たと
えば端子部などの部分を除いて封止樹脂４が設けられ、
また、テープ基材１の下には、半導体チップ５が設けら
れていると共に半導体チップ５の周囲を覆って封止樹脂
４が設けられている。
【００５２】上記電源用リード１１ａは、図１（ｃ）に
示すように、開口しているデバイスホール８の中央付近
でデバイスホール８内にオーバーハングし、そのオーバ
ーハングパターン１２ａの部分が、デバイスホール８よ
り下側の半導体チップ５の上に設けた電源電極バンプ１
０ａに接続されている。電源電極バンプ１０ａ以外の入
力端子１１ｂには配線の一端が接続され、その配線の他
端側は、デバイスホール８に設けたインナーリード１２
ｂを介して半導体チップ５上に形成してあるバンプ１０
ｂにインナーリードボンドされる。よって、入力信号
は、半導体チップ５内のロジック回路部分に伝達される
と共に、チップ内配線１３を通じて反対側の辺のバンプ
１０ｃまで伝達される。その際必要ならば、半導体チッ
プ５内にバッファ回路を入れて、入力信号の同期を取っ
た後にバンプ１０ｃから取り出す事もできる。その後、
インナーリード１２ｃを通じて再びＴＣＰ上配線を通っ
て入力端子１１ｃから出ていく。
示すように、開口しているデバイスホール８の中央付近
でデバイスホール８内にオーバーハングし、そのオーバ
ーハングパターン１２ａの部分が、デバイスホール８よ
り下側の半導体チップ５の上に設けた電源電極バンプ１
０ａに接続されている。電源電極バンプ１０ａ以外の入
力端子１１ｂには配線の一端が接続され、その配線の他
端側は、デバイスホール８に設けたインナーリード１２
ｂを介して半導体チップ５上に形成してあるバンプ１０
ｂにインナーリードボンドされる。よって、入力信号
は、半導体チップ５内のロジック回路部分に伝達される
と共に、チップ内配線１３を通じて反対側の辺のバンプ
１０ｃまで伝達される。その際必要ならば、半導体チッ
プ５内にバッファ回路を入れて、入力信号の同期を取っ
た後にバンプ１０ｃから取り出す事もできる。その後、
インナーリード１２ｃを通じて再びＴＣＰ上配線を通っ
て入力端子１１ｃから出ていく。
【００５３】つまり、このＴＣＰは、電源端子等、更に
配線抵抗に対する要求の厳しい端子については、チップ
内配線を信号伝搬経路に使わないで済むように、左右の
入力端子間を、連続したＴＣＰ上のリード１１ａで接続
し、その連続したリード１１ａを横切るようにテープ基
材に開口部であるデバイスホール８を設けてその開口部
に相対する半導体チップ５上に電極とバンプを形成し、
そこで開口部にオーバーハングしたＴＣＰ上の連続した
リード１１ａとボンディングを行い、半導体チップ５に
信号を供給する構造を取る。
配線抵抗に対する要求の厳しい端子については、チップ
内配線を信号伝搬経路に使わないで済むように、左右の
入力端子間を、連続したＴＣＰ上のリード１１ａで接続
し、その連続したリード１１ａを横切るようにテープ基
材に開口部であるデバイスホール８を設けてその開口部
に相対する半導体チップ５上に電極とバンプを形成し、
そこで開口部にオーバーハングしたＴＣＰ上の連続した
リード１１ａとボンディングを行い、半導体チップ５に
信号を供給する構造を取る。
【００５４】全てのインナーリードには厚さ０．２μｍ
のスズメッキが施され、半導体チップ５上の接続用バン
プと熱圧着により接続されている。尚、ＴＣＰの導体メ
ッキはスズ以外に、Ｎｉ／Ａｕメッキ、半田メッキでも
可能である。デバイスホール８の周辺は封止樹脂４によ
り封止されている。
のスズメッキが施され、半導体チップ５上の接続用バン
プと熱圧着により接続されている。尚、ＴＣＰの導体メ
ッキはスズ以外に、Ｎｉ／Ａｕメッキ、半田メッキでも
可能である。デバイスホール８の周辺は封止樹脂４によ
り封止されている。
【００５５】なお、本実施形態１においてテープから打
ち抜かれて１つずつのＴＣＰとなる部分は、一点鎖線
（７ａ）にて示す部分である。場合によっては、電源用
リード１１ａ側の端は、一点鎖線（７ａ）により示す打
ち抜き位置を変えることにより異なる数種の形状にでき
る。
ち抜かれて１つずつのＴＣＰとなる部分は、一点鎖線
（７ａ）にて示す部分である。場合によっては、電源用
リード１１ａ側の端は、一点鎖線（７ａ）により示す打
ち抜き位置を変えることにより異なる数種の形状にでき
る。
【００５６】（実施形態２）図３は、本実施形態２に係
るＴＣＰの要部を示す平面図であり、図４は図３のＡ−
Ａ線による断面図である。
るＴＣＰの要部を示す平面図であり、図４は図３のＡ−
Ａ線による断面図である。
【００５７】本実施形態２では、電源用リード１１ａの
配設の仕方を変えている。つまり、一番外側の端の電源
用リード１１ａにおけるデバイスホール８側のオーバー
ハングパターン１２ａをＩ状になし、他の電源用リード
１１ａにおけるデバイスホール８側のオーバーハングパ
ターン１２ａをＵ状になして、半導体チップ５の上に設
けた電源電極バンプ１０ａに接続している。なお、出力
端子群２７の一部は省略している。
配設の仕方を変えている。つまり、一番外側の端の電源
用リード１１ａにおけるデバイスホール８側のオーバー
ハングパターン１２ａをＩ状になし、他の電源用リード
１１ａにおけるデバイスホール８側のオーバーハングパ
ターン１２ａをＵ状になして、半導体チップ５の上に設
けた電源電極バンプ１０ａに接続している。なお、出力
端子群２７の一部は省略している。
【００５８】このようにした場合は、実施形態１よりも
Ｉ状のリード１１ａの分だけ長さを短くでき、抵抗を小
さくできると共に、Ｕ状パターン１組分の配線領域を小
さくできるので、設計の自由度を大きくできる。
Ｉ状のリード１１ａの分だけ長さを短くでき、抵抗を小
さくできると共に、Ｕ状パターン１組分の配線領域を小
さくできるので、設計の自由度を大きくできる。
【００５９】（実施形態３）図５に、本実施形態３に係
るＴＣＰを示す平面図であり、（ａ）はその数個分を示
し、（ｂ）は要部を示す平面図である。
るＴＣＰを示す平面図であり、（ａ）はその数個分を示
し、（ｂ）は要部を示す平面図である。
【００６０】本実施形態３は、実施形態１と信号の流れ
や機能は同じであるが、デバイスホール８の一部に切欠
き部９を設けると共に、その切欠き部９の部分における
オーバーハングパターン１２ａの形状を直線状にしてお
り、切欠き部９の部分においてオーバーハングパターン
１２ａと半導体チップ５上の電源電極バンプ１０ａとの
接続を行う構成にしている。本実施形態３における電源
用リード１１ａのオーバーハングパターン１２ａ近傍部
分は、全体としてＶ状パターンとなっている。このオー
バーハングパターン１２ａの場合は、デバイスホール８
の部分におけるＵ状に湾曲した部分を短く、または省略
できるメリットがある。但し、電源電極バンプ１０ａが
出力端子群２７の列に対して垂直に伸びるので、半導体
チップの幅が広がる可能性もあり、使う状況やＬＳＩの
レイアウトに応じ、実施形態１や２と比較して生産技術
的、コスト的に有利な方を使うようにするのがよい。
や機能は同じであるが、デバイスホール８の一部に切欠
き部９を設けると共に、その切欠き部９の部分における
オーバーハングパターン１２ａの形状を直線状にしてお
り、切欠き部９の部分においてオーバーハングパターン
１２ａと半導体チップ５上の電源電極バンプ１０ａとの
接続を行う構成にしている。本実施形態３における電源
用リード１１ａのオーバーハングパターン１２ａ近傍部
分は、全体としてＶ状パターンとなっている。このオー
バーハングパターン１２ａの場合は、デバイスホール８
の部分におけるＵ状に湾曲した部分を短く、または省略
できるメリットがある。但し、電源電極バンプ１０ａが
出力端子群２７の列に対して垂直に伸びるので、半導体
チップの幅が広がる可能性もあり、使う状況やＬＳＩの
レイアウトに応じ、実施形態１や２と比較して生産技術
的、コスト的に有利な方を使うようにするのがよい。
【００６１】（実施形態４）図６は、本実施形態４に係
るＴＣＰを示す平面図である。図６（ａ）はその数個分
を示す平面図であり、図６（ｂ）はその要部を示す平面
図である。
るＴＣＰを示す平面図である。図６（ａ）はその数個分
を示す平面図であり、図６（ｂ）はその要部を示す平面
図である。
【００６２】本実施形態では、実施形態３におけるオー
バーハングパターン１２ａに緩衝機能を持たせた場合で
ある。具体的には、オーバーハングさせたオーバーハン
グパターン１２ａの一部、たとえば図示例の場合は２箇
所にＳ字部を設けている。よって、本実施形態の場合に
は、オーバーハングパターン１２ａの両端間に動きの自
由度を与えることができ、インナーリードボンディング
した際に、電源用リード１１ａが伸び易くなり、断線に
対して強い状態にできる。
バーハングパターン１２ａに緩衝機能を持たせた場合で
ある。具体的には、オーバーハングさせたオーバーハン
グパターン１２ａの一部、たとえば図示例の場合は２箇
所にＳ字部を設けている。よって、本実施形態の場合に
は、オーバーハングパターン１２ａの両端間に動きの自
由度を与えることができ、インナーリードボンディング
した際に、電源用リード１１ａが伸び易くなり、断線に
対して強い状態にできる。
【００６３】なお、バンプ間スペースが十分に取れない
場合は、Ｓ字ではなく、くの字状、もしくはＷ字状のパ
ターンの緩衝部にしてもよい。
場合は、Ｓ字ではなく、くの字状、もしくはＷ字状のパ
ターンの緩衝部にしてもよい。
【００６４】本実施形態は、実施形態３に対してだけで
なく、実施形態１や２に対しても適用できる。
なく、実施形態１や２に対しても適用できる。
【００６５】（実施形態５）図７は、本実施形態に係る
ＴＣＰを示す平面図である。
ＴＣＰを示す平面図である。
【００６６】本実施形態のＴＣＰは、テープ基材上のリ
ード１１ａにチップ部品（例えばチップコンデンサ）１
４を搭載した場合である。この場合、電源用リード１１
ａにおける電源ラインＶｄｄと接地ラインＧＮＤとに半
田付け用パッド１１ｄを設け、その周囲をソルダーレジ
スト６でカバーし、チップ部品１４を搭載するのが好ま
しい。チップ部品１４の搭載は、テープ状態、半導体チ
ップ５を実装した後のＴＣＰ状態、ＴＣＰを液晶パネル
に実装した後の状態のいずれの場合も可能である。
ード１１ａにチップ部品（例えばチップコンデンサ）１
４を搭載した場合である。この場合、電源用リード１１
ａにおける電源ラインＶｄｄと接地ラインＧＮＤとに半
田付け用パッド１１ｄを設け、その周囲をソルダーレジ
スト６でカバーし、チップ部品１４を搭載するのが好ま
しい。チップ部品１４の搭載は、テープ状態、半導体チ
ップ５を実装した後のＴＣＰ状態、ＴＣＰを液晶パネル
に実装した後の状態のいずれの場合も可能である。
【００６７】（実施形態６）図８は、本実施形態に係る
ＴＣＰを示す平面図である。
ＴＣＰを示す平面図である。
【００６８】本実施形態では電源用リード１１ａは、ほ
ぼ直線状に形成され、更にその中間配線部がデバイスホ
ール８の上部をほぼ直線状に通過するように形成され、
中間配線部の中間において半導体チップ５の電源電極バ
ンプ１０ａと接続部を介して電気的に接続される。ま
た、デバイスホール８が他の開口部（他のデバイスホー
ル）８ａとは分離して形成されている。本実施形態に示
すように、デバイスホール８は半導体チップ５と電源用
リード１１ａとの接続ができる形状であればよく、必要
に応じて適当な形状とすることができる。なお、出力端
子群２７の一部は省略して示している。その他の部分
は、図３（実施形態２）と同一であり、詳細説明は省略
する。
ぼ直線状に形成され、更にその中間配線部がデバイスホ
ール８の上部をほぼ直線状に通過するように形成され、
中間配線部の中間において半導体チップ５の電源電極バ
ンプ１０ａと接続部を介して電気的に接続される。ま
た、デバイスホール８が他の開口部（他のデバイスホー
ル）８ａとは分離して形成されている。本実施形態に示
すように、デバイスホール８は半導体チップ５と電源用
リード１１ａとの接続ができる形状であればよく、必要
に応じて適当な形状とすることができる。なお、出力端
子群２７の一部は省略して示している。その他の部分
は、図３（実施形態２）と同一であり、詳細説明は省略
する。
【００６９】（実施形態７）図９（ａ）は、本実施形態
に係る液晶表示装置のＴＣＰ取付け部分を示す斜視図で
あり、図９（ｂ）は液晶表示装置とＴＣＰとの取付け部
分を示す断面図である。
に係る液晶表示装置のＴＣＰ取付け部分を示す斜視図で
あり、図９（ｂ）は液晶表示装置とＴＣＰとの取付け部
分を示す断面図である。
【００７０】本実施形態の液晶表示装置は、ＴＣＰ７が
テープから打ち抜かれた状態で１個ずつ、液晶パネルの
下ガラス板１６上に形成された配線パターン１７と異方
性導電膜２０を介して接続され、固定されている。な
お、本図ではＴＣＰ７はテープも含めて完全に下ガラス
板１６の上に乗っているが、場合によってはＴＣＰ７の
テープもしくは半導体チップ５の一部が下ガラス板１６
から外側にはみ出る場合もある。しかし、その場合で
も、本発明の利点である共通配線基板であるプリント基
板が不要というメリットは持っている。
テープから打ち抜かれた状態で１個ずつ、液晶パネルの
下ガラス板１６上に形成された配線パターン１７と異方
性導電膜２０を介して接続され、固定されている。な
お、本図ではＴＣＰ７はテープも含めて完全に下ガラス
板１６の上に乗っているが、場合によってはＴＣＰ７の
テープもしくは半導体チップ５の一部が下ガラス板１６
から外側にはみ出る場合もある。しかし、その場合で
も、本発明の利点である共通配線基板であるプリント基
板が不要というメリットは持っている。
【００７１】実装工程としては、以下の通りである。Ｔ
ＣＰ７は、テープ状態で供給され、金型等で所定の形状
に打ち抜かれて作製される。次に、ＴＣＰ７を液晶パネ
ルの下ガラス板の上の所定の配線接続部にアライメント
し、仮接続を行う。その後、本圧着を行い、ＴＣＰ７の
入出力端子部を液晶パネルの下ガラス板に固定する。液
晶パネルの下ガラス板１６とＴＣＰ７との接続は、前記
異方性導電膜２０を使って行い、ボンディングツール形
状や装置を工夫することにより、出力端子と入力端子と
を同時に１回で接続することが可能である。また、万が
一、全てのＴＣＰ７を実装した後のテストで、そのうち
１つのＴＣＰ７が不良だった場合、不良ＴＣＰ７の両隣
のＴＣＰ７にはダメージを与えること無く、不良ＴＣＰ
７だけを下ガラス板１６から取り外し、良品のＴＣＰ７
と取り替えることができる。リペアは、加熱して不良Ｔ
ＣＰ７を下ガラス板１６から剥離し、下ガラス板１６を
専用溶剤で洗浄した後、別の良品ＴＣＰ７を前述と同じ
手順で搭載する。
ＣＰ７は、テープ状態で供給され、金型等で所定の形状
に打ち抜かれて作製される。次に、ＴＣＰ７を液晶パネ
ルの下ガラス板の上の所定の配線接続部にアライメント
し、仮接続を行う。その後、本圧着を行い、ＴＣＰ７の
入出力端子部を液晶パネルの下ガラス板に固定する。液
晶パネルの下ガラス板１６とＴＣＰ７との接続は、前記
異方性導電膜２０を使って行い、ボンディングツール形
状や装置を工夫することにより、出力端子と入力端子と
を同時に１回で接続することが可能である。また、万が
一、全てのＴＣＰ７を実装した後のテストで、そのうち
１つのＴＣＰ７が不良だった場合、不良ＴＣＰ７の両隣
のＴＣＰ７にはダメージを与えること無く、不良ＴＣＰ
７だけを下ガラス板１６から取り外し、良品のＴＣＰ７
と取り替えることができる。リペアは、加熱して不良Ｔ
ＣＰ７を下ガラス板１６から剥離し、下ガラス板１６を
専用溶剤で洗浄した後、別の良品ＴＣＰ７を前述と同じ
手順で搭載する。
【００７２】図１０に、液晶パネルおよびＴＣＰの電気
的接続部分の信号の流れを示す。この図に示す様に、電
源信号は、一部を液晶パネルの下ガラス板１６上の配線
パターン１７を介して複数のＴＣＰ７に供給されてい
く。なお、図１０中の２６は、ＴＣＰ上配線であり、同
じく１３はチップ内配線である。
的接続部分の信号の流れを示す。この図に示す様に、電
源信号は、一部を液晶パネルの下ガラス板１６上の配線
パターン１７を介して複数のＴＣＰ７に供給されてい
く。なお、図１０中の２６は、ＴＣＰ上配線であり、同
じく１３はチップ内配線である。
【００７３】次に、この実施形態の入力配線抵抗と、従
来技術である図１５に示したＡＣＦ−ＣＯＧ方式で入力
配線を全てガラス板上配線で賄った場合の入力配線抵抗
とを、試算により比較する。試算に用いる液晶パネルと
しては、１１．３インチのＳＶＧＡ仕様の単純マトリッ
クス方式液晶パネルとする。この場合、２４０出力の液
晶駆動用ＴＣＰを、液晶パネルの片側に１０個づつ搭載
し、各ＴＣＰの入力信号配線数は約２０本前後である。
来技術である図１５に示したＡＣＦ−ＣＯＧ方式で入力
配線を全てガラス板上配線で賄った場合の入力配線抵抗
とを、試算により比較する。試算に用いる液晶パネルと
しては、１１．３インチのＳＶＧＡ仕様の単純マトリッ
クス方式液晶パネルとする。この場合、２４０出力の液
晶駆動用ＴＣＰを、液晶パネルの片側に１０個づつ搭載
し、各ＴＣＰの入力信号配線数は約２０本前後である。
【００７４】１１．３インチの液晶パネルにおけるＴＣ
Ｐ搭載部分の長さを２２０ｍｍとすると、ＴＣＰ１個当
たりの搭載可能長さ（ａ）は２２ｍｍになる。ここで、
ＴＣＰ１個の長さを２１．５ｍｍとすると、下ガラス板
１６上の配線パターン１７の長さ（ｃ）は１個当たり
０．５ｍｍになる。
Ｐ搭載部分の長さを２２０ｍｍとすると、ＴＣＰ１個当
たりの搭載可能長さ（ａ）は２２ｍｍになる。ここで、
ＴＣＰ１個の長さを２１．５ｍｍとすると、下ガラス板
１６上の配線パターン１７の長さ（ｃ）は１個当たり
０．５ｍｍになる。
【００７５】本発明の場合、１個の半導体チップの両端
の電極間はＴＣＰの銅箔からなる配線によって繋がって
いるので、その配線の長さ（ｄ）は屈曲も考慮して１個
当たり２３ｍｍ程度になる。つまり、本発明の場合、液
晶パネル片側の配線長は、ＴＣＰの銅箔からなる配線が
２３×１０＝２３０ｍｍ、下ガラス板１６上の配線パタ
ーン１７が０．５×１０＝５ｍｍになる。なお、配線パ
ターン１７の計算において１０倍としたのは、ＴＣＰ間
は９箇所であるが、両端のＴＣＰの外側の半分の長さ分
の配線をも考慮しているためである。また、ＴＣＰの銅
箔からなる配線と、下ガラス板１６上の配線パターン１
７との異方性導電膜２０による接続箇所が２×１０＝２
０カ所ある。
の電極間はＴＣＰの銅箔からなる配線によって繋がって
いるので、その配線の長さ（ｄ）は屈曲も考慮して１個
当たり２３ｍｍ程度になる。つまり、本発明の場合、液
晶パネル片側の配線長は、ＴＣＰの銅箔からなる配線が
２３×１０＝２３０ｍｍ、下ガラス板１６上の配線パタ
ーン１７が０．５×１０＝５ｍｍになる。なお、配線パ
ターン１７の計算において１０倍としたのは、ＴＣＰ間
は９箇所であるが、両端のＴＣＰの外側の半分の長さ分
の配線をも考慮しているためである。また、ＴＣＰの銅
箔からなる配線と、下ガラス板１６上の配線パターン１
７との異方性導電膜２０による接続箇所が２×１０＝２
０カ所ある。
【００７６】一方、従来技術である図１５に示したＡＣ
Ｆ−ＣＯＧ方式で入力配線を全てガラス板上配線で賄っ
た場合は、下ガラス板１６の上の配線のみであり、その
長さが２２０ｍｍとなり、また、異方性導電膜２０によ
る接続が１回という構成になる。
Ｆ−ＣＯＧ方式で入力配線を全てガラス板上配線で賄っ
た場合は、下ガラス板１６の上の配線のみであり、その
長さが２２０ｍｍとなり、また、異方性導電膜２０によ
る接続が１回という構成になる。
【００７７】今、銅の比抵抗が１．７×１０-6Ωｃｍ、
ガラス板上配線のシート抵抗が１Ω／□で配線幅が１ｍ
ｍ、異方性導電膜２０の接続抵抗を０．１Ω／箇所とす
ると、液晶パネルの片側の全配線抵抗は、従来技術のＡ
ＣＦ−ＣＯＧ方式の場合では約２２０Ωになり、本発明
の場合では約１７Ωとなる。このように従来の方法に比
べて、本発明による場合には配線抵抗の低減に絶大な効
果がある。
ガラス板上配線のシート抵抗が１Ω／□で配線幅が１ｍ
ｍ、異方性導電膜２０の接続抵抗を０．１Ω／箇所とす
ると、液晶パネルの片側の全配線抵抗は、従来技術のＡ
ＣＦ−ＣＯＧ方式の場合では約２２０Ωになり、本発明
の場合では約１７Ωとなる。このように従来の方法に比
べて、本発明による場合には配線抵抗の低減に絶大な効
果がある。
【００７８】このような効果は、実施形態１〜６のＴＣ
Ｐを用いる場合の総てにおいて有する。また、実施形態
１〜６の総てのＴＣＰにおいては、半導体チップ上に設
けた配線の両端の一方に、連続したリード１１ａを２分
割した一方の端を接続し、半導体チップ上の配線の他方
の端に、２分割したリードの他方の端を接続した場合、
つまり入力電圧をリードの一方から半導体チップ上の配
線へと送り、更にリードの他方へと送る構成の場合、よ
りも抵抗を極めて小さくできる。その理由は、本発明の
リードは電解（もしくは圧延等）により形成した比較的
厚みのある（例えば約１８μｍ）ものであるが、そのシ
ート抵抗は約０．０１〜０．００３Ωとなるのに対し、
半導体チップ上の配線は蒸着等により形成された厚みの
薄い（例えば約〜１μｍ）ものからなるためであり、そ
のシート抵抗は０．１〜０．５Ωと大きな値になるから
である。
Ｐを用いる場合の総てにおいて有する。また、実施形態
１〜６の総てのＴＣＰにおいては、半導体チップ上に設
けた配線の両端の一方に、連続したリード１１ａを２分
割した一方の端を接続し、半導体チップ上の配線の他方
の端に、２分割したリードの他方の端を接続した場合、
つまり入力電圧をリードの一方から半導体チップ上の配
線へと送り、更にリードの他方へと送る構成の場合、よ
りも抵抗を極めて小さくできる。その理由は、本発明の
リードは電解（もしくは圧延等）により形成した比較的
厚みのある（例えば約１８μｍ）ものであるが、そのシ
ート抵抗は約０．０１〜０．００３Ωとなるのに対し、
半導体チップ上の配線は蒸着等により形成された厚みの
薄い（例えば約〜１μｍ）ものからなるためであり、そ
のシート抵抗は０．１〜０．５Ωと大きな値になるから
である。
【００７９】（実施形態８）図１１は、本実施形態に係
る液晶表示装置のＴＣＰ取付け部分を示す斜視図であ
る。
る液晶表示装置のＴＣＰ取付け部分を示す斜視図であ
る。
【００８０】本実施形態は、特に低配線抵抗の必要な大
型パネルにおいて、電源ライン配線部分のみ下ガラス板
上の配線を使わずに、ＴＣＰ間接続用基板１９の上に形
成した配線１９ａを介して隣接するＴＣＰ７同士を接続
した場合である。両端のＴＣＰ７には、下ガラス板１６
の上に設けた配線パターン１７が接続される。なお、図
１１中の２６はＴＣＰ上配線である。
型パネルにおいて、電源ライン配線部分のみ下ガラス板
上の配線を使わずに、ＴＣＰ間接続用基板１９の上に形
成した配線１９ａを介して隣接するＴＣＰ７同士を接続
した場合である。両端のＴＣＰ７には、下ガラス板１６
の上に設けた配線パターン１７が接続される。なお、図
１１中の２６はＴＣＰ上配線である。
【００８１】この場合、まず液晶パネルの下ガラス板１
６の上におけるＴＣＰ間に相当する位置に、ＴＣＰ間接
続用基板１９を配線１９ａのパターン面が露出する方向
にして貼り付ける。その後、実施形態７と同じ手順でＴ
ＣＰ７を実装していく。この方法の場合、ＴＣＰ間接続
用基板１９の配線は、本発明のＴＣＰの配線と同様にシ
ート抵抗が約０．０１Ω以下の配線とすることにより、
配線抵抗は１Ω以下になり、液晶パネルのサイズが今後
更に大型化した場合、配線抵抗が比例増加するのを防止
する効果がある。
６の上におけるＴＣＰ間に相当する位置に、ＴＣＰ間接
続用基板１９を配線１９ａのパターン面が露出する方向
にして貼り付ける。その後、実施形態７と同じ手順でＴ
ＣＰ７を実装していく。この方法の場合、ＴＣＰ間接続
用基板１９の配線は、本発明のＴＣＰの配線と同様にシ
ート抵抗が約０．０１Ω以下の配線とすることにより、
配線抵抗は１Ω以下になり、液晶パネルのサイズが今後
更に大型化した場合、配線抵抗が比例増加するのを防止
する効果がある。
【００８２】また、図１２（ａ）に示すようにＴＣＰ間
接続用基板１９の上に、もしくは図１２（ｂ）に示すよ
うにＴＣＰ間接続用基板１９の内部にチップコンデンサ
等の電子部品１４を搭載してもよい。基板内部に搭載す
る場合は、基板材料として、図１２（ｂ）に示すＬＴＣ
Ｃ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｆｉｒｅｄ
Ｃｅｒａｍｉｃ）基板を使い、基板内部もしくは表面
に印刷等の手法でコンデンサの電子部品１４を作り込ん
だ構成とするのがよい。このようにすると、実装コスト
を抑えられるし、設計の自由度を増す事ができる。
接続用基板１９の上に、もしくは図１２（ｂ）に示すよ
うにＴＣＰ間接続用基板１９の内部にチップコンデンサ
等の電子部品１４を搭載してもよい。基板内部に搭載す
る場合は、基板材料として、図１２（ｂ）に示すＬＴＣ
Ｃ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｆｉｒｅｄ
Ｃｅｒａｍｉｃ）基板を使い、基板内部もしくは表面
に印刷等の手法でコンデンサの電子部品１４を作り込ん
だ構成とするのがよい。このようにすると、実装コスト
を抑えられるし、設計の自由度を増す事ができる。
【００８３】なお、上述した説明では液晶表示装置の場
合を例に挙げているが、本発明はこれに限らず、表示媒
体が液晶以外の他のものである表示装置一般に適用でき
ることはもちろんである。
合を例に挙げているが、本発明はこれに限らず、表示媒
体が液晶以外の他のものである表示装置一般に適用でき
ることはもちろんである。
【００８４】（実施形態９）図１３は、本実施形態９に
係るＴＣＰの要部およびそれに搭載される半導体チップ
を示す図である。ただし、ＴＣＰの部分は、上述の他の
実施形態にて説明されているどのＴＣＰでも実現が可能
である。
係るＴＣＰの要部およびそれに搭載される半導体チップ
を示す図である。ただし、ＴＣＰの部分は、上述の他の
実施形態にて説明されているどのＴＣＰでも実現が可能
である。
【００８５】まず、図１３の半導体チップ５の構成およ
び動作について説明する。ただし、説明の都合上、半導
体チップ５への入力信号は図の（Ａ）側よりコントロー
ラまたは他の半導体チップよりガラスパネル上のＩＴＯ
配線などを経由して供給され、図の（Ｂ）側より出力し
て、ガラスパネル上のＩＴＯ配線を経由して別のＴＣＰ
７に設けられた他の半導体チップに供給するものとす
る。
び動作について説明する。ただし、説明の都合上、半導
体チップ５への入力信号は図の（Ａ）側よりコントロー
ラまたは他の半導体チップよりガラスパネル上のＩＴＯ
配線などを経由して供給され、図の（Ｂ）側より出力し
て、ガラスパネル上のＩＴＯ配線を経由して別のＴＣＰ
７に設けられた他の半導体チップに供給するものとす
る。
【００８６】（Ａ）側の端子１１ｂより入力された入力
信号は、ＴＣＰ７上のインナーリード配線を経由して、
半導体チップ５上のバンプ１０ｂに与えられる。そのバ
ンプ１０ｂは半導体チップ５内のアルミニウム配線など
の配線２９ａと電気的に接続されており、その半導体チ
ップ内のアルミニウム配線などの配線２９ａは、バッフ
ァ回路２８に接続されている。バッファ回路２８は入力
信号を波形整形し、その波形整形した信号で内部ロジッ
ク回路（図示せず）に接続されているトランジスタを駆
動すると共に、半導体チップ５上のアルミニウム配線な
どの配線２９ｂおよびバンプ１０ｂ、更にはＴＣＰ７上
のインナーリード配線を経由して（Ｂ）側の端子１１ｂ
より出力され、次の半導体チップに供給される。
信号は、ＴＣＰ７上のインナーリード配線を経由して、
半導体チップ５上のバンプ１０ｂに与えられる。そのバ
ンプ１０ｂは半導体チップ５内のアルミニウム配線など
の配線２９ａと電気的に接続されており、その半導体チ
ップ内のアルミニウム配線などの配線２９ａは、バッフ
ァ回路２８に接続されている。バッファ回路２８は入力
信号を波形整形し、その波形整形した信号で内部ロジッ
ク回路（図示せず）に接続されているトランジスタを駆
動すると共に、半導体チップ５上のアルミニウム配線な
どの配線２９ｂおよびバンプ１０ｂ、更にはＴＣＰ７上
のインナーリード配線を経由して（Ｂ）側の端子１１ｂ
より出力され、次の半導体チップに供給される。
【００８７】半導体チップ内のアルミニウム配線などの
配線２９ａは、バッファ回路２８のトランジスタヘの充
放電電流を考慮した配線幅にて設計することが可能であ
り、また、アルミニウム配線などの配線２９ｂは、内部
ロジック回路へ接続されるトランジスタおよび次の半導
体チップのバッファ回路のトランジスタへの充放電電流
とＩＴＯ配線などの接続負荷を考慮した配線幅にて設計
することが可能である。それによって、いままで接続さ
れる全ての半導体チップおよびＩＴＯ配線などの接続負
荷を考慮して設計していた配線幅に対して、その幅を大
きく削減することができると共に、チップ面積を削減で
きる。また、バッファ回路２８によってそれぞれの半導
体チップ５毎で波形整形されるため、駆動するトランジ
スタやＩＴＯ接続配線負荷などの影響を受けずに正常な
状態で信号を送ることができ、誤動作を防止できると共
に、ノイズの影響を抑制できる。
配線２９ａは、バッファ回路２８のトランジスタヘの充
放電電流を考慮した配線幅にて設計することが可能であ
り、また、アルミニウム配線などの配線２９ｂは、内部
ロジック回路へ接続されるトランジスタおよび次の半導
体チップのバッファ回路のトランジスタへの充放電電流
とＩＴＯ配線などの接続負荷を考慮した配線幅にて設計
することが可能である。それによって、いままで接続さ
れる全ての半導体チップおよびＩＴＯ配線などの接続負
荷を考慮して設計していた配線幅に対して、その幅を大
きく削減することができると共に、チップ面積を削減で
きる。また、バッファ回路２８によってそれぞれの半導
体チップ５毎で波形整形されるため、駆動するトランジ
スタやＩＴＯ接続配線負荷などの影響を受けずに正常な
状態で信号を送ることができ、誤動作を防止できると共
に、ノイズの影響を抑制できる。
【００８８】一方、内部ロジック回路に接続されている
トランジスタを経由した信号は、さまざまの論理回路を
経て、出力端子より出力され、表示装置の表示媒体を駆
動する。ここでは、その部分の回路についての説明は省
略する。
トランジスタを経由した信号は、さまざまの論理回路を
経て、出力端子より出力され、表示装置の表示媒体を駆
動する。ここでは、その部分の回路についての説明は省
略する。
【００８９】次に、図１４は、図１３のバッファ回路２
８部分の一例である。図１４では、バッファ回路２８が
四段のインバータ回路３０で構成されているが、二段や
六段などの別の２の倍数の段数にすることも可能であ
る。また、図１４の一段目のインバータ回路３０をシュ
ミット回路や入力コンパレータ回路とすることもでき、
別の回路構成にすることもできる。
８部分の一例である。図１４では、バッファ回路２８が
四段のインバータ回路３０で構成されているが、二段や
六段などの別の２の倍数の段数にすることも可能であ
る。また、図１４の一段目のインバータ回路３０をシュ
ミット回路や入力コンパレータ回路とすることもでき、
別の回路構成にすることもできる。
【００９０】また、図１５は、図１３のバッファ回路２
８の設置位置を変更した図である。バッファ回路２８の
設置位置を変更しても、上述と同じ効果が得られる。
８の設置位置を変更した図である。バッファ回路２８の
設置位置を変更しても、上述と同じ効果が得られる。
【００９１】（実施形態１０）図１６は本実施形態１０
に係るＴＣＰの要部およびそれに搭載される半導体チッ
プを示す図である。ただし、ＴＣＰの部分は、上述の他
の実施形態にて説明されているどのＴＣＰでも実現可能
である。
に係るＴＣＰの要部およびそれに搭載される半導体チッ
プを示す図である。ただし、ＴＣＰの部分は、上述の他
の実施形態にて説明されているどのＴＣＰでも実現可能
である。
【００９２】図１６は、上述の図１３で説明した半導体
チップ５内のバッファ回路を入力バッファ回路３１と出
力バッファ回路３２にそれぞれ分割し、それぞれのバッ
ファ回路３１、３２を半導体チップ５内のアルミニウム
配線などの配線２９ａ、２９ｂ、２９ｃによって接続し
たものである。また、それぞれのバッファ回路３１、３
２を接続する配線２９ｂは、内部ロジック回路に接続さ
れているトランジスタに接続されている。
チップ５内のバッファ回路を入力バッファ回路３１と出
力バッファ回路３２にそれぞれ分割し、それぞれのバッ
ファ回路３１、３２を半導体チップ５内のアルミニウム
配線などの配線２９ａ、２９ｂ、２９ｃによって接続し
たものである。また、それぞれのバッファ回路３１、３
２を接続する配線２９ｂは、内部ロジック回路に接続さ
れているトランジスタに接続されている。
【００９３】動作については、実施形態９で説明した内
容と同様に、図１６の（Ａ）側の端子１１ｂより入力さ
れた入力信号がＴＣＰ７上のインナーリード配線、バン
プ１０ｂ、半導体チップ５内のアルミニウム配線などの
配線２９ａを経由して入力バッファ回路３１を駆動す
る。入力バッファ回路３１は、それ以降にアルミニウム
配線などの配線２９ｂによって接続されている出力バッ
ファ回路３２および内部ロジック回路に接続されるトラ
ンジスタを駆動する。さらに、出力バッファ回路３２か
らは、アルミニウム配線などの配線２９ｃ、バンプ１０
ｂ、ＴＣＰ７上のインナーリード配線を経て（Ｂ）側の
端子１１ｂより出力されると共に、次の半導体チップを
駆動する。
容と同様に、図１６の（Ａ）側の端子１１ｂより入力さ
れた入力信号がＴＣＰ７上のインナーリード配線、バン
プ１０ｂ、半導体チップ５内のアルミニウム配線などの
配線２９ａを経由して入力バッファ回路３１を駆動す
る。入力バッファ回路３１は、それ以降にアルミニウム
配線などの配線２９ｂによって接続されている出力バッ
ファ回路３２および内部ロジック回路に接続されるトラ
ンジスタを駆動する。さらに、出力バッファ回路３２か
らは、アルミニウム配線などの配線２９ｃ、バンプ１０
ｂ、ＴＣＰ７上のインナーリード配線を経て（Ｂ）側の
端子１１ｂより出力されると共に、次の半導体チップを
駆動する。
【００９４】ただし、上述の内容は、実施形態９の場合
と同様、（Ａ）側から入力され（Ｂ）側から出力される
場合であり、実際には、（Ｂ）側から入力され（Ａ）側
から出力される場合もある。もし、仮に、（Ｂ）側から
入力され（Ａ）側から出力される場合には、図１６の入
力バッファ回路３１と出力バッファ回路３２の位置が入
れ換わる。半導体チップ５内のアルミニウム配線などの
配線２９ａは入力バッファ回路３１のトランジスタへの
充放電電流などを考慮し、アルミニウム配線などの配線
２９ｂは内部ロジック回路に接続されているトランジス
タおよび出力バッファ回路３２のトランジスタへの充放
電電流などを考慮し、アルミニウム配線などの配線２９
ｃは、ＩＴＯ接続配線負荷および次の半導体チップの入
力バッファ回路のトランジスタへの充放電電流などを考
慮してそれぞれの配線幅を設計することができる。
と同様、（Ａ）側から入力され（Ｂ）側から出力される
場合であり、実際には、（Ｂ）側から入力され（Ａ）側
から出力される場合もある。もし、仮に、（Ｂ）側から
入力され（Ａ）側から出力される場合には、図１６の入
力バッファ回路３１と出力バッファ回路３２の位置が入
れ換わる。半導体チップ５内のアルミニウム配線などの
配線２９ａは入力バッファ回路３１のトランジスタへの
充放電電流などを考慮し、アルミニウム配線などの配線
２９ｂは内部ロジック回路に接続されているトランジス
タおよび出力バッファ回路３２のトランジスタへの充放
電電流などを考慮し、アルミニウム配線などの配線２９
ｃは、ＩＴＯ接続配線負荷および次の半導体チップの入
力バッファ回路のトランジスタへの充放電電流などを考
慮してそれぞれの配線幅を設計することができる。
【００９５】それぞれの配線２９ａ、２９ｂ、２９ｃの
幅は、全ての半導体チップが半導体チップ内の配線でつ
ながっていた場合に比べ小さくできる。また、配線２９
ｂは、半導体チップ５の外部に接続されず、駆動する負
荷も小さいため、より小さな配線幅とすることができる
と共に、外来ノイズの影響を受けない。さらに、入力バ
ッファ回路３１および出力バッファ回路３２を、それぞ
れに配線２９ａ、２９ｃにてつないでいるバンプ１０ｂ
の近くに配置することにより、バンプ１０ｂと各バッフ
ァ回路３１、３２との間の配線２９ａ、２９ｃを短く
し、外来ノイズの影響をさらに抑制できると共に、半導
体チップ５内に占める配線領域をより削減できる。ま
た、入力バッファ回路３１および出力バッファ回路３２
は、実施形態９で説明したバッファ回路と同等の働きお
よび効果を生み出す。
幅は、全ての半導体チップが半導体チップ内の配線でつ
ながっていた場合に比べ小さくできる。また、配線２９
ｂは、半導体チップ５の外部に接続されず、駆動する負
荷も小さいため、より小さな配線幅とすることができる
と共に、外来ノイズの影響を受けない。さらに、入力バ
ッファ回路３１および出力バッファ回路３２を、それぞ
れに配線２９ａ、２９ｃにてつないでいるバンプ１０ｂ
の近くに配置することにより、バンプ１０ｂと各バッフ
ァ回路３１、３２との間の配線２９ａ、２９ｃを短く
し、外来ノイズの影響をさらに抑制できると共に、半導
体チップ５内に占める配線領域をより削減できる。ま
た、入力バッファ回路３１および出力バッファ回路３２
は、実施形態９で説明したバッファ回路と同等の働きお
よび効果を生み出す。
【００９６】また、図１７（ａ）は、図１６の入力バッ
ファ回路３１部分の一例であり、図１７（ｂ）は同じく
出力バッファ回路３２部分の一例である。図１７（ａ）
では、入力バッファ回路３１が二段のインバータ回路３
０で構成され、図１７（ｂ）では出力バッファ回路３２
が四段のインバータ回路３０で構成されているが、入力
バッファ回路３１および出力バッファ回路３２の両方に
使用されている全てのインバータ回路３０は、その段数
が２の倍数となるように変更することも可能である。例
えば、入力バッファ回路３１では一段、出力バッファ回
路３２では三段のインバータ回路３０で構成することも
できる。また、入力バッファ回路３１の初段のインバー
タ回路３０および出力バッファ回路３２の初段のインバ
ータ回路３０はそれぞれ必要に応じてシュミット回路や
入力コンパレータ回路にすることも可能である。また、
同等の効果が得られる別の回路構成でもよい。
ファ回路３１部分の一例であり、図１７（ｂ）は同じく
出力バッファ回路３２部分の一例である。図１７（ａ）
では、入力バッファ回路３１が二段のインバータ回路３
０で構成され、図１７（ｂ）では出力バッファ回路３２
が四段のインバータ回路３０で構成されているが、入力
バッファ回路３１および出力バッファ回路３２の両方に
使用されている全てのインバータ回路３０は、その段数
が２の倍数となるように変更することも可能である。例
えば、入力バッファ回路３１では一段、出力バッファ回
路３２では三段のインバータ回路３０で構成することも
できる。また、入力バッファ回路３１の初段のインバー
タ回路３０および出力バッファ回路３２の初段のインバ
ータ回路３０はそれぞれ必要に応じてシュミット回路や
入力コンパレータ回路にすることも可能である。また、
同等の効果が得られる別の回路構成でもよい。
【００９７】（実施形態１１）図１８は本実施形態１１
に係るＴＣＰの要部およびそれに搭載される半導体チッ
プを示す図である。ただし、ＴＣＰの部分は、上述の他
の実施形態にて説明されているどのＴＣＰでも実現可能
である。
に係るＴＣＰの要部およびそれに搭載される半導体チッ
プを示す図である。ただし、ＴＣＰの部分は、上述の他
の実施形態にて説明されているどのＴＣＰでも実現可能
である。
【００９８】図１８は、上述の図１６で説明した入力バ
ッファ回路３１および出力バッファ回路３２をそれぞれ
入出力バッファ回路３３に置き換えたものである。それ
ぞれの入出力バッファ回路３３は、入力される信号の方
向に応じて片側が入力バッファ回路の役割をすると、他
の片側が出力バッファ回路の役割をする。また、信号が
どちらの方向から送られてくるかによって、半導体チッ
プ５の外部から入出力バッファ回路３３を入力バッファ
回路または出力バッファ回路のいずれか一方にするのか
を設定することが可能である。さらに、使用する方向が
決まっている場合には、半導体チップ５の内部またはＴ
ＣＰ７上で方向選択信号をある電源レベルに固定するこ
とも可能である。また、動作などについては、実施形態
１０で説明した内容と同じとなるため、ここでは省略す
る。
ッファ回路３１および出力バッファ回路３２をそれぞれ
入出力バッファ回路３３に置き換えたものである。それ
ぞれの入出力バッファ回路３３は、入力される信号の方
向に応じて片側が入力バッファ回路の役割をすると、他
の片側が出力バッファ回路の役割をする。また、信号が
どちらの方向から送られてくるかによって、半導体チッ
プ５の外部から入出力バッファ回路３３を入力バッファ
回路または出力バッファ回路のいずれか一方にするのか
を設定することが可能である。さらに、使用する方向が
決まっている場合には、半導体チップ５の内部またはＴ
ＣＰ７上で方向選択信号をある電源レベルに固定するこ
とも可能である。また、動作などについては、実施形態
１０で説明した内容と同じとなるため、ここでは省略す
る。
【００９９】図１９は、図１８の入出力バッファ回路３
３部分の一例である。図の方向選択信号ＳＨＬによって
片側が入力バッファ回路となる場合、他の片側が出力バ
ッファ回路となる。この図１９において、３０はインバ
ータ回路、３４はクロックドインバータ回路、３５はＮ
ＡＮＤ回路、３６はＮＯＲ回路、３７はＰＭＯＳトラン
ジスタ、３８はＮＭＯＳトランジスタである。また、入
出力バッファ回路３３を構成するトランジスタの段数は
変更する事も可能であり、入出力バッファ回路３３の一
部にシュミット回路や入力コンパレータ回路を使用する
事や他の別の回路構成でも実現可能である。トランジス
タの段数については、実施形態１０で説明した内容と同
じとなるためここでは省略する。
３部分の一例である。図の方向選択信号ＳＨＬによって
片側が入力バッファ回路となる場合、他の片側が出力バ
ッファ回路となる。この図１９において、３０はインバ
ータ回路、３４はクロックドインバータ回路、３５はＮ
ＡＮＤ回路、３６はＮＯＲ回路、３７はＰＭＯＳトラン
ジスタ、３８はＮＭＯＳトランジスタである。また、入
出力バッファ回路３３を構成するトランジスタの段数は
変更する事も可能であり、入出力バッファ回路３３の一
部にシュミット回路や入力コンパレータ回路を使用する
事や他の別の回路構成でも実現可能である。トランジス
タの段数については、実施形態１０で説明した内容と同
じとなるためここでは省略する。
【０１００】また、図２０および図２１は、本実施形態
１１に係る他のＴＣＰの要部およびそれに搭載される半
導体チップを示す図である。ただし、ＴＣＰの部分は上
述の他の実施形態にて説明されているどのＴＣＰでも実
現可能である。
１１に係る他のＴＣＰの要部およびそれに搭載される半
導体チップを示す図である。ただし、ＴＣＰの部分は上
述の他の実施形態にて説明されているどのＴＣＰでも実
現可能である。
【０１０１】図２０は図１３で説明したバッファ回路２
８を入出力バッファ回路３３に変更したものであり、図
２１は図１５で説明したバッファ回路２８を入出力バッ
ファ回路３３に変更したものである。動作などについて
は実施形態９と同一であるため、ここでは説明を省略す
る。
８を入出力バッファ回路３３に変更したものであり、図
２１は図１５で説明したバッファ回路２８を入出力バッ
ファ回路３３に変更したものである。動作などについて
は実施形態９と同一であるため、ここでは説明を省略す
る。
【０１０２】図２２は、図２０および図２１の入出力バ
ッファ回路３３部分の一例である。図２２の回路は上述
のように構成するトランジスタの数を変更することや一
部の回路部分にシュミット回路や入力コンパレータ回路
を用いることも可能であり、また、別の回路構成でも実
施可能である。
ッファ回路３３部分の一例である。図２２の回路は上述
のように構成するトランジスタの数を変更することや一
部の回路部分にシュミット回路や入力コンパレータ回路
を用いることも可能であり、また、別の回路構成でも実
施可能である。
【０１０３】以上説明した実施形態１１の構成とするこ
とにより、例えば、ＳＴＮ液晶パネルは、大型パネルの
場合、表示品位との兼ね合いにより一画面を上下二画面
に分割し別々に駆動する二画面駆動法にて駆動されてい
る。このような場合、上側に使用される半導体チップと
下側に使用される半導体チップとの信号の入力方向が逆
になる。しかしながら、信号の入力方向が外部より設定
できるようになっていれば、同一半導体チップにて共通
化を図ることができる。また、信号の入力方向毎に半導
体チップを開発する必要がなく、開発効率の向上と管理
の簡易化を図ることができる。
とにより、例えば、ＳＴＮ液晶パネルは、大型パネルの
場合、表示品位との兼ね合いにより一画面を上下二画面
に分割し別々に駆動する二画面駆動法にて駆動されてい
る。このような場合、上側に使用される半導体チップと
下側に使用される半導体チップとの信号の入力方向が逆
になる。しかしながら、信号の入力方向が外部より設定
できるようになっていれば、同一半導体チップにて共通
化を図ることができる。また、信号の入力方向毎に半導
体チップを開発する必要がなく、開発効率の向上と管理
の簡易化を図ることができる。
【０１０４】
【発明の効果】以上詳述したように、本発明のＴＣＰに
よる場合には、出力端子辺に垂直な辺に配線の入力端子
を配置しているので、その入力端子を用いてテストする
ことにより半導体チップが良品か否かの補償が可能とな
る。
よる場合には、出力端子辺に垂直な辺に配線の入力端子
を配置しているので、その入力端子を用いてテストする
ことにより半導体チップが良品か否かの補償が可能とな
る。
【０１０５】また、本発明の表示装置にあっては、その
ＴＣＰを入力端子部も含めて表示パネル上に搭載し、隣
接するＴＣＰ間同士の電気的接続を表示パネル上の配線
によって行っているので、ＴＣＰを実装することにより
入出力端子の接続を１回でできるので接続工数を従来の
１／３に低減できる。また、本発明ではガラス板からＴ
ＣＰを剥離し、ガラス板上のみ洗浄すればよいので従来
の手間の半分でリペアが可能である。さらに、ガラス板
からはみ出した部分のＴＣＰはベゼル等を実装する際に
折り曲げる事も可能であるために額縁サイズも低減でき
る。信頼性面では線膨張係数の大きなプリント配線板を
使用しないため、温度環境変化に対する信頼性は従来よ
り向上し、振動等に対する機械的な信頼性も従来のＴＣ
Ｐ方式のＴＣＰやプリント基板のような可動部分が無く
なるのでＣＯＧ並の信頼性が得られる。
ＴＣＰを入力端子部も含めて表示パネル上に搭載し、隣
接するＴＣＰ間同士の電気的接続を表示パネル上の配線
によって行っているので、ＴＣＰを実装することにより
入出力端子の接続を１回でできるので接続工数を従来の
１／３に低減できる。また、本発明ではガラス板からＴ
ＣＰを剥離し、ガラス板上のみ洗浄すればよいので従来
の手間の半分でリペアが可能である。さらに、ガラス板
からはみ出した部分のＴＣＰはベゼル等を実装する際に
折り曲げる事も可能であるために額縁サイズも低減でき
る。信頼性面では線膨張係数の大きなプリント配線板を
使用しないため、温度環境変化に対する信頼性は従来よ
り向上し、振動等に対する機械的な信頼性も従来のＴＣ
Ｐ方式のＴＣＰやプリント基板のような可動部分が無く
なるのでＣＯＧ並の信頼性が得られる。
【０１０６】また、従来方法ではプリント基板とガラス
基板の線膨張係数の差によってＴＣＰとの接続部に多大
な応力が加わり、パターン断線を引き起こす可能性が増
大していたが、本発明ではプリント基板を使わないた
め、そのような応力は無く、大型パネルへの実装を安全
に行うことができる。
基板の線膨張係数の差によってＴＣＰとの接続部に多大
な応力が加わり、パターン断線を引き起こす可能性が増
大していたが、本発明ではプリント基板を使わないた
め、そのような応力は無く、大型パネルへの実装を安全
に行うことができる。
【０１０７】また、本発明の半導体チップはバッファ回
路を内蔵することによって、半導体チップ面積を削減で
き、低コスト化を図ると共に信頼性の向上も図れる。さ
らに、ノイズの影響を抑制することができ、クロック信
号などの高速動作を必要とする信号においても確実に正
常な信号を送ることが可能であり、半導体チップの誤動
作を防止することができる。
路を内蔵することによって、半導体チップ面積を削減で
き、低コスト化を図ると共に信頼性の向上も図れる。さ
らに、ノイズの影響を抑制することができ、クロック信
号などの高速動作を必要とする信号においても確実に正
常な信号を送ることが可能であり、半導体チップの誤動
作を防止することができる。
【０１０８】また、バッファ回路を入出力バッファ回路
の構成とすることにより、信号伝達方向を外部より自由
に変更することが可能となり、半導体チップの共通化を
図ることができる。
の構成とすることにより、信号伝達方向を外部より自由
に変更することが可能となり、半導体チップの共通化を
図ることができる。
【図１】実施形態１に係るＴＣＰを示す平面図であり、
（ａ）はそのＴＣＰを打ち抜く前の状態を示す平面図、
（ｂ）は左側の入力端子部を示す平面図、（ｃ）は本発
明の要部を示す平面図、（ｄ）は右側の入力端子部を示
す平面図である。
（ａ）はそのＴＣＰを打ち抜く前の状態を示す平面図、
（ｂ）は左側の入力端子部を示す平面図、（ｃ）は本発
明の要部を示す平面図、（ｄ）は右側の入力端子部を示
す平面図である。
【図２】実施形態１に係るＴＣＰの左右の入力端子部の
間の部分を示す断面図である。
間の部分を示す断面図である。
【図３】実施形態２に係るＴＣＰの要部を示す平面図で
ある。
ある。
【図４】図３のＡ−Ａ線による断面図である。
【図５】（ａ）は実施形態３に係るＴＣＰを示す平面図
であり、（ｂ）はその一部を拡大して示す平面図であ
る。
であり、（ｂ）はその一部を拡大して示す平面図であ
る。
【図６】（ａ）は実施形態４に係るＴＣＰを示す平面図
であり、（ｂ）はその一部を拡大して示す平面図であ
る。
であり、（ｂ）はその一部を拡大して示す平面図であ
る。
【図７】実施形態５に係るＴＣＰを示す平面図である。
【図８】実施形態６に係るＴＣＰを示す平面図である。
【図９】（ａ）は実施形態７に係る液晶表示装置のＴＣ
Ｐ取付け部分を示す斜視図であり、（ｂ）はその要部を
示す断面図である。
Ｐ取付け部分を示す斜視図であり、（ｂ）はその要部を
示す断面図である。
【図１０】実施形態７に係る液晶表示装置における電気
的接続部分の信号の流れを示す図である。
的接続部分の信号の流れを示す図である。
【図１１】実施形態８に係る液晶表示装置のＴＣＰ取付
け部分を示す斜視図である。
け部分を示す斜視図である。
【図１２】実施形態８に係る液晶表示装置の変形例であ
り、（ａ）はＴＣＰ間接続用基板に電子部品を搭載した
場合を示す斜視図、（ｂ）はそのＴＣＰ間接続用基板に
ＬＴＣＣ基板を用いて基板内部もしくは表面に電子部品
を作り込んだ場合を示す斜視図である。
り、（ａ）はＴＣＰ間接続用基板に電子部品を搭載した
場合を示す斜視図、（ｂ）はそのＴＣＰ間接続用基板に
ＬＴＣＣ基板を用いて基板内部もしくは表面に電子部品
を作り込んだ場合を示す斜視図である。
【図１３】実施形態９に係るＴＣＰの要部およびそれに
搭載される半導体チップを示す平面図である。
搭載される半導体チップを示す平面図である。
【図１４】図１３のバッファ回路部分の論理回路図の一
例である。
例である。
【図１５】図１３からバッファ回路の設置位置を変更し
たＴＣＰの要部およびそれに搭載される半導体チップを
示す平面図である。
たＴＣＰの要部およびそれに搭載される半導体チップを
示す平面図である。
【図１６】実施形態１０に係るＴＣＰの要部およびそれ
に搭載される半導体チップを示す平面図である。
に搭載される半導体チップを示す平面図である。
【図１７】図１６の入力バッファ回路および出力バッフ
ァ回路部分の論理回路図の一例である。
ァ回路部分の論理回路図の一例である。
【図１８】実施形態１１に係るＴＣＰの要部およびそれ
に搭載される半導体チップを示す平面図である。
に搭載される半導体チップを示す平面図である。
【図１９】図１８の入出力バッファ回路部分の論理回路
図の一例である。
図の一例である。
【図２０】実施形態１１に係る他のＴＣＰの要部および
それに搭載される半導体チップを示す平面図である。
それに搭載される半導体チップを示す平面図である。
【図２１】実施形態１１に係る他のＴＣＰの要部および
それに搭載される半導体チップを示す平面図である。
それに搭載される半導体チップを示す平面図である。
【図２２】図２０および図２１の入出力バッファ回路部
分の論理回路図の一例である。
分の論理回路図の一例である。
【図２３】従来のフラット実装方式により得られた液晶
表示装置の縁部を示す断面図である。
表示装置の縁部を示す断面図である。
【図２４】従来の折り曲げ実装方式により得られた液晶
表示装置の縁部を示す断面図である。
表示装置の縁部を示す断面図である。
【図２５】従来のＡＣＦ−ＣＯＧ法により得られた液晶
表示装置の縁部を示す断面図である。
表示装置の縁部を示す断面図である。
【図２６】（ａ）は従来の隣接するＴＣＰを直接接続し
て実装する方法を説明するための平面図であり、（ｂ）
はそのＴＣＰ部分を拡大して示す平面図である。
て実装する方法を説明するための平面図であり、（ｂ）
はそのＴＣＰ部分を拡大して示す平面図である。
【図２７】従来のフレキシブル配線板で入力信号を供給
するＣＯＧ方式の液晶表示装置の周辺を示す斜視図であ
る。
するＣＯＧ方式の液晶表示装置の周辺を示す斜視図であ
る。
１ テープ基材
２ 接着剤層
３ 銅箔
４ 封止樹脂
５ 半導体チップ
６ ソルダーレジスト
７ ＴＣＰ（テープキャリアパッケージ）
８ デバイスホール
８ａ 他の開口部（他のデバイスホール）
９ 切欠き部
１０ａ 電源電極バンプ
１０ｂ、１０ｃ バンプ
１１ａ 電源用リード
１１ｂ、１１ｃ 入力端子
１２ａ オーバーハングパターン
１２ｂ、１２ｃ インナーリード
１３ チップ内配線
１４ チップ部品
１５ 上ガラス板
１６ 下ガラス板
１７ 配線パターン
１８ フレキシブル配線板
１９ ＴＣＰ間接続用基板
２０ 異方性導電膜（ＡＣＦ）
２１ バックライトユニット
２２ ベゼル
２３ プリント基板
２６ ＴＣＰ上配線
２７ 出力端子群
２８ バッファ回路
２９ａ、２９ｂ、２９ｃ アルミニウム配線などの配線
３０ インバータ回路
３１ 入力バッファ回路
３２ 出力バッファ回路
３３ 入出力バッファ回路
３４ クロックドインバータ回路
３５ ＮＡＮＤ回路
３６ ＮＯＲ回路
３７ ＰＭＯＳトランジスタ
３８ ＮＭＯＳトランジスタ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 村橋 俊一
大阪府大阪市阿倍野区長池町22番22号
シャープ株式会社内
(56)参考文献 特開 平10−125723（ＪＰ，Ａ)
特開 平８−262470（ＪＰ，Ａ)
特開 平５−166877（ＪＰ，Ａ)
特開 平６−84997（ＪＰ，Ａ)
特開 平８−201841（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/60
G02F 1/1345
Claims (18)
- 【請求項１】 テープ基材の一面側に設けられた配線
と、 該テープ基材の他面側に搭載され、該配線と電気的に接
続される電極を有する半導体チップとを備え、 該配線が該テープ基材の出力端子群が設けられた辺に平
行な辺の一方の端部から反対側端部まで延在し、その中
間の中間配線部が該電極と電気的に接続される接続部を
有しているテープキャリアパッケージ。 - 【請求項２】 前記接続部が、前記テープ基材に設けた
デバイスホールよりオーバーハングして形成され、その
オーバーハング部分で前記半導体チップの電極と電気的
に接続されている請求項１に記載のテープキャリアパッ
ケージ。 - 【請求項３】 前記接続部を含む前記中間配線部が前記
デバイスホールの上を通るように張り出して形成され、
該接続部が該デバイスホールよりオーバーハングした部
分にある請求項１または２に記載のテープキャリアパッ
ケージ。 - 【請求項４】 前記張り出して形成されている中間配線
部がＩ字状またはＵ字状になっている請求項３に記載の
テープキャリアパッケージ。 - 【請求項５】 前記デバイスホールは、直線状になって
いる中間配線部が通る部分に切欠き部が設けられている
請求項１または２に記載のテープキャリアパッケージ。 - 【請求項６】 前記接続部を含む前記中間配線部が、前
記デバイスホール側にＶ字状に屈曲し、かつ、該中間配
線部の該デバイスホールの上を通る部分が直線状になっ
ている請求項１、２または５に記載のテープキャリアパ
ッケージ。 - 【請求項７】 前記切欠き部を通る直線状の中間配線部
に、屈曲させた緩衝部が設けられている請求項５に記載
のテープキャリアパッケージ。 - 【請求項８】 前記デバイスホールは、前記テープ基材
に形成された他の開口部とは分離して形成され、該デバ
イスホールの上を前記中間配線部が直線状に横切って設
けられている請求項１または２に記載のテープキャリア
パッケージ。 - 【請求項９】 前記配線が電源用であり、前記半導体チ
ップの電極と電気的に接続される信号用配線が更に前記
テープ基材に形成されている請求項１乃至８のいずれか
一つに記載のテープキャリアパッケージ。 - 【請求項１０】 前記テープ基材の前記配線が複数本形
成され、その相互間に前記半導体チップとは異なる電子
部品が接続搭載されている請求項１乃至９のいずれか一
つに記載のテープキャリアパッケージ。 - 【請求項１１】 前記半導体チップが、他のテープキャ
リアパッケージに備わった半導体チップとの間の信号接
続のためにバッファ回路を内蔵している請求項１乃至１
０のいずれか一つに記載のテープキャリアパッケージ。 - 【請求項１２】 前記半導体チップに内蔵されたバッフ
ァ回路が、入力バッファ回路と出力バッファ回路とによ
って構成されている請求項１１に記載のテープキャリア
パッケージ。 - 【請求項１３】 前記半導体チップに内蔵されたバッフ
ァ回路が、入出力バッファ回路によって構成されている
請求項１１に記載のテープキャリアパッケージ。 - 【請求項１４】 表示パネルのガラス板上に、請求項１
乃至１３のいずれか一つに記載のテープキャリアパッケ
ージが並設され、その隣合うテープキャリアパッケージ
が該ガラス板上に設けられた配線を介して電気的に接続
されている表示装置。 - 【請求項１５】 前記ガラス板上に設けられた配線とテ
ープキャリアパッケージとの接続に、異方性導電膜が用
いられている請求項１４に記載の表示装置。 - 【請求項１６】 前記ガラス板上に設けられた配線は、
前記ガラス板上に直接形成された配線、または前記ガラ
ス板とは別の基板上に形成された配線である請求項１４
または１５に記載の表示装置。 - 【請求項１７】 前記ガラス板上に設けられた配線に
は、前記半導体チップとは異なる電子部品が接続搭載さ
れている請求項１６に記載の表示装置。 - 【請求項１８】 前記表示パネルが液晶パネルである請
求項１４乃至１７のいずれかに一つに記載の表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17077497A JP3405657B2 (ja) | 1996-11-29 | 1997-06-26 | テープキャリアパッケージ及びそれを使った表示装置 |
| TW086117138A TW448334B (en) | 1996-11-29 | 1997-11-17 | Tape carrier package and display device using the same |
| CNB971226261A CN1143170C (zh) | 1996-11-29 | 1997-11-28 | 带状载体封装及运用它的显示装置 |
| KR1019970064351A KR100256510B1 (ko) | 1996-11-29 | 1997-11-29 | 테이프 캐리어 패키지 및 이를 사용한 표시장치 |
| US09/873,393 US6407796B2 (en) | 1996-11-29 | 2001-06-05 | Tape carrier package and display device using the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32017496 | 1996-11-29 | ||
| JP8-320174 | 1996-11-29 | ||
| JP17077497A JP3405657B2 (ja) | 1996-11-29 | 1997-06-26 | テープキャリアパッケージ及びそれを使った表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10214858A JPH10214858A (ja) | 1998-08-11 |
| JP3405657B2 true JP3405657B2 (ja) | 2003-05-12 |
Family
ID=26493670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17077497A Expired - Fee Related JP3405657B2 (ja) | 1996-11-29 | 1997-06-26 | テープキャリアパッケージ及びそれを使った表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6407796B2 (ja) |
| JP (1) | JP3405657B2 (ja) |
| KR (1) | KR100256510B1 (ja) |
| CN (1) | CN1143170C (ja) |
| TW (1) | TW448334B (ja) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3966614B2 (ja) | 1997-05-29 | 2007-08-29 | 三星電子株式会社 | 広視野角液晶表示装置 |
| KR100354904B1 (ko) | 1998-05-19 | 2002-12-26 | 삼성전자 주식회사 | 광시야각액정표시장치 |
| JP3377757B2 (ja) | 1999-01-04 | 2003-02-17 | シャープ株式会社 | 液晶パネル駆動用集積回路パッケージおよび液晶パネルモジュール |
| JP3595754B2 (ja) | 1999-06-10 | 2004-12-02 | シャープ株式会社 | 液晶表示装置 |
| JP3539555B2 (ja) | 1999-10-21 | 2004-07-07 | シャープ株式会社 | 液晶表示装置 |
| JP2001142090A (ja) * | 1999-11-11 | 2001-05-25 | Hitachi Ltd | 液晶表示装置 |
| JP3892650B2 (ja) * | 2000-07-25 | 2007-03-14 | 株式会社日立製作所 | 液晶表示装置 |
| JP4742441B2 (ja) * | 2001-04-16 | 2011-08-10 | 日本電気株式会社 | フレキシブルプリント回路と配線基板との接続構造、その接続方法、液晶表示装置及びその製造方法 |
| JP4650822B2 (ja) * | 2001-05-24 | 2011-03-16 | パナソニック株式会社 | フラットパネル型表示装置 |
| TWI240099B (en) * | 2001-11-06 | 2005-09-21 | Hannstar Display Corp | Method for cutting tape carrier packages of LCD and LCD structure |
| US6730540B2 (en) * | 2002-04-18 | 2004-05-04 | Tru-Si Technologies, Inc. | Clock distribution networks and conductive lines in semiconductor integrated circuits |
| JP4314084B2 (ja) * | 2002-09-17 | 2009-08-12 | シャープ株式会社 | 表示装置 |
| JP4217090B2 (ja) * | 2003-03-20 | 2009-01-28 | 株式会社 日立ディスプレイズ | 表示装置 |
| JP4190998B2 (ja) * | 2003-10-03 | 2008-12-03 | 三菱電機株式会社 | 表示装置 |
| TW594323B (en) * | 2003-10-21 | 2004-06-21 | Hannstar Display Corp | Liquid crystal system conductive line structure |
| KR100665184B1 (ko) * | 2003-11-26 | 2007-01-04 | 삼성전자주식회사 | 반도체 칩, 상기 칩이 실장된 테이프 캐리어 패키지 및상기 테이프 캐리어 패키지를 포함하는 액정표시장치 |
| KR100598032B1 (ko) * | 2003-12-03 | 2006-07-07 | 삼성전자주식회사 | 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 디스플레이패널 어셈블리 |
| KR101002346B1 (ko) * | 2003-12-30 | 2010-12-20 | 엘지디스플레이 주식회사 | 칩 실장형 필름 패키지 |
| JP4228948B2 (ja) * | 2004-03-16 | 2009-02-25 | 日本電気株式会社 | 表示装置 |
| DE102004032706A1 (de) * | 2004-07-06 | 2006-02-02 | Epcos Ag | Verfahren zur Herstellung eines elektrischen Bauelements und das Bauelement |
| WO2006022371A1 (ja) * | 2004-08-26 | 2006-03-02 | Sharp Kabushiki Kaisha | 表示モジュール |
| US7427776B2 (en) * | 2004-10-07 | 2008-09-23 | Hewlett-Packard Development Company, L.P. | Thin-film transistor and methods |
| JP2006154835A (ja) * | 2004-12-01 | 2006-06-15 | Samsung Electronics Co Ltd | 最小限の伝送線を備えるディスプレイ装置及びディスプレイ装置の信号伝送方法。 |
| JP4736614B2 (ja) * | 2005-08-12 | 2011-07-27 | セイコーエプソン株式会社 | 信号伝送回路及び電気光学装置並びに電子機器 |
| TW200719002A (en) * | 2005-11-07 | 2007-05-16 | Au Optronics Corp | Liquid crystal display panel module and flexible printed circuit board thereof |
| US20070103412A1 (en) * | 2005-11-09 | 2007-05-10 | Pao-Yun Tang | Liquid crystal display having a voltage divider with a thermistor |
| JP2007139912A (ja) * | 2005-11-15 | 2007-06-07 | Sharp Corp | 駆動素子実装表示装置 |
| JP4522445B2 (ja) * | 2007-12-12 | 2010-08-11 | シャープ株式会社 | 表示装置 |
| US20110050759A1 (en) * | 2007-11-21 | 2011-03-03 | Masafumi Katsutani | Display device and scanning line driving device |
| JP4980960B2 (ja) * | 2008-03-14 | 2012-07-18 | ラピスセミコンダクタ株式会社 | テープ配線基板及び半導体チップパッケージ |
| KR101469037B1 (ko) * | 2008-07-18 | 2014-12-05 | 삼성디스플레이 주식회사 | 표시 장치 |
| JP5452290B2 (ja) | 2010-03-05 | 2014-03-26 | ラピスセミコンダクタ株式会社 | 表示パネル |
| JP5796309B2 (ja) | 2011-03-15 | 2015-10-21 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP6332695B2 (ja) | 2012-10-09 | 2018-05-30 | 株式会社Ｊｏｌｅｄ | 画像表示装置 |
| US9734757B2 (en) | 2012-10-17 | 2017-08-15 | Joled Inc. | Gate driver integrated circuit, and image display apparatus including the same |
| WO2014061235A1 (ja) * | 2012-10-17 | 2014-04-24 | パナソニック株式会社 | Ｅｌ表示装置 |
| JP2018128487A (ja) * | 2017-02-06 | 2018-08-16 | セイコーエプソン株式会社 | 電気光学パネル、電気光学装置および電子機器 |
| JP6741101B1 (ja) * | 2019-03-05 | 2020-08-19 | セイコーエプソン株式会社 | 電気光学装置、電子機器 |
| KR20220055759A (ko) * | 2020-10-27 | 2022-05-04 | 엘지이노텍 주식회사 | 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2968139B2 (ja) * | 1992-12-28 | 1999-10-25 | シャープ株式会社 | パネルの実装構造 |
-
1997
- 1997-06-26 JP JP17077497A patent/JP3405657B2/ja not_active Expired - Fee Related
- 1997-11-17 TW TW086117138A patent/TW448334B/zh not_active IP Right Cessation
- 1997-11-28 CN CNB971226261A patent/CN1143170C/zh not_active Expired - Fee Related
- 1997-11-29 KR KR1019970064351A patent/KR100256510B1/ko not_active IP Right Cessation
-
2001
- 2001-06-05 US US09/873,393 patent/US6407796B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6407796B2 (en) | 2002-06-18 |
| CN1184260A (zh) | 1998-06-10 |
| US20010040664A1 (en) | 2001-11-15 |
| KR100256510B1 (ko) | 2000-05-15 |
| TW448334B (en) | 2001-08-01 |
| JPH10214858A (ja) | 1998-08-11 |
| KR19980042915A (ko) | 1998-08-17 |
| CN1143170C (zh) | 2004-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3405657B2 (ja) | テープキャリアパッケージ及びそれを使った表示装置 | |
| JP3343642B2 (ja) | テープキャリアパッケージ及び液晶表示装置 | |
| KR100321883B1 (ko) | 반도체소자의실장구조및실장방법과,액정표시장치 | |
| US7599193B2 (en) | Tape circuit substrate with reduced size of base film | |
| KR100723492B1 (ko) | 디스플레이 드라이버 집적회로 장치와 필름 및 이들을포함하는 모듈 | |
| US6519020B1 (en) | Liquid crystal display module, using a flexible printed circuit board with enhanced thermocompression characteristics | |
| JP4252518B2 (ja) | 半導体装置 | |
| US6483042B2 (en) | Substrate for mounting semiconductor integrated circuit device | |
| KR100256911B1 (ko) | 테이프 캐리어 패키지 및 이 테이프 캐리어 패키지를 포함하는 액정표시장치 | |
| JPH1184355A (ja) | 液晶表示装置 | |
| JPH09189919A (ja) | 液晶表示装置 | |
| KR20000057124A (ko) | 액정패널 드라이버 집적회로 패키지 및 액정패널 모듈 | |
| JP3298345B2 (ja) | 半導体装置 | |
| JPH04281431A (ja) | 液晶表示装置 | |
| JP3228619B2 (ja) | 表示装置 | |
| JP2000214794A (ja) | 表示パネルと駆動回路との接続構造、それを用いた表示装置および電子機器、ならびに表示装置の製造方法 | |
| JP3751775B2 (ja) | 液晶駆動用テープキャリアパッケージ | |
| KR100303544B1 (ko) | 디스플레이 장치를 위한 전자 부품 실장 구조 | |
| JPH11271794A (ja) | テープキャリアパッケージおよび液晶表示装置 | |
| JP3646704B2 (ja) | 半導体装置 | |
| JP2003091015A (ja) | 液晶表示装置及びその製造方法 | |
| JPH09162246A (ja) | Ｔａｂテープの接続構造及び接続方法 | |
| JPH11212481A (ja) | 液晶表示装置 | |
| JP2000276071A (ja) | 電気光学装置、その製造方法、およびその装置を搭載する電子機器 | |
| JPH054787B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030221 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090307 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |