CN1184260A - 带状载体封装及运用它的显示装置 - Google Patents

带状载体封装及运用它的显示装置 Download PDF

Info

Publication number
CN1184260A
CN1184260A CN97122626A CN97122626A CN1184260A CN 1184260 A CN1184260 A CN 1184260A CN 97122626 A CN97122626 A CN 97122626A CN 97122626 A CN97122626 A CN 97122626A CN 1184260 A CN1184260 A CN 1184260A
Authority
CN
China
Prior art keywords
line
semi
conductor chip
strip
glass sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97122626A
Other languages
English (en)
Other versions
CN1143170C (zh
Inventor
田岛直之
千川保宪
业天诚二郎
村桥俊一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1184260A publication Critical patent/CN1184260A/zh
Application granted granted Critical
Publication of CN1143170C publication Critical patent/CN1143170C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Wire Bonding (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

提供一种带状载体封装,包括:设置在带状衬底的一个表面上的线;和安装在带状衬底的另一个表面上的半导体芯片,半导体芯片具有与线电气连接的电极。线从带状衬底的一端向相对端延伸,而且包括将设置在两端中央的中间线部分电气连接到电极的连接。

Description

带状载体封装及运用它的显示装置
本发明涉及用于计算机、字处理器等的液晶显示装置等，还涉及安装在显示装置上的带状载体封装(tape carrier package)，它包括驱动诸如液晶材料的显示媒体用的半导体芯片。
图23示出液晶显示装置的例子，它包括：设置有上部玻璃片15和下部玻璃片16以插入液晶材料(未图示)的液晶板；作为光源的背景光单元21，驱动液晶材料用的半导体芯片5；使半导体芯片5与设置在下部玻璃片16上的布线(或线)相连的带状载体封装(TCP)7；用于把多个TCP7连接在一起的印刷板23；和覆盖液晶板用的容器22。
已知用于安装驱动液晶材料用的半导体芯片的方法包括：直接把半导体芯片安装在液晶板上；和把以带状载体封装(TCP)形式提供的半导体芯片安装在液晶板上。
在后一种方法中(如图23所示)，用热压连接法通过各向异性导电薄膜(未图示)把设置在下部玻璃片16上的电极和在TCP7上的导电材料的图案部分连在一起，从而沿着液晶板的边缘设置多个TCP。将安装在液晶板周围的多个TCP与设置有印刷线的公用印刷板23连接。通过印刷板23向TCP提供用于经过液晶材料进行显示的信号。此外，通常，如果一些芯片元件(例如芯片电容器)不能被包括在半导体芯片5中，就把它们安装在印刷板23上。设置有容器22以围住液晶板的边缘。
液晶显示装置的组装步骤包括：通过各向异性导电薄膜(未图示)把TCP7的液晶驱动输出端连到设置在下部玻璃片16上的电极；此后，通过焊接或经过各向异性导电薄膜，把TCP7的输入信号端连到印刷板23上。
当用到可弯曲TCP25时(如图24所示)，在上述步骤后弯曲TCP25，从而使印刷板23与组件的形状相配。
另一方面，前一种方法包括芯片在玻璃上(ChipOnGlass)(COG)方法，其中把具有金属块的半导体芯片5面朝下直接安装在设置在下部玻璃片16上的线上。有以这种COG方法进行连接的不同方法，诸如：在日本公开专利申请第4-1053331号等中所揭示的方法，其中由焊接块直接进行连接，此后，用树脂填满在半导体芯片和玻璃片之间的空隙；和在日本公开专利申请第4-76929、4-71246、4-317347号等所揭示的方法，其中如图25所示，经过由包括导电微粒20a的树脂(粘合剂)20b制成的各向异性导电薄膜(ACF)，把半导体芯片5的金属块与在下部玻璃片16上的线连接起来。在后一种方法中，运用各向异性导电薄膜20代替在前一种方法中的填隙树脂。近来，已经广泛运用用到各向异性导电薄膜的COG方法，它返修容易而且不需要充填树脂。
对于在运用印刷板的方法中用到或在COG方法中用到的每个半导体芯片，通过设置在印刷板上的线或通过设置液晶板上的ITO线，并行输入输入信号和电源电压。然而，使芯片选择信号(chipselectsignals)与并行输入的时钟信号同步，从而在半导体芯片中转移信号。
近年来，一种普遍的技术是通过缩减液晶板超出玻璃片的那段宽度(即，框架尺寸)，使某种组件尺寸有更大的显示区域。此外，液晶板的成本比CRT的成本高，要求大大降低液晶板的成本。
在这种情况下，作为运用TCP的方法，提出(日本外观设计专利申请第2-40145号)运用条形TCP，通过使半导体芯片成为细长形获得上述条形TCP以缩减TCP超出玻璃片的宽度。此外，还提出(日本公开专利申请第2-132418号)如上所述那样通过弯曲TCP超出玻璃片的那部分来减小框架尺寸。
然而，提出的两种方法需要印刷板、TCP和液晶板，而且它的组装过程要求两个连接步骤，即，一个是把液晶板的玻璃片与TCP连接，而另一个是把TCP与印刷板连接。这增加了材料成本和要进行的步骤数，从而出现减小液晶组件成本的困难。
此外，提出另一种方法(日本公开专利申请第5-297394号、日本公开专利申请第6-258653号)，其中液晶显示装置包括液晶板(在图26A中的标号15表示液晶板的上部玻璃片)和TCP7，但不包括印刷板，如图26A所示。在这种方法中(如图26B所示)，直接把邻接的两个TCP7互相连接起来，从而只通过TCP7发送/接收输入信号。
在这种所提出方法的情况下，虽然可以减小印刷板的材料成本，但需要两个连接步骤；一个是把液晶板的玻璃片与TCP7相连；而另一个是把TCP7连接起来，从而就要进行的步骤数量而言不减小任何成本。此外，在这种所提出方法中，如果连续连接的TCP7中的一个有缺陷的话，就必须去掉TCP7中有缺陷的那个TCP。这种去除方法对于邻近TCP7有一些机械上的损坏，而且还可能就要进行的步骤数而言，对处理过程造成负担(它要求在三个位置(在左右输入端和在有缺陷的TCP7的输出端)上进行断开)。此外，由于在TCP7进行所有的输入信号的发送/接收，所以需要把它的输入端分别安装在左边和右边，垂直于其上设置有输出端的那侧。还必须设置分别与输入端连接的输入线，从而增加TCP7的宽度，它与液晶板的框架尺寸限制相抵触。此外，TCP7增加的区域导致增加的材料成本。于是，提出的方法就修理而言有困难，不减少连接步骤的数量；而且增加TCP尺寸。
另一方面，在COG方法中，由于直接把半导体芯片安装在玻璃片上，因此它的封装成本低于运用TCP的方法。此外，当可以通过在玻璃片上的线向半导体芯片提供输入信号时，还可以除去印刷板，从而就成本而言呈现巨大优势。在这种情况下，存在另一个优点，即，只通过把半导体芯片安装在玻璃片上进行安装过程，从而减小了安装成本。
然而，在实践中，上述结构只对于相对较小的液晶板(3到6英寸)是可行的，而对于当今占主导地位的大型液晶板(大约10英寸或更大)是不可行的。这个原因在于，用于设置在玻璃片上的线的片状材料有电阻，从而不能把输入信号线的布线电阻压至低级别上。当玻璃片是小型时，在玻璃片上的布线长度是短的。然而，当玻璃片是大型时，在玻璃片上的布线长度是长的、跨过在玻璃片上的长度的电压下降、而且不把有效信号发送到液晶驱动的半导体芯片。
此外，考虑到上述布线电阻，甚至在小液晶板中也必须增加在玻璃片上的布线宽度，从而在玻璃片上的安装区域比TCP宽。玻璃片尺寸的这种增加可以减少可从一块母玻璃生产出来的板的数量，从而就组件作为整体而言，不能达到减小成本。
已提出一种方法(日本公开实用新型申请第4-77134号等)作为解决上述问题的对策。在该方法中(如图27所示)，把软性布线板18设置在每个半导体芯片5的安装位置附近的液晶板的下部玻璃片16上，而且将软性布线板18的线与下部玻璃片16提供的线直接相连，从而通过软性布线板18发送输入信号。这种方法要求与在运用TCP的方法中的印刷板对应的软性布线板，从而就成本和处理过程而言并不具有任何优势。
此外，当在大尺寸液晶板中运用印刷板时，由于印刷板的线膨胀系数和玻璃片的线膨胀系数之间的差异使得在TCP上受到应力。因而，在TCP中可能发生导线断裂，从而降低可靠性。提出的另一种方法(日本公开专利申请第8-15716号)用通过把线设置在玻璃片上获得的衬底来代替印刷板。然而，这种方法也有问题，即，玻璃片布线衬底很昂贵，而它的布线电阻也比印刷板的要高。
此外，在运用COG方法的情况下，由于所提供的芯片是裸露的芯片，所以通常当它还是晶片形态的时候就进行测试，但是在把它切割成各个芯片之后不进行任何测试。因此，当把半导体芯片安装在玻璃片时，很难保证半导体芯片的质量(即，它不是已知的优质芯片)。特别是，在大型板的(把大量半导体芯片安装在它的上面)情况下，可能增加返修理率，从而可能增加成本。
在运用COG方法的情况下，或在用玻璃布线衬底代替印刷板的情况下，通过把铝线设置在半导体芯片中，可以减小在用于发送输入信号的线之间的电阻。从而，由于在输入信号线中的低电阻可以减小发送无效信号的可能性。然而，采用铝要求半导体芯片的内部线的宽度延伸。需要把内部线设计成具有较大宽度，从而半导体芯片可以流过较大电流并增加装置的可靠性。作为增加宽度的结果，芯片的布线区域变大，而它又反过来增加芯片区域。芯片区域的增加导致芯片材料成本的增加。此外，通过运用上述方法，不能发送时钟信号，因为半导体生成可以影响通过它发送的信号的噪声。例如，来自芯片的噪声可能恶化经过半导体芯片发送的时钟信号。
根据本发明的一个方面，带状载体封装包括：设置在带状衬底的一个表面上的线；和安装在带状衬底的另一个表面上的半导体芯片，半导体芯片具有与线电气连接的电极。线从带状衬底的一端向相对端延伸，而且包括将设置在两端中央的中间线部分电气连接到电极的连接。
在本发明的一个实施例中，形成连线以基本上伸出在设置在带状衬底中的装置孔上，而且基本上在伸出位置上与半导体芯片的电极电气连接。
在本发明的另一个实施例中，形成包括连接的中间线部分以延伸出装置孔；和连接位于基本上伸出在装置孔上的位置。
在本发明的又一个实施例中，形成突出的中间线部分是呈I字形和U字形中的一种形状。
在本发明的又一个实施例中，把装置孔作为凹槽基本上设置在线形的中间线部分在其上延伸的位置。
在本发明的又一个实施例中，把包括连接的中间线部分弯成朝向装置孔的V字形；和使基本上在装置孔延伸的中间线部分的一部分成线形。
在本发明的又一个实施例中，使基本上在凹槽延伸的线形的中间线部分设置有弯曲的缓冲部分。
在本发明的又一个实施例中，与其它在带状衬底中形成的开口分开形成装置孔；和设置中间线部分，从而基本上线形跨过装置孔。
在本发明的又一个实施例中，线用于电源；和带状衬底还设置有信号线以与半导体芯片的电极相连。
在本发明的又一个实施例中，把多条线设置在带状衬底上；和把不同于半导体芯片的电子元件连接并安装在线中间。
在本发明的又一个实施例中，半导体芯片包括缓冲电路，它用于使半导体芯片与设置在其它带状载体封装上的半导体芯片之间电气连接。
在本发明的又一个实施例中，由输入缓冲电路和输出缓冲电路形成包括在半导体芯片中的缓冲电路。
在本发明的又一个实施例中，由输入/输出缓冲电路形成包括在半导体芯片中的缓冲电路。
根据本发明的另一方面，提供显示装置，它包括把如权利要求1所述的带状载体封装设置在显示板的玻璃片上。通过设置在玻璃片上的线把带状载体封装的邻接封装互相电气连接起来。
在本发明的一个实施例中，把各向异性导电薄膜用于连接设置在玻璃片上的线和带状载体封装。
在本发明的另一个实施例中，设置在玻璃片上的线是在玻璃片上直接形成的线。
在本发明的又一个实施例中，将不同于半导体芯片的电子元件连接并安装到设置在玻璃板上的线上。
在本发明的又一个实施例中，显示板是液晶板。
在本发明的又一个实施例中，设置在玻璃片上的线是在除了玻璃片之外的衬底上形成的线。
在本发明的又一个实施例中，把不同于所述半导体芯片的电子元件连接并安装在设置在玻璃片上的线上。
下面，描述本发明的功能。
在本发明的TCP中，把线的输入端设置在与设有输出端的那侧垂直的一侧，从而通过运用输入端进行测试可以确定半导体芯片的质量(即，可以确定芯片是优质还是劣质的)。
此外，在本发明的显示装置中，把TCP包括输入端安装在显示板上，其中通过设置在显示板上的线获得在邻接TCP之间的电气连接。因此，只要把用于输入信号的线(它提出最本质的问题)设置在TCP上和玻璃片上，从而由于在安装TCP的单个步骤中可以进行输入/输出端的连接，所以可以减小材料成本，还可以把要进行的连接步骤数减小到在传统技术中的1/3。因此，就要进行的连接步骤数而言，同样可以大大减小成本。
此外，根据本发明，只需从玻璃片除去有缺陷的TCP，而且只需冲洗玻璃片的表面，从而只用传统技术的一半工作量就能完成修理过程。此外，当安装显示屏等时，可以弯曲TCP超出玻璃片的那部分，从而可以减小框架尺寸。
由于不用具有大的线膨胀系数的印刷板，所以与传统技术相比，提高了抗温度变化的可靠性。此外，由于不象传统TCP方法中的TCP或印刷布线板，不存在可移动部分或没有振动部分，所以可把抗振动等的机械可靠性增加到可与在COG方法中的相匹敌的水准。
此外，通过各向异性导电薄膜，在单个步骤中进行玻璃片的连接过程。由于通过各向异性导电薄膜，可使在TCP上的线、在半导体芯片上的线和在玻璃片上的线相互连接(用它可代替传统印刷板的多层线功能)，可以在低布线电阻的情况下发送/接收输入信号，而不用诸如软性布线板或印刷板的连续大型外部衬底。
此外，通过把缓冲电路设置在半导体芯片中，而不用设置在半导体芯片中的铝线，可以减小在半导体芯片里面的布线区域，还可以减小芯片面积，从而实现减小成本并改进的可靠性。
此外，通过在半导体芯片中的缓冲电路发送输入信号，可以使输入信号波形成形，从而可以抑制噪声的影响，甚至可以用正常的方法可靠地发送要求快速操作的诸如时钟信号的信号。
此外，通过使缓冲电路具有输入/输出缓冲电路的结构，可以任意地、外部地改变信号发送方向，从而可以共用半导体芯片。
于是，这里所述的发明具有以下优点：(1)提供带状载体封装，其中在安装半导体芯片之前，可以容易地保证半导体芯片的质量(即，可以确定芯片是优质的还是劣质的)；和(2)提供运用这种带状载体封装的显示装置，其中可以减小连接步骤的数目，可以容易地进行修理，而且提高了可靠性。
在阅读并理解参照附图所做的详细描述，对于那些熟悉该技术的人员来说，本发明的这些和其它优点是显而易见的。
图1A至1D是示出根据本发明的实施例1的TCP的平面图，其中，图1A是示出在切断过程之前的TCP的平面图；图1B是示出左输入端部分的平面图；图1C是示出本发明的显著特性的平面图；图1D是示出右输入端部分的平面图。
图2是示出根据实施例1的TCP在左、右输入端部分之间的中间部分的剖面图。
图3是示出根据本发明的第二实施例的TCP的重要部分的平面图。
图4是示出沿着图3中的A-A线截得的剖面图。
图5A是示出根据本发明的实施例3的TCP的平面图；而图5B是示出它的一部分的放大平面图。
图6A是示出根据本发明的实施例4的TCP的平面图；而图6B是示出它的一部分的放大平面图。
图7是示出根据本发明的实施例5的TCP的平面图。
图8是示出根据本发明的实施例6的TCP的平面图。
图9A是示出根据本发明的实施例7的液晶显示装置的TCP安装部分的透视图；而图9B是示出它的重要部分的剖面图。
图10是示出在根据实施例7的液晶显示装置中的电气连接中的信号流图。
图11是示出根据本发明的实施例8的液晶显示装置的TCP安装部分的透视图。
图12A是12B示出根据实施例8的液晶显示装置的变更，其中图12A是示出安装在TCP连接衬底上的电子元件的透视图；而图12B是示出嵌置在衬底内或在其表面上的电子元件的透视图，同时把LTCC衬底用作TCP连接衬底。
图13是示出根据本发明的实施例9的TCP和安装在它上面的半导体芯片的平面图。
图14示出如图13所示的缓冲电路的逻辑电路图的例子。
图15是示出其缓冲电路位置与图13中的位置有所改变的TCP和安装在它上面的半导体芯片的平面图。
图16是示出根据本发明的实施例10的TCP和安装在它上面的半导体芯片的平面图。
图17A示出如图16所示的输入缓冲电路的逻辑电路图的例子；而图17B示出如图16所示的输出缓冲电路逻辑电路图的例子。
图18是示出根据本发明的实施例11的TCP和安装在它上面的半导体芯片的平面图；
图19示出如图18所示的输入/输出缓冲电路的逻辑电路图的例子。
图20是示出根据本发明的实施例11的另一个TCP和安装在它上面的半导体芯片的平面图。
图21是示出根据本发明的实施例11的又一个TCP和安装在它上面的半导体芯片的平面图。
图22示出如图20和21所示的输入/输出缓冲电路的逻辑电路图的例子。
图23是示出通过传统平面安装方法获得的液晶显示装置的周边部分的剖面图。
图24是示出通过传统弯曲安装方法获得的液晶显示装置的周边部分的剖面图。
图25是示出通过传统ACF-COG方法获得的液晶显示装置的周边部分的剖面图。
图26A是示出用于安装TCP从而把邻接的TCP直接互相连接的传统方法的剖面图；而图26B是示出如图26A所示的TCP的放大剖面图。
图27是示出根据COG方法(其中通过软性布线板提供输入信号)的传统液晶显示装置的透视图。
下面，参照附图，用实施例的方法描述本发明。
(实施例1)
图1A至1D是示出根据本发明的实施例1的TCP的平面图，其中，图1A是示出在切断过程之前的TCP的平面图；图1B是示出左输入端部分的平面图；图1C是示出本发明的显著特性的平面图；图1D是示出右输入端部分的平面图。此外，图2是示出TCP在左、右输入端部分之间的中间部分的剖面图。
通过层叠电解铜薄片3(厚度：大约18μm，最小布线宽度：大约30μm)以经过粘合层2在Upilex上形成线作为带状衬底1(厚度：大约50μm，生产商：UbeIndustries，Ltd.)，可以获得在该实施例中用到的TCP7。作为用于带状衬底1的材料，还可以运用除了Upilex之外的聚酰亚胺薄膜(诸如，Apical(KanegafuchiChemicalInd.Co.，Ltd.)、Kapton(DuPont-TorayCo.，Ltd.))。此外，还可以运用非聚酰亚胺材料。例如，还可以运用诸如玻璃环氧树脂、聚芳基酰、BT树脂、聚乙烯对酞酸盐、聚苯醚的薄膜。此外，也可用直接在衬底1上做成图案作为导体的电解铜薄片3，而不用粘合层2形成TCP。
在如图1A所示的例子中，电解铜薄片3形成一组输出端27(沿着TCP7的纵向方向将它设置在图下侧的TCP7的中心部分中)，而且还在图上侧形成电源引线11a、输入端11b和11c、内引线12b和12c等等。此外，如图2所示，把密封树脂4设置在电解铜薄片3上面，除了电解铜薄片3的一部分(例如，除了它的端子部分)。将半导体芯片5设置在带状衬底1下面，而且设置密封树脂4以包围半导体芯片5。
如图1C所示，在装置孔8的中心附近电源引线11a伸出于装置孔8的上面，同时突出的图案12a与设置在半导体芯片5上的电源电极块10a相连，其中把半导体芯片5设置在装置孔8的下面。除电源电极块10a之外，将线的一端与每个输入端11b相连，而通过设置在装置孔8中的内引线12b把线的另一端内引线焊接到在半导体芯片5上形成的块10b。因此，把输入信号发送到在半导体芯片5中的逻辑电路部分，并通过在芯片中的线13把它发送到在对面的块10c。根据需要，把缓冲电路设置在半导体芯片5中，从而在使输入信号同步之后从块10c取出输入信号。此后，经过内引线12c，输入信号再一次通过在TCP上的线，通过输入端11c通向外面。
即，在TCP中：通过在TCP上的连续引线11a使左、右输入端互相连接；把装置孔8设置在带状衬底中作为开口以横过连续引线11a，而在半导体芯片5上形成电极和块以与开口相对；然后，对于设置在TCP7上的连续引线11a进行连接处理以伸出于开口之上；而且，向半导体芯片5提供信号。于是，对于布线电阻要求十分严格的端(例如，电源端)，不必把在芯片中的线用作信号传播通道。
用锡电镀每根内引线，从而它具有大约0.2μm的厚度，而且把它与在半导体芯片5上的连接块相连。除了锡以外，可以将Ni/Au或焊料用作镀在TCP上的导电材料。用密封树脂4密封装置孔8的边缘。
在实施例1中，用点划线(7a)表示切割成单个TCP的带状部分。通过改变由点划线(7a)表示的切割位置，可以适当地使在电源引线11a上的端子成为多种形状中的一种形状。
(实施例2)
图3是示出根据本发明的实施例2的TCP的重要部分的平面图；而图4是沿着图3中的线A-A截得的剖面图。
实施例2的特别之处在于如何设置电源引线11a。特别是，使遍布装置孔8的最外层电源引线11a的伸出图案12a成为I字形。使遍布装置孔8的另一根电源引线11a的伸出图案12a成为U字形。分别将伸出图案12a与设置在半导体芯片5上的电源电极块10a相连。在图中，部分省略输出端27。
在这种情况下，与实施例1相比，布线长度可缩减I字形引线11a的长度，因此可以减小它的电阻，同时也可以减小U字形图案的布线区域，从而可以增加设计自由度。
(实施例3)
图5A和5B是示出根据本发明的实施例3的TCP的平面图，其中图5A示出几个TCP；而图5B示出是TCP的重要部分。
在信号流程和它的功能方面，实施例3与实施例1相同。实施例3的特别之处在于把凹槽9设置在沿着装置孔8的长度的某一位置上，而且在凹槽9的上面使伸出图案12a线性成形，从而使设置在半导体芯片5上的伸出图案12a和电源电极块10a在凹槽9的上面互相连接。在实施例3中，电源引线11a在它的伸出图案12a的附近形成V字形。
当采用这样的伸出图案12a时，具有这一优势，即，在装置孔8上的它的弯曲(U字形)部分可以相对短一点，或者甚至可以省略它。然而，由于电源电极块10a沿着与输出端27的阵列垂直的方向延伸，所以可以增加半导体芯片的宽度。因此，较好的是，选择实施例1至3中的一个，考虑到运用TCP的情况和LSI布局，它们在制造技术和成本方面是很有利的。
(实施例4)
图6A和6B是示出根据本发明的实施例4的TCP的平面图，其中图6A示出几个TCP；而图6B示出TCP的重要部分。
在实施例4中，与实施例3比较，伸出图案12a具有缓冲功能。特别是，伸出图案12a的伸出于装置孔8上的那部分具有缓冲功能。在如图6b所示的例子中，把两个S字形部分设置在每根引线中。然后，本例子在伸出图案12a的两端之间提供一些移动自由度，从而在内部引线连接过程中电源引线11a可以容易地伸展。这种结构可抗导线断裂。
例如，当不能在块之间设置足够的空间时，缓冲部分不必呈S形，但是还可以呈“<”形或W形。
应注意，本实施例不只运用于实施例3，还可运用于实施例1和2。
(实施例5)
图7是示出根据本发明的实施例5的TCP的平面图。
在本实施例的TCP中，把芯片元件(例如，芯片电容器)14安装在在带状衬底上的引线11a上。在这种情况下，较佳的是，向每根电源线Vdd和电源引线11a的地线GND提供焊接块11d，用抗焊层6覆盖它的边缘，并把芯片元件14安装在它的上面。在带状衬底上可以进行芯片元件14的安装过程，在把半导体芯片5安装在TCP上之后在TCP上进行所述安装过程，或者在把它安装在液晶板上之后在TCP上进行所述安装过程。
(实施例6)
图8是示出根据本发明的实施例6的TCP的平面图。
在本实施例中，基本上线状地形成电源引线11a，从而它的各个中间部分基本上线状地横过装置孔8。通过连接，在中间线部分的中点，把每根引线11a与半导体芯片5的电源电极块10a电气连接。此外，形成装置孔8，使之与其它开口(例如，另一个装置孔8a)隔开。如在本实施例中所示，根据需要，可使装置孔8成为任何适当的形状，只要这种形状允许半导体芯片5与电源引线11a连接。在图8中，部分省略一组输出端27。除此之外，本实施例的结构与图3(实施例2)所示的结构相同，并不作进一步描述。
(实施例7)
图9A是示出根据本发明的实施例7的液晶显示装置的TCP安装部分的透视图；而图9B是示出如何把TCP安装在液晶显示装置上的剖面图。
在本实施例的液晶显示装置中，当从带切下TCP7时，经过各向异性导电薄膜20，将TCP7连接到并个别地固定在液晶板的下部玻璃片16上形成的布线图案17上。在图中，整个TCP7都在包括带的下部玻璃片16的上面。然而，TCP7的带状部分或半导体芯片5的一部分可以延伸超过下部玻璃片16。即使在这种情况下，本发明仍然存在有利之处，即，不需要印刷板作为公用布线板。
如下所述，进行安装过程。首先，提供TCP7作为带，而且通过用金属模具等切割该带制成。接着，校直TCP7，并把它暂时与设置在液晶板的下部玻璃片上的预定布线连线相连。然后，进行生产压合处理，以将TCP7的输入/输出端部分固定在下部玻璃片上。
通过运用各向异性的导电薄膜20获得在液晶板的下部玻璃片16和TCP7之间的连接。通过调节连接工具或仪器的形状，可以立即同时获得输出端连接和输入端连接。即使在安装所有TCP7之后，在进行测试时证明一个TCP7是有缺陷的，可以从下部玻璃片16除去有缺陷的TCP7，从而用合格的TCP7代替它，而不损害与有缺陷的TCP7邻接的TCP7。对于返修，通过一些热量，从下部玻璃片16除去有缺陷的TCP7，然后用专用的溶剂冲洗下部玻璃片16，此后根据上述的步骤安装另一个合格的TCP7。
图10示出在液晶板和TCP之间的电气连接中的信号流。如图所示，部分经过设置在液晶板的下部玻璃片16上的布线图案17，向多个TCP7提供电信号。在图10中，标号26表示TCP上部线；而13表示在芯片中的线。
接着，在计算的基础上，在本实施例所述的输入布线电阻和如图25所示的传统ACF-COG方法的输入布线电阻之间进行比较，后者是在玻璃片上的线提供所有的输入线。假设在本实施例中将11.3英寸SVGA简单矩阵型液晶板用于测试计算。在这种情况下，把具有240个输出的10个液晶驱动TCP安装在液晶板的每一侧，从而每个TCP的输入信号线的数目大约是20。
假设，11.3英寸液晶板的TCP安装部分的长度大约是220mm，在其上可以安装元件的单个TCP的长度大约是22mm。假设，一个TCP的长度大约是21.5mm，在下部玻璃片16上的布线图案17的平均长度大约是0.5mm。
在本发明中，由于铜薄片制成的TCP线将位于一个半导体芯片两侧的电极互相连接，所以线的长度大约为23mm(考虑到弯曲)。即，在本发明中，对于由铜薄片制成的TCP线，在液晶板一侧的布线长度是23×10＝230mm，而对于设置在下部玻璃片16上的布线图案17，该布线长度是0.5×10＝5mm。上面，考虑到线的一半长度超过每个最外层TCP，虽然在TCP之间只有9个间隔，还是在计算中用“×10”。此外，各向异性导电薄膜20有2×10＝20根连线，它们在有铜薄片制成的TCP线和设置在下部玻璃片16上的布线图案17进行连接。
另一方面，当根据如图25所示的传统ACF-COG方法，由玻璃片上的线提供所有的输入线时，必须考虑的只是在下部玻璃片16上的线。它的长度大约是220mm，而且经过各向异性导电薄膜20再一次进行连接步骤。
假设，铜的电阻率大约是1.7×10-6Ω，在玻璃片上线的薄片电阻大约是1Ω/(Ω/表示薄片电阻)、布线宽度大约是1mm、而各向异性导电薄膜20的接线电阻大约是0.1Ω/接线，于是，根据传统ACF-COG方法，在液晶板一侧的全部布线电阻大约是220Ω，而根据本发明全部布线电阻大约是17Ω。因而，在减小布线电阻方面，本发明比传统方法大为有效。
用根据实施例1至6的任何一个实施例的TCP7可以收到这种效果。此外，与把通过切开引线11a获得的一端与设置在半导体芯片上的线的一端相连，而把引线的另一端与设置在半导体芯片上的线的另一端相连(即，把电从引线11a传送到设置在半导体芯片上的线的一端并通过旁路把它传送到线的另一端)的情况相比较，用根据实施例1至6的任何一个的TCP7，可以大大减小布线电阻。其原因在于，当通过电解(或通过辊压等)形成的本发明的引线相对较厚，而它的薄片电阻大约从0.01到0.003Ω时，通过淀积形成的设置在半导体芯片上的线相对较厚(例如，大约-1μm)，或诸如此类，它的薄片电阻很大，即，大约从0.1到0.5Ω。
(实施例8)
图11是示出根据本发明的实施例8的液晶显示装置的TCP安装部分的透视图。
在本实施例中，特别是在要求低布线电阻的大型板中，只设置电源线而不用在下部玻璃片上的线，而且通过在TCP连接衬底19上形成的线19a将邻接TCP7互相连接。将设置下部玻璃片16上的布线图案17与最外一层TCP7相连。注意，标号26表示设置在TCP上的线。
在这种情况下，沿着使线19a的图案表面露出的方向，把TCP连接衬底19连接在位于液晶板的下部玻璃片16上的两个TCP之间的位置上。然后，根据与实施例7相同的步骤安装TCP7。在这种方法中，当把具有大约0.01Ω或更小的薄片电阻的线(如用于本发明的TCP的线)用作TCP连接衬底19的线时，布线电阻大约是1Ω或更小，从而即使当将来进一步增加液晶板的尺寸时，也具有阻止布线电阻相对增加的效果。
此外，可将芯片元件(例如，芯片电容器)14安装在TCP连接衬底19上(如图12A所示)，或安装在TCP连接衬底19中(如图12B所示)。当把芯片元件安装在衬底中，较佳的是，如图12B所示，把LTCC(低温Cofired陶瓷)衬底用作衬底，并用诸如印刷的方法在衬底的表面内或表面上形成芯片元件(例如，芯片电容器)。在这种方法中，可以抑制安装成本，而增加设计自由度。
在上述说明中，把液晶显示装置作为例子来描述。然而，本发明并不局限于此，而是一般可以运用于其它显示装置(它运用除液晶材料外的其它显示媒体)。
(实施例9)
图13是示出根据本发明的实施例9的TCP和安装在它上面的半导体芯片的平面图。应注意，用根据上述实施例中的任何一个的TCP可以实现TCP部分。
首先，描述图13的半导体芯片5的结构和操作。为了讨论方便起见，在下面的说明中，假设通过控制器或另一个半导体芯片、ITO线等，从由图13中的(A)表示的那侧提供输入到半导体芯片5的信号。从由图13中的(B)表示的另一侧输出信号。然后，通过在玻璃片上的ITO线，向设置在另一个TCP7上的另一个半导体芯片提供输出信号。
经过在TCP7上的内引线，向半导体芯片5上的块10b提供经过端11b输入的信号。把块10b与设置在半导体芯片5中的铝线29a等(它与缓冲电路28相连)电气连接。缓冲电路28使输入信号的波形成形，并用其波形成形的输入信号驱动与内逻辑电路(未图示)相连的晶体管。经过线29a、块10b和在TCP7上的内引线，通过在(B)侧的端11b输出信号。然后，向下一个半导体芯片提供信号。
考虑到通向缓冲电路28的晶体管的放电及充电电流，设计线29a具有预定的布线宽度。此外，考虑到通向与内逻辑电路相连的晶体管、下一个半导体芯片的缓冲电路的晶体管和ITO线的连线负载等的放电及充电电流，可以设计线29a具有预定布线宽度。然后，与考虑到连接的所有半导体芯片和ITO线的连线负载等所设计的线的宽度相比，可以大大减小宽度，还可以减小芯片面积。此外，由于缓冲电路28在每个半导体芯片处使信号波形成形，所以可以正常地送信号，而不受要驱动的晶体管和ITO连线布线负载等的影响，从而可以阻止故障发生，且可以抑制噪声的影响。
另一方面，路过与内部逻辑电路相连的晶体管的信号通过各种逻辑电路并通过输出端输出以驱动在显示装置中的显示媒体。为了简短起见，不对这些电路作进一步描述。
接着，图14示出如图13所示的缓冲电路28的例子。虽然由在图14中的四个倒相电路30形成缓冲电路28，但是包括在缓冲电路28中的倒相电路30的数目可以是两个、六个或2的其它倍数。此外，其它的电路结构也是可行的：例如，第一个倒相电路30可以是Schmitt电路或输入比较器电路。
图15示出另一种结构，其中缓冲电路28的位置与图13中的位置有所改变。即使当改变缓冲电路28的位置，也可以获得如上所述的类似效果。
(实施例10)
图16是根据本发明的实施例10的TCP和安装在它上面的半导体芯片的平面图。应注意，由根据上述实施例中任何一个可以实现TCP部分。
在图16中，把在参照图13所描述的实施例中的半导体芯片5中的每个缓冲电路划分成输入缓冲电路31和输出缓冲电路32，其中用设置在半导体芯片5中的铝线29a、29b和29c等中的一根线使缓冲电路31和32互相连接。此外，使缓冲电路31和32互相连接的每根线29与连到内部逻辑电路的晶体管相连。
描述TCP7的操作。如在实施例9中所述，从(A)侧上的端子11b输入的输入信号经过在TCP7上的内引线、块10b、设置在半导体芯片5中的铝线29a等驱动输入缓冲电路31。然后，输入缓冲电路31驱动通过线29b与它相连的输出缓冲电路32和与内部逻辑电路相连的晶体管。此外，通过输出缓冲电路32、经过在线29c上的内引线、块10b和在TCP7上的引线，从在(B)侧上的端子11b输出信号。然后，该信号驱动下一个半导体芯片。
如在实施例9中所述，上述说明是以假设从(A)侧输入信号而从(B)输出信号为基础的。然而，实践中，也可从(B)侧输入信号而从(A)侧输出信号。当从(B)侧输入信号而从(A)侧输出信号时，转换如图16所示的输入缓冲电路31的位置和输出缓冲电路32的位置。考虑到通向与内部逻辑电路相连的晶体管的放电及充电电流，可将设置在半导体芯片5中的铝线29a等设计成具有预定宽度；而且考虑到ITO连线布线负载和通向下一个半导体芯片的输入缓冲电路的晶体管的放电及充电电流，可将连线29a等设计成具有预定宽度。
可将每根线29a、29b和29c的宽度制成比当由在半导体芯片中的线把所有的半导体芯片相互连接起来时的线小。此外，由于线29b没有与半导体芯片5的外部相连，而且当被驱动时产生的负载很小时，可把它的布线宽度做得更小，而不受外部噪声的影响。此外，通过把输入缓冲电路31和输出缓冲电路32放置在块10b的附近(用线29a和29c分别把缓冲电路31和32与块10b相连)，可以缩短在块10b与缓冲电路31及32之间的线29a和29c，从而可以进一步抑制外部噪声的影响，而且可以减小在半导体芯片5中的布线区域。输入缓冲电路31和输出缓冲电路32提供与实施例9所述的缓冲电路相同的功能和效果。
图17A示出如图16所示的输入缓冲电路31的逻辑电路图的例子；而图17B示出如图16所示的输出缓冲电路32的逻辑电路图的例子。在图17A中，由两个反相电路30形成输入缓冲电路31。在图17B中，由四个反相电路30形成输出缓冲电路32。然而，可以改变包括在输入缓冲电路31中和包括在输出缓冲电路32中的反相电路30的数目，从而运用的反相电路30的全部数目是2的倍数。例如，由一个反相电路30形成输入缓冲电路31，而由三个反相电路30形成输出电路32是可实行的。此外，在输入缓冲电路31的每个第一反相电路30和在输出缓冲电路32中的每个第一反相电路30还可以是Schmitt电路或输入比较器电路。可以采用提供与上述类似效果的任何其它电路结构。
(实施例11)
图18是示出根据本发明的实施例11的TCP的重要部分和安装在它上面的半导体芯片的平面图。应注意由根据上述实施例中的任何一个可以实现TCP部分。
在如图18所示的结构中，用输入/输出缓冲电路33代替参照图16所述的输入缓冲电路31和输出缓冲电路32。当一对输入/输出缓冲电路33的一个作为输入缓冲电路时，根据输入信号的方向，那对输入/输出缓冲电路33的另一个作为输出缓冲电路。还可以从半导体芯片的外部将输入/输出缓冲电路33设置为输入缓冲电路或输出缓冲电路，这取决于输入信号的方向。此外，当固定输入信号的方向时,可在半导体芯片5内或在TCP7上，把方向选择信号固定在某一确定功率电平上。其它特点，例如，本发明的操作与实施例10所述的相同，而且为了简短起见不作进一步描述。
图19示出如图18所示的输入/输出缓冲电路33的例子。参照图19，当确定电路的一半作为输入缓冲电路时，根据方向选择信号SHL，电路的另一半作为输出缓冲电路。在图19中，标号30表示反相电路；34表示定时反相电路；35表示NAND电路；36表示NOR电路；37表示PMOS晶体管；而38表示NMOS晶体管。此外，可以改变设置在一个输入/输出缓冲电路33的晶体管的数目，而且采用Schmitt电路或输入比较器电路作为一些输入/输出缓冲电路33也是可实行的。在实施例10中已做过对于所设置在晶体管数目的描述，在此不做进一步描述。
图20和21是根据本发明的实施例11的另一个TCP的重要部分和安装在它上面的半导体芯片的平面图。应注意，由根据上述实施例中的任何一个的TCP可以实现TCP部分。
在图20中，用输入/输出缓冲电路33代替参照图13描述的缓冲电路28。在图21中，用输入/输出缓冲电路33代替参照图15描述缓冲电路28。其它特点，例如，操作与实施例9中的相同，而且下面不做进一步描述。
图22示出如图20和21所示的输入/示出缓冲电路33的例子。如上所述，在如图22所示的电路中，可以改变设置在一个输入/输出缓冲电路33中的晶体管的数目，而且采用Schmitt电路或输入比较器电路作为一些输入/输出缓冲电路33是可实行的。其它电路结构也是可实行的。
例如，STN液晶板，当它是大型板时，根据双屏驱动方法驱动它，其中考虑到它的显示质量，通过采用实施例11的上述结构把一个显示屏分成两个(例如，上部和下部)屏。在这种情况下，在用于上半部分的半导体芯片和用于下半部分的半导体芯片之间使输入信号的方向反向。然而，可以外部设定输入信号的方向，可以共用单个半导体芯片。此外，不必开发用于每个信号输入方向的半导体芯片，从而可以提高开发效率并易于开发的管理。
如上详细所述，在本发明的TCP中，把线的输入端设置在与设有输出端的那侧垂直的一侧，从而通过运用输入端的测试可以保证半导体芯片的质量，即，确定它是优质还是劣质的。
此外，在本发明的显示装置中，把包括输入端的TCP安装在显示板上，其中通过设置在显示板上的线获得在邻接TCP之间的电气连接。因此，由于可以在安装TCP的单个步骤中进行输入/输出端的连接，所以可以把要进行的连接步骤减小到传统技术的1/3。此外，根据本发明，只需从玻璃片除去有缺陷的TCP，而且只需冲洗玻璃片的表面，从而只用传统技术的一半工作量就能完成修理过程。此外，当安装显示屏等时，可以弯曲TCP超出玻璃片的那部分，从而可以减小框架尺寸。由于不用具有大的线膨胀系数的印刷板，所以与传统技术相比，提高了抗温度变化的可靠性。此外，由于不象传统TCP方法中的TCP或印刷布线板，不存在可移动部分或没有振动部分，所以可把抗振动等的机械可靠性增加到可与COG方法中相匹敌的水准。
此外，在传统方法中，由于印刷板和玻璃片之间的线膨胀系数的差异使得在TCP连线上受到巨大应力，从而增加发生图案断裂的可能性。然而，根据本发明，由于不用印刷板，所以不产生这种应力，从而对于大型板可以安全地进行安装过程。
此外，由于本发明的半导体芯片包括设置在它里面的缓冲电路，所以可以减小半导体芯片的面积，从而可以减小成本并增加可靠性。还可以抑制噪声的影响，甚至可以正常的方法可靠地发送诸如时钟信号的要求快速操作的信号，从而可以阻止半导体芯片出故障。
此外，通过采用输入/输出缓冲电路作为缓冲电路，可以任意地、外部地改变信号发生方向，从而可以共同半导体芯片。
对于熟悉该技术的人员来说，其它各种变更是显而易见的，而不偏离本发明的范围和构思。相应地，并不企图把所附的权利要求书的范围局限于说明书范围，而是广泛解释权利要求书。

Claims (20)

1.一种带状载体封装，其特征在于，包括：
设置在带状衬底的一个表面上的线；和
安装在带状衬底的另一个表面上的半导体芯片，所述半导体芯片具有与线电气连接的电极，其中：
所述线从带状衬底的一端向相对端延伸，而且包括将设置在所述两端中央的中间线部分电气连接到所述电极的连接。
2.如权利要求1所述的带状载体封装，其特征在于，形成所述连接以基本上伸出在设置在所述带状衬底中的装置孔上，而且基本上在所述伸出位置上与所述半导体芯片的所述电极电气连接。
3.如权利要求1所述的带状载体封装，其特征在于：
形成包括连接的所述中间线部分以延伸出所述装置孔；和
所述连接位于基本上伸出在所述装置孔上的所述位置。
4.如权利要求3所述的带状载体封装，其特征在于，形成突出的所述中间线部分是呈I字形和U字形中的一种形状。
5.如权利要求1所述的带状载体封装，其特征在于，把所述装置孔作为凹槽基本上设置在所述线形的中间线部分在其上延伸的位置。
6.如权利要求1所述的带状载体封装，其特征在于，把包括连接的中间线部分弯成朝向所述装置孔的V字形；和
使基本上在所述装置孔延伸的所述中间线部分的一部分呈线形。
7.如权利要求5所述的带状载体封装，其特征在于，使基本上在所述凹槽延伸的所述线形的中间线部分设置有弯曲的缓冲部分。
8.如权利要求1所述的带状载体封装，其特征在于：
与其它在所述带状衬底中形成的开口分开形成所述装置孔；和
设置所述中间线部分，从而基本上线形地跨过所述装置孔。
9.如权利要求1所述的带状载体封装，其特征在于：
所述线用于电源；和
所述带状衬底还设置有信号线以与所述半导体芯片的所述电极电气相连。
10.如权利要求1所述的带状载体封装，其特征在于：
把多条所述线设置在所述带状衬底上；和
把不同于半导体芯片的电子元件连接并安装在所述线中间。
11.如权利要求1所述的带状载体封装，其特征在于，所述半导体芯片包括缓冲电路，它用于使所述半导体芯片与设置在其它带状载体封装上的半导体芯片之间电气连接。
12.如权利要求11所述的带状载体封装，其特征在于，由输入缓冲电路和输出缓冲电路形成包括在所述半导体芯片中的所述缓冲电路。
13.如权利要求11所述的带状载体封装，其特征在于，由输入/输出缓冲电路形成包括在所述半导体芯片中的所述缓冲电路。
14.一种显示装置，其特征在于：
把如权利要求1所述的带状载体封装设置在显示板的玻璃片上；
通过设置在所述玻璃片上的线把所述带状载体封装的邻接封装互相电气连接起来。
15.如权利要求14所述的显示装置，其特征在于，把各向异性导电薄膜用于连接设置在所述玻璃片上的所述线和所述带状载体封装。
16.如权利要求14所述的显示装置，其特征在于，设置在所述玻璃片上的所述线是在所述玻璃片上直接形成的线。
17.如权利要求16所述的显示装置，其特征在于，把不同于所述半导体芯片的电子元件连接并安装在设置在所述玻璃片上的所述线上。
18.如权利要求14所述的显示装置，其特征在于，所述显示板是液晶板。
19.如权利要求14所述的显示装置，其特征在于，设置在所述玻璃片上的所述线是在除了所述玻璃片以外的其它衬底上形成的线。
20.如权利要求19所述的显示装置，其特征在于，把不同于所述半导体芯片的电子元件连接并安装在设置在所述玻璃片上的所述线上。
CNB971226261A 1996-11-29 1997-11-28 带状载体封装及运用它的显示装置 Expired - Fee Related CN1143170C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP320174/1996 1996-11-29
JP320174/96 1996-11-29
JP32017496 1996-11-29
JP170774/97 1997-06-26
JP170774/1997 1997-06-26
JP17077497A JP3405657B2 (ja) 1996-11-29 1997-06-26 テープキャリアパッケージ及びそれを使った表示装置

Publications (2)

Publication Number Publication Date
CN1184260A true CN1184260A (zh) 1998-06-10
CN1143170C CN1143170C (zh) 2004-03-24

Family

ID=26493670

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971226261A Expired - Fee Related CN1143170C (zh) 1996-11-29 1997-11-28 带状载体封装及运用它的显示装置

Country Status (5)

Country Link
US (1) US6407796B2 (zh)
JP (1) JP3405657B2 (zh)
KR (1) KR100256510B1 (zh)
CN (1) CN1143170C (zh)
TW (1) TW448334B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100335950C (zh) * 2003-12-30 2007-09-05 Lg.菲利浦Lcd株式会社 安装有芯片的薄膜封装

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3966614B2 (ja) 1997-05-29 2007-08-29 三星電子株式会社 広視野角液晶表示装置
KR100354904B1 (ko) 1998-05-19 2002-12-26 삼성전자 주식회사 광시야각액정표시장치
JP3377757B2 (ja) 1999-01-04 2003-02-17 シャープ株式会社 液晶パネル駆動用集積回路パッケージおよび液晶パネルモジュール
JP3595754B2 (ja) 1999-06-10 2004-12-02 シャープ株式会社 液晶表示装置
JP3539555B2 (ja) 1999-10-21 2004-07-07 シャープ株式会社 液晶表示装置
JP2001142090A (ja) * 1999-11-11 2001-05-25 Hitachi Ltd 液晶表示装置
JP3892650B2 (ja) * 2000-07-25 2007-03-14 株式会社日立製作所 液晶表示装置
JP4742441B2 (ja) * 2001-04-16 2011-08-10 日本電気株式会社 フレキシブルプリント回路と配線基板との接続構造、その接続方法、液晶表示装置及びその製造方法
JP4650822B2 (ja) * 2001-05-24 2011-03-16 パナソニック株式会社 フラットパネル型表示装置
TWI240099B (en) * 2001-11-06 2005-09-21 Hannstar Display Corp Method for cutting tape carrier packages of LCD and LCD structure
US6730540B2 (en) * 2002-04-18 2004-05-04 Tru-Si Technologies, Inc. Clock distribution networks and conductive lines in semiconductor integrated circuits
JP4314084B2 (ja) * 2002-09-17 2009-08-12 シャープ株式会社 表示装置
JP4217090B2 (ja) * 2003-03-20 2009-01-28 株式会社 日立ディスプレイズ 表示装置
JP4190998B2 (ja) * 2003-10-03 2008-12-03 三菱電機株式会社 表示装置
TW594323B (en) * 2003-10-21 2004-06-21 Hannstar Display Corp Liquid crystal system conductive line structure
KR100665184B1 (ko) * 2003-11-26 2007-01-04 삼성전자주식회사 반도체 칩, 상기 칩이 실장된 테이프 캐리어 패키지 및상기 테이프 캐리어 패키지를 포함하는 액정표시장치
KR100598032B1 (ko) * 2003-12-03 2006-07-07 삼성전자주식회사 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 디스플레이패널 어셈블리
JP4228948B2 (ja) * 2004-03-16 2009-02-25 日本電気株式会社 表示装置
DE102004032706A1 (de) * 2004-07-06 2006-02-02 Epcos Ag Verfahren zur Herstellung eines elektrischen Bauelements und das Bauelement
WO2006022371A1 (ja) * 2004-08-26 2006-03-02 Sharp Kabushiki Kaisha 表示モジュール
US7427776B2 (en) * 2004-10-07 2008-09-23 Hewlett-Packard Development Company, L.P. Thin-film transistor and methods
JP2006154835A (ja) * 2004-12-01 2006-06-15 Samsung Electronics Co Ltd 最小限の伝送線を備えるディスプレイ装置及びディスプレイ装置の信号伝送方法。
JP4736614B2 (ja) * 2005-08-12 2011-07-27 セイコーエプソン株式会社 信号伝送回路及び電気光学装置並びに電子機器
TW200719002A (en) * 2005-11-07 2007-05-16 Au Optronics Corp Liquid crystal display panel module and flexible printed circuit board thereof
US20070103412A1 (en) * 2005-11-09 2007-05-10 Pao-Yun Tang Liquid crystal display having a voltage divider with a thermistor
JP2007139912A (ja) * 2005-11-15 2007-06-07 Sharp Corp 駆動素子実装表示装置
JP4522445B2 (ja) * 2007-12-12 2010-08-11 シャープ株式会社 表示装置
CN101868819B (zh) * 2007-11-21 2013-01-16 夏普株式会社 显示装置和扫描线驱动装置
JP4980960B2 (ja) * 2008-03-14 2012-07-18 ラピスセミコンダクタ株式会社 テープ配線基板及び半導体チップパッケージ
KR101469037B1 (ko) * 2008-07-18 2014-12-05 삼성디스플레이 주식회사 표시 장치
JP5452290B2 (ja) 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
JP5796309B2 (ja) 2011-03-15 2015-10-21 セイコーエプソン株式会社 電気光学装置及び電子機器
JP6332695B2 (ja) 2012-10-09 2018-05-30 株式会社Ｊｏｌｅｄ 画像表示装置
WO2014061231A1 (ja) 2012-10-17 2014-04-24 パナソニック株式会社 ゲートドライバ集積回路およびそれを用いた画像表示装置
WO2014061235A1 (ja) * 2012-10-17 2014-04-24 パナソニック株式会社 Ｅｌ表示装置
JP2018128487A (ja) * 2017-02-06 2018-08-16 セイコーエプソン株式会社 電気光学パネル、電気光学装置および電子機器
JP6741101B1 (ja) * 2019-03-05 2020-08-19 セイコーエプソン株式会社 電気光学装置、電子機器
KR20220055759A (ko) * 2020-10-27 2022-05-04 엘지이노텍 주식회사 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2968139B2 (ja) * 1992-12-28 1999-10-25 シャープ株式会社 パネルの実装構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100335950C (zh) * 2003-12-30 2007-09-05 Lg.菲利浦Lcd株式会社 安装有芯片的薄膜封装

Also Published As

Publication number Publication date
CN1143170C (zh) 2004-03-24
US6407796B2 (en) 2002-06-18
US20010040664A1 (en) 2001-11-15
JPH10214858A (ja) 1998-08-11
KR19980042915A (ko) 1998-08-17
TW448334B (en) 2001-08-01
KR100256510B1 (ko) 2000-05-15
JP3405657B2 (ja) 2003-05-12

Similar Documents

Publication Publication Date Title
CN1143170C (zh) 带状载体封装及运用它的显示装置
CN1266532C (zh) 液晶显示设备
CN1231954C (zh) 集成电路芯片安装结构以及显示设备
CN1271699C (zh) 测试具有许多半导体器件的晶片的探针卡及其制作方法
CN1199534C (zh) 电路基板及使用它的显示装置、以及电子设备
CN1247055C (zh) 配线基板的连接结构及显示装置
CN1114946C (zh) 半导体装置及其制造方法和其测试方法
CN1690780A (zh) 显示装置
CN1183404C (zh) 液晶显示装置
CN1245744C (zh) 半导体元件的制造方法以及半导体元件
CN1638103A (zh) 具有减小尺寸带基薄膜的带型电路衬底
CN1275307C (zh) 具有位置信息的布线基板
CN1118566A (zh) 面板组装结构和集成电路安装带及其制造方法
CN1956183A (zh) 电子部件内置式基板及其制造方法
CN1921108A (zh) 半导体封装及其制造方法
CN1485666A (zh) 液晶显示装置
CN101076883A (zh) 制造互连元件的结构和方法，包括互连元件的多层线路板
CN1475834A (zh) 显示装置
CN1869776A (zh) 显示设备
CN1670580A (zh) 半导体芯片和利用其的显示设备
CN1178093C (zh) 用于驱动液晶的集成电路
CN1574312A (zh) 树脂密封型半导体装置及其制造方法
CN1678175A (zh) 电路部件模块及其制造方法
CN1746731A (zh) 显示设备
CN1531089A (zh) 半导体装置、电子设备及它们制造方法，以及电子仪器

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040324

Termination date: 20141128

EXPY Termination of patent right or utility model