CN100335950C - 安装有芯片的薄膜封装 - Google Patents

安装有芯片的薄膜封装 Download PDF

Info

Publication number
CN100335950C
CN100335950C CNB2004101009866A CN200410100986A CN100335950C CN 100335950 C CN100335950 C CN 100335950C CN B2004101009866 A CNB2004101009866 A CN B2004101009866A CN 200410100986 A CN200410100986 A CN 200410100986A CN 100335950 C CN100335950 C CN 100335950C
Authority
CN
China
Prior art keywords
tcp
cof
film
encapsulation
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004101009866A
Other languages
English (en)
Other versions
CN1637487A (zh
Inventor
姜信浩
安承国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1637487A publication Critical patent/CN1637487A/zh
Application granted granted Critical
Publication of CN100335950C publication Critical patent/CN100335950C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

一种安装有芯片的薄膜封装，包括：基膜、在所述基膜上由切割线确定的有效薄膜封装、安装在所述有效薄膜封装上的驱动芯片、设置在所述有效薄膜封装输入区域上且与所述驱动芯片相连接的多个输入焊盘，以及设置在所述有效薄膜封装输出区域上且与所述驱动芯片相连接的多个输出焊盘，其中，所述输出区域包括至少一个沿所述基膜的水平方向从所述有效薄膜封装的侧面伸出的延伸部分。

Description

安装有芯片的薄膜封装
本申请要求享有于2003年12月30日向韩国提交的韩国专利申请号P2003-99803的优先权，该申请在此结合以作为参考。
技术领域
本发明涉及一种液晶显示器模块(module)，具体涉及一种液晶显示器模块的安装有芯片的薄膜封装。
背景技术
通常，液晶显示器(LCD)利用电场来控制通过具有介电各向异性的液晶的透光率，由此显示图像。具体地，LCD包括用来显示图像的LCD面板，和用来驱动LCD面板的驱动电路。在LCD面板内，液晶单元设置成矩阵形，以根据像素信号控制光的透射率，由此显示图像。驱动电路包括用来驱动LCD面板的栅线的栅驱动器，用来驱动数据线的数据驱动器，用来控制栅驱动器和数据驱动器的驱动时序(driving timing)的时序驱动器，以及用来提供驱动LCD面板和驱动电路所需的功率信号的电源。
数据驱动器和栅驱动器分为多个驱动集成电路(D-IC)。每一D-IC通过一薄膜上芯片(COF)系统(chip on film(COF)system)安装到载带封装(tapecarrier package，TCP)的开放IC区域上或者TCP的基膜上，从而通过带式自动焊接(TAB)系统与LCD面板电连接。或者，D-IC可以通过玻上芯片(COG)系统(chip on glass(COG)system)直接安装在LCD面板上。由于TAB系统能够确保LCD面板内相对较宽的像素矩阵区域具有很容易的粘接工艺，因此主要使用TAB系统。
图1是现有技术的LCD模块后部结构的平面示意图。如图1所示，现有技术的LCD模块包括数据TCP(或COF)12和栅极TCP(或COF)16。数据TCP 12(或COF)连接在数据PCB 20与LCD面板10之间，而且具有安装在其上的数据D-IC 14。另一方面，栅极TCP(或COF)16连接在栅极PCB22与LCD面板10之间，而且具有安装在其上的栅极D-IC 18。
LCD面板10具有相互粘接的薄膜晶体管阵列基板和滤色阵列基板，液晶层夹在两者之间。LCD面板10包括位于栅线与数据线之间的液晶盒。每一液晶盒包括作为开关器件的薄膜晶体管。薄膜晶体管响应来自栅线的扫描信号施加来自数据线的像素信号。
数据D-IC 14经由数据TCP(或COF)12与LCD面板10的数据线相连接。数据D-IC 14将来自外部时序控制器(未示出)的数字像素数据信号转换成模拟像素信号，并将该模拟像素信号施加到数据线。另一方面，栅极D-IC 18经由栅极TCP(或COF)16与LCD面板10的栅线相连接。栅极D-IC 18在相应的扫描周期内向栅线提供薄膜晶体管的开启电压，而在剩余的周期内向栅线提供薄膜晶体管的关断电压。
图1所示的数据TCP(或COF)12和栅极TCP(或COF)16在卷绕型基部(roll-type base)TCP上进行制备，然后用切割工序模制。图2是在现有技术LCD模块的切割工序之前的数据TCP(或COF)12的平面图。如图2所示，数据TCP(或COF)12设在卷绕型基TCP 30的基膜32上。该基膜32通常由聚酰亚胺制成。数据TCP(或COF)12上安装有数据D-IC 14，而且其上还设有与数据D-IC 14的输入引脚相连接的多个输入焊盘(input pad)IP和与数据D-IC 14的输出引脚相连接的多个输出焊盘OP。此外，定位孔(sprocket hole)34沿垂直方向在基膜32的每一侧排成一条线，以传送基膜32和确定传送位置。
数据TCP(或COF)12通过沿切割线CL切割基部(base)TCP 30的工序模制。模制的数据TCP(或COF)12用各向异性的导电膜ACF粘接在图1所示的LCD面板和数据PCB 20上。与输入焊盘IP相邻的第一对准标记15设在数据TCP(或COF)12内，以使数据TCP(或COF)12与数据PCB 20对准。与输出焊盘OP相邻的第二对准标记17设在数据TCP(或COF)12内，以使数据TCP(或COF)12与LCD面板10对准。
数据TCP(或COF)12设在基TCP 32上，其通常具有如图2所示的35mm的标准水平宽度，使得根据制造成本，数据TCP(或COF)12具有384个输出焊盘，即384个输出通道(output channel)。在这种情况下，数据TCP(或COF)12除虚拟区外具有约27mm的有效水平宽度，在该虚拟区内定位孔34形成在基TCP 30上。而且，根据可靠性和工艺容差，数据TCP(或COF)12的384个输出焊盘OP以约60μm的螺距P1彼此平行地设置。数据TCP(或COF)12的384个输出通道对应于数据D-IC 14的输出通道。
为了通过减少昂贵的数据TCP(或COF)12和数据D-IC 14的数目从而降低制造成本，数据TCP(或COF)12和数据D-IC 14的输出通道的数目应当增加。例如，当LCD面板10具有1024×768像素的XGA级分辨率时，根据包括在每一像素内的R、G和B子像素，该LCD面板设有总共3072条数据线。若要用如图2所示的具有384个输出通道的数据D-IC 14来驱动这3072条数据线，则图1所示的LCD面板10必须包括8个(即3072/384＝8)数据D-IC 14和8个与所述数据D-IC安装在一起的TCP(或COF)12。然而，数据D-IC 14包括一数模转换器(DAC)，该数模转换器具有与数据线的数目成比例的复杂结构，以把每条数据线提供的6位或8位像素数据转换成模拟像素信号。因此，一旦数据D-IC 14的输出通道的数目增加了，电路结构会变得复杂，而且难于扩大与数据D-IC 14安装在一起的芯片的面积和数据TCP(或COF)12的面积。而且，就其面积而言，TCP(或COF)具有相对高的成本。因此，存在的问题是，一旦数据D-IC 14的输出通道的数目增加，TCP(或COF)的面积就被扩大，这使得制造成本增加许多。
为了解决这个问题，已经提出通过采用数据线的分时驱动来减少DAC占据的面积，从而在控制芯片面积的同时能增加数据D-IC的输出通道的数目，由此减少D-IC和TCP的数目，如韩国专利申请号2002-41769所公开的。然而，由于当数据D-IC的数目减至一半(1/2)时其输出通道的数目增加两倍，并因而扩大了输出焊盘占据的面积而不是D-IC占据的面积，因此就需要提供尺寸比现有35mm的基TCP更大的基TCP。而且，如果为了将每个TCP的输出通道的数目增加两倍而用70mm的TCP替代35mm的TCP，那么就存在着这样的问题，即昂贵的TCP也会导致制造成本的增加。
为了解决这个问题，已经提出的方法是通过减小TCP(或COF)内输出通道之间的间距来增加每一单位面积内输出通道的数目。然而，这种方法的局限性在于根据可靠性和制造工艺容差，输出焊盘之间的距离只能减小到一定的程度。而且，即使在如图2所示的35mm基TCP 30上，由于用来形成定位孔34的虚拟区域，被数据TCP(或COF)12占据的有效面积会进一步减小，而具有约27mm的水平宽度。因此，如图2所示的具有约27mm有效水平宽度的数据TCP(或COF)12在增加以约60μm的螺距P1设置的384个输出焊盘OP即输出通道的数目时受到限制。
因此，希望在不扩大基部TCP(或COF)的情况下通过扩大数据TCP(或COF)12的有效面积来增加输出通道的数目，因为基部TCP(或COF)的扩大对制造成本会有不利的影响输出通道。
发明内容
因此，本发明涉及一种安装有芯片的薄膜封装，其基本能够消除由于现有技术的局限和不足而引起的一个或多个问题。
本发明的一个目的在于提供一种在基部TCP(或COF)内具有扩大了的有效面积的安装有芯片的薄膜封装。
本发明另外的特征和优点将在下面的描述中提出，其中一部分根据下面的描述可以变得显而易见，或者可以从本发明的实施中了解。通过以下的描述及其权利要求以及所附附图中所指出的具体结构，本发明的这些和其它优点可以实现和得到。为了实现这些和其它优点基按照本发明的目的，如此处所具体和宽泛描述的，一种安装有芯片的薄膜封装包括：包含有切割线的带基薄膜，在所述带基薄膜上由所述切割线确定的包括输出区域和输入区域的有效薄膜封装，安装在所述有效薄膜封装上的驱动芯片，设置在所述有效薄膜封装的输入区域上且与所述驱动芯片相连接的多个输入焊盘，以及设置在所述有效薄膜封装的输出区域上且与所述驱动芯片相连接的多个输出焊盘，其中所述输出区域包括至少一个沿所述带基薄膜的水平方向从所述有效薄膜封装的侧面伸出的延伸部分，并且其中，所述带基薄膜包括位于所述切割线外部的虚拟区域，所述虚拟区域包括用于传送所述带基薄膜的多个定位孔。
另一方面，一种安装有芯片的薄膜封装包括：带有虚拟区域和切割线的带基薄膜，所述虚拟区域位于所述切割线的外部；在所述带基薄膜上由所述切割线确定的有效薄膜封装，所述有效薄膜封装具有输入焊盘和输出焊盘；安装在所述有效薄膜封装上且与所述有效薄膜封装的输入焊盘和输出焊盘相连接的驱动芯片；在所述虚拟区域内沿所述带基薄膜的水平方向设置的多个定位孔。
应当理解，前面的一般说明和下面的具体说明都是示例性和解释性的，其旨在对所述要保护的发明提供进一步的解释。
附图说明
所包括的附图被包括用来提供对本发明的进一步理解，并被结合而构成本说明书的一部分，示出本发明的各种实施方式，而且与下面的描述一起用来解释本发明的原理。在附图中：
图1是现有技术的LCD模块的后部结构的平面示意图；
图2是现有技术LCD模块的切割工序之前的数据TCP(或COF)12的示意性平面图；
图3是按照本发明第一实施例的TCP(或COF)的结构的平面图；
图4是按照本发明的第二实施例的TCP(或COF)的结构的平面图；
图5是按照本发明的第三实施例的TCP(或COF)的结构的平面图；以及
图6是采用按照本发明三个实施例中任一种的数据TCP(或COF)的LCD面板其后部结构的平面图。
具体实施方式
现在，详细说明本发明的各种优选实施例，所述实施例示出在附图中。
图3是按照本发明第一个实施例的、设有有效TCP(或COF)42的卷绕型基TCP(或COF)50的平面图。在此，该有效TCP(或COF)42对应于安装有数据D-IC的数据TCP或安装有栅极D-IC的栅极TCP。
如图3所示，有效TCP(或COF)42设在卷绕型基TCP(或COF)50的基膜52上。该基膜52通常由聚酰亚胺制成。位于基TCP(或COF)50上的有效TCP(或COF)42的面积取决于切割线(cutting line)CL。该有效TCP(或COF)42通过沿切割线CL切割基TCP(或COF)50的工序模制成。基膜52传送进设置在有效TCP(或COF)42即切割线CL外侧的虚拟区域内。用来确定传送位置的定位孔54在虚拟区域上沿一条线设置，如图3所示。
该有效TCP(或COF)42安装有数据D-IC 44，而且其上设置有多个与数据D-IC 44输入引脚相连接的输入焊盘IP和多个与数据D-IC 44的输出引脚相连接的输出焊盘OP。此外，该有效TCP(或COF)42包括从该有效TCP(或COF)42的侧面沿水平方向伸出的延伸部分46，以扩大该有效TCP(或COF)42的有效面积，在此输出焊盘OP能够形成在35mm基TCP(或COF)50上。在此实施例中，定位孔之间的距离增加，以便延伸部分46不妨碍定位孔54，从而将延伸部分46定位在定位孔54之间。或者，去除至少其中一个定位孔54，以留出用于形成延伸部分46的空间。因而，延伸部分46延伸至基TCP(或COF)50的边缘内，从而允许该有效TCP(或COF)42的输出焊盘OP形成在具有水平宽度(即35mm)的基TCP(或COF)50的扩大的有效面积上。因而，在不扩大基TCP(或COF)50的水平宽度的情况下，可以扩大用来形成该有效TCP(或COF)42的输出焊盘OP的有效区域。因此，可以增加形成在该有效TCP(或COF)42内的输出焊盘OP的数目。
沿切割线CL模制的数据TCP(或COF)42用各向异性的导电膜ACF粘接在数据PCB 60(如图6中所示的)与LCD面板40(如图6中所示的)之间。在此实施例中，与输入焊盘IP相邻的第一对准标记45设在数据TCP(或COF)42内，以使数据TCP(或COF)42与数据PCB 60对准。与输出焊盘OP相邻的第二对准标记47设在数据TCP(或COF)42内，以使数据TCP(或COF)42与LCD面板40对准。
图4是按照本发明的第二实施例的设有有效TCP(或COF)的基TCP(或COF)的平面图。如图4所示，基膜72的定位孔74沿水平方向在虚拟区域内排列成一条直线，其中虚拟区域设在由切割线线CL确定的有效TCP(或COF)42的外侧处。换句话说，定位孔74沿水平方向设在有效TCP(或COF)42之间的虚拟区域内。因而，有效TCP(或COF)42的水平宽度与基TCP(或COF)70的水平宽度(即35mm)相等。输出焊盘OP也设置在从有效TCP(或COF)42的侧面伸出的延伸部分46上。
图5是按照本发明的第三个实施例、设有有效TCP(或COF)的基TCP(或COF)的平面图。如图5所示，即使在基膜82的虚拟区域内没有设置任何定位孔，有效TCP(或COF)42也具有与基TCP(或COF)80的水平宽度相等的水平宽度。在本实施例中，基膜82可以用卷绕(rolling)系统进行传送。
在第二个和第三个实施例中，有效TCP(或COF)42包括如图4和5所示的沿水平方向延伸至基TCP(或COF)70/80的延伸部分46，从而扩大了用来在基TCP(或COF)70/80上形成有效TCP(或COF)42的输出焊盘OP的有效区域。因此，基TCP(或COF)70/80的水平宽度(即35mm)成为用来形成有效TCP(或COF)42输出焊盘OP的区域的有效水平宽度。同样，要在其上设置输入焊盘IP的区域延伸至基TCP(或COF)70/80的边缘，如虚线所示，以使得基TCP(或COF)70/80具有35mm的用来形成输入焊盘IP的有效水平宽度。
因此，用来形成有效TCP(或COF)42的输出焊盘OP的有效面积可以在不扩大基TCP(或COF)70/80的情况下而被扩大。由于上述的结构，输出通道的数目增加。而且，具有35mm有效水平宽度的输出焊盘区域可以设有624至642个输出焊盘OP，这些焊盘在有效TCP(或COF)42上具有至少约50μm的间距。在此，这些输出焊盘OP用细螺距形成工艺和装配工艺制成。因而，由于输出通道的数目在现有的35mm基TCP(COF)50/70/80上增加，因此图6所示的有效TCP(或COF)42的数目少于图1所示的有效TCP(或COF)12的数目。
接下来，参看图6，给出了应用按照本发明上述任一示例性实施例的有效TCP(或COF)42的LCD面板40的数据TCP(或COF)42的说明。
图6是采用数据TCP(或COF)42的LCD面板40的后部结构平面图。如图6所示，当LCD面板40具有1024×768像素的XA级分辨率，根据每个像素包括的R、G和B子像素，该LCD面板40设有总共3072条数据线。若这些3072条数据线打算用如图4所示的具有624(642)个输出通道的数据D-IC 44驱动，则将5个数据D-IC 44和5个数据TCP(或COF)用于LCD面板40就足够了。因此，LCD面板40的制造成本比起使用具有8×384个信道的数据D-IC 14和数据TCP(或COF)12的现有技术可以降低。尤其是，具有624(642)个输出通道的数据TCP(或COF)42从如上所述的35mm基TCP50/70/80模制出，由此进一步地降低了制造成本。
如图6所示，数据D-IC 44经由数据TCP(或COF)42与LCD面板40的数据线相连接，而且经由数据TCP(或COF)42和数据PCB 60与时序控制器(未示出)相连接。数据D-IC 44将来自该时序控制器的数字像素数据信号转换成模拟像素信号，并将其施加到数据线上。另一方面，栅极D-IC 48经由栅极TCP(或COF)49与LCD面板40栅线相连接，而且经由栅极TCP(或COF)49和栅极PCB 62与时序控制器相连接。在时序控制器的控制下，栅极D-IC 48在相应的扫描周期内将薄膜晶体管的开启电压提供给栅线，而在剩余的周期内将薄膜晶体管的关断电压提供给栅线。
如上所述，按照本发明的示例性实施例的安装有芯片的薄膜封装即TCP(或COF)具有用来形成输出焊盘的延伸区域或者具有改变了定位孔的位置。在这种结构中，在不扩大基TCP(或COF)的水平宽度的情况下，可以扩大有效面积，以增加TCP(或COF)的输出通道的数目并由此减少LCD模块内所用的TCP(或COF)的数目。因此，可以降低制造成本、提高生产率以及每一单元工序的质量。
很显然，本领域的技术人员可以在不脱离本发明的精神或范围的情况下对本发明的安装有芯片的薄膜封装作出各种改进和变形。因此，本发明旨在涵盖落入所附权利要求及其等同物的范围内的这些改进和变形。

Claims (10)

1.一种安装有芯片的薄膜封装，包括：
带有切割线的带基薄膜；
在所述带基薄膜上由所述切割线确定的、包括输入区域和输出区域的有效薄膜封装；
安装在所述有效薄膜封装上的驱动芯片；
设置在所述有效薄膜封装的输入区域上且与所述驱动芯片相连接的多个输入焊盘；以及
设置在所述有效薄膜封装的输出区域上且与所述驱动芯片相连接的多个输出焊盘；
其中，所述输出区域包括至少一个沿所述带基薄膜的水平方向从所述有效薄膜封装的侧面伸出的延伸部分，并且
其中，所述带基薄膜包括位于所述切割线外部的虚拟区域，所述虚拟区域包括用于传送所述带基薄膜的多个定位孔。
2.按照权利要求1所述的封装，其特征在于，所述定位孔沿所述带基薄膜的垂直方向设置。
3.按照权利要求2所述的封装，其特征在于，所述至少一个延伸部分定位在所述定位孔之间。
4.按照权利要求1所述的封装，其特征在于，所述定位孔沿所述带基薄膜的水平方向设置。
5.按照权利要求1所述的封装，其特征在于，所述包括延伸部分的输出区域沿所述水平方向具有与所述带基薄膜相同的宽度。
6.按照权利要求1所述的封装，其特征在于，所述输入区域包括至少一个延伸部分。
7.一种安装有芯片的薄膜封装，包括：
包括虚拟区域和切割线的带基薄膜，所述虚拟区域位于所述切割线的外部；
在所述带基薄膜上由所述切割线确定的有效薄膜封装，所述有效薄膜封装具有输入焊盘和输出焊盘；
安装在所述有效薄膜封装上且与所述有效薄膜封装的输入焊盘和输出焊盘相连接的驱动芯片；
沿所述带基薄膜的水平方向设置在所述虚拟区域内的多个定位孔。
8.按照权利要求7所述的封装，其特征在于，所述有效薄膜封装沿所述水平方向具有与所述带基薄膜相同的宽度。
9.按照权利要求7所述的封装，其特征在于，所述输出焊盘设置在沿所述水平方向从所述有效薄膜封装的侧面伸出的延伸部分内。
10.按照权利要求7所述的封装，其特征在于，所述输入焊盘设置在沿所述水平方向从所述有效薄膜封装的侧面伸出的延伸部分内。
CNB2004101009866A 2003-12-30 2004-12-30 安装有芯片的薄膜封装 Expired - Fee Related CN100335950C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030099803A KR101002346B1 (ko) 2003-12-30 2003-12-30 칩 실장형 필름 패키지
KR1020030099803 2003-12-30

Publications (2)

Publication Number Publication Date
CN1637487A CN1637487A (zh) 2005-07-13
CN100335950C true CN100335950C (zh) 2007-09-05

Family

ID=34698718

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004101009866A Expired - Fee Related CN100335950C (zh) 2003-12-30 2004-12-30 安装有芯片的薄膜封装

Country Status (3)

Country Link
US (2) US7288832B2 (zh)
KR (1) KR101002346B1 (zh)
CN (1) CN100335950C (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100108677A (ko) * 2009-03-30 2010-10-08 엘지디스플레이 주식회사 액정표시장치
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
KR102215881B1 (ko) 2014-02-17 2021-02-17 삼성디스플레이 주식회사 테이프 패키지 및 이를 포함하는 표시 장치
KR102252380B1 (ko) 2014-04-24 2021-05-14 삼성전자주식회사 테이프 배선 기판, 반도체 패키지 및 상기 반도체 패키지를 포함한 디스플레이 장치
KR102304102B1 (ko) * 2015-01-14 2021-09-23 삼성디스플레이 주식회사 표시 장치
KR102653827B1 (ko) * 2016-06-09 2024-04-03 엘지이노텍 주식회사 연성인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
CN107544185B (zh) * 2017-09-25 2020-08-18 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
US11302614B2 (en) * 2019-08-23 2022-04-12 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Chip on film and display device
CN110797323A (zh) * 2019-11-08 2020-02-14 江苏上达电子有限公司 一种cof卷带及其制造方法
TWI748668B (zh) 2020-09-29 2021-12-01 頎邦科技股份有限公司 軟性電路板之佈線結構

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0661743A2 (en) * 1993-12-28 1995-07-05 Nec Corporation Film carrier tape for use in tape automated bonding
CN1184260A (zh) * 1996-11-29 1998-06-10 夏普株式会社 带状载体封装及运用它的显示装置
US6388888B1 (en) * 1999-08-06 2002-05-14 Sharp Kabushiki Kaisha Semiconductor device and process for manufacturing the same, liquid crystal module and process for mounting the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2751450B2 (ja) * 1989-08-28 1998-05-18 セイコーエプソン株式会社 テープキャリアの実装構造及びその実装方法
JPH04243145A (ja) * 1991-01-17 1992-08-31 Sharp Corp Ｔａｂ用フィルム
JP2931477B2 (ja) * 1991-06-07 1999-08-09 シャープ株式会社 薄膜磁気ヘッド構造体およびその製造方法
JPH05173166A (ja) 1991-12-26 1993-07-13 Toshiba Corp 液晶表示装置
TW232065B (zh) * 1992-04-16 1994-10-11 Sharp Kk
JPH0653273A (ja) * 1992-07-29 1994-02-25 Nec Kansai Ltd Ｔａｂ式半導体装置とその特性検査装置
JP2980496B2 (ja) * 1993-11-10 1999-11-22 シャープ株式会社 フレキシブル配線板の端子構造
JP3512655B2 (ja) * 1998-12-01 2004-03-31 シャープ株式会社 半導体装置およびその製造方法並びに該半導体装置の製造に使用される補強用テープ
US6320135B1 (en) * 1999-02-03 2001-11-20 Casio Computer Co., Ltd. Flexible wiring substrate and its manufacturing method
JP3558921B2 (ja) * 1999-05-14 2004-08-25 シャープ株式会社 テープキャリア並びにテープキャリア型半導体装置の製造方法
KR100713637B1 (ko) * 2000-02-21 2007-05-02 엘지.필립스 엘시디 주식회사 테이프 캐리어 팩키지 필름
KR100324283B1 (ko) * 2000-02-23 2002-02-21 구본준, 론 위라하디락사 테이프 캐리어 패키지 및 그 제조방법
JP3767691B2 (ja) * 2002-02-27 2006-04-19 セイコーエプソン株式会社 配線基板及びテープ状配線基板の製造方法
US6919513B2 (en) * 2002-07-24 2005-07-19 Samsung Electronics Co., Ltd. Film carrier tape for semiconductor package and manufacturing method thereof
JP3638276B2 (ja) * 2002-12-24 2005-04-13 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープ
JP4109689B2 (ja) * 2004-09-29 2008-07-02 三井金属鉱業株式会社 Ｃｏｆ用フレキシブルプリント配線板の製造方法
JP2007067272A (ja) * 2005-09-01 2007-03-15 Nitto Denko Corp Ｔａｂ用テープキャリアおよびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0661743A2 (en) * 1993-12-28 1995-07-05 Nec Corporation Film carrier tape for use in tape automated bonding
CN1184260A (zh) * 1996-11-29 1998-06-10 夏普株式会社 带状载体封装及运用它的显示装置
US6388888B1 (en) * 1999-08-06 2002-05-14 Sharp Kabushiki Kaisha Semiconductor device and process for manufacturing the same, liquid crystal module and process for mounting the same

Also Published As

Publication number Publication date
KR101002346B1 (ko) 2010-12-20
US20050139963A1 (en) 2005-06-30
KR20050070363A (ko) 2005-07-07
US8154120B2 (en) 2012-04-10
CN1637487A (zh) 2005-07-13
US7288832B2 (en) 2007-10-30
US20080067635A1 (en) 2008-03-20

Similar Documents

Publication Publication Date Title
US10185195B2 (en) Horizontal stripe liquid crystal display device
EP2249199B1 (en) Display device
CN100510853C (zh) 显示装置及其制造方法
US7432213B2 (en) Electrical connection pattern in an electronic panel
US7071928B2 (en) Liquid crystal display device having quad type color filters
US9576520B2 (en) Display device with groove in a non-display area and method of manufacturing the same
CN1841720A (zh) 用于封装驱动集成电路的显示器件的基板
CN1570718A (zh) 接合芯片与其它装置于液晶显示面板上的方法及显示装置
CN100335950C (zh) 安装有芯片的薄膜封装
CN205080891U (zh) 显示装置及显示面板
CN1690778A (zh) 显示设备
CN1755465A (zh) 液晶显示器
KR101119729B1 (ko) 액정표시장치
CN1285963C (zh) 显示器件的电极衬底
KR100990315B1 (ko) 액정표시장치
US7432894B2 (en) Liquid crystal display device and method of driving the same
KR101658978B1 (ko) 액정표시장치
KR102262709B1 (ko) 평판표시장치
CN109782501A (zh) 显示面板走线结构及其制作方法
CN1553263A (zh) 液晶显示面板的封装结构及其制作工艺
KR20070044204A (ko) 액정표시장치
US20020122150A1 (en) Method of manufacturing display cells
CN1615501A (zh) 显示区域被分成像素组、每个组都被提供有画面缩放装置的显示器件
KR19990009396A (ko) 액정표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: LG DISPLAY CO., LTD.

Free format text: FORMER NAME OR ADDRESS: LG. PHILIP LCD CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Seoul, South Kerean

Patentee after: LG Display Co., Ltd.

Address before: Seoul, South Kerean

Patentee before: L G. Fei Lipu L Cd Casio Hitachi Mobile Comm Co.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070905

Termination date: 20191230