KR102653827B1 - 연성인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스 - Google Patents

연성인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스 Download PDF

Info

Publication number
KR102653827B1
KR102653827B1 KR1020160071930A KR20160071930A KR102653827B1 KR 102653827 B1 KR102653827 B1 KR 102653827B1 KR 1020160071930 A KR1020160071930 A KR 1020160071930A KR 20160071930 A KR20160071930 A KR 20160071930A KR 102653827 B1 KR102653827 B1 KR 102653827B1
Authority
KR
South Korea
Prior art keywords
dummy
area
disposed
circuit board
printed circuit
Prior art date
Application number
KR1020160071930A
Other languages
English (en)
Other versions
KR20170139406A (ko
Inventor
이언종
김현수
김주철
도기환
박기태
심재문
안명수
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020160071930A priority Critical patent/KR102653827B1/ko
Publication of KR20170139406A publication Critical patent/KR20170139406A/ko
Application granted granted Critical
Publication of KR102653827B1 publication Critical patent/KR102653827B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

실시예에 따른 연성인쇄회로기판은, 내부영역 및 외부영역을 포함하는 기판; 상기 내부영역 상에 배치되는 배선; 상기 내부영역 상에서 상기 배선을 부분적으로 덮으면서 배치되는 보호층; 상기 내부영역 상에 배치되는 복수 개의 얼라인부; 및 상기 외부영역 상에 배치되는 복수 개의 더미부를 포함한다.

Description

연성인쇄회로기판, COF 모듈 및 이를 포함하는 전자디바이스{FLEXIBLE PRINTED CIRCUIT BOARD, COF MODULE AND ELECTRONIC DEVICE COMPRISING THE SAME}
실시예는 연성인쇄회로기판, COF 모듈 및 이를 포함하는 전자디바이스에 관한 것이다. 자세하게, 상기 연성인쇄회로기판은 COF용 연성인쇄회로기판일 수 있다.
최근 다양한 전자 제품이 얇고, 소형화, 경량화되고 있다. 이에 따라, 전자 제품의 좁은 영역에 고밀도로 반도체 칩을 실장하기 위한 다양한 연구가 진행되고 있다.
그 중에서도, COF(Chip On Film) 방식은 플렉서블 기판을 사용하기 때문에, 플렉서블 디스플레이에 적용될 수 있다. 즉, COF 방식은 다양한 웨어러블 전자기기에 적용될 수 있다는 점에서 각광받고 있다. 또한, COF 방식은 미세한 피치를 구현할 수 있기 때문에, 화소수의 증가에 따른 고해상도의 디스플레이를 구현하는데 사용될 수 있다.
COF(Chip On Film)는 반도체 칩을 얇은 필름 형태의 연성인쇄회로기판에 장착하는 방식이다. 예를 들어, 반도체 칩은 직접회로(Integrated Circuit, IC) 칩 또는 대규모 직접회로(Large Scale Integrated circuit, LSI) 칩일 수 있다.
COF 연성인쇄회로기판은 제작 또는 가공의 편의성을 위하여 길이방향의 양 쪽 외부에 스프로킷 홀을 구비할 수 있다. 따라서, COF 연성인쇄회로기판은 롤투롤(Roll to Roll) 방식으로 스프로킷 홀에 의하여 감기거나 풀어질 수 있다.
한편, COF 연성인쇄회로기판이 감겨있는 경우에는 감김에 의한 압력으로 인하여, COF 연성인쇄회로기판의 얼라인 마크가 손상될 수 있다.
COF 연성인쇄회로기판의 얼라인 마크는 COF 연성인쇄회로기판의 가공장치가 하나의 반도체 칩을 판별하는 기준이 될 수 있다. 따라서, COF 연성인쇄회로기판의 얼라인 마크가 손상된 경우에는, COF 연성인쇄회로기판을 구비한 모듈 또는 전자장치로 가공하는 단계에서, 카메라가 얼라인 마크를 인식하지 못하여, 공정 효율이 저하되는 문제가 있다.
실시예는 가공성이 향상된 연성인쇄회로기판을 제공하고자 한다.
실시예에 따른 연성인쇄회로기판은, 내부영역 및 외부영역을 포함하는 기판; 상기 내부영역 상에 배치되는 배선; 상기 내부영역 상에서 상기 배선을 부분적으로 덮으면서 배치되는 보호층; 상기 내부영역 상에 배치되는 복수 개의 얼라인부; 및 상기 외부영역 상에 배치되는 복수 개의 더미부를 포함한다.
실시예에 따른 연성인쇄회로기판은 내부영역에 얼라인부 및 배선을 포함하고, 외부영역에 더미부를 포함할 수 있다. 상기 얼라인부는 상기 더미부와 상기 배선 사이에 배치되고, 상기 얼라인부는 상기 더미부 및 상기 배선보다 낮은 두께를 가질 수 있다. 이에 따라, 실시예에 따른 연성인쇄회로기판은 롤투롤 공정에 의한 제작/가공 공정에서, 연성인쇄회로기판의 감김에 의한 얼라인부의 손상을 방지할 수 있다. 따라서, 연성인쇄회로기판의 얼라인부는 연성인쇄회로기판 가공장비에 의한 인식률이 향상될 수 있다.
즉, 연성인쇄회로기판을 가공한 모듈 및 이를 포함하는 전자장치는 손상이 없는 얼라인부를 포함하기 때문에, 얼라인부의 오인식에 따른 제품불량의 문제를 방지할 수 있고, 공정 효율을 향상시킬 수 있다.
또한, 상기 더미부는 연성인쇄회로기판의 외부영역에 위치하기 때문에, 배선이 배치되는 내부영역의 면적이 감소되지 않을 수 있다.
또한, 상기 더미부는 연성인쇄회로기판의 외부영역에 위치하기 때문에, 외부영역과 내부영역의 경계를 절단한 후, COF 모듈이나 다양한 전자디바이스에 활용될 수 있어, 더미부에 의한 얼라인 마크의 오인식을 방지할 수 있다.
도 1a는 종래의 연성인쇄회로기판의 평면도이다.
도 1b는 도 1a에 따른 연성인쇄회로기판의 단면도이다.
도 1c는 도 1a에 따른 연성인쇄회로기판이 감긴 형태에서의 단면도이다.
도 2는 제 1 실시예에 따른 연성인쇄회로기판의 평면도이다.
도 3은 도 2에 따른 연성인쇄회로기판의 단면도이다.
도 4는 도 2에 따른 연성인쇄회로기판이 감긴 형태에서의 단면도이다.
도 5는 제 1 실시예에 따른 연성인쇄회로기판의 다른 평면도이다.
도 6은 제 1 실시예에 따른 연성인쇄회로기판의 다른 평면도이다.
도 7은 제 1 실시예에 따른 연성인쇄회로기판의 또 다른 평면도이다.
도 8은 제 1 실시예에 따른 연성인쇄회로기판의 제조 공정에 대한 단면도이다.
도 9는 제 2 실시예에 따른 연성인쇄회로기판의 평면도이다.
도 10은 제 2 실시예에 따른 연성인쇄회로기판의 단면도이다.
도 11은 제 2 실시예에 따른 연성인쇄회로기판이 감긴 형태에서의 단면도이다.
도 12는 실시예에 따른 연성인쇄회로기판을 포함하는 COF 모듈의 연결관계를 도시한 단면도이다.
도 13 내지 도 15는 실시예에 따른 연성인쇄회로기판을 포함하는 전자디바이스에 관한 도면이다.
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 “상/위(on)”에 또는 “하/아래(under)”에 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
또한, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 부재를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 구비할 수 있다는 것을 의미한다.
도면에서 각 층(막), 영역, 패턴 또는 구조물들의 두께나 크기는 설명의 명확성 및 편의를 위하여 변형될 수 있으므로, 실제 크기를 전적으로 반영하는 것은 아니다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.
먼저, 도 1a 내지 도 1c를 참조하여, 종래의 연성인쇄회로기판을 설명한다.
도 1a 내지 도 1c를 참조하면, 종래의 연성인쇄회로기판은 기판(100), 배선(200), 보호층(300) 및 얼라인부(400)를 포함한다.
상기 기판(100)은 제작 및 가공의 편의성을 위하여 길이방향의 양쪽 외부에 스프로킷 홀(H)을 구비할 수 있다. 따라서, 연성인쇄회로기판은 롤투롤 방식으로 스프로킷 홀에 의하여 감기거나 풀어질 수 있다.
연성인쇄회로기판은 스프로킷 홀(H)이 형성된 부분과 얼라인부 사이의 영역이 절단됨에 따라, COF 모듈로 가공되어 다양한 전자디바이스에 실장될 수 있다.
이때, 상기 기판(100)은 절단부를 기준으로 내부영역(IA) 및 외부영역(OA)을 정의할 수 있다.
도 1b를 참조하면, 상기 기판(100)의 내부영역(IA)에는 배선(200), 배선 상에 배치되는 보호층(300) 및 얼라인부(400)가 배치될 수 있다.
상기 배선(200), 상기 보호층(300) 및 상기 얼라인부(400)는 상기 기판(100)의 동일한 일면 상에 배치될 수 있다. 자세하게, 상기 배선(200), 상기 보호층(300) 및 상기 얼라인부(400)는 상기 기판(100)의 일면 또는 양면에 배치될 수 있다.
이때, 상기 배선(200)을 덮는 상기 보호층(300)의 상면의 높이는 상기 얼라인부(400)의 상면의 높이보다 클 수 있다. 즉, 상기 배선(200)을 덮는 상기 보호층(300)의 두께는 상기 얼라인부(400)의 두께보다 클 수 있다.
이에 따라, 종래의 COF 연성인쇄회로기판은 감긴 형태에서 얼라인부의 손상이 발생할 수 있다.
도 1c를 참조하면, 상기 보호층(300)의 에지 영역(EA)에는 돌출부가 형성될 수 있다. 이에 따라, 상기 보호층(300)의 에지 영역(EA)은 상기 보호층(300)의 중앙 영역(CA)과 단차를 가질 수 있다.
종래의 연성인쇄회로기판은 보호층(300)의 에지 영역(EA)이 중앙 영역(CA)보다 큰 두께를 가질 수 있다. 자세하게, 상기 보호층(300)의 중앙 영역(CA)은 제 1 두께(T1)를 가질 수 있고, 상기 보호층(300)의 에지 영역(EA)은 제 2 두께(T2)를 가질 수 있고, 상기 제 2 두께(T2)는 상기 제 1 두께(T1)보다 클 수 있다.
즉, 연성인쇄회로기판이 감겨있을 때, 상기 레이지스트층(300)의 에지 영역(EA)은 돌출부에 의한 단차를 가지기 때문에, 연성인쇄회로기판 사이에 배치된 얼라인부 및/또는 배선에 손상을 발생시킬 수 있다.
자세하게, 연성인쇄회로기판이 감겨있을 때, 상부에 위치한 제 1 얼라인부(401)와 하부에 위치한 제 3 얼라인부(403) 사이에 있는 제 2 얼라인부(402)가 손상될 수 있다.
더 자세하게, 상기 제 2 얼라인부(402)는 상기 보호층(300)의 에지 영역(EA)에 의하여 압력(P)이 집중될 수 있다. 이에 따라, 상기 얼라인부(400)는 눌림에 의하여 압흔성 스크레치가 발생하거나, 압입 자국이 발생할 수 있다.
종래의 연성인쇄회로기판은 감겨져 있을 때, 상기 얼라인부(400)가 손상될 수 있다. 따라서, 연성인쇄회로기판을 가공하는 단계에서, 가공장비의 상기 얼라인부에 대한 인식률이 저하될 수 있다. 이에 따라, 종래의 연성인쇄회로기판은 COF 모듈 및 이를 포함하는 전자디바이스의 가공공정 효율이 저하되는 문제가 있었다.
실시예는 얼라인부의 손상을 방지함에 따라, 가공성이 향상된 연성인쇄회로기판을 제공할 수 있다. 자세하게, 실시예는 가공성이 향상된 COF용 연성인쇄회로기판을 제공할 수 있다. 또한, 연성인쇄회로기판의 외부영역을 절단하고, 구동칩을 실장함에 따라, 생산 효율이 우수한 COF 모듈 및 이를 포함하는 전자디바이스를 제공할 수 있다.
도 2 내지 도 7을 참조하면, 제 1 실시예에 따른 연성인쇄회로기판은 기판(100), 상기 기판(100) 상에 배치되는 배선(200), 보호층(300), 얼라인부(400) 및 더미부(500)를 포함할 수 있다.
상기 기판(100)은 내부영역(IA) 및 외부영역(OA1, OA2)을 포함할 수 있다.
상기 기판(100)은 길이 방향의 양쪽에 각각 제 1 외부영역(OA1) 및 제 2 외부영역(OA2)을 포함할 수 있다. 즉, 상기 기판(100)의 양 측면에 각각 제 1 외부영역(OA1) 및 제 2 외부영역(OA2)이 위치하고, 상기 제 1 외부영역(OA1) 및 상기 제 2 외부영역(OA2) 사이의 영역은 내부영역(IA)일 수 있다. 자세하게, 상기 제 1 외부영역(OA1) 및 상기 제 2 외부영역(OA2)은 서로 평행할 수 있다.
상기 기판(100)의 상기 제 1 외부영역(OA1) 및 상기 제 2 외부영역(OA2)은 각각 복수 개의 스프로킷 홀을 포함할 수 있다. 예를 들어, 상기 제 1 외부영역(OA1) 및 상기 제 2 외부영역(OA2)에는 각각 일렬로 일정한 간격으로 이격된 복수 개의 스프로킷 홀을 포함할 수 있다.
자세하게, 상기 제 1 외부영역(OA1)에 위치한 스프로킷 홀은 상기 제 2 외부영역(OA2)에 위치한 스프로킷 홀과 대응되는 크기 및 대응되는 모양을 가질 수 있다.
도면에는 사각형 형상의 스프로킷 홀을 도시하였으나, 실시예는 이에 제한되지 않고, 다각형 형상, 라운드진 다각형 형상, 원형 형상 등 다양한 형상을 포함할 수 있음은 물론이다.
더 자세하게, 상기 제 1 외부영역(OA1)에 위치한 제 1 스프로킷 홀(H1)은 상기 제 2 외부영역(OA2)에 위치한 제 2 스프로킷 홀(H2)과 대응되는 위치에 배치될 수 있다.
상기 기판(100)은 연성 플라스틱을 포함할 수 있다. 예를 들어, 상기 기판(100)은 폴리이미드 기판일 수 있다. 이에 따라, 상기 기판(100)을 포함하는 연성인쇄회로기판은 곡선의 디스플레이 장치가 구비된 다양한 전자디바이스에 사용될 수 있다. 예를 들어, 상기 기판(100)을 포함하는 연성인쇄회로기판은 플렉서블 특성이 우수함에 따라, 웨어러블 전자디바이스의 반도체 칩을 실장하는데 적합할 수 있다.
상기 기판(100)은 40㎛ 이하의 두께(t1)를 가질 수 있다. 예를 들어, 상기 기판(100)은 30㎛ 내지 40㎛의 두께(t1)를 가질 수 있다. 상기 기판(100)의 두께가 40㎛ 초과인 경우에는 전체적인 연성인쇄회로기판의 두께가 증가할 수 있다.
상기 기판(100)의 내부영역(IA)에는 상기 배선(200)이 배치될 수 있다. 상기 배선(200)은 패턴화된 배선(200)일 수 있다.
상기 배선(200)은 전도성 물질을 포함할 수 있다. 예를 들어, 상기 배선(200)은 전기 전도성이 우수한 금속 물질을 포함할 수 있다. 더 자세하게, 상기 배선(200)은 구리(Cu)를 포함할 수 있다.
도 3을 참조하면, 상기 배선(200)은 금속층을 포함할 수 있다. 상기 배선(200)은 제 1 배선 금속층(210) 및 상기 제 1 배선 금속층(210) 상에 배치되는 제 2 배선 금속층(220)을 포함할 수 있다.
상기 제 1 배선 금속층(210)의 하면은 상기 기판(100)과 직접 접촉할 수 있다. 상기 제 1 배선 금속층(210)의 상면 및 측면은 상기 제 2 배선 금속층(220)과 직접 접촉할 수 있다.
상기 제 2 배선 금속층(220)은 상기 제 1 배선 금속층(210)의 상면 및 측면을 전체적으로 감싸면서 상기 기판(100) 상에 배치될 수 있다.
따라서, 단면에서 측정된 상기 제 1 배선 금속층(210)의 폭(W1)보다 상기 제 2 배선 금속층(220)의 폭(W2)이 클 수 있다.
상기 제 1 배선 금속층(210)의 두께는 상기 제 2 배선 금속층(220)의 두께와 서로 다를 수 있다. 상기 제 1 배선 금속층(210)의 두께(t2)는 상기 제 2 배선 금속층(220)의 두께(t3)보다 클 수 있다.
예를 들어, 상기 제 1 배선 금속층(210)의 두께(t2)는 13㎛ 이하일 수 있다. 예를 들어, 상기 제 1 배선 금속층(210)의 두께(t2)는 5㎛ 내지 12㎛일 수 있다. 예를 들어, 상기 제 1 배선 금속층(210)의 두께(t2)는 5㎛ 내지 8㎛일 수 있다.
예를 들어, 상기 제 2 배선 금속층(220)의 두께(t3)는 0.5㎛ 이하일 수 있다. 예를 들어, 상기 제 2 배선 금속층(220)의 두께(t3)는 0.1㎛ 내지 0.3㎛일 수 있다.
상기 제 1 배선 금속층(210) 및 상기 제 2 배선 금속층(220)은 서로 다른 물질을 포함할 수 있다. 예를 들어, 상기 제 1 배선 금속층(210)은 구리(Cu)를 포함할 수 있다. 예를 들어, 상기 제 2 배선 금속층(220)은 주석(Sn)을 포함할 수 있다.
상기 기판(100)의 내부영역(IA)에는 상기 보호층(300)이 배치될 수 있다.
상기 보호층(300)은 절연성 물질을 포함할 수 있다. 상기 보호층(300)은 레지스트(resist)층일 수 있다. 예를 들어, 상기 보호층(300)은 유기고분자 물질을 포함하는 솔더 레지스트층일 수 있다. 예를 들어, 상기 보호층(300)은 에폭시 아크릴레이트 계열의 수지를 포함할 수 있다. 자세하게, 상기 보호층(300)은 수지, 경화제, 광개시제, 안료, 용매, 필러, 첨가제, 아크릴 계열의 모노머 등을 포함할 수 있다.
상기 보호층(300)은 개구부를 포함할 수 있다. 예를 들어, 상기 보호층(300)은 중앙 영역을 관통하는 개구부를 포함할 수 있다. 자세하게, 상기 보호층(300)은 개구된 홀(h)을 포함할 수 있다. 더 자세하게, 상기 보호층(300)은 개구된 하나의 홀(h)을 포함할 수 있다. 상기 개구된 홀은 상기 기판 및 상기 배선의 일부를 노출하도록 형성될 수 있다.
상기 기판(100)의 내부영역(IA)에는 구동칩이 배치될 수 있다. 상기 구동칩은 상기 보호층(300) 상에 배치될 수 있다. 자세하게, 상기 구동칩은 상기 보호층(300)의 상기 홀(h)과 대응되는 영역 상에 배치될 수 있다. 예를 들어, 상기 구동칩은 상기 홀(h)의 크기보다 클 수 있다. 즉, 상기 구동칩의 면적은 상기 홀(h)의 면적보다 클 수 있다. 이에 따라, 상기 구동칩은 상기 홀(h)을 전체적으로 덮을 수 있다.
상기 보호층(300)은 상기 배선(200) 상에 배치될 수 있다.
상기 보호층(300)은 상기 배선(200)을 부분적으로 덮을 수 있다. 예를 들어, 상기 배선(200)의 일단(1E)과 타단(2E)의 사이의 영역 상에 상기 보호층(300)이 배치될 수 있다.
상기 배선(200)의 일단(1E)과 타단(2E)은 상기 보호층(300)이 노출된 영역, 즉 보호층의 오픈 영역일 수 있다.
상기 배선(200)의 일단(1E)은 상기 보호층(300)이 배치되지 않는 영역일 수 있고, 상기 타단(2E)은 상기 보호층(300)의 개구된 홀(h)과 대응되는 영역일 수 있다. 이에 따라, 상기 배선(200)의 일단(1E)과 타단(2E)은 상기 보호층(300)에 의하여 덮여지지 않을 수 있다.
상기 배선(200)은 제 1 접속부(201), 제 2 접속부(202), 제 3 접속부(203) 및 제 4 접속부(204)를 포함할 수 있다. 상기 배선(200)의 상기 제 1 접속부(201), 제 2 접속부(202), 제 3 접속부(203) 및 제 4 접속부(204)는 상기 보호층(300)과 중첩되지 않는 부분을 의미할 수 있다. 이에 따라, 상기 배선(200)의 상기 제 1 접속부(201), 제 2 접속부(202), 제 3 접속부(203) 및 제 4 접속부(204)는 전기적인 연결이 가능한 부분일 수 있다.
상기 배선(200)의 상기 제 1 접속부(201)는 디스플레이 패널과 연결되는 부분일 수 있다. 예를 들어, 상기 제 1 접속부(201)는 디스플레이 패널과 접촉됨에 따라 전기적으로 연결될 수 있다.
상기 배선(200)의 상기 제 2 접속부(202) 및 상기 제 3 접속부(203)는 구동칩과 연결되는 부분일 수 있다. 또한, 상기 제 2 접속부(202) 및 상기 제 3 접속부(203)는 상기 보호층(300)의 상기 개구된 홀(h)에 의에 노출된 부분일 수 있다. 예를 들어, 상기 제 2 접속부(202) 및 상기 제 3 접속부(203)는 상기 구동칩과 접촉됨에 따라 전기적으로 연결될 수 있다.
상기 제 4 접속부(204)는 인쇄회로기판(PCB)과 연결되는 부분일 수 있다. 예를 들어, 상기 제 4 접속부(204)는 상기 인쇄회로기판과 접촉됨에 따라 전기적으로 연결될 수 있다.
즉, 실시예에 따른 연성인쇄회로기판은 상기 디스플레이 패널과 상기 인쇄회로기판 사이에 위치할 수 있다. 이에 따라, 상기 인쇄회로기판으로부터 상기 제 4 접속부(204)를 통하여 전달되는 전자적인 신호는 상기 제 3 접속부(203)를 따라서 상기 구동칩에 의하여 처리될 수 있다. 또한, 상기 구동칩과 연결되는 상기 제 2 접속부(202)를 통하여 전달되는 전자적인 신호는 상기 제 1 접속부(201)를 따라서 상기 디스플레이 패널에 전달될 수 있다.
상기 배선(200)의 상기 제 1 접속부(201)는 상기 보호층(300)의 외부 영역으로 연장되는 부분일 수 있다. 자세하게, 상기 배선(200)의 상기 제 1 접속부(201)는 상기 배선(200)의 일단(1E)이 위치하는 영역일 수 있다.
상기 배선(200)의 상기 제 2 접속부(202) 및 상기 제 3 접속부(203)는 상기 홀(h)의 내부 영역에 배치될 수 있다. 자세하게, 상기 배선(200)의 상기 제 2 접속부(202) 및 상기 제 3 접속부(203)는 상기 배선(200)의 타단(2E)이 위치하는 영역일 수 있다.
상기 배선(200)의 상기 제 4 접속부(204)는 상기 보호층(300)의 외부 영역으로 연장되는 부분일 수 있다. 자세하게, 상기 배선(200)의 상기 제 4 접속부(204)는 상기 배선(200)의 일단(1E)이 위치하는 영역일 수 있다.
상기 제 1 접속부(201)에 위치한 배선의 폭은 상기 제 2 접속부(202)에 위치한 배선의 폭과 다를 수 있다. 예를 들어, 상기 배선(200)은 상기 제 1 접속부(201)에서 상기 제 2 접속부(202)를 향하여 연장되면서 폭이 좁아질 수 있다.
상기 제 3 접속부(203)에 위치한 배선의 폭은 상기 제 4 접속부(204)에 위치한 배선의 폭과 다를 수 있다. 예를 들어, 상기 배선(200)은 상기 제 4 접속부(204)에서 상기 제 3 접속부(203)를 향하여 연장되면서 폭이 좁아질 수 있다.
상기 제 1 접속부(201)에 위치한 배선의 폭은 상기 제 4 접속부(204)에 위치한 배선의 폭과 대응될 수 있다. 또한, 상기 제 2 접속부(202)에 위치한 배선의 폭은 상기 제 3 접속부(203)에 위치한 배선의 폭과 대응될 수 있다. 여기에서, 폭은 연장되는 방향성이 대응되며 상기 제 1 외부영역(OA1)과의 거리가 가까운 제 1 배선들과, 연장되는 방향성이 대응되며 상기 제 2 외부영역(OA2)과의 거리가 가까운 제 2 배선들 사이의 이격되는 거리를 의미할 수 있다.
상기 보호층(300)은 상기 패턴화된 복수 개의 배선(200)들을 덮을 수 있다. 도 3을 참조하면, 하나의 상기 보호층(300)은 복수 개의 배선(200)들을 동시에 덮을 수 있다.
상기 보호층(300)은 상기 배선(200)과 직접 접촉할 수 있다. 상기 보호층(300)은 상기 배선(200)의 상면 및 측면과 직접 접촉할 수 있다.
자세하게, 상기 보호층(300)은 복수 개의 상기 제 2 배선 금속층(220)을 감싸면서 상기 기판(100) 상에 배치될 수 있다. 상기 보호층(300)은 상기 제 2 배선 금속층(220)의 상면 및 측면을 전체적으로 감싸면서 상기 기판(100) 상에 배치될 수 있다.
따라서, 단면에서 측정된 상기 보호층(300)의 폭(W3)은 상기 제 2 배선 금속층(220)의 폭(W2)보다 클 수 있다. 예를 들어, 상기 보호층(300)의 폭(W2)은 적어도 상기 제 2 배선 금속층(W2)의 폭의 2배 초과의 값을 가질 수 있다.
상기 보호층(300)의 두께는 상기 배선(200)의 두께와 서로 다를 수 있다. 상기 보호층(300)의 두께(t4)는 상기 배선(200)의 두께(t2+t3)보다 클 수 있다. 예를 들어, 상기 보호층(300)의 두께(t4)는 15㎛이하일 수 있다. 예를 들어, 상기 보호층(300)의 두께(t4)는 8㎛ 내지 13㎛일 수 있다. 예를 들어, 상기 보호층(300)의 두께(t4)는 8㎛ 내지 10㎛일 수 있다. 여기에서, 두께는 평균두께를 의미할 수 있다.
상기 보호층(300)의 중앙 영역(CA1)이 가지는 제 1 두께(T1)는 10㎛ 이하일 수 있다. 예를 들어, 상기 제 1 두께(T1)는 8㎛ 내지 10㎛일 수 있다.
상기 보호층(300)의 에지 영역(EA1)이 가지는 제 2 두께(T2)는 10㎛ 이상일 수 있다. 예를 들어, 상기 제 2 두께(T2)는 10㎛ 내지 13㎛일 수 있다.
상기 보호층(300)은 솔더 레지스트(Solder Resist)일 수 있다. 즉, 상기 보호층(300)은 상기 배선(200)을 덮어서, 기판 상에 부품을 실장할 때 이루어지는 납땜에 의해 의도하지 않은 접속이 발생하지 않도록 할 수 있다. 즉, 상기 보호층(300)은 부품의 삽입 및 탑재에 필요한 부분, 즉, 납땜에 필요한 부분을 제외한 나머지 부분을 차폐할 수 있다. 또한, 상기 보호층(300)은 상기 배선(200)의 단락, 합지, 부식, 오염 등을 방지할 수 있다. 또한, 상기 보호층(300)은 외부의 충격이나 화학물질로부터 배선(200)의 변형 내지 손상을 방지할 수 있어, COF 인쇄회로기판의 신뢰성을 향상시킬 수 있다.
상기 기판(100)의 내부영역(IA)에는 상기 얼라인부(400)가 배치될 수 있다. 상기 기판(100)의 내부영역에는 복수 개의 얼라인부(400)가 배치될 수 있다.
상기 얼라인부(400)는 패턴화된 얼라인 마크일 수 있다.
상기 얼라인부(400)는 제 1 얼라인 마크(401), 제 2 얼라인 마크(402), 제 3 얼라인 마크(403) 및 제 4 얼라인 마크(404)를 포함할 수 있다.
상기 제 1 얼라인 마크(401), 상기 제 2 얼라인 마크(402), 상기 제 3 얼라인 마크(403) 및 상기 제 4 얼라인 마크(404)는 서로 대응되는 형상을 가질 수 있다. 도면에는 상기 얼라인부가 크로스 형상인 것을 도시하였으나, 실시예는 이에 제한되지 않고, 다각형, 원형 등 다양한 형상을 가질 수 있음은 물론이다.
상기 제 1 얼라인 마크(401), 상기 제 2 얼라인 마크(402), 상기 제 3 얼라인 마크(403) 및 상기 제 4 얼라인 마크(404)는 서로 대응되는 크기를 가질 수 있다. 여기에서, 대응되는 크기를 가진다는 것은 대응되는 단면적을 가지는 것을 의미할 수 있다.
상기 얼라인부(400)는 전도성 물질을 포함할 수 있다. 예를 들어, 상기 얼라인부(400)는 전기 전도성이 우수한 금속 물질을 포함할 수 있다. 더 자세하게, 상기 얼라인부(400)는 구리(Cu)를 포함할 수 있다.
도 3을 참조하면, 상기 상기 얼라인부(400)는 금속층을 포함할 수 있다. 상기 얼라인부(400)는 제 1 얼라인 금속층(410) 및 상기 제 1 얼라인 금속층(410) 상에 배치되는 제 2 얼라인 금속층(420)을 포함할 수 있다.
상기 제 1 얼라인 금속층(410)의 하면은 상기 기판(100)과 직접 접촉할 수 있다. 상기 제 1 얼라인 금속층(410)의 상면 및 측면은 상기 제 2 얼라인 금속층(420)과 직접 접촉할 수 있다.
상기 제 2 얼라인 금속층(420)은 상기 제 1 얼라인 금속층(410)의 상면 및 측면을 전체적으로 감싸면서 상기 기판(100) 상에 배치될 수 있다.
따라서, 단면에서 측정된 상기 제 1 얼라인 금속층(410)의 폭보다 상기 제 2 얼라인 금속층(420)의 폭이 클 수 있다.
상기 제 1 얼라인 금속층(410)의 두께는 상기 제 2 얼라인 금속층(420)의 두께와 서로 다를 수 있다.
예를 들어, 상기 제 1 얼라인 금속층(410)의 두께(t2)는 13㎛ 이하일 수 있다. 예를 들어, 상기 제 1 얼라인 금속층(410)의 두께(t2)는 5㎛ 내지 12㎛일 수 있다. 예를 들어, 상기 제 1 얼라인 금속층(410)의 두께(t2)는 5㎛ 내지 8㎛일 수 있다.
예를 들어, 상기 제 2 얼라인 금속층(420)의 두께(t3)는 0.5㎛ 이하일 수 있다. 예를 들어, 상기 제 2 얼라인 금속층(420)의 두께(t3)는 0.1㎛ 내지 0.3㎛일 수 있다.
상기 제 1 얼라인 금속층(410) 및 상기 제 2 얼라인 금속층(420)은 서로 다른 물질을 포함할 수 있다. 예를 들어, 상기 제 1 얼라인 금속층(410)은 구리(Cu)를 포함할 수 있다. 예를 들어, 상기 제 2 얼라인 금속층(420)은 주석(Sn)을 포함할 수 있다.
상기 제 1 얼라인 마크(401)는 상기 제 2 얼라인 마크(402)와 가로 방향에서 대응되는 위치에 배치할 수 있다. 상기 제 1 얼라인 마크(401)는 상기 제 3 얼라인 마크(403)와 세로 방향에서 대응되는 위치에 배치할 수 있다.
상기 기판(100)에서 상기 제 1 얼라인 마크(401), 상기 제 2 얼라인 마크(402), 상기 제 3 얼라인 마크(403) 및 상기 제 4 얼라인 마크(404)를 포함하는 영역을 얼라인부 영역(AA)으로 정의할 수 있다. 이때, 상기 제 1 얼라인 마크(401), 상기 제 2 얼라인 마크(402)를 따라 형성되는 가상의 경계선은 상기 제 3 얼라인 마크(403) 및 상기 제 4 얼라인 마크(404)를 따라 형성되는 가상의 경계선과 평행할 수 있다.
상기 제 1 얼라인 마크(401), 상기 제 2 얼라인 마크(402), 상기 제 3 얼라인 마크(403) 및 상기 제 4 얼라인 마크(404)는 상기 보호층(300)과 일정한 간격으로 이격하여 상기 기판(100) 상에 배치될 수 있다. 예를 들어, 상기 제 1 얼라인 마크(401)와 상기 보호층(300)의 이격 거리(d1)는 상기 제 2 얼라인 마크(402)와 상기 보호층(300)의 이격 거리(d2)와 대응될 수 있다. 이때의 이격 거리는 얼라인 마크와 보호층 사이의 최단 이격거리를 의미할 수 있다.
상기 기판(100)의 외부영역(OA1, OA2)에는 상기 더미부(500)가 배치될 수 있다. 상기 기판(100)의 외부영역(OA1, OA2)에는 복수 개의 상기 더미부(500)가 배치될 수 있다. 자세하게, 상기 기판(100)의 제 1 외부영역(OA1)에는 복수 개의 상기 더미부(500)가 배치되고, 상기 기판(100)의 제 2 외부영역(OA2)에는 복수 개의 상기 더미부(500)가 배치될 수 있다.
상기 더미부(500)는 더미 금속층(510) 및 상기 더미 금속층(510)을 덮는 더미 보호층(520)을 포함할 수 있다. 즉, 상기 기판(100)의 외부영역(OA1, OA2)에는 상기 더미 금속층(510) 및 상기 더미 금속층(510) 상의 상기 더미 보호층(520)이 차례로 배치될 수 있다.
상기 더미 금속층(510)은 제 1 더미 금속층(511) 및 상기 제 1 더미 금속층(511) 상에 배치되는 제 2 더미 금속층(512)을 포함할 수 있다.
상기 제 1 더미 금속층(511)의 하면은 상기 기판(100)과 직접 접촉할 수 있다. 상기 제 1 더미 금속층(511)의 상면 및 측면은 상기 제 2 더미 금속층(512)과 직접 접촉할 수 있다.
상기 제 2 더미 금속층(512)은 상기 제 1 더미 금속층(511)의 상면 및 측면을 전체적으로 감싸면서 상기 기판(100) 상에 배치될 수 있다.
따라서, 단면에서 측정된 상기 제 1 더미 금속층(511)의 폭(W4)보다 상기 제 2 더미 금속층(512)의 폭(W5)이 클 수 있다.
상기 제 1 더미 금속층(511)의 두께는 상기 제 2 더미 금속층(512)의 두께와 서로 다를 수 있다.
상기 제 1 더미 금속층(511)의 두께(t2)는 상기 제 2 더미 금속층(512)의 두께(t3)보다 클 수 있다.
예를 들어, 상기 제 1 더미 금속층(511)의 두께(t2)는 13㎛ 이하일 수 있다. 예를 들어, 상기 제 1 더미 금속층(511)의 두께(t2)는 5㎛ 내지 12㎛일 수 있다. 예를 들어, 상기 제 1 더미 금속층(511)의 두께(t2)는 5㎛ 내지 8㎛일 수 있다.
예를 들어, 상기 제 2 더미 금속층(512)의 두께(t3)는 0.5㎛ 이하일 수 있다. 예를 들어, 상기 제 2 더미 금속층(512)의 두께(t3)는 0.1㎛ 내지 0.3㎛일 수 있다.
상기 제 1 더미 금속층(511) 및 상기 제 2 더미 금속층(512)은 서로 다른 물질을 포함할 수 있다. 예를 들어, 상기 제 1 더미 금속층(511)은 구리(Cu)를 포함할 수 있다. 예를 들어, 상기 제 2 더미 금속층(512)은 주석(Sn)을 포함할 수 있다.
상기 더미 보호층(520)은 상기 더미 금속층(510)과 직접 접촉할 수 있다. 상기 더미 보호층(520)은 상기 더미 금속층(510)의 상면 및 측면과 직접 접촉할 수 있다. 자세하게, 상기 더미 보호층(520)은 상기 더미 금속층(510)의 상면 및 측면을 감싸면서 상기 기판(100) 상에 배치될 수 있다.
즉, 상기 더미 보호층(520)은 상기 더미 금속층(510)을 감쌀 수 있어, 롤투롤 공정에서 발생할 수 있는 상기 더미 금속층(510)의 손상을 방지할 수 있다. 일례로, 상기 제 2 더미 금속층(512)은 비교적 무른 특성을 가지는 주석(Sn)을 포함할 수 있다. 이때, 상기 더미 보호층(520)은 외부의 손상으로부터 상기 제 2 더미 금속층(512)을 보호할 수 있다.
따라서, 단면에서 측정된 상기 더미 금속층(510)의 폭보다 상기 더미 보호층(520)의 폭(W6)이 클 수 있다. 예를 들어, 상기 제 1 더미 금속층(511)의 폭(W4)보다 상기 더미 보호층(520)의 폭(W6)이 클 수 있다. 또한, 상기 제 2 더미 금속층(512)의 폭(W5)보다 상기 더미 보호층(520)의 폭(W6)이 클 수 있다.
상기 더미 금속층(510)의 면적은 상기 더미 보호층(520)의 면적과 서로 다를 수 있다. 도 2에서와 같이, 평면에서 측정한 상기 더미 금속층(510)의 단면적은 상기 더미 보호층(520)의 단면적과 서로 다를 수 있다. 예를 들어, 상기 더미 금속층(510)의 단면적은 상기 더미 보호층(520)의 단면적보다 작을 수 있다.
평면에서 측정한 상기 더미 금속층(510)의 가로 길이와 세로 길이는 대응되거나 서로 다를 수 있다. 예를 들어, 상기 더미 금속층(510)의 가로 길이 및 세로 길이는 1.2㎜이하일 수 있다. 예를 들어, 상기 더미 금속층(510)의 가로 길이는 0.3㎜ 내지 0.7㎜일 수 있고, 상기 더미 금속층(510)의 세로 길이는 0.7㎜ 내지 1㎜일 수 있다.
평면에서 측정한 상기 더미 보호층(520)의 가로 길이와 세로 길이는 대응되거나 서로 다를 수 있다. 예를 들어, 상기 더미 보호층(520)의 가로 길이 및 세로 길이는 1.5㎜이하일 수 있다. 예를 들어, 상기 더미 보호층(520)의 가로 길이는 0.5㎜ 내지 1.0㎜일 수 있고, 상기 더미 보호층(520)의 세로 길이는 1㎜ 내지 1.2㎜일 수 있다.
즉, 상기 더미 금속층(510)과 상기 더미 보호층(520)은 부분적으로 중첩될 수 있다.
상기 더미 보호층(520)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 더미 보호층(520)은 에폭시 아크릴레이트 계열의 수지를 포함할 수 있다. 예를 들어, 상기 더미 보호층(520)은 수지, 경화제, 광개시제, 안료, 용매, 필러, 첨가제, 아크릴 계열의 모노머 등을 포함할 수 있다.
상기 더미 보호층(520)의 두께는 상기 더미 금속층(510)의 두께와 서로 다를 수 있다. 상기 더미 보호층(520)의 두께(t4)는 상기 더미 금속층(510)의 두께(t2+t3)보다 클 수 있다. 예를 들어, 상기 더미 보호층(520)의 두께(t4)는 15㎛이하일 수 있다. 예를 들어, 상기 더미 보호층(520)의 두께(t4)는 8㎛ 내지 13㎛일 수 있다. 예를 들어, 상기 더미 보호층(520)의 두께(t4)는 8㎛ 내지 10㎛일 수 있다. 여기에서, 두께는 평균두께를 의미할 수 있다.
상기 더미 보호층(520)의 중앙 영역(CA2)이 가지는 제 3 두께(T3)는 10㎛ 이하일 수 있다. 예를 들어, 상기 제 3 두께(T1)는 8㎛ 내지 10㎛일 수 있다.
상기 더미 보호층(520)의 에지 영역(EA2)이 가지는 제 4 두께(T4)는 10㎛ 이상일 수 있다. 예를 들어, 상기 제 4 두께(T4)는 10㎛ 내지 13㎛일 수 있다.
상기 더미 보호층(520)은 솔더 레지스트(Solder Resist)일 수 있다.
상기 더미부(500)는 스프로킷 홀(H1, H3)들 사이의 영역에 배치될 수 있다. 예를 들어, 상기 제 1 외부영역(OA1)에 위치한 제 1 스프로킷 홀(H1) 및 제 3 스프로킷 홀(H3) 사이의 상기 기판(100) 상에 상기 더미부(500)가 배치될 수 있다. 자세하게, 상기 더미부(500)는 상기 제 1 스프로킷 홀(H1) 및 상기 제 3 스프로킷 홀(H3) 사이의 상기 기판(100) 상에 하나 이상 배치될 수 있다.
도 2를 참조하면, 일정한 간격으로 이격된 상기 제 1 스프로킷 홀(H1) 및 상기 제 3 스프로킷 홀(H3) 사이의 상기 기판(100) 상에 하나의 더미부(501)가 배치될 수 있다.
도 6을 참조하면, 일정한 간격으로 이격된 상기 제 1 스프로킷 홀(H1) 및 상기 제 3 스프로킷 홀(H3) 사이의 상기 기판(100) 상에 두 개의 더미부(500)가 배치될 수 있다. 다만, 실시예는 이에 제한되지 않고, 상기 제 1 스프로킷 홀(H1) 및 상기 제 3 스프로킷 홀(H3) 사이의 상기 기판(100) 상에 세 개 이상의 더미부(500)가 배치될 수 있음은 물론이다.
상기 제 1 외부영역(OA1) 및 상기 제 2 외부영역(OA2)에는 각각 적어도 2 이상의 더미부(500)가 배치될 수 있다.
도 2를 참조하면, 상기 더미부(500)는 제 1 더미 마크(501), 제 2 더미 마크(502), 제 3 더미 마크(503) 및 제 4 더미 마크(504)를 포함할 수 있다.
상기 제 1 더미 마크(501), 상기 제 2 더미 마크(502), 상기 제 3 더미 마크(503) 및 상기 제 4 더미 마크(504)는 서로 대응되는 형상을 가질 수 있다. 도면에는 상기 더미부가 사각형 형상인 것을 도시하였으나, 실시예는 이에 제한되지 않고, 다른 다각형, 외곽이 라운드진 다각형, 원형 등 다양한 형상을 가질 수 있음은 물론이다.
상기 제 1 더미 마크(501), 상기 제 2 더미 마크(502), 상기 제 3 더미 마크(503) 및 상기 제 4 더미 마크(504)는 서로 대응되는 크기를 가질 수 있다. 여기에서, 대응되는 크기를 가진다는 것은 대응되는 단면적을 가지는 것을 의미할 수 있다.
상기 제 1 더미 마크(501)는 상기 제 2 더미 마크(502)와 가로 방향에서 대응되는 위치에 배치할 수 있다. 상기 제 1 더미 마크(501)는 상기 제 3 더미 마크(503)와 세로 방향에서 대응되는 위치에 배치할 수 있다.
상기 얼라인부 영역(AA)의 안쪽 영역에 상기 얼라인부(400)가 배치되고, 상기 얼라인부 영역(AA)의 바깥쪽 영역에 상기 더미부(500)가 배치될 수 있다.
한편, 도 5 및 도 6을 참조하면, 상기 얼라인부 영역(AA)의 안쪽 영역에 상기 얼라인 부(400) 및 상기 더미부(500)가 배치될 수 있다.
또는, 도 7을 참조하면, 상기 얼라인부 영역(AA)의 안쪽 영역에 상기 얼라인부(400)가 배치되고, 상기 얼라인부 영역(AA)의 안쪽 영역 및 바깥쪽 영역에 각각 상기 더미부(500)가 배치될 수 있다.
상기 더미부(500)의 수는 상기 얼라인부(400)의 수와 대응될 수 있다. 예를 들어, 도 2 및 도 5를 참조하면, 상기 더미부(500)의 수는 상기 얼라인부(400)의 수와 대응될 수 있다. 예를 들어, 상기 더미부(500)의 수 및 상기 얼라인부(400)의 수는 짝수 개일 수 있다. 예를 들어, 상기 더미부(500)의 수 및 상기 얼라인부(400)의 수는 4개 이상일 수 있다.
또는, 상기 더미부(500)의 수는 상기 얼라인부(400)의 수보다 클 수 있다. 예를 들어, 도 6 및 도 7을 참조하면, 상기 더미부(500)의 수는 상기 얼라인부(400)의 수보다 클 수 있다. 예를 들어, 상기 더미부(500)의 수 및 상기 얼라인부(400)의 수는 짝수 개일 수 있다. 예를 들어, 상기 더미부(500)의 수는 8개 이상일 수 있다. 예를 들어, 상기 얼라인부(400)의 수는 4개 이상일 수 있다.
상기 더미부(500)의 형상은 상기 얼라인부(400)의 형상과 대응되거나 서로 다를 수 있다.
상기 더미부(500)의 단면적은 상기 얼라인부(400)의 단면적과 대응되거나 서로 다를 수 있다. 예를 들어, 도 2를 참조하면, 상기 더미부(500)의 단면적은 상기 얼라인부(400)의 단면적보다 클 수 있다. 예를 들어, 도 5를 참조하면, 상기 더미부(500)의 단면적은 상기 얼라인부(400)의 단면적과 대응될 수 있다. 또는, 도면에는 도시하지 않았으나, 상기 더미부(500)의 단면적은 상기 얼라인부(400)의 단면적보다 작을 수 있다.
도 3 및 도 4를 참조하면, 상기 얼라인부(400)는 상기 더미부(500)와 상기 배선(200) 사이에 배치될 수 있다.
상기 얼라인부(400)는 상기 더미부(500)보다 낮은 두께로 배치될 수 있다. 예를 들어, 상기 얼라인부(400)의 상면은 상기 더미부(500)의 상면보다 낮은 높이를 가질 수 있다.
상기 얼라인부(400)는 상기 보호층(300)보다 낮은 두께로 배치될 수 있다. 예를 들어, 상기 얼라인부(400)의 상면은 상기 보호층(300)의 상면보다 낮은 높이를 가질 수 있다.
상기 더미부(500)는 중앙영역(CA2) 및 상기 중앙영역(CA2)의 외부에 위치한 에지영역(EA2)을 포함할 수 있다.
상기 더미 보호층(520)의 에지 영역(EA2)에는 돌출부가 형성될 수 있다. 이에 따라, 상기 더미 보호층(520)의 에지 영역(EA2)은 상기 더미 보호층(520)의 중앙영역(CA2)과 단차를 가질 수 있다.
상기 더미부(500)의 에지영역(EA2)의 두께는 상기 중앙 영역(CA2)의 두께보다 클 수 있다. 자세하게, 상기 더미 보호층(520)의 중앙 영역(CA2)은 제 3 두께(T3)를 가질 수 있고, 상기 더미 보호층(520)의 에지 영역(EA2)은 제 4 두께(T4)를 가질 수 있고, 상기 제 4 두께(T4)는 상기 제 3 두께(T3)보다 클 수 있다.
상기 더미부(500)의 에지영역(EA2)의 두께는 상기 얼라인부(400)의 두께보다 클 수 있다. 이에 따라, 상기 더미부(500)의 에지영역(EA2)은 상기 얼라인부(400)와 단차(D)를 가질 수 있다.
또한, 상기 보호층(300)의 에지영역(EA1)의 두께는 상기 얼라인부(400)의 두께보다 클 수 있다. 이에 따라, 상기 보호층(300)의 에지 영역(EA1)은 상기 얼라인부(400)와 단차(D)를 가질 수 있다.
즉, 상기 얼라인부(400)에 인접한 상기 더미부(500) 에지영역(EA2)은 돌출부를 포함할 수 있다. 또한, 상기 얼라인부(400)에 인접한 상기 보호층(300)의 에지영역(EA1)은 돌출부를 포함할 수 있다.
따라서, COF 연성인쇄회로기판이 감겨있을 때, 상기 얼라인부(400)는 상기 얼라인부(400)에 인접한 상기 더미부(500) 및 상기 보호층(300)에 의하여 보호되기 때문에, 손상을 방지할 수 있다.
도 8은 제 1 실시예에 따른 COF 연성인쇄회로기판의 제조 공정에 대한 단면도이다.
먼저, 기판(100) 상에 금속층(M)을 배치하고, 상기 금속층(M) 상에 포토레지스트층(PR)을 배치할 수 있다. 상기 포토레지스트층(PR) 상에 마스크를 배치하고, 자외선을 노출하는 노광단계가 진행될 수 있다.
다음으로, 비노광된 상기 포토레지스트층(PR)을 제거하는 현상 단계가 진행될 수 있다.
다음으로, 패턴화된 포토레지스트층(PR)과 대응되는 패턴을 가지도록 상기 금속층(M)을 에칭하는 단계가 진행될 수 있다.
다음으로, 상기 패턴화된 포토레지스트층(PR)을 박리하고, 상기 패턴화된 금속층(M) 상에 주석을 도금하는 단계가 진행될 수 있다.
상기 제 1 배선 금속층(210), 상기 제 1 얼라인 금속층(410) 및 상기 제 1 더미 금속층(511)은 하나의 공정으로 동시에 형성될 수 있다. 이에 따라, 상기 제 1 배선 금속층(210), 상기 제 1 얼라인 금속층(410) 및 상기 제 1 더미 금속층(511)은 대응되는 전도성 물질을 포함할 수 있다. 예를 들어, 상기 제 1 배선 금속층(210), 상기 제 1 얼라인 금속층(410) 및 상기 제 1 더미 금속층(511)은 모두 구리(Cu)를 포함할 수 있다. 따라서, 제 1 실시예에 따른 COF 연성인쇄회로기판의 제조 공정은 공정 효율성이 향상될 수 있다.
상기 제 2 배선 금속층(220), 상기 제 2 얼라인 금속층(420) 및 상기 제 2 더미 금속층(512)은 하나의 공정으로 동시에 형성될 수 있다. 이에 따라, 상기 제 2 배선 금속층(220), 상기 제 2 얼라인 금속층(420) 및 상기 제 2 더미 금속층(512)은 대응되는 물질을 포함할 수 있다. 예를 들어, 상기 제 2 배선 금속층(220), 상기 제 2 얼라인 금속층(420) 및 상기 제 2 더미 금속층(512)은 모두 주석(Sn)을 포함할 수 있다. 따라서, 제 1 실시예에 따른 COF 연성인쇄회로기판의 제조 공정은 공정 효율성이 향상될 수 있다.
다음으로, 솔더 레지스트는 상기 배선(200) 및 상기 더미 금속층(510) 상에 인쇄될 수 있다. 이에 따라, 상기 배선(200)상의 상기 보호층(300)은 상기 더미 금속층(510) 상의 상기 더미 보호층(520)과 하나의 공정으로 동시에 형성될 수 있다. 이에 따라, 상기 보호층(300)은 상기 더미 보호층(520)과 대응되는 물질을 포함할 수 있다. 예를 들어, 상기 보호층(300) 및 상기 더미 보호층(520)은 모두 에폭시 아크릴레이트 계열의 수지를 포함할 수 있다.
따라서, 제 1 실시예에 따른 연성인쇄회로기판의 제조 공정은 공정 효율성이 향상될 수 있다.
이때, 상기 보호층(300) 및 상기 더미 보호층(520)은 모두 인쇄 공정으로 형성되기 때문에, 에지영역의 두께가 중앙영역의 두께보다 큰 구조상의 특성을 가질 수 있다.
도 9 내지 도 11을 참조하여, 제 2 실시예에 따른 연성인쇄회로기판을 설명한다. 상기 제 2 실시예는 COF용 연성인쇄회로기판일 수 있다.
제 2 실시예에 따른 연성인쇄회로기판은 상기 기판(100)의 외부영역(OA1, OA2)과 대응되는 영역에 더미 금속층(510)이 배치될 수 있다. 예를 들어, 상기 기판(100)의 상기 제 1 외부 영역(OA1) 및 상기 제 2 외부 영역(OA2)에 전체적으로 상기 더미 금속층(510)이 각각 배치될 수 있다.
상기 더미 금속층(510)은 제 1 더미 금속층(511) 및 상기 제 1 더미 금속층(511) 상에 배치되는 제 2 더미 금속층(512)을 포함할 수 있다.
상기 제 1 더미 금속층(511)의 하면은 상기 기판(100)과 직접 접촉할 수 있다. 상기 제 1 더미 금속층(511)의 상면 및 측면은 상기 제 2 더미 금속층(512)과 직접 접촉할 수 있다.
상기 제 2 더미 금속층(512)은 상기 제 1 더미 금속층(511)의 상면 및 측면을 전체적으로 감싸면서 상기 기판(100) 상에 배치될 수 있다.
따라서, 단면에서 측정된 상기 제 1 더미 금속층(511)의 폭(W4)보다 상기 제 2 더미 금속층(512)의 폭(W5)이 클 수 있다.
상기 제 1 더미 금속층(511)의 두께는 상기 제 2 더미 금속층(512)의 두께와 서로 다를 수 있다.
상기 제 1 더미 금속층(511)의 두께(t2)는 상기 제 2 더미 금속층(512)의 두께(t3)보다 클 수 있다.
예를 들어, 상기 제 1 더미 금속층(511)의 두께(t2)는 13㎛ 이하일 수 있다. 예를 들어, 상기 제 1 더미 금속층(511)의 두께(t2)는 5㎛ 내지 12㎛일 수 있다. 예를 들어, 상기 제 1 더미 금속층(511)의 두께(t2)는 5㎛ 내지 8㎛일 수 있다.
예를 들어, 상기 제 2 더미 금속층(512)의 두께(t3)는 0.5㎛ 이하일 수 있다. 예를 들어, 상기 제 2 더미 금속층(512)의 두께(t3)는 0.1㎛ 내지 0.3㎛일 수 있다.
상기 제 1 더미 금속층(511) 및 상기 제 2 더미 금속층(512)은 서로 다른 물질을 포함할 수 있다. 예를 들어, 상기 제 1 더미 금속층(511)은 구리(Cu)를 포함할 수 있다. 예를 들어, 상기 제 2 더미 금속층(512)은 주석(Sn)을 포함할 수 있다.
상기 더미 보호층(520)은 상기 더미 금속층(510)과 직접 접촉할 수 있다. 상기 더미 금속층(510)의 상면에는 상기 더미 보호층(520)이 배치될 수 있다. 자세하게, 상기 더미 금속층(510)의 상면에는 부분적으로 상기 더미 보호층(520)이 배치될 수 있다.
따라서, 단면에서 측정된 상기 더미 금속층(510)의 폭보다 상기 더미 보호층(520)의 폭(W6)이 작을 수 있다. 예를 들어, 상기 제 1 더미 금속층(511)의 폭(W4)보다 상기 더미 보호층(520)의 폭(W6)이 작을 수 있다. 또한, 상기 제 2 더미 금속층(512)의 폭(W5)보다 상기 더미 보호층(520)의 폭(W6)이 작을 수 있다.
상기 더미 금속층(510)의 면적은 상기 더미 보호층(520)의 면적과 서로 다를 수 있다. 도 9에서와 같이, 평면에서 측정한 상기 더미 금속층(510)의 단면적은 상기 더미 보호층(520)의 단면적과 서로 다를 수 있다. 예를 들어, 상기 더미 금속층(510)의 단면적은 상기 더미 보호층(520)의 단면적보다 클 수 있다.
도 9에서는 상기 더미 보호층(520)이 상기 얼라인부 영역(AA)의 바깥쪽 영역에 배치되는 것을 도시하였으나, 실시예는 이에 제한되지 않고, 상기 더미 보호층(520)은 상기 얼라인부 영역(AA)의 안쪽에 배치되거나, 또는 상기 얼라인부 영역(AA)의 안쪽 및 바깥쪽 모두에 배치될 수 있음은 물론이다.
또한, 도 9에서는 상기 더미 보호층(520)의 수가 상기 얼라인부(400)의 수와 대응되는 것을 도시하였으나, 실시예는 이에 제한되지 않고, 상기 더미 보호층(520)의 수는 상기 얼라인부(400)의 수보다 클 수 있음은 물론이다.
또한, 상기 더미 보호층(520)의 형상은 상기 얼라인부(400)의 형상과 대응되거나 서로 다를 수 있다.
또한, 상기 더미 보호층(520)의 단면적은 상기 얼라인부(400)의 단면적과 대응되거나 서로 다를 수 있다. 예를 들어, 상기 더미 보호층(520)의 단면적은 상기 얼라인부(400)의 단면적보다 클 수 있다. 예를 들어, 상기 더미 보호층(520)의 단면적은 상기 얼라인부(400)의 단면적보다 작을 수 있다.
도 11을 참조하면, 상기 보호층(300)의 에지 영역(EA1) 및 상기 더미 보호층(520)의 에지 영역(EA2)에는 돌출부가 형성될 수 있다.
상기 얼라인부(400)는 상기 보호층(300)의 에지 영역(EA1) 및 상기 더미 보호층(520)의 에지 영역(EA2)의 사이에 배치될 수 있다.
이때, 상기 보호층(300)의 에지 영역(EA1) 및 상기 더미 보호층(520)의 에지 영역(EA2)의 두께는 상기 얼라인부(400)의 두께보다 클 수 있다. 이에 따라, 상기 얼라인부(400)는 상기 보호층(300)의 에지 영역(EA1) 및 상기 더미부(500)의 에지영역(EA2)과 단차(D)를 가질 수 있다.
따라서, COF 연성인쇄회로기판이 감겨있을 때, 상기 얼라인부(400)는 상기 얼라인부(400)에 인접한 상기 더미부(500) 및 상기 보호층(300)에 의하여 보호되기 때문에, 손상을 방지할 수 있다.
제 1 및 제 2 실시예에 따른 COF 연성인쇄회로기판은 COF 연성인쇄회로기판의 감김에 의한 상기 얼라인부(400)의 손상을 방지할 수 있다. 따라서, COF 연성인쇄회로기판의 얼라인부는 COF 연성인쇄회로기판 가공장비에 의한 인식률이 향상될 수 있다.
즉, COF 연성인쇄회로기판을 가공한 모듈 및 이를 포함하는 전자장치는 손상이 없는 얼라인부를 포함하기 때문에, 얼라인부의 오인식에 따른 제품불량의 문제를 방지할 수 있고, 공정 효율을 향상시킬 수 있다.
제 1 및 제 2 실시예에서, 상기 얼라인부(400)는 상기 더미부(500) 및 상기 보호층(300)의 사이에 위치할 수 있다. 이때, 상기 얼라인부(400)의 상면은 상기 더미부(500) 및 상기 보호층(300)의 돌출부에 의하여 상기 더미부(500) 및 상기 보호층(300)의 상면과 단차를 가질 수 있다. 이에 따라, 상부에 위치한 기판(400)과 하부에 위치한 기판(400) 사이에 위치하는 임의의 얼라인부(400)는 상기 더미부(500) 및 상기 보호층(300)의 돌출부에 의하여 소정의 간격으로 상부 기판(100)과 이격될 수 있다.
즉, 제 1 및 제 2 실시예에 따른 COF 연성인쇄회로기판은 얼라인부(400), 상기 배선(200)을 감싸는 상기 보호층(300) 및 상기 더미층(500)은 상기 기판(100)의 동일한 평면에 위치하고, 상기 보호층(300) 및 상기 더미층(500)가 상기 얼라인부(400)와 인접하여 배치됨에 따라, 상기 얼라인부(400)의 상, 하에서 주어지는 압력을 상기 얼라인부(400)의 좌, 우에 위치한 상기 보호층(300) 및 상기 더미층(500)의 돌출부에서 각각 분산시킬 수 있으므로, 상기 얼라인부(400)의 손상을 방지할 수 있다.
또한, 상기 더미부는 연성인쇄회로기판의 외부영역에 위치하기 때문에, 배선이 배치되는 내부영역의 면적이 감소되지 않을 수 있다.
또한, 상기 더미부는 연성인쇄회로기판의 외부영역에 위치하기 때문에, 외부영역과 내부영역의 경계를 절단한 후, COF 모듈이나 다양한 전자디바이스에 활용될 수 있어, 더미부에 의한 얼라인 마크의 오인식을 방지할 수 있다.
실시예에 따른 연성인쇄회로기판은 내부영역(IA) 및 외부영역(OA)의 경계가 절단된 기판 상에, 상기 배선(200)과 전기적으로 연결될 수 있는 구동칩을 상기 배선(200) 상에 배치함에 따라, 구동칩이 실장된 COF 모듈을 제조할 수 있다.
상기 COF 모듈은 디스플레이 패널과 기판의 사이에 위치하여 전기적인 신호를 연결할 수 있다.
도 12를 참조하면, 제 1, 제 2 실시예에 따른 연성인쇄회로기판을 포함하는 COF 모듈(1000)의 일단은 상기 디스플레이 패널(2000)과 연결되고, 상기 일단과 반대되는 타단은 상기 기판(3000)과 연결될 수 있다.
예를 들어, 제 1, 제 2 실시예에 따른 연성인쇄회로기판을 포함하는 COF 모듈(1000)의 일단은 상기 디스플레이 패널(2000)과 접촉함에 따라 전기적으로 연결되고, 상기 일단과 반대되는 타단은 상기 기판(3000)과 접촉함에 따라 전기적으로 연결될 수 있다. 여기에서, 접촉은 직접적인 접촉을 의미할 수 있다. 또는, 이방성전도성필름(Anisotropic conductive film, ACF)을 사이에 두고 접촉되는 것을 의미할 수 있다.
일례로, 상기 COF 모듈(1000)과 상기 기판(3000)의 사이에는 상기 이방성 전도성필름이 배치될 수 있다. 상기 COF 모듈(1000)과 상기 기판(3000)은 상기 이방성 전도성필름에 의하여 접착이 되는 동시에 전기적으로 연결될 수 있다. 상기 이방성 전도성필름은 도전성 입자가 분산된 수지일 수 있다. 따라서, 상기 기판(3000)에 의하여 연결되는 전기적인 신호는 상기 이방성 전도성필름에 포함된 상기 도전성 입자를 통하여 상기 COF 모듈(1000)에 전달될 수 있다.
한편, 상기 기판(3000)은 리지드한 기판일 수 있다. 예를 들어, 상기 기판(3000)은 리지드한 인쇄회로기판일 수 있다.
상기 COF 모듈(1000)은 플렉서블 기판을 포함하기 때문에, 상기 디스플레이 패널(2000)과 상기 기판(3000)의 사이에서 리지드(rigid)한 형태 또는 구부러진(bneding) 형태를 가질 수 있다.
상기 COF 모듈(1000)은 서로 대향되며 배치되는 상기 디스플레이 패널(2000)과 상기 기판(3000) 사이를 구부러진 형태로 연결할 수 있으므로, 전자 디바이스의 두께를 감소시킬 수 있고, 설계의 자유도를 향상시킬 수 있다. 또한, 상기 플렉서블 기판을 포함하는 COF 모듈(1000)은 구부러진 형태에서도 배선이 끊어지지 않을 수 있으므로, 상기 COF 모듈을 포함하는 전자 디바이스의 신뢰성을 향상시킬 수 있다.
상기 COF 모듈은 플렉서블하기 때문에, 다양한 전자디바이스에 사용될 수 있다.
예를 들어, 도 13을 참조하면, 상기 COF 모듈은 휘어지는 플렉서블(flexible) 터치 윈도우에 포함될 수 있다. 따라서, 이를 포함하는 터치 디바이스 장치는 플렉서블 터치 디바이스 장치일 수 있다. 따라서, 사용자가 손으로 휘거나 구부릴 수 있다. 이러한 플렉서블 터치 윈도우는 웨어러블 터치 등에 적용될 수 있다.
도 14를 참조하면, 상기 COF 모듈은 곡면 디스플레이를 포함하는 다양한 웨어러블 터치 디바이스에 포함될 수 있다. 따라서, 상기 COF 모듈을 포함하는 전자창치는 슬림화 또는 경량화될 수 있다.
도 15를 참조하면, 상기 COF 모듈은 TV, 모니터, 노트북과 같은 디스플레이 부분을 가지는 다양한 전자디바이스에 사용될 수 있다. 이때, 상기 COF 모듈은 곡선 형상의 디스플레이 부분을 가지는 전자장치에도 사용될 수 있다.
그러나, 실시예가 이에 한정되는 것은 아니고, 이러한 COF 연성인쇄회로기판 및 이를 가공한 COF 모듈은 다양한 전자디바이스에 사용될 수 있음은 물론이다.
상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (13)

  1. 내부영역 및 외부영역을 포함하는 기판;
    상기 내부영역 상에 배치되는 배선;
    상기 내부영역 상에서 상기 배선을 부분적으로 덮으면서 배치되는 보호층;
    상기 내부영역 상에 배치되는 복수 개의 얼라인부; 및
    상기 외부영역 상에 배치되는 복수 개의 더미부를 포함하고,
    상기 더미부는 중앙영역 및 에지영역을 포함하고,
    상기 에지영역의 두께는 상기 중앙영역의 두께보다 큰 것을 포함하는 연성인쇄회로기판.
  2. 제 1항에 있어서,
    상기 외부영역은 내부영역의 양 측면에 각각 위치한 제 1 외부영역 및 제 2 외부 영역을 포함하고,
    상기 제 1 외부영역 및 상기 제 2 외부영역은 각각 복수 개의 스프로킷 홀을 포함하는 연성인쇄회로기판.
  3. 제 2항에 있어서,
    상기 더미부는 스프로킷 홀들 사이의 영역에 배치되는 연성인쇄회로기판.
  4. 제 1항에 있어서,
    상기 더미부의 수는 상기 얼라인부의 수와 대응되거나 상기 얼라인부의 수보다 큰 연성인쇄회로기판.
  5. 제 1항에 있어서,
    상기 더미부의 에지영역의 두께는 상기 얼라인부의 두께보다 큰 연성인쇄회로기판.
  6. 내부영역 및 외부영역을 포함하는 기판;
    상기 내부영역 상에 배치되는 배선;
    상기 내부영역 상에서 상기 배선을 부분적으로 덮으면서 배치되는 보호층;
    상기 내부영역 상에 배치되는 복수 개의 얼라인부; 및
    상기 외부영역 상에 배치되는 복수 개의 더미부를 포함하고,
    상기 외부영역은 기판 상에 더미 금속층 및 상기 더미 금속층 상에 더미 보호층이 차례로 배치되고,
    상기 더미 금속층의 면적은 상기 더미 보호층의 면적과 서로 다른 연성인쇄회로기판.
  7. 제 6항에 있어서,
    상기 더미 금속층의 면적은 상기 더미 보호층의 면적보다 작고,
    상기 더미 금속층의 하면은 기판과 직접 접촉하고,
    상기 더미 금속층의 상면 및 측면을 상기 더미 보호층이 감싸면서 배치되는 연성인쇄회로기판.
  8. 제 6항에 있어서,
    상기 더미 금속층의 면적은 상기 더미 보호층의 면적보다 크고,
    상기 더미 금속층의 하면은 기판과 직접 접촉하고,
    상기 더미 금속층의 상면에 상기 더미 보호층이 배치되는 연성인쇄회로기판.
  9. 내부영역 및 외부영역을 포함하는 기판;
    상기 내부영역 상에 배치되는 배선;
    상기 내부영역 상에서 상기 배선을 부분적으로 덮으면서 배치되는 보호층;
    상기 내부영역 상에 배치되는 복수 개의 얼라인부; 및
    상기 외부영역 상에 배치되는 복수 개의 더미부를 포함하고,
    상기 얼라인부는 상기 더미부와 상기 배선 사이에 배치되고,
    상기 얼라인부는 상기 더미부보다 낮은 두께로 배치되고,
    상기 얼라인부는 상기 보호층보다 낮은 두께로 배치되는 연성인쇄회로기판.
  10. 내부영역 및 외부영역을 포함하는 기판;
    상기 내부영역 상에 배치되는 배선;
    상기 내부영역 상에서 상기 배선을 부분적으로 덮으면서 배치되는 보호층;
    상기 내부영역 상에 배치되는 복수 개의 얼라인부; 및
    상기 외부영역 상에 배치되는 복수 개의 더미부를 포함하고,
    상기 배선은 제 1 접속부, 제 2 접속부, 제3 접속부 및 제 4 접속부를 포함하고,
    상기 제 1 접속부는 디스플레이 패널과 연결되고,
    상기 제 2 접속부는 구동칩과 연결되고,
    상기 제 3 접속부는 상기 구동칩과 연결되고,
    상기 제 4 접속부는 인쇄회로기판과 연결되고,
    상기 디스플레이 패널과 상기 구동칩은 상기 제 1 접속부 및 상기 제 2 접속부에 의해 연결되고,
    상기 구동칩과 상기 인쇄회로기판은 상기 제 3 접속부 및 상기 제 4 접속부에 의해 연결되고,
    상기 보호층은 개구부를 포함하고,
    상기 개구부에 의해 제 2 접속부 및 제 3 접속부가 노출되는 연성인쇄회로기판.
  11. 제 10항에 따른 연성 인쇄회로기판; 및
    상기 연성 인쇄회로기판 상에 배치되는 구동칩을 포함하고,
    상기 구동칩은 상기 제 2 접속부 및 상기 제 3 접속부와 전기적으로 연결되는 COF 모듈.
  12. 제 11항에 따른 COF 모듈;
    상기 제 1 접속부에 연결되는 디스플레이 패널; 및
    상기 제 4 접속부에 연결되는 인쇄회로기판을 포함하는 전자디바이스.
  13. 삭제
KR1020160071930A 2016-06-09 2016-06-09 연성인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스 KR102653827B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160071930A KR102653827B1 (ko) 2016-06-09 2016-06-09 연성인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160071930A KR102653827B1 (ko) 2016-06-09 2016-06-09 연성인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스

Publications (2)

Publication Number Publication Date
KR20170139406A KR20170139406A (ko) 2017-12-19
KR102653827B1 true KR102653827B1 (ko) 2024-04-03

Family

ID=60924092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160071930A KR102653827B1 (ko) 2016-06-09 2016-06-09 연성인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스

Country Status (1)

Country Link
KR (1) KR102653827B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220041373A (ko) 2020-09-25 2022-04-01 스템코 주식회사 연성 회로 기판 및 그 제조 방법
KR20230116165A (ko) * 2022-01-28 2023-08-04 엘지이노텍 주식회사 스마트 ic 기판 모듈 및 스마트 ic 기판
CN114745845B (zh) * 2022-04-30 2023-08-08 苏州浪潮智能科技有限公司 一种印刷电路板及制造方法
KR20240121588A (ko) * 2023-02-02 2024-08-09 엘지이노텍 주식회사 연성 회로기판, cof 모듈 및 이를 포함하는 전자 디바이스

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100578690B1 (ko) 2002-12-24 2006-05-12 미츠이 긴조쿠 고교 가부시키가이샤 전자부품 실장용 필름 캐리어 테이프
KR100861246B1 (ko) * 2002-06-26 2008-10-02 미츠이 긴조쿠 고교 가부시키가이샤 Ｃｏｆ필름 캐리어 테이프 및 그 제조 방법
KR101002346B1 (ko) * 2003-12-30 2010-12-20 엘지디스플레이 주식회사 칩 실장형 필름 패키지

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120028579A (ko) * 2010-09-15 2012-03-23 엘지디스플레이 주식회사 인쇄판 및 그의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100861246B1 (ko) * 2002-06-26 2008-10-02 미츠이 긴조쿠 고교 가부시키가이샤 Ｃｏｆ필름 캐리어 테이프 및 그 제조 방법
KR100578690B1 (ko) 2002-12-24 2006-05-12 미츠이 긴조쿠 고교 가부시키가이샤 전자부품 실장용 필름 캐리어 테이프
KR101002346B1 (ko) * 2003-12-30 2010-12-20 엘지디스플레이 주식회사 칩 실장형 필름 패키지

Also Published As

Publication number Publication date
KR20170139406A (ko) 2017-12-19

Similar Documents

Publication Publication Date Title
KR102665438B1 (ko) 연성 회로기판, cof 모듈 및 이를 포함하는 전자 디바이스
JP7080912B2 (ja) フレキシブルプリント配線板、これを含む電子装置、およびフレキシブルプリント配線板の製造方法
KR102475251B1 (ko) 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
KR102653827B1 (ko) 연성인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
CN107645824A (zh) 柔性电路板、覆晶薄膜模块和包括柔性电路板的电子设备
KR20140062607A (ko) 반도체 패키지용 연성회로기판
TWI758203B (zh) 顯示裝置及其製造方法
KR20150003092A (ko) 계층화된 기판 상의 매립 패드를 이용하여 집적회로를 패키징하는 시스템 및 그 제조방법
KR101396433B1 (ko) 연성 회로 기판, 이를 포함한 반도체 패키지 및 디스플레이 장치
KR101223701B1 (ko) 연성 회로 기판 및 이를 포함하는 표시 장치, 연성 회로 기판의 제조 방법
KR101847163B1 (ko) 인쇄회로기판 및 그 제조방법
US20170034908A1 (en) Package substrate and manufacturing method thereof
TWI601251B (zh) 包含不同佈線圖案的覆晶薄膜、包含其之可撓性顯示裝置以及可撓性顯示裝置之製造方法
US20120138968A1 (en) Semiconductor package and display panel assembly having the same
US6853080B2 (en) Electronic device and method of manufacturing the same, and electronic instrument
KR101427131B1 (ko) 영상표시장치용 연성인쇄회로
CN110137224B (zh) 显示屏和显示设备
KR102017643B1 (ko) 연성 회로 기판 및 그 제조 방법
JP2005085807A (ja) 配線基板およびその製造方法、電気光学装置、電子機器
KR101402151B1 (ko) 영상표시장치용 연성인쇄회로
KR20180000996A (ko) 연성 회로 기판 및 그 제조 방법
JP4973513B2 (ja) 半導体装置用テープキャリア、半導体装置用テープキャリアの製造方法及び半導体装置
JP5184578B2 (ja) プリント配線基板
KR102513360B1 (ko) 범프 구조물, 범프 구조물을 포함하는 구동 칩 및 범프 구조물의 제조 방법
KR102096763B1 (ko) 연성 회로 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right