KR19990009396A

KR19990009396A - 액정표시장치

Info

Publication number: KR19990009396A
Application number: KR1019970031801A
Authority: KR
Inventors: 박재홍
Original assignee: 구자홍; 엘지전자 주식회사
Priority date: 1997-07-09
Filing date: 1997-07-09
Publication date: 1999-02-05
Also published as: KR100254873B1

Abstract

본 발명은 COG(Chip On Glass)방식의 액정표시장치에 관한 것으로, 구동 IC의 입력배선이 하판에서 차지하는 영역의 비율을 낮춘 액정표시장치에 관한 것이다.

종래의 COG 방식의 액정표시장치는 FPC(Flexible Printed Circuit)의 사용량이 많아 제조단가가 높았다. 그래서, FPC의 사용량을 줄이기 위해 구동 IC의 입력배선이 하판에 직접 실장된 액정표시장치를 개발했으나, 상기 입력배선이 하판에서 차지하는 비율이 높아 표시영역이 좁아진다는 단점이 있었다.

본 발명은 상기 입력배선을 상판과 하판에 나누어 2층으로 형성시킴으로써 상기 입력배선이 하판에서 차지하는 영역의 비율을 낮춘다. 이 때, 상기 상판의 입력배선은 블랙매트릭스(Black Matrix)를 형성하는 공정에서 상기 블랙매트릭스와 동일한 금속으로 형성되므로, 추가되는 공정은 필요없다.

본 발명은 입력배선이 하판에서 차지하는 영역의 비율이 종래보다 낮으므로, 표시영역의 비율이 높은 액정표시장치를 구현할 수 있다.

Description

액정표시장치

본 발명은 COG방식의 액정표시장치에 있어서, 기판에서 신호선구동IC의 입력배선이 차지하는 영역을 줄여 액정패널의 표시영역의 비율을 높이기 위함에 그 목적이 있다.

일반적으로 화면에 영상을 표시하기 위한 수단으로는, RGB 전자총에 의해 영상 처리를 수행하는 CRT 브라운관을 사용한다. 이 CRT 브라운관을 이용하여 화면에 영상을 표시하기 위해서는 전자총과 브라운관의 표면 사이에 충분한 거리가 확보되어야만 한다. 그러므로, CRT 브라운관을 이용하여 화면에 영상 표시 영역을 넓게 하려면 많은 점유 공간을 필요로 한다.

이러한 CRT브라운관의 단점을 대치하기 위한 영상 표시 장치로써 가장 실용화 단계에 있는 것이 액정표시장치이다. 상기 액정표시장치는 구동IC와 패널의 연결방법에 따라 TAB(Tape Anisotropic Bonding)방식과 COG(Chip On Glass)방식으로 나뉘어진다.

일반적은 COG방식의 액정표시장치는 도 1에 나타낸 것과 같이 상판(1), 하판(2), PCB기판(10), FPC(Flexible Printed Circuit)(20), 그리고 데이터 전송 케이블(12)로 구성된다. 상기 상판(1)은 도면에는 도시되지 않았지만, 한쪽 면에 편광판이 부착되어 있고, 반대 면에는 칼라 필터와 공통 전극이 형성되어 있다. 그리고, 상기 하판(2)은 상판(1)보다 넓은 면적을 가지며, 도면에는 도시되지 않았지만, 한쪽 면에는 편광판이 부착되어 있다. 그리고, 하판에는 편광판이 부착되지 않은 반대 면은 상기 상판(1)의 공통 전극과 대향하도록 구성되며, 도 1에 도시된 바와 같이 주사선 구동IC(30), 신호선 구동IC(40), 주사선(23) 그리고, 주사선(23)과 서로 직교하여 형성되는 신호선(44)을 포함하여 구성된다.

상기 신호선구동IC(40)는 PCB기판(10)의 구동회로로부터 생성된 R·G·B(Red·Green·Blue)신호와 SSC(Shift Start Clock)신호, LP(Latch Pulse), 감마(Gamma)신호, 아날로그 접지 신호, 디지털 접지 신호, 디지털 전원, 아날로그 전원, 공통 전압(Vcom), 축적전압(Vst) 등, 각종 입력신호를 인가받는다. 이 때, 상기 입력신호가 흐르는 신호선구동입력배선은 FPC(20)에 형성되어 상기 신호선구동IC(40)의 입력부에 접속된다. 즉, 상기 FPC(20)는 신호선구동입력배선을 포함하고 있다. 또한 그 신호선구동IC(40)의 출력배선(42)은 신호선(44)의 각 라인과 일대일 접속을 이룬다.

상기 주사선구동IC(30)는 인출선(21)을 통해 FPC(20)로부터 PCB기판(10)의 구동회로의 주사입력신호를 입력받아 액정표시장치의 구동에 필요한 주사전압을 생성하여 출력단자로 출력한다. 이때, 주사선구동IC(30)의 출력단자는 주사선출력배선(32)을 통해 주사선(33)의 각 라인과 일대일 접속을 이룬다.

상기 데이터전송케이블(12)은 상기 PCB기판의 구동회로에서 생성된 신호를 상기 FPC(20)의 신호선구동입력배선에 인가하기 위해 PCB기판과 FPC를 연결하도록 설치된다. 즉, 상기 PCB기판의 구동회로에서 생성된 신호는 데이터전송케이블을 거쳐 FPC의 신호선구동입력배선으로 인가된다.

그러나, 도 1에 나타낸 액정표시장치는 FPC(20)의 단가가 비싸므로, 제조원가가 높다. 그래서, 상기 FPC의 사용량을 줄이기 위하여 도 2에 도시한 바와 같이 신호선구동IC(40)와 주사선구동IC(30)의 입력배선이 하판에 직접 형성된 구조를 가진 액정표시장치도 개발되었다. 즉, 도 2에 도시된 액정표시장치는 PCB기판(10), 전송선이 형성된 FPC(20), 상판(1), 그리고 하판(2)으로 구성된다. 상기 하판은 하판에 직접 실장된 주사선구동IC의 입력배선(71), 하판에 직접 실장된 신호선구동IC의 입력배선(70), 및 공통전압배선과, 주사선 구동IC(30), 신호선 구동IC(40), 주사선(33), 그리고 신호선(44)으로 구성된다. 상기 상판에는 공통전극이 형성되어 있고, 상기 공통전극은 배선공정을 통해 하판의 공통전압배선에 연결된다. 도 2a는 상판과 하판이 적층된 평면도이고, 도 2b는 상판과 하판이 적층된 단면도이다. 도 2b에 나타낸 것과 같이 상기판의 공통전극은 하판의 공통전압배선에 연결되어 있다.

도 2에 나타낸 종래의 액정표시장치는 PCB기판(10)의 구동회로에서 액정표시 장치의 구동에 필요한 각종 입력신호가 생성되고, 상기 입력신호는 FPC(20)의 전송선으로 입력되는 구조를 지닌다. 상기 FPC(20)의 각 전송선은 하판에 직접 실장된 주사선구동 IC의 입력배선(71)과 하판에 직접 실장된 신호선 구동IC의 입력배선(70)에 일대일 접속을 이룬다.

상기 입력배선(70, 71)에 인가된 각 입력신호들은 주사선 구동IC(30)와 신호선 구동IC(40)의 입력으로 작용하고, 상기 구동IC(30, 40)의 출력신호는 각 주사선(33)과 신호선(44)에 인가된다. 그리고, 상기 출력신호가 인가된 상기 주사선(33)과 신호선(44)의 신호에 따라 액정표시장치가 구동된다.

그런데, 상기 도 2에 액정표시장치는 하판에서 입력배선이 차지하는 영역으로 인해 액정패널의 표시영역이 상당히 줄어든다는 단점이 있다.

그 이유는 다음과 같다. 상기 입력배선은 그 폭이 너무 좁으면, 저항이 커져 인가되는 신호가 지연된다. 따라서, 상기 입력배선은 신호가 지연되지 않을 정도의 폭을 갖고 형성된다. 그런데, 신호선구동IC의 입력배선은 약 30개에서 40개에 이르므로, 상기 입력배선이 형성된 영역을 액정패널에서 상당한 비율을 차지하게 된다.

종래에는 상기 입력배선이 FPC에 형성되었으므로, 신호지연 현상이 일어나지 않았었다. 그러나, FPC는 간격이 비싸므로, 제조원가가 높아지는 단점이 있다. 따라서, 상기 액정패널에서 FPC의 사용량을 최소로 하고, 신호선구동IC의 입력배선이 차지하는 영역을 줄이는 배선구조가 필요한 것이다.

도 1은 일반적인 COG(Chip On Glass)방식의 액정표시장치를 나타낸 것이다.

도 2a는 FPC(Flexible Printed Circuit)의 사용량을 줄인 COG방식의 액정표시장치를 나타낸 평면도이다.

도 2b는 FPC(Flexible Printed Circuit)의 사용량을 줄인 COG방식의 액정표시장치의 일부를 나타낸 평면도이다.

도 3a는 본 발명의 액정패널을 나타낸 평면도이다.

도 3b는 본 발명의 액정패널의 일부를 나타낸 단면도이다.

도 4는 제 1입력배선과 박막트랜지스터가 형성되는 일반적인 공정을 나타낸 단면도이다.

도 5은 은접점(Ag-dot)가 형성되는 공정을 나타낸 도면이다.

도 6은 일반적인 박막트랜지스터의 모양을 나타낸 단면도이다.

도 7은 블랙매트릭스와 제 2입력배선이 형성되는 공정을 나타낸 도면이다.

도 8은 본 발명의 액정패널이 구성되는 공정을 나타낸 단면도이다.

도 9는 본 발명의 액정패널을 나타낸 평면도이다.

도면의 주요 부분에 대한 부호의 설명

1:상판2:하판10:PCB 기판

12:데이터전송케이블20:FPC21:인출선

23:주사선30:주사선구동 IC32:주사출력배선

40:신호선구동IC42:신호출력배선41:신호선

50:공통전극51:은접점(Ag-dot)52:인출선

70:신호선구동IC의 입력배선

71:주사선구동IC의 입력배선

100:PCB110:FPC120:하판(제 1기판)

125:제 2기판130:제 1상판140:제 2상판

150:신호선구동IC155:신호선157:화소

160:주사선구동IC165:주사선170:제 1입력배선

175:제 2입력배선177:주사선입력배선

180:표시영역190:구동영역200:게이트전극

210:게이트절연막220:드레인전극230:소스전극

240:불순물반도체250:반도체(a-Si)260:보호막

270:화소전극300:제 1입력배선310:배향막

320:스페이서330:은접점(Ag-dot)

400:제 2입력배선410:공통전극420:배향막

430:실(seal)500:구동IC600:보호수지

700:FPC

본 발명은 액정패널에서 신호선구동IC의 입력배선이 차지하는 영역을 줄이기 위하여 상기 입력배선의 일부를 2층 구조로 형성시킨 것이다. 특히, 본 발명은 상판의 일부에 신호선구동IC의 입력배선의 일부가 형성된 COG방식의 액정패널 및 앨정 표시장치이다.

도 3을 통해, 본 발명의 구조는 상세히 설명된다. 도 3a는 본 발명의 액정패널의 평면도이고, 도 3b는 도 3a의 A-A' 부분을 절단한 단면도이다. 본 발명의 액정패널은 공통전극(도면미도시)이 형성된 제 1상판(130)과; 상기 제 1상판에 대향하는 위치에 형성된 복수개의 주사선(165)과, 상기 주사선에 직교하여 형성된 신호선(155)과, 그 교차부에 형성된 화소(157)로 이루어진 표시영역(180)과, 상기 제 1영역의 범위를 벗어나는 위치에 제 1입력배선(170)과 주사선입력배선(177) 및 신호선구동IC(150)와 주사선구동IC(160)가 형성된 구동영역(190)으로 이루어진 하판(120)과; 상기 제 2영역의 제 1입력배선이 형성된 위치에 대향하여 설치되고, 상기 제 2입력배선(도 3b의 175)이 형성된 제 2상판(140)으로 구성되어 있다. 그리고, 상기 제 1입력배선과 제 2입력배선은 하나의 FPC(Flexible Printed Circuit)(110)를 통해 외부에 형성된 PCB기판(100)의 구동회로에 연결되어 있다. 또, 상기 제 1상판(130)과 제 2상판(140)은 동일한 층(layer)에 위치하고 있다.

본 발명의 특징은 신호선구동IC에 연결되어 있는 신호선입력배선의 일부가 상판에 형성되어 있는 것이다. 그리고, 하판에 형성된 신호선입력배선과 신호선구동IC는 인출선에 의해연결되어 있고, 제 2상판에 형성된 신호선입력배선과 신호선구동IC는 Ag-dotting 공정에 의해 형성된 은접점(Ag-dot)(51)와 인출선(52)에 의해 연결되어 있다. 상기 Ag-dotting 공정은 제 1상판에 형성된 공통전극과 하판에 형성되어 있는 공통전극입력배선을 연결하는 공정이다. 상기 Ag-dotting 공정에 의해 형성된 은접점은 소정의높이와 폭을 가지고, 상기 공통전극과 공통전극입력배선을 연결한다. 상기 은접점은 다른 입력배선과 겹치지 않는다면, 하판의 어느 부위에 형성되어도 좋다. 일반적으로 도 2b에 나타낸 것과 같이 상기 은접점은 공통전극(50)의 모서리부분에 대응하는 하판의 한 부분에 형성된다.

상기 본 발명의 액정패널을 제조하는 방법은 다음과 같다. 제 1기판(120)에 박막트랜지스터 제조공정을 실시하여 주사선과 신호선 및 박막트랜지스터와 화소전극 그리고 패드와 제 1입력배선을 형성하여 박막트랜지스터어레이 기판을 제작한다.

상기 박막트랜지스터어레이 기판을 제조하는 방법은 여러 가지가 있다. 그 중, 일반적인 박막트랜지스터어레이 기판의 제조방법을 예로 들면 다음과 같다. 먼저 제 1기판(120)에 금속을 도포하고 패터닝하여 게이트전극(200)을 형성한다(도 4a). 이 때, 도면에는 도시되지 않았지만, 주사선이 함께 형성된다. 그리고, 상기 금속 위에 절연막을 도포하여 게이트절연막(210)을 형성한다(도 4b). 그 후, 상기 절연막 위에 금속 또는, ITO를 도포하고 패터닝하여 소스전극(230)과 드레인전극(220)을 형성한다(도 4c). 이 때, 도면에는 도시되지 않았지만, 신호선이 함께 형성된다. 그리고, 상기 소스전극과 드레인전극 위에 불순물반도체(n-Si, 혹은 p-Si)(240)를 적층한다. 이어서 아몰퍼스 실리콘(a-Si)(250)층을 형성한다(도 4d). 그리고 보호막(260)을 형성하고, 접촉홀(contact hole)을 뚫고 화소전극(270)을 형성한다(도 4e).

상기 도 4의 공정을 통해 박막트랜지스터어레이 기판이 완성되면, 그 위에 배향막(310)을 형성하고, 스페이서(320)를 설치한다(도 5a). 상기 박막트랜지스터어레이기판은 상기 도 4의 공정을 통해 제 1입력배선(300)이 형성되어 있다. 즉, 상기 제 1입력배선은 주사선과 신호선의 형성공정에서 형성된다. 그후, 상기 배향막이 형성된 박막트랜지스터 기판에 Ag-dotting 공정을 행하여 은접점(Ag-dot)(330)을 형성시킨다(도 5b). 상기 박막트랜지스터는 도 4e의 모양과 달리 여러 가지 방법을 통해 형성될 수도 있다. 이러한 박막트랜지스터의 여러 가지 모양을 도 6에 나타내었다.

제 2기판(125)에 칼라필터를 형성하는 공정을 행하여 상기 제 2기판의 가장자리에 블랙매트릭스(Black Matrix)용 금속으로 제 2입력배선(400)을 형성한다(도 7a). 그리고, 상기 제 2기판에 공통전극(410)을 형성한다. 상기 제 2입력배선이 형성된 제 2기판에 배향막(420)을 형성하고, 실(seal)(430)재를 패터닝한다(도 7b). 도 4와 도 5 및 도 7의 공정을 통해 상판과 하판이 완성된다.

상기 상판과 하판이 완성되면, 그 둘을 합착하여 액정패널을 구성한다(도 8a). 그리고, 상기 상판의 일부를 절단하여 제 1상판(130)과 제 2상판(140)으로 구분하고, 하판에 IC를 설치할 공간을 노출시킨다(도 8b). 상기 공간에 ACF(Anisotropic Conductive Film)(도면미도시)을 설치하여 구동IC(500)를 부착한다(도 8c). 상기 구동IC의 부착상태를 견고히 하기 위하여 접착수지(600)를 구동IC와 하판 및 상판에 도포한다(도 8d). 도 9는 상기 공정을 모두 거친 액정패널을 나타낸 평면도이고, 도 8d는 상기 도 10의 B-B'을 절단한 부분을 나타낸 단면도이다.

상기 도 4와 도 5 및 도 8은 박막트랜지스터의 반도체층으로 a-Si(아몰퍼스 실리콘)을 사용했을 때의 공정이고, 만약 상기 반도체층으로 poly-Si(폴리 실리콘)을 사용하면 상기 도 8b에 나타낸 상판의 절단 공정이 필요없다. 왜냐하면, poly-Si으로 구동IC의 역할을 하는 회로를 꾸밀 수 있기 때문이다.

종래의 COG(Chip On Glas) 방식의 액정패널을 하판에 표시영역과 구동영역이 있고, 상기 표시영역에 대향하는 부분에만 상판이 위치했었다. 그리고, 상기 구동 영역에 대향하는 부분은 노출되어 있었다. 따라서, 하판에 비해 상판의 이용범위는 좁았다.

본 발명의 신호선입력배선은 하판에만 형성되는 것이 아니라, 상판과 하판에 나누어 형성된다. 그러므로, 상판의 이용범위가 넓다. 또, 종래에 비해 하판에서 신호선입력배선이 차지하는 영역의 비율이 줄어든다. 뿐만 아니라 종래의 액정표시장치에 비해 FPC의 사용량이 훨씬 줄어든다. 즉, 액정패널에서 표시영역의 비율이 종래보다 높고, 제조단가도 낮아진다. 따라서, 본 발명은 액정패널의 사용효율이 높아지는 효과가 있다.

Claims

공통전극과, 상기 공통전극 밑에 형성된 복수개의 칼라필터 및 상기 칼라필터 사이에 형성된 블랙매트릭스를 포함하는 제 1상판과;

제 1신호입력배선이 형성된 제 2상판과;

상기 제 1상판에 대응하고, 열방향으로 연속하여 형성된 복수개의 주사선과, 상기 주사선에 직교하여 형성된 복수개의 신호선과, 그 교차부에 형성된 박막트랜지스터와 상기 칼라필터에 대향하는 화소전극으로 이루어진 표시영역과,

상기 표시영역의 범위를 벗어나고, 상기 주사선과 평행하도록 형성된 복수개의 제 2신호입력배선과, 상기 표시영역과 제 2신호입려배선 사이에 형성된 신호선구동IC 및, 상기 제 1신호입력배선과 제 2신호입력배선에 일대일로 대응하는 배선부로 이루어진 구동영역으로 구동된 하판을 포함하는 액정패널.
제 1항에 있어서, 상기 제 1신호입력배선과 상기 블랙매트릭스는 동일한 금속으로 이루어진 것을 특징으로 하는 액정패널.
제 1항에 있어서, 상기 제 1상판과 제 2상판의 동일한 층(layer)에 형성된 것을 특징으로 하는 액정패널.
제 1항에 있어서, 상기 박막트랜지스터는 상기 주사선과 연결되고, 하판 위에 형성된 게이트전극과;

그 위에 형성된 게이트절연막과;

상기 신호선과 연결되고, 상기 게이트절연막 위 일부에 형성된 소스전극 및 드레인전극과;

상기 소스전극 및 드레인전극 위에 적층된 불순물반도체와, 상기 불순물반도체 위 및 상기 게이트절연막 위 일부에 형성된 아몰퍼스실리콘(a-Si)으로 이루어진 것을 특징으로 하는 액정패널.
공통전극과, 상기 공통전극 밑에 형성된 복수개의 칼라필터 및, 상기 칼라필터 사이에 형성된 블랙매트릭스를 포함하는 제 1상판영역과,

상기 제 1상판영역을 넘어서는 범위에 제 1입력배선이 형성된 제 2상판영역으로 구성된 상판과;

상기 제 1상판영역에 대향하고, 열방향으로 연속하여 형성된 복수개의 주사선과, 상기 주사선에 직교하여 형성된 복수개의 신호선과, 그 교차부에 폴리실리콘(poly-Si)반도체층을 포함하고 있는 박막트랜지스터와 상기 칼라필터에 대향하는 화소전극으로 이루어진 제 1하판영역과,

상기 제 2상판영역에 대향하고, 상기 주사선과 평행하도록 형성된 복수개의 제 2신호입력배선과, 상기 제 1하판영역과 제 2신호입력배선 사이에 폴리실리콘(poly-Si) 반도체층을 포함하고 있는 신호선구동부 및, 상기 제 1신호입력배선과 제 2신호입력배선에 일대일로 대응하는 배선부로 이루어진 제 2하판영역으로 구성된 하판을 포함하는 액정패널.
제 5항에 있어서, 상기 신호선구동부는 폴리실리콘 박막트랜지스터로 이루어진 신호선구동회로인 것을 특징으로 하는 액정패널.
제 5항에 있어서, 상기 제 1입력배선과 상기 블랙매트릭스는 동일한 금속으로 이루어진 것을 특징으로 하는 액정패널.
액정패널의 제조방법에 있어서;

제 1기판에 주사선과 신호선 및 박막트랜지스터와 화소전극, 그리고 주사패드부 신호패드부와 제 1입력배선을 형성하여 박막트랜지스터기판을 제조하는 단계와;

상기 박막트랜지스터기판 위에 배향막을 형성하고, 스페이서를 설치하는 단계와;

상기 박막트랜지스터기판 위의 일부에 은(Ag)으로 접점(dot)를 형성하는 단계와;

제 2기판에 금속으로 블랙매트릭스(Black Matrix)와 제 2입력배선을 형성하는 단계와;

상기 제 2입력배선이 형성된 제 2기판에 배향막을 형성하고, 실(seal)재를 패터닝하는 단계와;

상기 제 1기판과 상기 제 2기판을 합착하는 단계와;

상기 제 2기판의 일부를 절단하여 상기 제 1기판의 일부를 노출하는 단계와;

상기 노출된 제 1기판 위 일부에 ACF(Anisotropic Conductive Film)을 설치하고, 구동IC를 부착하는 단계와;

상기 구동IC가 고정되도록 상기 구동IC 위와 하판 및 상판의 일부에 접착수지를 도포하는 단계로 이루어진 액정패널의 제조방법.