KR20050070363A - 칩 실장형 필름 패키지 - Google Patents

칩 실장형 필름 패키지 Download PDF

Info

Publication number
KR20050070363A
KR20050070363A KR1020030099803A KR20030099803A KR20050070363A KR 20050070363 A KR20050070363 A KR 20050070363A KR 1020030099803 A KR1020030099803 A KR 1020030099803A KR 20030099803 A KR20030099803 A KR 20030099803A KR 20050070363 A KR20050070363 A KR 20050070363A
Authority
KR
South Korea
Prior art keywords
tcp
cof
data
effective
film
Prior art date
Application number
KR1020030099803A
Other languages
English (en)
Other versions
KR101002346B1 (ko
Inventor
강신호
안승국
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030099803A priority Critical patent/KR101002346B1/ko
Priority to US11/016,892 priority patent/US7288832B2/en
Priority to CNB2004101009866A priority patent/CN100335950C/zh
Publication of KR20050070363A publication Critical patent/KR20050070363A/ko
Priority to US11/976,156 priority patent/US8154120B2/en
Application granted granted Critical
Publication of KR101002346B1 publication Critical patent/KR101002346B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 베이스 TCP(또는 COF)내에서 유효 면적을 증가시킬 수 있는 칩 실장형 필름 패키지에 관한 것이다.
본 발명의 칩 실장형 필름 패키지는 베이스 필름과; 구동 칩을 실장하고 상기 베이스 필름 상에서 컷팅 라인으로 정의된 유효 필름 패키지와; 상기 구동 칩과 접속되어 상기 유효 필름 패키지의 입력 영역에 형성된 입력 패드들과; 상기 구동 칩과 접속되어 상기 유효 필름 패키지의 출력 영역에 형성된 출력 패드들을 구비하고; 상기 출력 영역은 상기 베이스 필름의 가로 방향으로 돌출된 돌출부를 더 구비한다.

Description

칩 실장형 필름 패키지{FILM PACKAGE MOUNTED CHIP}
본 발명은 액정 표시 모듈에 관한 것으로, 특히 베이스 필름 상에서 유효 면적을 증가시켜 출력 채널 수를 증가시킬 수 있는 칩 실장형 필름 패키지에 관한 것이다.
액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 화상을 표시하는 액정 표시 패널과, 액정 표시 패널을 구동하기 위한 구동 회로를 구비한다.
액정 표시 패널은 매트릭스형으로 배열된 액정셀들이 화소 신호에 따라 광투과율을 조절함으로써 화상을 표시하게 된다.
구동 회로는 액정 표시 패널의 게이트 라인들을 구동하는 게이트 드라이버와, 데이터 라인들을 구동하는 데이터 드라이버와, 게이트 드라이버 및 데이터 드라이버의 구동 타이밍을 제어하는 타이밍 제어부와, 상기 액정 표시 패널과 상기 구동 회로의 구동에 필요한 전원 신호들을 공급하는 전원부를 구비한다.
데이터 드라이버와 게이트 드라이버는 다수개의 드라이브 집적 회로(Drive Integrated Circuit;이하, D-IC)들로 분리된다. D-IC들 각각은 테이프 캐리어 패키지(Tape Carrier Package;이하, TCP)의 오픈된 IC 영역에 실장되거나 칩 온 필름(Chip On Film;이하, COF) 방식으로 베이스 필름 상에 실장되고, 테이프 오토메이트드 본딩(Tape Automated Bonding; 이하, TAB) 방식으로 액정 표시 패널과 전기적으로 접속된다. 다른 방법으로 D-IC는 칩 온 글래스(Chip On Glass; COG) 방식으로 액정 표시 패널 상에 직접 실장되기도 한다. 이들 중 TAB 방식은 액정 표시 패널에서 화소 매트릭스 면적을 상대적으로 넓게 확보할 수 있고 부착 공정이 용이하여 주로 이용된다.
도 1은 데이터 D-IC(14)를 실장하여 데이터 PCB(20)와 액정 표시 패널(10) 사이에 접속된 데이터 TCP(또는 COF)(12)와, 게이트 D-IC(18)를 실장하여 게이트 PCB(22)와 액정 표시 패널(10) 사이에 접속된 게이트 TCP(또는 COF)(16)를 구비한다.
액정 표시 패널(10)은 박막 트랜지스터 어레이 기판과, 칼러 필터 어레이 기판이 액정을 사이에 두고 접합되어 형성된다. 이러한 액정 표시 패널은 게이트 라인과 데이터 라인의 교차로 정의된 액정셀들을 구비하고, 액정셀들 각각은 스위치 소자인 박막 트랜지스터를 구비한다. 박막 트랜지스터는 게이트 라인으로부터의 스캔 신호에 응답하여 데이터 라인으로부터의 화소 신호를 액정셀에 공급한다.
데이터 D-IC(14)는 데이터 TCP(또는 COF)(12)를 통해 액정 표시 패널(10)의 데이터 라인과 접속된다. 이러한 데이터 D-IC(14)는 외부의 타이밍 컨트롤러(미도시)로부터의 디지털 화소 데이터를 아날로그 화소 신호로 변환하여 데이터 라인으로 공급한다.
게이트 D-IC(18)는 게이트 TCP(또는 COF)(16)를 통해 액정 표시 패널(10)의 게이트 라인과 접속된다. 이러한 게이트 D-IC(10)는 게이트 라인으로 해당 스캔 기간에서 박막 트랜지스터의 턴-온 전압을 공급하고, 나머지 기간에서는 박막 트랜지스터의 턴-오프 전압을 공급한다.
도 1에 도시된 데이터 TCP(또는 COF)(12) 및 게이트 TCP(또는 COF)(16)는 롤 타입으로 제공되는 베이스 TCP 상에 형성된 다음 커팅 공정으로 성형된다.
예를 들면, 데이터 TCP(또는 COF)(12)는 롤 타입으로 제공되는 베이스 TCP(30)의 베이스 필름(32) 상에 도 2와 같이 형성된다. 베이스 필름(32)으로는 통상 폴리이미드가 이용된다. 데이터 TCP(또는 COF)(12) 상에는 데이터 D-IC(14)가 실장되고, 그 데이터 D-IC(14)의 입력핀들과 각각 접속된 다수개의 입력 패드(IP)와, 출력핀들과 각각 접속된 다수개의 출력 패드(OP)가 형성된다. 그리고, 베이스 필름(32)을 반송시키고 반송 위치를 결정하기 위하여 베이스 필름(32)의 양측부에 스프로켓 홀(Sproket Hole; 34)이 세로 방향을 따라 일렬로 형성된다. 데이터 TCP(또는 COF)(12)는 커팅 라인(CL)을 따라 베이스 TCP(30)를 커팅하는 공정으로 성형된다. 성형된 데이터 TCP(또는 COF)(12)는 이방성 도전 필름(Anisotropic Conductive Film;이하, ACF)를 통해 도 1에 도시된 액정 표시 패널(10)에 부착됨과 아울러 데이터 PCB(20)와 부착된다. 이때, 데이터 TCP(또는 COF)(12)와 데이터 PCB(20)와의 정렬을 위하여 데이터 TCP(또는 COF)(12) 내에는 입력 패드(IP)와 인접한 제1 얼라인마크(15)가 형성된다. 또한, 데이터 TCP(또는 COF)(12)와 액정 표시 패널(10)과의 정렬을 위하여 데이터 TCP(또는 COF)(12) 내에는 출력 패드(OP)와 인접한 제2 얼라인마크(17)가 형성된다.
한편, 데이터 TCP(또는 COF)(12)는 제조 원가를 감안하여 일반적으로 도 2와 같이 35mm의 규정 가로폭을 갖는 베이스 TCP(30) 상에서 384개의 출력 패드(OP), 즉 384 출력 채널을 갖도록 형성된다. 이 경우, 데이터 TCP(또는 COF)(12)는 베이스 TCP(30)에서 스프로켓 홀(34)이 형성된 더미 영역을 제외하고 약 27mm 정도의 유효 가로폭을 갖게 된다. 이러한 유효 가로폭을 갖는 데이터 TCP(또는 COF)(12)에는 384개의 출력 패드(OP)가 신뢰도 및 공정 편차를 고려하여 60㎛ 정도의 피치(P1)을 갖으며 나란하게 형성된다. 데이터 TCP(또는 COF)(12)의 384 출력 채널은 데이터 D-IC(14)의 출력 채널에 대응하는 것이다. 여기서, 상대적으로 높은 단가를 갖는 데이터 TCP(또는 COF)(12) 및 데이터 D-IC(14)의 사용 갯수를 줄여 제조 원가를 절감하기 위해서는 데이터 TCP(또는 COF)(12) 및 데이터 D-IC(14)의 출력 채널 수를 증대시키는 방안이 필요하다.
예를 들어, 1024×768 크기의 XGA 해상도를 갖는 경우 한 화소당 R, G, B 서브 화소를 포함하는 것을 감안하여 액정 표시 패널(10)에는 총 3072개의 데이터 라인이 형성된다. 이러한 3072개의 데이터 라인들을 도 2에 도시된 384 출력 채널의 데이터 D-IC(12)로 구동하는 경우 도 1에 도시된 액정 표시 패널(10)은 8개(3072/384=8)의 데이터 D-IC(14)와, 그들을 실장한 8개의 데이터 TCP(또는 COF)(12)를 구비하여야만 한다. 여기서, 데이터 D-IC(14)와 데이터 TCP(또는 COF)(12)의 단가가 상대적으로 높음에 따라 제조 원가 절감을 위해서는 그들의 사용 갯수를 줄이는 방안이 필요하다.
그런데, 데이터 D-IC(14)는 데이터 라인당 공급되는 6비트 또는 8비트 화소 데이터를 아날로그 화소 신호로 변환하기 위하여 그 데이터 라인 수에 비례하는 비교적 복잡한 구조의 디지털-아날로그 변환기(이하, DAC)를 포함한다. 이에 따라, 단순히 데이터 D-IC(14)의 출력 채널을 증가시키는 경우 그에 비례하여 회로 구조가 복잡해지게 되므로 칩 면적이 증가하게 되고, 더불어 데이터 D-IC(14)가 실장된 데이터 TCP(또는 COF)(12)의 면적도 증가하게 된다. 그러나, TCP(또는 COF)는 면적 대비 상대적으로 높은 단가를 갖는다. 따라서, 무작정 데이터 D-IC(14)의 출력 채널을 증가시키고 그에 비례하여 TCP(또는 COF)는 면적을 증가시키는 경우 제조 원가는 더욱 상승되어버리는 문제가 있다.
이를 감안하여, 본 출원인은 특허출원 제2002-41769호를 통해 데이터 라인의 시분할 구동으로 DAC 회로가 차지하는 면적을 줄여 칩 면적의 큰 증가없이도 데이터 D-IC의 출력 채널을 증가시킴으로써 D-IC 및 TCP의 사용 갯수를 줄이는 방안을 제안하였다. 그런데, 데이터 D-IC의 수를 1/2로 감소시키는 경우 출력 채널이 2배로 증가하게 됨으로써 D-IC 대신 출력 패드들이 차지하는 면적이 증대됨으로써 기존 35mm 규격의 베이스 TCP 보다 큰 규격의 베이스 TCP가 필요하게 되었다. 그러나, TCP당 출력 채널을 2배로 증가시키 위하여 35mm 규격의 TCP 대신 70mm 규격의 TCP를 사용하는 경우 TCP 단가가 높아져 제조 원가 절감 효과가 미비한 단점을 갖게 되었다.
이러한 단점을 해결하기 위해서는 TCP(또는 COF)내에서 출력 패드간의 간격을 줄여 단위 면적당 출력 채널을 증가시키는 방안이 고려될 수 있으나, 신뢰도 및 제조 공정 편차를 감안하여 출력 패드간의 간격을 줄이는데는 한계가 있다. 그리고, 베이스 TCP(또는 COF) 상에서도 스프로켓 홀이 형성된 더미 영역에 의해 데이터 TCP(또는 COF)가 차지할 수 있는 유효 면적은 더욱 줄어들게 된다.
예를 들어, 도 2와 같이 35mm 규격의 베이스 TCP(30) 상에서도 데이터 TCP(또는 COF)(12)가 차지할 수 있는 유효 면적은 스프로켓 홀(34)이 형성된 더미 영역에 의해 더욱 줄어들어 약 27mm 정도의 가로폭을 갖게 된다. 이 결과, 도 2에 도시된 27mm의 유효 가로폭을 갖는 데이터 TCP(또는 COF)(12)에는 약 60㎛의 피치(P1)로 형성된 384개의 출력 패드(OP), 즉 출력 채널을 증가시킬 수 없는 한계가 있다.
따라서, 제조 단가와 직결되는 베이스 TCP(COF)의 면적은 증가시키지 않으면서 데이터 TCP(또는 COF)(12)의 유효 면적을 증가시켜 출력채널을 증가시킬 수 있는 방안이 요구된다.
따라서, 본 발명의 목적은 베이스 TCP(또는 COF)내에서 유효 면적을 증가시킬 수 있는 칩 실장형 필름 패키지(TCP 또는 COF)를 제공하는 것이다.
상기 목적들을 달성하기 위하여, 본 발명에 따른 칩 실장형 필름 패키지는 베이스 필름과; 구동 칩을 실장하고 상기 베이스 필름 상에서 컷팅 라인으로 정의된 유효 필름 패키지와; 상기 구동 칩과 접속되어 상기 유효 필름 패키지의 입력 영역에 형성된 입력 패드들과; 상기 구동 칩과 접속되어 상기 유효 필름 패키지의 출력 영역에 형성된 출력 패드들을 구비하고; 상기 출력 영역은 상기 베이스 필름의 가로 방향으로 돌출된 돌출부를 더 구비한다.
그리고, 본 발명의 칩 실장형 필름 패키지는 상기 베이스 필름의 반송을 위하여 상기 유효 필름 패키지의 외곽에 위치하는 더미 영역에 형성된 스프로켓 홀들을 추가로 구비한다.
상기 스프로켓 홀들은 상기 더미 영역에서 상기 베이스 필름의 세로 방향을 따라 배열된다.
상기 돌출부는 상기 스프로켓 홀들 사이에 위치한다.
상기 스프로켓 홀들은 상기 유효 필름 패키지들 사이의 더미 영역에서 상기 가로 방향을 따라 배열된다.
상기 돌출부를 포함하는 출력 영역은 상기 베이스 필름과 동일한 가로폭을 갖는다.
상기 입력 영역은 상기 출력 영역과 함께 상기 가로 방향으로 돌출된 돌출부를 더 구비한다.
또한, 본 발명의 다른 실시 예에 따른 칩 실장형 필름 패키지는 베이스 필름과; 구동 칩을 실장하고 그 구동 칩과 접속된 입출력 패드들을 구비하여, 상기 베이스 필름 상에서 컷팅 라인으로 정의된 유효 필름 패키지와; 상기 베이스 필름을 반송을 위하여 유효 필름 패키지들 사이의 상기 베이스 필름의 더미 영역에 상기 베이스 필름의 가로 방향을 따라 배열된 스프로켓 홀들을 구비한다.
상기 유효 필름 패키지는 상기 베이스 필름과 동일한 가로폭을 갖는다.
상기 목적들 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
본 발명의 실시예들에 대한 설명에 앞서, 본 발명이 도출된 구체적인 기술배경을 더 살펴보기로 한다.
이하, 도 3 내지 도 6을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 3은 본 발명의 실시 예에 따른 유효 TCP(또는 COF)가 형성된 베이스 TCP(또는 COF)를 도시한 평면도이다. 여기서, 유효 TCP(또는 COF)(42)는 데이터 D-IC가 실장된 데이터 TCP, 또는 게이트 D-IC가 실장된 게이트 TCP에 해당한다.
도 3에 도시된 유효 TCP(또는 COF)(42)는 롤 타입으로 제공되는 베이스 TCP(또는 COF)(50)의 베이스 필름(52) 상에 형성된다. 베이스 필름(52)의 재질로는 통상 폴리이미드가 이용된다. 베이스 TCP(또는 COF)(50) 상에서 유효 TCP(또는 COF)(42)의 면적은 컷팅 라인(CL)으로 결정되며, 그 커팅 라인(CL)을 따라 베이스 TCP(또는 COF)(50)를 커팅하는 공정으로 유효 TCP(COF)(42)가 성형된다. 이러한 유효 TCP(또는 COF), 즉 컷팅 라인(CL)의 외곽에 위치하는 더미 영역에는 베이스 필름(52)을 반송시키고 반송 위치를 결정하기 위한 스프로켓 홀(Sproket Hole; 54)이 세로 방향을 따라 일렬로 형성된다.
유효 TCP(또는 COF)(42)에는 D-IC(44)가 실장되고, 그 D-IC(44)의 입력핀들과 각각 접속된 다수개의 입력 패드(IP)와, 출력핀들과 각각 접속된 다수개의 출력 패드(OP)가 형성된다. 그리고, 유효 TCP(또는 COF)(42)는 35mm 규격의 베이스 TCP(또는 COF)(50) 상에서 출력 패드(OP)가 형성될 수 있는 유효 면적을 증대시키기 위하여 가로 방향으로 돌출된 돌출부(46)를 구비한다. 이 경우, 돌출부(46)가 스프로켓 홀(54)을 간섭하지 않도록 스프로켓 홀들(54)의 간격을 증가시키거나, 적어도 하나의 스프로켓 홀(54)을 제거함으로써 스프로켓 홀들(54) 사이에 위치하게 한다. 돌출부(46)는 베이스 TCP(또는 COF)(50)의 에지부까지 신장시킴으로써, 베이스 TCP(또는 COF)(50)의 가로폭(35mm)이 유효 TCP(또는 COF)(42)의 출력 패드(OP)가 형성될 수 있는 영역의 유효 가로폭이 되게 한다. 이에 따라, 베이스 TCP(또는 COF)(50)의 가로폭을 증대시키기 않으면서도 유효 TCP(또는 COF)(42)의 출력 패드(OP)가 형성될 수 있는 유효 면적을 증가시킬 수 있게 된다. 이 결과, 유효 TCP(또는 COF)(42) 내에 형성될 수 있는 출력 패드들 수를 증가시킬 수 있게 된다.
그리고, 커팅 라인(CL)을 따라 성형된 데이터 TCP(또는 COF)(42)는 ACF를 통해 데이터 PCB 및 액정 표시 패널 사이에 부착된다. 이때, 데이터 TCP(또는 COF)(42)와 데이터 PCB와의 정렬을 위하여 데이터 TCP(또는 COF)(42) 내에는 입력 패드(IP)와 인접한 제1 얼라인마크(45)가 형성된다. 또한, 데이터 TCP(또는 COF)(42)와 액정 표시 패널과의 정렬을 위하여 데이터 TCP(또는 COF)(42) 내에는 출력 패드(OP)와 인접한 제2 얼라인마크(47)가 형성된다.
도 4 및 도 5는 본 발명의 다른 실시 예에 따른 유효 TCP(또는 COF)를 포함하는 베이스 TCP(또는 COF)를 각각 도시한 평면도이다. 여기서, 도 3과 중복되는 구성 요소들에 대한 자세한 설명은 생략하기로 한다.
도 4에 도시된 베이스 필름(72)의 스프로켓 홀들(74)은 컷팅 라인(CL)으로 정의된 유효 TCP(또는 COF)(42)의 외곽에 위치하는 더미 영역에서 가로 방향을 따라 일렬로 형성된다. 다시 말하여, 스프로켓 홀들(74)은 유효 TCP들(또는 COF)(42) 사이의 더미 영역에 가로 방향으로 형성된다. 이에 따라, 유효 TCP(또는 COF)(42)는 가로폭이 베이스 TCP(또는 COF)(50)의 가로폭(35mm)과 대등해지게 된다.
또한, 도 5에 도시된 바와 같이 베이스 필름(82)의 더미 영역에 형성되었던 스프로켓 홀들을 모두 제거하는 경에도 유효 TCP(또는 COF)(42)는 가로폭은 베이스 TCP(또는 COF)(80)의 가로폭(35mm)과 대등해지게 된다. 이 경우, 베이스 필름(80)은 롤링(Rolling) 방법으로 반송된다.
예를 들면, 베이스 TCP(또는 COF)(70, 80) 상에서 유효 TCP(또는 COF)(42)의 출력 패드(OP)가 형성될 수 있는 유효 면적은 도 4 및 도 5와 같이 가로 방향으로 베이스 TCP(또는 COF)(70, 80)의 에지부까지 신장된 돌출부(46)를 포함함으로써 증대된다. 이에 따라, 베이스 TCP(또는 COF)(70, 80)의 가로폭(35mm)이 유효 TCP(또는 COF)(42)의 출력 패드(OP)가 형성될 수 있는 영역의 유효 가로폭이 되게 한다. 또한, 점선과 같이 입력 패드(IP)가 형성되는 영역도 베이스 TCP(또는 COF)(70, 80)의 에지부까지 신장되는 경우 35mm의 유효 가로폭을 갖게 된다.
이 결과, 베이스 TCP(또는 COF)(70, 80)의 면적 증가없이도 유효 TCP(또는 COF)(42)의 출력 패드(OP)가 형성될 수 있는 유효 면적이 증대됨으로써 출력 채널을 증가시킬 수 있게 된다.
예를 들면, 유효 TCP(또는 COF)(42)에서 35mm의 유효 가로폭을 갖는 출력 패드 영역에는 적어도 50㎛ 정도의 간격을 갖는 624 내지 642개의 출력 패드(OP)를 형성할 수 있게 된다. 여기서, 50㎛ 정도의 간격을 갖는 출력 패드들(OP)은 미세 피치 제작 공정 및 어셈블리 공정으로 가능하다. 이에 따라, 기존과 같이 35mm 규격의 베이스 TCP(또는 COF)(50, 70, 80)을 이용하면서도 출력 채널이 증가하여 액정 표시 패널에 사용되는 유효 TCP(또는 COF)(42)의 사용 갯수를 절감할 수 있게 된다.
이러한 본 발명에 따른 유효 TCP(또는 COF)(42)가 도 6에 도시된 액정 표시 모듈(40)의 데이터 TCP(또는 COF)(42)로 적용되는 경우를 예로 들어 보면 다음과 같다.
도 6에 도시된 액정 표시 모듈의 액정 표시 패널(40)은 1024×768 크기의 XGA 해상도를 갖는 경우 한 화소당 R, G, B 서브 화소를 포함하는 것을 감안하여 총 3072개의 데이터 라인을 구비한다. 이러한 3072개의 데이터 라인들을 구동하기 위하여 도 4 내지 도 4에 도시된 624(642) 출력 채널의 데이터 D-IC(44)로 구동하는 경우 액정 표시 모듈(40)은 5개씩의 데이터 D-IC(44)와 데이터 TCP(또는 COF)(42)를 사용하면 충분하다. 이에 따라, 도 1과 같이 8개씩의 384 채널의 데이터 D-IC(2) 및 데이터 TCP(또는 COF)(12)를 이용하는 경우 보다 액정 표시 모듈의 제조 원가를 절감할 수 있게 된다. 특히, 624(642) 출력 채널을 갖는 데이터 TCP(또는 COF)(42)가 전술한 바와 같이 35mm 규격의 베이스 TCP(50, 70, 80)에서 성형됨에 따라 제조 원가를 더욱 절감할 수 있게 된다.
이러한 도 6에 있어서, 데이터 D-IC(44)는 데이터 TCP(또는 COF)(42)를 통해 액정 표시 패널(40)의 데이터 라인과 접속되고, 데이터 TCP(또는 COF)(42) 및 데이터 PCB(60)을 통해 타이밍 컨트롤러(미도시)와 접속된다. 이러한 데이터 D-IC(44)는 타이밍 컨트롤러(미도시)로부터의 디지털 화소 데이터를 아날로그 화소 신호로 변환하여 데이터 라인으로 공급한다.
게이트 D-IC(48)는 게이트 TCP(또는 COF)(49)를 통해 액정 표시 패널(40)의 게이트 라인과 접속되고, 게이트 TCP(또는 COF)(49) 및 게이트 PCB(62), 데이터 PCB(60)을 통해 타이밍 컨트롤러(미도시)와 접속된다.된다. 이러한 게이트 D-IC(10)는 타이밍 컨트롤러(미도시)의 제어에 따라 게이트 라인으로 해당 스캔 기간에서 박막 트랜지스터의 턴-온 전압을 공급하고, 나머지 기간에서는 박막 트랜지스터의 턴-오프 전압을 공급한다.
상술한 바와 같이, 본 발명에 따른 칩 실장형 필름 패키지, 즉 TCP(또는 COF)는 출력 패드가 형성되는 영역을 상대적으로 돌출시키거나, 스프로켓 홀들의 위치를 변경하게 된다. 이에 따라, 베이스 TCP(또는 COF)의 가로폭 증가없이도 유효 면적을 증가시킴으로써 TCP(또는 COF)의 출력 채널을 증가시킴으로써 액정 표시 모듈에 적용되는 TCP(또는 COF)의 수를 절감할 수 있게 된다. 따라서, 본 발명에 따른 TCP (또는 COF)는 제조 원가를 절감할 수 있을 뿐만 아니라 단위 공정당 생산성 및 품질을 향상시킬 수 있게 한다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.
도 1은 종래의 액정 표시 모듈의 배면 구조를 도시한 평면도.
도 2는 절단되기 이전의 데이터 TCP(또는 COF)를 도시한 평면도.
도 3은 본 발명의 제1 실시 예에 따른 TCP(또는 COF)를 도시한 평면도.
도 4는 본 발명의 제2 실시 예에 따른 TCP(또는 COF)를 도시한 평면도.
도 5는 본 발명의 제3 실시 예에 따른 TCP(또는 COF)를 도시한 평면도.
도 6은 본 발명의 실시 예에 따른 TCP(또는 COF)가 적용된 액정 표시 모듈의 배면 구조를 도시한 평면도.
< 도면의 주요 부분에 대한 부호의 설명 >
10, 40 : 액정 패널 12, 42 : 데이터 TCP(또는 COF)
14, 44 : 데이터 D-IC 16, 49 : 게이트 TCP(또는 COF)
18, 48 : 게이트 D-IC 20, 60 : 데이터 PCB
22, 62 : 게이트 PCB 30, 50, 70, 80 : 베이스 TCP
32, 52, 72, 82 : 베이스 필름 34, 54, 74: 스프로켓 홀
15, 45 : 제1 얼라인마크 17, 47 : 제2 얼라인마크
IP : 입력 패드 OP : 출력 패드
CL : 컷팅 라인

Claims (9)

  1. 베이스 필름과;
    구동 칩을 실장하고 상기 베이스 필름 상에서 컷팅 라인으로 정의된 유효 필름 패키지와;
    상기 구동 칩과 접속되어 상기 유효 필름 패키지의 입력 영역에 형성된 입력 패드들과;
    상기 구동 칩과 접속되어 상기 유효 필름 패키지의 출력 영역에 형성된 출력 패드들을 구비하고;
    상기 출력 영역은 상기 베이스 필름의 가로 방향으로 돌출된 돌출부를 더 구비하는 것을 특징으로 하는 칩 실장형 필름 패키지.
  2. 제 1 항에 있어서,
    상기 베이스 필름의 반송을 위하여 상기 유효 필름 패키지의 외곽에 위치하는 더미 영역에 형성된 스프로켓 홀들을 추가로 구비하는 것을 특징으로 하는 칩 실장형 필름 패키지.
  3. 제 2 항에 있어서,
    상기 스프로켓 홀들은
    상기 더미 영역에서 상기 베이스 필름의 세로 방향을 따라 배열된 것을 특징으로 하는 칩 실장형 필름 패키지.
  4. 제 3 항에 있어서,
    상기 돌출부는 상기 스프로켓 홀들 사이에 위치하는 것을 특징으로 하는 칩 실장형 필름 패키지.
  5. 제 2 항에 있어서,
    상기 스프로켓 홀들은
    상기 유효 필름 패키지들 사이의 더미 영역에서 상기 가로 방향을 따라 배열된 것을 특징으로 하는 칩 실장형 필름 패키지.
  6. 제 1 항에 있어서,
    상기 돌출부를 포함하는 출력 영역은 상기 베이스 필름과 동일한 가로폭을 갖는 것을 특징으로 하는 칩 실장형 필름 패키지.
  7. 제 1 항에 있어서,
    상기 입력 영역은 상기 출력 영역과 함께 상기 가로 방향으로 돌출된 돌출부를 더 구비하는 것을 특징으로 하는 칩 실장형 필름 패키지.
  8. 베이스 필름과;
    구동 칩을 실장하고 그 구동 칩과 접속된 입출력 패드들을 구비하여, 상기 베이스 필름 상에서 컷팅 라인으로 정의된 유효 필름 패키지와;
    상기 베이스 필름을 반송을 위하여 유효 필름 패키지들 사이의 상기 베이스 필름의 더미 영역에 상기 베이스 필름의 가로 방향을 따라 배열된 스프로켓 홀들을 구비하는 것을 특징으로 하는 칩 실장형 필름 패키지.
  9. 제 8 항에 있어서,
    상기 유효 필름 패키지는 상기 베이스 필름과 동일한 가로폭을 갖는 것을 특징으로 하는 칩 실장형 필름 패키지.
KR1020030099803A 2003-12-30 2003-12-30 칩 실장형 필름 패키지 KR101002346B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030099803A KR101002346B1 (ko) 2003-12-30 2003-12-30 칩 실장형 필름 패키지
US11/016,892 US7288832B2 (en) 2003-12-30 2004-12-21 Chip-mounted film package
CNB2004101009866A CN100335950C (zh) 2003-12-30 2004-12-30 安装有芯片的薄膜封装
US11/976,156 US8154120B2 (en) 2003-12-30 2007-10-22 Chip-mounted film package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030099803A KR101002346B1 (ko) 2003-12-30 2003-12-30 칩 실장형 필름 패키지

Publications (2)

Publication Number Publication Date
KR20050070363A true KR20050070363A (ko) 2005-07-07
KR101002346B1 KR101002346B1 (ko) 2010-12-20

Family

ID=34698718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030099803A KR101002346B1 (ko) 2003-12-30 2003-12-30 칩 실장형 필름 패키지

Country Status (3)

Country Link
US (2) US7288832B2 (ko)
KR (1) KR101002346B1 (ko)
CN (1) CN100335950C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150097849A (ko) * 2014-02-17 2015-08-27 삼성디스플레이 주식회사 테이프 패키지 및 이를 포함하는 표시 장치

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100108677A (ko) * 2009-03-30 2010-10-08 엘지디스플레이 주식회사 액정표시장치
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
KR102252380B1 (ko) 2014-04-24 2021-05-14 삼성전자주식회사 테이프 배선 기판, 반도체 패키지 및 상기 반도체 패키지를 포함한 디스플레이 장치
KR102304102B1 (ko) * 2015-01-14 2021-09-23 삼성디스플레이 주식회사 표시 장치
KR102653827B1 (ko) * 2016-06-09 2024-04-03 엘지이노텍 주식회사 연성인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
CN107544185B (zh) * 2017-09-25 2020-08-18 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
US11302614B2 (en) * 2019-08-23 2022-04-12 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Chip on film and display device
CN110797323A (zh) * 2019-11-08 2020-02-14 江苏上达电子有限公司 一种cof卷带及其制造方法
TWI748668B (zh) * 2020-09-29 2021-12-01 頎邦科技股份有限公司 軟性電路板之佈線結構

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2751450B2 (ja) * 1989-08-28 1998-05-18 セイコーエプソン株式会社 テープキャリアの実装構造及びその実装方法
JPH04243145A (ja) * 1991-01-17 1992-08-31 Sharp Corp Ｔａｂ用フィルム
JP2931477B2 (ja) * 1991-06-07 1999-08-09 シャープ株式会社 薄膜磁気ヘッド構造体およびその製造方法
JPH05173166A (ja) 1991-12-26 1993-07-13 Toshiba Corp 液晶表示装置
TW232065B (ko) * 1992-04-16 1994-10-11 Sharp Kk
JPH0653273A (ja) * 1992-07-29 1994-02-25 Nec Kansai Ltd Ｔａｂ式半導体装置とその特性検査装置
JP2980496B2 (ja) * 1993-11-10 1999-11-22 シャープ株式会社 フレキシブル配線板の端子構造
JP2852178B2 (ja) * 1993-12-28 1999-01-27 日本電気株式会社 フィルムキャリアテープ
JP3405657B2 (ja) * 1996-11-29 2003-05-12 シャープ株式会社 テープキャリアパッケージ及びそれを使った表示装置
JP3512655B2 (ja) * 1998-12-01 2004-03-31 シャープ株式会社 半導体装置およびその製造方法並びに該半導体装置の製造に使用される補強用テープ
US6320135B1 (en) * 1999-02-03 2001-11-20 Casio Computer Co., Ltd. Flexible wiring substrate and its manufacturing method
JP3558921B2 (ja) * 1999-05-14 2004-08-25 シャープ株式会社 テープキャリア並びにテープキャリア型半導体装置の製造方法
JP3523536B2 (ja) * 1999-08-06 2004-04-26 シャープ株式会社 半導体装置及びその製造方法、並びに液晶モジュール及びその搭載方法
KR100713637B1 (ko) * 2000-02-21 2007-05-02 엘지.필립스 엘시디 주식회사 테이프 캐리어 팩키지 필름
KR100324283B1 (ko) * 2000-02-23 2002-02-21 구본준, 론 위라하디락사 테이프 캐리어 패키지 및 그 제조방법
JP3767691B2 (ja) * 2002-02-27 2006-04-19 セイコーエプソン株式会社 配線基板及びテープ状配線基板の製造方法
US6919513B2 (en) * 2002-07-24 2005-07-19 Samsung Electronics Co., Ltd. Film carrier tape for semiconductor package and manufacturing method thereof
JP3638276B2 (ja) * 2002-12-24 2005-04-13 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープ
JP4109689B2 (ja) * 2004-09-29 2008-07-02 三井金属鉱業株式会社 Ｃｏｆ用フレキシブルプリント配線板の製造方法
JP2007067272A (ja) * 2005-09-01 2007-03-15 Nitto Denko Corp Ｔａｂ用テープキャリアおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150097849A (ko) * 2014-02-17 2015-08-27 삼성디스플레이 주식회사 테이프 패키지 및 이를 포함하는 표시 장치
US9398686B2 (en) 2014-02-17 2016-07-19 Samsung Display Co., Ltd. Tape package and display apparatus including the same

Also Published As

Publication number Publication date
US7288832B2 (en) 2007-10-30
US20050139963A1 (en) 2005-06-30
US20080067635A1 (en) 2008-03-20
CN100335950C (zh) 2007-09-05
US8154120B2 (en) 2012-04-10
KR101002346B1 (ko) 2010-12-20
CN1637487A (zh) 2005-07-13

Similar Documents

Publication Publication Date Title
US6756975B1 (en) Matrix type display apparatus, method of production thereof, and thermo-compression bonding head
US7463230B2 (en) Line on glass liquid crystal display and method of fabricating the same
US8154120B2 (en) Chip-mounted film package
US20080137016A1 (en) Fanout line structure and flat display device including fanout line structure
KR20100108677A (ko) 액정표시장치
KR20040105585A (ko) 표시 장치
KR100961268B1 (ko) 액정표시장치용 어레이 기판
KR100949496B1 (ko) 라인 온 글래스형 액정표시장치 및 그 제조방법
KR100825093B1 (ko) 액정 표시 장치
US20080018849A1 (en) Display element
JP4190998B2 (ja) 表示装置
KR20080002336A (ko) 액정표시장치
KR20040087452A (ko) 액정표시 모듈
KR100990315B1 (ko) 액정표시장치
JP2005300920A (ja) 表示装置及び液晶表示装置
KR20070048376A (ko) 액정표시장치
JP3575482B2 (ja) 表示装置
KR101060772B1 (ko) 라인 온 글래스형 액정표시장치
KR100912693B1 (ko) 액정표시장치
KR100381047B1 (ko) 접합부가 분할된 테이프 캐리어 패키지와 이를 이용한액정표시장치 및 액정표시장치의 미스얼라인 보정방법
KR100551439B1 (ko) 엘씨디 모듈
KR101002305B1 (ko) 칩 실장형 필름 패키지 및 그를 이용한 액정 표시 모듈
KR20070106261A (ko) 액정표시장치
KR20060004255A (ko) 연성필름 및 이를 갖는 표시장치
KR20060020174A (ko) 가요성 인쇄 회로 기판, 테이프 캐리어 패키지 및 이를포함하는 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 9