KR20040105585A

KR20040105585A - 표시 장치

Info

Publication number: KR20040105585A
Application number: KR1020040041107A
Authority: KR
Inventors: 이와나가히로후미; 노우미시게아끼; 모리시따히또시; 우에다히로시
Original assignee: 미쓰비시덴키 가부시키가이샤
Priority date: 2003-06-05
Filing date: 2004-06-05
Publication date: 2004-12-16
Also published as: US20070040981A1; US7760314B2; JP2004361722A; TW200428321A; US20070040980A1; US20040246427A1; US7880853B2; TWI251796B; KR100695641B1; JP4004994B2

Abstract

(과제) 테두리 영역이 좁고 표시 품질이 우수한 표시 장치를 제공하는 것.

(해결 수단) 본 발명에 관한 표시 장치는 유리 기판 (27) 을 갖는 표시 패널과 유리 기판 (27) 의 단가장자리를 따라 설치된 소스 드라이버 IC (101) 를 구비하는 표시 장치이다. 소스 드라이버 IC (101) 사이에는 FPC (21) 를 접속하고 있다. 소스 드라이버 IC (101) 의 기판 단측에는 전류가 흐르는 순서로 외측부터 GND 용 범프 (24d), 아날로그 전원용 범프 (23d), 디지털 전원용 범프 (25d), 정극성측의 계조 전압용 범프 (22d), 부극성측의 계조 전압용 범프 (26d) 가 형성되어 있다. 이 입력용 범프와 FPC (21) 는 유리 기판 위의 입력용 배선에 의해 접속되어 있다. 또한 로직 신호 (14,15) 는 소스 드라이버 IC (101) 의 단변 (104) 및 표시 영역측의 장변 (103) 을 따라 형성되어 있다.

Description

표시 장치{DISPLAY DEVICE}

본 발명은 표시 장치에 관한 것으로, 특히 상세하게는 기판 위에 박막 트랜지스터 (TFT) 구동용 IC 칩을 구비한 COG 실장 방식의 액정 표시 장치에 관한 것이다.

액정 표시 장치는 액정층이 사이에 끼여있는 2 장의 기판으로 이루어지는 액정 표시 패널과 그 액정 표시 패널의 이면측에 설치된 면상 광원 장치를 구비하고 있다. 액정 표시 패널은 통상 대향하는 유리로 이루어지는 2 장의 절연성 투명기판 사이에 액정 등의 표시 재료가 끼여짐과 동시에, 이 표시 재료에 선택적으로 전압이 인가되도록 구성된다. 일방의 기판은 박막 트랜지스터 (TFT) 등의 스위칭 소자 및 이것과 접속하는 화소 전극 등이 매트릭스 형상으로 형성된 박막 트랜지스터 어레이 기판 (이하, TFT 어레이 기판이라고 한다) 이다. 타방의 기판은 화소 전극에 대응하여 형성된 R, G, B 의 착색층 및 이 착색층 사이에 형성된 블랙 매트릭스 (BM) 를 구비한 컬러 필터 기판 (CF 기판) 이다.

TFT 어레이 기판에서는 이 스위칭 소자에 신호를 부여하기 위한 소스 배선 및 게이트 배선이 절연막을 통해 교차하고 있다. 화소 전극의 개수에 대응하여 소스 배선 및 게이트 배선이 각각 복수개 배치되어 있다. 화소 전극을 구동하기 위한 IC 칩을 직접 기판 위에 실장하는 COG 방식의 액정 표시 장치가 알려져 있다 (예컨대 특허 문헌 1, 특허 문헌 2, 특허 문헌 3). 이 구동용 IC 칩은 유리 기판의 표시 영역 외의 기판 단부에 이방성 도전막 (ACF) 을 통해 장착된다. 그리고 FPC 를 유리 기판의 단부에 접속하여 유리 기판 위에 형성된 배선을 통해 구동용 IC 에 전원이나 신호를 공급하고 있다.

이 COG 실장 방식의 구동용 IC 범프 배열에 대해 도 14 를 이용하여 설명한다. 도 14 는 구동용 IC 인 소스 드라이버 IC 주변의 구성을 나타내는 상면도이다. 유리 기판 (27) 의 단부 부근에는 드라이버 IC (101) 가 설치되어 있다. 이 드라이버 IC (101) 의 장변측에는 출력용 범프 (16) 가, 반대 장변측에는 입력용 범프가 형성되어 있다. 출력용 범프 (16) 는 유리 기판 위의 표시 영역 (34) 측에 형성되고, 입력용 범프는 기판의 단부측에 형성되어 있다. 입력용범프에는 GND 용 범프 (1), 아날로그 전원용 범프 (2), 디지털 전원용 범프 (3), 정극성측의 계조 전압용 범프 (4), 부극성측의 계조 전압용 범프 (5) 가 있다. 이 드라이버 IC (101) 가 유리 기판 위의 표시 영역 외에 복수 배치되고, 각각의 드라이버 IC (101) 에 대응하여 기판 단부에 FPC (21; Flexible Printed Circuit) 이 접속되어 있다. 그리고, 드라이버 IC (101) 의 측부에는 캐스케이드 배선이 형성되고, 복수의 드라이버 IC 가 순차적으로 접속되어 있다. 그러나, 이러한 구성에서는 이하에 나타내는 바와 같은 문제점이 있었다.

드라이버 IC (101) 의 입력용 범프와 유리 기판 위의 배선 사이의 ACF 접속의 편차에 의해 저항값이 높아질 우려가 있다. 또한 드라이버 IC 위에는 다수의 접속용 범프를 형성해야 하기 때문에, 범프의 배치에는 제약이 있어 범프 간의 피치를 자유롭게 넓힐 수 없다. 따라서, 드라이버 IC (101) 의 입력용 범프의 피치에 대해 FPC (21) 의 신호의 피치가 커지고, FPC (21) 에서 드라이버 IC (101) 까지의 배선이 가늘어져 배선저항값이 커진다. 이러한 범프와 FPC 사이의 저항값의 증가에 의해 드라이버 IC (101) 가 정상적으로 동작하지 않거나 원하는 전압이 출력되지 않을 우려가 있다. 따라서, 드라이버 IC 의 동작에 문제가 생겨 표시 품질이 저하될 가능성이 있다. 또한 COG 실장 방식에서는 테두리 사이즈가 커진다는 문제가 있었다.

[특허 문헌 1]

일본 공개 특허 공보 2000-347206 호

[특허 문헌 2]

일본 공개 특허 공보 2000-81635 호

[특허 문헌 3]

일본 공개 특허 공보 2001-42282 호

이렇게 종래의 COG 실장 방식의 액정 표시 장치에서는 유리 기판 위에 FPC 에서 드라이버 IC 까지의 배선을 실시하는 경우, 테두리 사이즈가 커져 표시 품질이 저하된다는 문제점도 있었다.

본 발명은 이러한 문제점을 해결하기 위해 이루어진 것으로, 테두리 사이즈를 작게 할 수 있고, 표시 품질이 우수한 표시 장치를 제공하는 것을 목적으로 한다.

도 1 은 액정 표시 패널의 구성을 나타내는 상면도이다.

도 2 는 본 발명의 실시 형태 1 에 관한 액정 표시 장치의 액정 표시 패널 단부의 구성을 나타내는 평면도이다.

도 3 은 본 발명의 실시 형태 1 에 관한 액정 표시 장치의 소스 드라이버 IC 의 구성을 나타내는 평면도이다.

도 4 는 본 발명의 실시 형태 1 에 관한 액정 표시 장치의 소스 드라이버 IC 에 형성된 GND 용 범프의 구성을 나타내는 평면도이다.

도 5 는 본 실시 형태 1 에 관한 액정 표시 장치의 소스 드라이버 IC 에 형성된 계조 전압용 범프의 구성을 나타내는 평면도이다.

도 6 은 본 실시 형태 1 에 관한 액정 표시 장치의 소스 드라이버 IC 에 형성된 계조 전압용 범프의 다른 구성을 나타내는 평면도이다.

도 7 은 본 발명의 실시 형태 1 에 관한 액정 표시 장치의 소스 드라이버 IC 에 형성된 입력용 범프 주변의 구성을 나타내는 평면도이다.

도 8 은 본 발명의 실시 형태 1 에 관한 액정 표시 장치의 소스 드라이버 IC 에 형성된 로직 신호용 범프 주변의 구성을 나타내는 평면도이다.

도 9 는 본 발명의 실시 형태 1 에 관한 액정 표시 장치의 소스 드라이버 IC에 형성된 로직 신호용 범프 주변의 다른 구성을 나타내는 평면도이다.

도 10 은 본 발명의 실시 형태 2 에 관한 액정 표시 장치의 소스 드라이버 IC 에 형성된 입력용 범프 주변의 구성을 나타내는 평면도이다.

도 11 은 본 발명의 실시 형태 3 에 관한 액정 표시 장치의 소스 드라이버 IC 에 형성된 입력용 범프 주변의 구성을 나타내는 평면도이다.

도 12 는 본 발명의 실시 형태 4 에 관한 액정 표시 장치의 액정 표시 패널 단부의 구성을 나타내는 평면도이다.

도 13 은 본 발명의 실시 형태 4 에 관한 액정 표시 장치의 소스 드라이버 IC 에 형성된 입력용 범프 주변의 구성을 나타내는 평면도이다.

도 14 는 종래의 액정 표시 장치의 소스 드라이버 IC 에 형성된 입력용 범프 주변의 구성을 나타내는 평면도이다.

* 도면의 주요부분에 대한 부호의 설명 *

1: GND 용 범프 2: 아날로그 전원용 범프

3 디지털 전원용 범프 4: 정극성측의 계조 전압용 범프

5: 부극성측의 계조 전압용 범프 6: 아날로그 전원용 범프

7: GND 용 범프 8: 디지털 전원용 범프

9: 정극성측의 계조 전압용 범프 10: 부극성측의 계조 전압용 범프

11: 디지털 전원용 범프 12: 아날로그 전원용 범프

13: GND 용 범프 14: 디지털 신호용 범프

15: 디지털 신호용 범프 16: 출력용 범프

17: 제어 신호선 18: 화상 데이터 신호선

19: 화상 데이터 신호선 20: 클록 신호선

21: FPC 22: 정극성측의 계조 전압

23: 아날로그 전압 24: GND

25: 디지털 전원 26: 부계조측의 계조 전압

27: 유리 기판 33: 액정 표시 패널

34: 표시 영역 35: 테두리 영역

36: 제어 회로부 50: 범프

51: 범프 60: 캐스케이드 배선

61: 입력용 배선 101: 소스 드라이버 IC

111: 게이트 드라이버 IC

본 발명에 관한 표시 장치는 절연성 기판 (예컨대 본 실시 형태에서의 유리 기판 (27)) 을 갖는 표시 패널 (예컨대 본 실시 형태에서의 액정 표시 패널 (33)) 과, 상기 절연성 기판 위의 표시 영역의 주변에 배치되어 상기 표시 패널에 신호를 출력하는 구동 회로 (예컨대 본 실시 형태에서의 소스 드라이버 IC (101) 와, 상기 구동 회로에 형성된 복수의 범프 (예컨대 본 실시 형태에서의 GND 용 범프 (1), 아날로그 전원용 범프 (2), 디지털 전원용 범프 (3), 정극성측의 계조 전압용 범프 (4), 부극성측의 계조 전압용 범프 (5)) 와, 상기 절연성 기판 위에 형성되어 상기 범프와 접속되는 복수의 배선 (예컨대 본 실시 형태에서의 입력용 배선 (61)) 을 구비하고, 상기 구동 회로에 있어서 상기 입력용 범프 중 인접하는 2 개 이상이 전기적으로 접속되고, 상기 전기적으로 접속된 입력용 범프가 1 개의 상기 입력용 배선과 이방성 도전막을 통해 접속되어 있다. 그럼으로써, 배선과 범프의 접속 저항을 저감할 수 있다.

상기 기술한 표시 장치에서 상기 복수의 구동 회로가 상기 절연성 기판의 단연을 따라 배치되고, 상기 전기적으로 접속된 2 개 이상의 입력용 범프가 상기 단가장자리 (端緣) 와 대략 평행하게 형성되어 있는 것이 바람직하다. 그럼으로써, 유리 기판 위의 입력용 배선을 굵게 할 수 있고, 배선 저항을 저감할 수 있다.

또는 상기 기술한 표시 장치에서 상기 복수의 구동 회로가 상기 절연성 기판의 단연을 따라 배치되고, 상기 전기적으로 접속된 2 이상의 입력용 범프가 상기 단가장자리와 대략 수직으로 형성될 수도 있다. 그럼으로써, 구동 회로의 사이즈를 크게 하지 않고 접속 저항을 저감할 수 있다.

본 발명에 관한 표시 장치는 절연성 기판 (예컨대 본 실시 형태에서의 유리 기판 (27)) 을 갖는 표시 패널 (예컨대 본 실시 형태에서의 액정 표시 패널 (33)) 과, 상기 절연성 기판의 단부에 상기 절연성 기판의 단가장자리를 따라 간격을 두고 배치되어 상기 표시 패널에 표시 신호를 출력하는 복수의 구동 회로 (예컨대 본 실시 형태에서의 소스 드라이버 IC (101)) 와, 상기 복수의 구동 회로 사이에 배치되도록 상기 절연성 기판의 단부에 장착되고, 상기 복수의 구동 회로에 신호 또는 전원을 공급하기 위한 외부 배선을 복수 갖는 배선부 (예컨대 본 실시 형태에서의 FPC (21)) 와, 상기 절연성 기판 위에 형성되어 상기 복수의 외부 배선과 대응하는 배선에 접속되는 복수의 입력용 배선 (예컨대 본 실시 형태에서의 입력용 배선(61)) 을 구비하고 있다. 그럼으로써 테두리 영역을 좁게 할 수 있다.

상기 기술한 표시 장치에서 상기 복수의 입력용 배선 중, 가장 큰 전류가 흐르는 입력용 배선에 대응하는 상기 외부 배선이 상기 배선부의 가장 외측에 형성되는 것이 바람직하다. 그럼으로써 출력 에러를 저감할 수 있다.

본 발명에 관한 표시 장치는 상기 기술한 표시 장치에서, 상기 구동 회로는 상기 절연성 기판의 단가장자리측에 당해 단가장자리를 따라 형성되고, 상기 복수의 입력용 배선과 대응하여 접속되는 복수의 입력용 범프를 더 구비하고, 상기 복수의 입력용 배선 중, 가장 큰 전류가 흐르는 입력용 배선에 대응하는 상기 입력용 범프가 상기 구동 회로의 가장 외측에 형성되어 있다. 그럼으로써, 배선 길이에 의한 표시 품질의 저하를 방지할 수 있다.

상기 기술한 표시 장치에서 상기 입력용 범프가 GND 용 범프 (예컨대 본 실시 형태에서의 GND 용 범프 (1,7,13)), 전원용 범프 (예컨대 본 실시 형태에서의 아날로그 전원용 범프 (2,6,12) 또는 디지털 전원용 범프 (3,8,11)) 및 계조 전압용 범프 (예컨대 본 실시 형태에서의 정극성측의 계조 전압용 범프 (4,9) 또는 부극성측의 계조 전압용 범프 (5,10)) 를 갖고, 상기 GND 용 범프 및 상기 전원용 범프를 하나의 블록으로 하여 상기 구동 회로의 측부측과 중앙에 각각 형성하고, 상기 각각의 블록 사이에 계조 전압용 범프가 배치되어 있는 것이 바람직하다. 그럼으로써, 제조 비용을 저감할 수 있다.

상기 GND 용 범프 및 상기 전원용 범프가 다른 블록의 상기 GND 용 범프 및 상기 전원용 범프와 상기 구동 회로 내에서 각각 전기적으로 접속된 상기 기술한표시 장치에서는 외부로부터의 GND 입력 및 전원 입력을 어느 하나의 블록에 입력함으로써 IC 동작이 가능하여 GND 및 전원의 배선수를 줄일 수 있다.

상기 기술한 표시 장치에 있어서 상기 GND 용 범프 및 상기 전원 전압용 범프의 각각이 전기적으로 접속된 2 열의 범프를 갖도록 해도 된다. 그럼으로써 접속 저항을 저감할 수 있다.

상기 기술한 표시 장치에서 상기 배선부를 상기 구동 회로 사이에 하나 간격으로 배치하고, 당해 배선부가 양측의 당해 구동 회로에 신호 및 배선을 공급해도 된다. 그럼으로써 배선부의 접속 부위를 적게 할 수 있다.

본 발명에 관한 표시 장치는 절연성 기판 (예컨대 본 실시 형태에서의 유리 기판 (27)) 을 갖는 표시 패널 (예컨대 본 실시 형태에서의 액정 표시 패널 (33)) 과, 상기 절연성 기판의 단가장자리부를 따라 간격을 두고 배치되어 상기 표시 패널에 신호를 출력하는 복수의 구동 회로 (예컨대 본 실시 형태에서의 소스 드라이버 IC (101)) 와, 상기 절연성 기판 위에 형성되어 인접하는 상기 구동 회로를 접속하는 캐스케이드 배선 (예컨대 본 실시 형태에서의 캐스케이드 배선 (60)) 과, 상기 구동 회로에 형성되어 상기 복수의 캐스케이드 배선과 접속되는 복수의 캐스케이드 배선용 범프 예컨대 본 실시 형태에서의 디지털 신호용 범프 (14,15) 를 구비한 표시 장치로서, 상기 복수의 캐스케이드 배선용 범프가 표시 영역측의 변 및 옆의 구동 회로측의 변을 따라 형성되어 있다. 그럼으로써 소스 드라이버 IC 의 범프 면적을 크게 할 수 있다.

상기 기술한 표시 장치에서 상기 캐스케이드 배선이 클록 신호선 (예컨대 본실시 형태에서의 클록 신호선 (20)) 과 복수의 화상 데이터 신호선 (예컨대 본 실시 형태에서의 화상 데이터 신호선 (18,19)) 을 구비하고, 상기 복수의 화상 데이터 신호선 사이에 상기 클록 신호선이 배치되어 있는 것이 바람직하다. 그럼으로써, 클록 신호와 복수의 화상 데이터 신호의 거리 차이를 작게 할 수 있어 화상 데이터의 도입 미스를 적게 할 수 있다.

상기 표시 장치에 있어서, 상기 구동 회로의 표시 영역측의 변을 따라 형성되어 상기 표시 패널에 신호를 출력하는 출력용 범프를 더 구비하고, 상기 출력용 범프 또는 캐스케이드 배선용 범프를 지그재그 배치 (千鳥配置) 로 해도 된다. 그럼으로써 범프를 형성하는 면적을 넓힐 수 있다.

발명의 실시 형태

발명의 실시 형태 1

본 발명의 실시 형태에 대해 이하에 도면을 참조하여 설명한다. 이하의 설명에서는 본 발명의 바람직한 실시 형태를 나타내는 것으로서, 본 발명의 범위가 이하의 실시 형태에 한정되는 것은 아니다. 이하의 설명에 있어서, 동일한 부호가 붙여진 것은 실질적으로 동일한 내용을 나타낸다.

먼저 도 1 을 이용하여 액정 표시 장치의 액정 표시 패널 (33) 의 구성을 설명한다. 도 1 은 COG 실장 방식의 액정 표시 장치에서의 액정 표시 패널의 구성을 나타내는 상면도이다. 도 1 에 나타내는 바와 같이 액정 표시 패널 (33) 은 매트릭스 형상으로 배치된 복수의 화소로 구성되는 표시 영역 (34) 과, 그 외측에 테두리 영역 (35) 을 갖고 있다. 또한, 액정 표시 패널 (33) 은 어레이 회로가 형성된 어레이 기판과 그 대향 기판을 갖고, 그 2 개의 기판 사이에 액정이 봉입되어 있다. 액티브 매트릭스 타입의 액정 표시 패널은 각 화소가 표시 신호의 입출력을 제어하는 스위칭 소자를 구비하고 있다. 전형적인 스위칭 소자는 TFT (Thin Film Transistor) 이다.

컬러 액정 표시 장치는 대향 기판 위에 RGB 의 컬러 필터층을 갖고 있다. 액정 표시 패널 (33) 의 표시 영역 내의 각 화소는 RGB 중 어느 하나의 색을 표시한다. 물론, 흑백 디스플레이에서는 흑과 백 중 어느 하나를 표시한다. 어레이 기판 위의 표시 영역 내에는 복수의 소스 배선과 게이트 배선이 매트릭스 형상으로 배치되어 있다. 소스 배선과 게이트 배선은 서로 대략 직각으로 겹쳐지도록 배치되고, 교차점 근방에 TFT 가 배치된다. 액정 표시 패널의 테두리 영역 (35) 에는 복수의 직사각형의 소스 드라이버 IC (101) 가 기판의 한 변을 따라 일렬로 설치되어 있다. 소스 드라이버 IC (101) 가 설치되어 있는 변과 직교하는 변의 기판 단부에는 복수의 게이트 드라이버 IC (111) 가 동일하게 일렬로 설치되어 있다. 소스 드라이버 IC (101) 가 설치되어 있는 열과 게이트 드라이버 IC (111) 가 설치되어 있는 열은 수직으로 되어 있다. 이 소스 드라이버 IC (101) 가 설치되어 있는 기판의 1 변을 기판의 단가장자리라 한다.

이 액정 표시 패널 (33) 의 이면측에는 광원, 도광판 및 광학 시트 등을 구비하는 면상 광원 장치가 배치된다. 액정 표시 패널 (33) 은 TFT 어레이 기판과 CF 기판과 2 장의 기판에 사이에 끼여있는 액정층을 구비한다. TFT 어레이 기판의 표시 영역 (34) 에는 액정층을 구동하기 위한 스위칭 소자가 매트릭스 형상으로 형성되어 있다. 또한 이 스위칭 소자에 신호를 공급하기 위한 복수의 게이트 배선 및 복수의 소스 배선이 서로 직교하도록 형성되어 있다. 소스 드라이버 IC (101) 및 게이트 드라이버 IC (111) 는 이방성 도전막 (ACF) 을 통해 유리 기판 위에 장착되어 있다.

각 드라이버 IC 의 하면에는 유리 기판 위에 형성된 배선의 단자와 접속하기 위해 입력용 범프가 형성되어 있다. 이 입력용 범프와 배선 단자가 이방성 도전막을 통해 전기적으로 접속되어 있다. 제어 회로부 (36) 로부터 FPC 및 유리 기판 위의 배선을 통해 게이트 드라이버 IC (111) 및 소스 드라이버 IC (101) 에 화상 데이터 신호, 클록 신호나 IC 구동용 전원 등이 공급된다. 각 드라이버 IC 로부터의 신호가 게이트 배선 및 소스 배선에 공급되어 스위칭 소자가 구동하고, 화소 전극에 전압이 인가되어 액정층이 구동하여 원하는 화상이 표시된다.

본 실시 형태에 관한 액정 표시 장치의 소스 드라이버 IC 의 구성에 대해 도 2 내지 도 9 를 이용하여 설명한다. 1 은 GND 용 범프, 2 는 아날로그 전원용 범프, 3 은 디지털 전원용 범프, 4 는 정극성측의 계조 전압용 범프, 5 는 부극성측의 계조 전압용 범프, 6 은 아날로그 전원용 범프, 7 은 GND 용 범프, 8 은 디지털 전원용 범프, 9 는 정극성측의 계조 전압용 범프, 10 은 부극성측의 계조 전압용 범프, 11 은 디지털 전원용 범프, 12 는 아날로그 전원용 범프, 13 은 GND 용 범프, 14 는 디지털 신호용 범프, 15 는 디지털 신호용 범프, 16 은 출력용 범프이다. 이들은 소스 드라이버 IC (101) 위에 형성되어 있다. 17 은 제어 신호선, 18 은 화상 데이터 신호선, 19 는 화상 데이터 신호선, 20 은 클록 신호선이다. 이들은 소스 드라이버 IC (101a) 와 옆의 소스 드라이버 IC (101b) 사이에서 캐스케이드 접속되어 있는 로직 신호이다. 22 는 정극성측의 계조 전압, 23 은 아날로그 전압, 24 는 GND, 25 는 디지털 전원, 26 은 부계조측의 계조 전압이다. 이들은 FPC (21) 위와 소스 드라이버 IC (101) 사이의 배선이다. 60 은 캐스케이드 배선, 61 은 입력용 배선이고, 이들은 유리 기판 위에 금속막 또는 ITO 등의 투명 도전막을 패터닝하여 형성되어 있다.

도 2 는 액정 표시 패널 (33) 의 소스 드라이버 IC (101) 가 설치되어 있는 기판 단부의 구성을 나타내는 평면도이다. 본 실시 형태에 관한 소스 드라이버 IC (101) 는 도 2 에 나타내는 바와 같이 테두리 영역 (35) 위에 기판의 단가장자리를 따라 설치되어 있다. 또 소스 드라이버 IC (101) 가 설치되어 있는 테두리 영역을 기판 단부라고 칭한다. 직사각형의 소스 드라이버 IC (101a) 의 장변 (102) 과 기판 단가장자리가 평행하게 되어 있다. 반대측의 장변 (103) 은 표시 영역 (34) 과 대략 평행하게 되어 있다. 장변 (102) 을 기판 단측의 장변 (102) 으로 하고, 장변 (103) 을 표시 영역측의 장변 (103) 으로 한다. 이 소스 드라이버 IC (101a) 의 단변 (104) 측에는 간격을 두고 소스 드라이버 IC (101b) 가 설치되어 있다. 이들 소스 드라이버 IC (101) 는 기판의 1 변을 따라 일렬로 간격을 두고 연속적으로 복수 배치되어 있다. 유리 기판 위의 소스 드라이버 IC 사이의 간격에는 캐스케이드 접속용 로직 신호용 캐스케이드 배선 (60) 을 형성하여 각 소스 드라이버 IC (101) 를 캐스케이드 접속하고 있다. 인접하는 소스 드라이버 IC (101a) 와 소스 드라이버 IC (101b) 사이에는 외부의제어 회로부 (36) 로부터 신호나 전원을 공급하기 위한 FPC (21) 를 기판 단측으로부터 장착하고 있다. 그럼으로써, 테두리 영역을 좁게 할 수 있다. 또, FPC (21) 에는 소스 드라이버 IC (101) 를 구동하기 위한 GND 배선, 디지털 전원용 배선, 아날로그 전원용 배선, 정극성측의 계조 전압용 배선, 부극성측의 계조 전압용 배선의 5 종류가 형성되어 있다. 이 5 종류의 FPC 의 배선은 입력용 배선 (61) 의 대응하는 배선에 각각 접속된다. FPC (21) 로부터의 신호나 전원 전압은 유리 기판 위에 형성된 입력용 배선 (61) 을 통해 소스 드라이버 IC (101) 에 공급된다. 이 입력용 배선 (61) 및 캐스케이드 배선 (60) 에는 각각 복수개의 배선이 유리 기판 위에 형성되어 있다.

이들 유리 기판 위의 캐스케이드 배선 (60) 과 입력용 배선 (61) 의 배선 저항값에 표시 품질 열화의 영향을 저감하기 위해 배선 길이를 짧고 배선 폭을 굵게 하는 것이 바람직하다. 소스 드라이버 IC (101) 의 기판 단측의 하면에는 FPC 로부터의 신호나 전원을 입력하기 위한 입력용 범프가 형성되어 있다. 소스 드라이버 IC (101) 의 표시 영역측에는 소스 배선에 신호를 출력하기 위한 출력용 범프가 형성되어 있다. 이들 입력용 범프는 ACF 를 통해 유리 기판 위의 입력용 배선 (61) 의 단자와 대응하여 접속된다. 출력용 범프는 표시 영역에 형성되어 있는 소스 배선과 각각 대응하여 접속된다. 상기 기술한 바와 같이 소스 드라이버 IC 사이에 FPC (21) 를 접속한 경우, 배선 길이가 길어지기 때문에 유리 기판 위의 배선 폭을 굵게 하여 배선 저항을 저감할 필요가 있다. 이 구성에 대해 도 3 을 이용하여 설명한다.

먼저, 소스 드라이버 IC (101) 의 범프 배열에 대해 설명한다. 도 3 은 본 실시 형태에서의 액정 표시 장치의 소스 드라이버 IC 의 범프 배열을 나타내는 평면도이다. 도 3 에 나타내는 바와 같이 소스 드라이버 IC (101) 의 기판 단측의 장변 (102) 을 따라 2 열로 GND 용 범프 (1,7,13) 와 아날로그 전원용 범프 (2,6,12) 와 디지털 전원용 범프 (3,8,11) 와 정극성측의 계조 전압용 범프 (4,9) 와 부극성측의 계조 전압용 범프 (5,10) 가 형성되어 있다. 이들 입력용 범프에 의해, FPC 로부터의 신호 등이 입력된다. GND 용 범프 (1), GND 용 범프 (7) 및 GND 용 범프 (13) 는 소스 드라이버 IC 내부에서 전기적으로 접속되어 있다. 마찬가지로 아날로그 전원용 범프 (2), 아날로그 전원용 범프 (6) 및 아날로그 전원용 범프 (12) 그리고 디지털 전원용 범프 (3), 디지털 전원용 범프 (8) 및 디지털 전원용 범프 (11) 도 소스 드라이버 IC 내부에서 전기적으로 접속되어 있다. 이들의 접속에는 낮은 저항의 배선이 사용되고 있다. GND 용 범프 (1), 아날로그 전원용 범프 (2) 및 디지털 전원용 범프 (3) 로 하나의 블록을 형성하고, 이 블록은 소스 드라이버 IC (101) 의 좌측에 설치되어 있다. 마찬가지로 GND 용 범프 (7), 아날로그 전원용 범프 (6) 및 디지털 전원용 범프 (8) 로 하나의 블록을 형성하고, 이 블록은 소스 드라이버 IC (101) 의 중앙에 설치되어 있다. 또한 GND 용 범프 (13), 아날로그 전원용 범프 (12) 및 디지털 전원용 범프 (11) 로 하나의 블록을 형성하고, 이 블록은 소스 드라이버 IC (101) 의 우측에 설치되어 있다. 그리고, 각 블록 사이에는 정극성측의 계조 전압용 범프 (4) 와 부극성측의 계조 전압용 범프 (5) 또는 정극성측의 계조 전압용 범프 (9) 와 부극성측의 계조 전압용 범프 (10) 가 형성되어 있다. 이렇게 하나의 소스 드라이버 IC (101) 에는 5 종류의 입력용 범프가 형성되어 있다.

소스 드라이버 IC (101) 의 표시 영역측의 모서리 주변에는 디지털 신호용 범프 (14) 및 디지털 신호용 범프 (15) 가 형성되어 있다. 디지털 신호용 범프 (14,15) 에는 화상 데이터, 소스 드라이버 IC 를 제어하는 제어 신호 및 기준 클록이 전송된다. 디지털 신호용 범프 (14,15) 는 캐스케이드 접속용 범프이고, 쌍방향의 기능을 갖고 있다. 즉, 디지털 신호용 범프 (15) 가 디지털 신호를 입력한 경우에는 디지털 신호용 범프 (14) 가 다음 소스 드라이버 IC 로의 출력 신호가 된다. 반대로 디지털 신호용 범프 (14) 가 디지털 신호를 입력한 경우에는 디지털 신호용 범프 (15) 가 다음 소스 드라이버 IC 로의 출력 신호가 된다. 여기서는 디지털 신호를 디지털 신호용 범프 (14) 에 입력하여 디지털 신호용 범프 (15) 로부터 출력하고 있다. 이 접속이 인접하는 소스 드라이버 IC 사이에서 연속하여 행해지고, 캐스케이드 접속되어 있다. 따라서, 디지털 신호용 범프 (14) 가 상류측이 되고, 디지털 신호용 범프 (15) 가 하류측이 된다. 디지털 신호용 범프 (14,15) 는 표시 영역측의 장변 (103) 및 인접하는 구동 회로측의 단변 (104) 을 따라 각각 복수개 형성되어 있다.

소스 드라이버 IC (101) 의 표시 영역측의 장변 (103) 측에는 출력용 범프 (16) 가 형성되어 있다. 출력용 범프 (16) 는 디지털 신호용 범프 (14) 와 디지털 신호용 범프 (15) 사이에 장변 (103) 을 따라 복수개 형성되어 있다. 이 출력용 범프 (16) 는 각각의 소스 배선과 접속되어 액정 표시 패널 (33) 의 TFT 에서의 화소 전압을 출력한다. 또 도면에서 정극성측의 계조 전압용 범프 (4,9) 및 부극성측의 계조 전압용 범프 (5,10) 는 하나밖에 형성되어 있지 않지만, 소스 드라이버 IC (101) 의 계조를 결정하고 있는 외부로부터 입력되는 전압 m 개 (m 은 2 이상의 정수) 중 m/2 개를 정극성측의 전압으로 하고, 다른 m/2 개를 부극성측의 전압으로 하고 있기 때문에, 실제로는 정극성측과 부극성측의 범프가 각각 m/2 개 형성되어 있다. 물론 그 배선도 m/2 개 형성되어 있다. 또한 m/2 개의 입력용 범프의 각각이 기판 단측과 그 내측에 2 열로 형성되어 있다. 또한 출력용 범프 (16), 디지털 신호용 범프 (15) 및 디지털 신호용 범프 (14) 도 동일하게 소스 배선수에 대응하도록 복수개 형성되어 있다. 소스 드라이버 IC (101) 는 디지털 전원용 범프 및 아날로그 전원용 범프로부터 입력된 전원 전압에 의해 구동되고, 클록 신호, 화상 데이터 및 제어 신호 등의 디지털 신호와 계조 전압에 기초하여 화소 표시 신호를 액정 표시 패널에 출력한다.

이들 범프의 구성에 대해 도 4 를 이용하여 상세히 설명한다. 도 4 는 GND 용 범프 (1) 의 구성을 나타내는 평면도이다. GND 용 범프 (1) 는 다수의 범프 (50a,50b) 에 의해 형성되어 있다. GND 용 범프 (1) 는 기판 단측의 범프 (50b) 의 열과 범프 (50b) 보다 내측에 형성된 범프 (50a) 의 열의 2 열의 범프로 이루어지고, 각각의 열은 소스 드라이버 IC (101) 의 장변 (102) 과 평행하게 되어 있다. 따라서, 표시 영역측의 범프 (50a) 의 열과 기판 단측의 범프 (50b) 의 열은 기판 단가장자리와 평행하게 형성되어 있다. 범프 (50a) 와 범프 (50b) 부분에서는 각각 금 등의 도전성 재료가 노출되어 있고, 그 주변을 절연성 재료로덮고 있다. 이 범프의 형성에는 도전성 재료를 패터닝한 후, 절연성 재료를 도포, 노광, 현상하여 홀을 형성하고, 도금 처리하는 등의 통상의 제조 방법이 이용된다. 범프 (50a) 및 범프 (50b) 는 모두 낮은 저항의 도전성 재료로 접속되어 있고, 모든 범프 (50a) 및 범프 (50b) 가 동 전위로 되어 있다. 범프 (50a,50b) 는 소스 드라이버 IC (101) 에 형성되고, 이방성 도전막 (ACF) 을 통해 유리 기판 위의 배선과 접속된다.

유리 위의 배선 폭이나 배선 길이는 배선 저항값에 영향을 미치기 때문에, 될 수 있는 한 배선 폭을 넓게 하는 것이 바람직하다. 특히 배선이 금속보다 전기적 특성이 열등한 ITO 등의 투명 도전막으로 형성되는 경우, 배선 저항의 열화가 현저히 나타난다. 본 실시 형태에 나타낸 바와 같이 기판 단을 따라 범프 (50b) 를 다수개 형성함으로써, 배선 폭을 범프 (50b) 의 열의 길이까지 넓힐 수 있어 배선 폭을 넓게 하는 것이 가능해진다. 또한, 범프 (50a 및 50b) 는 제조 상의 이유로 도전성 재료의 노출 면적을 크게 하고자 하는 경우, 노출면의 균일성이 열화되어 노출면의 표면이 요철로 될 우려가 있다. 따라서, ACF 와 범프의 접속 저항이 높아질 우려가 있다. 또한 ACF 는 통상 수지 필름 중에 도전성 입자를 혼합하여 구성되어 있다. ACF 내의 입자 분포에 편차가 있는 경우라도 동 전위의 다수의 범프를 형성하여 ACF 와 접속함으로써, 접속 저항의 열화를 방지할 수 있다. 1 개의 배선과 접속되는 범프를 복수개 형성하여 ACF 와의 접촉점의 개수를 증가시킴으로써, 특정한 범프와 접속 불량이 있는 경우라도 다른 범프와의 접속에 의해 접속 저항의 저감을 방지할 수 있다. 인접하는 2 개 이상의 범프를 소스 드라이버 IC (101) 내부에서 동 전위로 하여 1 개의 배선과 접속함으로써 저항값을 저감할 수 있고, 저항의 열화에 수반되는 표시 불량의 발생을 방지할 수 있다.

다른 GND 용 범프 (7,13) 도 동일하게 복수의 범프로 구성되어 있다. 또한 아날로그 전원용 범프 (2,6,12) 와 디지털 전원용 범프 (3,8,11) 도 동일하게 복수의 범프로 구성되어 있기 때문에, 동일한 효과를 얻을 수 있다. 물론 1 개의 배선과 접속되는 범프의 개수는 각각 다를 수도 있고, 배선의 굵기에 대응하도록 범프열의 길이를 조정할 수 있다.

또한, 정극성측의 계조 전압용 범프 (4) 의 구성에 대해 도 5 를 이용하여 설명한다. 계조 전압에서는 전원이나 GND 에 비해 흐르는 전류가 적어지므로 상기 GND 용 범프, 아날로그 전원용 범프 및 디지털 전원용 범프보다 범프수를 적게 해도 표시 품질에 영향이 적다. 따라서, 본 실시 형태에서는 계조 전압용 범프 (4) 를 2 열로 구성하고 있고, 2 개의 범프가 전기적으로 접속되어 있다. 도 5 에 나타내는 바와 같이 기판 단측에 범프 (50b) 가 형성되어 있고, 범프 (50b) 와 나란히 기판의 내측 (표시 영역측) 에 범프 (50a) 가 형성되어 있다. 그 옆의 범프 (50a,50b) 는 전기적으로 접속되어 있다. 이 범프 (50a) 및 범프 (50b) 가 1 세트의 범프가 되어 정극성측의 계조 전압의 하나에 접속된다. 그 옆에는 범프 (51a) 및 범프 (51b) 가 형성되어 있고, 이들도 전기적으로 접속되어 있다. 옆의 범프 (51a) 와 범프 (51b) 가 동일하게 1 세트의 범프로 되어 상이한 계조 전압에 접속된다. 범프 (52a) 및 범프 (52b) 에 대해서도 동일하다.범프 (50a,51a,52a) 는 기판 단을 따라 일렬로 형성되어 있다. 동일하게 범프 (50b,51b,52b) 도 기판 단을 따라 일렬로 형성되어 있다. 이렇게 2 열로 나열된 범프 중, 2 개를 1 세트의 범프로 하여 각각의 계조 전압과 접속하고 있다. 따라서, 범프 (50a,51a,52a) 는 각각 절연되어 있다.

범프 (50a,50b) 는 소스 드라이버 IC (101) 에 형성되고, 이방성 도전막 (ACF) 을 통해 유리 기판 위에 형성되어 있는 정계조 전압의 1 개의 배선에 접속된다. 따라서, 실제의 소스 드라이버 IC (101) 에서의 정극성측의 계조 전압용 범프 (4) 에는 범프가 정계조 전압에 대응하도록 형성되기 때문에, 1 열의 범프의 개수는 m/2 개가 되고, 기판 단을 따라 2 열로 형성된다. 즉, 범프는 정계조 전압에 대응하여 m/2 세트 형성되어 있고, 이들이 2 열로 되어 있으므로 전부 m 개의 범프가 형성되게 된다. 그리고, 동 전위인 2 개의 범프를 기판 단과 수직 방향에 형성하고 있다. 종방향에 복수의 범프를 형성함으로써, 소스 드라이버 IC (101) 의 외형을 크게 하지 않고, 1 개의 배선과 접속되는 범프수를 증가시킬 수 있다. 따라서, 접속 저항값을 저감할 수 있게 된다.

이 정극성측의 계조 전압용 범프 (4) 와 동일하게 부극성측의 계조 전압용 범프 (5), 정극성측의 계조 전압용 범프 (9) 및 부극성측의 계조 전압용 범프 (10) 에 대해서도 동일하게 1 열의 범프를 m/2 개로 하여, 이 범프의 열을 기판 단과 수직하게 2 열 형성하고 있다. 그리고, 기판 단측과 내측의 2 개의 범프를 1 세트의 동 전위의 범프로 하여 유리 기판 위의 1 배선의 입력 단자와 접속하고 있다. 그럼으로써 동일한 효과를 얻을 수 있다. 물론 소스 드라이버 IC (101) 에 국한되지 않고 게이트 드라이버 IC (111) 의 범프나 출력용 범프 (16), 디지털 신호용 범프를 도 4 나 도 5 에 나타내는 구성으로 해도 동일한 효과를 얻을 수 있다.

또, 도 5 에서는 종방향으로 2 개의 범프를 형성하였으나, 배선 저항값을 저감할 필요가 있는 경우에는 도 6 에 나타내는 바와 같이 횡방향 (기판 단가장자리와 평행 방향) 에 동 전위의 2 개의 범프를 형성해도 된다. 이 경우, 기판 단을 따라 1 열로 m 개의 범프가 형성된다. 그리고, 인접하는 2 개의 범프 (예컨대 범프 (50a) 와 범프 (50b)) 가 1 세트로서 전기적으로 접속되고, m/2 세트의 동 전위의 범프가 형성된다. 동 전위의 1 세트의 범프가 유리 기판 위의 각각의 계조 전압과 ACF 를 통해 접속된다. 이러한 구성으로도 범프를 복수개 형성하는 것에 의한 효과를 얻을 수 있다. 또한 도 6 에 나타내는 바와 같이 기판 단을 따라 1 조의 범프를 구성한 경우에는 유리 기판 상의 배선을 굵게 할 수 있다. 따라서, 배선 저항값을 저감할 수 있어 표시 품질을 향상시킬 수 있다.

다음에 상기 기술한 소스 드라이버 IC (101) 가 실장된 유리 기판 (27) 의 기판 단에 FPC (21) 가 접속된 구성에 대해 도 7 을 이용하여 설명한다. 도 7 은 유리 기판 위의 소스 드라이버 IC (101) 와 FPC (21) 의 구성을 나타내는 평면도이다. 소스 드라이버 IC (101a) 와 옆의 소스 드라이버 IC (101b) 사이에 FPC (21) 가 접속되어 있다. FPC (21) 는 소스 드라이버 IC 사이의 기판 단가장자리로부터 접속되고, 소스 드라이버 IC (101) 의 표시 영역측의 장변 (103) 보다 기판 단측에 배치된다. 실장상의 문제로 FPC (21) 와 유리 기판은 일정한 길이 이상의 거리에서 접속해야 하기 때문에, 기판의 테두리를 좁게 하는 것이 제한된다. 본 실시 형태에 나타내는 바와 같이 소스 드라이버 IC (101) 사이에 FPC (21) 를 배치함으로써, 소스 드라이버 IC (101) 와 FPC 를 대향시켜 소스 드라이버 IC (101) 의 기판 단의 장변보다 외측에 FPC (21) 를 배치시킨 경우보다 FPC 를 유리 기판 (27) 의 내측에 형성할 수 있어 테두리 영역을 좁게 할 수 있다.

소스 드라이버 IC (101) 는 도 3 에 나타낸 것과 동일한 구성을 하고 있다. 소스 드라이버 IC (101a,101b) 와 FPC (21a) 사이의 구성 및 접속에 대해 설명한다. 또 소스 드라이버 IC (101a) 와 옆의 소스 드라이버 IC (101b) 사이에 설치된 FPC 를 FPC (21a) 로 하고, 소스 드라이버 IC (101b) 와 또 옆의 소스 드라이버 IC (101c) 사이에 설치된 FPC (21) 를 FPC (21b) 로 한다. 이들 FPC (21a,21b) 그리고 소스 드라이버 IC (101a,101b,101c) 는 동일한 구성이고, 동일하게 접속되기 때문에 FPC (21b) 주변의 구성에 대해서는 설명을 생략한다. 이 소스 드라이버 IC (101) 와 FPC (21) 가 기판 단을 따라 반복하여 장착되어 있다. FPC (21) 는 제어 회로부 (36) 로부터의 전원이나 신호를 공급하기 위한 외부 배선이 복수개 형성되어 있다. 이 외부 배선에는 GND, 아날로그 전원, 디지털 전원, 정극성측의 계조 전압, 부극성측의 계조 전압이 있다. 또한 FPC (21) 의 선단 부근에는 FPC 위의 배선과 유리 기판 위의 입력용 배선을 접속하기 위한 GND 용 단자 (24c), 아날로그 전원용 단자 (23c), 정극성측의 계조 전압용 단자 (22c), 부극성측의 계조 전압용 단자 (26c) 및 디지털 전원용 단자 (25c) 가 형성되어 있다. 유리 기판 위에는 기판 단가장자리와 평행하게 단자로부터 입력용 범프까지의 입력용 배선인 GND (24d), 아날로그 전원 (23d), 디지털 전원 (25d), 정극성측의 계조 전압 (22d) 및 부극성측의 계조 전압 (26d) 이 형성되어 있다. 이 입력용 배선은 FPC 의 측부 (기판 단가장자리와 직교하고 있는 측변) 를 가로질러 각각에 대응하는 입력용 범프와 접속된다. 예컨대 아날로그 전원용 단자 (23c) 는 유리 기판 위의 아날로그 전원 (23d) 을 통해 소스 드라이버 IC (101b) 에 형성되어 있는 아날로그 전원용 범프 (22b) 와 접속된다. 또한 GND (24d), 디지털 전원 (25d), 정극성측의 계조 전압 (22d) 및 부극성측의 계조 전압 (26d) 에 대해서도 동일하게 접속되어 있다.

본 실시 형태에서는 FPC (21a) 의 디지털 전원용 단자 (25c), 아날로그 전원용 단자 (23c) 및 GND 용 단자 (24c) 는 FPC (21a) 의 우측에 설치된 소스 드라이버 IC (101b) 의 좌측의 블록에 있는 디지털 전원용 범프 (3b), 아날로그 전원용 범프 (2b) 및 GND 용 범프 (1b) 에 각각 접속되어 있다. 한편, FPC (21a) 의 정극성측의 계조 전압용 단자 (22c) 및 부극성측의 계조 전압용 단자 (26c) 는 FPC (21a) 의 좌측에 설치된 소스 드라이버 IC (101a) 의 정극성측의 계조 전압용 범프 (9a) 및 부극성측의 계조 전압용 단자 (10a) 에 각각 접속되어 있다. 이렇게 1 부위의 FPC (21a) 로부터 양측의 소스 드라이버 IC (101a) 및 소스 드라이버 IC (101b) 의 쌍방에 신호 또는 전원을 공급하고 있다. 이러한 구성을 반복함으로써, 기판 단부에 형성된 모든 소스 드라이버 IC (101) 에 전원 및 신호를 공급하고 있다.

FPC (21) 를 소스 드라이버 IC 사이에 배치한 경우, 유리 기판 위의 배선이 기판 단과 평행하게 형성된다. 따라서, 테두리 영역을 작게 하기 위해서는 소스 드라이버 IC (101) 의 외측에 형성되어 있는 배선의 굵기나 개수에 제한이 생긴다. 본 실시 형태와 같이 1 부위의 FPC (21a) 로부터의 배선을 좌우 양측의 소스 드라이버 IC (101a) 와 소스 드라이버 IC (101b) 의 입력용 범프와 접속하여 신호 또는 전원을 공급함으로써, 테두리 영역을 넓히지 않고 배선을 형성할 수 있는 공간의 폭을 넓힐 수 있다. 그럼으로써, 소스 드라이버 IC 사이에 FPC 를 접속한 경우일지라도 배선을 굵게 할 수 있어 배선 저항의 열화로 인한 표시 품질의 저하를 억제할 수 있다.

통상 GND 와 전원 계통인 디지털 전원 및 아날로그 전원에 흐르는 전류는 신호 계통인 계조 전압보다 커진다. 따라서, 배선 저항의 열화로 인한 표시 품질의 저하를 억제하기 위해서는 GND (24d), 디지털 전원 (25d) 및 아날로그 전원 (23d) 의 배선을 굵게 하거나 짧게 하는 것이 바람직하다. 한편, 계조 전압은 흐르는 전류가 작기 때문에 GND 와 전원 계통보다 배선은 가늘더라도 표시 품질에 대한 영향이 작다. GND 와 전원 계통의 배선을 굵게 하기 위해 GND, 디지털 전원 및 아날로그 전원은 우측의 소스 드라이버 IC (101b) 와 접속시키고, 개수는 많지만 배선을 작게 하더라도 영향이 작은 계조 전압은 좌측의 소스 드라이버 IC (101a) 의 계조 전압용 범프 (9a,10a) 와 접속시키고 있다. 이렇게 개수가 많은 계조 전압과 GND, 아날로그 전원, 디지털 전원을 좌우의 소스 드라이버 IC (101) 에 나누어 접속함으로써, 유리 기판 위의 GND, 아날로그 전원, 디지털 전원의 배선을 굵게 할 수 있어 배선 저항의 열화로 인한 표시 품질의 저하를 방지할 수 있다.

배선에 흐르는 전류는 통상 GND 가 가장 크고, 아날로그 전원, 디지털 전원의 순서로 되며, 아날로그 전원과 디지털 전원에 흐르는 전류의 합이 GND 에 흐르는 전류와 대략 같은 정도가 된다. 본 실시 형태에서는 FPC (21a) 의 우측에는 외측부터 GND 용 단자 (24c), 아날로그 전원용 단자 (23c), 디지털 전원용 단자 (25c) 의 순서로 형성되어 있다. 한편 소스 드라이버 IC (101b) 에서 기판 단측의 장변 (102) 의 좌측에는 외측부터 GND 용 범프 (1a), 아날로그 전원용 범프 (2a), 디지털 전원용 범프 (3a) 의 순서로 범프를 형성하고 있다. 이 배치에 의해 흐르는 전류가 큰 순서로 유리 기판 위의 배선 길이를 짧게 할 수 있고 배선 저항값이 작아져 전압 강하를 억제할 수 있게 된다. 따라서, 소스 드라이버 IC 의 출력 에러를 없앨 수 있다.

또한 배선의 굵기에 따라 입력용 범프의 사이즈를 변경할 수도 있다. 즉, 가장 큰 전류가 흐르는 GND 에는 도 4 에서 나타낸 범프 (50a) 의 열의 길이가 길어지도록 범프 (50a) 의 개수를 조정한다. 다음으로 큰 전류가 흐르는 아날로그 전원에서는 GND 의 범프의 열보다 짧아지도록 범프의 개수를 적게 한다. 그 다음으로 큰 전류가 흐르는 디지털 전원에서는 범프를 수를 더욱 적게 한다. 이렇게 흐르는 전류에 따라 배선을 굵게 하여 그 굵기에 맞춰 범프의 사이즈를 크게 하기 위해 범프의 개수를 조정함으로써, 실장 공간을 넓히지 않고 배선 저항을 저감할 수 있다. 또한, 1 개의 배선과 접속되는 입력용 범프 수를 증가시킴으로써, 접속 저항을 저감할 수 있다. 그럼으로써, 표시 품질이 우수하고, 테두리 영역이 좁은 액정 표시 장치를 제공할 수 있다.

소스 드라이버 IC (101a) 로부터 소스 드라이버 IC (101b) 사이에서 캐스케이드 접속되는 로직 신호 (17,18,19) 는 표시 영역측의 장변 및 소스 드라이버 IC 측의 단변에 형성되어 있다. 또 소스 드라이버 IC (101b) 와 소스 드라이버 IC (101c) 사이의 로직 신호도 동일한 구성을 하고 있으므로 도시 및 설명을 생략한다. 이 캐스케이드 접속되어 있는 로직 신호의 구성에 대해 도 8 을 이용하여 설명한다. 본 실시 형태에 관한 소스 드라이버 IC (101a) 에 있어서 표시 영역측의 우측의 모서리부 주변에는 디지털 신호용 범프 (15a) 가 형성되어 있다. 화상 데이터 신호선 (18,19) 및 제어 신호선 (17) 은 액정 표시 패널의 색 수에 대응하여 각각 복수개 형성되어 있다. 동일하게 소스 드라이버 IC (101b) 에 있어서 표시 영역측의 좌측의 모서리부 주변에는 디지털 신호용 범프 (14b) 가 형성되어 있다. 이 디지털 신호용 범프 (15a) 에는 표시 영역측의 장변 (103) 및 단변 (104) 을 따라 범프가 복수개 형성되어 있다. 동일하게 디지털 신호용 범프 (14b) 에도 표시 영역측의 장변 (103) 및 단변 (104) 을 따라 범프가 복수개 형성되어 있다. 디지털 신호용 범프 (15a) 와 디지털 신호용 범프 (14b) 의 복수의 범프는 대칭적으로 형성되고, 화상 데이터 신호선 (18,19), 제어 신호선 (17) 및 클록 신호선 (20) 에 의해 각각의 범프가 대응하도록 접속되어 있다.

상류의 소스 드라이버 IC (예컨대 소스 드라이버 IC (101a)) 로부터 하류의 소스 드라이버 IC (예컨대 소스 드라이버 IC (101b)) 가 로직 신호에 의해 순서대로 캐스케이드 접속되어 간다. 이 캐스케이드 접속되는 로직 신호는 종래 기판 단측의 장변 (102) 을 따라 형성되어 있었으므로, 입력용 범프의 사이즈에 제한이생길 우려가 있었다. 따라서, 소스 드라이버 IC 사이즈를 크게 하지 않으면 범프에 접속하는 배선 폭이 좁아져 저항이 열화될 우려가 있다. 또한 로직 신호가 기판 단측의 장변 (102) 에 형성되어 있는 경우, 소스 드라이버 IC 사이에 FPC (21) 를 접속하고자 하면 입력용 범프가 로직 신호용 범프보다 소스 드라이버 IC 의 중앙측이 되고, 입력용 범프에 접속되는 유리 기판 위의 배선 길이가 길어진다. 본 실시 형태와 같은 디지털 신호용 범프 (14) 와 디지털 신호용 범프 (15) 의 각각을 표시 영역측의 장변 (103) 및 단변 (104) 의 2 변을 따라 형성함으로써, 소스 드라이버 IC 의 범프를 형성하는 면적을 넓힐 수 있어 배선 저항을 저감할 수 있다. 또한 디지털 신호용 범프 (14) 의 각각을 지그재그 배치로 해도 된다. 그럼으로써, 소스 드라이버 IC 사이즈를 크게 하지 않고 범프 사이즈를 크게 할 수 있다. 마찬가지로 디지털 신호용 범프 (16), 출력용 범프도 각각 지그재그 배치로 해도 된다.

도 9 에서 소스 드라이버 IC (101a) 의 표시 영역측의 장변 (103) 에 형성되어 있는 로직 신호용 범프 (15a) 에는 제어 신호선 (17) 및 화상 데이터 신호선 (18) 이 접속되어 있다. 한편, 소스 드라이버 IC (101a) 의 단변 (104) 측에는 화상 데이터 신호선 (19) 및 클록 신호선 (20) 이 형성되어 있다. 화상 데이터 신호선 (18 과 19) 은 색수에 따라 전부 n 개 (n 은 2 이상의 정수) 형성되어 있다. 화상 데이터 신호선 (18) 이 n/2 개, 화상 데이터 신호선 (19) 이 n/2 개 형성되어 있다. 이러한 구성에서는 n 개의 화상 데이터 신호선의 각각과 클록 신호선의 거리에 차이가 생긴다. 각 화상 데이터 신호와 클록 신호의 거리에차이가 생기면 화상 데이터 신호의 배선 저항값에 의한 지연 및 파형 변형에 의해 화상 데이터의 도입 미스가 발생될 우려가 있다.

이 경우, 도 8 에 나타내는 바와 같이 n/2 개의 화상 데이터 신호선 (18) 및 n/2 개의 화상 데이터 신호선 (19) 의 중간에 클록 신호선 (20) 을 배치함으로써, 각 화상 데이터 신호와 클록 신호의 거리의 차이를 작게 할 수 있다. 도 8 에서는 소스 드라이버 IC (101a) 의 장변 (103) 측 (표시 영역측) 에 형성되어 있는 디지털 신호용 범프 (15a) 는 제어 신호선 (17) 및 화상 데이터 신호선 (18) 을 통해 소스 드라이버 IC (101b) 의 장변 (103) 측 (표시 영역측) 에 형성되어 있는 디지털 신호용 범프 (14b) 와 접속되어 있다. 마찬가지로 소스 드라이버 IC (101a) 의 단변 (104) 측에 형성되어 있는 디지털 신호용 범프 (15a) 는 클록 신호선 (20) 및 화상 데이터 신호선 (19) 을 통해 단변 (104) 측에 형성되어 있는 소스 드라이버 IC (101b) 의 디지털 신호용 범프 (14b) 와 접속되어 있다. 또 이 소스 드라이버 IC (101) 의 옆의 소스 드라이버 IC 측을 측부측으로 한다. 그리고 화상 데이터 신호선 (19) 과 화상 데이터 신호선 (18) 의 중간에 클록 신호선 (20) 이 형성된다. 이렇게 총 화상 데이터 신호선의 중간에 클록 신호선을 배치함으로써, 유리 기판 위의 배선 저항값에 의한 지연 및 파형 변형에 의해 데이터의 도입 미스를 저감할 수 있다. 또한 저속인 제어 신호를 화상 데이터 신호의 외측에서 전송함으로써, 클록 신호와 화상 데이터 신호의 유리 배선 저항값의 차이를 작게 할 수 있어 셋업 및 홀드 타임의 마진을 확보하기가 쉬워진다. 이렇게 클록 신호선 (20) 을 화상 데이터 신호선 (18) 과 화상 데이터 신호선 (19) 사이에배치함으로써, 표시 품질이 우수한 액정 표시 장치를 제공할 수 있다.

본 발명의 실시 형태 2

본 실시 형태에 대해 도 10 을 이용하여 설명한다. 도 10 은 액정 표시 장치의 소스 드라이버 IC 에 형성된 입력용 범프 주변의 구성을 나타내는 평면도이다. 본 실시 형태는 실시 형태 1 에 비해 FPC (21) 와 입력용 범프 사이의 구성이 다른 것이며, 실시 형태 1 과 동일한 구성에 대해서는 설명을 생략한다.

본 실시 형태에서는 FPC (21) 에서 GND 용 단자 (24c) 및 아날로그 전원용 단자 (23c) 를 우측의 소스 드라이버 IC (101b) 에 접속시키고, 디지털 전원용 단자 (25c), 정극성측의 계조 전압용 단자 (22c) 및 부극성측의 계조 전압용 단자 (26c) 를 좌측의 소스 드라이버 IC (101a) 와 접속시키고 있다. 디지털 전원용 단자 (25c) 를 FPC (21) 의 좌측에 설치함으로써, 테두리 영역을 크게 하지 않고 GND (24d) 와 아날로그 전원 (23d) 의 배선 폭을 넓힐 수 있다. 통상 아날로그 전원 (23d) 과 디지털 전원 (25d) 에 흐르는 전류의 합은 GND (24d) 에 흐르는 전류와 같은 정도가 되므로, 아날로그 전원 (23d) 에 비해 디지털 전원 (25d) 에 흐르는 전류가 극단적으로 작은 경우, 소스 드라이버 IC (101) 에 흐르는 전류 중에서 GND (24d) 와 아날로그 전원 (23d) 에 흐르는 전류가 지배적이 된다. 따라서, GND (24d) 와 아날로그 전원 (23d) 의 배선 폭을 굵게 하는 것이 바람직하다. FPC (21) 의 좌측에 디지털 전원용 단자 (25c) 를 설치하여 좌측의 소스 드라이버 IC (101a) 와 접속하고 있다. 한편 FPC (21a) 의 우측에는 GND 용 단자 (24c) 와 아날로그 전원용 단자 (23c) 의 2 개만 형성하여 우측의 소스 드라이버 IC(101b) 와 접속시키고 있다. 그럼으로써, FPC (21a) 의 우측의 측부에 형성되어 있는 입력용 배선이 GND (24d) 와 아날로그 전원 (23d) 의 2 종류로만 되어 실시 형태 1 에 비해 디지털 전원 (25d) 분만큼 GND (24d) 와 아날로그 전원 (23d) 의 배선을 굵게 할 수 있다.

또한 본 실시 형태에서는 FPC (21) 의 우측의 측부에 있어서 GND 용 단자 (24c) 를 가장 외측에 배치하고 그 내측에 아날로그 전원용 단자 (23c) 를 배치하고 있다. 소스 드라이버 IC (101b) 의 기판 단측에서는 가장 좌측에 GND 용 범프 (1b) 를 배치하고 그 옆에 아날로그 전원용 범프 (2b) 를 배치하고 있다. 그럼으로써 가장 큰 전류가 흐르는 GND (24d) 의 배선 길이를 아날로그 전원 (23d) 보다 짧게 할 수 있어 배선 저항의 열화를 방지할 수 있다. FPC (21) 의 좌측 (소스 드라이버 IC (101a) 측) 의 측부에서도 디지털 전원용 단자 (25c), 정극성측의 계조 전압용 단자 (22e) 및 부극성측의 계조 전압용 단자 (26c) 중, 디지털 전원용 단자 (25c) 를 가장 외측에 설치하고 있다. 또한 소스 드라이버 IC (101a) 의 우측에서도 디지털 전원용 범프 (11a), 정극성측의 계조 전압용 범프 (9a) 및 부극성측의 계조 전압용 단자 (10a) 중, 디지털 전원용 범프 (11a) 를 가장 우측에 형성하고 있다. 그럼으로써, 디지털 전원 (25d) 의 배선 길이를 계조 전압보다 짧게 할 수 있다. 소스 드라이버 IC (101) 의 기판 단측에서 GND 및 전원의 입력용 범프를 계조 전압의 입력용 범프보다 외측에 형성함으로써 배선 저항의 열화로 인한 표시 품질의 저하를 방지할 수 있다.

이렇게 본 실시 형태에서는 GND 용 단자 (24c) 를 FPC (21) 의 측부의 가장외측에 배치하고 GND 용 범프 (1) 를 소스 드라이버 IC (101b) 의 측부의 가장 외측에 배치함으로써, 단자와 범프 사이의 거리를 근접시킬 수 있어 유리 기판 위의 배선 길이를 짧게 할 수 있다. 그럼으로써, FPC (21) 를 소스 드라이버 IC 사이에 배치한 경우로서, 배선 저항의 열화로 인한 표시 품질의 저하 및 출력 에러를 방지할 수 있다. 가장 큰 전류가 흐르는 단자를 FPC (21) 의 외측에 설치하고, 그 단자와 접속되는 입력용 범프와 대향시키도록 소스 드라이버 IC 위에 배치시킴으로써, 배선 저항에 의한 표시 품질의 열화를 방지할 수 있다. 또한, FPC (21) 의 측부에서 아날로그용 전원 단자 (23c) 를 GND 용 단자 (24c) 의 내측의 옆에 배치하고, 소스 드라이버 IC 위에서도 아날로그 전원용 범프 (2b) 를 GND 용 범프 (1b) 내측의 옆에 설치하고 있다. 그럼으로써, GND (24d) 의 다음으로 전류가 큰 아날로그 전원 (23d) 에 대해서도 배선 길이를 짧게 할 수 있어 배선 저항을 저감할 수 있다.

발명의 실시 형태 3

본 실시 형태에 대해 도 11 을 이용하여 설명한다. 도 11 은 액정 표시 장치의 소스 드라이버 IC 에 형성된 입력용 범프 주변의 구성을 나타내는 평면도이다. 본 실시 형태는 실시 형태 1 에 비해 FPC (21) 와 입력용 범프 사이의 구성이 다른 것이며, 실시 형태 1 과 동일한 구성에 대해서는 설명을 생략한다.

본 실시 형태에서는 하나의 소스 드라이버 IC 사이에 하나 간격으로 FPC (21) 를 실장하여 소스 드라이버 IC 2 개에 대해 FPC (21) 의 1 개를 접속한다. 이 FPC (21a) 에 의해 좌우 양방의 소스 드라이버 IC (101a) 및 소스 드라이버 IC(101b) 를 동작시키기 위한 신호 및 전원을 모두 공급하고 있다. 즉, FPC (21) 의 좌측의 측부에는 소스 드라이버 IC (101a) 와 접속하기 위한 단자를 설치하고, 유리 기판 위의 입력용 배선을 통해 소스 드라이버 IC (101a) 의 각각의 입력용 범프와 접속하고 있다. 소스 드라이버 IC (101a) 에서는 입력용 범프의 우측의 블록이 사용된다. FPC (21) 의 우측 측부에는 소스 드라이버 IC (101b) 와 접속하기 위한 단자를 설치하고, 유리 기판 위의 배선을 통해 소스 드라이버 IC (101b) 의 각각의 입력용 범프와 접속하고 있다. 소스 드라이버 IC (101b) 에서는 입력용 범프의 좌측의 블록이 사용된다. 유리 기판 위에는 GND (24), 아날로그 전원 (23), 디지털 전원 (25), 부극성측의 계조 전압 (26) 및 정극성측의 계조 전압 (22) 의 입력용 배선이 FPC 의 양방의 측부에 형성되어 있다. 이 구성에서는 소스 드라이버 IC (101) 의 대략 절반 수의 FPC (21) 가 접속된다. 이러한 구성에 의해 FPC (21) 의 접속 부위의 개수를 절반으로 할 수 있어 부품 점수를 적게 할 수 있고, 접속하기 위한 FPC 실장 시간을 단축할 수 있다. 그럼으로써, 제조 비용을 저감할 수 있다.

FPC 좌측의 측부에는 외측부터 순서대로 GND 용 단자 (24c), 아날로그 전원용 단자 (23c), 디지털 전원용 단자 (25c) 가 설치되어 있다. 이 순서는 전류가 많이 흐르는 순서와 동일하게 되어 있어 GND (24d), 아날로그 전원 (23d), 디지털 전원 (25d) 의 순서로 배선 길이를 짧게 할 수 있다. 또한 내측에는 부극성측의 계조 전압용 단자 (26c) 및 정극성측의 계조 전압용 단자 (22c) 가 설치되어 있다. 이렇게 GND 및 전원 계통의 단자를 계조 신호 계통의 단자 외측에 설치함으로써 배선 저항의 열화로 인한 전압 강하를 최대한 억제할 수 있다.

발명의 실시 형태 4

본 실시 형태에서는 도 12 에 나타내는 바와 같이 소스 드라이버 IC (101) 와 대향하여 소스 드라이버 IC (101) 가 설치되어 있는 부위의 기판 단측에 FPC (21) 를 장착하고 있다. 이 경우, 각각의 소스 드라이버 IC (101) 에 대응하여 FPC (21) 가 장착되어 있기 때문에, 소스 드라이버 IC (101) 의 개수와 FPC (21) 의 접속 부위의 개수가 동일한 개수가 된다. 그리고, 소스 드라이버 IC (101) 의 기판 단가장자리측의 유리 기판 위에 FPC (21) 가 장착되어 있다. 이 소스 드라이버 IC (101) 는 도 3 에서 나타낸 범프 배열을 갖는 소스 드라이버 IC (101) 가 사용되고, ACF 를 통해 유리 기판 (27) 과 접속하고 있다.

이 입력용 범프 주변의 구성에 대해 도 13 을 이용하여 설명한다. 도 13 은 액정 표시 장치의 소스 드라이버 IC 에 형성된 입력용 범프 주변의 구성을 나타내는 평면도이다. 본 실시 형태에서는 FPC (21) 는 소스 드라이버 IC (101) 의 장변 방향의 중앙 부근에 접속되어 있다. FPC (21) 와 GND (24b), 아날로그 전원 (23b) 및 디지털 전원 (25b) 과의 접속에는 소스 드라이버 IC (101) 의 입력용 범프에 있어서 중앙의 블록 (GND 용 범프 (7a), 아날로그 전원용 범프 (6a), 디지털 전원용 범프 (8a)) 이 사용된다. 계조 전압에는 중앙의 블록의 양 옆에 배치되어 있는 정극성측의 계조 전압용 범프 (9) 와 부극성측의 계조 전압용 범프 (5) 가 사용된다. FPC (21) 에는 좌측부터 정극성측의 계조 전압용 단자 (22a), 아날로그 전압용 단자 (23a), GND 용 단자 (24a), 디지털 전원용 단자(25a), 부극성측의 계조 전압용 단자 (26a) 의 순서로 설치되어 있다. 그리고, FPC (21) 의 중앙에는 GND 용 단자 (24a) 가 설치되어 있다. 소스 드라이버 IC (101) 의 장변 (102) 의 중앙에는 이 GND 용 단자 (24a) 와 GND (24b) 를 통해 접속되는 GND 용 범프 (7a) 가 형성되어 있다. GND 용 범프 (7a) 와 GND 용 단자 (24a) 가 위치 정렬되어 있다. 그럼으로써, GND (24b) 의 배선이 기판 단과 수직이 되어 다른 배선에 비해 배선 길이를 짧게 할 수 있다. 동일하게 디지털 전원 및 아날로그 전원의 배선도 계조 전압의 배선보다 짧게 할 수 있다. 그럼으로써 배선 저항의 열화로 인한 표시 품질의 저하를 방지할 수 있다. 이렇게 소스 드라이버 IC 의 장변 중앙에 가장 큰 전류가 흐르는 배선의 범프를 형성하고, 이 범프와 대향하도록 FPC (21) 의 단자를 중앙에 설치함으로써, 배선 저항으로 인한 표시 품질의 저하를 방지할 수 있다.

이렇게 본 발명에 관한 소스 드라이버 IC 를 사용함으로써, FPC 를 소스 드라이버 IC 사이에 배치하는 것 및 소스 드라이버 IC 와 대향시켜 배치하는 것이 모두 가능해진다. 이러한 범프 배열을 갖는 소스 드라이버 IC 를 사용함으로써, 유리 기판 위에서의 소스 드라이버 IC, 입력용 배선 및 FPC (21) 의 구성에 대해 실장 공간에 제약이 있는 경우일지라도 저항값을 저감할 수 있는 구성으로 할 수 있게 된다. 예컨대 복수의 소스 드라이버 IC (101) 를 등간격으로 실장하는 것도 쉽게 실시할 수 있고, 소스 드라이버 IC 사이에서의 로직 신호의 저항의 균일화를 도모할 수 있어 표시 품질을 향상시킬 수 있다. 소스 드라이버 IC 사이에 FPC 를 실장하는 구성 및 소스 드라이버 IC 와 FPC 를 대향시키는 구성 중 어느 구성에서나 동일한 소스 드라이버 IC 를 사용할 수 있고, 소스 드라이버 IC 의 공통화를 도모할 수 있다. 소스 드라이버 IC 의 제조 비용을 저감할 수 있다.

소스 드라이버 IC (101) 의 입력용 범프의 피치는 FPC (21) 의 단자 피치에 비해 충분히 작다. 입력용 범프의 피치를 FPC (21) 의 단자 피치와 가까워지도록 설정함으로써, 각각의 배선을 기판 단과 수직으로 할 수 있는 배선 길이를 짧게 할 수 있다. 이 입력용 범프의 피치는 도 4 에서 나타낸 각각의 입력용 범프에 형성되는 범프 수를 조정함으로써 변경할 수 있다. 그럼으로써 소스 드라이버 IC 로의 전압 강하에 의한 출력 에러를 저감할 수 있다. 또한 본 실시 형태에서는 소스 드라이버 IC 사이에 FPC 를 접속하지 않았기 때문에, 각 소스 드라이버 IC 사이의 간격을 좁힐 수 있고, 캐스케이드 접속되어 있는 로직 신호의 배선 저항값을 작게 할 수 있어 유리 위에서의 신호의 고속 전송이 가능해진다.

그 밖의 실시 형태

본 발명은 상기 기술한 실시 형태에 한정되지 않고, 다양한 변경이 가능하다. 예컨대 상기 기술한 실시 형태에서 나타낸 정극성측의 계조 전압과 부극성측의 계조 전압에서의 배선, 범프, 단자의 구성은 반대일 수도 있다. 또한 실시 형태에서는 GND (24d) 에 흐르는 전류가 가장 크다고 하였는데, 그 이외의 배선에 가장 큰 전류가 흐를 때에는 그 범프를 가장 외측에 형성하면 된다. 마찬가지로 FPC 의 단자도 가장 측부측에 설치하면 된다. 물론 소스 드라이버 IC (101) 에 한정되지 않고 게이트 드라이버 IC 에 대해서도 이용할 수 있다.

또 상기 기술한 실시 형태에서 FPC 의 개수는 FPC 와 유리 기판이 접속되어있는 부위의 개수를 나타낸 것이다. 즉, 하나의 FPC 가 유리 기판 밖에서 분기되어 유리 기판과 접속되어 있는 구성의 경우에는 접속 부위의 개수가 FPC 의 개수가 되는 것으로 한다. 또 FPC 의 단자는 우측과 좌측의 배치를 대칭적으로 교체하여도 동일한 구성을 얻을 수 있다. 이러한 구성에서도 유리 기판 위에 배선을 둘러칠 때의 배선 저항값을 작게 할 수 있게 되고, 소스 드라이버 IC 에서의 로직 처리 및 원하는 전압을 정상적으로 출력할 수 있다. 소스 드라이버 IC 사이에 FPC 를 접속한 경우라도 기판 단에서 소스 드라이버 IC 사이의 배선 길이를 짧게 할 수 있고, 배선 저항값을 저감할 수 있게 된다. 그리고, 클록의 배선을 화상 데이터의 중간에 배치함으로써, 데이터 및 클록의 배선 저항값에 의한 파형 변형의 영향을 억제할 수 있다. 또한 FPC 를 소스 드라이버 IC 사이에 실장함으로써 패널 사이즈를 크게 하지 않고 액정 표시 장치를 제조할 수 있다.

본 발명에 의하면 테두리 영역이 좁고 표시 품질이 우수한 표시 장치를 제공할 수 있다.

Claims

절연성 기판을 갖는 표시 패널;

상기 절연성 기판 위의 표시 영역의 주변에 배치되어 상기 표시 패널에 신호를 출력하는 구동 회로;

상기 구동 회로에 형성된 복수의 범프; 및

상기 절연성 기판 위에 형성되어 상기 범프와 접속되는 복수의 배선을 구비하고,

상기 구동 회로에 있어서 상기 복수의 범프 중 인접하는 2 개 이상이 전기적으로 접속되고,

상기 전기적으로 접속된 2 개 이상의 범프가 1 개의 상기 배선과 이방성 도전막을 통해 접속되어 있는 표시 장치.
제 1 항에 있어서,

상기 구동 회로가 상기 절연성 기판의 단가장자리를 따라 배치되고,

상기 전기적으로 접속된 범프가 상기 단가장자리와 대략 평행하게 형성되어 있는 것을 특징으로 하는 표시 장치.
제 1 항에 있어서,

상기 구동 회로가 상기 절연성 기판의 단가장자리를 따라 배치되고,

상기 전기적으로 접속된 범프가 상기 단가장자리와 대략 수직으로 형성되어 있는 것을 특징으로 하는 표시 장치.
절연성 기판을 갖는 표시 패널;

상기 절연성 기판의 단부에 상기 절연성 기판의 단가장자리를 따라 간격을 두고 배치되어 상기 표시 패널에 신호를 출력하는 복수의 구동 회로;

상기 복수의 구동 회로 사이에 배치되도록 상기 절연성 기판의 단부에 장착되고, 상기 복수의 구동 회로에 신호 또는 전원을 공급하기 위한 외부 배선을 복수 갖는 배선부; 및

상기 절연성 기판 위에 형성되어 상기 복수의 외부 배선과 대응하는 배선과 접속되는 복수의 입력용 배선을 구비한 표시 장치.
제 4 항에 있어서,

상기 복수의 입력용 배선 중, 가장 큰 전류가 흐르는 입력용 배선에 대응하는 상기 외부 배선이 상기 배선부의 가장 측부측에 형성되어 있는 것을 특징으로 하는 표시 장치.
제 4 항 또는 제 5 항에 있어서,

상기 절연성 기판의 단가장자리측에 상기 단가장자리를 따라 형성되고, 상기 복수의 입력용 배선과 대응하는 배선과 접속되는 복수의 입력용 범프를 상기 구동회로에 구비하고,

상기 복수의 입력용 배선 중, 가장 큰 전류가 흐르는 입력용 배선에 대응하는 상기 입력용 범프가 상기 구동 회로의 가장 외측에 형성되어 있는 표시 장치.
제 6 항에 있어서,

상기 입력용 범프가 GND 용 범프, 전원용 범프 및 계조 전압용 범프를 갖고,

상기 GND 용 범프 및 상기 전원용 범프를 하나의 블록으로 하여 상기 구동 회로의 측부측과 중앙에 각각 형성하고,

상기 각각의 블록 사이에 계조 전압용 범프가 배치되어 있는 것을 특징으로 하는 표시 장치.
제 7 항에 있어서,

상기 GND 용 범프 및 상기 전원용 범프가 다른 블록의 상기 GND 용 범프 및 상기 전원용 범프와 상기 구동 회로 내에서 각각 전기적으로 접속되어 있는 것을 특징으로 하는 표시 장치.
제 7 항 또는 제 8 항에 있어서,

1 개의 블록의 상기 GND 용 범프 또는 상기 전원 전압용 범프가 전기적으로 접속된 2 열의 범프를 갖는 것을 특징으로 하는 표시 장치.
제 4 항 내지 제 9 항 중 어느 한 항에 있어서,

상기 배선부를 상기 구동 회로 사이에 하나 간격으로 배치하고,

상기 배선부가 양측의 상기 구동 회로의 입력용 범프와 접속되어 있는 표시 장치.
절연성 기판을 갖는 표시 패널;

상기 절연성 기판의 단가장자리부를 따라 간격을 두고 배치되어 상기 표시 패널에 신호를 출력하는 복수의 구동 회로;

상기 절연성 기판 위에 형성되어 인접하는 상기 구동 회로를 접속하는 캐스케이드 배선; 및

상기 구동 회로에 형성되어 상기 복수의 캐스케이드 배선과 접속되는 복수의 캐스케이드 배선용 범프를 구비한 표시 장치로서,

상기 복수의 캐스케이드 배선용 범프가 표시 영역측의 변 및 옆의 구동 회로측의 변을 따라 형성되어 있는 표시 장치.
제 11 항에 있어서,

상기 캐스케이드 배선이 클록 신호선과 복수의 화상 데이터 신호선을 구비하고,

상기 복수의 화상 데이터 신호선 사이에 상기 클록 신호선이 배치되어 있는 것을 특징으로 하는 표시 장치.
제 11 항 또는 제 12 항에 있어서,

상기 구동 회로의 표시 영역측의 변을 따라 형성되어 상기 표시 패널에 신호를 출력하는 출력용 범프를 더 구비하고,

상기 출력용 범프 또는 캐스케이드 배선용 범프가 지그재그 배치인 것을 특징으로 하는 표시 장치.