JPH02238643A - 電子機器の半導体チップ接続構造 - Google Patents
電子機器の半導体チップ接続構造Info
- Publication number
- JPH02238643A JPH02238643A JP1058492A JP5849289A JPH02238643A JP H02238643 A JPH02238643 A JP H02238643A JP 1058492 A JP1058492 A JP 1058492A JP 5849289 A JP5849289 A JP 5849289A JP H02238643 A JPH02238643 A JP H02238643A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- resistance
- transparent conductive
- circuit pattern
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000009751 slip forming Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 9
- 239000010408 film Substances 0.000 description 56
- 239000004973 liquid crystal related substance Substances 0.000 description 16
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 238000007789 sealing Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Liquid Crystal (AREA)
- Wire Bonding (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、液晶表示装置なとの電子機器における半導体
チップ接続構造に関する。
チップ接続構造に関する。
従来の技術
第６図は、一般のワードプロセッサやパーソナルコンピ
ュータなどの表示装置として用いられる従来の液晶表示
ユニットにおける駆動用ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌ
ｅ Ｉｎｔｅｇｒａｔｉｏｎ：大規模集積回路）チップ
１の接続構造を示す一部縦断面図である。
ュータなどの表示装置として用いられる従来の液晶表示
ユニットにおける駆動用ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌ
ｅ Ｉｎｔｅｇｒａｔｉｏｎ：大規模集積回路）チップ
１の接続構造を示す一部縦断面図である。
第６図において，一方の透明絶縁基板２ａの片面には複
数本の帯状の透明導電膜３ａが互いに平行に配列して形
成されており、他方の透明絶縁基板２ｂの片面にも複数
本の帯状の透明導電膜３ｂが互いに配列して形成されて
いる。この２枚の透明絶縁基板２ａ，２ｂはそれらの透
明導電膜３ａ，３ｂ形成側表面が互いに向い合い、かつ
、透明導電膜３ａ，３ｂが互いに直交する向きとなるよ
うに対向配置され、さらにこの２枚の透明絶縁基板２ａ
，２ｂ間には液晶封止部４によって封止された液晶５が
介在さぜてある。
数本の帯状の透明導電膜３ａが互いに平行に配列して形
成されており、他方の透明絶縁基板２ｂの片面にも複数
本の帯状の透明導電膜３ｂが互いに配列して形成されて
いる。この２枚の透明絶縁基板２ａ，２ｂはそれらの透
明導電膜３ａ，３ｂ形成側表面が互いに向い合い、かつ
、透明導電膜３ａ，３ｂが互いに直交する向きとなるよ
うに対向配置され、さらにこの２枚の透明絶縁基板２ａ
，２ｂ間には液晶封止部４によって封止された液晶５が
介在さぜてある。
一方の透明絶縁基板２ａの表面の透明導電１１Ｉ３ａの
延長上には、外部回路との接続を図るための回路パター
ンを構成する別の透明導電膜３ｃが形成されている。こ
の透明導電膜３ｃと上記透明導電膜３ａとには、液晶ら
を駆動するための駆動用Ｌ Ｓ Ｉチップ１がフェイス
ダウンでダイレクトボンディングされている。特に、駆
動用ＬＳＩチップ］の端子６，７のうち、透明導電膜３
Ｃに接続される入力端子６は、分散形成された複数の電
極６ａによって構成されている。このように、入力端子
６を複数の電極６ａによって構成ずるのは、駆動用ＬＳ
Ｉチップ１と透明導電膜３Ｃの間の導通経路を分散して
、入力端子６接続部の抵抗を低減させ、それによって駆
動用ＬＳＩチップ１の入力端子６に高抵抗が加わること
から生しる誤動作や表示不良などを防止するためである
。
延長上には、外部回路との接続を図るための回路パター
ンを構成する別の透明導電膜３ｃが形成されている。こ
の透明導電膜３ｃと上記透明導電膜３ａとには、液晶ら
を駆動するための駆動用Ｌ Ｓ Ｉチップ１がフェイス
ダウンでダイレクトボンディングされている。特に、駆
動用ＬＳＩチップ］の端子６，７のうち、透明導電膜３
Ｃに接続される入力端子６は、分散形成された複数の電
極６ａによって構成されている。このように、入力端子
６を複数の電極６ａによって構成ずるのは、駆動用ＬＳ
Ｉチップ１と透明導電膜３Ｃの間の導通経路を分散して
、入力端子６接続部の抵抗を低減させ、それによって駆
動用ＬＳＩチップ１の入力端子６に高抵抗が加わること
から生しる誤動作や表示不良などを防止するためである
。
上記透明導電Ｍ Ｂ ｃ上には、入力端子６を構成する
複数の電極６ａの接続部が集中する一端部を除いて、導
電性ペースト８が塗布されている。この導電性ペースト
８は透明導電膜３ｃからなる回路パターンの抵抗を低減
するためのものであって、これも駆動用ＬＳＩチップ１
の入力端子６に高抵抗が加わることから生じる誤動作や
表示不良なとの防止を目的としている。
複数の電極６ａの接続部が集中する一端部を除いて、導
電性ペースト８が塗布されている。この導電性ペースト
８は透明導電膜３ｃからなる回路パターンの抵抗を低減
するためのものであって、これも駆動用ＬＳＩチップ１
の入力端子６に高抵抗が加わることから生じる誤動作や
表示不良なとの防止を目的としている。
透明導電膜３ｃの抵抗を低減する対策として、透明導電
膜３ｃ上にメッキ、蒸着、スパッタなどによって金属薄
膜を形成する方法もあるが、この場合にはコストが高く
つくという難点があり、般的には導電性ペースト８を塗
布する上記方法か採用されている。この導電性ペースト
８を電極６ａの接続部が集中する個所を避けて塗布して
いるのは、この部分にも導電性ペースト８を塗布すると
、たとえば駆動用ＬＳＩチップ１−の出力端子７が透明
導電膜３ａ上に直接接続される接続部と、入力端子６の
電ｆｉ６ａが導電性ペースト８上に接続される接続部と
の間に段差が生じて、駆動用ＬＳＩチップ１の均一な接
続が図れなくなるからである。
膜３ｃ上にメッキ、蒸着、スパッタなどによって金属薄
膜を形成する方法もあるが、この場合にはコストが高く
つくという難点があり、般的には導電性ペースト８を塗
布する上記方法か採用されている。この導電性ペースト
８を電極６ａの接続部が集中する個所を避けて塗布して
いるのは、この部分にも導電性ペースト８を塗布すると
、たとえば駆動用ＬＳＩチップ１−の出力端子７が透明
導電膜３ａ上に直接接続される接続部と、入力端子６の
電ｆｉ６ａが導電性ペースト８上に接続される接続部と
の間に段差が生じて、駆動用ＬＳＩチップ１の均一な接
続が図れなくなるからである。
第６図において、駆動用ＬＳＩチップ１の下部およびそ
の周辺部には、端子６．７の接続部や駆動用ＬＳＩチッ
プ１近傍の導電性ペースト８を保護するための封止樹脂
９が充填されている。また導電性ペースト８上には、外
部回路の形成されたＦＰＣ基板（ Ｆｌｅｘｉｂｌｅ
Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ ｂｏａｒｄ ：フレ
キシブル回路基板）１０が重ねられ、この基板１０に加
圧用ゴムＡを介して外部圧力Ｐを加えた状態に固定する
ことによって、外部回路と導電性ペースト８との電気的
接続が図られている。
の周辺部には、端子６．７の接続部や駆動用ＬＳＩチッ
プ１近傍の導電性ペースト８を保護するための封止樹脂
９が充填されている。また導電性ペースト８上には、外
部回路の形成されたＦＰＣ基板（ Ｆｌｅｘｉｂｌｅ
Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ ｂｏａｒｄ ：フレ
キシブル回路基板）１０が重ねられ、この基板１０に加
圧用ゴムＡを介して外部圧力Ｐを加えた状態に固定する
ことによって、外部回路と導電性ペースト８との電気的
接続が図られている。
発明が解決しようとする課題
しかしながら、上述した液晶表示ユニットにおける駆動
用Ｌ Ｓ Ｉチップ１の接続構造においては、透明導電
膜３ｃ上において駆動用ＬＳＩチップ１の入力端子６を
構成する複数の電極６ａの接続部が集中する一端部を避
けて導電性ペースト８が塗布されているため、以下に述
べるように、駆動用ＬＳＩチップ１と透明導電膜３ｃと
の接続部での抵抗の低減が充分行われないという問題点
があった。
用Ｌ Ｓ Ｉチップ１の接続構造においては、透明導電
膜３ｃ上において駆動用ＬＳＩチップ１の入力端子６を
構成する複数の電極６ａの接続部が集中する一端部を避
けて導電性ペースト８が塗布されているため、以下に述
べるように、駆動用ＬＳＩチップ１と透明導電膜３ｃと
の接続部での抵抗の低減が充分行われないという問題点
があった。
すなわち、上記接続部の平面構造を第７図に、またその
接続部の縦断面図を第８図で示すように、透明導電膜３
ｃ上の複数の電極６ａ接続部のうち、導電性ペースト８
に近接している一部の電極６ａ接続部と導電性ペースト
８との間に限って矢印で示すように導通経路が形成され
る。その理由は、各電極６ａ接続部と導電性ペースト８
との間では、高抵抗部である透明導電膜３ｃの部分が最
短となる経路つまり最も抵抗の小さい経路に電流が集中
するからである。したがって、この場合の導電性ペース
ト８は配線抵抗つまり透明導電膜３Ｃの抵抗の低減には
有効であるが、接続部の抵抗低減にはほとんど寄与しな
い。同じ理由によって、導電膜ペースト８の塗布部分に
近接していない他の電極６ａ接続部も接続部の抵抗低減
にほとんど寄与しない存在となっている。
接続部の縦断面図を第８図で示すように、透明導電膜３
ｃ上の複数の電極６ａ接続部のうち、導電性ペースト８
に近接している一部の電極６ａ接続部と導電性ペースト
８との間に限って矢印で示すように導通経路が形成され
る。その理由は、各電極６ａ接続部と導電性ペースト８
との間では、高抵抗部である透明導電膜３ｃの部分が最
短となる経路つまり最も抵抗の小さい経路に電流が集中
するからである。したがって、この場合の導電性ペース
ト８は配線抵抗つまり透明導電膜３Ｃの抵抗の低減には
有効であるが、接続部の抵抗低減にはほとんど寄与しな
い。同じ理由によって、導電膜ペースト８の塗布部分に
近接していない他の電極６ａ接続部も接続部の抵抗低減
にほとんど寄与しない存在となっている。
このように、接続部の抵抗低減が不充分であると、特に
液晶表示装置においてはその大型化などに伴う駆動用Ｌ
ＳＩの高速化や、上記人力６から入力される電源電圧の
増大などに対応できず、誤動作や表示不良を起こすこと
になる。また、接続部の抵抗低減に寄与しない電極６ａ
の存在は、接続エリアの有効利用を妨げることにもなる
。
液晶表示装置においてはその大型化などに伴う駆動用Ｌ
ＳＩの高速化や、上記人力６から入力される電源電圧の
増大などに対応できず、誤動作や表示不良を起こすこと
になる。また、接続部の抵抗低減に寄与しない電極６ａ
の存在は、接続エリアの有効利用を妨げることにもなる
。
したがって、本発明の目的は、液晶表示ユニットなどに
用いて半導体チップ接続部の抵抗を大幅に低減させるこ
とのできる電子機器の半導体チップ接続構造を提供する
ことである。
用いて半導体チップ接続部の抵抗を大幅に低減させるこ
とのできる電子機器の半導体チップ接続構造を提供する
ことである。
課題を解決するための手段
本発明は、少なくとも１つの端子が分散形成された複数
の電極によって構成される半導体チップの当該端子を、
基板の一方側表面に透明導電膜によって形成された回路
パターン上にフェイスタウンによってダイレクトポンデ
ィングする電子機器の半導体チップ接続構造において、 前記１端子を構成する複数の電極の前記回路パターン上
の各接続個所近傍の相互間に、抵抗低減化膜を連続的に
形成したことを特徴とする電子機器の半導体チップ接続
構造である。
の電極によって構成される半導体チップの当該端子を、
基板の一方側表面に透明導電膜によって形成された回路
パターン上にフェイスタウンによってダイレクトポンデ
ィングする電子機器の半導体チップ接続構造において、 前記１端子を構成する複数の電極の前記回路パターン上
の各接続個所近傍の相互間に、抵抗低減化膜を連続的に
形成したことを特徴とする電子機器の半導体チップ接続
構造である。
作 用
本発明に従えば、半導体ヂップの１端子を構成する複数
の電極の回路パターン上での各接続個所近傍相互間に抵
抗低減化膜が連続的に形成されているので、半導体チッ
プと回路パターンの接続部において多数の導電経路が分
散形成されることになって、接続部の抵抗が低減される
。
の電極の回路パターン上での各接続個所近傍相互間に抵
抗低減化膜が連続的に形成されているので、半導体チッ
プと回路パターンの接続部において多数の導電経路が分
散形成されることになって、接続部の抵抗が低減される
。
実施例
第１図は本発明の一実施例である電子機器の半導体チッ
プ接続構造を適用した液晶表示ユニットの一部を示す縦
断面図であり、第２図は第１図の切断面線■−■から見
た断面図を示す。
プ接続構造を適用した液晶表示ユニットの一部を示す縦
断面図であり、第２図は第１図の切断面線■−■から見
た断面図を示す。
第１図および第２図において、導電性ペースト１８の塗
布構成が従来技術の場合と異なるのみで、その他の構成
は従来技術の場合とほぼ同様である。
布構成が従来技術の場合と異なるのみで、その他の構成
は従来技術の場合とほぼ同様である。
すなわち、第１図においてガラス板からなる一方の透明
絶縁基板１２ａの片面には、ＩＴＯ（インジウム錫酸化
物）膜からなる複数本の帯状の透明導電膜１３ａが真空
蒸着法、Ｅ Ｂ （ＥｌｅｃｔｒｏｎＢｅａｍ＞蒸着法
、スパッタリング法などによって互いに平行に配列して
形成されており、他方の同じくガラス板からなる透明絶
縁基板１２ｂの片面にも同様にして複数本の帯状の透明
導電膜１３ｂが互いに平行に配列して形成されている。
絶縁基板１２ａの片面には、ＩＴＯ（インジウム錫酸化
物）膜からなる複数本の帯状の透明導電膜１３ａが真空
蒸着法、Ｅ Ｂ （ＥｌｅｃｔｒｏｎＢｅａｍ＞蒸着法
、スパッタリング法などによって互いに平行に配列して
形成されており、他方の同じくガラス板からなる透明絶
縁基板１２ｂの片面にも同様にして複数本の帯状の透明
導電膜１３ｂが互いに平行に配列して形成されている。
この２枚の透明絶縁基板１２ａ，１２ｂは、それらの透
明導電膜１３ａ，１．３ｂ形成側表面が互いに向がい合
い、かつ、透明導電膜１３ａ，１３ｂが互いに直交する
向きとなるように対向配置され、さらにこの２枚の透明
絶縁基板１２ａ，１２ｂ間には液晶封止樹脂１４によっ
て封止された液晶１５が介在さぜてある。
明導電膜１３ａ，１．３ｂ形成側表面が互いに向がい合
い、かつ、透明導電膜１３ａ，１３ｂが互いに直交する
向きとなるように対向配置され、さらにこの２枚の透明
絶縁基板１２ａ，１２ｂ間には液晶封止樹脂１４によっ
て封止された液晶１５が介在さぜてある。
一方の透明絶縁基板１２ａの表面の透明導電膜１． ３
ａの延長上には、外部回路との接続を図るための回路
パターンを構成する別の透明導電膜１３Ｃが、透明導電
膜１３ａ．１３ｂと同一材料、同一方法によって形成さ
れている。この透明導電膜１３ｃと透明導電膜１３ａと
には、液晶１５を駆動するための駆動用ＬＳＩチツプ１
１がフェイスダウンによってダイレクトボンディングさ
れている。このボンデイングは、紫外線硬化樹脂膜や導
電性ペースト、異方性導電接着剤を用いる方法などによ
って行われる。この駆動用ＬＳＩチツプ１１には、その
端子１６．１７としてバンプ電極を形成したフリップチ
ップタイプのものが用いられ、端子１．６．１７のうち
、低抵抗接続が必要な入力端子１ ６ ａ ， ］．
６ ｂ ， １ ６ ｃの特に電源端子は、分散形成さ
れた複数のバンプ電ｉ１６ａｌ，１６ａ２ １６ｂｌ
，１６ｂ２，１６ｂ３，１６ｂ４１６ｃｌ，１６ｃ２
（第２図参照）によって構成されている。
ａの延長上には、外部回路との接続を図るための回路
パターンを構成する別の透明導電膜１３Ｃが、透明導電
膜１３ａ．１３ｂと同一材料、同一方法によって形成さ
れている。この透明導電膜１３ｃと透明導電膜１３ａと
には、液晶１５を駆動するための駆動用ＬＳＩチツプ１
１がフェイスダウンによってダイレクトボンディングさ
れている。このボンデイングは、紫外線硬化樹脂膜や導
電性ペースト、異方性導電接着剤を用いる方法などによ
って行われる。この駆動用ＬＳＩチツプ１１には、その
端子１６．１７としてバンプ電極を形成したフリップチ
ップタイプのものが用いられ、端子１．６．１７のうち
、低抵抗接続が必要な入力端子１ ６ ａ ， ］．
６ ｂ ， １ ６ ｃの特に電源端子は、分散形成さ
れた複数のバンプ電ｉ１６ａｌ，１６ａ２ １６ｂｌ
，１６ｂ２，１６ｂ３，１６ｂ４１６ｃｌ，１６ｃ２
（第２図参照）によって構成されている。
一方、上記透明導電膜１３ｃ上には、抵抗低減化膜とな
る導電性ペースト１８がスクリーン印刷、ティスペンシ
ンク、転写などの方法によって塗布されている。この導
電性ペースト１８としては、銀ペースト、銅ペースト、
金ベーストなどの材料があるが、液晶１５注人後に塗布
を行う場合には、液晶表示体（第１図において、透明絶
縁基板１２ａ，１２ｂ、透明導電膜１３ａ，１３ｂ、封
止樹脂１４、液晶１５などで構成されている表示部）に
影響を及ぼさないように、１００〜１５０゜Ｃもしくは
それ以下の温度で硬化しうる材料を選ぶことが必要であ
る。また、その導電性ペースト１８の面抵抗は、透明導
電膜１３ｃの面抵抗に比べて充分に小さいことが必要で
ある。
る導電性ペースト１８がスクリーン印刷、ティスペンシ
ンク、転写などの方法によって塗布されている。この導
電性ペースト１８としては、銀ペースト、銅ペースト、
金ベーストなどの材料があるが、液晶１５注人後に塗布
を行う場合には、液晶表示体（第１図において、透明絶
縁基板１２ａ，１２ｂ、透明導電膜１３ａ，１３ｂ、封
止樹脂１４、液晶１５などで構成されている表示部）に
影響を及ぼさないように、１００〜１５０゜Ｃもしくは
それ以下の温度で硬化しうる材料を選ぶことが必要であ
る。また、その導電性ペースト１８の面抵抗は、透明導
電膜１３ｃの面抵抗に比べて充分に小さいことが必要で
ある。
上記導電性ペースト１８の塗布は、第２図に平面図で示
すように各入力端子１６ａ，１６ｂ，１６ｃを構成する
複数のバンプ電極１６ａｌ，１６ａ２、１６ｂ１〜１−
６ｂ４、１６ｃｌ，１６ｃ２の対応する透明導電膜１３
ｃｌ，１３ｃ２．１．３ｃ３上での接続部の近傍を除く
全領域に亘って行われる。すなわち、透明導電膜１３ｃ
１上では入力端子１６ａを構成する２つのバンプ電ｇｉ
１ ６ ａ１．１６ａ２の各接続部近傍相互間に導電
性ペースト１８が連続的に塗布され、透明導電膜１３ｃ
上では入力端子１６ｂを構成する４つのバンプ電極１６
ｂ１〜１６ｂ４の各接続部近傍相互間に導電性ペースト
１８が連続的に塗布され、また透明導電膜１３ｃ３上で
は入力端子１６ｃを構成する２つのバンプ電極１６ｃｌ
．１６ｃ２の各接続部近傍相互間に導電性ペースト１８
が連続的に塗布されている。
すように各入力端子１６ａ，１６ｂ，１６ｃを構成する
複数のバンプ電極１６ａｌ，１６ａ２、１６ｂ１〜１−
６ｂ４、１６ｃｌ，１６ｃ２の対応する透明導電膜１３
ｃｌ，１３ｃ２．１．３ｃ３上での接続部の近傍を除く
全領域に亘って行われる。すなわち、透明導電膜１３ｃ
１上では入力端子１６ａを構成する２つのバンプ電ｇｉ
１ ６ ａ１．１６ａ２の各接続部近傍相互間に導電
性ペースト１８が連続的に塗布され、透明導電膜１３ｃ
上では入力端子１６ｂを構成する４つのバンプ電極１６
ｂ１〜１６ｂ４の各接続部近傍相互間に導電性ペースト
１８が連続的に塗布され、また透明導電膜１３ｃ３上で
は入力端子１６ｃを構成する２つのバンプ電極１６ｃｌ
．１６ｃ２の各接続部近傍相互間に導電性ペースト１８
が連続的に塗布されている。
ボンディングされた駆動用ＬＳＩチップ１１の下部およ
びその周辺部にはエボキシ系の封止樹脂１９が充填され
、これによって端子１６．１７の接続部が駆動用ＬＳＩ
チップ１１近傍の導電性ペースト１８が保護され、電気
特性の維持が図られている。
びその周辺部にはエボキシ系の封止樹脂１９が充填され
、これによって端子１６．１７の接続部が駆動用ＬＳＩ
チップ１１近傍の導電性ペースト１８が保護され、電気
特性の維持が図られている。
駆動用ＬＳＩチップ１１に対して入力を与えるための外
部回路が形成されたポリイミド系ＦＰＣ基板２０は、そ
の外部回路形成面を上記導電性ペースト１８上に重ねて
配置され、この基板２０に加圧用ゴム２１を介して外部
圧力Ｐを加えることによって基板２０が導電性ペースト
１８に圧接させられており、これによって外部回路と導
電性ペースト１８とが電気的に接続されている。
部回路が形成されたポリイミド系ＦＰＣ基板２０は、そ
の外部回路形成面を上記導電性ペースト１８上に重ねて
配置され、この基板２０に加圧用ゴム２１を介して外部
圧力Ｐを加えることによって基板２０が導電性ペースト
１８に圧接させられており、これによって外部回路と導
電性ペースト１８とが電気的に接続されている。
第３図は上記透明導電膜１３ｃ１〜１３ｃ３のうちの１
つの透明導電膜１３ｃ２と、駆動用Ｌ ＳＩチップ１１
の入力端子１６ｂとの接続構造を示す平面図であり、こ
の接続部では各バンプ電８ｉｉ１６ｂｌ〜１６ｂ４接続
部近傍まで連続的に塗布されている導電性ペースト１８
の面抵抗は透明導電膜１３Ｃ２の面抵抗に比べて充分低
いので、４つのバンプ電極１６ｂ１〜１６ｂ４接続部に
対し均等に電流が分散する。すなわち、導通経路が同図
に矢印で示すように多岐にわたって分散することになる
。しかも個々のハンプ電極１６ｂ１〜１６ｂ４に対して
導電性ペースト１．８の塗布領域がこれらを取り囲むよ
うに近接させてあるので、導電経路が一層多岐にわたっ
て分散し、接続部における抵抗低減を一層拡大させるこ
とができる。
つの透明導電膜１３ｃ２と、駆動用Ｌ ＳＩチップ１１
の入力端子１６ｂとの接続構造を示す平面図であり、こ
の接続部では各バンプ電８ｉｉ１６ｂｌ〜１６ｂ４接続
部近傍まで連続的に塗布されている導電性ペースト１８
の面抵抗は透明導電膜１３Ｃ２の面抵抗に比べて充分低
いので、４つのバンプ電極１６ｂ１〜１６ｂ４接続部に
対し均等に電流が分散する。すなわち、導通経路が同図
に矢印で示すように多岐にわたって分散することになる
。しかも個々のハンプ電極１６ｂ１〜１６ｂ４に対して
導電性ペースト１．８の塗布領域がこれらを取り囲むよ
うに近接させてあるので、導電経路が一層多岐にわたっ
て分散し、接続部における抵抗低減を一層拡大させるこ
とができる。
以上の抵抗低減作用には、他の透明導電膜１３ｃｌ，］
．３ｃ３の接続部においても同様にして行われる。
．３ｃ３の接続部においても同様にして行われる。
また、第４図に示すように、バンプ電極１６ｂ］〜１６
ｂ４接続部の外周形状に沿うように導電性ペースト１８
を塗布することによって、上記抵抗低減効果を一層」−
げることができる。
ｂ４接続部の外周形状に沿うように導電性ペースト１８
を塗布することによって、上記抵抗低減効果を一層」−
げることができる。
第３図および第４図ては、透明導電膜１３Ｃ２における
４つのバンプ電極１６ｂ１〜１６ｂ４接続部に対する導
電性ペースト１８の塗布パターンについて示したが、第
５図（ａ）〜（ｄ）に示すように透明導電膜３Ｃ上ての
バンプ電極接続部２２の配置に応じて導電性ペースト１
８の塗布パターンを種々に形成することができる。
４つのバンプ電極１６ｂ１〜１６ｂ４接続部に対する導
電性ペースト１８の塗布パターンについて示したが、第
５図（ａ）〜（ｄ）に示すように透明導電膜３Ｃ上ての
バンプ電極接続部２２の配置に応じて導電性ペースト１
８の塗布パターンを種々に形成することができる。
なお、端子１．６，１．７を構成するバンプ電極数につ
いては多くずるほど接続不良発生時に対する冗長性を持
たせることができるので、必要性に応じてその数を決定
ずればよいが、電極配置については導電性ペースト］８
の塗布形状とマッチングさせ、端子全体の低抵抗化を図
る配慮が必要である。
いては多くずるほど接続不良発生時に対する冗長性を持
たせることができるので、必要性に応じてその数を決定
ずればよいが、電極配置については導電性ペースト］８
の塗布形状とマッチングさせ、端子全体の低抵抗化を図
る配慮が必要である。
発明の効果
以上のように、本発明の電子機器の半導体チップ接続構
造によれは、半導体チップの１端子を構成する複数の電
極の回路パターン上での各接続個所近傍相互問に抵抗低
減化膜を連続的に形成しているので、半導体チップと回
路パターンの接続部において多数の導電経路が分散形成
されることになり、接続部の抵抗を大幅に低減できる。
造によれは、半導体チップの１端子を構成する複数の電
極の回路パターン上での各接続個所近傍相互問に抵抗低
減化膜を連続的に形成しているので、半導体チップと回
路パターンの接続部において多数の導電経路が分散形成
されることになり、接続部の抵抗を大幅に低減できる。
第１図は本発明の一実施例である半導体チップ接続構造
か適用される液晶表示ユニットの一部を示す縦断面図、
第２図は第１図の切断面線ＩＩ−ＩＴから見た断面図、
第３図はその液晶表示ユニットの１つの透明導電膜にお
ける接続部の導電経路を示す平面図、第４図は透明導電
膜における導電性ペーストの塗布パターンの他の一例を
示す平面図、第５図（ａ）〜（ｄ）は種々の電極配置に
対応した導電性ペーストの塗布パターンの各例を示す平
面図、第６図は従来の半導体チップ接続構造を持つ液晶
表示ユニットの一部を示す縦断面図、第７図はその液晶
表示ユニットの透明導電膜における接続部の導電経路を
示す平面図、第８図はその接続部の導電経路を示す縦断
面図である。 １１・・・駆動用ＬＳＩチップ（半導体チップ）、１２
ａ・・・透明絶縁基板、１３ｃ・・・透明導電膜（回路
パターン）．１６ａ，１６ｂ，１６ｃ−人力端子、１６
ａｌ，１６ａ２、１６ｂ１〜１６ｂ４、１６ｃｌ．，１
６ｃ２・・・バンプ電極、１７・・・出力端子、１８・
・・導電性ペースト（抵抗低減化膜）代理人 弁理士
西教 圭一郎 ｒ一一一八一一一） ｍｌｉラ 第 図 １３ｃ 第 図 第 図 一２５５
か適用される液晶表示ユニットの一部を示す縦断面図、
第２図は第１図の切断面線ＩＩ−ＩＴから見た断面図、
第３図はその液晶表示ユニットの１つの透明導電膜にお
ける接続部の導電経路を示す平面図、第４図は透明導電
膜における導電性ペーストの塗布パターンの他の一例を
示す平面図、第５図（ａ）〜（ｄ）は種々の電極配置に
対応した導電性ペーストの塗布パターンの各例を示す平
面図、第６図は従来の半導体チップ接続構造を持つ液晶
表示ユニットの一部を示す縦断面図、第７図はその液晶
表示ユニットの透明導電膜における接続部の導電経路を
示す平面図、第８図はその接続部の導電経路を示す縦断
面図である。 １１・・・駆動用ＬＳＩチップ（半導体チップ）、１２
ａ・・・透明絶縁基板、１３ｃ・・・透明導電膜（回路
パターン）．１６ａ，１６ｂ，１６ｃ−人力端子、１６
ａｌ，１６ａ２、１６ｂ１〜１６ｂ４、１６ｃｌ．，１
６ｃ２・・・バンプ電極、１７・・・出力端子、１８・
・・導電性ペースト（抵抗低減化膜）代理人 弁理士
西教 圭一郎 ｒ一一一八一一一） ｍｌｉラ 第 図 １３ｃ 第 図 第 図 一２５５
Claims (1)
- 【特許請求の範囲】 少なくとも１つの端子が分散形成された複数の電極によ
って構成される半導体チップの当該端子を、基板の一方
側表面に透明導電膜によって形成された回路パターン上
にフェイスダウンによってダイレクトボンディングする
電子機器の半導体チップ接続構造において、 前記１端子を構成する複数の電極の前記回路パターン上
の各接続個所近傍の相互間に、抵抗低減化膜を連続的に
形成したことを特徴とする電子機器の半導体チップ接続
構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1058492A JPH02238643A (ja) | 1989-03-11 | 1989-03-11 | 電子機器の半導体チップ接続構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1058492A JPH02238643A (ja) | 1989-03-11 | 1989-03-11 | 電子機器の半導体チップ接続構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02238643A true JPH02238643A (ja) | 1990-09-20 |
Family
ID=13085923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1058492A Pending JPH02238643A (ja) | 1989-03-11 | 1989-03-11 | 電子機器の半導体チップ接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02238643A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997032235A1 (fr) * | 1996-02-29 | 1997-09-04 | Citizen Watch Co., Ltd. | Structure d'electrodes de dispositif a cristaux liquides |
| US7760314B2 (en) | 2003-06-05 | 2010-07-20 | Mitsubishi Denki Kabushiki Kaisha | Display device |
-
1989
- 1989-03-11 JP JP1058492A patent/JPH02238643A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997032235A1 (fr) * | 1996-02-29 | 1997-09-04 | Citizen Watch Co., Ltd. | Structure d'electrodes de dispositif a cristaux liquides |
| US7760314B2 (en) | 2003-06-05 | 2010-07-20 | Mitsubishi Denki Kabushiki Kaisha | Display device |
| US7880853B2 (en) | 2003-06-05 | 2011-02-01 | Mitsubishi Denki Kabushiki Kaisha | Display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060033873A1 (en) | Liquid crystal device and manufacturing method therefor | |
| US7087987B2 (en) | Tape circuit substrate and semiconductor chip package using the same | |
| JP2006060211A (ja) | テープ配線基板、そのテープ配線基板を含む半導体チップパッケージ及びその半導体チップパッケージを含む液晶表示装置 | |
| JP2000171818A (ja) | 液晶表示装置 | |
| TW200816433A (en) | Chip film package and display panel assembly having the same | |
| JPH03125443A (ja) | 実装基板の電極及び該実装基板の電極を有する液晶表示装置 | |
| WO2002021199A1 (fr) | Affichage a cristaux liquides | |
| JPH02230672A (ja) | 電極上への導電性粒子の配置方法 | |
| US6184965B1 (en) | Circuit connection structure | |
| KR100679434B1 (ko) | 단일 공통 선에 접속된 복수의 리드를 갖는 디스플레이 장치 | |
| JP3123616B2 (ja) | 液晶表示装置の実装方法 | |
| JP2005129846A (ja) | 半導体装置及びその製造方法、電子モジュール並びに電子機器 | |
| US5525838A (en) | Semiconductor device with flow preventing member | |
| JP2003195785A (ja) | マトリクスアレイ基板及びその製造方法 | |
| JPH02238643A (ja) | 電子機器の半導体チップ接続構造 | |
| US7279794B2 (en) | Semiconductor device and electronic device, and methods for manufacturing thereof | |
| JPH07159804A (ja) | 表示用基板およびその実装構造 | |
| US6720205B2 (en) | Electronic device and method of manufacturing the same, and electronic instrument | |
| KR100671511B1 (ko) | 액정표시장치의 게이트 구동 신호배선 보호구조 | |
| JP2010212396A (ja) | 電子装置、電気光学装置および基板の接続構造 | |
| KR100494679B1 (ko) | 플렉서블 프린티드 서킷 | |
| JP2539360B2 (ja) | 液晶表示装置 | |
| JPH04177224A (ja) | 液晶表示装置 | |
| JPS5812585B2 (ja) | エキシヨウヒヨウジソウチ | |
| JPH0521521A (ja) | 液晶パネル |