CN101527299B - 封装结构 - Google Patents

Abstract

本发明公开了一种封装结构。封装结构包括至少一第一半导体元件、至少一第二半导体元件、一半导体连接元件及一基板。第一半导体元件包括数个第一导电凸块。第二半导体元件包括数个第二导电凸块。半导体连接元件包括一连接主板、至少一信号导线及至少一信号导电柱。信号导线设置于连接主板上。信号导线的两端分别电性连接于第一导电凸块的其中之一及第二导电凸块的其中之一。信号导电柱电性连接于信号导线。基板电性连接于信号导电柱。其中，第一半导体元件及第二半导体元件皆为存储器芯片，且第一半导体元件及第二半导体元件的线路结构相同。根据本发明，封装结构的基板可以同时与第一半导体元件及第二半导体元件形成信号沟通路径。

Description

封装结构

技术领域

本发明涉及一种封装结构，且特别涉及一种包含具有半导体连接元件(Interposer)的封装结构。

背景技术

半导体元件的问世，是科技发展的重要里程碑。其中封装工艺在半导体技术中，扮演者举足轻重的角色。随着半导体元件的不断进步，元件越来越多元化，封装工艺亦趋复杂。

一般而言，半导体元件电性连接并设置于一基板上，再通过封胶的覆盖而完成一封装结构。外界的信号即可通过基板传递至半导体元件的内部。

在追求“轻、薄、短、小”的设计下，设计者必须将二个以上半导体元件设置于同一基板上，并共用同一基板。然后再将其封装成一封装结构，以减少产品体积。

然而，每一半导体元件皆具有数个电性接点，若将二个以上半导体元件的电性接点连接于基板上时，导线的设计将是一项相当困难的工作。

并且，在半导体元件的电性接点的设计越来越复杂的情况下，如何让一个半导体元件或二个以上半导体元件的几个特定电性接点减少产生信号传递时间上的差异，以及如何提高电源信号的传递效率实为目前研发的一重要方向。

发明内容

本发明涉及一种封装结构，其利用一半导体连接元件的导线的设计，使得封装结构的基板可以同时与第一半导体元件及第二半导体元件形成信号沟通路径。

根据本发明的一方面，提出一种封装结构。封装结构包括至少一第一半导体元件、至少一第二半导体元件、一半导体连接元件及一基板。第一半导体元件包括数个第一导电凸块。第二半导体元件包括数个第二导电凸块。半导体连接元件包括一连接主板、至少一信号导线及至少一信号导电柱。信号导线设置于连接主板上。信号导线的两端分别电性连接于第一导电凸块的其中之一及第二导电凸块的其中之一。信号导电柱电性连接于该信号导线。基板电性连接于信号导电柱。其中，第一半导体元件及第二半导体元件皆为存储器芯片，且第一半导体元件及第二半导体元件的线路结构相同。

根据本发明的另一方面，提出一种封装结构。封装结构包括一半导体元件、一半导体连接元件及一基板。半导体元件包括至少二信号导电凸块。半导体连接元件包括一连接主板、至少二信号导电柱及至少二信号导线。信号导电柱贯穿连接主板。信号导线设置于连接主板上。各个信号导线的两端分别电性连接于信号导电凸块的其中之一及信号导电柱的其中之一。其中各个信号导线的长度实质上相等。基板电性连接于信号导电柱。

为了让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图示，作详细说明如下。

附图说明

图1绘示依照本发明第一实施例的封装结构的示意图；

图2绘示图1的封装结构的俯视图；

图3A绘示图2的封装结构沿截面线A-A’的剖面图；

图3B绘示图2的封装结构沿截面线B-B’的剖面图；

图3C绘示图2的封装结构沿截面线C-C’的剖面图；

图4绘示图2的第一导电凸块、信号导线、信号导电柱及第二导电凸块的示意图；

图5绘示依照本发明第二实施例封装结构的俯视图；

图6绘示依照本发明第三实施例的封装结构的俯视图；

图7绘示依照本发明第四实施例封装结构的俯视图；以及

图8～13绘示一种半导体连接元件的制造方法的示意图。

附图标记说明

1000、2000、3000：封装结构

100：第一半导体元件

110：第一导电凸块

130：第三导电凸块

150、250、750：电源导电凸块

200：第二半导体元件

220：第二导电凸块

240：第四导电凸块

300、300a、300b、800：半导体连接元件

310、810：连接主板

320、820：信号导线

321：第一子信号导线

322：第二子信号导线

323：第三子信号导线

330、830：信号导电柱

340、340a、840：电源导线

350、850：电源导电柱

400、900：基板

500：第一封胶

600：第二封胶

700：半导体元件

710：导电凸块

19：载体

20’：第一导电层

25：光阻层

27：第二导电层

27’：孔

28：第一绝缘层

D1、D2、D41、D42：长度

L1：第一延伸线

L2：第二延伸线

L3：第三延伸线

L4：第四延伸线

L13、L24：连线

M：线段中点

具体实施方式

第一实施例

请参照图1，其绘示依照本发明第一实施例的封装结构1000的示意图。本实施例的封装结构1000包括一第一半导体元件100、一第二半导体元件200、一半导体连接元件300(Interposer)(其材料包含热塑性树脂(thermoplastic)或环氧树脂(epoxy))及一基板400。第一半导体元件100及第二半导体元件200例如是存储器芯片、处理芯片或感光芯片等。在本实施例中，第一半导体元件100及第二半导体元件200皆为存储器芯片，且第一半导体元件100及第二半导体元件200的线路结构相同。基板400的材料为一绝缘材料，例如是玻璃纤维(FR4)或陶瓷材料。半导体连接元件300设置于第一半导体100及基板400之间，且设置于第二半导体200以及基板400之间。半导体连接元件300用以使基板400同时电性连接至第一半导体元件100及第二半导体元件200。为了清楚说明本实施例的封装结构1000的细部元件，以下以俯视图及数张沿不同截面线的剖面图详细说明如下。

请参照图2及图3A～3C，图2绘示图1的封装结构1000的俯视图，图3A绘示图2的封装结构1000沿截面线A-A’的剖面图，图3B绘示图2的封装结构1000沿截面线B-B’的剖面图，图3C绘示图2的封装结构1000沿截面线C-C’的剖面图。如图2所示，第一半导体元件100包括数个第一导电凸块110、数个第三导电凸块130及数个电源导电凸块150，第二半导体元件200包括数个第二导电凸块220、数个第四导电凸块240及数个电源导电凸块250。

为了清楚说明封装结构1000的细部元件，图2以透视的方式呈现内部元件。这些第一导电凸块110沿一第一延伸线L1排列，这些第二导电凸块220沿一第二延伸线L2排列，这些第三导电凸块130沿一第三延伸线L3排列，这些第四导电凸块240沿一第四延伸线L4排列。第一延伸线L1、第二延伸线L2、第三延伸线L3及第四延伸线L4实质上相互平行。

并且，第一延伸线L1及第三延伸线L3的间距实质上为350微米(um)。各个第一导电凸块110的间距实质上为150微米，且各个第三导电凸块130的间距实质上为150微米。

其中，这些第一导电凸块110及这些第三导电凸块130对应排列。也就是说，第一导电凸块110与对应的第三导电凸块130的连线L13实质上垂直于第一延伸线L1及第三延伸线L3。同样地，这些第二导电凸块220及这些第四导电凸块240对应排列。也就是说，第二导电凸块220与对应的第四导电凸块240的连线L24实质上垂直于第二延伸线L1及第四延伸线L4。

以图3A为例，沿图2的A-A’截面线来看，即可同时观看到第一导电凸块110及第三导电凸块130。

实质上，本实施例的第一半导体元件100及第二半导体元件200为相似的结构，故第一导电凸块110及第三导电凸块130的配置方式与第二导电凸块220及第四导电凸块240的配置方式相似。

也就是说，第二延伸线L2及第四延伸线L4的间距实质上亦为350微米。各个第二导电凸块220的间距实质上亦为150微米，各个第四导电凸块240的间距实质上亦为150微米。

如图2所示，就半导体连接元件300而言，本实施例的半导体连接元件300包括一连接主板310、数个信号导线320、数个电源导线340、数个信号导电柱330及数个电源导电柱350。信号导线320设置于连接主板310上。部分信号导线320的两端分别电性连接于第一导电凸块110的其中之一及第二导电凸块220的其中之一。另一部分信号导线320的两端分别电性连接于第三导电凸块130的其中之一及第四导电凸块240的其中之一。

请同时参照图2、图3A及图4，图4绘示图2的第一导电凸块110、信号导线320、信号导电柱330及第二导电凸块220的示意图。如图3A所示，信号导电柱330贯穿连接主板310。基板400通过这些信号导电柱330电性连接至信号导线320。并且，第一导电凸块110、信号导线320及信号导电柱330形成一信号传递路径。

同样地，第二导电凸块220、信号导线320及信号导电柱330亦可形成另一信号传递路径。也就是说，第一导电凸块110及第二导电凸块220的信号可一起传递至基板400(或者说基板400可经由同一信号导电柱330传递信号至第一导电凸块110及第二导电凸块220)。

如图4所示，信号导电柱330电性连接于信号导线320的一线段中点M。线段中点M至信号导线320的两端的长度D1、D2实质上相等。而由于线段中点M至信号导线320的两端的长度D1、D2实质上相等，故两个信号传递路径的长度亦相等，使得两个信号传递之间减少产生任何传递时间上的差异(Difference in arrival time)。

如图2所示，在第一半导体元件100中，第一导电凸块110的左侧有若干第三导电凸块130，而右侧没有其他导电凸块；并且在第二半导体元件200中，第二导电凸块220的左侧有若干第四导电凸块140，而右侧没有其他导电凸块。并且为了让第一导电凸块110能够与第二导电凸块220顺利电性连接，且为了让第三导电凸块130能够与第四导电凸块240顺利电性连接，这些第一导电凸块110及这些第二导电凸块220交错排列。

更详细地说，由第一导电凸块110开始延伸的信号导线320，先向右延伸，再向下延伸，接着再向左延伸至第二导电凸块220，而形成开口向左的U型转折结构。由第四导电凸块240开始延伸的信号导线320先向左延伸，再向上延伸，接着再向右延伸，而形成开口向右的U型转折结构。

其中，为了说明方便，在此以图2为例作“上、下、左、右”的文字说明。然而“上、下、左、右”的文字说明并非用以局限本发明，本领域的技术人员均可了解，只要将图2转换角度，其“上、下、左、右”的文字说明亦随之改变。

上述U型转折结构延长了信号导线320的线段中点M与二端点的距离，并且部分的信号导电柱330沿一第五延伸线L5排列，部分的信号导电柱330沿一第六延伸线L6排列，第五延伸线L5及第六延伸线L6的间距大于第一延伸线L1及第三延伸线L3的间距，并大于第二延伸线L2及第四延伸线L4的间距。

更详细地说，请参照图4，本实施例的信号导线320包括一第一子信号导线321、一第二子信号导线322及一第三子信号导线323。第一子信号导线321的一端连接于第一导电凸块110的其中之一。第二子信号导线322的一端连接于第二导电凸块220的其中之一，并平行于第一子信号导线321。第三子信号导线323的两端分别连接第一子信号导线321的另一端及第二子信号导线322的另一端。

在本实施例中，第三子信号导线323实质上垂直于第一子信号导线321及第二子信号导线322。也就是说，本实施例的信号导线320具有双直角的U型转折结构。同样地，连接第三导电凸块130及第四导电凸块240的信号导线320亦具有相同的结构，在此不再重述。

如上所述，本实施例的半导体连接元件300以单层电路结构即可形成使第一半导体元件100及第二半导体元件200与基板400的信号传递路径，而不需要复杂的多层电路结构，因而大幅降低制造与材料成本。

此外，就电源传导路径而言，请参照图2，电源导线340串接第一半导体元件100的电源导电凸块150，并邻近这些电源导电凸块150设置。如此一来，如图3B所示，电源导电凸块150、电源导线340及电源导电柱350形成一电源传递路径。同样地，如图3C所示，电源导电凸块250、电源导线340及电源导电柱350亦形成另一电源传递路径。

一般而言，电源信号的电流较大，导线阻抗越低越好，以避免导线过热。以电源导电凸块150为例，由于这些电源导电凸块150以一条电源导线340串接，如此可以减少电源导线340的数量。并且电源导线340邻近这些电源导电凸块150设置，亦可缩短电源导线340的长度。如此一来，电源导线340的阻抗可降至最低，并增进电源信号的传输效率。

请再参照图1，本实施例的封装结构1000还包括一第一封胶500及一第二封胶600。第一封胶500设置于第一半导体元件100与半导体连接元件300之间，以及第二半导体元件200与半导体连接元件300之间。第二封胶600设置于半导体连接元件300及基板400之间。

第一导电凸块110、第二导电凸块220、第三导电凸块130(未绘示于图1)、第四导电凸块240(未绘示于图1)、信号导线320及电源导线340均包覆于第一封胶500内，信号导电柱330及电源导电柱350则包覆于第二封胶600内。因此，封装结构1000可以受到完整地保护。

第二实施例

请参照图5，其绘示依照本发明第二实施例封装结构2000的俯视图。本实施例的封装结构2000与第一实施例的封装结构1000不同之处在于电源导线340a的配置方式，其余相同之处不再重述。

如图5所示，本实施例的半导体连接元件300a包括数条电源导线340a，每一电源导线340a的一端连接一个电源导电凸块150或一个电源导电凸块250，并邻近此电源导电凸块150或此电源导电凸块250设置。每一电源导线340a的另一端则连接于各个自的电源导电柱350。如此一来，每一电源导线340a的长度可缩至最短，使得电源导线340a的阻抗可降至最低。

第三实施例

请参照图6，其绘示依照本发明第三实施例的封装结构3000的俯视图。本实施例的封装结构3000与第二实施例的封装结构2000不同之处在于第一半导体元件100的数量及第二半导体元件200的数量，其余相同之处不再重述。

如图6所示，封装结构3000包括数个第一半导体元件100及数个第二半导体元件200。这些第一半导体元件100及这些第二半导体元件200的数量相同。并且这些第一半导体元件100及这些第二半导体元件200一一对应。

当第一半导体元件100及第二半导体元件200均类似时，半导体连接元件300b可以通过一个光掩模的重复曝光来复制出多组信号导线320及电源导线340a的图案，相当地方便。

第四实施例

请参照图7，其绘示依照本发明第四实施例封装结构4000的俯视图。本实施例的封装结构4000与第一实施例的封装结构1000不同之处在于半导体元件700的数量与信号导线820及电源导线840的配置方式，其余相同之处不再重述。

如图7所示，本实施例的封装结构4000包括半导体元件700、半导体连接元件800及基板900。在本实施例中，封装结构4000仅包括一个半导体元件700。半导体元件700包括至少二信号导电凸块710及电源导电凸块750。半导体连接元件800包括一连接主板810、至少二信号导电柱830、至少二信号导线820、至少一电源导线840及至少一电源导电柱850。信号导电柱830贯穿连接主板810。信号导线820设置于连接主板810上，各个信号导线820的两端分别电性连接于信号导电凸块710的其中之一及信号导电柱830的其中之一。基板900电性连接于信号导电柱830。

其中，各个信号导线820的长度(例如是图7的长度D41、D42)实质上相等。因此各个信号导电凸块710在传递信号时，减少产生任何时间上的差异。

此外，电源导线840的一端连接电源导电凸块750，并邻近电源导电凸块750设置。如此一来，电源导线840的阻抗可降至对最低，并提高电源信号的传输效率。

此外，本发明上述实施例所采用的半导体连接元件亦可以是一种纸引线框架(Paper Lead Frame)。为了清楚说明纸引线框架的结构及其制造方法，在此以一实施例并搭配图示说明如下。

请参图8～13，其绘示一种半导体连接元件的制造方法的示意图。首先提供一载体19，在本实施例中，为一铜片(Copper)。并在载体19上形成图样化的第一导电层20’。

请参图9，在第一导电层20’上方，形成一层光阻层25，并且图案化该光阻层25，留出孔27’。

请参图10，在孔27’中，形成第二导电层27，在本实施例中，以电镀的方式成型，其为实质平坦状，并未凸出该光阻层25的表面。

请参照图11，移除光阻层25，得到图样化的第一导电层20’以及第二导电层27。

请参图12，以模具填入塑模材料(molding material)形成第一绝缘层28，以将图样化的第一导电层20’以及第二导电层27嵌入于第一绝缘层28之中。此第一绝缘层28所使用的塑模材料，在本实施例为环氧树脂(epoxy resin)，并且具有弹性模量大于1.0GPa的特性，且其CTE值小于10ppm的特性。

请参照图13，以蚀刻方式，移除载体19，得到封装前的半导体连接元件。

本发明上述实施例所披露的封装结构，透过半导体连接元件的设计，使得封装结构具有多项优点，以下仅列举部分优点说明如下：

第一、第一导电凸块、信号导线、信号导电柱及导电锡球形成一信号传递路径，且第二导电凸块、信号导线、信号导电柱及导电锡球亦形成另一信号传递路径。因此基板可同时与第一半导体元件及第二半导体元件形成信号沟通路径。

第二、由于信号导电柱连接于信号导线的线段中点，因此两传导路径的长度实质上相同。如此一来，信号传递则减少产生任何传递时间上的差异。

第三、U型转折结构延长了信号导线的线段中点M与二端点的距离，因此部分的信号导电柱沿一第五延伸线排列，部分的信号导电柱沿一第六延伸线排列，第五延伸线及第六延伸线的间距大于第一延伸线及第三延伸线的间距，并大于第二延伸线及第四延伸线的间距。

第四、半导体连接元件以单层电路结构即可形成使第一半导体元件及第二半导体元件与基板的信号传递路径，而不需要复杂的多层电路结构。因此大幅降低制造与材料成本。

第五、若这些电源导电凸块以一条电源导线串接，且电源导线邻近这些电源导电凸块设置时，可以减少电源导线的数量，并可缩短电源导线的长度。如此一来，电源导线的阻抗可降至对最低，并提高电源信号的传输效率。

第六、第一封胶及第二封胶的设置亦可完整地保护封装结构。

第七、若每一电源导线的一端均连接一电源导电凸块，并邻近此电源导电凸块设置时，每一电源导线的长度可缩至最短，使得电源导线的阻抗可降至最低。

第八、半导体连接元件不仅适用于两个半导体元件的电性连接，更适用于多组半导体元件的电性连接。此时半导体连接元件可以通过一个光掩模的重复曝光来复制出多组信号导线及电源导线的图案，相当地方便。

第九、上述实施例虽然将两个半导体元件电性连接为一组，然半导体连接元件亦可将多个半导体元件电性连皆为一组，端视设计者的需求而定。

第十、透过半导体连接元件的信号传递，使得半导体元件的导电凸块的最小间距得以缩小。以第一实施例为例，第一导电凸块及第三导电凸块的最小间距可小于100微米(Microns)，且第二导电凸块及第四导电凸块的最小间距亦可小于100微米。

综上所述，虽然本发明已以优选实施例披露如上，然其并非用以限定本发明。本发明所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附的权利要求所界定者为准。

Claims (34)

1.一种封装结构，包括：

至少一第一半导体元件，包括：

多个第一导电凸块；

至少一第二半导体元件，包括：

多个第二导电凸块；

一半导体连接元件，包括：

一连接主板；

至少一信号导线，设置于该连接主板上，该信号导线的两端分别电性连接于该些第一导电凸块的其中之一及该些第二导电凸块的其中之一；及

至少一信号导电柱，电性连接于该信号导线；以及

一基板，电性连接于该信号导电柱。

2.如权利要求1所述的封装结构，其中，该第一半导体元件及该第二半导体元件皆为存储器芯片。

3.如权利要求1所述的封装结构，其中该第一半导体元件及该第二半导体元件的线路结构相同。

4.如权利要求1所述的封装结构，其中该半导体连接元件包括：

一由塑模材料构成的第一绝缘层；

在该第一绝缘层中，设有由第一导电层构成的多个相互电性绝缘的封装导线布局单元；而该封装导线布局单元，则由多个相互电性绝缘的封装导线所组成；

在该第一导电层下方，设有一第二导电层于该第一绝缘层中；且该第一导电层与第二导电层为电性相连。

5.如权利要求1所述的封装结构，其中该信号导电柱贯穿该连接主板并电性连接至该信号导线的一线段中点，该线段中点至该信号导线的两端的长度相等。

6.如权利要求1所述的封装结构，其中该信号导线具有一U型转折结构。

7.如权利要求3所述的封装结构，其中该信号导线包括：

一第一子信号导线，一端连接于该些第一导电凸块的其中之一；

一第二子信号导线，一端连接于该些第二导电凸块的其中之一，并平行于该第一子信号导线；以及

一第三子信号导线，两端分别连接该第一子信号导线的另一端及该第二子信号导线的另一端。

8.如权利要求7所述的封装结构，其中该第三子信号导线垂直于该第一子信号导线及该第二子信号导线。

9.如权利要求1所述的封装结构，其中该些第一导电凸块沿一第一延伸线排列，该些第二导电凸块沿一第二延伸线排列，该第一延伸线及该第二延伸线相互平行，该些第一导电凸块及该些第二导电凸块交错排列。

10.如权利要求9所述的封装结构，其中该第一半导体元件还包括多个第三导电凸块，该第二半导体元件还包括多个第四导电凸块，该些第三导电凸块沿一第三延伸线排列，该些第四导电凸块沿一第四延伸线排列，该第一延伸线、该第二延伸线、该第三延伸线及该第四延伸线相互平行，该些第一导电凸块及该些第三导电凸块对应排列，该些第二导电凸块及该些第四导电凸块对应排列。

11.如权利要求10所述的封装结构，其中该半导体连接元件包括多个信号导电柱，部分的该些信号导电柱沿一第五延伸线排列，部分的该些信号导电柱沿一第六延伸线排列，该第五延伸线及该第六延伸线的间距大于该第一延伸线及该第三延伸线的间距，并大于该第二延伸线及该第四延伸线的间距。

12.如权利要求10所述的封装结构，其中该第一延伸线及该第三延伸线的间距为350微米，且该第二延伸线及该第四延伸线的间距为350微米。

13.如权利要求10所述的封装结构，其中各该第一导电凸块的间距为150微米，各该第二导电凸块的间距为150微米，各该第三导电凸块的间距为150微米，各该第四导电凸块的间距为150微米。

14.权利要求1所述的封装结构，其中该信号导线及该信号导电柱的材料为铜。

15.如权利要求1所述的封装结构，其中该基板为一陶瓷基板、一玻璃纤维基板或一印刷电路板。

16.如权利要求1所述的封装结构，其中该封装结构包括多个第一半导体元件及多个第二半导体元件，该些第一半导体元件及该些第二半导体元件的数量相同。

17.如权利要求1所述的封装结构，其中该第一半导体元件还包括多个电源导电凸块，该半导体连接元件还包括一电源导线及一电源导电柱，该电源导线串接该些电源导电凸块，并邻近该些电源导电凸块设置。

18.如权利要求1所述的封装结构，其中该第一半导体元件还包括一电源导电凸块，该半导体连接元件还包括一电源导线及一电源导电柱，该电源导线的一端连接该电源导电凸块，并邻近该电源导电凸块设置。

19.如权利要求1所述的封装结构，其中该连接主板的材料为绝缘材料。

20.如权利要求1所述的封装结构，其中该连接主板的材料为热塑性树脂或环氧树脂。

21.如权利要求1所述的封装结构，还包括：

一第一封胶，设置于该第一半导体元件与该半导体连接元件之间，以及该第二半导体元件与该半导体连接元件之间。

22.如权利要求21所述的封装结构，还包括：

一第二封胶，设置于该半导体连接元件及该基板之间。

23.如权利要求1所述的封装结构，其中该半导体连接元件为单层电路结构。

24.一种封装结构，包括：

一半导体元件，包括：

至少两个信号导电凸块；

一半导体连接元件，包括：

一连接主板；

至少两个信号导电柱，贯穿该连接主板；及

至少两个信号导线，设置于该连接主板上，各该信号导线的两端分别电性连接于该些信号导电凸块的其中之一及该些信号导电柱的其中之一，其中各该信号导线的长度相等；以及

一基板，电性连接于该些信号导电柱。

25.如权利要求24所述的封装结构，其中该些信号导电凸块的最小间距小于100微米。

26.权利要求24所述的封装结构，其中该些信号导线及该些信号导电柱的材料为铜。

27.如权利要求24所述的封装结构，其中该基板为一陶瓷基板、一玻璃纤维基板或一印刷电路板。

28.如权利要求24所述的封装结构，其中该半导体元件还包括至少一电源导电凸块，该半导体连接元件还包括至少一电源导线及至少一电源导电柱，该电源导线的一端连接该电源导电凸块，并邻近该电源导电凸块设置。

29.如权利要求24所述的封装结构，其中该连接主板的材料为绝缘材料。

30.如权利要求24所述的封装结构，其中该连接主板的材料为热塑性树脂或环氧树脂。

31.如权利要求24所述的封装结构，还包括：

一第一封胶，设置于该半导体元件与该半导体连接元件之间。

32.如权利要求31所述的封装结构，还包括：

一第二封胶，设置于该半导体连接元件及该基板之间。

33.如权利要求24所述的封装结构，其中该半导体连接元件为单层电路结构。

34.如权利要求24所述的封装结构，其中该半导体连接元件包括：

一由塑模材料构成的第一绝缘层；

在该第一绝缘层中，设有由第一导电层构成的多个相互电性绝缘的封装导线布局单元；而该封装导线布局单元，则由多个相互电性绝缘的封装导线所组成；

在该第一导电层下方，设有一第二导电层于该第一绝缘层中；且该第一导电层与第二导电层为电性相连。

Images