KR20110085058A - 데이터 라인 드라이버와 이를 포함하는 장치들 - Google Patents

데이터 라인 드라이버와 이를 포함하는 장치들 Download PDF

Info

Publication number
KR20110085058A
KR20110085058A KR1020100004644A KR20100004644A KR20110085058A KR 20110085058 A KR20110085058 A KR 20110085058A KR 1020100004644 A KR1020100004644 A KR 1020100004644A KR 20100004644 A KR20100004644 A KR 20100004644A KR 20110085058 A KR20110085058 A KR 20110085058A
Authority
KR
South Korea
Prior art keywords
data line
dac
level shifter
driver
data
Prior art date
Application number
KR1020100004644A
Other languages
English (en)
Inventor
신현진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100004644A priority Critical patent/KR20110085058A/ko
Priority to US13/007,047 priority patent/US20110175863A1/en
Publication of KR20110085058A publication Critical patent/KR20110085058A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

데이터 라인 드라이버가 개시된다. 상기 데이터 라인 드라이버는 제1출력 패드에 접속된 제1데이터 라인을 구동하기 위한 제1드라이버 셀을 포함한다. 상기 제1드라이버 셀은 제1래치 클락 신호에 응답하여 제1이미지 데이터를 래치하기 위한 제1데이터 레지스터와, 상기 제1데이터 레지스터에 접속된 제1레벨 쉬프터와, 상기 제1레벨 쉬프터에 접속된 제1디지털 아날로그 변환기와, 상기 제1디지털 아날로그 변환기와 상기 제1출력 패드 사이에 접속된 제1증폭기를 포함한다. 상기 제1레벨 쉬프터와 상기 제1디지털 아날로그 변환기는 제1방향을 따라 배치된 상기 제1데이터 레지스터와 상기 제1증폭기 사이에 상기 제1방향과 수직인 제2방향으로 서로 인접하게 배치된다.

Description

데이터 라인 드라이버와 이를 포함하는 장치들{Data line driver and apparatuses having the same}
본 발명의 개념에 따른 실시 예는 반도체 레이아웃(layout)에 관한 것으로, 특히 새로운 구조를 갖는 데이터 라인 드라이버와 이를 포함하는 장치들에 관한 것이다.
소스 드라이버라고도 불리는 데이터 라인 드라이버는 디스플레이 패널에 구현된 소스 라인들(또는, 데이터 라인들)을 구동하여 상기 디스플레이 패널에 이미지 데이터를 디스플레이한다.
데이터 라인 드라이버는 다수의 드라이버 셀들을 포함하는 어레이 구조를 갖는다. 상기 데이터 라인 드라이버의 크기를 줄이기 위해서는, 드라이버 셀의 피치 (pitch)를 줄이는 것이 효과적이지만 상기 피치를 한계치 이상으로 줄이게 되면 장변(long edge)의 크기는 감소할 수 있으나 단변(short edge)의 크기가 증가할 수 있다.
본 발명이 이루고자 하는 기술적인 과제는 제1방향의 길이, 예컨대 단변의 길이를 줄일 수 있는 새로운 레이아웃을 갖는 데이터 라인 드라이버를 제공하는 것이다.
또한, 본 발명이 이루고자 하는 기술적인 과제는 상기 데이터 라인 드라이버를 포함하는 디스플레이 장치와 상기 디스플레이 장치를 포함하는 디스플레이 시스템을 제공하는 것이다.
본 발명의 실시 예에 따른 데이터 라인 드라이버는 제1출력 패드에 접속된 제1데이터 라인을 구동하기 위한 제1드라이버 셀을 포함한다.
상기 제1드라이버 셀은 제1래치 클락 신호에 응답하여 제1이미지 데이터를 래치하기 위한 제1데이터 레지스터와, 상기 제1데이터 레지스터에 접속된 제1레벨 쉬프터와, 상기 제1레벨 쉬프터에 접속된 제1디지털 아날로그 변환기와, 상기 제1디지털 아날로그 변환기와 상기 제1출력 패드 사이에 접속된 제1증폭기를 포함한다.
상기 제1레벨 쉬프터와 상기 제1디지털 아날로그 변환기는 제1방향을 따라 배치된 상기 제1데이터 레지스터와 상기 제1증폭기 사이에 상기 제1방향과 수직인 제2방향으로 서로 인접하게 배치된다.
상기 제1레벨 쉬프터의 피치와 상기 제1디지털 아날로그 변환기의 피치의 합은 상기 제1출력 패드의 피치와 같거나 작다.
상기 데이터 라인 드라이버는 제2출력 패드에 접속된 제2데이터 라인을 구동하기 위한 제2드라이버 셀을 더 포함한다.
상기 제2드라이버 셀은 상기 제1방향으로 배치되고 제2래치 클락 신호에 응답하여 제2이미지 데이터를 래치하기 위한 제2데이터 레지스터와, 상기 제2데이터 레지스터에 접속된 제2레벨 쉬프터와, 상기 제2레벨 쉬프터에 접속된 제2디지털 아날로그 변환기와, 상기 제1방향으로 배치되고 상기 제2디지털 아날로그 변환기와 상기 제2출력 패드 사이에 접속된 제2증폭기를 포함한다.
상기 제1레벨 쉬프터와 상기 제2레벨 쉬프터는 상기 제1디지털 아날로그 변환기와 상기 제2디지털 아날로그 변환기 사이에 접속된다.
상기 제1레벨 쉬프터와 상기 제2레벨 쉬프터는 상기 제2방향을 따라 서로 대칭적으로 인접하게 배치된다.
상기 제1디지털 아날로그 변환기의 피치, 상기 제1레벨 쉬프터의 피치, 및 상기 제2디지털 아날로그 변환기의 피치의 합은 상기 제1출력 패드 또는 상기 제2출력 패드의 피치와 같거나 작다.
상기 제1드라이버 셀과 상기 제2드라이버 셀은 상기 제2방향을 따라 서로 대칭적으로 배치된다.
본 발명의 다른 실시 예에 따른 데이터 라인 드라이버는 제1드라이버 셀과 제2드라이버 셀을 포함한다.
상기 제1드라이버 셀은 제1데이터 라인으로 디지털-아날로그 변환된 신호를 공급하기 위한 제1DAC와 상기 제1DAC로 레벨 쉬프트된 신호를 공급하기 위한 제1레벨 쉬프터를 포함한다. 상기 제2드라이버 셀은 제2데이터 라인으로 디지털-아날로그 변환된 신호를 공급하기 위한 제2DAC와 상기 제2DAC로 레벨 쉬프트된 신호를 공급하기 위한 제2레벨 쉬프터를 포함한다.
제1방향을 따라 서로 인접하게 배치된 상기 제1레벨 쉬프터와 상기 제2레벨 쉬프터는 상기 제1방향과 수직인 제2방향을 따라 배치된 상기 제1DAC과 상기 제2DAC사이에 배치된다. 상기 제1드라이버 셀과 상기 제2드라이버 셀은 상기 제2방향을 중심으로 서로 대칭적으로 인접하게 배치된다.
상기 제1드라이버 셀은 상기 제1DAC의 출력 신호를 증폭하기 위한 제1증폭기와, 상기 제1증폭기에 의하여 증폭된 신호를 상기 제1데이터 라인으로 공급하기 위한 제1출력 패드를 더 포함한다. 상기 제2드라이버 셀은 상기 제2DAC의 출력 신호를 증폭하기 위한 제2증폭기와, 상기 제2증폭기에 의하여 증폭된 신호를 상기 제2데이터 라인으로 공급하기 위한 제2출력 패드를 더 포함한다.
상기 제1DAC의 피치, 상기 제1레벨 쉬프터와 상기 제2레벨 쉬프터 중에서 어느 하나의 피치, 및 상기 제2DAC의 피치의 합은 상기 제1출력 패드 또는 상기 제2출력 패드의 피치와 같거나 작다.
본 발명의 실시 예에 따른 디스플레이 장치는 상기 데이터 라인 드라이버와, 상기 제1데이터 라인을 포함하는 패널을 포함한다.
본 발명의 실시 예에 따른 디스플레이 시스템은 상기 데이터 라인 드라이버와, 상기 데이터 라인 드라이버의 동작을 제어하기 위한 컨트롤러와, 상기 제1데이터 라인을 포함하는 패널을 포함한다.
본 발명의 실시 예에 따른 새로운 레이아웃을 갖는 데이터 라인 드라이버는 데이터 라인 드라이버의 제1방향의 길이와 제2방향의 길이, 특히 상기 제1방향의 길이를 줄일 수 있는 효과가 있다. 이에 따라, 상기 데이터 라인 드라이버의 채널 수를 증가시킬 수 있는 효과가 있다.
또한, 본 발명의 실시 예에 따른 새로운 레이아웃을 갖는 데이터 라인 드라이버는 드라이버 셀의 피치와 출력 패드의 피치를 동일하게 할 수 있으므로, 상기 데이터 라인 드라이버에 구현된 복수의 드라이버 셀들 사이의 특성 편차를 제거할 수 있는 효과가 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 실시 예에 따른 데이터 라인 드라이버를 포함하는 디스플레이 장치의 개략적인 블록도를 나타낸다.
도 2는 도 1에 도시된 본 발명의 실시 예에 따른 데이터 라인 드라이버의 배치도를 나타낸다.
도 3은 종래의 데이터 라인 드라이버의 배치도를 나타낸다.
도 4는 도 2에 도시된 데이터 라인 드라이버의 구체적인 레이아웃의 일 실시 예를 나타낸다.
도 5는 도 2에 도시된 데이터 라인 드라이버의 구체적인 레이아웃의 다른 실시 예를 나타낸다.
도 6은 도 2에 도시된 데이터 라인 드라이버의 구체적인 레이아웃의 또 다른 실시 예를 나타낸다.
도 7은 도 6에 도시된 회로 영역의 구체적인 예를 나타낸다.
도 8은 도 1에 도시된 본 발명의 다른 실시 예에 따른 데이터 라인 드라이버의 배치도를 나타낸다.
도 9는 도 2에 도시된 데이터 라인 드라이버의 구체적인 레이아웃의 일 실시 예를 나타낸다.
도 10은 본 발명의 실시 예에 따른 데이터 처리 시스템의 개략적인 블록 도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 데이터 라인 드라이버를 포함하는 디스플레이 장치의 개략적인 블록도를 나타낸다.
도 1을 참조하면, 디스플레이 장치(10)는 컨트롤러(20), 스캔 라인 드라이버 (30), 데이터 라인 드라이버(40), 및 디스플레이 패널(50)을 포함한다. 디스플레이 장치(10)는 이동 전화기, 스마트폰, PDA(personal digital assitant), 또는 PMP (portable multimedia player)와 같은 휴대용 통신 장치의 일부 일수 있고, 또는 모니터 또는 TV와 같은 CE(consumer equipment)의 일부 일 수 있다.
컨트롤러(20)는 외부로부터 공급되는 복수의 시스템 제어신호들과 이미지 데이터, 예컨대 RGB이미지 데이터를 수신하고, 복수의 제어신호들과 상기 이미지 데이터를 출력한다. 컨트롤러(20)는 스캔 라인 드라이버(30)의 동작, 데이터 라인 드라이버(40)의 동작과 디스플레이 패널(50)의 동작 중에서 적어도 하나를 제어할 수 있는 어떤 종류의 컨트롤러도 포함한다.
게이트 라인(gate line) 드라이버라고도 불리는 스캔 라인 드라이버(30)는 복수의 스캔 라인들(또는, 게이트 라인들, G1~Gm, 여기서 m은 자연수)에 접속되고, 컨트롤러(20)로부터 출력된 복수의 제어 신호들 중에서 적어도 하나의 제어 신호에 응답하여, 예컨대 컨트롤러(20)의 제어 하에 복수의 스캔 라인들(G1~Gm)로 스캔 신호들(또는, 구동 신호들)을 순차적으로 공급할 수 있다.
소스 드라이버(source driver) 또는 신호 라인 드라이빙 회로라고도 불리는 데이터 라인 드라이버(40, 여기서 40은 도 2의 40A 또는 도 8의 40B를 의미한다)는 복수의 데이터 라인들(또는, 신호 라인들; Y1~Yn, 여기서 n은 자연수)에 접속되고, 컨트롤러(20)로부터 출력된 복수의 제어 신호들 중에서 적어도 하나의 제어 신호에 응답하여, 예컨대 컨트롤러(20)의 제어 하에 복수의 데이터 라인들(Y1~Yn)로 아날로그 이미지 신호들(또는, 아날로그 데이터 신호들)을 공급할 수 있다.
이때 데이터 라인은 채널(channel)이라고도 한다. 스캔 라인 드라이버(30)와 데이터 라인 드라이버(40)는 실시 예에 따라 하나의 반도체 칩 또는 별개의 반도체 칩으로 구현될 수 있다.
디스플레이 패널(50)은 행(row) 방향으로 형성된 복수의 스캔 라인들(G1~Gm)과 열(column) 방향으로 형성된 복수의 데이터 라인들(Y1~Yn) 사이에 접속된 복수의 픽셀들(n*m)을 포함할 수 있다. 디스플레이 패널(50)은 TFT-LCD 패널, LED 패널, OLED 패널, 또는 PDP 패널과 같은 평판 디스플레이 패널로 구현될 수 있다.
도 2는 도 1에 도시된 본 발명의 실시 예에 따른 데이터 라인 드라이버의 배치도를 나타낸다.
도 2를 참조하면, 본 발명의 실시 예에 따른 2-칼럼 구조(또는 더블 칼럼)를 갖는 데이터 라인 드라이버(40A)는 제1방향(예컨대, 세로 방향 또는 단변 방향)으로 배열된 복수의 드라이버 셀들을 포함한다.
각각이 서로 다른 데이터 라인을 구동하기 위한 두 개의 드라이버 셀들(예컨대, DRV_CELL 323과 DRV_CELL 642, 또는 DRV_CELL 482과 DRV_CELL 483)이 제1방향과 수직인 제2방향(예컨대, 가로 방향 또는 장변 방향)을 따라 상하 대칭이 되도록 배치된 구조를 2-칼럼 또는 더블 칼럼 구조(double column architecture)라 한다. 각각의 드라이버 셀은 채널 드라이버라고도 불린다.
복수의 드라이버 셀들 중에서 일부는 로직 제어부(미 도시)가 배치된(또는 레이아웃된) 중심(CENTER)의 우측에 배치되고 나머지 일부(예컨대, DRV_CELL 322~DRV_CELL 642)는 상기 중심의 좌측에 배치된다. 상기 로직 제어부는 컨트롤러 (20) 또는 CPU와 같은 프로세서로부터 출력된 복수의 제어 신호들에 응답하여 복수의 드라이버 셀들 각각의 동작을 제어할 수 있다.
도 2에서는 도면의 간소화 또는 설명의 편의를 위하여, 중심의 좌측에 구현된 복수의 드라이버 셀들(예컨대, DRV_CELL 322~DRV_CELL 642)만을 도시한다.
본 발명의 실시 예에 따르면, 각각의 드라이버 셀(DRV_CELL 322~DRV_CELL 642)의 피치(pitch)와 각각의 출력 패드(Y322~Y642)의 피치는 서로 동일하다.
도 3은 종래의 데이터 라인 드라이버의 배치도를 나타낸다. 도 3을 참조하면, 종래의 데이터 라인 드라이버(40')는 다수의 드라이버 셀들을 포함한다.
복수의 드라이버 셀들 중에서 일부는 로직 제어부(미 도시)가 구현된 중심의 우측에 구현되고 나머지 일부(예컨대, DRVCELL_Y322~DRVCELL_Y642)는 상기 중심의 좌측에 구현된다.
도 3에 도시된 바와 같이, 각각의 드라이버 셀(DRVCELL_Y322~DRVCELL_Y642)의 피치와 각각의 출력 패드(Y321~Y642)의 피치는 서로 다르다. 따라서, 각각의 드라이버 셀(DRVCELL_Y321~DRVCELL_Y642)로부터 출력된, 예컨대 출력 버퍼(미 도시)로부터 출력된 각각의 신호를 각각의 출력 패드(Y321~Y642)로 전송하기 위해서는 복수의 출력 배선들(22와 24)이 필요하다.
따라서, 복수의 출력 배선들(22와 24) 각각의 길이가 다르기 때문에, 각각의 드라이버 셀(DRVCELL_Y321~DRVCELL_Y642) 사이에 특성 편차(예컨대, 슬루 레이트(slew rate) 또는 출력 편차 전압(output deviation voltage; DVO))가 발생하고, 복수의 출력 배선들(22와 24)의 라우팅(routing)으로 인하여 데이터 라인 드라이버 (40')의 전체 칩 면적이 증가한다.
그러나, 도 2에 도시된 바와 같이, 각각의 드라이버 셀(DRV_CELL 322~DRV_CELL 642)의 피치와 각각의 출력 패드(Y322~Y642)의 피치가 서로 동일하게 구현되면, 도 3에 도시된 복수의 출력 배선들(22와 24)은 제거될 수 있다. 따라서, 출력 배선들의 라우팅 문제(issue)가 제거되므로, 데이터 라인 드라이버(40)의 장변, 예컨대 데이터 라인 드라이버(40A)의 제2방향의 길이를 줄일 수 있는 효과가 있다.
또한, 각각의 드라이버 셀(예컨대, DRV_CELL 322~DRV_CELL 642)과 각각의 출력 패드(Y321~Y642) 사이의 출력 배선의 길이가 동일하므로, 각각의 드라이버 셀(예컨대, DRV_CELL 322~DRV_CELL 642) 사이의 특성 편차를 제거할 수 있는 효과가 있다.
도 4는 도 2에 도시된 데이터 라인 드라이버의 구체적인 레이아웃의 일 실시 예를 나타낸다.
도 2와 도 4를 참조하면, 제1디지털-아날로그 변환기(digital-analog converter (DAC); 31-1)를 포함하는 제1드라이버 셀(DRV_CELL 323)과, 제2DAC(32-1)를 포함하는 제2드라이버 셀(DRV_CELL 642)은 디코더 블록(31)으로 정의된 영역을 중심으로 상하 대칭적으로 배치된다.
또한, 제1DAC(31-1)와 제2DAC(32-1)는 동일한 디코더 블록(31) 내에 서로 인접하게 제1방향을 중심으로 좌우에 배치된다.
제1DAC(31-1)의 피치와 제2DAC(32-1)의 피치의 합은 제1출력 패드(Y323)의 피치와 같거나 작다.
또한, 제1출력 패드(Y323)의 피치는 제2출력 패드(Y642)의 피치와 같다. 제1드라이버 셀(DRV_CELL 323)의 피치와 제2드라이버 셀(DRV_CELL 642)의 피치는 같다. 또한, 제1출력 패드(Y323)의 피치와 제1드라이버 셀(DRV_CELL 323)의 피치는 같다. 여기서 같다는 의미는 완전동일 또는 실질적 동일을 의미한다.
실시 예에 따라, 제1DAC(31-1)의 피치와 제2DAC(32-1)의 피치의 합은 제1출력 패드(Y323)의 피치보다 클 수 있다. 각 DAC(31-1과 32-1)은 멀티 입력-싱글 출력의 기능을 수행하는 어떤 전자 회로도 포함한다. 따라서, 각 DAC(31-1과 32-1)은 디코더(decoder)라고도 불릴 수 있다.
도 4에는 동일한 타입, 예컨대, 양의 기준 전압(또는 양의 감마 전압)과 음의 기준 전압(또는 음의 감마 전압) 중에서 어느 하나의 감마 전압을 출력하는 제1DAC(31-1)와 제2DAC(32-1)가 도시되어 있다.
그러나, 실시 예에 따라 제1DAC(31-1)와 제2DAC(32-1)는 서로 다른 타입으로 구현될 수 있다. 예컨대, 제1DAC(31-1)은 양의 기준 전압을 출력하고 제2DAC(32-1)는 음의 기준 전압을 출력할 수 있다.
제1드라이버 셀(DRV_CELL 323)은, 제1출력 패드(Y323)와 제1DAC(31-1) 사이에 순차적으로 배치된, 제1출력 버퍼(31-5)와 제1신호 전송 회로를 포함한다.
데이터 라인 드라이버(40A)가 디스플레이 장치(10)에 구현될 때, 제1출력 패드(Y323)는 제1데이터 라인에 접속될 수 있다. 예컨대, 상기 제1신호 전송 회로, 예컨대 제1쉬프트 레지스터는 이전 단 드라이버 셀의 신호 전송 회로, 예컨대 제2쉬프트 레지스터로부터 출력된 신호를 다음 단 드라이버 셀의 신호 전송 회로, 예컨대 제3쉬프트 레지스터로 전송할 수 있다.
상기 제1신호 전송 회로는, 제1출력 버퍼(또는, 증폭기; 31-5)와 제1DAC(31-1)가 구현된 디코더 블록(31) 사이에 순차적으로 배치된, 제1쉬프트 레지스터(31-4), 제1데이터 래치(또는 제2데이터 레지스터; 31-3), 및 제1레벨 쉬프터(31-2)를 포함한다.
제1쉬프트 레지스터(31-4)와 제1데이터 래치(31-3)는 저-전압 장치(low-voltage device)일 수 있다. 제1DAC(31-1), 제1레벨 쉬프터(31-2), 및 제1출력 버퍼(31-5)는 고-전압 장치(high-voltage device)일 수 있다.
제1쉬프트 레지스터(31-4)는 외부로부터 동작 시점을 알리는 스타트 펄스, 데이터 전송 방향을 제어하는 전송 방향 제어 신호, 쉬프트 클럭 등에 응답하여 펄스들을 순차적으로 쉬프트시키고, 순차적으로 시프트되는 펄스들을 제1데이터 래치 (31-3)로 출력한다.
제1데이터 래치(31-3)는 제1쉬프트 레지스터(31-4)로부터 출력되는 펄스들, 예컨대 래치 클럭 신호들에 응답하여 외부로부터 공급되는 이미지 데이터를 수신하여 저장하고, 저장된 이미지 데이터를 외부로부터 공급되는 클락 신호에 응답하여 제1레벨 쉬프터(31-2)로 출력한다.
제1레벨 쉬프터(31-2)는 제1데이터 래치(31-3)로부터 출력되는 이미지 데이터의 레벨을 쉬프트하고 레벨 쉬프트된 이미지 데이터를 제1DAC(31-1)로 출력한다.
제1DAC(31-1)는 외부로부터 입력되는 기준 전압들, 예컨대 감마 전압들(또는 계조 전압들(grayscale voltages)) 중에서 제1레벨 쉬프터(31-2)로부터 출력된 레벨 쉬프트된 이미지 데이터에 상응하는 기준 전압을 출력한다. 즉, 제1DAC(31-1)는 레벨 쉬프트된 이미지 데이터에 상응하는 기준 전압을 선택할 수 있다.
제1출력 버퍼(31-5)는 제1DAC(31-1)로부터 출력된 기준 전압을 버퍼링(또는 증폭)하여 버퍼된(또는 증폭된) 전압을 제1출력 패드(Y323)를 통하여 제1데이터 라인으로 출력한다.
제2드라이버 셀(DRV_CELL 642)은, 제2출력 패드(Y642)와 제2DAC(32-1)가 구현된 디코더 블록(31) 사이에 순차적으로 배치된, 제2출력 버퍼(32-5)와 제2신호 전송 회로를 포함한다. 제2출력 패드(Y642)는 제2데이터 라인에 접속된다.
상기 제2신호 전송 회로는, 제2출력 버퍼(32-5)와 디코더 블록(31) 사이에 순차적으로 배치된, 제2쉬프트 레지스터(32-4), 제2데이터 래치(또는 제2데이터 레지스터; 32-3), 및 제2레벨 쉬프터(32-2)를 포함한다.
제2쉬프트 레지스터(32-4)의 동작은 제1쉬프트 레지스터(31-4)의 동작과 유사하고, 제2데이터 래치(32-3)의 동작은 제1데이터 래치(31-3)의 동작과 유사하고, 제2레벨 쉬프터(32-2)의 동작은 제1레벨 쉬프터(31-2)의 동작과 유사하다.
제2DAC(32-1)는 외부로부터 입력되는 기준 전압들, 예컨대 감마 전압들(또는 계조 전압들(grayscale voltages)) 중에서 제2레벨 쉬프터(32-2)로부터 출력된 레벨 쉬프트된 이미지 데이터에 상응하는 기준 전압을 출력한다.
제2출력 버퍼(32-5)는 제2DAC(32-1)로부터 출력된 기준 전압을 버퍼링(또는 증폭)하여 버퍼된(또는 증폭된) 전압을 제2출력 패드(Y642)를 통하여 제2데이터 라인으로 출력한다.
본 발명의 실시 예에 따라 제1드라이버 셀(DRV_CELL 323)과 제2드라이버 셀 (DRV_CELL 642)이 디코더 블록(31)으로 정의된 하나의 회로 영역을 중심으로 제2방향, 예컨대 상하 대칭적으로 배치된다. 따라서 각 드라이버 셀(DRV_CELL 323와 DRV_CELL 642)의 피치는 도 3에 도시된 두 개의 드라이버 셀들(예컨대, DRVCELL_Y321과 DRVCELL_Y32) 각각의 피치의 합과 같거나 작을 수 있다.
예컨대, 각 드라이버 셀(DRV_CELL 323와 DRV_CELL 642)의 피치가 종래의 드라이버 셀(예컨대, DRVCELL_Y321)의 피치보다 2배로 증가하고, 각각의 출력 버퍼 (31-5와 32-5), 각각의 신호 전송 회로의 레이아웃 높이를 줄이면, 데이터 라인 드라이버(40)의 제1방향의 길이, 예컨대 단변의 길이를 감소시킬 수 있다. 따라서, 본 발명의 실시 예에 따른 더블 칼럼 구조를 갖는 데이터 라인 드라이버(40)의 제2방향의 길이(예컨대, 장변의 길이)와 제1방향의 길이(예컨대, 단변의 길이)를 동시에 줄일(shrink) 수 있는 효과가 있다.
도 5는 도 2에 도시된 데이터 라인 드라이버의 구체적인 레이아웃의 다른 실시 예를 나타낸다. 도 2와 도 5를 참조하면, 제1DAC(33-1)를 포함하는 제1드라이버 셀(DRV_CELL 477)과 제2DAC(34-1)를 포함하는 제2드라이버 셀(DRV_CELL 488)은 디코더 블록(33)으로 정의된 회로 영역을 중심으로 제2방향, 예컨대 상하 대칭적으로 배치될 수 있다.
제1DAC(P_DAC; 33-1)와 제2DAC(N_DAC; 34-1)는 동일한 디코더 블록(33) 내에 제2방향을 중심으로 상하 대칭적으로 배치될 수 있다. 제1DAC(33-1)의 피치와 제2DAC(34-1)의 피치는 제1출력 패드(Y477) 또는 제2출력 패드(Y488)의 피치와 같거나 작다. 실시 예에 따라, 제1DAC(P_DAC; 33-1)은 양의 기준 전압을 출력하는 DAC으로 구현될 수 있고 제2DAC(N_DAC; 34-1)는 양의 기준 전압을 출력하는 DAC으로 구현될 수 있다.
또한, 더블 칼럼 구조에 따라 제1드라이버 셀(DRV_CELL 477)의 피치와 제2드라이버 셀(DRV_CELL 488)의 피치는 같다. 제1드라이버 셀(DRV_CELL 477)의 피치는 제1출력 패드(Y477)와 제2출력 패드(Y488) 각각의 피치와 같다.
제1드라이버 셀(DRV_CELL 477)은, 제1출력 패드(Y477)와 제1DAC(33-1) 사이에 순차적으로 배치된, 제1출력 버퍼(33-5)와 제1신호 전송 회로를 포함한다. 제1출력 패드(Y477)는 제1데이터 라인에 접속된다.
제1신호 전송 회로는, 제1출력 버퍼(33-5)와 제1DAC(33-1) 사이에 순차적으로 배치된, 제1쉬프트 레지스터(33-4), 제1데이터 래치(33-3), 및 제1레벨 쉬프터 (33-2)를 포함한다.
제2드라이버 셀(DRV_CELL 488)은, 제2출력 패드(Y488)와 제2DAC(34-1) 사이에 순차적으로 배치된, 제2출력 버퍼(34-5)와 제2신호 전송 회로를 포함한다. 제2출력 패드(Y488)는 제2데이터 라인에 접속된다.
제2신호 전송 회로는, 제2출력 버퍼(34-5)와 제2DAC(34-1) 사이에 순차적으로 배치된, 제2쉬프트 레지스터(34-4), 제2데이터 래치(34-3), 및 제2레벨 쉬프터 (34-2)를 포함한다.
각 쉬프트 레지스터(33-4와 34-4)의 동작은 쉬프트 레지스터(31-4)의 동작과 동일하고, 각 데이터 래치(33-3과 34-3)의 동작은 데이터 래치(31-3)의 동작과 동일하고, 각 레벨 쉬프트(33-2와 34-2)의 동작은 레벨 쉬프터(31-2)의 동작과 동일하다.
제1DAC(33-1)는 외부로부터 입력되는 기준 전압들 중에서 제1레벨 쉬프터 (33-2)로부터 출력된 레벨 쉬프트된 이미지 데이터에 상응하는 기준 전압을 제1출력 버퍼(33-5)로 출력한다.
제1출력 버퍼(33-5)는 제1DAC(33-1)로부터 출력된 기준 전압을 버퍼링(또는 증폭)하여 버퍼된(또는 증폭된) 전압을 제1출력 패드(Y477)를 통하여 제1데이터 라인으로 출력할 수 있다.
제2DAC(34-1)는 외부로부터 입력되는 기준 전압들 중에서 제2레벨 쉬프터 (34-2)로부터 출력된 레벨 쉬프트된 이미지 데이터에 상응하는 기준 전압을 제2출력 버퍼(34-5)로 출력한다.
제2출력 버퍼(34-5)는 제2DAC(34-1)로부터 출력된 기준 전압을 버퍼링(또는 증폭)하여 버퍼된(또는 증폭된) 전압을 제2출력 패드(Y488)를 통하여 제2데이터 라인으로 출력할 수 있다.
도 6은 도 2에 도시된 데이터 라인 드라이버의 구체적인 레이아웃의 또 다른 실시 예를 나타낸다.
도 2와 도 6을 참조하면, 데이터 라인 드라이버(40A)는 제2방향, 예컨대 가로 방향으로 대칭적으로 배열된 제1드라이버 셀(DRV_CELL 323)과 제2드라이버 셀 (DRV_CELL 642)을 포함한다. 제1드라이버 셀(DRV_CELL 323)과 제2드라이버 셀 (DRV_CELL 642)은 제1방향, 예컨대 세로 방향으로 배열된다.
하나의 회로 영역(35)에는 제1DAC(35-1), 제1레벨 쉬프터(35-2), 제2레벨 쉬프터(36-2), 및 제2DAC(36-1)이 구현된다.
제1드라이버 셀(DRV_CELL 323)은 제1데이터 라인으로 디지털-아날로그 변환된 신호를 공급하기 위한 제1DAC(35-1)와 제1DAC(35-1)로 레벨 쉬프트된 신호를 공급하기 위한 제1레벨 쉬프터(35-2)를 포함한다.
제2드라이버 셀 (DRV_CELL 642)은 제2데이터 라인으로 디지털-아날로그 변환된 신호를 공급하기 위한 제2DAC(36-1)와 제2DAC(36-1)로 레벨 쉬프트된 신호를 공급하기 위한 제2레벨 쉬프터(36-2)를 포함한다.
서로 인접하게 제1방향으로 배치된 제1레벨 쉬프터(35-2)와 제2레벨 쉬프터 (36-2)는 상기 제1방향과 수직인 제2방향으로 배치된 제1DAC(35-1)과 제2DAC(36-1)사이에 배치된다.
이러한 구조에 따라, 도 6에 도시된 데이터 라인 드라이버(40A)의 제1방향의 길이는 도 4 또는 도 5에 도시된 제1레벨 쉬프터(31-2 또는 33-2)의 제1방향의 길이와 제2레벨 쉬프터(32-2 또는 34-2)의 제1방향의 길이의 합만큼 줄어들 수 있다.
각 쉬프터 레지스터(35-4와 36-4)의 동작은 쉬프터 레지스터(31-4)의 동작과 실질적으로 동일하다. 또한, 각 데이터 래치(35-3과 36-3)의 동작은 데이터 래치(31-3)의 동작과 실질적으로 동일하다. 각 레벨 쉬프터(35-2와 36-2)의 동작은 레벨 쉬프터(31-2)의 동작과 실질적으로 동일하다.
제1DAC(35-1)는 외부로부터 입력되는 기준 전압들 중에서 제1레벨 쉬프터 (35-2)로부터 출력된 레벨 쉬프트된 이미지 데이터에 상응하는 기준 전압을 제1출력 버퍼(35-5)로 출력한다.
제1출력 버퍼(35-5)는 제1DAC(35-1)로부터 출력된 기준 전압을 버퍼링(또는 증폭)하여 버퍼된(또는 증폭된) 전압을 제1출력 패드(Y323)를 통하여 제1데이터 라인으로 출력할 수 있다.
제2DAC(36-1)는 외부로부터 입력되는 기준 전압들 중에서 제2레벨 쉬프터 (36-2)로부터 출력된 레벨 쉬프트된 이미지 데이터에 상응하는 기준 전압을 제2출력 버퍼(36-5)로 출력한다.
제2출력 버퍼(36-5)는 제2DAC(36-1)로부터 출력된 기준 전압을 버퍼링(또는 증폭)하여 버퍼된(또는 증폭된) 전압을 제2출력 패드(Y642)를 통하여 제2데이터 라인으로 출력할 수 있다.
제1DAC(35-1)의 피치, 제1레벨 쉬프터(35-2)의 피치, 및 제2DAC(36-1)의 피치의 합은 제1출력 패드(Y323) 또는 제2출력 패드(Y642)의 피치와 같거나 작다.
도 7은 도 6에 도시된 회로 영역의 구체적인 예를 나타낸다.
도 6과 도 7을 참조하면, 제1레벨 쉬프터(35-2)는 복수의 PMOS트랜지스터들 (LS_PTR)과 복수의 NMOS 트랜지스터들(LS_NTR)을 포함한다. 제1DAC(35-1)가 구현된 제1영역, 예컨대 제1웰(well) 내부에 복수의 PMOS트랜지스터들(LS_PTR)을 구현(또는 배치)하고 제2DAC(36-1)를 포함하는 제2영역, 예컨대 제2웰 내부에 복수의 NMOS 트랜지스터들(LS_NTR)을 구현(또는 배치)할 수 있다.
또한, 제2레벨 쉬프터(36-2)는 복수의 PMOS트랜지스터들(LS_PTR)과 복수의 NMOS 트랜지스터들(LS_NTR)을 포함한다. 제1DAC(35-1)가 구현된 제1영역, 예컨대 제1웰(well) 내부에 복수의 PMOS트랜지스터들(LS_PTR)을 구현(또는 배치)하고 제2DAC(36-1)를 포함하는 제2영역, 예컨대 제2웰 내부에 복수의 NMOS 트랜지스터들(LS_NTR)을 구현(또는 배치)할 수 있다. 즉, 본 발명의 실시 예에 따른 데이터 라인 드라이버(40A)는 상기 제1영역 또는 상기 제2영역의 공유를 통한 공간 활용을 극대화할 수 있다.
도 8은 도 1에 도시된 본 발명의 다른 실시 예에 따른 데이터 라인 드라이버의 배치도를 나타낸다.
도 8에는 도 2에 도시된 2-컬럼 드라이버 셀 구조와 달리 1-컬럼 드라이버 셀 구조가 도시되어 있다. 데이터 라인 드라이버(40B)는 제1방향으로 배치된 복수의 드라이버 셀들(DRV_CELL 001~DRV_CELL 482, ...), 및 복수의 드라이버 셀들 (DRV_CELL 001~DRV_CELL 482, ...) 각각에 접속된 출력 패드(Y001~Y482, ...)를 포함한다.
도 9는 도 2에 도시된 데이터 라인 드라이버의 구체적인 레이아웃의 일 실시 예를 나타낸다.
제1드라이버 셀(DRV_CELL 323)은 제1쉬프트 레지스터(37-1), 제1데이터 래치 (또는 데이터 레지스터; 37-2), 제1레벨 쉬프터(37-3), 제1DAC(37-4), 제1출력 버퍼(또는 증폭기; 37-5), 및 제1출력 패드(37-5)를 포함한다.
제2방향으로 배치된 제1레벨 쉬프터(37-3)와 제1DAC(37-4)은 제1방향으로 배치된 제1데이터 래치(37-2)와 제1출력 버퍼(37-5) 사이에 배치된다.
즉, 제2방향을 따라 제1레벨 쉬프터(37-3)를 제1DAC(37-4)에 인접하게 배치함에 따라, 데이터 라인 드라이버(40B)의 제1방향의 길이는 제1방향을 따라 제1레벨 쉬프터(37-3)와 제1DAC (37-4)을 배치할 때의 데이터 라인 드라이버의 제1방향의 길이보다 줄어드는 효과가 있다.
제1쉬프트 레지스터(37-1)는 제1래치 클락 신호를 발생한다.
제1데이터 래치(37-2)는 상기 제1래치 클락 신호에 응답하여 이미지 데이터를 래치하고, 클락 신호에 응답하여 래치된 이미지 데이터를 제1레벨 쉬프터(37-3)로 전송한다.
제1레벨 쉬프터(37-3)는 제1데이터 래치(37-2)로부터 출력된 이미지 데이터의 레벨을 쉬프트하고 레벨 쉬프트된 이미지 데이터를 제1DAC(37-4)로 출력한다.
제1DAC(37-4)은 복수의 기준 신호들 중에서 레벨 쉬프트된 이미지 데이터에 대응되는 기준 신호를 제1출력 버퍼(37-5)로 출력한다. 제1출력 버퍼(37-5)는 제1DAC(37-4)로부터 출력된 기준 신호를 버퍼링(또는, 증폭)하여 버퍼된(또는, 증폭된) 신호를 제1출력 패드(Y323)를 통하여 제1데이터 라인으로 출력한다.
제2쉬프트 레지스터(38-1)는 제2래치 클락 신호를 발생한다.
제2데이터 래치(38-2)는 상기 제2래치 클락 신호에 응답하여 이미지 데이터를 래치하고, 클락 신호에 응답하여 래치된 이미지 데이터를 제2레벨 쉬프터(38-3)로 전송한다.
제2레벨 쉬프터(38-3)는 제2데이터 래치(38-2)로부터 출력된 이미지 데이터의 레벨을 쉬프트하고 레벨 쉬프트된 이미지 데이터를 제2DAC(38-4)로 출력한다.
제2DAC(38-4)은 복수의 기준 신호들 중에서 레벨 쉬프트된 이미지 데이터에 대응되는 기준 신호를 제2출력 버퍼(38-5)로 출력한다. 제2출력 버퍼(38-5)는 제2DAC(38-4)로부터 출력된 기준 신호를 버퍼링(또는, 증폭)하여 버퍼된(또는, 증폭된) 신호를 제2출력 패드(Y482)를 통하여 제2데이터 라인으로 출력한다.
제1레벨 쉬프터(37-3)의 피치와 제1DAC(37-4)의 피치의 합은 제1출력 버퍼 (Y323)의 피치와 같거나 작다. 또한, 제2레벨 쉬프터(38-3)의 피치와 제2DAC(38-4)의 피치의 합은 제2출력 버퍼(Y482)의 피치와 같거나 작다.
도 10은 본 발명의 실시 예에 따른 데이터 처리 시스템의 개략적인 블록도이다. 디스플레이 시스템과 같은 데이터 처리 시스템(100)은 시스템 버스(110)에 접속된 디스플레이 장치(10)와 프로세서(120)를 포함한다.
프로세서(120)는 복수의 시스템 제어 신호들을 생성하고, 생성된 복수의 시스템 제어 신호들을 디스플레이 장치(10)로 전송한다.
도 1에 도시된 바와 같이, 디스플레이 장치(10)는 제1데이터 라인과 제2데이터 라인을 포함하는 디스플레이 패널(50)과, 프로세서(120)로부터 출력된 복수의 시스템 제어 신호들에 응답하여 스캔 라인 드라이버(30)의 동작과 데이터 라인 드라이버(40)의 동작을 제어하기 위한 복수의 제어 신호들을 발생하는 컨트롤러(20)를 포함한다.
2-컬럼 구조를 갖는 데이터 라인 드라이버(40A)는 도 4부터 도 6을 참조하여 설명한 바와 같이 컨트롤러(20)로부터 출력된 복수의 제어신호들에 응답하여 각각의 데이터 라인을 구동하기 위한 각각의 드라이버 셀들을 포함한다.
또한, 프로세서(120)는 메모리 장치(130)의 라이트(write) 동작, 리드(read) 동작, 검증 리드(verify read) 동작, 또는 이레이즈(erase) 동작을 전반적으로 제어할 수 있다. 메모리 장치(130)는 프로세서(120)의 제어 하에 라이트 동작, 리드 동작, 검증 리드 동작, 프로그램 동작, 또는 이레이즈 동작과 같은 데이터의 입출력에 관련된 모든 동작을 수행할 수 있다. 메모리 장치(130)는 휘발성 메모리 장치 또는 불휘발성 메모리 장치(예컨대, 플래시 메모리 장치, PRAM 장치, RRAM 장치)로 구현될 수 있다. 또한, 메모리 장치(130)는 하드디스크 드라이브, 또는 솔리드 스테이트 디스크로 구현될 수 있다.
데이터 처리 시스템(100)이 휴대용 애플리케이션(portable application)으로 구현될 경우, 데이터 처리 시스템(100)은 메모리 장치(13), 프로세서(120), 및 디스플레이 장치(10)로 동작 전원을 공급하기 위한 배터리(미 도시)를 더 포함할 수 있다.
휴대용 애플리케이션으로는 휴대용 컴퓨터(portable computer), 디지털 카메라, PDA(personal digital assistants), 휴대 전화기(Cellular telephone), MP3 플레이어, PMP(portable multimedia player), 차량자동항법장치(Automotive navigation system), 게임기, 또는 전자 사전 등이 있다.
데이터 처리 시스템(100)은 외부의 데이터 처리 장치, 예컨대 PC와 데이터를 주고받기 위한 제1인터페이스, 예컨대 입/출력 장치(140)를 더 포함할 수 있다.
데이터 처리 시스템(100)이 무선 시스템인 경우, 데이터 처리 시스템(100)은 제2인터페이스, 예컨대 무선 인터페이스(150)를 더 포함할 수 있다. 이 경우, 무선 인터페이스(150)는 프로세서(120)에 접속되고 시스템 버스(110)를 통하여 무선으로 외부 무선 장치(미 도시)와 데이터를 주고받을 수 있다.
예컨대, 프로세서(120)는 무선 인터페이스(150)를 통하여 입력된 데이터를 처리하여 메모리 장치(130)에 저장할 수 있고, 또한 메모리 장치(130)에 저장된 데이터를 리드하여 무선 인터페이스(150)로 전송할 수 있다.
또한, 프로세서(120)는 입/출력 장치(140) 또는 무선 인터페이스(150)를 통하여 입력된 데이터를 디스플레이 장치(10)를 통하여 디스플레이할 수 있다.
상기 무선 시스템은 PDA, 무선 휴대용 컴퓨터, 디지털 카메라, 또는 RFID 시스템일 수 있다. 또한, 상기 무선 시스템은 WLAN(Wireless Local Area Network) 시스템 또는 WPAN(Wireless Personal Area network) 시스템일 수 있다.
데이터 처리 시스템(100)이 이미지 픽업 장치(image pick-up device)인 경우, 데이터 처리 시스템(100)은 광학 신호를 전기 신호로 변환할 수 있는 이미지 센서(160)를 더 포함할 수 있다.
이미지 센서(160)는 CCD를 이용한 이미지 센서일 수 있고, CMOS 공정을 이용하여 제작된 CMOS 이미지 센서일 수 있다. 이 경우, 데이터 처리 시스템(100)은 프로세서(120)의 제어 하에 이미지 센서(160)로부터 출력된 데이터를 디스플레이 장치(120)를 통하여 디스플레이할 수 있다.
이 경우, 데이터 처리 시스템(100)은 디지털 카메라 또는 디지털 카메라가 부착된 이동 전화기일 수 있다. 또한, 데이터 처리 시스템(100)은 카메라가 부착된 인공 위성 시스템일 수 있다.
데이터 처리 시스템(100)은 프로세서(120)의 제어 하에 이미지 센서(160)로부터 출력된 데이터를 다수의 인터페이스들(140과 150) 중에서 적어도 하나를 통하여 외부로 전송할 수도 있다. 또한, 데이터 처리 시스템(100)은 프로세서(120)의 제어 하에 이미지 센서 (160)로부터 출력된 데이터를 처리하여 메모리 장치(130)에 저장할 수도 있다.
데이터 처리 시스템(100)은 디스플레이 장치(10)와 프로세서(120)를 포함할 뿐만 아니라, 구현되는 시스템에 따라 다수의 장치들(130, 140, 150, 및 160) 중에서 적어도 하나를 더 포함할 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10: 디스플레이 장치
20: 컨트롤러
30: 게이트 라인 드라이버
40: 데이터 라인 드라이버
50: 디스플레이 패널
100: 데이터 처리 시스템

Claims (9)

  1. 제1출력 패드에 접속된 제1데이터 라인을 구동하기 위한 제1드라이버 셀을 포함하며, 상기 제1드라이버 셀은,
    제1래치 클락 신호에 응답하여 제1이미지 데이터를 래치하기 위한 제1데이터 레지스터;
    상기 제1데이터 레지스터에 접속된 제1레벨 쉬프터;
    상기 제1레벨 쉬프터에 접속된 제1디지털 아날로그 변환기; 및
    상기 제1디지털 아날로그 변환기와 상기 제1출력 패드 사이에 접속된 제1증폭기를 포함하며,
    상기 제1레벨 쉬프터와 상기 제1디지털 아날로그 변환기는 제1방향으로 배치된 상기 제1데이터 레지스터와 상기 제1증폭기 사이에 상기 제1방향과 수직인 제2방향으로 서로 인접하게 배치되는 데이터 라인 드라이버.
  2. 제1항에 있어서, 상기 데이터 라인 드라이버는,
    제2출력 패드에 접속된 제2데이터 라인을 구동하기 위한 제2드라이버 셀을 더 포함하며, 상기 제2드라이버 셀은,
    상기 제1방향으로 배치되고 제2래치 클락 신호에 응답하여 제2이미지 데이터를 래치하기 위한 제2데이터 레지스터;
    상기 제2데이터 레지스터에 접속된 제2레벨 쉬프터;
    상기 제2레벨 쉬프터에 접속된 제2디지털 아날로그 변환기; 및
    상기 제1방향으로 배치되고 상기 제2디지털 아날로그 변환기와 상기 제2출력 패드 사이에 접속된 제2증폭기를 포함하며,
    상기 제1레벨 쉬프터와 상기 제2레벨 쉬프터는 상기 제1디지털 아날로그 변환기와 상기 제2디지털 아날로그 변환기 사이에 접속되는 데이터 라인 드라이버.
  3. 제2항에 있어서,
    상기 제1디지털 아날로그 변환기의 피치, 상기 제1레벨 쉬프터의 피치, 및 상기 제2디지털 아날로그 변환기의 피치의 합은 상기 제1출력 패드 또는 상기 제2출력 패드의 피치와 같거나 작은 데이터 라인 드라이버.
  4. 제1데이터 라인으로 디지털-아날로그 변환된 신호를 공급하기 위한 제1DAC와 상기 제1DAC로 레벨 쉬프트된 신호를 공급하기 위한 제1레벨 쉬프터를 포함하는 제1드라이버 셀; 및
    제2데이터 라인으로 디지털-아날로그 변환된 신호를 공급하기 위한 제2DAC와 상기 제2DAC로 레벨 쉬프트된 신호를 공급하기 위한 제2레벨 쉬프터를 포함하며,
    제1방향을 따라 서로 인접하게 배치된 상기 제1레벨 쉬프터와 상기 제2레벨 쉬프터는 상기 제1방향과 수직인 제2방향을 따라 배치된 상기 제1DAC과 상기 제2DAC사이에 배치되는 데이터 라인 드라이버.
  5. 제4항에 있어서, 상기 제1드라이버 셀은,
    상기 제1DAC의 출력 신호를 증폭하기 위한 제1증폭기;
    상기 제1증폭기에 의하여 증폭된 신호를 상기 제1데이터 라인으로 공급하기 위한 제1출력 패드를 더 포함하고,
    상기 제2드라이버 셀은,
    상기 제2DAC의 출력 신호를 증폭하기 위한 제2증폭기;
    상기 제2증폭기에 의하여 증폭된 신호를 상기 제2데이터 라인으로 공급하기 위한 제2출력 패드를 더 포함하며,
    상기 제1DAC의 피치, 상기 제1레벨 쉬프터와 상기 제2레벨 쉬프터 중에서 어느 하나의 피치, 및 상기 제2DAC의 피치의 합은 상기 제1출력 패드 또는 상기 제2출력 패드의 피치와 같거나 작은 데이터 라인 드라이버.
  6. 제1항에 기재된 데이터 라인 드라이버; 및
    상기 제1데이터 라인을 포함하는 패널을 포함하는 디스플레이 장치.
  7. 제4항에 기재된 데이터 라인 드라이버; 및
    상기 제1데이터 라인과 상기 제2데이터 라인을 포함하는 패널을 포함하는 디스플레이 장치.
  8. 제1항에 기재된 데이터 라인 드라이버;
    상기 데이터 라인 드라이버의 동작을 제어하기 위한 컨트롤러; 및
    상기 제1데이터 라인을 포함하는 패널을 포함하는 디스플레이 시스템.
  9. 제4항에 기재된 데이터 라인 드라이버;
    상기 데이터 라인 드라이버의 동작을 제어하기 위한 컨트롤러; 및
    상기 제1데이터 라인을 포함하는 패널을 포함하는 디스플레이 시스템.



KR1020100004644A 2010-01-19 2010-01-19 데이터 라인 드라이버와 이를 포함하는 장치들 KR20110085058A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100004644A KR20110085058A (ko) 2010-01-19 2010-01-19 데이터 라인 드라이버와 이를 포함하는 장치들
US13/007,047 US20110175863A1 (en) 2010-01-19 2011-01-14 Data line driver and apparatuses having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100004644A KR20110085058A (ko) 2010-01-19 2010-01-19 데이터 라인 드라이버와 이를 포함하는 장치들

Publications (1)

Publication Number Publication Date
KR20110085058A true KR20110085058A (ko) 2011-07-27

Family

ID=44277282

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100004644A KR20110085058A (ko) 2010-01-19 2010-01-19 데이터 라인 드라이버와 이를 포함하는 장치들

Country Status (2)

Country Link
US (1) US20110175863A1 (ko)
KR (1) KR20110085058A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102051846B1 (ko) * 2012-07-31 2019-12-05 삼성디스플레이 주식회사 디스플레이 구동 회로 및 그것을 포함하는 표시 장치
KR102008878B1 (ko) * 2012-09-26 2019-08-09 삼성디스플레이 주식회사 평판표시장치의 구동회로
WO2015120236A1 (en) * 2014-02-06 2015-08-13 Kopin Corporation Voltage reference and current source mixing method for video dac
KR20160017253A (ko) * 2014-08-01 2016-02-16 삼성전자주식회사 디스플레이 구동용 집적 회로 칩
KR101675573B1 (ko) * 2016-03-21 2016-11-11 주식회사 이노액시스 레벨 시프터, 디지털 아날로그 변환기, 버퍼 증폭기 및 이를 포함하는 소스 드라이버와 전자 장치
CN107835158B (zh) * 2017-10-18 2021-06-18 中国银行股份有限公司 Sna网络体系下交互数据的传输方法及装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001142090A (ja) * 1999-11-11 2001-05-25 Hitachi Ltd 液晶表示装置
JP3892650B2 (ja) * 2000-07-25 2007-03-14 株式会社日立製作所 液晶表示装置
JP2005331709A (ja) * 2004-05-20 2005-12-02 Renesas Technology Corp 液晶表示駆動装置および液晶表示システム
KR100763847B1 (ko) * 2005-12-20 2007-10-05 삼성전자주식회사 더블 칼럼 구조를 가지는 액정표시 장치의 구동 집적회로
KR20100028857A (ko) * 2008-09-05 2010-03-15 삼성전자주식회사 데이터 라인 드라이버, 디스플레이 장치, 및 데이터 처리 시스템

Also Published As

Publication number Publication date
US20110175863A1 (en) 2011-07-21

Similar Documents

Publication Publication Date Title
KR20110085058A (ko) 데이터 라인 드라이버와 이를 포함하는 장치들
JP4010333B2 (ja) 集積回路装置及び電子機器
JP4010335B2 (ja) 集積回路装置及び電子機器
JP4492694B2 (ja) 集積回路装置、電気光学装置及び電子機器
US10373565B2 (en) Pixel and a display device including the pixel
JP2007243127A (ja) 集積回路装置及び電子機器
KR20160141323A (ko) 데이터 드라이버, 유기발광표시패널, 유기발광표시장치 및 그 구동방법
US9082333B2 (en) Integrated circuit configured to detect a short circuit therein and apparatus having the same
KR20100132122A (ko) 마스킹 회로를 포함하는 데이터 처리 시스템과 그 방법
KR20130139586A (ko) 출력 버퍼 회로, 이를 포함하는 장치들, 및 상기 출력 버퍼 회로의 동작 방법
JP4528748B2 (ja) 駆動回路
JP4973482B2 (ja) 集積回路装置、電気光学装置及び電子機器
KR20160094462A (ko) 게이트 드라이버 집적회로, 게이트 구동 방법, 표시패널 및 표시장치
KR20160057553A (ko) 표시장치
KR101174151B1 (ko) 액정 표시장치의 구동장치
EP3905234A1 (en) Data driver and display device including a data driver
JP2008129386A (ja) 駆動回路
JP4951902B2 (ja) 集積回路装置及び電子機器
JP2010039208A (ja) ゲート線駆動回路
JP2007043034A (ja) 集積回路装置及び電子機器
KR20100028857A (ko) 데이터 라인 드라이버, 디스플레이 장치, 및 데이터 처리 시스템
TW201331921A (zh) 面板驅動電路
US8823687B2 (en) Signal line drive circuit, display device and electronic apparatus
CN110288955B (zh) 显示驱动器、电光装置和电子设备
JP2008065295A (ja) 集積回路装置及び電子機器

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid