KR102008878B1 - 평판표시장치의 구동회로 - Google Patents

평판표시장치의 구동회로 Download PDF

Info

Publication number
KR102008878B1
KR102008878B1 KR1020120107162A KR20120107162A KR102008878B1 KR 102008878 B1 KR102008878 B1 KR 102008878B1 KR 1020120107162 A KR1020120107162 A KR 1020120107162A KR 20120107162 A KR20120107162 A KR 20120107162A KR 102008878 B1 KR102008878 B1 KR 102008878B1
Authority
KR
South Korea
Prior art keywords
region
disposed
regions
driving circuit
length
Prior art date
Application number
KR1020120107162A
Other languages
English (en)
Other versions
KR20140040466A (ko
Inventor
조현자
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120107162A priority Critical patent/KR102008878B1/ko
Priority to US13/753,334 priority patent/US20140085171A1/en
Priority to TW102107305A priority patent/TWI589956B/zh
Priority to JP2013046549A priority patent/JP6181387B2/ja
Priority to EP13161938.9A priority patent/EP2713358A1/en
Priority to CN201310409616.XA priority patent/CN103680380B/zh
Publication of KR20140040466A publication Critical patent/KR20140040466A/ko
Application granted granted Critical
Publication of KR102008878B1 publication Critical patent/KR102008878B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명의 실시예는 평판표시장치의 구동회로에 관한 것으로, 제 1 폭 및 제 1 길이를 갖는 제 1 영역, 상기 제 1 영역의 일 측에 배치되며 상기 제 1 폭 및 제 1 길이를 갖는 제 2 영역, 상기 제 2 영역의 일 측에 배치되며 상기 제 1 폭과 다른 제 2 폭 및 상기 제 1 길이와 다른 제 2 길이를 갖는 제 3 영역, 및 상기 제 3 영역의 일 측에 배치되며, 상기 제 2 폭 및 제 2 길이를 갖는 제 4 영역을 포함하며, 상기 제 1 영역과 상기 제 2 영역 및 상기 제 3 영역과 상기 제 4 영역에 각각 서로 다른 형의 트랜지스터가 배치된다.

Description

평판표시장치의 구동회로 {Driving circuit for flat panel display device}
본 발명은 평판표시장치에 관한 것으로, 보다 상세하게는 평판표시장치에 사용되는 구동회로의 레이아웃(layout)에 관한 것이다.
액정표시장치(LCD), 유기전계발광 표시장치(OLED) 등과 같은 평판표시장치는 복수의 화소가 배열된 표시패널과, 복수의 화소를 구동하여 표시패널에 화상을 표시하는 구동회로를 포함한다. 구동회로는 일반적으로 집적회로(integrated circuit)를 포함하기 때문에 DDI(Display Driver IC)라 불린다.
표시패널은 복수의 주사 라인 및 데이터 라인 사이에 복수의 화소가 예를 들어, 매트릭스 방식으로 연결되어 구성되고, 구동회로(DDI)는 복수의 주사 라인을 구동하기 위한 주사 구동회로 및 복수의 데이터 라인을 구동하기 위한 데이터 구동회로를 포함한다. 주사 구동회로로부터 복수의 주사 라인으로 주사신호가 순차적으로 공급되어 화소가 선택되고, 데이터 구동회로로부터 선택된 화소와 연결된 데이터 라인으로 데이터 신호가 공급됨으로써 소정의 화상이 표시된다.
구동회로(DDI)로서, 데이터 구동회로는 예를 들어, 계조전압 발생부로부터 64, 128, 256 등의 계조 전압들을 공급받고, 외부로부터 입력되는 영상 데이터에 따라 하나의 계조전압을 선택하여 해당 데이터 라인으로 공급하도록 구성된다.
상기와 같은 동작을 위해 구동회로는 디지털 영상 데이터를 아날로그 신호로 변환하는 디지털-아날로그 변환기(digital analog converter)와, 선택된 계조전압을 데이터 라인으로 전달하는 채널앰프(channel amplifier)를 포함한다.
일반적으로 채널앰프는 수백에서 수천 개가 필요하다. 또한, 디지털-아날로그 변환기와 채널앰프는 많은 수의 박막 트랜지스터(TFT) 및 복잡한 배선들로 구성되기 때문에 큰 레이아웃 면적을 차지한다.
최근 들어, 평판표시장치의 해상도가 계속 증가함에 따라 주사 라인 및 데이터 라인의 수도 증가하고 있으며, 이에 따라 구동회로가 차지하는 면적도 급격하게 증가하고 있다. 그러나 평판표시장치에서 구동회로가 차지하는 면적은 제한되기 때문에 제한된 면적에서 구동회로를 효율적으로 레이아웃(설계)하기 어려워진다.
본 발명의 실시예의 목적은 제한된 면적에서 효율적인 레이아웃이 가능하도록 한 평판표시장치의 구동회로를 제공하는 데 있다.
본 발명의 실시예의 다른 목적은 면적을 감소시킬 수 있는 평판표시장치의 구동회로를 제공하는 데 있다.
상기한 목적을 달성하기 위한 본 발명의 일 실시예에 따른 평판표시장치의 구동회로는 제 1 폭 및 제 1 길이를 갖는 제 1 영역, 상기 제 1 영역의 일 측에 배치되며 상기 제 1 폭 및 제 1 길이를 갖는 제 2 영역, 상기 제 2 영역의 일 측에 배치되며 상기 제 1 폭과 다른 제 2 폭 및 상기 제 1 길이와 다른 제 2 길이를 갖는 제 3 영역, 및 상기 제 3 영역의 일 측에 배치되며, 상기 제 2 폭 및 제 2 길이를 갖는 제 4 영역을 포함하며, 상기 제 1 영역과 상기 제 2 영역 및 상기 제 3 영역과 상기 제 4 영역에 각각 서로 다른 형의 트랜지스터가 배치된다.
상기 제 3 영역의 트랜지스터에 의해 입력회로가 구성되고, 상기 제 4 영역의 트랜지스터에 의해 출력회로가 구성되거나, 상기 제 3 영역의 트랜지스터에 의해 출력회로가 구성되고, 상기 제 4 영역의 트랜지스터에 의해 입력회로가 구성될 수 있다.
또한, 상기 각 채널이 상하로 배치되며, 상부에 배치된 채널의 상기 제 1 및 제 2 영역이 하부에 배치된 채널의 상기 제 1 및 제 2 영역과 대칭될 수 있으며, 상기 각 채널이 상하로 배치되며, 상부에 배치된 채널의 상기 제 3 및 제 4 영역이 하부에 배치된 채널의 상기 제 3 및 제 4 영역과 좌우로 대칭될 수 있다.
본 발명의 실시예에 따른 채널앰프는 폭(가로) 및 길이(세로)가 거의 비슷하기 때문에 일 영역의 트랜지스터와 다른 영역의 트랜지스터 간의 연결경로 및 각 영역 내에서 트랜지스터들 간의 연결경로가 모두 짧아질 수 있다. 또한, 각 영역의 폭이 넓기 때문에 각 트랜지스터의 채널 폭이나 길이를 효율적으로 확보할 수 있으며, 공간도 충분하게 확보할 수 있다. 또한, 각 채널앰프 사이에 입력회로 및 출력회로를 배치할 수 있으므로 트랜지스터의 오프셋(offset)이 최소화되며, 패드부까지의 거리도 거의 같아지기 때문에 전체적으로 모든 채널앰프가 균일한 입출력 특성을 유지할 수 있다.
도 1은 본 발명의 실시예에 따른 평판표시장치의 구동회로를 설명하기 위한 개략적인 평면도.
도 2는 본 발명의 실시예에 따른 채널앰프를 설명하기 위한 평면도.
도 3은 본 발명의 실시예에 따른 채널앰프의 배열구조를 설명하기 위한 평면도.
도 4 및 도 5는 본 발명의 실시예에 따른 채널앰프의 배열 및 각 영역의 배열 예를 도시한 평면도.
도 6은 도 4 또는 도 5의 배열구조를 보다 구체적으로 도시한 평면도.
도 7은 본 발명의 비교예를 설명하기 위한 평면도.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이하의 실시예는 이 기술 분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서, 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다.
도 1은 본 발명의 실시예에 따른 평판표시장치의 구동회로를 설명하기 위한 개략적인 평면도이다.
도 1을 참조하면, 구동회로(100)는 전원을 공급하고 신호를 처리하는 회로부(120) 및 처리된 신호를 증폭하여 패드부(160)를 통해 출력하는 채널앰프(140)를 포함한다. 채널앰프(140)는 평판표시장치의 해상도에 따라 수백에서 수천 개가 구비될 수 있으며 회로부(120)의 주변에 배치된다.
구동회로(100)는 데이터 구동회로로 동작될 경우, 계조전압 발생부(도시안됨)로부터 64, 128, 256 등의 계조 전압들을 공급받고, 외부로부터 입력되는 영상 데이터에 따라 하나의 계조전압을 선택하여 해당 데이터 라인으로 공급하도록 구성될 수 있다.
회로부(120)는 구동회로(100)의 동작을 위한 전원을 공급하고, 외부로부터 입력되는 영상 데이터를 처리하여 데이터 신호를 생성하며, 채널앰프(140)는 상기 데이터 신호를 증폭하여 해당 데이터 라인으로 전달한다.
도 2는 본 발명의 실시예에 따른 채널앰프(140)를 구체적으로 설명하기 위한 평면도이다.
도 2를 참조하면, 채널앰프(140)는 제 1 폭(W1) 및 제 1 길이(L1)를 갖는 제 1 영역(10), 제 1 영역(10)의 일 측에 배치되며 제 1 폭(W1) 및 제 1 길이(L1)를 갖는 제 2 영역(20), 제 2 영역(20)의 일 측에 배치되며 제 1 폭(W1)과 다른 제 2 폭(W2) 및 제 1 길이(L1)와 다른 제 2 길이(L2)를 갖는 제 3 영역(30) 및 제 3 영역(30)의 일 측에 배치되며 제 2 폭(W2) 및 제 2 길이(L2)를 갖는 제 4 영역(40)을 포함한다.
제 1 폭(W1) 및 제 1 길이(L1)는 제 2 폭(W2) 및 제 2 길이(L2)보다 큰 것이 바람직하고, 제 1 폭(W)은 제 1 및 제 2 영역(10 및 20)의 제 1 길이(L1)와 제 3 및 제 4 영역 (30 및 40)의 제 2 길이(L2)의 합과 같거나 큰 것이 바람직하다.
제 1 영역(10)과 제 2 영역(20) 및 제 3 영역(30)과 제 4 영역(40)에는 각각 서로 다른 형(type)의 트랜지스터(TFT)가 배치된다. 제 1 내지 제 4 영역(10 내지 40)에 다른 형의 트랜지스터(TFT)로서, N형 트랜지스터들 또는 P형 트랜지스터들을그룹으로 구분하여 배치함으로써 레이아웃(설계)을 용이하게 하며 면적을 효율적으로 감소시킬 수 있다.
예를 들어, 제 1 및 제 3 영역(10 및 30)에 N형 트랜지스터가 배치되고, 제 2 및 제 4 영역(20 및 40)에 P형 트랜지스터가 배치되거나, 제 1 및 제 4 영역(10 및 40)에 N형 트랜지스터가 배치되고, 제 2 및 제 3 영역(20 및 30)에 P형 트랜지스터가 배치될 수 있다.
또는, 제 1 및 제 3 영역(10 및 30)에 P형 트랜지스터가 배치되고, 제 2 및 제 4 영역(20 및 40)에 N형 트랜지스터가 배치되거나, 제 1 및 제 4 영역(10 및 40)에 P형 트랜지스터가 배치되고, 제 2 및 제 3 영역(20 및 30)에 N형 트랜지스터가 배치될 수 있다.
제 1 및 제 2 영역(10 및 20)에는 데이터 신호를 증폭하여 복수의 데이터 라인으로 전달하기 위한 회로들을 구성하는 복수의 트랜지스터들이 N형 및 P형으로 구분되어 배치되고, 제 3 및 제 4 영역(30 및 40)에는 입력회로 및 출력회로를 구성하는 복수의 트랜지스터들이 N형 및 P형으로 구분되어 배치될 수 있다.
상기와 같이 구성된 채널앰프(140)는 도 3에 도시된 바와 같이, 상하로 배치되는 것이 바람직하다. 이 때 상부에 배치된 채널앰프(140a)의 제 1 및 제 2 영역(10 및 20)이 하부에 배치된 채널앰프(140b)의 제 1 및 제 2 영역(10 및 20)과 대칭되고, 상부에 배치된 채널앰프(140a)의 제 3 및 제 4 영역(30 및 40)이 하부에 배치된 채널앰프(140b)의 제 3 및 제 4 영역(30 및 40)과 좌우로 대칭되는 것이 바람직하다.
도 4 및 도 5는 본 발명의 실시예에 따른 채널앰프(140a)와 채널앰프(140b)의 배열 및 각 영역(10 내지 40)의 배열 예를 도시한 평면도이다.
도 4를 참조하면, 상부에 배치된 채널앰프(140a)의 제 1 및 제 3 영역(10 및 30)에 N형 트랜지스터(NMOS)가 배치되고, 제 2 및 제 4 영역(20 및 40)에 P형 트랜지스터(PMOS)가 배치되며, 하부에 배치된 채널앰프(140b)의 제 1 및 제 4 영역(10 및 40)에 N형 트랜지스터(NMOS)가 배치되고, 제 2 및 제 3 영역(20 및 30)에 P형 트랜지스터(PMOS)가 배치된다.
도 5를 참조하면, 상부에 배치된 채널앰프(140a)의 제 1 및 제 4 영역(10 및 40)에 P형 트랜지스터(PMOS)가 배치되고, 제 2 및 제 3 영역(20 및 30)에 N형 트랜지스터(NMOS)가 배치되며, 하부에 배치된 채널앰프(140b)의 제 1 및 제 3 영역(10 및 30)에 P형 트랜지스터(PMOS)가 배치되고, 제 2 및 제 4 영역(20 및 40)에 N형 트랜지스터(NMOS)가 배치된다.
도 6은 도 4 또는 도 5의 배열구조를 보다 구체적으로 도시한 평면도로서, 제 1 내지 제 4 영역(10 내지 40)에 배치되는 트랜지스터들(NMOS 및 PMOS)의 게이트(G), 소스(S) 및 드레인(D) 전극과 배선의 배치구조의 일 예를 도시한다.
평판표시장치에서 구동회로는 일 변(가로)이 다른 변(세로)보다 긴 직사각 형태로 제조되는 것이 바람직하다. 평판표시장치의 해상도가 증가함에 따라 더 많은 수의 채널앰프가 필요해지기 때문에 구동회로의 크기 증가는 불가피한데, 일 변으로만 크기를 증가시킬 경우 여러 가지의 문제점이 발생된다.
예를 들어, 도 7과 같이 하나의 채널앰프(240)를 길이 방향으로 나란히 배치된 제 1 영역(210) 및 제 2 영역(220)으로 구성할 경우, 길이(세로)를 증가시키는 데 한계가 있다. 또한, 제 1 영역(210)의 N형 트랜지스터와 제 2 영역(220)의 P형 트랜지스터의 연결경로는 짧지만, 각 영역(210 또는 220) 내에서 트랜지스터들 간의 연결경로는 증가하며, 각 트랜지스터의 채널 폭이나 길이도 제한된다. 이러한 문제점은 채널앰프의 수가 증가할수록 더 심각해진다.
반면, 본 발명의 실시예에 따른 채널앰프(도 6 참조)는 도 7의 채널앰프에 비해 넓은 폭(가로)을 가지며 길이(세로)는 짧아지기 때문에 제 1 영역(10)의 트랜지스터와 제 2 영역(20)의 트랜지스터 간의 연결경로 및 각 영역(10 또는 20) 내에서 트랜지스터들 간의 연결경로가 모두 짧아질 수 있다. 또한, 각 영역(10 및 20)의 폭이 넓기 때문에 각 트랜지스터의 채널 폭이나 길이를 효율적으로 확보할 수 있으며, 공간도 충분하게 확보할 수 있다. 도 6의 채널앰프는 도 7의 채널앰프에 비해 면적이 20% 정도 감소될 수 있다.
또한, 본 발명의 실시예에 따른 채널앰프(도 6 참조)를 사용하면 각 채널앰프(140a 및 140b) 사이에 제 3 및 제 4 영역(30 및 40)이 인접하게 배치되기 때문에 제 3 및 제 4 영역(30 및 40)에 입력회로 및 출력회로를 배치하면 트랜지스터의 오프셋(offset)이 최소화되고 패드부(160)까지의 거리가 거의 같아지기 때문에 전체적으로 모든 채널앰프가 균일한 입출력 특성을 유지할 수 있다.
이상에서와 같이 상세한 설명과 도면을 통해 본 발명의 최적의 실시예를 개시하였다. 용어들은 단지 본 발명의 실시예를 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 실시예의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10, 210: 제 1 영역
20, 220: 제 2 영역
30: 제 3 영역
40: 제 4 영역
100: 구동회로
120: 회로부
140, 140a, 140b, 240: 채널앰프
160: 패드부

Claims (11)

  1. 제 1 폭 및 제 1 길이를 갖는 제 1 영역;
    길이 방향에서 상기 제 1 영역의 일 측에 배치되며, 상기 제 1 폭 및 제 1 길이를 갖는 제 2 영역;
    상기 길이 방향에서 상기 제 2 영역의 일 측에 배치되며, 상기 제 1 폭과 다른 제 2 폭 및 상기 제 1 길이와 다른 제 2 길이를 갖는 제 3 영역; 및
    상기 길이 방향에서 상기 제 3 영역의 일 측에 배치되며, 상기 제 2 폭 및 제 2 길이를 갖는 제 4 영역을 포함하며,
    상기 제 2 영역은 상기 제 1 영역과 상기 제 3 영역 사이에 배치되고, 상기 제 3 영역은 상기 제 2 영역과 상기 제 4 영역 사이에 배치되며,
    상기 제 1 영역과 상기 제 2 영역에 각각 서로 다른 형의 트랜지스터가 배치되고, 상기 제 3 영역과 상기 제 4 영역에 각각 서로 다른 형의 트랜지스터가 배치된 평판표시장치의 구동회로.
  2. 제 1 항에 있어서, 상기 제 1 폭 및 제 1 길이는 상기 제 2 폭 및 제 2 길이보다 큰 평판표시장치의 구동회로.
  3. 제 1 항에 있어서, 상기 제 1 폭은 상기 제 1 및 제 2 영역의 제 1 길이와 상기 제 3 및 제 4 영역의 제 2 길이의 합과 같거나 큰 평판표시장치의 구동회로.
  4. 제 1 항에 있어서, 상기 제 1 및 제 3 영역에 N형 트랜지스터가 배치되고, 상기 제 2 및 제 4 영역에 P형 박막 트랜지스터가 배치된 평판표시장치의 구동회로.
  5. 제 1 항에 있어서, 상기 제 1 및 제 4 영역에 N형 트랜지스터가 배치되고, 상기 제 2 및 제 3 영역에 P형 박막 트랜지스터가 배치된 평판표시장치의 구동회로.
  6. 제 1 항에 있어서, 상기 제 1 및 제 3 영역에 P형 트랜지스터가 배치되고, 상기 제 2 및 제 4 영역에 N형 박막 트랜지스터가 배치된 평판표시장치의 구동회로.
  7. 제 1 항에 있어서, 상기 제 1 및 제 4 영역에 P형 트랜지스터가 배치되고, 상기 제 2 및 제 3 영역에 N형 박막 트랜지스터가 배치된 평판표시장치의 구동회로.
  8. 제 1 항에 있어서, 상기 제 3 영역의 트랜지스터에 의해 입력회로가 구성되고, 상기 제 4 영역의 트랜지스터에 의해 출력회로가 구성되는 평판표시장치의 구동회로.
  9. 제 1 항에 있어서, 상기 제 3 영역의 트랜지스터에 의해 출력회로가 구성되고, 상기 제 4 영역의 트랜지스터에 의해 입력회로가 구성되는 평판표시장치의 구동회로.
  10. 제 1 항에 있어서, 상기 제 1 영역 내지 제 4 영역을 구비하는 각 채널앰프가 상하로 배치되며, 상부에 배치된 채널앰프의 상기 제 1 및 제 2 영역이 하부에 배치된 채널앰프의 상기 제 1 및 제 2 영역과 대칭되는 평판표시장치의 구동회로.
  11. 제 1 항에 있어서, 상기 제 1 영역 내지 제 4 영역을 구비하는 각 채널앰프가 상하로 배치되며, 상부에 배치된 채널앰프의 상기 제 3 및 제 4 영역이 하부에 배치된 채널앰프의 상기 제 3 및 제 4 영역과 좌우로 대칭되는 평판표시장치의 구동회로.
KR1020120107162A 2012-09-26 2012-09-26 평판표시장치의 구동회로 KR102008878B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020120107162A KR102008878B1 (ko) 2012-09-26 2012-09-26 평판표시장치의 구동회로
US13/753,334 US20140085171A1 (en) 2012-09-26 2013-01-29 Driving circuit for flat panel display device
TW102107305A TWI589956B (zh) 2012-09-26 2013-03-01 用於平面顯示裝置之驅動電路
JP2013046549A JP6181387B2 (ja) 2012-09-26 2013-03-08 平板表示装置の駆動回路
EP13161938.9A EP2713358A1 (en) 2012-09-26 2013-04-02 Driving circuit for flat panel display device
CN201310409616.XA CN103680380B (zh) 2012-09-26 2013-09-10 用于平板显示装置的驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120107162A KR102008878B1 (ko) 2012-09-26 2012-09-26 평판표시장치의 구동회로

Publications (2)

Publication Number Publication Date
KR20140040466A KR20140040466A (ko) 2014-04-03
KR102008878B1 true KR102008878B1 (ko) 2019-08-09

Family

ID=48013854

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120107162A KR102008878B1 (ko) 2012-09-26 2012-09-26 평판표시장치의 구동회로

Country Status (6)

Country Link
US (1) US20140085171A1 (ko)
EP (1) EP2713358A1 (ko)
JP (1) JP6181387B2 (ko)
KR (1) KR102008878B1 (ko)
CN (1) CN103680380B (ko)
TW (1) TWI589956B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240185779A1 (en) * 2021-09-15 2024-06-06 Boe Technology Group Co., Ltd. Display Substrate, Pixel Circuit, Driving Method and Display Apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050051853A1 (en) * 2003-09-05 2005-03-10 Baum David R. Interdigitated layout methodology for amplifier and H-bridge output stages
JP2009170483A (ja) 2008-01-11 2009-07-30 Seiko Epson Corp サンプルホールド回路、集積回路装置、電気光学装置及び電子機器
US20110049575A1 (en) 2009-08-28 2011-03-03 Sony Corporation Semiconductor integrated circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2522806B2 (ja) * 1987-11-20 1996-08-07 富士通株式会社 半導体装置の製造方法
JP3846057B2 (ja) * 1998-09-03 2006-11-15 セイコーエプソン株式会社 電気光学装置の駆動回路及び電気光学装置並びに電子機器
JP3635972B2 (ja) * 1999-02-23 2005-04-06 セイコーエプソン株式会社 電気光学装置の駆動回路、電気光学装置および電子機器
JP4928675B2 (ja) * 2001-03-01 2012-05-09 エルピーダメモリ株式会社 半導体装置
JP4847702B2 (ja) * 2004-03-16 2011-12-28 ルネサスエレクトロニクス株式会社 表示装置の駆動回路
KR101010509B1 (ko) * 2004-05-31 2011-01-21 엘지디스플레이 주식회사 구동 회로가 내장된 액정 표시 패널
KR20100138146A (ko) * 2009-06-24 2010-12-31 삼성전자주식회사 고효율의 차지 펌프
KR20110085058A (ko) * 2010-01-19 2011-07-27 삼성전자주식회사 데이터 라인 드라이버와 이를 포함하는 장치들
JP5616762B2 (ja) * 2010-11-24 2014-10-29 ルネサスエレクトロニクス株式会社 出力回路及びデータドライバ及び表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050051853A1 (en) * 2003-09-05 2005-03-10 Baum David R. Interdigitated layout methodology for amplifier and H-bridge output stages
JP2009170483A (ja) 2008-01-11 2009-07-30 Seiko Epson Corp サンプルホールド回路、集積回路装置、電気光学装置及び電子機器
US20110049575A1 (en) 2009-08-28 2011-03-03 Sony Corporation Semiconductor integrated circuit

Also Published As

Publication number Publication date
KR20140040466A (ko) 2014-04-03
JP6181387B2 (ja) 2017-08-16
EP2713358A1 (en) 2014-04-02
US20140085171A1 (en) 2014-03-27
TWI589956B (zh) 2017-07-01
CN103680380B (zh) 2018-01-19
CN103680380A (zh) 2014-03-26
JP2014067990A (ja) 2014-04-17
TW201413334A (zh) 2014-04-01

Similar Documents

Publication Publication Date Title
US9847057B2 (en) Structure of AMOLED driver circuit with external compensation
US11037484B2 (en) Display device
US10692460B2 (en) Display driving circuit, method for controlling the same, and display apparatus
US10629109B2 (en) Array substrate, display panel and method of driving display panel
JP6370357B2 (ja) 表示装置
CN106773410B (zh) 显示面板及其静电释放电路
US10481448B2 (en) Liquid crystal display
US10096594B2 (en) Display panel and display device having the same
US20150339998A1 (en) Display device
JP2007214463A (ja) 集積回路装置及び電子機器
US9558708B2 (en) Display drive circuit and display device
CN107170793B (zh) 阵列基板及其驱动方法、显示面板及显示装置
US10483292B2 (en) Array substrate and display panel
EP3561801A1 (en) Display panel
CN100458897C (zh) 电流驱动器和显示装置
US11295676B2 (en) Shift register unit and driving method thereof, gate driving circuit and display apparatus
KR102426689B1 (ko) 유기발광표시패널 및 유기발광표시장치
US20110175863A1 (en) Data line driver and apparatuses having the same
KR102008878B1 (ko) 평판표시장치의 구동회로
WO2015198803A1 (ja) 表示装置
KR20160126765A (ko) 구동 드라이버
US10984709B2 (en) Display panel
KR102051628B1 (ko) 정전기 방전 회로를 포함하는 소스 구동 집적 회로 및 소스 구동 집적 회로의 레이아웃 방법
CN111243500B (zh) 显示面板
CN118571881A (zh) 显示设备和显示面板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right