CN100458897C - 电流驱动器和显示装置 - Google Patents

电流驱动器和显示装置 Download PDF

Info

Publication number
CN100458897C
CN100458897C CNB200410031049XA CN200410031049A CN100458897C CN 100458897 C CN100458897 C CN 100458897C CN B200410031049X A CNB200410031049X A CN B200410031049XA CN 200410031049 A CN200410031049 A CN 200410031049A CN 100458897 C CN100458897 C CN 100458897C
Authority
CN
China
Prior art keywords
misfet
electric current
current
grid
distributes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200410031049XA
Other languages
English (en)
Other versions
CN1577443A (zh
Inventor
伊达义人
大森哲郎
道正志郎
水木诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1577443A publication Critical patent/CN1577443A/zh
Application granted granted Critical
Publication of CN100458897C publication Critical patent/CN100458897C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror

Abstract

一种电流驱动器和显示装置，其第一和第二芯片并排设置。第一芯片包括：一个用于输出驱动电流的电流供给部分，该电流供给部分包括一个电流镜；一个电流分配MISFET；一个用于将电流传送到电流供给部分的电流输入MISFET，该电流输入MISFET与电流分配MISFET连接；和一个第二电流分配MISFET。电流分配MISFET和第二电流分配MISFET构成一个电流镜。第二芯片包括一个与第二电流分配MISFET连接的第二电流输入MISFET。在第一和第二芯片中，电流分配MISFET的W/L比与连接到那里的电流输入MISFET的W/L比之间的比相同。

Description

电流驱动器和显示装置
本申请要求Japanese Patent Application No.2003-281848的优先权，其整个内容在这里通过参考引入。
技术领域
本发明涉及一种电流驱动器，并且特别涉及一种电流驱动器的技术，适用于一种显示装置的显示驱动器，例如有机EL(电致发光)板以及其他类似显示装置。
背景技术
近年来，在平板显示器例如有机EL板以及其他类似显示器的领域内，屏幕尺寸和清晰度一直在增加，同时厚度、重量和生产成本一直在减小。一般地，将有源矩阵法有利地用作驱动大尺寸、高清晰度显示板的方法。以下，描述一种用于常规有源显示板的显示驱动器。
图14是表示一个显示板和一个与该显示板连接的常规电流驱动器的结构的电路图。在图14的例子中，电流驱动器作为显示驱动器。显示板是一个有机EL板。
参考图14，常规电流驱动器包括多个电流供给部分1001a1、1001a2、…和1001an(以下，当总称时称为“电流供给部分1001a”)，以分别对显示板上按矩阵安排的多个像素电路1005a1、1005a2、…和1005am(以下，当总称时称为“像素电路1005a”)供给驱动电流，和一个参考电流供给部分(偏置电路)1101，以对电流供给部分1001a供给参考电流。在本说明书中，“参考电流”意指一个具有预定值的电流，它从一个参考电流源供给。“参考电流”还意指一个从参考电流源得来并且由一个电流镜电路所传送的电流。
在一个具有大尺寸显示板的装置的情况下，例如电视显示装置，为了驱动显示板，使用多个半导体芯片(驱动器LSI芯片)1105，其中集成具有m个输出端的电流供给部分1001a。在许多情况下，这些半导体芯片1105在显示板的外围部分沿一行排成直线。
各像素电路1005a1、1005a2、…和1005am包括一个p沟道型的第一TFT(薄膜晶体管)1104，通过一条信号线与电流供给部分1001a连接，一个第二TFT 1102，和一个有机EL元件1103，按照第二TFT1102供给的电流发光。第一TFT 1104和第二TFT 1102构成一个电流镜电路。
参考电流供给部分1101包括：一个p沟道型的第一MISFET 1108，对其一端供给一个电源电压；一个用于产生参考电流的电阻器1107，与第一MISFET 1108连接；一个p沟道型的第二MISFET 1109；和一个用于对电流供给部分1001a传送参考电流的n沟道型的电流输入MISFET 1110，与第二MISFET 1109连接。第一MISFET 1108和第二MISFET 1109构成一个电流镜电路。在图14的例子中，参考电流供给部分1101设置在半导体芯片1105外部。然而，参考电流供给部分1101可以设置在半导体芯片1105上。在本说明书中，在一个显示装置中设置多个半导体芯片1105的例子中，用于对其他半导体芯片供给参考电流的半导体芯片称为“主芯片”，而从“主芯片”接受参考电流的半导体芯片称为“从芯片”。
在一个控制n位刻度系统中，各电流供给部分1001a包括电流源1112-1、1112-2、…和1112-n(n是正整数)，相对于一个与像素电路1005a和用于控制流过电流源1112-1、1112-2、…和1112-n的电流的接通/断开状态的开关1115-1、1115-2、…和1115-n连接的输出部分相互平行安排。这里，各电流源1112-1、1112-2、…和1112-n由一个n沟道型MISFET形成。这个n沟道型MISFET和电流输入MISFET 1110构成一个电流镜电路。各开关1115-1、1115-2、…和1115-n按照显示数据独立地执行开关操作。
应用上述结构，控制一个由电流驱动的显示装置的操作。
发明内容
然而，在具有上述结构的显示装置中，有时在图像显示期间看见图像显示的缺陷，例如显示不均匀或其他类似缺陷。这些年来，显示板的屏幕尺寸一直在增加，并且因此与常规显示板比较，必须设置更多的具有10mm至20mm纵向尺寸的驱动器LSI芯片。在这样情况下，在一个包括常规电流驱动器的半导体芯片中，有可能在相互远离的输出端的输出电流之中出现变化，导致图像质量的变坏，例如显示图像的亮度不均匀或其他类似情况。特别地，在不同半导体芯片1105的输出端之间，而不是在同一半导体芯片1105的输出端之间，出现输出电流的较大变化。
本发明人检查了显示装置的一个驱动器LSI芯片(半导体芯片)的输出端的输出电压之中的发生变化的原因，并且发现在分配给构成半导体芯片1105上的电流源1112的多个MISFET的电流之中出现变化(见图14)。
电流镜电路最初在这些先决条件下设计，即构成电流镜电路的晶体管的扩散条件相同，并且在晶体管之间的阈值Vt或载流子迁移率中无显著差异出现。在这样先决条件下，电流按照晶体管的尺寸比来分步。然而，在显示装置的驱动器LSI芯片的长度是10mm至20mm的情况下，认为难以均匀地扩散晶体管中的杂质。此外，如果晶体管的位置不同，则出现生产过程的变化，例如蚀刻变化，并且因此也能引起显示的变化。结果，在构成电流镜的晶体管的阈值之中出现变化。在晶体管的阈值之中出现变化的情况下，则当对晶体管施加相同栅电压时，在输出电流中出现误差。在一般情况下，扩散的变化在一个晶圆表面上为梯度。因而，即使当根据一定显示数据执行均匀显示时，也在显示板上出现从较暗部分到较亮部分的分级。
此外，在不同半导体芯片上的电流驱动器所输出的电流之中，出现电流值的变化。在许多显示装置中，在并排安排的多个半导体芯片之中，生产条件例如扩散条件以及其他类似条件不同。因此，在构成电流供给部分1001a1的电流源的MISFET之中，特性的变化大于相同芯片中所引起的变化，并且因此很可能看见与各自半导体芯片1105相对应的不均匀显示。我们因而断定，抑制半导体芯片1105之中的一个输出端的输出电流的变化，是抑制显示板上的不均匀显示的最有效解决办法。
本发明的一个目的是提供一种电流驱动器，它能够抑制驱动一个显示装置的多个驱动器LSI芯片之中的输出电流的变化，和一种包括这样电流驱动器的显示装置。
本发明的第一电流驱动器是一种集成在一个半导体芯片上的电流驱动器，包括：一个第一传导型的第二电流分配MISFET，对第二电流分配MISFET的源极供给一个电源电压；一个第二传导型的第一电流输入MISFET，第一电流输入MISFET的漏极与第二电流分配MISFET的漏极连接，第一电流输入MISFET漏极和栅极相互连接；一个第二传导型的第二电流输入MISFET，第二电流输入MISFET和第一电流输入MISFET构成一个电流镜电路，第二电流输入MISFET的漏极和栅极相互连接；一条第一偏置线，用于连接第一电流输入MISFET的栅极和第二电流输入MISFET的栅极；多个电流供给部分，各包括一个电流源MISFET，电流源MISFET、第一电流输入MISFET和第二电流输入MISFET构成一个电流镜电路，电流源MISFET的栅极与第一偏置线连接；一个第一传导型的第三电流分配MISFET，第三电流分配MISFET和第二电流分配MISFET构成一个电流镜电路，第三电流分配MISFET的漏极与第二电流输入MISFET的漏极连接；一个第一电流分配MISFET，设置在第三电流分配MISFET邻近，第一电流分配MISFET、第二电流分配MISFET和第三电流分配MISFET构成电流镜电路；和一个第一电流输出端，与第一电流分配MISFET的漏极连接。
应用以上结构，在一个显示装置中，例如，将第一电流分配MISFET与一个相邻半导体芯片上的电流输入MISFET连接，由此与第一电流分配MISFET和电流输入MISFET在相同芯片上的情况比较，使邻接半导体芯片之间的一个连接部分的输出电流的误差减小。
本发明的第二电流驱动器是一种集成在一个半导体芯片上的电流驱动器，包括：一个第一电流输入端；一个第二传导型的第三电流输入MISFET，第三电流输入MISFET的漏极与第一电流输入端连接，并且第三电流输入MISFET的漏极和栅极相互连接；多个电流供给部分，包括第二传导型的电流源MISFET，电流源MISFET和第三电流输入MISFET构成一个电流镜电路；和一条偏置线，与第三电流输入MISFET的栅极和电流源MISFET的栅极共连接。
例如，将具有以上结构的第二电流驱动器与本发明的第一电流驱动器连接，由此使电流供给部分的输出电流在半导体芯片之间一致。
本发明的第三电流驱动器是一种集成在一个半导体芯片上的电流驱动器，包括：一个第一传导型的第三电流分配MISFET，对第三电流分配MISFET的源极供给一个电源电压；一个第二传导型的第二电流输入MISFET，第二电流输入MISFET的漏极与第三电流分配MISFET的漏极连接，电流输入MISFET的漏极和栅极相互连接；一个第二传导型的第一电流输入MISFET，该第一电流输入MISFET的漏极和栅极相互连接，第一电流输入MISFET和第二电流输入MISFET构成一个电流镜电路；一条第一偏置线，用于连接第二电流输入MISFET的栅极和第一电流输入MISFET的栅极；多个包括电流源MISFET的电流供给部分，电流源MISFET的栅极与第一偏置线连接，电流源MISFET、第二电流输入MISFET和第一电流输入MISFET构成一个电流镜电路；一个第一传导型的第三电流分配MISFET，第三电流分配MISFET的漏极与第二电流输入MISFET的漏极连接；一个电流-电压转换器，至少与第三电流分配MISFET的栅极和源极连接，并且设置在离第三电流分配MISFET为200μg或更小距离的半导体芯片的一个区域内；和一个电流输入端和电流输出端，与电流-电压转换器连接。
在一个包括第三电流驱动器的显示装置中，例如，将一个设置在相邻芯片上的电流-电压转换器与本发明的电流-电压转换器串联连接，以便使大体上相等的电流流过邻接电流输入MISFET。
本发明的第一显示装置是一种包括一个第一半导体芯片和一个第二半导体芯片的显示装置，第一半导体芯片包括一个第一电流驱动器，第二半导体芯片包括一个第二电流驱动器，并且设置与第一半导体芯片相邻近，其中：第一电流驱动器包括一个第一传导型的第二电流分配MISFET，对第二电流分配MISFET的源极供给一个电源电压，一个第二传导型的第一电流输入MISFET，第一电流输入MISFET的漏极与第二电流分配MISFET的漏极连接，第一电流输入MISFET的漏极和栅极相互连接，一个第二传导型的第二电流输入MISFET，第二电流输入MISFET和第一电流输入MISFET构成一个电流镜电路，第二电流输入MISFET的漏极和栅极相互连接，一条第一偏置线，用于连接第一电流输入MISFET的栅极和第二电流输入MISFET的栅极，多个第一电流供给部分，各包括一个第一电流源MISFET，第一电流源MISFET、第一电流输入MISFET和第二电流输入MISFET构成一个电流镜电路，第一电流源MISFET的栅极与第一偏置线连接，一个第一传导型的第三电流分配MISFET，第三电流分配MISFET和第二电流分配MISFET构成一个电流镜电路，第三电流分配MISFET的漏极与第二电流输入MISFET的漏极连接，一个第一电流分配MISFET，设置在离第三电流分配MISFET为200μm或更小距离的一个区域内，第一电流分配MISFET、第二电流分配MISFET和第三电流分配MISFET构成一个电流镜电路，和一个第一电流输出端，与第一电流分配MISFET的漏极连接；并且第二电流驱动器包括一个第一电流输入端，与第一电流输出端连接，一个第二传导型的第三电流输入MISFET，第三电流输入MISFET的漏极与第一电流输入端连接，并且第三电流输入MISFET的漏极和栅极相互连接，多个包括第二电流源MISFET的第二电流供给部分，第二电流源MISFET和第三电流输入MISFET构成一个电流镜电路，和一条第二偏置线，与第三电流输入MISFET的栅极和第二电流源MISFET的栅极共连接。
应用以上结构，能够从第一半导体芯片上的第一电流分配MISFET向下一级的第三电流输入MISFET供给电流。因而，与常规结构比较，抑制了各芯片的输出电流之中的变化。
本发明的第二显示装置是一种包括一个第一半导体芯片和一个第二半导体芯片的显示装置，第一半导体芯片包括一个第一电流驱动器，第二半导体芯片包括一个第二电流驱动器，并且设置在第一半导体芯片邻近，其中：第一电流驱动器包括一个第一传导型的第三电流分配MISFET，对第三电流分配MISFET的源极供给一个电源电压，一个第二传导型的第二电流输入MISFET，第二电流输入MISFET的漏极与第三电流分配MISFET的漏极连接，第二电流输入MISFET的漏极和栅极相互连接，一个第二传导型的第一电流输入MISFET，第一电流输入MISFET的漏极和栅极相互连接，第一电流输入MISFET和第二电流输入MISFET构成一个电流镜电路，一条第一偏置线，用于连接第二电流输入MISFET的栅极和第一电流输入MISFET的栅极，多个包括电流源MISFET的第一电流供给部分，电流源MISFET的栅极与第一偏置线连接，电流源MISFET、第二电流输入MISFET和第一电流输入MISFET构成一个电流镜电路，一个第一传导型的第三电流分配MISFET，第三电流分配MISFET的漏极与第二电流输入MISFET的漏极连接，一个第二电流-电压转换器，与第三电流分配MISFET的栅极和源极以及一个参考电源连接，并且设置在离第三电流分配MISFET为200μm或更小距离的半导体芯片的一个区域内，和一个第四电流输出端，与第二电流-电压转换器连接，第二电流驱动器包括一个与第四电流输出端连接的第四电流输入端，，一个第三电流-电压转换器，通过第四电流输入端与第二电流-电压转换器串联连接，一个第一传导型的第九电流分配MISFET，第九电流分配MISFET的源极和栅极与第三电流-电压转换器连接，一个第二传导型的第三电流输入MISFET，与第九电流分配MISFET的漏极连接，和多个包括第二电流源MISFET的第二电流供给部分，第二电流源MISFET和第三电流输入MISFET构成一个电流镜电路。
应用以上结构，能够使大体上相等的电流流过第四电流-电压转换器和第五电流电压转换器。因而，至少在邻接半导体芯片之间的一个连接部分附近，使输出电流的误差得到抑制。
本发明的第三显示装置是一种包括一个第一半导体芯片和一个第二半导体芯片的显示装置，第一半导体芯片包括一个第一电流驱动器，第二半导体芯片包括一个第二电流驱动器，并且设置在第一半导体芯片邻近，其中：第一电流驱动器包括一个第三传导型的第一电流分配MISFET，对第三电流分配MISFET的源极供给一个电源电压，一个第二传导型的第二电流输入MISFET，第二电流输入MISFET的漏极与第三电流分配MISFET的漏极连接，第二电流输入MISFET的漏极和栅极相互连接，一个第二传导型的第一电流输入MISFET，第一电流输入MISFET的漏极和栅极相互连接，第一电流输入MISFET和第二电流输入MISFET构成一个电流镜电路，一条第一偏置线，用于连接第二电流输入MISFET的栅极和第一电流输入MISFET的栅极，多个包括第一电流源MISFET的第一电流供给部分，第一电流源MISFET的栅极与第一偏置线连接，第一电流源MISFET、第二电流输入MISFET和第一电流输入MISFET构成一个电流镜电路，一个第一传导型的第三电流分配MISFET，第三电流分配MISFET的漏极与第二电流输入MISFET的漏极连接，一个第四电流-电压转换器，与第三电流分配MISFET的栅极和源极以及一个参考电源连接，并且设置在离第三电流分配MISFET为200μm或更小距离的第一半导体芯片的一个区域内，一个第五电流输入端，与第四电流-电压转换器连接，一个第二负载电路，设置在离第四电流-电压转换器为200μm或更小距离的第一半导体芯片的区域内，和一个第五电流输出端，与负载电路连接；并且第二电流驱动器包括一个第六电流输出端，与第五电流输入端连接，一个第三负载电路，通过第五电流输入端与第四电流-电压转换器串联连接，一个第六电流输入端，与第五电流输出端连接，一个第五电流-电压转换器，通过第五电流输出端与第二负载电路串联连接，一个第一传导型的第九电流分配MISFET，第九电流分配MISFET的源极和栅极与第五电流-电压转换器连接，一个第二传导型的第三电流输入MISFET，与第九电流分配MISFET的漏极连接，和多个包括第二电流源MISFET的第二电流供给部分，第二电流源MISFET和第三电流输入MISFET构成一个电流镜电路。
应用上述结构，使流过第四电流-电压转换器和第五电流-电压转换器的电流的值精确地调节为相等。因而，至少在半导体芯片的一个连接部分的附近，使输出电流(用于驱动一个板的电流)一致。
附图说明
图1是示意表示一个包括按照本发明的电流驱动器的有机EL显示装置的电路图。
图2是表示包括按照本发明的实施例1的电流驱动器的半导体芯片的电路图。
图3是表示包括按照本发明的实施例2的电流驱动器的半导体芯片的电路图。
图4是表示包括按照本发明的实施例3的电流驱动器的半导体芯片的电路图。
图5是表示包括按照本发明的实施例4的电流驱动器的半导体芯片的电路图。
图6是表示包括按照本发明的实施例5的电流驱动器的半导体芯片的电路图。
图7是表示包括按照本发明的实施例6的电流驱动器的半导体芯片的电路图。
图8是表示图7所示实施例6的半导体芯片中第一电流-电压转换器的一个具体例子的电路图。
图9是表示包括按照本发明的实施例7的电流驱动器的半导体芯片的电路图。
图10是表示包括按照本发明的实施例8的电流驱动器的半导体芯片的电路图。
图11是表示图10所示实施例8的电流驱动器中电流-电压转换器和负载电路的一个具体例子的电路图。
图12是表示图10所示实施例8的电流驱动器中电流-电压转换器和负载电路的另一个具体例子的电路图。
图13是表示包括按照本发明的实施例9的电流驱动器的半导体芯片的电路图。
图14是示意表示通常的有机EL显示装置的结构的电路图。
具体实施方式
图1是示意表示一个包括按照本发明的电流驱动器的有机EL显示装置210的电路图。
参考图1，有机EL显示装置210包括一个显示板，在显示板上按矩阵安排的像素电路216-1、216-2、…和216-m，一个第一半导体芯片20，和一个设置在第一半导体芯片20邻近的第二半导体芯片22。第一半导体芯片20具有一个第一电流驱动器，包括第一电流供给部分8-1、8-2、…和8-m(以下，当总称时称为“第一电流供给部分8”)，以通过信号线对像素电路216-1、216-2、…和216-m(以下，当总称时称为“像素电路216”)分别供给驱动电流。第二半导体芯片22具有一个第二电流驱动器，包括一个第二电流供给部分17，以对像素电路216供给驱动电流。在图1说明的例子中，第一半导体芯片20是一个主芯片，以对第二半导体芯片22供给一个参考电流，第二半导体芯片22是一个从芯片。在本发明的显示装置中，第一半导体芯片20和第二半导体芯片22可以具有不同的电路结构，只要从第一半导体芯片20上的第一电流驱动器向第二半导体芯片22上的第二电流驱动器传送的电流基本上等于参考电流。
各半导体芯片包括本发明的一个电流驱动器，具有一个伸长形状，其纵向长度等于或长于10mm，并且等于或短于20mm。各电流驱动器的输出端数m例如为528。虽然图1仅示出第一半导体芯片20和第二半导体芯片22，但是在有些情况下可以进一步设置大量的半导体芯片，对它们供给一个基本上等于流过第一半导体芯片20和第二半导体芯片22的电流驱动器的参考电流的电流。
以下，参考附图描述本发明的电流驱动器的实施例。
(实施例1)
图2是表示包括按照本发明的实施例1的电流驱动器的半导体芯片的电路图。如图14的电流驱动器那样，图2所示电流驱动器用作一个电流驱动显示装置，例如有机EL显示装置、LED显示装置或其他类似装置的的源驱动器。在图2的例子中，第一半导体芯片20是一个主芯片，并且设置在第一半导体芯片20邻近的第二半导体芯片22是一个从芯片。这两个芯片设置在显示装置中。
在实施例1的第一半导体芯片20上，设置一个第一电流驱动器。第一电流驱动器包括多个第一电流供给部分8，一个参考电流供给部分，以对第一电流供给部分8供给驱动电流(参考电流)，一个第一偏置电路5，一个第二偏置电路10，一个第一电流分配MISFET 12，和一个第一电流输出端9，与第一电流分配MISFET 12连接。第一电流供给部分8包括n沟道型的第一电流源MISFET 200。第一电流源MISFET 200的栅极与一条第一偏置线205共连接。第一偏置电路5将参考电流供给部分所产生的电流在第一电流供给部分8-1侧传送到第一电流供给部分8。第二偏置电路10将参考电流供给部分所产生的电流在第一电流供给部分8-m侧传送到第一电流供给部分8。第一电流分配MISFET 12将参考电流传送到第二半导体芯片22。
参考电流供给部分包括一个第一电流源4和一个p沟道型的第一MISFET 1。第一电流源4的一端接地。第一MISFET 1的源极和栅极与第一电流源4连接。对第一MISFET 1的漏极供给电源电压。在实施例1中，电源电压例如约为5V。
第一偏置电路5包括一个p沟道型的第二电流分配MISFET 2，和一个n沟道型的第一电流输入MISFET 3。对第二电流分配MISFET2的源极供给电源电压。第二电流分配MISFET 2和第一MISFET 1构成一个电流镜电路。第一电流输入MISFET 3的漏极和栅极相互连接。第一电流输入MISFET 3的漏极与第二电流分配MISFET 2连接。第一电流输入MISFET 3的栅极与第一偏置线205连接。第一电流输入MISFET 3的源极接地。
第二偏置电路10具有与第一偏置电路5相同的结构。第二偏置电路10包括一个p沟道型的第三电流分配MISFET 6，和一个n沟道型的第二电流输入MISFET 7。第三电流分配MISFET 6、第一MISFET1和第二电流分配MISFET 2构成一个电流镜电路。第二电流输入MISFET 7的漏极和栅极相互连接。第二电流输入MISFET 7的漏极与第三电流分配MISFET 6连接。第二电流输入MISFET 7的栅极与第一偏置线205连接。第二电流输入MISFET 7的源极接地。第二偏置电路10和第一偏置电路5这样设计，以便输入第一电流输入MISFET3和第二电流输入MISFET 7的电流(参考电流)相互相等。特别地，第二偏置电路10和第一偏置电路5这样设计，以便满足a/b＝c/d，其中a是第二电流分配MISFET 2的W/L比，b是第一电流输入MISFET3的W/L比，c是第三电流分配MISFET 6的W/L比，以及d是第二电流输入MISFET 7的W/L比。这里，W/L比的“W”是MISFET的栅极宽度，以及W/L比的“L”是MISFET的栅极长度。
各第一电流供给部分8-1、8-2、…和8-m是一个电流型D/A转换器，它向板的信号线输出电流。在图2中，各第一电流供给部分8-1、8-2、…和8-m包括第一电流源MISFET 200-1、200-2、…和200-m的各自一个。然而，在真正的半导体芯片中，各第一电流源MISFET 200-1、200-2、…和200-m包括2n-1个MISFET，其中n是用于显示的位数，例如为6。应该注意，当总称时，第一电流源MISFET200-1、200-2、…和200-m称为“第一电流源MISFET 200”。
具有以上结构的第一电流驱动器的特点是在第三电流分配MISFET 6的附近，设置第一电流分配MISFET 12和第一电流输出端9。第一电流分配MISFET 12从漏极侧向邻接第二半导体芯片22供给参考电流。第一电流输出端9与第一电流分配MISFET 12的漏极连接。这里，第三电流分配MISFET 6与第一电流分配MISFET 12之间的距离为这样，以便由于杂质扩散或其他类似原因所引起的电特性的变化不会在MISFET 6与12之间引起问题。这个距离按照生产条件和步骤变化。允许距离是200μm或较短。一般地，特别优选100μm或较短的距离。
在第二半导体芯片22上设置一个第二电流驱动器。第二电流驱动器包括一个第一电流输入端14，一个n沟道型的第三电流输入MISFET 16，和第二电流供给部分17-1、17-2、…17-m(仅示出它们中的一部分)。第一电流输入端14设置在邻接第一半导体芯片20的第二半导体芯片22的部分中。第一电流输入端14与第一电流输出端9连接。第三电流输入MISFET 16的漏极和栅极与第一电流输入端14和一条第二偏置线207连接。第三电流输入MISFET 16的源极接地。第二电流供给部分17-1、17-2、…17-m包括第二电流源MISFET 201-1、201-2、…和201-m的各自一个(以下，当总称时称为“第二电流源MISFET 201”)。第二电流源201-1、201-2、…和201-m的栅极与第二偏置线207共连接。第二电流驱动器的特点是大体上满足a/b＝c/d＝e/f，其中f是第三电流输入MISFET 16的W/L比，以及e是第一电流分配MISFET 12的W/L比。
应用以上结构，在显示装置的操作期间，通过第一电流输出端9和第一电流输入端14向第三电流输入MISFET 16输入一个电流，这个电流等于输入第一电流输入MISFET 3和第二电流输入MISFET 7的电流。换句话说，应用以上结构，使用一个电流镜，以允许一个基本上等于流过第一偏置电路5和第二偏置电路10的电流的电流，流过一个由第一电流分配MISFET 12和第三电流输入MISFET 16形成的偏置电路。将第三分配MISFET 6和第一电流分配MISFET 12设置在相同芯片内，而且相互邻近，并且因此具有类似电特性。因而，与常规结构比较，其中在第二半导体芯片22上设置第一电流分配MISFET 12，则输入电流输入MISFET的电流在半导体芯片之中更一致。
在实施例1的显示装置中，使第一半导体芯片20的参考电流供给部分中产生的电流通过一个电流镜电路传送到n沟道型的第三电流输入MISFET 16。因而，与一种结构比较，其中例如不使第三电流分配MISFET 6和第一电流分配MISFET 12的栅极与第一MISFET 1和第二电流分配MISFET 2的栅极连接(即不构成电流镜)，则传送的电流在半导体芯片之中一致。由于以上原因，在实施例1的显示装置中，第一半导体芯片20的电流供给部分输出的电流与第二半导体芯片22的电流供给部分输出的电流之间的变化小。因而，使显示中的闪烁和不均匀得到抑制。
除抑制半导体芯片之中输出电流的变化外，还使第一电流驱动器中一个芯片中的输出电流之间的变化得到抑制。这是因为第一电流输入MISFET 3和第二电流输入MISFET 7的栅极和漏极与第一偏置线205的两端连接。
虽然图2没有示出，但是可以在第一偏置线205上，在第一电流输入MISFET 3与第一电流源MISFET 200-1的栅极之间，在相邻第一电流源MISFET 200的栅极之间，以及在第一电流源MISFET 200-m与第二电流输入MISFET 7的栅极之间，设置具有相同电阻的电阻器。
如上所述，即使在相同芯片中，由于扩散步骤或其他类似原因的不同，串联设置的第一电流源MISFET 200的阈值逐渐不同。在实施例1的第一电流驱动器中，第一偏置线205的一端与第一偏置电路5连接，并且另一端与第二偏置电路10连接。如第一电流源MISFET 200那样，构成第一偏置电路5的MISFET和构成第二偏置电路10的MISFET具有不同阈值。因而，按照实施例1的结构，对第一偏置线205给定一个电位梯度，由此取消了由第一电流源MISFET 200的阈值中的梯度所引起的作用，并且使半导体芯片中输出电流之中的变化得到抑制。
在这里所述的例子中，在第二半导体芯片22中不设置一个用于将参考电流传送到下一级的半导体芯片的电流输出端。因而，优选地在具有相对小屏幕的蜂窝移动电话或其他类似装置中，使用实施例1的第一半导体芯片20和第二半导体芯片22的结合。然而，通过对第一半导体芯片20的端结构作某种变更，能使大量相同半导体芯片级联。例如，考虑一种情况，其中在图2所示的第一电流驱动器中，在第一MISFET 1与第一电流源4之间设置一个终端a，并且还设置一个终端b，它与第一电流输入端14等效，并且与第二电流分配MISFET 2与第一电流输入MISFET 3之间的一条线路连接。在这种情况下，当这个半导体芯片用作一个主芯片时，第一电流源4与终端a连接，而终端b保留开路。在这个半导体芯片用作从芯片的情况下，终端a为开路，而终端b与前一级的芯片的第一电流输出端9连接。应用这样结构，在一个显示装置中，使用大量相同类型的芯片来驱动一个板，并且因此，与使用两种或多种类型的芯片的情况比较，使生产成本得到降低。另外，实现了一种具有抑制显示不均匀的大屏幕显示装置。
在实施例1的电流驱动器中，优选地相互邻近地设置第一电流输出端9和第一电流输入端14，以便相互面对。然而，即使当终端不相互邻近设置时，电流驱动器也操作。
即使当构成一个电路的MISFET的传导型全部反置时，实施例1的第一和第二电流驱动器也操作。在这种情况下，只需将电源和接地交换。这种情况还适用于以下所述实施例。
(实施例2)
图3是表示包括按照本发明的实施例2的电流驱动器的半导体芯片的电路图。在图3中，第一半导体芯片20、第二半导体芯片22和第三半导体芯片24分别是主芯片、第一从芯片和第二从芯片，它们安排成一条线。
在实施例2中，描述在三个或更多个半导体芯片之中用于执行与实施例1所述等效的电流传送的电流驱动器结构。在图3中，同样元件用图1和图2中实施例1所使用的相同标号来表示，并且这里省略其描述。
在第一半导体芯片20上设置第一电流驱动器。在第二半导体芯片22上设置第二电流驱动器。在第三半导体芯片24上设置第三电流驱动器。第二半导体芯片22和第三半导体芯片24具有相同结构。
参考图3，第一电流驱动器包括m个第一电流供给部分8，一个参考电流供给部分，以对第一电流供给部分8供给驱动电流，一个第一偏置电路5，一个第二偏置电路10，一个第一电流分配MISFET12，一个第一电流输出端9，与第一电流分配MISFET 12连接，和一个第一偏置功率供给端13。第一电流供给部分8包括多个n沟道型的第一电流源MISFET 200。第一电流供给部分8的栅极与第一偏置线205共连接。第一偏置电路5将参考电流供给部分中产生的电流在第一电流供给部分8-1侧传送到第一电流供给部分8。第二偏置电路10将参考电流供给部分中产生的电流在第一电流供给部分8-m侧传送到第一电流供给部分8。第一电流分配MISFET 12将参考电流传送到第二半导体芯片22。第一偏置功率供给端13与第一MISFET1，第一电流分配MISFET12、第二电流分配MISFET 2和第三电流分配MISFET 6的栅极连接。也就是，仅在实施例2的第一电流驱动器包括第一偏置功率供给端13方面，实施例2的第一电流驱动器与实施例1的第一电流驱动器不同。
除实施例1的第二电流驱动器的部件外，实施例2的第二电流驱动器还包括一个第一偏置功率输入端15，与第一偏置功率供给端13连接，一个p沟道型的第四电流分配MISFET 23，一个n沟道型的第四电流输入MISFET 25，一个p沟道型的第五电流分配MISFET 27，设置在第四电流分配MISFET 23附近，一个第二电流输出端28，与第五电流分配MISFET 27的漏极连接，和一个第二偏置功率供给端29，与第四电流分配MISFET 23和第五电流分配MISFET 27的栅极连接。第四电流分配MISFET 23的栅极与第一偏置功率输入端15连接。第四电流分配MISFET 23、第一MISFET 1、第一电流分配MISFET12、第二电流分配MISFET 2和第三电流分配MISFET 6构成一个电流镜电路。第四电流输入MISFET 25的漏极和栅极相互连接。第四电流输入MISFET 25的漏极与第四电流分配MISFET 23的漏极连接。
第四电流输入MISFET 25的栅极与第二偏置线207连接。第五电流分配MISFET 27和第四电流分配MISFET 23构成一个电流镜电路。第四电流分配MISFET 23与第五电流分配MISFET 27之间的距离按照设计变化。允许距离为200μm或更短。一般地，特别优选100μm或更短的距离。
比e/f等于比g/h，其中e是第一电流分配MISFET 12的W/L比，f是第三电流输入MISFET 16的W/L比，g是第四电流分配MISFET 23的W/L比，以及h是第四电流输入MISFET 25的W/L比。此外，比i/j也等于比e/f和g/h，其中i是第五电流分配MISFET 27的W/L比，以及j是第五电流输入MISFET 33的W/L比。因而，在第二半导体芯片22和第三半导体芯片24具有相同结构的情况下，i/j的值等于e/f和g/h。
第三半导体芯片24具有如第二半导体芯片22那样相同的结构。在图3中，与第二偏置功率供给端29连接的第二偏置功率输入端32对应于第一偏置功率输入端15。与第二电流输出端28连接的第二电流输入端31对应于第一电流输入端14。
在实施例2的第一和第二电流驱动器中，通过第一偏置功率供给端13和第一偏置功率输入端15，从第一电流驱动器向第二电流驱动器供给电流分配MISFET的栅偏置。另外，上述尺寸比基本上满足e/f＝g/h＝i/j。
应用以上结构，从第二半导体芯片22向第三半导体芯片24传送的电流一般等于从第一半导体芯片20向第二半导体芯片22传送的电流。因而，实施例2的第一半导体芯片20用作主芯片，以及具有如第二半导体芯片22那样相同结构的多个半导体芯片级联，并且用作从芯片，由此使显示板的屏幕尺寸增加，同时使半导体芯片之中输出电流的变化得到抑制。
此外，按照实施例2的电流驱动器，对设置在第二电流供给部分17-1侧的第三电流输入MISFET 16输入的电流，基本上等于对设置在第二电流供给部分17-m侧的第四电流输入MISFET 25输入的电流。
因而，使第二半导体芯片22中输出电流的变化得到抑制。
在一个包括本发明的半导体芯片的显示装置中，在一个半导体芯片的偏置功率供给端与下一个半导体芯片的偏置功率输入端之间的一个部分可以在高阻抗状态，并且因而，可以在这个部分中设置一个电容器。优选地设置这个电容器，因为它有助于减小噪声。
(实施例3)
图4是表示包括按照本发明的实施例3的电流驱动器的半导体芯片的电路图。在图4中，在第一半导体芯片20上设置一个第一电流驱动器，并且在第二半导体芯片22上设置一个第二电流驱动器。
实施例3的第一和第二电流驱动器是实施例1的电流驱动器的变更。以下，描述实施例3与实施例1之间的第一和第二电流驱动器中的不同。
除实施例1的第一电流驱动器的部件外，实施例3的第一电流驱动器还包括一个p沟道型的第六电流分配MISFET(附加电流分配MISFET)36，和一个与第六电流分配MISFET 36的漏极连接的第三电流输出端37。第六电流分配MISFET 36的栅极与第一电流分配MISFET 12连接。第六电流分配MISFET 36和第一MISFET 1构成一个电流镜电路。第六电流分配MISFET 36设置在第三电流分配MISFET6和第一电流分配MISFET 12附近。特别地，从第六电流分配MISFET36到第三电流分配MISFET 6和第一电流分配MISFET 12的距离的允许范围等于或短于200μm。优选地，该距离等于或短于100μm。
除实施例1的第二电流驱动器的部件外，实施例3的第二电流驱动器包括一个与第三电流输出端37连接的第三电流输入端38，和一个n沟道型的第四电流输入MISFET 25。第四电流输入MISFET 25的栅极和漏极相互连接。第四电流输入MISFET 25的漏极与第三电流输入端38连接。第四电流输入MISFET 25的栅极与第二偏置线207连接。第四电流输入MISFET 25和第三电流输入MISFET 16构成一个电流镜电路，在它们之间置入第二电流供给部分17-1、17-2、…和17-m。设计第二电流驱动器，以便k/l的值等于e/f的比，其中k是第六电流分配MISFET 36的W/L比，l是第四电流输入MISFET 25的W/L比，e是第一电流分配MISFET 12的W/L比，以及f是第三电流输入MISFET 16的W/L比。此外，满足条件a/b＝c/d＝k/l，其中a是第二电流分配MISFET 2的W/L比，b是第一电流输入MISFET 3的W/L比，c是第三电流分配MISFET 6的W/L比，以及d是第二电流输入MISFET 7的W/L比。
在以上结构中，从设置在第一半导体芯片20上的第六电流分配MISFET 36向第二半导体芯片22传送电流。与在第二半导体芯片22上设置第六电流分配MISFET 36的情况比较，通过第三电流输入MISFET 16和第四电流输入MISFET 25向第二电流供给部分17输入一个一致的电流。与常规电流驱动器比较，输入第四电流输入MISFET25、第一电流输入MISFET 3和第二电流输入MISFET 7的电流更为相等。因而，与常规电流驱动器比较，按照实施例3的电流驱动器，半导体芯片之间的输出电流的误差小。
另外，将相等电流输入第三电流输入MISFET 16和设置在第二电流源MISFET 201侧的第六电流分配MISFET 36(见图2)，它们构成一个电流镜电路。因此，设置在第二半导体芯片22上的第二电流供给部分17的输出电流的误差小。
在图4说明的例子中，并排设置两个半导体芯片。然而，按照本发明，可以成一条线设置三个或更多个半导体芯片。在这样情况下，只需在第一电流分配MISFET 12附近(200μm或更近)设置电流分配MISFET，其数目等于与主芯片级联的从芯片的数目。然而，其中能设置电流分配器芯片的半导体芯片上的面积有限。因此，实施例3的结构不大适合要求大量半导体芯片的显示装置。因而，优选地实施例3的电流驱动器用于一种具有小面板的装置，例如蜂窝移动电话、PDA以及其他装置。
(实施例4)
图5是表示包括按照本发明的实施例4的电流驱动器的半导体芯片的电路图。除实施例1的电流驱动器的部件外，实施例4的电流驱动器包括用于使供给对应的电流输入MISFET的电流稳定的装置。在分别设置在第一半导体芯片40和第二半导体芯片42上的实施例4的第一电流驱动器和第二电流驱动器中，相同元件用图2实施例1所使用的同样标号来表示。
除实施例1的第一电流驱动器的部件外，实施例4的第一电流驱动器还包括一个p沟道型的第一共射共基放大器MISFET 43，设置在第一MISFET 1与第一电流源4之间，一个p沟道型的第二共射共基放大器MISFET 45，设置在第二电流分配MISFET 2与第一电流输入MISFET 3之间，一个p沟道型的第三共射共基放大器MISFET 47，设置在第三电流分配MISFET 6与第二电流输入MISFET 7之间，一个第四共射共基放大器MISFET 49，设置在第一电流分配MISFET 12与第一电流输出端9之间，和一条第一栅偏置线44。第一共射共基放大器MISFET 43的源极与第一MISFET 1的栅极连接。第一栅偏置线44的一端与一个第一恒定电压源41连接。第一栅偏置线44还与第一共射共基放大器MISFET 43、第二共射共基放大器MISFET 45、第三共射共基放大器MISFET 47和第四共射共基放大器MISFET 49的栅极共连接。第一恒定电压源41的输出电压例如为4V。第一电流驱动器的电源电压例如为5V。各共射共基放大器MISFET的尺寸能比各电流分配MISFET的尺寸小。
如上所述，在实施例4的第一电流驱动器中，设置MISFET，以便与构成一个电流镜电路的电流分配MISFET的漏极侧共射共基联接，由此抑制电流分配MISFET的漏极电压之中的变化，并且改进恒定电流特性。在使用实施例4的电流驱动器的显示装置中，流过第一电流源4的电流值有时按照显示亮度改变。使用实施例4的电流驱动器，即使当流过第一电流源4的电流值改变时，也更有保证使预定电流流过各自电流输入MISFET。因而，有可能通过使用实施例4的电流驱动器而提供一种具有改进显示品质的显示装置。
上述共射共基放大器MISFET即使当设置在实施例1至3中任何一个时，也产生等效作用。应该注意，在这样情况下，MISFET的操作范围变窄，并且因此，必须考虑在改进显示品质与提高设计灵活性之间的平衡。
(实施例5)
图6是表示包括按照本发明的实施例5的电流驱动器的半导体芯片的电路图。实施例5的电流驱动器与实施例4的电流驱动器不同在于，n沟道型的第五共射共基放大器MISFET 55-1、55-2、…和55-m分别与第一电流供给部分8-1、8-2、…和8-m所包括的第一电流源MISFET 200-1、200-2、…和200-m的漏极连接。此外，第六共射共基放大器MISFET 53和第七共射共基放大器MISFET 57分别与第一电流输入MISFET 3的漏极和第二电流输入MISFET 7的漏极连接。第五共射共基放大器MISFET 55-1、55-2、…和55-m，第六共射共基放大器MISFET 53和第七共射共基放大器MISFET 57的栅极与第二栅偏置线211共连接。第二栅偏置线211的一端与第二恒定电压源51连接，其输出电压约为1V。
除实施例4的第二电流驱动器的部件外，实施例5的第二电流驱动器还包括一个第八共射共基放大器MISFET 60，设置在第一电流输入端14与第三电流输入MISFET 16之间，和第九共射共基放大器MISFET 65-1、65-2、…和65-m，分别与第二电流源MISFET 201-1、201-2、…和201-m的漏极连接。第八共射共基放大器MISFET 60的栅极和第九共射共基放大器MISFET 65-1、65-2、…和65-m的栅极与一条第三栅偏置线213共连接。第三栅偏置线213的一端还与一个约1V的恒定电压源连接。
应用以上结构，使第一电流源MISFET 200的漏极电压之中的变化和第二电流源MISFET 201的漏极电压之中的变化得到抑制。因而，例如，即使当显示板的显示亮度改变时，第一电流供给部分8和第二电流供给部分17的输出电流也稳定。
应该注意，虽然共射共基放大器MISFET与图6例子中的电流分配MISFET连接，但是共射共基放大器MISFET可以省略。
(实施例6)
图7是表示包括按照本发明的实施例6的电流驱动器的半导体芯片的电路图。在图7所示半导体芯片之中，第一半导体芯片80如实施例1的第一半导体芯片20相同(见图1)，并且因此，以下描述主要关于第二半导体芯片82。
在图7中，在第一半导体芯片80上设置一个第一电流驱动器。在第二半导体芯片82上设置一个第二电流驱动器。在第三半导体芯片84上设置一个第三电流驱动器。
如实施例1的第二电流驱动器那样，实施例6的第二电流驱动器包括一个与第一电流输出端9连接的第一电流输入端14，一个n沟道型的第三电流输入MISFET 16，和一个包括第二电流源MISFET 201的第二电流供给部分17。第三电流输入MISFET 16的漏极和栅极与第一电流输入端14和第二偏置线207共连接。第三电流输入MISFET16的源极接地。第二电流源MISFET 201的栅极与第二偏置线207共连接。
除以上部件外，实施例6的第二电流驱动器包括还一个n沟道型的第一电流输出MISFET83，一个第一电流-电压转换器81，与第一电流输出MISFET 83的漏极连接，p沟道型的第七和第八电流分配MISFET 85和86，一个第六电流输入MISFET 87，和一个第四电流输出端90，与第八电流分配MISFET 86的漏极连接。第一电流输出MISFET 83、第三电流输入MISFET 16、第二电流源MISFET 201(见图2)和第六电流输入MISFET 87构成一个电流镜电路。第七和第八电流分配MISFET 85和86的栅极与第一电流-电压转换器81连接。第六电流输入MISFET 87的漏极和栅极相互连接。第六电流输入MISFET 87和第三电流输入MISFET 16构成一个电流镜电路，在它们之间置入第二电流供给部分17。第六电流输入MISFET 87的漏极与第七电流分配MISFET 85连接。通过转换流过第一电流-电压转换器81与第一电流输出MISFET 83之间的电流，将所获得的电压从第一电流一电压转换器81供给第七和第八电流分配MISFET 85和86的栅极。
比e/f等于比c/d，其中e是第一电流分配MISFET 12的W/L比，f是第三电流输入MISFET 16的W/L比，c是第三电流分配MISFET 6的W/L比，以及d是第二电流输入MISFET 7的W/L比。此外，第七电流分配MISFET 85的W/L比与第六电流输入MISFET 87的W/L比之间的比，和第八电流分配MISFET 86的W/L比与第七电流输入MISFET 95的W/L比之间的比，分别等于e/f和c/f的值。
实施例6的第二电流驱动器与实施例1的不同在于，通过第一电流输出MISFET 83、第一电流-电压转换器81和第七电流分配MISFET85，使从第一半导体芯片80输入的电流分配给第二电流供给部分17-m附近所设置的第六电流输入MISFET 87。应用这样结构，在第二偏置线207端输入大体上相等电流。因而，与实施例1的第二电流驱动器比较，从第二电流供给部分17的输出电流一致。
在实施例6的第二电流中，与实施例2的第二电流驱动器比较，将电流分配MISFET的栅极连接的线路的电容较小。因而，不大可能出现噪声。
在实施例6的第二电流驱动器中，端子数比实施例2的第二电流驱动器中的少。因而，实施例6的第二电流驱动器容易安装。
除以上优点外，与常规显示装置比较，在包括第一半导体芯片80和第二半导体芯片82的显示装置中，第一半导体芯片80与第二半导体芯片82之间的连接部分出现的输出电流的误差较小。因此，更均匀的图像显示被实现。
在实施例1的第一电流驱动器中，在第一电流输入MISFET 3与第一电流源MISFET 200-1的栅极之间，在相邻第一电流源MISFET200的栅极之间，以及在第一电流源200-m与第二电流输入MISFET 7的栅极之间的第一偏置线205上，可以设置具有相同电阻的电阻器。
在这种情况下，优选地按相同方式在第二偏置线207上也设置电阻器。
第一电流-电压转换器的具体例子
图8是表示图7所示实施例6的半导体芯片中的第一电流-电压转换器的一个具体例子的电路图。
参考图8，第一电流-电压转换器81的例子是一个p沟道型MISFET。p沟道型MISFET的漏极与第一电流输出MISFET83连接。p沟道型MISFET的栅极与第七和第八电流分配MISFET 85和86的栅极连接。p沟道型MISFET的栅极和漏极相互连接。p沟道型MISFET以及第七和第八电流分配MISFET 85和86构成一个电流镜电路。因而，从第一半导体芯片80输入的电流分配给第八电流分配MISFET 86和下一级的一个半导体芯片(第三半导体芯片84)。
可选择地，一个与电源电压连接的电阻器可以用作第一电流-电压转换器81。例如，设置一个第一电阻器，其一端与电源电压连接，和一个第二电阻器，它介入第一电阻器与第一电流输出MISFET 83之间。第七和第八电流分配MISFET 85和86的栅偏置线连接在第一电阻器与第二电阻器之间。应用这种结构，将输入电流转换成电压。
在实施例6的第二电流驱动器中，优选地第八电流分配MISFET86的W/L比与第三电流输入MISFET 16的W/L比之间的比，等于第七电流分配MISFET 85的W/L比与第六电流输入MISFET 87的W/L比之间的比。应用这种布置，在大量第二半导体芯片82共射共基联接作为从芯片的情况下，使半导体芯片之中输出电流的变化得到抑制。
(实施例7)
图9是表示包括按照本发明的实施例7的电流驱动器的半导体芯片的电路图。参考图9，按照实施例7，在一个电流驱动显示装置中设置多个电流源，以允许等效电流流过相互邻近的第一半导体芯片100和第二半导体芯片102。而且这里，在第一半导体芯片100上集成一个第一电流驱动器，并且在第二半导体芯片102上集成一个第二电流驱动器。以下，省略如实施例1那些相同的部件的描述。
如图9所示，在实施例7中，第一电流驱动器包括一个第二电流-电压转换器(第二IV转换器)103，与第三电流分配MISFET 6的栅极和设置在芯片100外部的参考电源Vref连接，和一个第四电流输出端105，与第二电流-电压转换器103连接。第二电流-电压转换器103将输入电流转换成电压，并且将电压施加于第三电流分配MISFET 6的栅极。第二电流-电压转换器103与第三电流分配MISFET6的源极连接。应该注意，虽然没有示出，第二电流-电压转换器103还与电流分配MISFET的栅极和源极连接。
实施例7的第二电流驱动器包括一个第四电流输入端107，与第四电流输出端105连接，一个第三电流-电压转换器109，通过第四电流输入端107与第二电流-电压转换器103和参考电源Vref串联连接，一个第九电流分配MISFET 104，和一个n沟道型的第三电流输入MISFET 16，与第九电流分配MISFET 104的漏极连接。将第三电流-电压转换器109中转换获得的电压施加于第九电流分配MISFET 104的栅极。第九电流分配MISFET 104的源极与第三电流-电压转换器109连接。第三电流-电压转换器109与一个设置在芯片102外部的第一负载电路108连接。应该注意，虽然没有示出，第三电流-电压转换器109还与电流分配MISFET的栅极和源极连接。
在包括实施例7的电流驱动器的显示装置中，第二电流-电压转换器103、第三电流-电压转换器109和第一负载电路108串联连接，以便基本上相等电流流过第二电流-电压转换器103和第三电流-电压转换器109。因而，从第一半导体芯片100与第二半导体芯片102之间连接部分附近存在的电流供给部分的输出电流相等。
在希望输入第二电流输入MISFET 7的电流和输入第三电流输入MISFET 16的电流相互相等时，优选地使第二电流-电压转换器103与第三电流分配MISFET 6之间的距离，和第三电流-电压转换器109与第九电流分配MISFET 104之间的距离两者都短。这些距离按照半导体芯片设计变化，只是需要等于或短于200μm。
优选地从第四电流输出端105流到第四电流输入端107的电流的值，要比流过第三电流分配MISFET 6的栅极和源极的电流的值，或流过第九电流分配MISFET 104的栅极和源极的电流的值小得多，因为在这样情况下，相等电流在两个芯片的端部流过。
如图8具体例子那样，第二电流-电压转换器103和第三电流-电压转换器109的一个具体例子是一个p沟道型MISFET，其栅极和漏极相互连接。可选择地，可以将一个电阻器、一个缓冲器或其他类似部件用作电流-电压转换器。当使用电阻器时，从第四电流输出端105流到第四电流输入端107的电流需要特别地非常小。
在实施例7中，参考电源Vref与第二电流-电压转换器103连接，并且第一负载电路108与第四电流输入端107连接。然而，参考电源Vref可以与第四电流输入端107连接，并且第一负载电路108可以与第二电流-电压转换器103连接。
(实施例8)
图10是表示包括按照本发明的实施例8的电流驱动器的半导体芯片的电路图。以下，仅描述实施例8的电流驱动器与实施例7的电流驱动器的不同。
如图10所示，在相互邻近设置的第一半导体芯片110和第二半导体芯片112上，分别设置两个电流源，各由串联连接的一个电流-电压转换器和一个负载电路组成。以下描述以各半导体芯片的结构开始。
设置在第一半导体芯片110上的第一电流驱动器包括一个第四电流-电压转换器(第四IV转换器)111，与第三电流分配MISFET 6的栅极和源极以及地连接，一个第五电流输入端116，与第四电流-电压转换器111连接，一个第二负载电路113，设置在第四电流-电压转换器111附近，一个第五电流输出端118，与第二负载电路113连接。
设置在第二半导体芯片112上的第二电流驱动器包括一个第六电流输入端120，与第五电流输出端118连接，一个第五电流-电压转换器117，与第六电流输入端120以及第九电流分配MISFET 104的栅极和源极连接，一个第三负载电路115，与第二参考电源Vref2连接，和一个第六电流输出端122，与第三负载电路115和第五电流输入端116连接。第三负载电路115设置在第五电流-电压转换器117附近。从第一参考电源Vref1供给的电压等于从第二参考电源Vref2供给的电压。
应用以上结构，在第一电流驱动器和第二电流驱动器相互连接的条件下，具有高精度的相等电流流过与第二负载电路113串联连接的第五电流-电压转换器117，和与第三负载电路115串联连接的第四电流-电压转换器111。
如后面将要描述，负载电路和电流-电压转换器可以通过设置在半导体芯片上的器件例如MISFET来形成。这是因为电流从设置在第一半导体芯片110上的第二负载电路113流到设置在第二半导体芯片112上的第五电流-电压转换器117，以及从设置在第二半导体芯片112上的第三负载电路115流到第一半导体芯片110上设置的第四电流-电压转换器111，并且因此，使芯片之中特性的变化减小。
因而，在一个具有实施例8的第一半导体芯片110和第二半导体芯片112的结构的显示装置中，在邻接芯片之间的连接部分，用于驱动一个板的电流的大小精确地相等，并且因此，不大可能由眼睛看到显示不均匀。
优选地第四电流-电压转换器111与第二负载电路113之间的距离，和第三负载电路115与第五电流-电压转换器117之间的距离两者等于或短于200μm，并且更优选地等于或短于100μm。
通过使用上述半导体芯片，它们在纵端包括负载电路和电流-电压转换器，则能用三个或多个级联半导体芯片驱动一个大屏幕板。
电流-电压转换器和负载电路的具体例子
图11和图12说明图10所示实施例8的电流驱动器中的一个电流-电压转换器和一个负载电路的具体例子。
在图11说明的例子中，电流-电压转换器是一个MISFET，其漏极和栅极相互连接，并且负载电路是一个由多晶硅或其他类似物制成的电阻器。在这种情况下，不用说，需要设计第四电流-电压转换器111和第五电流-电压转换器117，以便具有相同尺寸和电特性。此外，第二负载电路113和第三负载电路115还需要具有适当特性，例如适当电阻值以及其他类似特性。
在图12说明的例子中，电流-电压转换器和负载电路两者由其漏极和栅极相互连接的MISFET形成。在这种情况下，负载电路和电流-电压转换器能在形成其他MISFET的步骤形成，并且因此，与负载电路由电阻器形成的情况比较，其生产容易。
(实施例9)
图13是表示包括按照本发明的实施例9的电流驱动器的半导体芯片的电路图。
参考图13，实施例9的第一和第二电流驱动器包括如图12所示的第一和第二电流驱动器的那些相同的电流-电压转换器和负载电路。在实施例9的电流驱动器中，对构成电流供给部分中一个电流镜的电流源MISFET传送的电流仅从一个电流输入MISFET输入。
即使应用这样结构，在邻接半导体芯片的连接部分附近的输出电流也一致。
应该注意，电流-电压转换器和负载电路可以是电阻器或缓冲器。

Claims (24)

1.一种集成在半导体芯片上的电流驱动器，包括：
第一传导型的第二电流分配MISFET，对所述第二电流分配MISFET的源极供给一个电源电压；
第二传导型的第一电流输入MISFET，所述第一电流输入MISFET的漏极与所述第二电流分配MISFET的漏极连接，所述第一电流输入MISFET的漏极和栅极相互连接；
第二传导型的第二电流输入MISFET，所述第二电流输入MISFET的栅极和所述第一电流输入MISFET的栅极连接，所述第二电流输入MISFET的漏极和栅极相互连接；
第一偏置线，用于连接所述第一电流输入MISFET的栅极和所述第二电流输入MISFET的栅极；
多个电流供给部分，各包括电流源MISFET，所述电流源MISFET、所述第一电流输入MISFET和所述第二电流输入MISFET构成电流镜电路，所述电流源MISFET的栅极与所述第一偏置线连接；
第一传导型的第三电流分配MISFET，所述第三电流分配MISFET的栅极和所述第二电流分配MISFET的栅极连接，所述第三电流分配MISFET的漏极与所述第二电流输入MISFET的漏极连接；
第一电流分配MISFET，设置在所述第三电流分配MISFET邻近，所述第一电流分配MISFET、所述第二电流分配MISFET和所述第三电流分配MISFET构成电流镜电路；和
第一电流输出端，与所述第一电流分配MISFET的漏极连接。
2.权利要求1的电流驱动器，其中所述第三电流分配MISFET与所述第一电流分配MISFET之间的距离等于或短于200μm。
3.权利要求1的电流驱动器，还包括一个偏置功率供给端，与所述第三电流分配MISFET的栅极和所述第一电流分配MISFET的栅极连接。
4.权利要求1的电流驱动器，还包括：
至少一个第一传导型的附加电流分配MISFET，设置在离所述第一电流分配MISFET为200μm或更小距离的所述半导体芯片的区域内，所述附加电流分配MISFET、所述第三电流分配MISFET和所述第一电流分配MISFET构成一个电流镜；和
附加电流输出端，与所述至少一个附加电流分配MISFET的每一个连接。
5.权利要求1的电流驱动器，还包括：
第一传导型的第二共射共基放大器MISFET，设置在所述第二电流分配MISFET与所述第一电流输入MISFET之间；
第一传导型的第三共射共基放大器MISFET，设置在所述第三电流分配MISFET与所述第二电流输入MISFET之间；
第一传导型的第四共射共基放大器MISFET，设置在所述第一电流分配MISFET与所述第一电流输出端之间；和
第一栅偏置线，与所述第二共射共基放大器MISFET、所述第三共射共基放大器MISFET和所述第四共射共基放大器MISFET的栅极共连接，所述第一偏置线的一端与所述第一恒定电压源连接。
6.权利要求1的电流驱动器，还包括：
第二传导型的第六共射共基放大器MISFET，设置在所述第二电流分配MISFET与所述第一电流输入MISFET之间，所述第六共射共基放大器MISFET的漏极与所述第一电流输入MISFET的栅极连接；
第二传导型的第七共射共基放大器MISFET，设置在所述第三电流分配MISFET与所述第二电流输入MISFET之间，所述第七共射共基放大器MISFET的漏极与所述第二电流输入MISFET的栅极连接；
第五共射共基放大器MISFET，与所述电流源MISFET的漏极连接；和
第二栅偏置线，与所述第六共射共基放大器MISFET的栅极、所述第七共射共基放大器MISFET的栅极和所述第五共射共基放大器MISFET的栅极共连接，所述第二偏置线的一端与第二恒定电压源连接。
7.权利要求1的电流驱动器，还包括电流输入端，与将所述第一电流分配MISFET与第三电流输入MISFET连接的线路连接，
其中a/b、c/d和e/f的值相等，其中a是所述第二电流分配MISFET的W/L比，b是所述第一电流输入MISFET的W/L比，c是所述第三电流分配MISFET的W/L比，d是所述第二电流输入MISFET的W/L比，e是所述第一电流分配MISFET的W/L比，以及f是所述第三电流输入MISFET的W/L比，W是MISFET的栅极宽度，以及L是MISEFT的栅极长度。
8.一种集成在半导体芯片上的电流驱动器，包括：
第一电流输入端；
第二传导型的第三电流输入MISFET，所述第三电流输入MISFET的漏极与所述第一电流输入端连接，并且所述第三电流输入MISFET的漏极和栅极相互连接；
多个包括第二传导型的电流源MISFET的电流供给部分，所述电流源MISFET和所述第三电流输入MISFET构成一个电流镜电路；
第二传导型的第四电流输入MISFET，所述第四电流输入MISFET的漏极和栅极相互连接，所述第四电流输入MISFET的栅极和所述第三电流输入MISFET的栅极连接；以及
偏置线，与所述第三电流输入MISFET的栅极和所述电流源MISFET的栅极共连接。
9.权利要求8的电流驱动器，还包括：
偏置功率输入端；
第二传导型的第四电流分配MISFET，所述第四电流分配MISFET的栅极与所述偏置功率输入端连接，所述第四电流分配MISFET的漏极与所述第四电流输入MISFET的漏极连接；
第五电流分配MISFET，设置在离所述第四电流分配MISFET为200μm或更小距离的所述半导体芯片的一个区域内，所述第五电流分配MISFET的栅极和所述第四电流分配MISFET的栅极连接；
第二电流输出端，与所述第五电流分配MISFET的漏极连接；和
第二偏置功率输出端，与所述第五电流分配MISFET的栅极连接。
10.权利要求8的电流驱动器，还包括：
第三电流输入端，与所述第四电流输入MISFET的漏极连接。
11.一种集成在半导体芯片上的电流驱动器，包括：
第一电流输入端；
第二传导型的第三电流输入MISFET，所述第三电流输入MISFET的漏极与所述第一电流输入端连接，并且所述第三电流输入MISFET的漏极和栅极相互连接；
多个包括第二传导型的电流源MISFET的电流供给部分，所述电流源MISFET和所述第三电流输入MISFET构成一个电流镜电路；
偏置线，与所述第三电流输入MISFET的栅极和所述电流源MISFET的栅极共连接；
第二传导型的第八共射共基放大器MISFET，设置在所述第三电流输入MISFET与所述第一电流输入端之间；
第九共射共基放大器MISFET，与所述电流源MISFET的漏极连接；和
栅偏置线，与所述第八共射共基放大器MISFET的栅极和所述第九共射共基放大器MISFET的栅极共连接，所述栅偏置线的一端与恒定电压源连接。
12.一种集成在半导体芯片上的电流驱动器，包括：
第一电流输入端；
第二传导型的第三电流输入MISFET，所述第三电流输入MISFET的漏极与所述第一电流输入端连接，并且所述第三电流输入MISFET的漏极和栅极相互连接；
多个包括第二传导型的电流源MISFET的电流供给部分，所述电流源MISFET和所述第三电流输入MISFET构成一个电流镜电路；
偏置线，与所述第三电流输入MISFET的栅极和所述电流源MISFET的栅极共连接；
第二传导型的电流输出MISFET，所述电流输出MISFET的栅极连接在所述第三电流输入MISFET的栅极与所述电流源MISFET的栅极之间；
电流-电压转换器，与所述电流输出MISFET的漏极连接；
第二传导型的第六电流输入MISFET，所述第六电流输入MISFET的漏极和栅极相互连接，所述第六电流输入MISFET的栅极和所述第三电流输入MISFET的栅极连接，在其之间设置多个多个电流供给部分；
第七电流分配MISFET，其栅极与所述电流-电压转换器连接，并且其漏极与所述第六电流输入MISFET连接；
第八电流分配MISFET，设置在离所述第七电流分配MISFET为200μm或更小距离的所述半导体芯片的区域内，所述第八电流分配MISFET的栅极和所述第七电流分配MISFET的栅极连接；和
第四电流输出端，与所述第八电流分配MISFET的漏极连接。
13.权利要求12的电流驱动器，其中所述电流-电压转换器是第第一传导型的MISFET，所述第一传导型的MISFET的漏极和栅极相互连接，所述第一传导型的MISFET的漏极与所述电流输出MISFET连接，所述第一传导型的MISFET、所述第七电流分配MISFET和所述第八电流分配MISFET构成电流镜电路。
14.一种集成在半导体芯片上的电流驱动器，包括：
第一传导型的第二电流分配MISFET，对所述第二电流分配MISFET的源极供给一个电源电压；
第二传导型的第一电流输入MISFET，所述第一电流输入MISFET的漏极和栅极相互连接，所述第一电流输入MISFET的漏极和所述第二电流分配MISFET的漏极连接；
第二传导型的第二电流输入MISFET，所述第二电流输入MISFET的栅极和所述第一电流输入MISFET的栅极连接，所述第二电流输入MISFET的漏极和栅极相互连接；
第一偏置线，用于连接所述第二电流输入MISFET的栅极和所述第一电流输入MISFET的栅极；
多个包括电流源MISFET的电流供给部分，所述电流源MISFET的栅极与所述第一偏置线连接，所述电流源MISFET、所述第二电流输入MISFET和所述第一电流输入MISFET构成电流镜电路；
第一传导型的第三电流分配MISFET，所述第三电流分配MISFET的漏极与所述第二电流输入MISFET的漏极连接；
电流-电压转换器，至少与所述第三电流分配MISFET的栅极和源极连接，并且设置在离所述第三电流分配MISFET为200μm或更小距离的所述半导体芯片的区域内；和
电流输入端和电流输出端，与所述电流-电压转换器连接。
15.权利要求14的电流驱动器，其中：
所述第二电流分配MISFET的栅极和所述第三电流分配MISFET的栅极连接；并且
所述电流-电压转换器与所述第二电流分配MISFET的栅极和源极连接。
16.权利要求14的电流驱动器，还包括：
负载电路，设置在离所述电流-电压转换器为200μm或更小距离的所述半导体芯片的区域内；和
电流输出端，与所述负载电路连接。
17.权利要求16的电流驱动器，其中所述负载电路是其漏极和栅极相互连接的第一传导型MISFET，或电阻器。
18.权利要求14的电流驱动器，其中所述电流-电压转换器是其漏极和栅极相互连接的第一传导型MISFET、电阻器和缓冲器中的一个。
19.一种显示装置，包括第一半导体芯片和第二半导体芯片，所述第一半导体芯片包括第一电流驱动器，所述第二半导体芯片包括第二电流驱动器，并且设置在所述第一半导体芯片邻近，其中：
所述第一电流驱动器包括：
第一传导型的第二电流分配MISFET，对所述第二电流分配MISFET的源极供给一个电源电压，
第二传导型的第一电流输入MISFET，所述第一电流输入MISFET的漏极与所述第二电流分配MISFET的漏极连接，所述第一电流输入MISFET的漏极和栅极相互连接，
第二传导型的第二电流输入MISFET，所述第二电流输入MISFET的栅极和所述第一电流输入MISFET的栅极连接，所述第二电流输入MISFET的漏极和栅极相互连接，
第一偏置线，用于连接所述第一电流输入MISFET的栅极和所述第二电流输入MISFET的栅极，
多个第一电流供给部分，各包括第一电流源MISFET，所述第一电流源MISFET、所述第一电流输入MISFET和所述第二电流输入MISFET构成一个电流镜电路，所述第一电流源MISFET的栅极与所述第一偏置线连接，
第一传导型的第三电流分配MISFET，所述第三电流分配MISFET的栅极和所述第二电流分配MISFET的栅极连接，所述第三电流分配MISFET的漏极与所述第二电流输入MISFET的漏极连接，
第一电流分配MISFET，设置在离所述第三电流分配MISFET为200μm或更小距离的区域内，所述第一电流分配MISFET、所述第二电流分配MISFET和所述第三电流分配MISFET构成电流镜电路，和
第一电流输出端，与所述第一电流分配MISFET的漏极连接；并且
所述第二电流驱动器包括：
第一电流输入端，与所述第一电流输出端连接，
第二传导型的第三电流输入MISFET，所述第三电流输入MISFET的漏极与所述第一电流输入端连接，并且所述第三电流输入MISFET的漏极和栅极相互连接，
多个包括第二电流源MISFET的第二电流供给部分，所述第二电流源MISFET和所述第三电流输入MISFET构成电流镜电路，和
第二偏置线，与所述第三电流输入MISFET的栅极和所述第二电流源MISFET的栅极共连接。
20.权利要求19的显示装置，其中a/b、c/d和e/f的值相等，其中a是所述第二电流分配MISFET的W/L比，b是所述第一电流输入MISFET的W/L比，c是所述第三电流分配MISFET的W/L比，d是所述第二电流输入MISFET的W/L比，e是所述第一电流分配MISFET的W/L比，以及f是所述第三电流输入MISFET的W/L比，W是MISFET的栅极宽度，以及L是MISFET的栅极长度。
21.权利要求19的显示装置，其中：
所述第一电流驱动器还包括偏置功率供给端，所述偏置功率供给端与所述第三电流分配MISFET的栅极和所述第一电流分配MISFET的栅极连接；并且
所述第二电流驱动器还包括：
第二传导型的第四电流输入MISFET，所述第四电流输入MISFET的漏极和栅极相互连接，所述第四电流输入MISFET的栅极和所述第三电流输入MISFET的栅极连接，在其之间设置多个第二电流供给部分，
偏置功率输入端，与所述偏置功率供给端连接，和
第一传导型的第四电流分配MISFET，所述第四电流分配MISFET的栅极与所述偏置功率输入端连接，所述第四电流分配MISFET的漏极与所述第四电流输入MISFET的漏极连接。
22.权利要求19的显示装置，其中：
所述第一电流驱动器包括：
至少一个第一传导型的附加电流分配MISFET，设置在离所述第一电流分配MISFET为200μm或更小距离的所述第一半导体芯片的区域内，所述附加电流分配MISFET、所述第三电流分配MISFET和所述第一电流分配MISFET构成电流镜，和
附加电流输出端，与至少一个附加电流分配MISFET的每一个连接；并且
所述第二电流驱动器包括：
第二传导型的第四电流输入MISFET，所述第四电流输入MISFET的漏极和栅极相互连接，所述第四电流输入MISFET的栅极和所述第三电流输入MISFET的栅极连接，在其之间设置多个第二电流供给部分，和
第三电流输入端，与所述第四电流输入MISFET的漏极和所述附加电流输出端连接。
23.一种显示装置，包括第一半导体芯片和第二半导体芯片，所述第一半导体芯片包括第一电流驱动器，所述第二半导体芯片包括第二电流驱动器，并且设置在所述第一半导体芯片邻近，其中：
所述第一电流驱动器包括：
第一传导型的第二电流分配MISFET，对所述第二电流分配MISFET的源极供给一个电源电压，
第二传导型的第一电流输入MISFET，所述第一电流输入MISFET的漏极和栅极相互连接，所述第一电流输入MISFET的漏极和所述第二电流分配MISFET的漏极连接；
第二传导型的第二电流输入MISFET，所述第二电流输入MISFET的栅极与所述第一电流输入MISFET的栅极连接，所述第二电流输入MISFET的漏极和栅极相互连接，
第一偏置线，用于连接所述第二电流输入MISFET的栅极和所述第一电流输入MISFET的栅极，
多个包括电流源MISFET的第一电流供给部分，所述电流源MISFET的栅极与所述第一偏置线连接，所述电流源MISFET、所述第二电流输入MISFET和所述第一电流输入MISFET构成电流镜电路，
第一传导型的第三电流分配MISFET，所述第三电流分配MISFET的漏极与所述第二电流输入MISFET的漏极连接，
第二电流-电压转换器，与所述第三电流分配MISFET的栅极和源极以及参考电源连接，并且设置在离所述第三电流分配MISFET为200μm或更小距离的所述半导体芯片的区域内，和
第四电流输出端，与所述第二电流-电压转换器连接；并且
所述第二电流驱动器包括：
第四电流输入端，与所述第四电流输出端连接，
第三电流-电压转换器，通过所述第四电流输入端与所述第二电流-电压转换器串联连接，
第一传导型的第九电流分配MISFET，所述第九电流分配MISFET的源极和栅极与所述第三电流-电压转换器连接，
第二传导型的第三电流输入MISFET，与所述第九电流分配MISFET的漏极连接，和
多个包括第二电流源MISFET的第二电流供给部分，所述第二电流源MISFET和所述第三电流输入MISFET构成一个电流镜电路。
24.一种显示装置，包括第一半导体芯片和第二半导体芯片，所述第一半导体芯片包括第一电流驱动器，所述第二半导体芯片包括第二电流驱动器，并且设置在所述第一半导体芯片邻近，其中：
所述第一电流驱动器包括：
第一传导型的第二电流分配MISFET，对所述第二电流分配MISFET的源极供给一个电源电压，
第二传导型的第一电流输入MISFET，所述第一电流输入MISFET的漏极和栅极相互连接，所述第一电流输入MISFET的漏极和所述第二电流分配MISFET的漏极连接，
第二传导型的第二电流输入MISFET，所述第二电流输入MISFET的栅极与所述第一电流输入MISFET的栅极连接，所述第二电流输入MISFET的漏极和栅极相互连接，
第一偏置线，用于连接所述第二电流输入MISFET的栅极和所述第一电流输入MISFET的栅极，
多个包括第一电流源MISFET的第一电流供给部分，所述第一电流源MISFET的栅极与所述第一偏置线连接，所述第一电流源MISFET、所述第二电流输入MISFET和所述第一电流输入MISFET构成电流镜电路，
第一传导型的第三电流分配MISFET，所述三电流分配MISFET的漏极与所述第二电流输入MISFET的漏极连接，
第四电流-电压转换器，与所述第三电流分配MISFET的栅极和源极以及参考电源连接，并且设置在离所述第三电流分配MISFET为200μm或更小距离的所述第一半导体芯片的区域内，
第五电流输入端，与所述第四电流-电压转换器连接，
第二负载电路，设置在离所述第四电流-电压转换器为200μm或更小距离的所述第一半导体芯片的区域内，和
第五电流输出端，与所述负载电路连接；并且
所述第二电流驱动器包括：
第六电流输出端，与所述第五电流输入端连接，
第三负载电路，通过所述第五电流输入端与所述第四电流-电压转换器串联连接，
第六电流输入端，与所述第五电流输出端连接，
第五电流-电压转换器，通过所述第五电流输出端与所述第二负载电路串联连接，
第一传导型的第九电流分配MISFET，所述第九电流分配MISFET的源极和栅极与所述第五电流-电压转换器连接，
第二传导型的第三电流输入MISFET，与所述第九电流分配MISFET的漏极连接，和
多个包括第二电流源MISFET的第二电流供给部分，所述第二电流源MISFET和所述第三电流输入MISFET构成电流镜电路。
CNB200410031049XA 2003-07-29 2004-04-12 电流驱动器和显示装置 Expired - Fee Related CN100458897C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003281848A JP4066360B2 (ja) 2003-07-29 2003-07-29 電流駆動装置及び表示装置
JP281848/2003 2003-07-29

Publications (2)

Publication Number Publication Date
CN1577443A CN1577443A (zh) 2005-02-09
CN100458897C true CN100458897C (zh) 2009-02-04

Family

ID=34100969

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200410031049XA Expired - Fee Related CN100458897C (zh) 2003-07-29 2004-04-12 电流驱动器和显示装置

Country Status (5)

Country Link
US (2) US7145379B2 (zh)
JP (1) JP4066360B2 (zh)
KR (1) KR20050013923A (zh)
CN (1) CN100458897C (zh)
TW (1) TW200504641A (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004334124A (ja) * 2003-05-12 2004-11-25 Matsushita Electric Ind Co Ltd 電流駆動装置及び表示装置
JP4009238B2 (ja) * 2003-09-11 2007-11-14 松下電器産業株式会社 電流駆動装置及び表示装置
US7304637B2 (en) * 2004-08-30 2007-12-04 Avago Technologies Ecbuip (Singapore) Pte Ltd Puck-based input device with rotation detection
US7262652B2 (en) * 2004-12-21 2007-08-28 Matsushita Electric Industrial Co., Ltd. Current driver, data driver, and display device
JP2006178283A (ja) * 2004-12-24 2006-07-06 Matsushita Electric Ind Co Ltd 電流駆動装置および電流駆動方法
JP4475187B2 (ja) 2005-07-04 2010-06-09 セイコーエプソン株式会社 電気光学装置、その駆動回路および電子機器
US7729300B1 (en) * 2005-08-19 2010-06-01 National Semiconductor Corporation Class-B transmitter and replica transmitter for gigabit ethernet applications
JP2007187714A (ja) 2006-01-11 2007-07-26 Matsushita Electric Ind Co Ltd 電流駆動装置
JP2009038747A (ja) * 2007-08-03 2009-02-19 Sharp Corp 駆動回路
EP2198420A1 (en) * 2007-09-12 2010-06-23 Corning Incorporated Methods and apparatus for producing precision current over a wide dynamic range
KR100941835B1 (ko) * 2008-05-14 2010-02-11 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101040859B1 (ko) * 2009-09-02 2011-06-14 삼성모바일디스플레이주식회사 유기전계발광 표시장치
CN102915701B (zh) 2011-08-04 2015-09-16 昂宝电子（上海）有限公司 用于led通道的电流匹配的系统和方法
GB2495117A (en) * 2011-09-29 2013-04-03 Cambridge Display Tech Ltd Display driver circuits for OLED displays
JP2015162705A (ja) * 2014-02-26 2015-09-07 ソニー株式会社 カレントミラー回路、制御方法、及び、イメージセンサ
GB201518910D0 (en) 2015-10-26 2015-12-09 Rieke Packaging Systems Ltd Dispensers
US9661695B1 (en) 2015-11-12 2017-05-23 Hong Kong Applied Science and Technology Research Institute Company Limited Low-headroom constant current source for high-current applications
US20180374413A1 (en) * 2017-06-21 2018-12-27 Microsoft Technology Licensing, Llc Display system driver
CN110120197B (zh) * 2019-04-11 2024-03-08 深圳天源中芯半导体有限公司 一种省略外围电阻电容减少干扰的级联应用系统及其实现方法
CN113327542B (zh) * 2021-05-27 2023-03-31 Tcl华星光电技术有限公司 驱动电路及面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05216439A (ja) * 1992-02-07 1993-08-27 Hitachi Ltd 液晶の多階調駆動回路
US5939933A (en) * 1998-02-13 1999-08-17 Adaptec, Inc. Intentionally mismatched mirror process inverse current source
US6157259A (en) * 1999-04-15 2000-12-05 Tritech Microelectronics, Ltd. Biasing and sizing of the MOS transistor in weak inversion for low voltage applications
CN1431643A (zh) * 2002-01-09 2003-07-23 Lg电子株式会社 电流写入型有源矩阵有机电致发光显示面板数据驱动电路
EP1349139A2 (en) * 2002-03-27 2003-10-01 Matsushita Electric Industrial Co., Ltd. Output circuit for gray scale control, testing apparatus thereof, and method for testing output circuit for gray scale control

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0648782B2 (ja) 1986-05-08 1994-06-22 日本電気株式会社 定電流源
US5404172A (en) 1992-03-02 1995-04-04 Eeg Enterprises, Inc. Video signal data and composite synchronization extraction circuit for on-screen display
US5504444A (en) 1994-01-24 1996-04-02 Arithmos, Inc. Driver circuits with extended voltage range
US6204834B1 (en) 1994-08-17 2001-03-20 Si Diamond Technology, Inc. System and method for achieving uniform screen brightness within a matrix display
US5633653A (en) 1994-08-31 1997-05-27 David Sarnoff Research Center, Inc. Simultaneous sampling of demultiplexed data and driving of an LCD pixel array with ping-pong effect
JPH09319323A (ja) 1996-05-28 1997-12-12 Toshiba Microelectron Corp 定電流駆動回路
US5748044A (en) 1996-10-11 1998-05-05 Silicon Motion, Inc. Dual VCO phase-locked loop
US6509854B1 (en) 1997-03-16 2003-01-21 Hitachi, Ltd. DA conversion circuit
JP3361449B2 (ja) 1998-01-12 2003-01-07 松下電器産業株式会社 Ｄ／ａ変換器
JP3423217B2 (ja) 1998-05-27 2003-07-07 松下電器産業株式会社 集積回路用の電圧制限回路
JP3315652B2 (ja) 1998-09-07 2002-08-19 キヤノン株式会社 電流出力回路
JP4138102B2 (ja) 1998-10-13 2008-08-20 セイコーエプソン株式会社 表示装置及び電子機器
JP3406884B2 (ja) 1999-02-25 2003-05-19 株式会社東芝 集積回路装置及びこれを用いた液晶ディスプレイ装置
KR100360759B1 (ko) 1999-02-25 2002-11-18 가부시끼가이샤 도시바 집적회로장치 및 이를 이용한 액정표시장치
JP2001042827A (ja) 1999-08-03 2001-02-16 Pioneer Electronic Corp ディスプレイ装置及びディスプレイパネルの駆動回路
JP4735911B2 (ja) 2000-12-28 2011-07-27 日本電気株式会社 駆動回路及びこれを用いた定電流駆動装置
TW522754B (en) 2001-03-26 2003-03-01 Rohm Co Ltd Organic EL drive circuit and organic EL display device using the same
US6646481B2 (en) 2001-09-28 2003-11-11 Winbond Electronics Corporation Current steering circuit for amplifier
US6777885B2 (en) * 2001-10-12 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Drive circuit, display device using the drive circuit and electronic apparatus using the display device
US7268810B2 (en) 2002-01-29 2007-09-11 Fujifilm Corporation Digital camera for changing a recording size to a high-sensitivity compatible recording size
JP3742357B2 (ja) 2002-03-27 2006-02-01 ローム株式会社 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置
TW584816B (en) 2002-04-01 2004-04-21 Mstar Semiconductor Inc Triple point slope control scaling method
JP4559847B2 (ja) 2002-04-26 2010-10-13 東芝モバイルディスプレイ株式会社 有機発光素子を用いた表示装置
JP4059712B2 (ja) 2002-06-11 2008-03-12 沖電気工業株式会社 表示素子用電流出力回路部の制御回路
JP3810364B2 (ja) 2002-12-19 2006-08-16 松下電器産業株式会社 表示装置用ドライバ
US6924373B2 (en) 2003-05-02 2005-08-02 Asiagen Corporation DNA labeling reagents, acridinium-9-carboxamide derivatives and process of preparing DNA labeling compounds
JP2004334124A (ja) 2003-05-12 2004-11-25 Matsushita Electric Ind Co Ltd 電流駆動装置及び表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05216439A (ja) * 1992-02-07 1993-08-27 Hitachi Ltd 液晶の多階調駆動回路
US5939933A (en) * 1998-02-13 1999-08-17 Adaptec, Inc. Intentionally mismatched mirror process inverse current source
US6157259A (en) * 1999-04-15 2000-12-05 Tritech Microelectronics, Ltd. Biasing and sizing of the MOS transistor in weak inversion for low voltage applications
CN1431643A (zh) * 2002-01-09 2003-07-23 Lg电子株式会社 电流写入型有源矩阵有机电致发光显示面板数据驱动电路
EP1349139A2 (en) * 2002-03-27 2003-10-01 Matsushita Electric Industrial Co., Ltd. Output circuit for gray scale control, testing apparatus thereof, and method for testing output circuit for gray scale control

Also Published As

Publication number Publication date
KR20050013923A (ko) 2005-02-05
US20060181491A1 (en) 2006-08-17
JP4066360B2 (ja) 2008-03-26
TW200504641A (en) 2005-02-01
US20050024100A1 (en) 2005-02-03
US7145379B2 (en) 2006-12-05
JP2005049632A (ja) 2005-02-24
US7649528B2 (en) 2010-01-19
CN1577443A (zh) 2005-02-09

Similar Documents

Publication Publication Date Title
CN100458897C (zh) 电流驱动器和显示装置
US6995758B2 (en) Display driver and display device using the display driver
CN108039148A (zh) 一种显示面板和电子设备
EP3142099B1 (en) Compensation pixel circuit and display device
US6924601B2 (en) Display driver
CN100353400C (zh) 电流驱动装置及显示装置
US20140203855A1 (en) Gate line driver capable of controlling slew rate thereof
CN1892799A (zh) 用于控制转换速率的源驱动器和用于控制转换速率的方法
WO2015188519A1 (zh) 像素电路和显示装置
CN103730085A (zh) 显示装置
Kimura et al. New pixel driving circuit using self‐discharging compensation method for high‐resolution OLED micro displays on a silicon backplane
KR102455584B1 (ko) Oled 표시패널과 이를 이용한 oled 표시 장치
US20210327359A1 (en) Shift register unit and driving method thereof, gate driving circuit and display apparatus
US11289013B2 (en) Pixel circuit and display device having the same
US20230154413A1 (en) Display device having a plurality of sub data lines connected to a plurality of subpixels
US10861402B2 (en) Multiplexer and display panel
WO2019237716A1 (en) Shift register unit, shift register and driving method, and display apparatus
KR102203773B1 (ko) 표시패널과 이를 이용한 oled 표시 장치
KR102070862B1 (ko) 평판 디스플레이 장치 및 소스 드라이버 집적회로
US20210193009A1 (en) Gamma reference voltage output circuit of display device
KR102051628B1 (ko) 정전기 방전 회로를 포함하는 소스 구동 집적 회로 및 소스 구동 집적 회로의 레이아웃 방법
JP2006139290A (ja) 表示装置用ドライバ
CN114882835B (zh) 一种显示面板及显示装置
KR20200060941A (ko) Oled 표시패널
US20100033466A1 (en) Display driving device, semiconductor device and liquid crystal display apparatus

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090204

Termination date: 20130412