JPH0648782B2 - 定電流源 - Google Patents
定電流源Info
- Publication number
- JPH0648782B2 JPH0648782B2 JP61105912A JP10591286A JPH0648782B2 JP H0648782 B2 JPH0648782 B2 JP H0648782B2 JP 61105912 A JP61105912 A JP 61105912A JP 10591286 A JP10591286 A JP 10591286A JP H0648782 B2 JPH0648782 B2 JP H0648782B2
- Authority
- JP
- Japan
- Prior art keywords
- source
- voltage
- constant current
- mos transistors
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は定電流源に関し、特に電流出力型Ｄ／Ａ変換器
などに好適なＭＯＳ集積回路による複数個の定電流源の
構成法に関する。
などに好適なＭＯＳ集積回路による複数個の定電流源の
構成法に関する。
従来、この種の定電流源は、複数個のＭＯＳトランジス
タのソースを所定の電源に共通接続し、それぞれのＭＯ
Ｓトランジスタのゲートに同一の電圧を加え複数個の定
電流源を作っていた。
タのソースを所定の電源に共通接続し、それぞれのＭＯ
Ｓトランジスタのゲートに同一の電圧を加え複数個の定
電流源を作っていた。
従来例について第５図を参照して説明する。第５図にお
いて素子としてｎチャンネルＭＯＳトランジスタを用
い、ソースには電圧ＶＳＳ，ゲートには電圧ＶＧを加え
る。ｉは定電流源の電流である。ｒは配線の抵抗であ
る。
いて素子としてｎチャンネルＭＯＳトランジスタを用
い、ソースには電圧ＶＳＳ，ゲートには電圧ＶＧを加え
る。ｉは定電流源の電流である。ｒは配線の抵抗であ
る。
各々の素子は、ゲート電圧ＶＧによってオン状態になり
ソースに加えられた電圧により各一つずつが定電流源と
して働らく。
ソースに加えられた電圧により各一つずつが定電流源と
して働らく。
上述した従来の定電流源は、電源からＭＯＳトランジス
タ各ソースへの配線による抵抗のため電圧降下がおき、
電源にもっとも近い所と遠い所では、ソースに加えられ
る電圧に差がある。仮に第５図において、ｎ個のｎチャ
ンネルＭＯＳトランジスタがあり、各々のソースが電源
ＶＳＳから等間隔に配線抵抗ｒで並んでいるとし、各々
の電流源の電流をｉで等しいとする。
タ各ソースへの配線による抵抗のため電圧降下がおき、
電源にもっとも近い所と遠い所では、ソースに加えられ
る電圧に差がある。仮に第５図において、ｎ個のｎチャ
ンネルＭＯＳトランジスタがあり、各々のソースが電源
ＶＳＳから等間隔に配線抵抗ｒで並んでいるとし、各々
の電流源の電流をｉで等しいとする。
電源ＶＳＳから１番目のＭＯＳトランジスタのソースに
加わる電圧は ＶＳＳ＋ｎｉ×Ｒ ２番目のＭＯＳトランジスタのソースに加わる電圧は ＶＳＳ＋ｎｉ×Ｒ＋（ｎ＋１）ｉ×Ｒ ＝ＶＳＳ＋２ｎｉＲ−ｉＲ ｍ番目のＭＯＳトランジスタのソースに加わる電圧は となり、(1)式をグラフにすると第６図のようになる。
加わる電圧は ＶＳＳ＋ｎｉ×Ｒ ２番目のＭＯＳトランジスタのソースに加わる電圧は ＶＳＳ＋ｎｉ×Ｒ＋（ｎ＋１）ｉ×Ｒ ＝ＶＳＳ＋２ｎｉＲ−ｉＲ ｍ番目のＭＯＳトランジスタのソースに加わる電圧は となり、(1)式をグラフにすると第６図のようになる。
よって、各ＭＯＳトランジスタのゲートに加わる電圧を
同一とすると、ゲート・ソース間の電圧は電源ＶＳＳか
ら離れるに従って小さくなる。従って、電流源の電流
は、電源ＶＳＳから離れるに従って小さくなる。その結
果、複数の同一の定電流源を作ることができないという
欠点がある。
同一とすると、ゲート・ソース間の電圧は電源ＶＳＳか
ら離れるに従って小さくなる。従って、電流源の電流
は、電源ＶＳＳから離れるに従って小さくなる。その結
果、複数の同一の定電流源を作ることができないという
欠点がある。
本発明の定電流源は、複数個のＭＯＳトランジスタの各
々のソースを共通接続して第１の電源に接続しまた複数
個のＭＯＳトランジスタの各々のゲートを共通接続して
第２の電源に接続してなる複数個の定電流源において、 前記第２の電源の電圧値、または前記第２の電源から前
記複数個のＭＯＳトランジスタのゲートへの配線の抵抗
値を調整することによって、 第１の電源から複数個のＭＯＳトランジスタの各々のソ
ースへの配線による電圧変化と第２の電源から複数個の
ＭＯＳトランジスタの各々のゲートへの配続による電圧
変化とをほぼ等しくすることによってＭＯＳトランジス
タによって複数個の同一電流を供給する定電流源を作る
ことを特徴とする。
々のソースを共通接続して第１の電源に接続しまた複数
個のＭＯＳトランジスタの各々のゲートを共通接続して
第２の電源に接続してなる複数個の定電流源において、 前記第２の電源の電圧値、または前記第２の電源から前
記複数個のＭＯＳトランジスタのゲートへの配線の抵抗
値を調整することによって、 第１の電源から複数個のＭＯＳトランジスタの各々のソ
ースへの配線による電圧変化と第２の電源から複数個の
ＭＯＳトランジスタの各々のゲートへの配続による電圧
変化とをほぼ等しくすることによってＭＯＳトランジス
タによって複数個の同一電流を供給する定電流源を作る
ことを特徴とする。
次に本発明について図を参照して説明する。
第１図は、本発明の第１の実施例の回路図である。
第１図において素子としてはｎチャネルＭＯＳトランジ
スタを用い、ＶＳＳは各ソースの電源、ＶＧはゲート電
圧，１，２は電流源である。また３，４，５は節点であ
る。各ｎチャネルＭＯＳトランジスタにおいて、電流は
ドレイン→ソース→電源ＶＳＳの向きに流れる、 各ソースへの電圧は第６図のようになるが、節点４，３
に電流源１，２を接続することにより、第２図のように
ゲート電圧に勾配をもたせ、第６図のソースへの電圧の
変化に近くすることができる。
スタを用い、ＶＳＳは各ソースの電源、ＶＧはゲート電
圧，１，２は電流源である。また３，４，５は節点であ
る。各ｎチャネルＭＯＳトランジスタにおいて、電流は
ドレイン→ソース→電源ＶＳＳの向きに流れる、 各ソースへの電圧は第６図のようになるが、節点４，３
に電流源１，２を接続することにより、第２図のように
ゲート電圧に勾配をもたせ、第６図のソースへの電圧の
変化に近くすることができる。
電流源１，２以外にも電流源を増やすことにより、更に
第６図のソースへの電圧の変化に近くすることができ、
ソース・ゲート間の電圧をほぼ一定に保つことができ
る。
第６図のソースへの電圧の変化に近くすることができ、
ソース・ゲート間の電圧をほぼ一定に保つことができ
る。
第３図は、本発明の第２の実施例についての回路図であ
る。第３図において、３からｎは節点である。節点３〜
４，４〜５，５〜６……（ｎ−１）〜ｎの抵抗を順次大
きくしていくことにより、第４図のようにゲート電圧を
変化させることができ第６図のソースへの電圧の変化に
近くすることができ、ソース・ゲート間の電圧をほぼ一
定に保つことができる。
る。第３図において、３からｎは節点である。節点３〜
４，４〜５，５〜６……（ｎ−１）〜ｎの抵抗を順次大
きくしていくことにより、第４図のようにゲート電圧を
変化させることができ第６図のソースへの電圧の変化に
近くすることができ、ソース・ゲート間の電圧をほぼ一
定に保つことができる。
抵抗を変化させるには配線の太さまたは長さを変化させ
ることによっても可能である。
ることによっても可能である。
以上説明したように本発明は、第１の電源から各ソース
への配線による電圧変化と、第２の電源から各ゲートへ
の配線による電圧変化とをほぼ等しくすることによって
複数個の同一電流を供給する定電流源を作ることができ
る。
への配線による電圧変化と、第２の電源から各ゲートへ
の配線による電圧変化とをほぼ等しくすることによって
複数個の同一電流を供給する定電流源を作ることができ
る。
第１図は、本発明の第１の実施例、第２図は、第１の実
施例における節点とゲート電圧の関係、第３図は、本発
明の第２の実施例、第４図は、第２の実施例における節
点とゲート電圧の関係、第５図は従来例および第１の実
施例，第２の実施例，従来例に共通する第６図はｎチャ
ネルＭＯＳトランジスタの各ソースとその電圧の関係を
それぞれ示す。 １，２……定電流源、３〜ｎ……節点、ＶＳＳ……電
源、ＶＧ……ゲート電圧。
施例における節点とゲート電圧の関係、第３図は、本発
明の第２の実施例、第４図は、第２の実施例における節
点とゲート電圧の関係、第５図は従来例および第１の実
施例，第２の実施例，従来例に共通する第６図はｎチャ
ネルＭＯＳトランジスタの各ソースとその電圧の関係を
それぞれ示す。 １，２……定電流源、３〜ｎ……節点、ＶＳＳ……電
源、ＶＧ……ゲート電圧。
Claims (1)
- 【請求項１】複数個のＭＯＳトランジスタの各々のソー
スを共通接続して第１の電源に接続しまた、前記複数個
のＭＯＳトランジスタの各々のゲートを共通接続して第
２の電源に接続してなる複数個の定電流源において、 前記第２の電源の電圧値、または前記第２の電源から前
記複数個のＭＯＳトランジスタのゲートへの配線の抵抗
値を調整することによって、 前記第１の電源から前記複数個のＭＯＳトランジスタの
各々のソースへの配線による電圧変化と前記第２の電源
から前記複数個のＭＯＳトランジスタの各々のゲートへ
の配続による電圧変化とをほぼ等しくすることによって
前記ＭＯＳトランジスタにより複数個の同一電流を供給
する定電流源を作ることを特徴とする定電流源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61105912A JPH0648782B2 (ja) | 1986-05-08 | 1986-05-08 | 定電流源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61105912A JPH0648782B2 (ja) | 1986-05-08 | 1986-05-08 | 定電流源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62262517A JPS62262517A (ja) | 1987-11-14 |
| JPH0648782B2 true JPH0648782B2 (ja) | 1994-06-22 |
Family
ID=14420074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61105912A Expired - Lifetime JPH0648782B2 (ja) | 1986-05-08 | 1986-05-08 | 定電流源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0648782B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3009109B2 (ja) * | 1989-11-07 | 2000-02-14 | 富士通株式会社 | 半導体集積回路 |
| JP3810364B2 (ja) | 2002-12-19 | 2006-08-16 | 松下電器産業株式会社 | 表示装置用ドライバ |
| JP2004334124A (ja) | 2003-05-12 | 2004-11-25 | Matsushita Electric Ind Co Ltd | 電流駆動装置及び表示装置 |
| JP4066360B2 (ja) | 2003-07-29 | 2008-03-26 | 松下電器産業株式会社 | 電流駆動装置及び表示装置 |
| FR2927468B1 (fr) * | 2008-02-08 | 2010-04-23 | E2V Semiconductors | Circuit integre a grand nombre de circuits elementaires identiques alimentes en parallele. |
-
1986
- 1986-05-08 JP JP61105912A patent/JPH0648782B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62262517A (ja) | 1987-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0205104A2 (en) | Intermediate potential generation circuit | |
| JPH0577208B2 (ja) | ||
| US20050127958A1 (en) | Series terminated CMOS output driver with impedance calibration | |
| JPH0738543B2 (ja) | 可変オフセットを有する差動集積回路 | |
| JP2002055724A (ja) | 実質的に温度非依存性の電流を生成する方法およびその実施を許容するデバイス | |
| JPS63282815A (ja) | 基準電位発生回路 | |
| JPH11154833A (ja) | 電圧電流変換回路 | |
| JPH083767B2 (ja) | 基準電圧発生回路 | |
| JP2002204132A (ja) | 高精度差動型スイッチト電流源 | |
| EP0565806B1 (en) | Accurate MOS threshold voltage generator | |
| US20040108887A1 (en) | Low noise resistorless band gap reference | |
| JPH0648782B2 (ja) | 定電流源 | |
| KR940020669A (ko) | 바이어스 회로(bias circuit) | |
| JPS6070822A (ja) | 半導体集積回路 | |
| EP0337747B1 (en) | Circuit for producing a constant voltage | |
| EP0367578A1 (en) | CMOS compatible bandgap voltage reference | |
| JP2541543B2 (ja) | 定電圧電源装置 | |
| JP2754673B2 (ja) | Ｅｃｌ―ｔｔｌレベル変換回路 | |
| JP2701331B2 (ja) | バイアス回路 | |
| JP2754637B2 (ja) | 出力バッファ回路 | |
| JPH08204557A (ja) | ディジタル−アナログ変換器 | |
| JPH0225526B2 (ja) | ||
| JP2551395B2 (ja) | Ｍｏｓ４象限マルチプライヤ | |
| JP2507309B2 (ja) | 定電流回路 | |
| JP3044726B2 (ja) | 可変抵抗回路 |