KR100370698B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR100370698B1
KR100370698B1 KR1019930017982A KR930017982A KR100370698B1 KR 100370698 B1 KR100370698 B1 KR 100370698B1 KR 1019930017982 A KR1019930017982 A KR 1019930017982A KR 930017982 A KR930017982 A KR 930017982A KR 100370698 B1 KR100370698 B1 KR 100370698B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
multilayer
crystal display
substrate
layer
Prior art date
Application number
KR1019930017982A
Other languages
English (en)
Other versions
KR940007578A (ko
Inventor
우찌야마겐지
무라마쯔에이지
가미무라마사루
야마다시게또시
마루야마겐이찌
사꾸라세이찌
후루이찌가즈아끼
마에다기니찌
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR940007578A publication Critical patent/KR940007578A/ko
Application granted granted Critical
Publication of KR100370698B1 publication Critical patent/KR100370698B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

본 발명은 액정 구동용 반도체 칩의 탑재 범위를 적고, 얇고, 콤팩트하게 하고, 더욱 염가인 액정 표시 장치를 제공하는 것에 관한 것이다.
액정 구동용 반도체 칩(4, 4')을 다층기판 표면 (제 1 층 1)에 페이스다운 탑재하고, 그 표면에는 상기 칩으로의 입력 배선(5, 5')과 이 칩(4, 4')으로부터의 출력 배선(8, 8')이 있다. 또한, 상기 입력 배선(5, 5')에는 다층기판 사이를 접속하기 위한 랜드(7)가 설치되어 있다.
다층기판의 뒷면에는 액정 패널의 단자와 접속되는 접속 단자 (13)가 있다. 상기 표면과 뒷면 사이에 최소한 1 층의 중간층 (제 2 층 2)이 있고, 그 중간층에 버스배선(10)이 있다.
상기 버스배선(10)과 제 1 층(1)의 입력배선(5, 5')과는 스루홀(6)을 거쳐서 접속되어 있다. 또한 제 1 층(1)의 출력배선(8)과 제 3 층(3)의 접속 단자(13)는 제 1, 2 및 3 층의 스루홀(9, 11, 12)을 거쳐서 접속되어 있다.

Description

액정 표시 장치
산업상의 이용분야
본 발명은, 액정 구동용 반도체 칩을 복수 탑재한 액정 표시 장치에 관한 것이다.
종래의 기술
종래의 액정 표시 장치에 있어서 액정 구동용 드라이버 IC 의 탑재에 대해서 제 90, 91, 92, 93도를 사용해서 설명을 하면, 드라이버 IC 50041 은 테프캐리어 패키지(이하 TCP 라 함) (50042)에 탑재되고, 패널(16)과 접속부재(19)를 거쳐서 접속 되어 있다. TCP 50042 에 있어서 드라이버 IC 50041 로의 입력 배선(50044)과 프라이버 IC 50041 로부터의 출력배선(50045)은 TCP 50042 의 동일 기판면 위에 있고, 패널(16)과의 접속은 상기 TCP 50042 기판위의 출력배선 패턴(50045)의 선단부(50046)와 패널(50046) 단자(18)를 접속부재(19)를 써서 접속되어 있다.
또한, 다른 종래의 액정 표시 장치에 있어서 액정 구동용 드라이버 IC 의 탑재에 대해서 제 90도, 제 91도, 92도, 93도, 94도, 95도를 사용해서 설명을 하면, 드라이버 IC (50041)는 테프캐리어 패키지(이하 TCP 라함) (50042)에 탑재되어, 패널(16)과 이방성 도전막(50049)을 거쳐서 접속이 되어 있다. TCP (50042)에 있어서 드라이버 IC (50041)로의 입력배선(50044)과 드라이버 IC (50041)로부터의 출력배선 (50045)은 TCP (50042)의 동일 기판위에 있고, 채널(16)과의 접속은 그것의 TCP (50042) 기판면 위의 출력배선
패턴(50045)의 선단부(50046)와 패널단자(18)를 이방성 도전막 (50049)을 사용해서 접속되어 있다. 이 이방성 도전막(50049)은 주로 도전입자(50050)와 접착제(50051)로 구성이 되어 있어서, 접착제(50051)의 두께(H)는 도전입자(50050)의 입자 지름(D) 보다 커져있다. 이에 따라, TCP (50042)의 단자의 선단부(50046)의 두께(K)가 도전입자(50050)의 입자 지름 (D)보다 큰 경우에는 제 95도와 같은 접속상태로 되고, 도전입자가 뭉개져서 도통이 되고 있다. 그러나, 제 96도와 같이 접속단자(13)의 두께(K)가 도전입자(50050)의 입자 지름(D)보다 얇은 경우에는, 이 방성 도전막(50049)에서는 접착제 (50051)가 충분히 배제되지 않고서 도전입자(50050)에 의한 전기적 접속이 잘 되지 않는 불합리함을 일으키고 있다.
또한. 드라이버 IC (50041)로의 입력배선(50044)은 입력 신호와 전원등을 공급하는 다른 기판(이하 버스 기판이라 함) (50043)과 납땜에 의해 접속되어 있다. 이 버스기판(50043)은 2층 기판으로 되어 있어서 버스배선의 크로스 배선을 가능하게 하고 있다. 단, 도면에서는 배선 및 접속부의 상세한 것은 생략하고 있다. 여기에서, 제 92도에 있는 바와 같이 TCP (50042)의 대부분 및 버스기판(50043)이 패널 외형으로부터 외측에 있고, 반도체 칩 실장에 관한 에리어가 넓어져 있다.
또한, 버스기판이 별도부품으로서 필요하고, 소요비용이 높아진다.
또한, 제 93도를 사용해서 COG (chip on glass) 방식에 대해서 설명을 한다. 제 93도는 COG 방식에 의한 반도체 칩의 실장부분의 주요부분의 단면도이다. 패널 기판위에 버스배선(50048)을 설치하려고 하면, 액정 구동용의 드라이버 IC (50041)로의 입력배선(50047)과의 크로스 배선을 기판위에서 행하지 않으면 아니된다. 또한, 배선은 Au, Ni 등의 금속막을 사용하기 때문에 저항치를 낮추기 위해 배선 폭을 넓게 할 필요가 있다. 따라서, 반도체 칩 실장에 관한 에리어가 넓어져, 다시, 금속박막으로, 또한 크로스 배선 처리를 하기 위해 매우 코스트가 높아진다.
종래의 액정 표시 장치는, 행전극과 열전극으로 되는 매트릭스 전극에 의해 표시 화소가 구성되고, 액정 표시 소자의 주변부에 설치한 TAB (Tape-Automated-Bonding) 실장된 반도체 소자의 표시용 구동 신호를 표시 소자의 전극 단자에 이방성 도전 접착재 혹은 도전고무 커넥터에 의해 접속하고, 공급하고 있다.
제 97도, 98도는 TAB 실장된 반도체 소자를 액정 표시 소자에 접속한 액정 소자 표시 장치의 실장구조의 한 예를 도시하는 것이다.
도면에 있어서 액정 구동용의 TCP (Tape-Carrier- Package) (50151)는, 가소성 배선부재(50152)에 액정 구동용의 반도체 소자(111)가 말하자면 TAB 방식으로 실장이 되어 있다.
그래서 이 TCP (50151)의 일변에 설치된 TCP 출력 단자 (50153)를, 액정 표시체(110)의 단자부에 이방성 도전 접착재 (115)로 접속하고, 그 밖의 변에 설치된 TCP 입력 단자(50154)와 구동 제어 회로기판(50155)은 납땜에 의해 접속이 되어 있다.
발명이 해결하고자 하는 과제
그러나, 상기한 종래기술은 드라이버 IC 에 입력 신호와 전원 등을 공급하는 별도의 배선기판(버스기판)이 필요하거나, 금속 박막의 크로스 배선이 필요하거나, 또한 탑재범위도 상당히 넓어져, 염가로, 콤팩트한 액정 표시 장치를 제공하는 것어려운 결점을 갖고 있다.
거기에서, 본 발명은 상기한 결점을 해결하기 위해 행해진 것이다. 그 목적으로 하는 바는 그 액정 구동용 반도체 칩의 탑재 범위를 적고, 엷고, 콤팩트하게 하여, 더욱 염가인 표시 장치를 제공하는 것이다.
또한, 상기한 종래기술은 액정 구동용 반도체 소자 (111)를 TAB 실장법에 의해서 반도체 소자 단품마다의 TCP 형태로 하여 액정 표시 소자(110)의 전극 단자에 열순(화소애 병렬로 또한 차례로)으로 접속한다. 그래서 TCP 상호의 접속과, 액정 구동 전원 및 제어 신호(이하 버스 라인이라 씀)를 공급하기 위해 구동 제어 회로 기판(5155)에 접속한다.
이와 같은 실장구조에 의한 액정 표시 장치의 경우, 특히 칼러 표시 장치에 있어서는 흑백 표시와 동일한 해상도를 얻기 위해서는 3배의 화소 밀도가 필요하게 되기 때문에 TCP 의 필요한 개수도 3배로 된다. 이것에 수반하여 TCP 상호 접속 개수가 증가하여 접속 신뢰성이 저하한다. 또한 구동 제어 회로기판(5155)의 배선룰이 단자수가 증가함에 따라 세밀하게 되어 기판을 다층화 하지 아니할 수가 없기 때문에, 액정 표시 장치가 소형화 할 수 없을 뿐만 아니라, 부품 점수가 증가해 고액의 것으로 된다.
다시 제 85도는 일본국 특허공개 평성 2-214826호 공보에 개시된 종래의 칼러 액정 표시 장치의 구조를 도시하는 도면이고, 칼러 표시의 화소에 대응하기 위해 TCP (5151-1 내지 5151-3)를 3단으로 겹쳐서 실장하고 있으나 구동 제어 회로기판(5155)으로의 접속하는 곳은 제 84도 구조와 동일하고 화소 밀도가 증가하므로서접속 개수가 증가하여 접속 불량이 저감되지 않는다. 또한 TCP 의 다단으로 겹치므로서 두께 방향으로 반도체 소자의 인장이 생겨 소형화 되지 않는 등의 과제가 있었다.
거기에서, 본 발명은 상기한 결점을 해결하기 위한 것으로 그 목적으로 하는 바는 고정밀 또한 고밀도 화소인 칼러 액정 표시라도 염가로 더욱이 소형화할 수 있는 구조를 하는 액정 표시 장치를 제공하는 것이다.
과제를 해결하기 위한 수단
본 발명의 액정 표시 장치는, 액정 구동용 반도체 칩을 다층기판 표면에 실장하여, 최소한, 그 칩으로의 입력배선 패턴과 그 칩으로부터의 출력배선 패턴이 있는 다층기판의 표면과 액정 패널의 단자와 접속되는 단자를 갖는 뒷면과, 그 표면과 뒷면과의 사이에 최소한 1 층의 중간층을 설치해 그 중간층에 그것의 입력배선 또는 그것의 출력배선 또는 그것의 양 배선의 일부를 배선 패턴으로서 구비하고, 각각의 배선을 스루홀을 거쳐서 접속하고 있는 다층기판을 패널단자에 전기적으로 접속하고, 또한, 그 복수의 다층기판간의 도통 접속 수단에 의해 전기적으로 접속되어 있는 것을 특징으로 한다.
작 용
본 발명에 있어서 액정 표시 장치의 구성에 의하면, 버스라인 및 접속단자를 적층기판에 형성하여 거기에 복수의 반도체 소자를 실장하여 표시 소자의 전극에 접속하는 것으로, 구동 제어 회로 기판이 불필요하게 됨과 동시에 반도체 소자의 상호 접속 개수가 삭감되기 때문에 신뢰성이 향상하고 장치의 소형화가 가능하게된다.
실시예
[실시예 1]
다음에 본 실시예를 제 1도 내지 제 4도를 사용해서 설명을 한다.
제 1도는 본 발명의 액정 표시 장치에 있어서, 액정 구동용 반도체 칩을 다층기판 표면에 페이스다운 상태로 본딩한 한 실시예의 다층기판을 분해해서 표현한 사시도이다.
1, 2, 3 은 본 실시예의 다층(3층)기판의 각 층으로서, 1 은 제 1 층, 2 는 제 2 층, 3은 제 3 층이고, 액정 구동용 반도체 칩(4)은 공지의 방법(예를 들자면, 반도체의 Au 범프를 Ag 페이스트를 써서 기판에 접속하는 방법, 또는 이방성 도전막을 사용하는 방법, 땜납 범프를 사용하는 플립칩 방법등)에 의해 제 1 층(1)의 표면에 페이스다운 본딩되어 있다. 본딩 후에는, 액정 구동용 반도체 칩(4)의 주위 및 액정 구동용 반도체 칩(4)과 제 1 층(1)의 표면과의 사이는 부식 방지 및 보강을 위해 몰드(20)를 실시하고 있다. 이 몰드재로서, 에폭시, 아크릴, 우레탄, 폴리에스텔 등의 단독 또는 그 몇개의 혼합 또는 화합물이고, 용재 타입, 열경화 타입 등 또는 이들의 병용 타입을 들 수 있다. 제 1 층(1)의 표면에는, 액정 구동용 반도체 칩(4)의 입력 패드에 대응하는 입력배선(5)이 패터닝되어 있다. 또한 입력배선(5)은 스루홀(6)을 거쳐서 제 2 층(2)의 버스배선(10)에 접속되어 있다. 다시, 입력배선(5)의 선단에는 인접하는 다른 동일한 다층기판과 와이어 본딩하기 위한 랜드(7)가 형성되어 있다.
또한, 제 1 층(1)의 표면에는 액정 구동 반도체 칩(4)의 출력 패드에 대응하는 출력배선(8)이 패터닝되어 있다. 여기에서, 액정 구동용 반도체 칩(4)의 출력 패드 피치보다 패널의 단자 피치 쪽이 크기 때문에, 각각의 출력 패드와 패널의 단자가 대응하도록 제 1 층(1) 위에서 패턴을 넓혀서 배선되어 있다. 다시, 출력배선 (8)의 선단에 스루홀(9)을 형성하고, 제 2 층(2)의 스루홀(11)을 통과하고, 제 3 층(3)의 스루홀(11)을 통과하여, 제 3 층(3)의 스루홀(12)을 거쳐서 패널과의 접속단자(13)에 접속되어 있다.
또한, 제 1 층(1), 제 2 층(2), 제 3 층 (3)의 각 층은 알루미나 기재의 저온 동시 소성세라믹 기판이다. 두께는 각각 0.25mm 의 것을 사용하였다. 입력배선(5), 출력배선(8), 버스배선(10)은 Au, Ag, AgPd, Cu 등의 금속 페이스트의 소성물이다. 또한, 스루홀(6, 9, 11, 12)도 동일하게 Au, Ag, AgPd, Cu 등의 금속 페이스트의 소성물이다. 또한, 랜드 (7), 접속단자(13)도 동일하게 Au, Ag, AgPd, Cu등의 금속 페이스트의 소성물이다. 그들은 각각의 층마다 공지의 인쇄방식에 의해 패터닝되고, 각 층을 겹쳐서, 소성하여 일체화하여 완성하고 있다. 각각의 패터닝 소성된 금속의 두께는 통상 0.001mm 로부터 0.05mm 정도이나, 저항치를 낮추기 위해 0.05mm 로부터 0.2mm 정도로 하여도 좋다.
단, 제 1 층(1)의 표면의 입력배선(5), 랜드(7), 출력배선(8) 및 제 3 층(3)의 뒷면의 접속단자(13)는 배선 피치, 칫수 정도등에 따라서는, Au, Ag, AgPd, Cu등의 금속 페이스트의 전체면 인쇄후, 포트리소 등에 의해 패턴 형성하여도 좋다. 이때의 패턴 두께는 0.001mm 에서 0.2mm 정도 이다. 또는 인쇄 방식은 아니고 Au,Ag, AgPd, Cu 등의 증착, 또는 스퍼터등에 의한 박막 형성후, 포토리소, 도금등의 공정에 의해 패턴 형성하여도 좋다. 이때의 패턴 두께는 0.005mm 내지 0.1mm 정도이다.
소성후의 세라믹 기판은 온도, 습도에 대해서 칫수에 대해서 칫수 안정성이 뛰어나기 때문에, 액정 구동용 반도체 칩(4)과 다층배선기판(14)과의 접속부분, 및 다층배선기판 (14)의 접속단자(13)와 패널단자(18)와의 접속부분의 접속 신뢰성이 높다.
또한, 제 1 층(1), 제 2 층(2), 제 3 층(3)의 각 층은 별도의 소재로서, 유리 섬유와 에폭시계 수지의 복합 소재이나 유리 에폭시 판을 사용하여도 좋다. 여기에서, 유리 에족시 판의 두께는 0.1mm 의 것을 사용하였으나, 0.05mm 에서 0.8mm 정도의 두께의 것이 사용될 수도 있다. 입력배선(5), 출력배선 (8), 스루홀(10), 랜드(7), 접속단자(13)는 각각의 층마다에 공지의 서브 트랙티브등이나 어디티브법에 의해 구리등의 금속을 패터닝하여, 스루홀(6, 9, 11, 12)은 구리등의 금속을 공지의 도금법등에 와해, 각층마다, 또는 각층을 겹쳐서 형성 한다. 패터닝된 금속의 두께는 0.001mm 에서 0.035mm 정도이나, 저저항화나 대전류화에 대항하기 위해, 0.35mm 에서 0.2mm 정도로 하여도 좋다. 각각의 입력배선(5), 출력 배선(8), 버스배선(10), 랜드(7), 접속단자(13), 스루홀 (6, 9, 11, 12)의 표면은, Ni, Au, Cr, Co, Pd, Sn, Pb, In 등의 단독 또는 복수의 조합의 도금 처리를 실시하여도 좋고, 도금두께는 0.00005mm 에서 0.005mm 정도이다. 유리 에폭시 판을 사용하면, 상기 세라믹 기판보다 두께를 엷게 할 수 있고, 또한, 사용재료, 제조공정 등이 일반적이고 염가로 된다.
더욱 또 제 1 층(1), 제 2 층(2), 제 3 층(3)의 각층은 별도의 소재로서, 폴리이미드(PI), 폴리에칠렌 테레프타레이트(PET), 폴리에텔설폰(PES), 폴리카보네이트(PC), 폴리에스텔(PS), 3초산 셀루로스(TAC), 폴리설폰(PS), 아크릴, 에폭시, 폴리에텔에텔케톤(PEEK), 폴리아리테이트 등의 단독 또는 그들의 몇개를 복합화하는 유기수지 필름을 사용하여도 좋다. 여기애서, 유기수지 필름의 두께는 0.025mm의 폴리이미드 필름을 사용하였으나, 필름의 두께는 0.001mm 에서 0.5mm 정도의 것을 사용할 수 있다. 입력배선(5), 출력 배선(8), 버스배선(10), 랜드(7), 및 접속단자(13)는 각각의 층마다 공지의 서브트랙티브법이나 어디티브법에 의해 구리 등의 금속을 패터닝하여, 스루홀(6, 9, 11, 12)은 구리등의 금속을 공지의 도금법 등에 의해 각층마다, - 또는 각 층을 겹친 후 형성한다. 또한, 구리등의 금속박에 PI 코딩(공지의 캐스팅법 등)한 것을 동일하게 패터닝하여, 적층하여도 좋다. 패터닝된 금속의 두께는 0.01mm 에서 0.035mm 정도이나, 저저항화나 대전류화에 대응하기 위해, 0.035mm 에서 0.2mm 정도로 하여도 좋다. 각각의 배선(5, 8, 10), 랜드(7), 접속단자(13), 스루홀(6, 9, 11, 12)의 표면은 Ni, Au, Cr, Co, Pd, Sn, Pb, In 등의 단독 또는 복수의 조합의 도금 처리를 실시해도 좋고, 도금 두께는 0.0001mm 에서 0.05mm 정도이다. 유기수지 필름을 사용하면, 상기 세라믹 기판, 유리 에폭시판보다 두께를 엷게할 수 있고, 패널단자(18)와의 접속부재(19)에 의한 접속을 용이하게 하고, 접속 신뢰성, 접속 공정을 간략화할 수 있다.
제 2도는 제 1도에 도시한 한 실시예의 다층기판을 액정 표시 패널에 접속한한 실시예를 도시한다.
제 3도는 제 2도의 접속부의 주요부분을 확대해서 도시한다.
제 4도는 제 2도의 접속부의 주요부분의 단면도를 도시한다.
액정 표시식의 패널(예를들자면 640 * 480 돗트 표시) (16)에 제 1도에 도시한 한 실시예의 다층기판(14)을 X 축에 16개, Y 축에 5개를 각각 패널단자(18)에 접속하고 있다. 단, 제 2도에서는 X 축의 12개와 Y 축의 5개는 표시하지 아니함. 다층기판(14)의 단자(13)와 패널단자(18)는, 접속부재(19)에 의해 접속이 되어져있다. 접속부재 (19)는 전기적 접속을 확보하고 있음과 함께 어느 정도 다층 기판(14)의 패널로의 고정도 겸하고 있다.
여기에서 사용하는 접속부재(19)는 이방성 도전막이고, 주로 도전입자의 접착제로 구성이 되어 있다. 이 도전입자는 땜납 입자, Ni, Au, Ag, Cu, Pd, Sn 등의 단독 또는 그것의 몇개의 혼합, 합금 또는 도금등에 의한 복합금속 입자, 프라스틱 입자(폴리스칠렌, 폴리카보네이트, 아크릴 등)에 Ni, Co, Pd, Au, Cu, Fe, Sn, Pb 등의 단독 또는 그것의 몇개를 도금한 입자, 카본 입자등이다. 또한, 이접착제는 스칠렌브타지엔스칠렌 (SBS)계, 에폭시계, 아크릴계, 폴리에스텔계, 우레탄계 등의 단독 또는 그것의 몇개의 혼합 또는 화합물이다. 이 이방성 도전막을 패널단자(18)와 다층기판(14)의 접속단자(13)와의 사이에 설치하고, 이방성 도전막에 열경화성 또는 열가소성과 열경화성과의 브렌드 타입을 사용한 경우에는 가열 가압 헤드를 다층기판(14)에 밀어서 대어줌로서 경화 접속된다. 또한, 이 이방성 도전막에 UV 경화성 타입을 사용한 경우에는 가압 헤드를 다층기판(14)에 밀어서 맞대여서, 패널단자(18) (유리측) 측에서 UV 조사하여 경화시킨다.
다른 접속부재로서, 이방성 도전 접착제가 있고, 주로 도전입자와 접착제로 구성되어 있다. 이 도전입자는 땜납 입자, Ni, Au, Ag, Cu, Pb, Sn 등의 단독 또는 그 몇개의 혼합, 합금, 또는 도금 등에 의한 복합 금속 입자, 프라스틱 입자(폴리스칠렌, 폴리카보네이트, 아크릴등)에 Ni, Co, Pd, Au, Ag, Cu, Fe, Sn, Pb 등의 단독 또는 그 몇개를 도금한 입자, 카본 입자 등이다. 또한, 이 접착제는 스틸렌브타지엔스칠렌 (SBS)계, 에폭시계, 아크릴계, 폴리에스텔계, 우레탄계 등의 단독 또는 그것의 몇개의 혼합 또는 화합물이다. 이 이방성 도전 접착제는 액상, 또는 페이스트 형상이고, 인쇄 방법, 디스펜서를 사용한 디스펜스 방법 등의 공지의 방법에 의해, 패널단자(16)의 접속부분에 설치한다. 이방성 도전 접착제에 열경화 또는 열가소성과 열경화성과의 브렌드 타입을 사용한 경우에는 가열 가압 헤드를 다층기판(14)에 밀어맞대여줌으로서 경화 접속된다. 또한, 이 이방성 도전 접착제에 UV 경화성 타입을 사용한 경우에는 가압 헤드를 다층기판(14)에 밀어 맞대여서, 패널단자(18) (유리측)측에서 UV 조사하여 경화시킨다.
또한, 패널단자(18)의 노출 부분을 부식으로부터 지키기 위해 몰드(21)가 실시되어 있다. 합쳐서 몰드(21)는 다층기판(14)을 패널에 고정하는 역할도 갖고 있다. 이 몰드재는, 에폭시, 아크릴, 우레탄, 폴리에스텔등의 단독 또는 그것의 몇개의 혼합 또는 화합물등이고, 용제 타입, 열경화 타입, 광경화 타입 등 또는 그들의 병용 타입이다.
인접하는 다층기판(14)간의 버스배선의 접속은 랜드 (7)를 거쳐서와이어(15)에 의해 와이어 본딩되어 있다. 와이어(15)로서, Au, Al, Cu 등의 금속 또는 그들의 금속의 합금(Be, Si, Mg 등을 함유하는 것도 포함함)을 사용할 수 있다. 와이어 본딩되는 폭은 다층기판의 폭 이내에 수납되고, 제 4도에 도시하는 바와 같이 패널(16)의 외형이내에 수납 되도록 콤팩트하게 탑재된다.
또한, 여기에서 사용하는 접속부재(19)는 제 21도에 도시하는 바와같이 이방성 도전막이라도 좋고, 주로 도전 입자(32)와 접착제(33)로 구성이 되어 있어서, 접착제(33)의 두께(h)는 도전입자(32)의 입자지름(d)보다 엷게 되어 있다. 또한, 제 22도에 도시하는 바와 같이 이방성 도전막(31)이 세파레이터(34) (테프론, PET 등의 시트(필름), 종이등)위에 형성이 된 것이라도 좋다. 이 도전입자(32)는 땜납 입자, Ni, Au, Ag, Cu, Pd, Sn 등의 단독 또는 복수의 혼합, 합금, 또는 도금 등에 의한 복합 금속 입자, 프라스틱 입자(폴리스틸렌, 폴리카보네이트, 아크릴 등)에 Ni, Au, Cu, Fe 등의 단독 또는 복수의 도금을 한 입자, 카본 입자등이고, 입자 지름(d)은 0.001mm 에서 0.020mm 정도의 것이다. 또한, 이 접착제(27)는 스칠렌브타지엔스칠렌(SBS)계, 에폭시계, 아크릴계, 폴리에스텔계, 우레탄계 등의 단독, 또는 복수의 혼합 또는 화합물의 접착제이고, 두께(h)는 0.0005mm 에서 0.018mm 정도이다.
이 이방성 도전막(31)을 패널단자(18)와 다층기판 (14)의 접속단자(13)와의 사이에 설치하고, 이방성 도전막 (31)에 열경화성 또는 열가소성과 열경화성과의 블렌드 타입의 접착제를 사용한 경우에는 가열 가압 헤드를 다층기판(14)에 밀어 맞대여주므로서 경화 접속된다. 또한, 이방성 도전막 (31)에 UV 경화성 타입의 접착제를 사용한 경우에는 가압 헤드를 다층기판(14)에 밀어 맞대여서 패널단자(18) (유리측) 측에서 UV 조사하여 경화시켜서 접속하고 있다. 다층기판 (14)의 접속단자(12)의 두께(K)가 도전입자(32)의 입자 지름(d)보다 엷은 경우(특히 접속 단자 피치가 0.1mm 이하의 경우에 현저하다)에 있어서도, 접착제(33)가 충분하게 압착시에 배제되어, 패널단자(18)와 다층기판(14)의 접속단자(13)가 도전입자(32)에 의해 확실하게 전기적으로 접속되어 있다 (제 10도 참조). 이 접속 상태를 접착제(33)가 유지하고, 충분한 접속 신뢰성을 확보하고 있다.
다른 접속부재로서, 제 23도에 도시하는 바와 같이 도전입자(32)와 접속제(33)를 포함하는 액상, 또는 페이스트 형상의 이방성 도전 접착제(35)를 인쇄방법, 디스펜서를 사용한 디스펜스 방법등의 공지의 방법에 의해, 패널단자 (16)의 접속부분에 설치한다. 이때, 이방성 도전 접착제 (35)의 점도, 칙소성 등을 제어하여, 접착제(33)의 두께 (h)가 도전입자(32)의 입자 지름(d)보다 엷게 되도록 하여, 상기 이방성 도전막의 압착 접속과 같은 방법에 의해, 제 24도에 도시하는 바와 같이 접속 신뢰성이 높은 접속이 된다.
또한, 패널단자(18)의 노출부분을 부식으로부터 보호하기 위해, 몰드(21)가 실시되어 있다. 합쳐서 몰드 (21)는 다층기판(14)을 패널에 고정시키는 역활도 갖이고 있다. 이 몰드재로서는, 에폭시, 아크릴, 우레탄, 폴리에스텔 등의 단독 또는 몇개의 혼합 또는 화합물이고, 용제타입, 열경화타입, 광경화테이프 또는 그들의 병용 타입이다.
인접하는 다층기판(14) 사이의 버스배선의 접속은, 래드(7)를 거쳐서와이어(15)에 의해 와이어 본딩되어 있다. 와이어(15)로서, Au, Al, Cu 등의 금속 또는 그들의 금속의 합금(Be, Si, Mg 등을 함유하는 것도 포함함)을 사용할 수 있다. 와이어 본딩되는 폭은 다층기판의 폭 내에 수납되고, 제 4도에 도시하는 바와 같이 패널(16)의 외형이내에 수납되도록 콤팩트 하게 탑재된다.
이와 같이, 본 실시예의 다층기판을 사용하므로서, 종래, TAB 방식에서는 별도의 버스기판을 사용해서 버스배선의 크로스 배선을 행하고 있던 것을 동일 다층 기판내에서 크로스 배선을 행할 수 있다. 따라서, 기판내의 배선을 고밀도로 하므로서 TAB 방식으로부터 콤팩트화가 가능하고, 다시 별도의 버스기판을 사용하지 아니하기 때문에 저가격화가 가능하다.
또한, 종래의 COG 방식에서는 패널기판 위에서 버스 배선의 크로스 배선을 하고 있기 때문에, 버스배선의 에리어가 넓게 필요하고, 또한 배선 저항치를 낮게하기 위해 금속 배선이 필요하고 코스트가 높게 되는데 대해서, 본 실시예의 다층 기판을 사용하므로서, COG 방식보다 버스배선 에리어의 스페이스의 절약화, 및 저가격화가 가능하다.
[실시예 2]
본 실시예를 제 5도를 사용해서 설명을 한다.
제 5도는 본 발명의 액정 표시 장치에 있어서, 액정 구동용 반도체 칩을 다층기판 표면에 와이어 본딩한 한 실시예의 다층기판을 분해해서 도시한 사시도이다.
다층기판의 제 1 층(1)의 표면에, 액정 구동용 반도체 칩(4)의 입출력 패드에 대응해서 입력배선(5) 및 출력 배선(8)에 와이어 본딩용 랜드(22)가 형성되어 있다. 그밖에, 패턴, 스루홀, 다층기판의 형성 방법, 구성 및 구조는, 실시예 1와 동일하다.
액정 구동용 반도체 칩의 뒷면을 다층기판의 도면에 고정하고 액정 구동용 반도체 칩(4)의 입출력 패드와 각각에 대응하는 다층기판의 제 1 층(1)의 표면의 랜드(22)를 와이어 본딩한다. 와이어(23)는 실시예 1 의 다층기판간의 접속에 사용한 것과 같은 것이 사용할 수 있다. 또한, 도시는 생략하였으나 실시예 1 과 같이 본딩부 및 와이어부를 보호, 보강을 위해 몰드하고 있다.
다시, 인접하는 다층기판 간의 버스배선의 접속은, 실시예 1과 같이 본딩부 및 와이어부를 보호, 보강을 위해 몰드하고 있다.
이와 같이, 본 실시예의 다층기판을 사용함에 있어서도, 종래의 TAB 방식, COG 방식으로부터, 실시예 1 과 같이, 콤팩트화, 저가격화가 가능하다.
[실시예 3]
본 실시예를 제 6도를 사용해서 설명을 한다.
제 6도는 본 발명의 액정 표시 장치에 있어서, 실시예 1 과 같이, 액정 구동용 반도체 칩(4)을 다층기판 표면에 페이스다운 본딩한 다층기판(14)을 액정 표시 패널의 패널 단자(18)에 이방성 도전막(19)을 써서 접속되어 있다. 접속부의 주요부분은 실시예 1 의 제 4도와 같다. 단, 다층기판의 제 1 층(1)의 입력배선의 선단은 와이어 본딩용의 랜드가 아닌, 히트 시일, 또는 플렉시블 기판을 접속하는 데에 적합한 형상을 하고 있다.
인접하는 다층기판(14)간의 버스배선의 접속은, 접속기판(24)을 사용해서 접속하고 있다. 접속기판(24) 으로서는 히트 시일, 또는 플렉시블 기판을 사용할 수가 있다.
접속기판(24)의 접속되는 폭은 다층기판(14)의 폭이내에 수납되어, 실시예 1의 제 4도에 도시하는 바와 같이, 동일하게 패널(16)의 외형 이내에 수납되도록 콤팩트하게 탑재된다.
이와 같이, 본 실시예의 다층기판을 사용하므로서도, 종래의 TAB 방식, COG 방식으로부터 실시예 1 과 같이, 콤팩트화, 저가격화가 가능하다.
또한, 액정 구동용 반도체 칩의 다층기판 표면으로의 접속, 인접하는 다층기판 간의 전기적 접속에 대해서는, 실시예 1, 2 및 3 에 표시하는 것을 각각 조합시켜서 사용한 것도 동일하게 가능하고, 각각의 경우에 있어서도 동일하게 콤팩트화, 저가격화가 가능하다.
그밖에, 본 실시예에서 사용한 반도체 칩을 실장한 다층기판, 및 그 다층기판을 다른 표시 장치 또는 전자 인자 장치에 실장하는 것은, 반도체 칩의 종류를 프라즈마 디스플레이 구동용 반도체 칩, 또는 EL 구동용 반도체 칩으로 바꾸므로서, 프라즈마 디스플레이, 또는 EL 표시 장치와 같이 적용이 된다. 또한, 서멀 헤드 구동용 반도체 칩을 꼭같이 다층기판에 실장하고, 그 다층기판을 서멀 헤드에 꼭같이 접속하므로서 전자 인자 장치에 적용된다.
[실시예 4]
본 실시예를 제 4도, 제7도 내지 제 10도를 사용해서 설명을 한다.
제 7 도는 본 발명의 액정 표시 장치에 있어서, 액정 구동용 반도체 칩을 다층 기판 표면에 페이스다운 본딩한 다른 한 실시예의 다층 기판을 분해해서 도시한 사시도이다.
1, 2, 3 은 본 실시예의 다층(3 층) 기판의 각 층으로, 1 은 제 1 층, 2 는 제 2 층, 3 은 제 3 층이고, 액정 구동용 반도체 칩(4)은 공지의 방법(예를 들자면, 반도체의 Au 범프를 Ag 페이스트를 사용해서 기판에 접속하는 방법, 또는 이방성 도전막을 사용하는 방법, 납에 의한 플립칩 방법등)에 의해 제 1 층(1)의 표면에 페이스다운 본딩 되어 있다. 본딩 후는 액정 구동용 반도체 칩(4)의 주위 및 액정 구동용 반도체 칩(4)과 제 1 층(1)의 표면과의 사이는 부식 방지 및 보강을 위해 몰드(20)를 실시하고 있다. 이 몰드재로서 에폭시, 아크릴, 우레탄, 폴리에스텔 등의 단독 또는 그것의 몇개의 혼합 또는 화합물이고, 용제 타입, 열경화타입, 광경화 타입 등 또는 그들의 병용 타입이다. 제 1 층(1)의 표면에는 액정 구동용 반도체 칩(4)의 입력 패드에 대응하는 입력배선(5)이 패터닝되어 있다. 또한, 입력배선(5)은 스루홀(6) 및 스루홀 (25)를 거쳐서 제 2 층(2)의 버스배선(10)에 접속되어 있다. 다시, 제 3 층의 스루홀(26)을 거쳐서, 제 3 층의 뒷면의 접속단자(27)에 접속되어 있다. 이 접속단자(27)는, 패널 위의 버스배선(28)의 접속단자(29)에 접속하도록 적정한 형상, 크기, 두께로 되어 있어서, 더욱 패널과의 접속단자(13)의 배열된 다층 기판(14)의 변과 거의 직각으로 되어 있는 변 측에 배열되어 있다. 도면에서는 일열 배열로 되어 있으나, 복수의 배열로 되어도 좋다.
또한 제 1 층(1)의 표면에는, 액정 구동용 반도체 칩(4)의 출력 패드에 대응하는 출력배선(8)이 패터닝되어 있다. 여기에서, 액정 구동용 반도체 칩(4)의 출력패드 피치보다 페널의 단자 피치의 편이 크기 때문에 각각의 출력 패드와 패널의 단자가 대응하도록 제 1 층(1)위에서 패턴을 넓혀서 배선되어 있다. 다시, 출력배선(8)의 선단에 스루홀(9)을 형성하고, 제 2 층(2)의 스루홀(11)을 통과해, 제 3 층 (3)의 스루홀(12)을 거쳐서 패널과의 접속단자(13)에 접속되어 있다. 여기에서는 3 층의 다층 기판에 있어서 반도체 칩의 패드 피치와 패널의 단자 피치의 정합 방법의 한예를 표시하였으나, 한층 뿐만 아니고 복수층(2 층이상)에 걸쳐서 정합시켜도 좋다.
또한, 제 1 층(1), 제 2 층(2), 제 3 층(3)의 각 층은 알루미나 기재의 저온 동시 소성 세라믹크 기판이다. 두께는 각각 0.25 mm 의 것을 사용하였다. 입력배선(5), 출력 배선(8), 버스배선(10)은 Au, Ag, Ag pd, Cu 등의 단독 또는 그 몇개의 복합물의 금속 페이스트의 소성물이다. 또한, 스루홀 (6, 9, 11, 12, 25, 26)도 꼭같이 Au, Ag, Ag pd, Cu 등의 금속 페이스트의 소성물이다. 또한, 접속단자(13, 27)도 꼭같이 Au, Ag, Ag pd, Cu 등의 단독 또는 그 몇개의 복합물의 금속 페이스트의 소성물이다. 그들은 각각의 층마다 공지의 인쇄 방식에 의해 패터닝되고, 각 층을 겹쳐서, 소성하여 완성하고 있다. 각각의 패터닝 소성된 금속의 두께는 통상 0.001 mm 에서 0.05 mm 정도이나, 저항치를 낮추기 위해 0.05 mm 에서 0.2 mm 정도로 하여도 좋다.
단, 제 1 층(1)의 표면의 입력배선(5), 출력배선 (8) 및 제 3 층(3)의 뒷면의 접속단자(13, 27)는 배선 피치, 칫수 정도등에 따라서는, Au, Ag, Ag pd, Cu 등의 단독 또는 그것의 몇개의 복합물의 금속 페이스트의 전체면 인쇄후, 포토리소 등에 의해 패턴 형성하여도 좋다. 이때의 패턴 두께는 0.001 mm 에서 0.2 mm 정도이다. 또는 인쇄 방식은 아니고 Au, Ag, Cu 등의 증착, 또는 스팻터 등에 의한 박막 형성후, 포토리소, 도금등의 공정에 의해 패턴 형성하여도 좋다. 이때의 패턴 두께는 0.0005 mm 에서 0.1 mm 정도이다.
제 8 도는 제 7 도에 도시한 한 실시예의 다층 기판을 액정 표시 패널에 접속하는 주요부분을 분해해서 도시한다. 또한, 접속부의 주요부분의 단면(제 8 도의 x-x 단면)은 실시예 1 과 같이 제 4 도와 같이 된다. 패널(16)에 있어서, 다층 기판(14)이 탑재되는 부분에 대응해서 패널 위에 접속단자(18) 및 버스배선(28)과 그 끝 부분이 접속단자(29)가 패터닝되어 있다. 제 8 도에서는, 직선 패턴으로 도시하고 있으나 배선 저항이나 접속 저항등의 저저항화를 고려하여 배선이 가능한 에리어 가득히 유효하게 패터닝하여도 좋다. 패널위의 버스 배선(28)은 이 다층 기판간을 이어주는 버스배선의 역할을 하고 있다.
제 9 도는 제 8 도의 실시예와 거의 같으나, 다층 기판(14)의 접속단자(13)가 패널(16)의 내측에 설치되어 있다. 접속부의 주요부분의 단면(제 9 도의 y-y 단면)은 제 10 도와 같이 되어 패널단자(18)로부터 패널 내부로의 배선 길이는 제 4 도의 실시예보다 짧아져 배선 저항치를 적게하는 효과가 있다.
이 다층기판(14)의 접속단자(13)와 패널단자(18), 및 접속단자(27)와 패널단자(29)는, 접속부재(19)에 의해 접속이 취해져 있다. 접속부재(19)는 전기적 접속을 확보하고 있음과 동시에 어느 정도 다층기판(14)의 패널로의 고정도 겸하고 있다.
여기에서 사용하는 접속부재(19)는 이방성 도전막이고, 주로 도전입자와 접착제로 구성이 되어 있다. 이 도전입자는 땜납 입자, Ni, Au, Ag, Cu, Pb, Sn 등의 단독 또는 그것의 몇개의 혼합, 합금, 또는 도금 등에 의한 복합 금속입자, 프라스틱 입자(폴리스칠렌, 폴리카보네이트, 아크릴 등)에 Ni, Co, Pd, Au, Ag, Cu, Fe, Sn, Pb 등의 단독 또는 그것의 몇개의 도금한 입자, 카본입자 등이다. 또한, 이 접착제는 스틸렌브타디엔스틸렌 (SBS)계, 에폭시계, 아크릴계, 포리에스텔계, 우레탄계 등의 단독 또는 그것의 몇개의 혼합 또는 화합물이다. 이 이방성 도전막을 패널단자(18)와 다층 기판(14)의 접속단자(13, 27)와의 사이에 설치하고, 이방성 도전막에 열경화성 또는 열가소성과 열 경화성으로 하여 블렌드 타입을 사용한 경우에는 가열 가압 헤드를 다층 기판(14)에 밀어 맞대이므로서 경화 접속된다. 또한, 이방성 도전막에 UV 경화성 타입을 사용한 경우에는 가압 헤드를 다층기판(14)에 밀어 맞대여서 패널단자 (18, 29)(유리측) 측애서 UV 조사하여 경화시킨다. 이 가압 헤드의 형상을 접속단자(13, 27)의 배열 형상에 맞추어서 자 형상의 일체 또는 복수체로 하면, 1 회의 가압 공정으로 이 다층 기판(14)의 입출력 단자를 패널단자(18, 29)와 각각 일괄해서 접속할 수 있다.
다른 접속부재로서, 이방성 도전 접착제가 있고, 주로 도전입자와 접착제로 구성이 되어 있다. 이 도전입자는 땜납 입자, Ni, Au, Ag, Cu, Pb, Sn 등의 단독 또는 몇개의 혼합, 합금, 또는 도금 등에 의한 복합 금속 입자, 프라스틱 입자 (폴리스틸렌, 폴리카보네이트, 아크릴 등)에 Ni, Co, Pd, Au, Ag, Cu, Fe, Sn, Pb 등의 단독 또는 그것의 몇개를 도금한 입자, 카본 입자 등이다. 또한, 이 접착제는 스틸렌브타디엔스틸렌 (SBS)계, 에폭시계, 아크릴계, 폴리에스텔계, 우레탄계 등의 단독 또는 그것의 몇개의 혼합 또는 화합물이다. 이 이방성 도전 접착제는 액상, 또는 페이스트 형상이고, 인쇄방법, 디스펜서를 사용한 디스펜스 방법등의 공지의 방법에 의해 패널단자(16)의 접속부분에 설치한다. 이방성 도전 접착제에 열경화성 또는 열 가소성과 열 경화성과의 브렌드 타입을 사용한 경우에는 가열 가압헤드를 다층 기판(14)에 맞대이므로서 경화 접속된다. 또한, 이 이방성 도전 접착제에 UV 경화성 타입을 사용한 경우에는 가압 헤드를 다층 기판(14)에 밀어 맞대여서, 패널단자(18, 29)(유리측)측에서 UV 조사하여 경화시킨다. 이 가압 헤드의 형상을 접속단자(12, 27)의 배열 형상에 맞추어서 그자 형상의 일체 또는 복수체로 하면, 1 회의 가압 공정에서 이 다층 기판(14)의 입출력단자를 패널 단자(18, 29)와 각각 일괄해서 접속 할 수 있다.
또한, 패널단자(18, 28, 29)의 노출부분을 부식으로부터 지키기 위해 몰드(21)가 실시되어 있다. 합쳐서 몰드(21)는 다층기판(14)을 패널에 고정하는 역할도 갖고 있다. 이 몰드재는, 에폭시, 아크릴, 우레탄, 폴리에스테르 등의 단독 또는 그 몇개의 혼합 또는 화합물 등이고, 용재 타입, 열경화 타입, 광경화 타입 등 또는 그들의 병용 타입이다.
제 4 도에 도시하는 바와 같이 패널(16)의 외형 이내에 거두어지도록 콤팩트하게 탑재된다.
이와 같이, 다층 기판 사이의 도통을 취하는 수단으로서, 패널위에 버스배선을 하는 것은, 이 버스배선이 패널의 다른 배선 패턴과 동시에 형성되기 때문에, 별도의 공정은 필요치 않다. 또한, 히트 시일 등의 별도의 부품은 필요치 않다. 다시, 입출력 단자의 접속을 일괄할 수 있기 때문에 접속 공수가 삭감된다.
[실시예 5]
본 실시예를 제 4 도, 제 10 도 내지 제 14 도를 사용해서 설명을 한다.
제 11 도는 본 발명의 액정 표시 장치에 있어서 액정 구동용 반도체 칩을 다층 기판 표면에 페이스다운 본딩한 다른 한 실시예의 다층 기판을 분해해서 도시한 사시도이다.
1, 2, 3 은 본 실시예의 다층(3 층) 기판의 각 층으로, (1)은 제 1 층, (2)는 제 2 층, (3)은 제 3 층이고, 액정 구동용 반도체 칩(4)은 공지의 방법(예를들자면, 반도체의 Au 범프를 Ag 페이스트를 사용해서 기판에 접속하는 방법, 또는 이방성 도전막을 사용하는 방법, Eoa납에 의한 플립칩 방법등)에 의해 제 1 층 1 의 표면에 페이스다운 본딩 되어 있다. 본딩 후에는, 액정 구동용 반도체 칩(4)의 주위 및 액정 구동용 반도체 칩(4)과 제 1 층(1)의 표면과의 사이는 부식 방지 및 보강을 위해 몰드(20)를 실시하고 있다. 이 몰드재로시, 에폭시, 아크릴, 우레탄, 폴리에스텔 등의 단독 또는 그것의 몇개의 혼합 또는 화합물이고, 용제 타입, 열경화 타입, 광경화 타입 등 또는 그들의 병용 타입이다. 제 1 의 층(1)의 표면에는, 액정 구동용 반도체 칩(4)의 입력 패드에 대응하는 입력배선(5)이 패터닝되어 있다. 또한, 입력배선 (5)은 스루홀(6) 및 스루홀(25)을 거쳐서 제 2 층(2)의 버스배선(10)에 접속되어 있다. 다시, 버스배선(10)은 제 2 의 층(2)의 스루홀(30)에 접속되고, 다시, 스루홀(30)과 제 3 의 층의 스루홀(26)을 거쳐서, 제 3 층의 뒷면의 접속단자(27)에 접속되어 있다. 이 접속단자(27)는, 접속단자(13)와 같이 병렬로 되도록 배열되어 있다. 또한, 이 형상, 크기, 두께도 거의 유사하다. 제 11 도에서는, 접속단자(13 과 27)는 동일형상, 동일피치로 배열이 되어 있음을 도시하고 있으나, 각각의 단자 내, 단자간에서 달라도 좋다. 또한, 스루홀 (13, 26)은 일열로 배열한 것을 표시하고 있으나, 복수열로 배열하여도 좋다.
또한, 제 1 층(1)의 표면에는, 액정 구동용 반도체칩 (4)의 출력 패드에 대응하는 출력배선(8)이 패터닝되어 있다. 여기에서, 액정 구동용 반도체 칩(4)의 출력 패드 피치보다 패널의 단자 피치 편이 크기 때문에, 각각의 출력 패드와 패널의 단자가 대응하도록 제 1 층(1)위에서 패턴을 넓혀서 배선되어 있다. 다시, 출력배선(8)의 선단에 스루홀 (9)을 형성하고, 제 2 층(2)의 스루홀(11)을 통과하여, 제 3 층(3)의 스루홀(12)을 거쳐서 패널과의 접속단자 (13)에 접속하고 있다. 여기에서는 3 층의 다층 기판에 있어서 반도체 칩의 패드 피치와 패널의 단자 피치의 정합 방법의 한예를 도시하였으나, 한층만이 아니고 복수층(2 층 이상)에 걸쳐서 정합시켜도 좋다.
또한, 제 1 층(1), 제 2 층(2), 제 3 층(3)의 각 층은 알루미나 기재의 저온 동시 소성 세라믹 크기판이다. 두께는 각각 0.25 mm 의 것을 사용하였다. 입력배선(5), 출력 배선(8), 베이스 배선(10)은 Au, Ag, Ag Pd, Cu 등의 단독 또는 몇개의 복합물의 금속 페이스트의 소성물이다. 또한, 스루홀 (6, 9, 11, 12, 25, 26, 20)도 동일하게 Au, Ag, Ag pd, Cu 등의 금속 페이스트의 소성물이다. 또한,접속단자(13, 21)도 동일하게 Au, Ag, Ag pd, Cu 등의 단독 또는 그것의 몇개의 복합물의 금속 페이스트의 소성물이다. 그들은 각각의 층마다 공지의 인쇄 방식에 의해 패터닝되고, 각 층을 겹쳐서 소성하여 일체화하여 완성하고 있다. 각각의 패터닝 소성된 금속의 두께는 통상 0.001 mm 에서 0.05 mm 정도이나, 저항치를 맞추기 위해 0.05 mm 에서 0.2 mm 정도로 하여도 좋다.
단, 제 1 층(1)의 표면의 입력배선(5), 출력배선(8) 및 제 3 층(3)의 뒷면의 접속단자(13, 27)는 배선피치, 칫수 정도 등에 따라서는, Au, Ag, Ag pd, Cu 등의 단독 또는 그것의 몇개의 복합물의 금속 페이스트의 전체면 인쇄후, 포오토리소 등에 의해 패턴 형성하여도 좋다. 이때의 패턴 두께는 0.001 mm 에서 0.2 mm 정도이다. 또는 인쇄 방식은 아니고 Au, Ag, Cu 등의 증착, 또는 스패터 등에 의한 박막형성후, 포토리소, 도금등의 공정에 따라 패턴 형성하여도 좋다. 이때의 패턴 두께는 0.0005 mm 에서 0.1 mm 정도이다.
제 12 도는 제 11 도에 도시한 한 실시예의 다층 기판을 액정 표시 패널에 접속하는 주요부분을 분해하여 도시한다. 또한, 접속부의 주요부분의 단면(제 12 도의 x-x 단면)은 실시예 1 과 같이 제 4 도와 같이 된다. 패널(16)에 있어서, 다층 기판(14)이 탑재되는 부분에 대응해서, 패널위에 접속단자 (18) 및 버스배선(28)과 그것의 끝부분에 접속단자(29)가 패터닝 되어 있다. 접속단자(18 과 29)는 직선위에 설치되어 있다. 제 12 도에서는, 버스배선(28)을 실선으로 간략하게 표시하고 있으나, 배선 저항이나 접속 저항등을 고려하여 패턴 폭등을 바꾸어서, 각 배선 간의 저항치를 균일화 하고 있다. 패널위의 버스배선(28)은 이 다층기판간을 이어주는 버스 배선의 역할을 하고 있다.
이 다층 기판(14)의 접속단자(13)와 패널단자(18) 및 접속단자(27)와 패널단자(29)는, 접속부재(19)에 의해 접속이 취해지고 있다. 접속부재(19)는 전기적 접속을 확보하고 있음과 동시에 어느정도 다층기판(14)의 패널로의 고정도 겸하고 있다.
여기에서 사용하는 접속부재(19)는 이방성 도전막이고, 주로 도전입자와 접착제로 구성이 되어 있다. 이 도전입자는 땜납 입자, Ni, Au, Ag, Cu, Pb, Sn 등의 단독 또는 그것의 몇개의 혼합, 합금, 또는 도금 등에 의한 복합 금속 입자, 프라스틱 입자(폴리스틸렌, 폴리카보네이트, 아크릴 등)에 Ni, Co, Pd, Au, Ag, Cu, Fe, Sn, Pb 등의 단독 또는 그것의 몇개를 도금한 입자, 카아본 입자 등이다. 또한, 이 접착제는 스틸렌 브타디엔 스틸렌(SBS)계, 에폭시계, 아크릴계, 폴리에스텔계, 우레탄계 등의 단독 또는 그것의 몇개의 혼합 또는 화합물이다. 이 이방성 도전막을 패널단자(18)와 다층기판(14)의 접속단자(13, 27)와의 사이에 설치하고, 이방성 도전막에 열경화성 또는 열가소성과 열경화성과의 블렌드 타입을 사용한 경우에는 가열 가압 헤드를 다층기판(14)에 밀어 맞대이므로서 경화 접속된다. 또한, 이 이방성 도전막에 UV 경화성 타입을 사용한 경우에는 가압 헤드를 다층기판(14)에 밀어 대여서 패널단자(18, 29) (유리측) 측에서 UV 조사하여 경화시킨다. 이 접속단자(13, 27)가 일직선 형상으로 설치되어 있기 때문에, 이 가압 헤드의 형상은 - 문자형상으로 좋고, 간단한 압착 접속 장치로 접속이 가능하다. 또한, 1 회의 가압 공정으로 이 다층기판(14)의 입출력 단자를 패널단자(18, 29)과 각각 일괄하게접속된다.
다른 접속부재로서, 이방성 도전 접착제가 있고, 조로 도전입자와 접착제로 구성이 되어 있다. 이 도전입자는 땜납 입자, Ni, Au, Ag, Cu, Pb, Sn 등의 단독 또는 그것의 몇개의 혼합, 합금, 또는 도금등에 의한 복합 금속 입자, 프라스틱 입자(폴리스틸렌, 폴리카아보네이트, 아크릴 등)에 Ni, Co, Pd, Au, Ag, Cu, Fe, Sn, Pb 등의 단독 또는 그것의 몇개를 도금한 입자, 카아본 입자 등이다. 또한, 이 접착제는 스틸렌 브타이엔스틸렌(SBS)계, 에폭시계, 아크릴계, 폴리에스텔계, 우레탄계 등의 단독 또는 그것의 몇개의 혼합 또는 화합물이다. 이 이방성 도전 접착제는 액상, 또는 페이스트 형상이고, 인쇄 방법, 디스펜서를 사용한 디스펜스 방법 등의 공지의 방법에 의해, 패널단자(16)의 접속부분에 설치한다. 이방성 도전접착제에 열경화성 또는 열가소성과 열경화성과의 블렌드 타입을 사용한 경우에는 가열 가압 헤드를 다층 기판(14)에 밀어대여 주므로서 경화 접속된다. 또한, 이 이방성 도전 접착제에 UV 경화성 타입을 사용한 경우에는 가압 헤드를 다층기판(14)에 밀어대여서, 패널단자(18, 29)(유리측) 측으로부터 UV 조사하여 경화시킨다. 이 접속단자(13, 27)가 일직선 형상으로 설치되어 있기 때문에, 이 가압 헤드의 형상은 - 문자 형상으로도 좋고, 간단한 압착 접속 장치에서 접속이 가능하다. 또한, 1회의 가압 공정으로 이 다층기판(14)의 입출력 단자를 패널단자(18, 29)와 각각 일괄해서 접속이 된다.
또한, 패널단자(18, 28, 29)의 노출 부분을 부식으로 부터 지키기 위해, 몰드(21)가 실시되어 있다. 합쳐서 몰드(21)는 다층기판(14)을 패널에 고정시키는 역할도 갖고 있다. 이 몰드재는, 에폭시, 아크릴, 우레탄, 폴리에스텔 등의 단독 또는 그것의 몇개의 혼합 또는 화합물 등이고, 용제 타입, 열경화 타입, 광경화 타입 등 또는 그들의 병용 타입이다.
제 4 도에 도시하는 바와 같이 패널(16)의 외형이내로 거두어지도록 콤팩트하게 탑재된다.
이와 같이, 다층 기판간의 도통을 취하는 수단으로서, 패널 위에 버스배선을 하는 것은, 이 버스배선이 패널의 다른 배선 패턴과 동시에 형성되기 때문에 별도의 공정은 필요치 않다. 또한, 히트 시일 등의 별도의 부품은 필요치 않다. 다시, 입출력 단자의 접속을 일괄할 수 있기 때문에 접속 공수가 삭감된다.
제 13 도는 제 12 도의 실시예와 거의 같으나, 다층기판 (14)의 접속단자(13)가 패널(16)의 내측에 설치되어 있다. 접속부의 주요부분의 단면(제 13 도의 Y-Y 단면)은 제 10 도와 같이 되고, 패널단자(18)로 부터의 패널 내부로의 배선 길이는 제 4 도의 실시예보다 짧아져, 배선 저항치를 적게하는 효과가 있다.
이 다층 기판(14)의 접속단자(13)와 패널단자(18), 및 접속단자(27)와 패널단자(29)는, 접속부재(19)에 의해 접속이 되고 있다. 접속부재(19)는 전기적 접속을 확보하고 있음과 동시에 어느 정도 다층기판(14)의 패널로의 고정도 겸하고 있다.
여기에서 사용하는 접속부재(19)는 이방성 도전막이고, 주로 도전입자와 접착제로 구성이 되어 있다. 이 도전입자는 땜납 입자, Ni, Au, Ag, Cu, Pb, Sn 등의 단독 또는 그것의 몇개의 혼합, 합금, 또는 도금등에 의한 복합 금속입자, 프라스틱 입자(폴리스틸렌, 폴리카보네이트, 아크릴 등)에 Ni, Co, Pd, Au, Ag, Cu, Fe, Sn, Pb 등의 단독 또는 그것의 몇개를 도금한 입자, 카본입자 등이다. 또한, 이 접착제는 스틸렌브타디엔스틸렌 (SBS)계, 에폭시계, 아크릴계, 폴리에스텔계, 우레탄계 등의 단독 또는 그것의 몇개의 혼합 또는 화합물이다. 이 이방성 도전막을 패널단자(18)와 다층기판(14)의 접속단자(13, 27)와의 사이에 설치하고, 이방성 도전막에 열경화성 또는 열가소성과 열경화성과의 블렌드 타입을 사용한 경우에는 가열 가압 헤드를 다층기판(14)에 밀어대이므로서 경화 접속된다. 또한, 이 이방성 도전막에 UV 경화성 타입을 사용한 경우에는 가압 헤드를 다층기판(14)에 밀어대여서 패널단자(18, 29) (유리측) 측에서 UV 조사하여 경화시킨다. 이 접속단자(13, 27)가 일직선 형상으로 설치되어 있기 때문에 이 가압 헤드의 형상은, - 문자형상으로 족하고, 간단한 압착 접속 장치에서 접속이 가능하다. 또한, 1 회의 가압 공정에서 이 다층기판 (14)의 입출력 단자를 패널단자(18, 29)와 각각 일괄해서 접속이 된다.
다른 접속부재로서, 이방성 도전 접착제가 있고, 주로, 도전입자와 접착제로 구성이 되어 있다. 이 도전입자는 땜납 입자, Ni, Au, Ag, Cu, Pb, Sn 등의 단독 또는 그것의 몇개의 혼합, 합금, 또는 도금 등에 의한 복합 금속 입자, 프라스틱 입자(폴리스틸렌, 폴리카아보네이트, 아크릴 등)에 Ni, Co, Fd, Au, Ag, Cu, Fe, Sn, Pb 등의 단독 또는 그것의 몇개를 도금한 입자, 카아본 입자 등이다. 또한, 이 접착제는 스틸렌 브타디엔스틸렌(SBS)계, 에폭시계, 아크릴계, 폴리에스텔계, 우레탄계 등의 단독 또는 그것의 몇개의 혼합 또는 화합물이다. 이 이방성 도전 접착제는 액상, 또는 페이스트 형상이고, 인쇄방법, 디스펜서를 사용한 디스펜스 방법등의 공지의 방법에 의해, 패널단자(16)의 접속부분에 설치한다. 이방성 도전 접착제에 열경화성 또는 열가소성과 열경화성과의 블렌드 타입을 사용한 경우에는 가열 가압 헤드를 다층기판(14)에 밀어 맞대여 주므로서 경화 접속된다. 또한, 이 이방성 도전 접착제에 UV 경화성 타입을 사용한 경우에는 가압 헤드를 다층 기판(14)에 밀어대여서, 패널단자(18, 29)(유리측) 측에서 UV 조사하여 경화시킨다. 이 접속단자(13, 27)가 일직선상으로 설치되어 있기 때문에, 이 가압헤드의 형상은 - 문자형으로 좋고, 간단한 압착 접속 장치로 접속이 가능하다. 또한, 1 회의 가압 공정으로 이 다층기판(14)의 입출력 단자를 패널단자(18, 29)와 각각 일괄해서 접속이 된다.
또한, 패널단자(18, 28, 29)의 노출부분을 부식으로부터 시키기 위해, 몰드(21)가 실시되어 있다. 합쳐서 몰드(21)는 다층기판(14)을 패널에 고정시키는 역할도 하고 있다. 이 몰드재는, 에폭시, 아크릴, 우레탄, 폴리에스텔 등의 단독 또는 그것의 몇개의 혼합 또는 화합물 등이고, 용제타입, 열경화 타입, 광경화 타입등 또는 그들의 병용 타입이다.
제 10 도에 도시하는 바와 같이 패널(16)의 외형내에 들어가도록 콤팩트하게 탑재된다.
이와 같이, 다층기판간의 도통을 취하는 수단으로서, 패널위에 버스배선을 하는 것은, 이 버스배선이 패널의 다른 배선 패턴과 동시에 형성되기 때문에, 별도의 공정은 필요치 않다. 또한, 히트 시일 등의 별도의 부품도 필요치 않다. 더욱이, 입출력 단자의 접속을 일괄해서 할 수 있기 때문에 접속 공수가 삭감된다.
제 14 도는 제 12 도의 실시예와 거의 같으나, 패널위의 버스배선(28)이 다층 기판(14)의 탑재되는 에리어 뿐만 아니고, 패널 내부의 표시에 영향이 없는 에리어에도 배선이 되어 있다. 따라서, 버스배선(28)에 사용되는 에리어가 넓어져, 배선 저항치를 보다 적게 하도록 다층기판(14)의 탑재 에리어를 크게 하는 일이 없이 버스배선 폭을 크게 할 수가 있다. 여기에서 버스배선의 저항치를 적게하는 것은 액정 표시 장치의 표시 품질을 향상시키는 효과가 있다. 접속부의 주요부분의 단면(제 14 도의 Z-Z 단면)은 제 10 도와 같이 되고, 다층기판 (14)의 탑재 에리어를 보다 콤팩트하게 할 수 있는, 표시 품질이 좋은 액정 표시 장치로 할 수가 있다.
이 다층 기판(14)의 접속단자(13)와 패널단자(18), 및 접속단자(27)와 패널단자(29)는, 접속부재(19)에 의해 접속이 되고 있다. 접속부재(19)는 전기적 접속을 확보하고 있음과 동시에 어느 정도 다층기판(14)의 패널로의 고정도 겸하고 있다.
여기에서 사용하는 접속부재(19)는 이방성 도전막이고, 주로 도전입자와 접착제로 구성이 되어 있다. 이 도전입자는 땜납 입자, Ni, Au, Ag, Cu, Pb, Sn 등의 단독 또는 그것의 몇개의 혼합, 합금, 또는 도금등에 의한 복합 금속입자, 프라스틱 입자 (폴리스틸렌, 폴리카보네이트, 아크릴 등)에 Ni, Co, Pd, Au, Ag, Cu, Fe, Sn, Pb 등의 단독 또는 그것의 몇개를 도금한 입자, 카아본 입자 등이다. 또한, 이 접착제는 스틸 브타디엔스틸렌 (SBS)계, 에폭시계, 아크릴계, 폴리에스텔계, 우레탄계 등의 단독 또는 몇개의 혼합 또는 화합물이다. 이 이방성 도전막을 패널단자(18)와 다층기판(14)의 접속단자(13, 27)와의 사이에 설치하고 이방성 도전막에 열경화성 또는 열가소성과 열경화성과의 블렌드 타입을 사용한 경우에는 가열 가압 헤드를 다층기판(14)에 밀어대여 주므로서 경화 접속된다. 또한, 이 이방성 도전막에 UV 경화성 타입을 사용한 경우에는 가압 헤드를 다층기판(14)에 밀어대여서 패널단자(18, 29) (유리측) 측에서 UV 조사해서 경화시킨다. 이 접속단자(13, 27)가 일직선 상으로 설치되어 있기 때문에, 이 가압 헤드의 형상은 - 문자형상이 좋고, 간단한 압착 접속 장치로 접속이 가능하다. 또한, 1 회의 가압 공정으로 이 다층 기판 (14)의 입출력 단자를 패널단자(18, 29)와 각각 일괄해서 접속할 수 있다.
다른 접속부재로서, 이방성 도전 접착제가 있고, 주로 도전입자와 접착제로 구성이 되어 있다. 이 도전입자는 땜납 입자, Ni, Au, Ag, Cu, Pb, Sn 등의 단독 또는 그것의 몇개의 혼합, 합금, 또는 도금 등에 의한 복합 금속 입자, 프라스틱 입자 (폴리스틸렌, 폴리카아보네이트, 아크릴 등)에 Ni, Co, Pd, Au, Ag, Cu, Fe, Sn, Pb 등의 단독 또는 그것의 몇개를 도금한 입자, 카아본 입자 등이다. 또한, 이 접착제는 스틸렌 브타디엔 스틸렌(SBS)계, 에폭시계, 아크릴계, 폴리에스텔계, 우레탄계 등의 단독 또는 그것의 몇개의 혼합 또는 화합물이다. 이 이방성 도전 접착제는 액상, 또는 페이스트 상이고, 인쇄방법, 디스펜서를 사용한 디스펜스 방법등의 공지의 방법에 의해, 패널단자(16)의 접속부분에 설치한다. 이방성 도전 접착제에 열경화성 또는 열가소성 과열경화성과의 블렌드타입을 사용한 경우에는 가열 가압 헤드를 다층기판(14)에 밀어대여주므로서 경화 접속된다. 또한, 이 이방성 도전 접착제에 UV 경화성 타입을 사용한 경우에는 가압 헤드를 다층 기판(14)에 밀어 대여서, 패널단자(18, 29)(유리측)측에서 UV 조사하여 경화시킨다. 이 접속단자(13, 27)가 일직선형상으로 설치되어 있기 때문에, 이 가압 헤드의 형상은 - 문자 형상으로 좋고, 간단한 압착 접속 장치로 접속이 가능하다. 또한, 1 회의 가압 공정으로 이 다층 기판(14)의 입출력 단자를 패널단자(18, 29)와 각각 일괄해서 접속할 수 있다.
또한, 패널단자(18, 28, 29)의 노출부분을 부식으로부터 보존시키기 위해, 몰드(21)가 실시되어 있다. 합쳐서 몰드(21)는 다층기판(14)을 패널에 고정시키는 역할도 갖고 있다. 이 몰드재는, 에폭시, 아크릴, 우레탄, 폴리에스텔 등의 단독 또는 그것의 몇개의 혼합 또는 화합물 등이고, 용제 타입, 열경화 타입, 광 경화 타입 등 또는 그들의 병용 타입이다.
제 10 도에 도시하는 바와 같이 패널(16)의 외형이내애 콤팩트하게 탑재된다.
이와 같이, 다층 기판간의 도통을 취하는 수단으로서, 패널위에 버스배선을 하는 것은, 이 버스배선이 패널의 다른 배선 패턴과 동시에 형성이 되기 때문에, 별도의 공정이 필요치 아니한 것, 또한 히트 시일 등의 별도의 부품도 필요치 아니한 것, 더욱이, 입력단자의 접속을 일괄하게 할 수 있기 때문에 접속 공수가 삭감되는 것 등에 의해, 보다 염가로 액정 표시 장치를 공급할 수 있다.
다시, 본 실시예의 다층 기판을 사용하므로서, 종래, TAB 방식에서는 별도의버스기판을 사용해서 버스배선의 크로스 배선을 행하고 있던 것을, 동일 다층 기판내에서 크로스 배선을 처리하고 있다. 따라서, 기판내의 배선을 고밀도로 하므로서 TAB 방식보다 콤팩트화가 가능하고, 더욱 별도의 버스기판을 사용하지 아니하기 때문에 저가격화가 가능하다.
또한, 종래의 COG 방식에서는 패널 기판위에서 버스 배선의 크로스 배선은 하고 있기 때문에, 버스배선의 에리어가 넓게 필요하고, 또한 배선 저항치를 낮게하기 위해 금속 배선이 필요하고 코스트가 높게 되는데 대해서, 본 실시예의 다층기판을 사용하므로서, COG 방식으로부터 버스배선 에리어의 스페이스의 절약화, 및 저가격화가 가능하다.
[실시예 6]
다음에 본 실시예를 제 15 도 내지 제 18 도를 사용해서 설명을 한다.
제 15 도는 본 발명의 액정 표시 장치에 있어서, 2 개의 액정 구동용 반도체 칩을 하나의 다층 기판 표면에 페이스다운 본딩한 한 실시예의 다층 기판을 분해해서 도시한 사시도이다.
1, 2, 3 은 본 실시예의 다층(3 층) 기판의 각층에서, (1)은 제 1 층, (2)는 제 2 층, (3)은 제 3 층이고, 액정 구동용 반도체 칩(4, 4')은 공지의 방법(예를들자면, 반도체의 Au 범프를 Ag 페이스트를 사용해서 기판에 접속하는 방법, 또는 이방성 도전막을 사용하는 방법, 또는 땜납 범프를 사용한 플립칩 방법등)에 의해 제 1 층(1)의 표면에 페이스다운 본딩되어 있다. 본딩후는, 액정 구동용 반도체 칩(4, 4')의 주위 및 액정 구동용 반도체 칩(4, 4')과 제 1 층(1)의 표면과의 사이는 부식 방지 및 보강을 위해 몰드(20)를 실시하고 있다. 이 몰드재로서, 에폭시, 아크릴, 우레탄, 폴리에스텔 등의 단독 또는 그것의 몇개의 혼합 또는 화합물이고, 용제타입, 열경화타입, 광경화타입 또는 그들의 병용 타입이다.
제 1 층(1)의 표면에는, 액정 구동용 반도체 칩(4, 4')의 입력 패드에 대응하는 입력 배선(5, 5')이 패터닝되어 있다. 또한, 입력배선(5, 5')은 스루홀(6)을 거쳐서 제 2 층 (2)의 버스배선(10)에 접속되어 있다. 다시, 입력배선(5, 5')의 선단에는 인접한 다른 동일한 다층기판과 와이어 본딩하기 위한 랜드(7)가 형성이되어 있다.
또한, 제 1 층(1)의 표면에는, 액정 구동용 반도체 칩(4, 4')의 출력 패드에 대응하는 출력배선(8, 8')이 패터닝되어 있다. 여기에서, 액정 구동용 반도체 칩(4, 4')의 출력 패드 피치보다 패널의 단자 피치의 편이 크기 때문에, 각각의 출력패드와 패널의 단자가 대응하도록 제 1 층(1) 위에서 패턴을 넓혀서 배선이 되어있다. 더욱이, 출력배선 (8, 8')의 선단에 스루홀(9)을 형성하고, 제 2 층(2)의 스루홀(11)을 통과하여, 제 3 층(3)의 스루홀(12)을 거쳐서 패널과의 접속단자(13)에 접속되어 있다.
또한, 제 1 층(1), 제 2 층(2), 제 3 층(3)의 각 층은 알루미나 기재의 저온 동시 소성 세라믹 기판이다. 두께는 각각 0.25 mm 의 것을 사용하였다. 입력배선(5, 5'), 출력배선(8, 8'), 버스배선(10)은 Au, Ag, Ag Pd, Cu 등의 금속 페이스트의 소성물이다. 또한, 스루홀(6, 9, 11, 12)도 동일하게 Au, Ag, AG Pd, Cu 등의 금속 페이스트의 소성물이다. 또한, 랜드(7), 접속단자(13)도 동일하게Au, Ag, Ag Pd, Cu 등의 금속 페이스트의 소성물이다. 그들은 각각의 층마다 공지의 인쇄 방식에 의해 패터닝되고, 각 층을 겹쳐서, 소성하여 일체화하여 완성하고 있다. 각각의 패터닝 소성된 금속의 두께는 통상 0.001 mm 에서 0.05 mm 정도이나, 저항치를 낮추기 위해 0.05 mm 에서 0.2 mm 정도로 하여도 좋다.
단, 제 1 층(1)의 표면의 입력배선(5, 5') 랜드(7), 출력배선(8, 8') 및 제 3 층(3)의 뒷면의 접속단자(13)는 배선 피치, 칫수 정도 등에 따라서는, Au, Ag, Ag Pd, Cu 등의 금속 페이스트의 전체면 인쇄후, 포토리소등에 의해 패턴 형성하여도 좋다. 이때의 패턴 두께는 0.001 mm 에서 0.2 mm 정도이다. 또는 인쇄방식은 아니고 Au, Ag, Cu 등의 증착, 또는 스패터 등에 의한 박막 형성후, 포토리소, 도금 등의 공정에 의해 패턴 형성하여도 좋다. 이때의 패턴 두께는 0.0005 mm 에서 0.1 mm 정도이다.
이와 같이, 하나의 다층 기판에 2 개의 액정 구동용 반도체 칩을 본딩하는 것은, 하나의 다층 기판에 1 개의 액정 구동용 반도체 칩을 본딩한 것 2 개 몫과 비교하면, 입출력 배선을 효율적으로 배선할 수 있고, 반도체 칩도 효율적으로 설치할 수가 있기 때문때, 필요한 다층 기판의 면적은 적어져, 부품비를 염가로 할 수가 있다. 또한, 다층 기판을 개개로 분할하는(다이싱, 또는 브레이크 등) 공수나 반도체 칩을 본딩, 몰드하기 위한 다층 기판의 셋트, 리셋트의 공수등도 삭감되고, 코스트다운이 가능하다.
제 16 도는 제 15 도에 도시한 한 실시예의 다층기판을 액정표시 패널에 접속한 한 실시예를 도시한다.
제 17 도는 제 16 도의 접속부의 주요부분을 확대하여 도시한다.
제 18 도는 제 16 도의 접속부의 주요부분의 단면을 도시한다.
액정 표시의 패널(예를 들자면 640 * 480 돗트 표시) (16)에 제 1 도에 도시한 한 실시예의 다층기판(14)을 X 축에 8 개, Y 축에 5 개를 각각 패널단자(18)에 접속하고 있다. 단, 제 2 도에서는 X 축의 4 개와 Y 축의 5 개는 표시하지 아니함. 다층기판(14)의 단자(13)와 패널단자(18)는, 접속부재 (19)에 의해 접속이 되어 있다. 도전부재(19)는 전기적 접속을 확보하고 있음과 함께 어느정도 다층기판(14)의 패널로의 고정도 겸하고 있다.
여기에서 사용하는 접속부재(19)는 이방성 도전막이고, 주로 도전전자와 접착제로 구성이 되어 있다. 이 도전입자는 땜납 입자, Ni, Au, Ag, Cu, Pb, Sn 등의 단독 또는 복수의 혼합, 합금 또는 도금 등에 의한 복합금속 입자, 프라스틱 입자(폴리스티렌, 폴리카아보네이트, 아크릴 등)에 Ni, Au, Cu, Fe 등의 단독 또는 복수의 도금을 한 입자, 카아본 입자 등이다. 또한, 이 접착제는 스틸렌 브타디엔 스틸렌(SBS)계, 에폭시계, 아크릴계, 폴리에스텔계 우레탄계 등의 단독 또는 복수의 혼합 또는 화합물이다. 이 이방성 도전막을 패널단자(18)와 다층기판(14)의 접속단자(13)와의 사이에 설치하고, 이방성 도전막에 열경화성 또는 열가소성과 열경화성과의 브렌드타입의 접착제를 사용한 경우에는 가열 가압 헤드를 다층 기판(14)에 밀어 맞대이므로서 경화접속된다. 또한, 이방성 도전막에 UV 경화성 타입의 접착제를 사용한 경우에는 가압헤드를 다층기판(14)에 밀어맞대여서, 패널단자(18)(유리측) 측에서 UV 조사하여 경화시킨다.
다른 접속부재로서, 이방성 도전 접착제가 있고, 주로 도전입자와 접착제로 구성이 되어 있다. 이 도전입자는 땜납 입자, Ni, Au, Ag, Cu, Fb, Sn 등의 단독 또는 복수의 혼합, 합금, 또는 도금등에 의한 복합 금속입자, 프라스틱 입자(폴리스티렌, 폴리카아보네이트, 아크릴 등)에 Ni, Au, Cu, Fe 등의 단독 또는 복수의 도금을 한 입자, 카아본 입자등이다. 또한, 이 접착제는 스틸렌브타디엔스틸렌(SBS)계, 에폭시계, 아크릴계, 폴리에스텔계, 우레탄계 등의 단독 또는 복수의 혼합 또는 화합물이다. 이 이방성 도전 접착제는 액상, 또는 페이스트 형상이고, 인쇄방법, 디스펜서를 사용한 디스펜스 방법등의 공지의 방법에 의해, 패널단자(16)의 접속 부분에 설치한다. 이방성 도전 접착제에 열경화성 또는 열가소성과 열경화성과의 블렌드 타입의 접착제를 사용한 경우에는 가열 가압헤드를 다층기판(14)에 밀어맞대이므로서 경화 접속된다. 또한, 이방성 도전 접착제에 UV 경화성타입의 접착제를 사용한 경우에는 가압 헤드를 다층기판(14)에 밀어맞대여서 패널단자(18)(유리측)에서 UV 조사하여 경화시킨다.
또한, 패널 단자(18)의 노출부분을 부식에서 보호하기 위해 몰드(21)가 실시되어 있다. 합쳐서 몰드(21)는 다층기판(14)을 패널에 고정하는 역할도 갖고 있다. 이 몰드재로서는, 에폭시, 아크릴, 우레탄, 폴리에스텔 등의 단독 또는 그것의 몇개의 혼합 또는 화합물이고, 용제타입, 열경화 타입, 광경화 타입 또는 그들의 병용 타입이다.
인접하는 다층기판(14)간의 버스배선의 접속은 랜드(7)를 거쳐서 와이어(15)에 의해 와이어 본딩되어 있다. 와이어(15)로서, Au, Al, Cu 등의 금속 또는 그들의 금속의 합금(Be, Si, Mg 등을 함유하는 것도 포함함)을 사용할 수 있다. 와이어 본딩되는 폭은 다층 기판의 폭 이내에 수납되고, 제 18 도에 도시하는 바와 같이 패널(16)의 외형이내에 콤팩트하게 탑재된다.
여기에서, 하나의 다층기판에 2 개의 액정 구동용 반도체 칩을 본딩한 것을 사용하고 있으므로, 하나의 다층 기판에 7 개의 액정 구동용 반도체 칩을 본딩한 것을 접속한 경우보다, 다층 기판간의 접속한 곳은, 8 개소 삭감(14 개소에서 6 개소로 되어 있음)되어 있다. 이에 따라서, 와이어 (15)의 부재의 삭감, 및 와이어 본딩의 공수의 삭감이 가능하다.
이와 같이, 본 실시예의 다층 기판을 사용하므로서, 종래, TAB 방식에서는 별도의 버스 기판을 사용해서 버스배선의 크로스 배선을 해온 것을, 동일 다층 기판내에서 크로스 배선을 처리하고 있다. 따라서, 기판내의 배선을 고밀도로 하므로서 TAB 방식 보다 콤팩트화가 가능하고, 더욱 별도의 버스기판을 사용하지 아니하기 때문에 저가격화가 가능하다.
또한, 종래의 COG 방식에서는 패널 기판 위에서 배선의 크로스 배선을 하고있기 때문에 버스배선의 에리어가 넓게 필요하고, 또한 배선 저항치를 낮게 하기 위해 금속 배선이 필요하고 코스트가 높게 되는데 대해서 본 실시예의 다층 기판을 사용하므로서, COG 방식보다 버스배선 에러어의 스페이스로 절약화, 및 저가격화가 가능하다.
[실시예 7]
본 실시예를 제 19 도를 사용해서 설명한다.
제 19 도는 본 발명의 액정 표시 장치에 있어서, 2 개의 액정 구동용 반도체 칩을 하나의 다층 기판 표면에 와이어 본딩한 한 실시예의 다층 기판을 분해하여 도시한 사시도이다.
다층 기판의 제 1 층(1)의 표면에, 액정 구동용 반도체 칩(4, 4')의 입출력 패드에 대응해서 입력배선(5, 5') 및 출력배선(8, 8')에 와이어 본딩용 랜드(22)가 형성되어 있다. 그밖에, 패턴, 스루홀, 다층기판의 형성방법, 구성 및 구조는, 실시예 1 과 동일하다.
액정 구동용 반도체 칩의 뒷면을 다층 기판의 표면에 고정하여 액정 구동용 반도체 칩(4, 4')의 입출력 패드와 각각에 대응하는 다층 기판의 제 1 층(1)의 표면의 랜드(22)를 와이어 본딩한다. 와이어(23)는 실시예 1 의 다층 기판간의 접속에 사용한 것과 동일한 것이 사용이 가능하다. 또한, 도시는 생략하였으나 실시예 1 과 같이 본딩부 및 와이어부를 동일한 재질의 몰드재로 몰드하고 있다.
더욱이, 인접하는 다층기판간의 버스배선의 접속은 실시예 1 과 같이 와이어 본딩되어 있다. 동일하게, 도시는 생략하였으나 실시예 1 와 같이 본딩부 및 와이어부를 동일한 재질의 몰드재로 몰드하고 있다.
이와 같이, 본 실시예의 다층기판을 사용함에 있어서도, 종래의 TAB 방식, COG 방식에서, 실시예 1 과 같이, 콤팩트화, 저가격화가 가능하다.
[실시예 8]
본 실시예를 제 20 도를 사용해서 설명을 한다.
제 20 도는 본 발명의 액정 표시 장치에 있어서, 실시예 1 과 같이, 2 개의액정 구동용 반도체 칩(4, 4')을 하나의 다층 기판표면에 페이스다운 본딩한 UV 층 기판(14)을 액정 표시 패널의 단자(18)에 접속부(19)를 사용해서 접속되어 있다. 접속부의 주요부분은 실시예 1 의 제 18 도와 같다. 단, 다층 기판의 제 1 층(1)의 입력배선의 선단은 와이어 본딩용의 랜드는 아니고, 히트 시일, 또는 플렉시블 기판을 접속하는 데에 적합한 형상을 하고 있다.
인접하는 다층 기판(14)간의 버스배선의 접선은, 접속 기판(24)을 써서 접속하고 있다. 접속기판(24)으로서는 히트 시일, 또는 플렉시블 기판을 사용할 수가 있다.
접속기판(24)의 접속되는 폭은 다층 기판(14)의 폭이내에 수납되고, 실시예 1 의 제 18 도에 도시하는 바와 같이, 동일하게 패널(16)의 외형이내에 수납되도록 콤팩트하게 탑재된다.
이와 같이, 본 실시예의 다층 기판을 사용하는데 따라서도, 종래의 TAB 방식, COG 방식으로부터, 실시예 1 과 같이, 콤팩트화, 저가격화가 가능하다.
또한, 액정 구동용 반도체 칩의 다층 기판 표면으로의 접속, 인접하는 다층기판간의 전기적 접속에 대해서는, 실시예 1, 2, 3 및 3 에 표시하는 것을 각각 조합시켜서 사용하는 것도 동일하게 가능하고, 각각의 경우에 있어서도 동일하게 콤팩트화, 저가격화가 가능하다.
그밖에, 본 실시예의 반도체 칩을 실장한 다층기판, 및 그것의 다층 기판을 다른 표시 장치 또는 전자 인자 장치에 실장하는 것은, 반도체 칩의 종류를 프라즈마 디스플레이 구동용 반도체 칩, 또는 EL 구동용 반도체 칩으로 바꾸므로서 프라즈마 디스프레이, 또는 EL 표시 장치에 동일하게 적용이 된다. 또한, 서멀 헤드 구동용 반도체 칩을 꼭같이 다층 기판에 실장하고, 그 다층기판을 서멀 헤드와 같이 접속하므로서 전자 인자장치에 적용된다.
[실시예 9]
다음에 본 실시예를 제 25 도 내지 제 28 도에 의거해서 구체적으로 설명한다.
제 25 도는, 본 발명의 액정 표시 장치에 있어서, 반도체 소자를 적층 기판에 실장한 것을 액정 표시 소자에 접속한 경우의 실장 구조의 한 실시예를 표시하는 단면도이고, 제 26 도는 그것의 평면도이다. 제 27 도는 상기한 액정 표시 소자의 단자 접속부의 상세한 평면도이다. 제 28 도는 상기한 실장 구조를 사용해서 구성한 경우의 칼러 액정 표시 장치의 블록도이다.
제 25 도에 있어서, 액정 표시 소자(110)는 내면에 행전극군, 열전극군과 칼러 필터가 형성된 표시기판으로서, 그들 사이에 액정 조성물이 봉입되고, 전극 단자군(113)이 형성되어 있다.
제 25 도 및 제 26 도의 적층기판(112-1, 112-2)에는 액정 구동 출력선(p11 내지 p.3n) 및 버스라인이 패터닝 형성되고, 각 기판층의 상하 도통접속을 행하는 적층되어 구성되어 있다. 반도체 소자(111-1, 111-2, 111-3)은 접속단자에 범프가 형성된 액정 구동용 IC 이고, 각각의 반도체 소자(111)는 적층 기판(112)에 형성이 된 접속단자에 페이스다운 실장으로 접속이 되어 있다. 본 실시예에서는, 3 잭의 칼러 화소에 대응하도록 3 개의 반도체 소자(111-1, 111-2, 111-3)를 실장하고 있으나 화소수의 증감에 적합한 소자수를 선택하여도 좋다.
상기 적층기판(112)은 각 반도체 소자의 접속을 위한 단자가 표면층에 반도체 소자(111-1)의 입출력 선 p11 이 제 1 층에 반도체 소자(111-2)의 입출력선(p21)이 제 2 층에, 반도체 소자(111-3)의 입출력선(p31)이 제 3 층에, 버스라인이 제 3 층 표면에 형성되어 있다. 또한, 본 실시예의 적층기판(112)은 3 층 구조이나 효율적인 배선 패턴이 형성이 되면 몇층이라도 좋은 것은 말할나위도 없다. 또한 적층 기판(112)을 구성하는 기판은 본 실시예에서는 열 팽창에 의한 신축을 고려하여 세라믹을 사용하였으나 플렉시블 기재인 폴리이미드 필름 등을 사용하여도 좋다.
제 25 도에서도 명백한 바와 같이, 본 실시예에 의한 반도체 소자 실장 구조에 의하면 액정 표시 소자(110)를 구동시키기 위한 배선과 버스라인을 기판내에 형성하고 있기 때문에 구동 제어 회로 기판이 불필요하게 되어 구성부품수가 매우 적어도 되고, 부품 코스트를 대폭으로 삭감할 수 있다.
제 27 도에서 적층기판(112-1)과 액정 표시 소자(110)와의 접속은, 각각의 칼러 화소 R(적색)(131-1), G(녹색)(131-2), B(청색)(131-3) 마다 인출된 액정 표시 소자 전극단자군(113)과 각 화소에 대응한 반도체 소자(111-1) 군(113)과 각 화소에 대응한 반도체 소자(111-1)(R 용), (111-2)(G 용), (111-2) (B 용)에 접속되고 액정 구동 출력선 p11(반도체 소자(111-1)의 출력) p21(반도체 소자(111-2)의 출력), p31(반도체 소자(111-2)의 연장에 형성한 적층 기판 단자군(114)을 위치 맞춤하여 이방성 도전 접착재(115)를 거쳐서 압착기에 의해 180 ℃, 30kg/cm2, 20 초의 압착 조건으로 접속되어 있다.
칼러 표시는 구동 방식이 높이 duty 를 위해 흑백 표시에 비해 크로스토크가 많고 콘트라스트가 저하하는 결점이 있으나, 본 실시예의 접속 방식에 의하면 각 칼러 전극마다 독립한 반도체 소자의 출력배선을 접속하고, 적정한 구동 파형을 공급할 수가 있기 때문에 크로스토크가 적고 콘트라스트가 높은 표시를 얻을 수가 있다.
제 28 도는 실시예에 의한 상기 실장 구조를 사용한 칼러 액정 표시 장치의 실시예를 블록도로 도시한 것이고 표시 소자(10)는 640 x 480 돗트 표시의 STN 형 칼러 액정 표시는, 반도체 소자(11-1 내지 111-12)는 160 출력의 액정 구동용 세그멘트 드라이버이다.
적층 기판(112-1 내지 112-4)은, 반도체 소자(111-1 내지 111-12)를 R(적색), G(녹색), B(청색) 각색마다 3 개씩 실장한 것이고, 액정 표시 소자(110)의 외주에 형성된 전극 단자에 4 개 병열로 실장되어 있다. 또한, 반도체 소자(111-1 내지 111-12)가 실장된 적층기판(112-1 내지 112-4)는 전원 및 제어 신호를 공급하기 위해 서로 4 개 곳에서 접속되어 있다.
상기한 실장구조에 의해 칼러 액정 표시 장치를 구성한바 반도체 소자의 실장구조가 고밀도화하여, 콤팩트한 액정 표시 장치가 실현되었다. 또한 종래에 비교해서 액정 표시 소자간의 접속한 곳이 1/3 로 되어 접속 신뢰성이 향상하였다.
본 실시예에 의한 반도체 소자의 실장 구조에 의해 액정 표시 장치를 구성하여 신뢰성 시험을 한바 TS 시험(-30 ˚C 80 ˚C) 1000 싸이클, TH 시험(60 ˚C 90%RH)1000 시간이라도 문제는 생기지 않고 매우 양호한 접속 신뢰성이 실현되었다.
[실시예 10]
제 29 도는, 본 실시예의 반도체 소자의 실장 구조를 도시하는 주요 단면도이고, 전자 소자로서 액정 표시 소자 (203)(이하 LCD 라 함)를 사용한 실시예를 도시하고 있다.
제 29 도에 있어서, 내부 도전층(221), 입력배선(204), 출력배선(205), 바이어 홀(261), 범프(206)등을 장비한 적층 기판(202)위의 소정의 위치에 LSI 1 가 페이스다운 방식으로 실장되어 있다. LSI 1 의 입력.출력의 각 단자는 상기한 입력배선(204) 및 출력배선(205)에 접속되어 있다. 실장된 LSI 1 은 필요에 따라서 접착제(208)로 고정하고, 다시 내습성등의 신뢰성을 향상시킬 수도 있다. 적층기판(201)의 내부에는 내부 도전층(221)이 있고, 스루홀 등에서 각 기판의 표리 도통을 통과해 각 신호를 입력배선(204)에 전달하는 역할이나 내부 도통부(221)를 그랜드 레벨로 하여 노이즈 방지의 역할 등을 다하고 있다. 적층기판(202)의 범프(206)부와 LCD(203)의 단자(231)는 ACF(209)를 사용해서 전기적으로 접속되어 있다. 같은 도면에서는 ACF(209)는 범프(206) 부근의 한정된 스페이스에 사용하고 있으나 적층기판(202)의 전체면에 걸쳐서 사용해도 좋다.
제 30 도는 본 실시예의 실장구조의 적층 기판(202)의 1 개의 평면도이다. 같은 도면에 있어서 LSI(201)의 출력 단자에 접속되어 있는 출력배선(205)은, 바이어홀(261)을 통과해서 적층기판의 표면에서 뒷면으로 도통되고 범프(206)에 접속되어 있다. 또한 제 31 도는 같은 적층기판(202)의 1 개의 평면도이고 뒷면을 도시한도면이다. 같은 도면에 있어서 LSI 출력 단자의 신호를 받은 범프(206)가 필요한 수 지그재그로 정열하여 형성되어 있다. 파인 피치에 대응하도록 출력단자 피치를 적게하는 경우에는 같은 도면의 2 열의 지그재그 배열을 3 열 4 열로 증가시키므로서 실현이 가능해진다.
본 실시예에서의 각 부품.부재의 특징은 다음과 같다.
LSI(201) ...... 외형 싸이즈가 정방형에 가까운 구조의 것, 외형 단변과 장변의 비가 1:5 이상의 가늘고 긴 후자에서는 입력단자와 출력단자가 극력한 변에 집중하여 있는 것을 사용 각 단자에는 범프가 부착된 것을 사용.
적층기판(202)...재료로서 세라믹스 유리에폭시 수지등을 사용. 적층수는 3개.
전자소자(203)...액정 표시 소자 등의 전자 소자.
입력배선(204)...Au 만이, Ag Pd, Cu 베이스에 Ni Au 도금을 실시한 것 등
출력배선(205)...입력배선(204)과 같음. 형성 방법은 스루홀 내부에 도전재료를 충전후, 하프컷트 하는 방법과 인쇄에 의해 적층 기판측면에 형성하는 방법의 2 종류로 행하였다.
출력단자(205a)..위와 같음.
범프(206)......입력배선(204)과 같음. 범프 형상은 원, 4 각형 등으로 정점부에는 플랫트 면이 있는 것이 바람직함. 범프의 싸이즈는 당연하면서 배선 패턴 핏드에 의해 변하나 절연성을 보존하는 가운데에서 최대 싸이즈로 하는 것이 바람직함.
몰드(208)......에폭시계 접착제.
ACF(209)......열경화형 ACF : 히따지가세이사제의 품목번호 AC 6000번 계열 7000번 계열
접착제(211)......자외선 경화형 접착제, 열경화형 에폭시계 접착제.
제 32 도는, 본 발명의 반도체 소자의 실장 구조 및 실장 방법을 사용한 LCD 모듈의 한 실시예를 도시하는 평면도 이다. 같은 도면에 있어서 LCD(203)의 단자에 복수의 적층 기판(202)이 실장되어 있다. 본 실시예에서는, 각 적층기판 (202)사이의 접속은 Au, Cu, Al 등의 도전 와이어를 사용하여 와이어 본딩하여 접속하였으나 히트 시일이나 FPC 를 사용한 방법이라도 좋다. 같은 도면과 같이 대형의 LCD 에 있어서도 본 실장 구조를 사용하므로서 매우 콤팩트 한 실장 에리어를 실현하고 있다.
[실시예 11]
제 33 도는, 본 실시예의 반도체 소자의 실장 구조를 도시하는 주요 단면도이고, 전자 소자로서 LCD(203)를 사용한 실시예를 도시하고 있다. 실시예 10 에 대해서 적층기판(202)을 범프(206)가 LCD(203)측에 오도록 실장하여 있는 점이 특징이다.
[실시예 12]
제 34 도는, 본 실시예의 반도체 소자의 실장 구조를 도시하는 주요 단면도이고, 전자 소자로서 LCD(203)을 사용한 실시예를 도시하고 있다. 실시예 10 에 대해서 적층기판(2)의 출력배선(205)을 바이어 홀이 아닌 측면 배선(251)으로 도통하여, 뒷면의 범프(206)에 접속하고 있는 점이 특징이다.
[실시예 13]
제 35 도는, 본 발명의 반도체 소자의 실장 구조를 사용한 감열식 전자인자 장치(이하 전자인자 장치라 함)의 한 실시예를 도시하는 평면도이다. 같은 도면에 있어서 전자 인자 소자인 포말 프린터 헤드(213)의 단자에 복수의 적층 기판 (202)이 실장이 되어 있다. 또한 제 36 도는 본 실시예의 전자 인자 장치를 도시하는 평면도이고, LCD 의 경우와 같이 매우 콤팩트한 실장 에리어를 실현하고 있다.
[실시예 14]
제 37도는, 본 발명의 반도체 소자의 실장 구조를 사용한 전자 인자 장치의 한 실시예를 도시하는 평면도이다. 실시예 13 에 대해서 적층 기판(202)을 1 장의 일체 기판으로 한 것이 특징이다.
[실시예 15]
제 38도는, 본 발명의 반도체 소자의 실장 구조를 사용한 전자 인자 장치의 한 실시예를 도시하는 단면도이다. 실시예 13 에 대해서 실시예 12 와 같은 적층기판(202)을 사용한 것을 특징으로 한다.
[실시예 16]
제 39 도는, 본 발명의 반도체 소자의 실장 구조의 한 실시예를 도시하는 주요 단면도이다. 전자 소자로서 액정 표시 소자를 사용한 실시예이다. 제 39 도에 있어서, 내부도전층 (221), 입력배선(204), 출력배선(205)을 장비한 적층 기판(202) 위의 소정의 위치에 LSI(201)가 페이스다운 방식으로 실장되고,LSI(201)의 입력.출력 각 단자는 상기한 입력배선(204) 및 출력 배선(205)에 접속되어 있다. 실장된 LSI(202)는 필요에 따라서 접착제(208)에 의해 다시 고정하고, 내습성 등의 신뢰성을 향상시켜도 좋다. 적층 기판(202)의 내부에 내부 도전층(221)이 있고, 입력배선(204)에 스루홀 등으로 각 기판의 표리 도통을 통과해서 각 신호를 전달하는 역할이나 내부 도통부(221)가 그랜트 레벨로 되어 노이즈 방지의 역할 등을 다하고 있다.
적층 기판(202)의 출력배선(205)은 연장되고 적층 기판(202)의 측면에까지 돌아서 형성되고, 그 측면부가 다른 전자 소자와 접속이 가능한 출력 단자(204a)로서 형성되어 있다. 그것의 출력단자(205a)와 전자 소자(203)(본 실시예에서는 액정 표시 소자, 이하 LCD 라 함)는 ACF(207)를 사용해서, 적층 기판(202)과 전자 소자(LCD)(203)의 평면이 거의 수직으로 되도록 실장되고 전기적으로 접속되어 있다. 적층 기판(202)이 실장된 후, 강도 향상을 위해, 접착제(211)에 의해 적층기판(202)과 전자 소자(LCD)(203)를 접착 고정하여도 좋다. 이 실장 방법에 의해 전자소자(203) 단부의 실장 에리어 칫수 A 는 2 mm 이하로 수습할 수가 있다. 제 40 도는 액정 표시 장치의 평면도이나, 제품 요구 특성상, 제 40 도의 A 부의 칫수는 적은편이 바람직하고, 특히 LCD 배면에 백 라이트를 장비하는 경우 등에는 본 실시예의 실장 구조를 사용하므로서 상기 A 부의 칫수가 매우 적어지기 때문에 LCD 모듈로서의 상품성을 매우 높일수가 있다.
본 실시예에서의 각 부품.부재의 특징은 다음과 같다.
LSI(201)....외형 싸이즈가 정방형에 가까운 구조의 것, 외형 단변과 장변의비가 1:5 이상의 가늘고 긴 후자에서는 입력단자와 출력 단자가 극력 한변에 집중되어 있는 것을 사용. 각 단자에는 범프가 부착된 것을 사용.
적층기판(202)...재료로서 세라믹스.유리에폭시 수지등을 사용. 적층수는 3장.
전자소자(203)...액정 표시 소자 등의 전자 소자.
입력배선(204)...Au 만이, AgPd, Cu 베이스에 Ni, Au 도금을 실시한 것 등
출력배선(205)...입력배선(204)과 같음.
출력단자(205a)..위와 같음. 형성 방법으로서, 스루홀(바이어 홀)을 형성후 그 중심부에서 절단하여 단자를 형성하는 방법과 기판 측면에 도체 패턴을 인쇄하여 형성하는 방법을 사용하였다.
몰드(208)........에폭시계 접착제.
ACF(209)........열경화형 ACF : 히따지가세이사제의 품목번호 AC6000번 계열 7000번 계열로 압착전의 상태에서의 도전입자 밀도 1000 개/mm2이상의 것을 사용.
접착제(11).....자외선 경화형 접착제, 열경화형 에폭시계 접착제.
[실시예 17]
제 41 도는, 본 발명의 반도체 소자의 실장구조를 사용한 액정 표시 장치의 한 실시예이다. 같은 도면에 있어서 LCD(203)의 단자에 복수의 적층기판(202)이 본 발명의 반도체 소자의 실장 구조를 사용하여 실장하고 있다. 기판간의 접속은 Au,Cu, Al 등의 금속 와이어를 사용하여 와이어 본딩으로 하였으나 히트 시일이나 FPC 로 ACF를 사용해서 행하는 방법 등으로 접속을 하여도 좋다. 같은 도면과 같이 대형의 LCD 에 있어서도 본 실장 구조를 사용하므로서 매우 콤팩트한 실장 에리어를 실현하고 있다.
[실시예 18]
제 42 도는, 본 발명의 반도체 소자의 실장 구조를 사용한 감열식 전자 인자장치(이하 전자 인자장치라 함)의 한 실시예이고, 전자 인자 소자인 서멀 프린터 헤드(213)의 단자에 적층기판(202)이 실장되어 있다. LCD 의 경우와 같이 매우 콤팩트한 실장 에리어를 실현하고 있다.
[실시예 19]
다음에 본 실시예를 제 43 도를 사용해서 설명을 한다.
제 43 도는 본 발명의 반도체 소자의 실장 방법으로, 입력 단자 및 출력 단지의 배열에 있어서, 그 반도체 소자의 주변의 어떤 한 변에 출력 단자군만이 해결되고, 그 출력 단자군만이 배열되어 있는 변과 직교하는, 1 변 또는 2 변에 입력단자군이 배열되어 있는 반도체 소자(304)를 제 1 의 층(301)에 개구부(320)를 설치한 다층 배선 기판(316)에 페이스다운 본딩한 한 실시예의 다층기판(311)을 분해한 사시도로, (301, 302, 303)은 본 실시예의 다층(3층) 배선 기판의 각층에서, (301)은 제 1 층, (302)는 제 2 층, (303)은 제 3 층이고, 제 1 층(301)에 개구부(320)가 설치되어 있고, 제 2 층(302)의 표면에는, 반도체 소자(304)의 입력 전극에 대응하는 입력배선(305)이 패터닝되어 있다. 또한, 입력배선(305)은 스루홀(306)을거쳐서 제 3 층(303)의 버스배선(309)에 접속되어 있다. 다시, 입력배선(305)이 선단에는 인접한 다른 동일한 다층 배선 기판(311)과 버스 배선의 접속을 하기 위한 랜드(307)가 형성되어 있다.
다시, 제 2 층(302)의 출력배선(308)의 선단에 출력단자 스루홀(324)을 형성하고, 제 3 층(303)의 스루홀을 거쳐서 외부 접속단자(310)에 접속되어 있다.
또한, 상기(301, 302, 303)의 각층은 알루미나 기재의 저온 동시 소성 세라믹 기판을 예로 하고 있다. 두께는 각각 0.25 mm 정도의 엷은 것을 사용하여, 입력배선(305), 출력 배선(308), 버스배선(309)은 Au, Ag, Ag Pd, Cu 등의 금속 페이스트의 소성물이다. 또한, 스루홀(306, 324)도 동일하게 Au, Ag, AG Pd, Cu 등의 금속 페이스트의 소성물이다. 또한, 랜드(307), 외부 접속단자(310)도 꼭같이 Au, Ag, Ag Pd, Cu 등의 금속 페이스트의 소성물이다. 그들은 각각의 층마다 공지의 인쇄 방식에 의해 패터닝되고, 각 층을 겹쳐서, 소성하여 일체화하여 완성하고 있다. 각각의 패터닝 소성된 금속의 두께는 통상 0.001 mm 에서 0.005 mm 정도이나, 저항치를 낮추기 위해 0.05 mm 에서 0.2 mm 정도로 하여도 좋다.
단, 제 1 층(1)의 표면 입력배선(305), 랜드(307), 제 2 층(302)의 출력배선(308) 및 제 3 의 뒷면의 외부 접속 단자(310)는 배선 피치, 칫수 정도 등에 따라서는, Au, Ag, Ag Pd, Cu 등의 금속 페이스트의 전체면 인쇄후, 포토리소 등에 의해 패턴 형성하여도 좋다. 이때의 패턴 두께는 0.001 mm 에서 0.2 mm 정도가 좋다. 또는 인쇄 방식은 아니고 Au, Ag, Cu 등의 증착, 또는 스패터 등에 의한 박막형성후, 포토리소, 도금등의 공정에 의해 패턴 형성하여도 좋다. 이때의 패턴두께는 0.005 mm 에서 0.1 mm 정도가 좋다.
또한 다층 배선 기판의 재질은 금번은 세라믹 기판을 예로해서 설명하고 있으나, 그밖에도 칼러에포, 종이페놀, 폴리미드 등의 재질을 사용해도 좋다.
[실시예 20]
다음에 실시예를 제 44도, 제 45 도를 사용해서 설명을 한다.
제 44 도는 본 실시예의 반도체 소자의 실장 구조의 한 실시예를 도시하는 사시도이고, 실시예 19 에서 표시한 다층 배선 기판(311)에 반도체 소자(304)를 공지의 방법(예를 들자면, 반도체의 Au 범프를 Ag 페이스트를 사용해서 기판에 접속하는 방법, 또는 이방성 도전막을 사용하는 방법 등)에 의해, 반도체 소자(304)가 제 1 층(301)의 개구부(320)를 통과해서, 제 2 층(302)의 표면에 페이스다운 본딩되어 있다.
페이스다운 후에는, 반도체 소자(304)의 주위 및 반도체 소자(304)와 제 2 층(302)의 표면과의 사이는 부식 방지 및 보강을 위해 몰드제가 충전되어 있다. 제 2 층(302)의 표면에는, 반도체 소자(304)의 입력 전극에 대응하는 입력 배선(305)이 패터닝되어 있는 것이 특징이다.
[실시예 21]
다음에 본 실시예를 제 46도, 제 47도를 사용해서 설명을 한다.
제 46 도는 본 실시예의 반도체 소자의 실장 구조의 한 실시예를 도시하는 사시도이고, 실시예 19 로 도시한 다층 배선 기판(311)의 제 1 층(301)에 설치되어 있는 개구부(320)를 통과해서 반도체 소자(304)가 능동면을 위면에 위치하도록 접착제 등으로 고정하고, 반도체 소자(304)의 전극(325)과 다층 배선 기판(311)의 제 1 층(301)의 와이어 본딩용 랜드(318)를 와이어 본딩 실장 방식으로 실장한 한 실시예이다. 와이어 본딩용 랜드(318)의 피치로서는 60 ㎛ 에서 300 ㎛ 로 설치되어 있고, Au 와이어(312)로 전극(325)과 와이어 본딩용 랜드(318)를 접속하고 있는 것을 특징으로 하고 있다.
제 47도는 실시예 20에 있어서의 반도체 소자의 실장방법의 한 실시예의 단면도이다.
[실시예 22]
다음에 본 실시예를 제 48 도, 제 49도를 사용해서 설명을 한다.
제 48 도는 본 실시예의 반도체 소자의 실장 구조의 한 실시예를 부품마다 분해하여 도시하는 사시도이고, 실시예 20 에서 도시한 반도체 소자(304)가 다층배선 기판(311)의 제 1 층(1)의 개구부(320)를 통과해서, 제 2 층(302)에 페에스타등 실장된 반도체 소자의 버스배선의 실장 방법을 도시한 한 실시예로, 복수개의 반도체 소자(304)의 실장된 다층 배선 기판(311)의 버스배선(307)을, 버스배선용 FPC(326)로 행하는 것으로, 버스배선용 FPC 에는 다층배선기판(711)의 랜드(307)에 대응하는 버스배선용 접속 랜드(328)가 구성이 되어 있고, 랜드(307)와 버스배선 접속 랜드(328)가, 땝납, 또는 이방성 도전막 등으로 접속되어 있는 것을 특징으로 하고 있다.
제 49 도는, 제 48 도의 실장후의 정면도이다.
[실시예 23]
다음에 본 실시예를 제 50 도, 제 51 도를 사용해서 설명을 한다.
제 50 도는 본 실시예의 반도체 소자의 실장 구조의 한 실시예를 부품마다 분해해서 도시하는 사시도이고, 실시예 20 으로 표시한 반도체 소자(304)가 다층 배선 기판(311)의 제 1 층(301)의 개구부(320)을 통과해서, 제 2 층(302)에 페이스다운 실장된 반도체 소자의 버스배선의 실장 방법을 표시한 한 실시예로, 복수개의 반도체 소자(304)의 실장된 다층 배선 기판(311)의 버스배선(309)을, 복수개의 개구부(329)를 설치한 버스배선용 PCB 기판으로 행하는 것으로, 버스배선용 PCB 기판에는 다층 배선 기판(311)의 랜드(307)에 대응하는 버스 배선용 접속 랜드(328)가 구성되어 있고, 랜드(307)와 버스배선 접속 랜드(328)가 땝납, 또는 이방성 도전막등으로 접속되어 있는 것을 특징으로 하고 있다.
제 51 도는, 제 50 도의 실장후의 정면도이다.
[실시예 24]
다음에 본 실시예를 제 52도를 사용해서 설명을 한다.
제 52 도는 본 실시예의 반도체 소자의 실장 구조의 한 실시예의 반도체 소자의 실장 구조의 한 실시예를 도시하는 사시도이고, 실시예 20 로 표시한 반도체 소자(304)가 다층 배선 기판(311)의 제 1 층(301)의 개구부(320)를 통과하여, 제 2 층(302)에 페이스다운 실장된 반도체 소자의 버스 배선의 실장 방법을 도시한 한 실시예로, 복수개의 반도체 소자(304)의 실장된 다층 배선 기판(311)의 버스배선을, 다층 배선 기판(311)의 제 1 층(301)의 표면에 설치되어 있는 랜드(307)를 사용해서 와이어 본딩 실장 방법으로 Au 와이어 (312)로 접속한 것은 접속한 것을 특징으로 하고 있다.
[실시예 25]
다음에 본 실시예를 제 53 도, 제 54 도를 사용해서 설명을 한다.
제 53 도는 본 실시예의 반도체 소자의 실장 구조의 한 실시예를 부품마다 분해해서 표시하는 사시도이고, 실시예 20 으로 표시한 반도체 소자(304)가 다층배선기판(311)의 제 1 층(301)의 개구부(320)를 통과해서 반도체 소자 (304)가 능동면을 위면에 위치하도록 다층 배선 기판(311)의 제 2 층(302)에 접착제 등으로 고정되고, 반도체 소자 (304)의 전극(325)과 다층 배선 기판(311)의 제 1 층(301)의 와이어 본딩용 랜드(318)를 와이어 본딩 실장 방식으로 실장한 복수의 다층 배선 기판(311)의 버스배선의 실장 방법을 표시한 한 실시예로 복수개의 반도체 소자(304)의 실장된 다층 배선 기판(311)의 버스배선(309)을, 버스배선용 FPC(326)로 행하는 것으로, 버스배선용 FPC 에는 다층 배선 기판(311)의 랜드(307)에 대응하는 버스배선용 접속 랜드(328)가 구성되어 있고, 랜드(307)와 버스배선 접속 랜드(328)가, 땝납, 또는 이방성 도전막 등으로 접속되어 있는 것을 특징으로 하고 있다.
제 54 도는, 제 53 도의 실장후의 정면도이다.
[실시예 26]
다음에 본 실시예를 제 55 도, 제 56 도를 사용해서 설명을 한다.
제 55 도는 본 실시예의 반도체 소자으이 실장 구조의 한 실시예를 부품마다 분해해서 도시한 사시도이고, 실시예 20 으로 표시한 반도체 소자(304)가 다층 배선 기판(311)의 제 1 층(301)의 개구부(320)를 통과해서, 반도체 소자(304)가 능동면을 위면에 위치하도록 다층배선기판(311)의 제 2 의 층(302)에 접착제 등으로 고정되어, 반도체 소자(304)의 전극 (325)과 다층 배선 기판(311)의 제 1 층(301)의 와이어 본딩용 랜드(318)를 와이어 본딩 실장 방식으로 실장한 복수의 다층 배선 기판(311)의 버스배선의 실장 방법을 표시한 한 실시예로, 복수개의 반도체 소자(304)의 실장된 다층 배선 기판(311)의 버스배선(309)을, 복수개의 개구부(329)를 설치한 버스배선용 PCS 기판으로 행하는 것으로 버스배선용 PCB 기판에는 다층배선기판(311)의 랜드(307)에 대응하는 버스 배선은 접속 랜드(328)가 구성되어 있고, 랜드(307)와 버스배선 접속 랜드(328)가, 땝납, 또는 이방성 도전막 등으로 접속되어 있는 것을 특징으로 하고 있다.
제 56 도는, 제 55 도의 실장후의 정면도이다.
[실시예 27]
다음에 본 실시예를 제 57 도를 사용해서 설명을 한다.
제 57 도는 본 반도체 소자의 실장 구조의 한 실시예를 도시하는 사시도이고, 실시예 20 으로 표시한 반도체 소자(304)가 다층 배선 기판(311)의 제 1 층(301)의 개구부(320)를 통과해서, 반도체 소자(304)가 능동면을 위면에 위치하도록 다층 배선 기판(311)이 제 2 층(302)에 접착제 등으로 고정되어, 반도체 소자(304)의 전극(325)과 다층 배선 기판(311)의 제 1 층(301)의 와이어 본딩용 랜드(318)를 와이어 본딩 실장 방식으로 실장한 복수의 다층 배선 기판(311)의 버스배선의 실장방법을 표시한 한 실시예로, 복수개의 반도체 소자(304)가 실장된 다층배선 기판(311)의 버스배선을, 다층 배선 기판(311)의 제 1 층(301)의 표면에 설치되어 있는 랜드(307)를 사용하여, 와이어 본딩 실장 방법으로 Au 와이어(312)로 접속한 것을 특징으로 하고 있다.
[실시예 28]
다음에 본 실시예를 제 58 도를 사용해서 설명한다.
제 58 도는 본 발명의 반도체 소자의 실장 구조를 전자 광학 장치인 액정 표시 장치에 실장한 한 실시예를 도시하는 단면도이고, 실시예 22 에서 표시한 반도체 소자(304)가 다층 배선 기판(311)의 제 1 층(301)의 개구부(320)를 통과해서, 제 2 의 층(302)에 패이스다운 실장된 반도체 소자가 복수개 실장된 다층 배선 기판(311)의 버스배선(309)을, 버스배선용 FPC(326)로 실장한 다층 배선 기판(311)을 액정 표시 장치에 실장한 것으로, 다층 배선 기판(311)의 외부 접속단자(310)와 패널단자(315)는, 이방성 도전막(311)에 의해 접속이 되어 있다. 이방성 도전막(316)은 전기적 접속을 확보하고 있음과 동시에, 어느정도 다층 배선 기판(311)의 액정 패널(213)로의 고정도 겸하고 있다. 이방성 도전막(316)에 열경화성, 또는 열가소성과 열경화성과의 블렌드 타입을 사용한 경우에는 가열 가압 헤드를 다층 배선 기판(311)에 밀어 맞대여 주므로서 경화 접속된다. 또한, 이방성 도전막(316)에 UV 경화성 타입을 사용한 경우에는, 가압 헤드를 다층 배선 기판(311)에 밀어 맞대여서 패널단자(315)(유리측) 측에서 UV 조사하여 경화시킨다.
또한, 패널단자(315)의 노출 부분을 부식으로부터 보호하기 위해, 몰드(330)가 충전되어 있다. 합쳐서 몰드(330)는 다층 배선 기판(311)을 액정 패널(313)에고정시키는 역할도 하고 있다.
이와 같이, 본 실시예의 다층 배선 기판(311)을 사용하므로서, 종래, TCP 방식에서는 곤란하게 되어 있던 80 ㎛ 이하의 미세한 피치에 대응할 수 있다.
또한, 종래의 COG 방식에서는 액정 패널 기판 위에서 버스배선의 크로스 배선을 하고 있기 때문에, 액정 패널의 버스 배선의 에리어가 넓게 필요로 하고, 또한 배선 저항치를 낮게 하기 위해 금속 배선이 필요하고, 코스트가 높게 되는데 대해서, 본 실시예의 다층 배선 기판(311)을 사용하므로서, COG 방식보다 버스배선 에리어의 스페이스 절약화, 및 저가격화가 가능하다.
[실시예 29]
다음에 본 실시예를 제 59 도를 사용해서 설명한다.
제 59 도는 본 발명의 반도체 소자의 실장 구조를 전자 인자 장치인 서멀 프린터의 헤드 부분에 실장한 한 실시예를 도시하는 단면도이고, 실시예 22 로 표시한 반도체 소자(304)가 다층 배선 기판(311)의 제 1 층(301)의 개구부(320)를 통과하여 제 2 층(302)에 페이스다운 실장된 반도체 소자가 복수개 실장된 다층 배선 기판(311)의 버스배선(309)을 버스 배선용 FPC(328)로 실장한 다층 배선 기판(311)을 전자 인가 장치의 서멀 프린터 헤드에 실장한 것으로, 다층 배선 기판(311)의 외부 접속단자(310)와 패널단자(315)는 이방성 도전막(316)에 의해 접속이 되어 있다.
[실시예 30]
다음에 본 실시예를 제 60 도를 사용해서 설명한다.
제 60 도는 실시예 23 의 단층 배선 기판의 실장 구조를 전자 광학 장치인 액정 표시 장치에 실장한 한 실시예를 도시하는 단면도이다. 실시예 28 에 대해서 복수의 다층 배선 기판(311)의 버스배선을 복수의 개구부(321)를 갖는 버스 배선용 PCB 기판(327)을 사용해서 실장되어 있는 것을 특징으로 하고 있다.
[실시예 31]
다음에 본 실시예를 제 61 도를 사용해서 설명한다.
제 61 도는 실시예 23 의 다층 배선 기판의 실장 구조를, 전자 인자 장치의 서멀 프린터의 헤드 부분에 실장한 한 실시예를 도시하는 단면도이다. 실시예 29에 대해서 복수의 다층선 기판(311)의 버스배선을 복수의 개구부(321)를 갖는 버스배선용 PCB 기판(327)을 사용해서 실장되어 있는 것을 특징으로 하고 있다.
[실시예 32]
다음에 본 실시예를 제 62도를 사용해서 설명한다.
제 62 도는 실시예 20 의 다층 배선 기판의 실장 구조를 전자 광학 장치인 액정 표시 장치에 실장한 한 실시예를 도시하는 사시도이다. 실시예 28 에 대해서 복수의 다층 배선 기판(311)의 버스배선을 와이어 본딩에 의한 Au 와이어(312)로 접속되어 있는 것을 특징으로 하고 있다.
[실시예 33]
다음에 본 실시예를 제 63 도를 사용해서 설명한다.
제 63 도는 실시예 20 의 다층 배선 기판의 실장 구조를 전자 인자 장치인 서멀 프린터의 헤드 부분에 실장한 한 실시예를 도시한 사시도이다. 실시예 29 에대해서 복수의 다층 배선 기판(311)의 버스배선을 와이어 본딩에 의한 Au 와이어(312)로 접속되어 있는 것을 특징으로 하고 있다.
[실시예 34]
다음에 본 실시예를 제 64 도를 사용해서 설명한다.
제 64 도는 실시예 21 의 다층 배선 기판의 실장 구조를 전자 광학 장치인 액정 표시 장치에 실장한 한 실시예를 도시하는 단면도이다. 실시예 28 에 대해서 반도체 소자(304)의 입출력 단자의 접속을 와이어 본딩으로 실장하고 있는 것을 특징으로 하고 있다.
[실시예 35]
다음에 본 실시예를 제 65 도를 사용해서 설명한다.
제 65 도는 실시예 21 의 다층 배선 기판의 실장 구조를 전자 인자 장치인 서멀 프린티의 헤드 부분에 실장한 한 실시예를 도시하는 단면도이다. 실시예 29에 대해서 반도체 소자(304)의 입출력 단자의 접속을 와이어 본딩으로 실장하고 있는 것을 특징으로 하고 있다.
[실시예 36]
다음에 본 실시예를 제 66 도를 사용해서 설명한다.
제 66 도는 실시예 21 의 다층 배선 기판의 실장 구조를 전자 광학 장치의 액정 표시 장치에 실장한 한 실시예를 도시하는 단면도이다. 실시예 34 에 대해서 복수의 다층 배선 기판(311)의 버스배선을 복수의 개구부(321)를 갖는 버스 배선용 PCB 기판(327)을 사용해서 실장되어 있는 것을 특징으로 하고 있다.
[실시예 37]
다음에 본 실시예를 제 67 도를 사용해서 설명을 한다.
제 67 도는 실시예 21 의 다층 배선 기판의 실장 구조를 전자 인자 장치인 서멀 프린터의 헤드 부분에 실장한 한 실시예를 도시하는 단면도이다. 실시예 35에 대해서 복수의 다층 배선 기판(311)의 버스배선을 복수의 개구부(321)를 갖는 버스배선용 PCB 기판(327)을 사용해서 실장되어 있는 것을 특징으로 하고 있다.
[실시예 38]
다음에 본 실시예를 제 68 도를 사용해서 설명한다.
제 68 도는 실시예 21 의 다층 배선 기판의 실장 구조를 전자 광학장치인 액정 표시 장치에 실장한 한 실시예를 도시하는 사시도이다. 실시예 28 에 대해서 복수의 다층 배선 기판(311)의 버스배선을 와이어 본딩에 의한 Au 와이어(312)로 접속되어 있는 것을 특징으로 하고 있다.
[실시예 39]
다음에 본 실시예를 제 69도를 사용해서 설명한다.
제 69 도는 실시예 21 의 다층 배선 기판의 실장 구조를 전자 인자 장치인 서멀 프린터의 헤드 부분에 실장한 한 실시예를 도시하는 사시도이다. 실시예 29에 대해서 복수의 다층 배선 기판(311)의 버스배선을 와이어 본딩에 의한 Au 와이어 (312)로 접속되어 있는 것을 특징으로 하고 있다.
[실시예 40]
본 실시예를 제 70 도를 사용해서 설명을 한다.
제 70 도는 본 발명의 액정 표시 장치에 있어서, 실시예 1 과 같이 액정 구동용 반도체 칩(4)을 다층기판 표면에 페이스다운 본딩한 다층 기판(14)을 액정 표시 패널의 단자(18)에 접속부재(19)를 써서 접속되어 있다. 접속부의 주요 부분은 실시예 1 의 제 4 도와 같다. 단, 다층 기판은 다층 기판간의 접속 길이를 축소시키기 위해, 와이어 본딩에 필요한 부분만이 돌출해 있다.
이와 같이, 본 실시예의 다층 기판을 사용하므로서, 다층 기판에 불필요한 부분을 갖는 일이 없이 필요한 최소한의 형상으로 다층 기판간의 거리를 축소시키므로서, 와이어 본딩의 와이어 길이가 짧아져, 와이어의 단선에 의한 접속 불량의 발생이 저감하고, 저가격으로 신뢰성이 높은 액정 표시 장치가 가능하다.
[실시예 41]
본 실시예를 제 71 도를 사용해서 설명을 한다.
제 71 도는 본 발명의 액정 표시 장치에 있어서, 실시예 1 과 같이, 액정 구동용 반도체 칩(4)을 다층기판 표면에 페이스다운 본딩한 다층 기판(14)을 액정 표시 패널의 단자(18)에 접속부재(19)를 써서 접속되고, 다층 기판간은 와이어 본딩에 의해 접속되어 있다. 접속부의 주요 부분은 실시예 1의 제 4도와 같다. 단, 다층 기판은 상층은 다른 층보다 적어져 있고, 다층 기판의 끝부분에 단차가 형성되어 있고, 인접하는 다층 기판간의 접속은 와이어 본딩을 2 단으로 나누어서 행하고 있다.
이와 같이, 본 실시예의 다층 기판을 사용하므로서 그 와이어 본딩을 복수단으로 나눔으로서, 와이어 본딩용의 랜드를 정리할 수가 있어 그 결과, 다층 기판의외형을 적게 하고, 콤팩트화, 저가격화가 가능하다.
[실시예 42]
본 실시예를 제 72 도를 사용해서 설명을 한다.
제 72 도는 본 발명의 액정 표시 장치에 있어서, 실시예 1 과 같이, 액정 구동용 반도체 칩(4)을 다층 기판 표면에 페이스다운 본딩한 다층 기판(14)을 액정 표시 패널의 단자(18)에 접속부재(19)를 사용해서 접속되어 있다. 접속부의 주요부분은 실시예 1 의 제 4 도와 같다. 단, 제 72 도의 M 부는 다층 기판은 위층과 아래층과의 사이에 최소한 한층의 중간층을 설치하여, 그 중간층 또는 아래층 또는 중간층 및 아래층을 위층보다 면적을 적게 하고 있기 때문에, 홈형상으로 되어 있다.
이와 같이, 본 실시예의 다층 기판을 사용하므로서 그것의 다층 기판의 위층 이외의 중간층 또는 아래층 또는 중간층 및 아래층의 양편을 위층보다 면적을 적게하여, 치공구를 설치하는 부분을 설치하므로서 재작업시의 취급을 용이하게 한다.
[실시예 43]
본 실시예를 제 73 도 내지 제 75 도를 사용해서 설명을 한다.
제 73 도는 본 발명의 액정 표시 장치에 있어서, 액정 구동용 반도체 칩을 다중 기판 표면에 페이스다운 본딩한 한 실시예의 다층 기판을 분해하여 도시한 사시도이다.
1, 2, 3 은 본 실시예의 다층(3 층) 기판의 각 층으로, (1)은 제 1 층, (2)는 제 2 층, (3)은 제 3 층이고, 실시예 1 과 같이 액정 구동용 반도체 칩(4)을 다층 기판 표면에 페이스다운 본딩되어 있다. 본딩후는, 액정 구동용 반도체 칩(4)의 주위 및 액정 구동용 반도체 칩(4)과 제 1 층(1)의 표면 사이는 부식 방지 및 보강을 위해 몰드하고 있다. 제 1 의 층(1)에 대응하는 입력배선(5)이 패터닝되어 있다. 또한, 입력 배선(5)은 스루홀(6)을 거쳐서 제 2 층(2)의 버스배선(10)에 접속되어 있다. 다시, 입력배선(5)의 선단에는 인접한 다른 동일한 다층 기판과 와이어 본딩하기 위한 랜드(7)가 형성되어 있다,
또한, 제 1 층(1)의 표면에는, 액정 구동용 반도체 칩(4)의 출력 패드에 대응하는 출력배선(8)이 패터닝되어 있다. 여기에서, 액정 구동용 반도체 칩(4)의 출력 패드 피치보다 패널의 단자 피치편이 크기 때문에, 각각의 출력 패드와 패널의 단자가 대응하도록 제 1 층(1) 위에서 패턴을 넓혀서 배선되어 있다. 더욱이, 출력배선(8)의 선단에 스루홀(9)을 형성하고 제 1 층의 뒷면의 패널과의 접속단자(13)에 접속되어 있다.
또한, 상기 1, 2, 3 의 각층은 실시예 1 과 같이, 알루미나 기재의 저온 동시 소성 세라믹 기판이다.
제 74 도는 제 73 도로 도시한 한 실시예의 다층 기판을 액정 표시 패널에 접속한 한 실시예의 주요 부분의 단면을 도시한다.
제 75 도는 제 73 도에 도시한 한 실시예의 다층 기판을 액정 표시 패널에 접속한 한 실시예의 주요부를 도시한다.
이와 같이, 본 실시예의 다층 기판을 사용하므로서, 액정 표시 패널단자 위에서 다층 기판의 일부를 액정 표시 패널 단자 위에서 벗어나므로서, 액정 표시 장치의 두께를 얇게 할 수 있다.
그밖에, 본 실시예의 반도체 칩을 실장한 다층 기판, 및 그 다층 기판을 다른 표시 장치 또는 전자 인자 장치에 실장하는 것은, 반도체 칩의 종류를 프라즈마 디스프레이 구동용 반도체 칩, 또는 EL 구동용 반도체 칩으로 바꾸므로서, 프라즈마 디스프레이, 또는 EL 표시 장치와 같이 적용이 된다. 또한, 서멀 헤드 구동용 반도체 칩을 동일하게 다층 기판에 실장하고, 그 다층 기판을 서멀 헤드에 동일하게 접속하므로서 전자 인자 장치에 적용될 수 있다.
[실시예 44]
본 발명의 다른 한 실시예를 제 76 도, 제 77 도, 제 78 도를 사용해서 설명을 한다. 제 76 도, 제 77 도는 본 발명의 액정 표시 장치에 있어서, 액정 구동용 반도체 칩을 다층 기판 표면에 페이스다운 본딩한 한 실시예의 다층 기판을 도시한 사시도이다. 이 다층 기판의 재질, 구성은 실시예 1의 다층 기판과 같다. 설치 구멍(432)을 설치하고 있다. 설치 구멍(432)의 형상을 도면에서는 원형의 것을 도시하였으나, 장방형, 타원, 정방형, 긴구멍 등의 형상이라도 좋다.
제 77 도는 제 76 도, 제 77 도로 도시한 다층 기판(431a 내지 431d)을 사용한 본 발명의 액정 표시 장치를 도시한다. 액정 구동용 반도체 칩(4)을 다층 기판 표면에 탑재한 다층 기판(14, 431a 내지 431d)을 패널(16)에 접속하고 있다. 다층 기판(431a 내지 431d)에 설치 구멍(432)을 거쳐서 패널(16), 백라이트 유니트(435)와 외장 화장 케이스(436)의 일체물, 외장 화장 케이스 위(433)를 고정용 나사(434)에 의해 고정하고 있다. 이에 따라, 본 발명의 액정 표시 장치로 외장 화장 케이스를 PC(퍼스날 컴퓨터) 등의 외장 케이스와 겸용할 수가 있고, 종래의 액정 표시 장치에서는 별도 부품으로서 필요했던 프레임, 금속 틀 등의 부품을 삭감할 수 있어 부품비의 저감이 가능하다. 또한, 조립 공수도 간략화할 수 있어 가공 공수도 저감된다.
여기에서, 다층 기판(14, 431a 내지 431d)과 패널 단자(18)는 실시예 1 과 같이 접착 부재(19)로 접속되고 몰드(21)에 의해 접착 보강이 되어 있으나, 케이스에 내장시킨 후의 강도(내진동 강도)를 향상시키기 위해 패널단자(18)와 다층 기판(14, 431a 내지 431d)의 측면, 또는, 뒷면에 몰드(21)를 실시하여도 좋다. 이 몰드재는, 에폭시, 아크릴, 우레탄, 폴리에스텔 등의 단독 또는 그것의 몇개의 혼합 또는 화합물 등이고, 용제 타입, 광경화 타입 또는 그들의 병용 타입이다.
다층 기판의 패턴과 설치 구멍과의 사이의 위치 정도는 ±0.1mm 이하로 할 수가 있으므로서, 패널 패턴의 위치와 설치 구멍과의 위치 정도는 ±0.2mm 이하를 확보할 수 있다. 케이스인 외장 화장 케이스(436)로의 조립은 이 설치 구멍을 사용하고 있기 때문에, 백라이트 유니트(435)에 대한 위치 재현성과 외장 화장 케이스 위(433)로의 패널 표시 에리어와의 위치 재현성을 확보 향상할 수 있다. 그래서, 설치용 나사(434)로 조립을 한 경우는 리워크 재조립이 용이하다.
또한, 프라스틱제의 손잡이가 있는 압정 형상의 부품 등을 사용하면 조립시에 밀어넣는 것만으로 조립 고정이 가능해져, 간단한 조립이 가능하다. 여기에서, 백라이트 유니트(435)와 외장 화장 케이스(436)는 양면 테이프 등으로 고정하는 방식, 또한, 설치용 갈고리 등에 의해 고정하는 방식 등이라도 좋다.
[실시예 45]
본 발명의 다른 한 실시예를 제 79 도 내지 제 81 도를 사용해서 설명한다. 제 79 도, 제 81 도로 도시하는 바와 같이, 다층 기판(437a 내지 437d)의 사이즈를 유리 단자(18)의 단면보다 크게 설계하여, 설치용 잘라낸 형상을 유리 단면으로부터 외측으로 내어 고정시키고 있다. 이 다층 기판의 재질, 구조는 실시예 1 의 다층 기판과 같으나, 실치용 잘라낸(438) 것을 설치하고 있는, 설치용 잘라냄(438)의 형상은 도면 중에서는 반원 형상의 것을 도시하였으나, 장방형, 정방형, 빗살형, 타원, 긴구멍 등의 전체 부분 또는 일부분의 형상이라도 좋다. 여기에서, 설치용 잘라낸 것의 위치를 다층 기판(437a 내지 437d)의 중앙에 설치하고 다층 기판 긴변 방향의 중심선에 대해 좌우 대상의 형상이면, 4 개의 부품을 1 종류로 할 수가 있는 등 부품의 표준화가 가능하다.
제 80 도는 제 79 도에 도시한 다층 기판(437a 내지 437d)를 사용한 본 발명의 액정 표시 장치를 도시한다. 액정 구동용 반도체 칩(4)을 다층 기판 표면에 탑재된 다층 기판(14, 437a 내지 437d)을 패널(16)에 접속하고 있다. 다층 기판(437a 내지 437d)에 설치용 잘라낸(438) 것을 거쳐서, 패널(16), 백라이트 유니트(435)와 외장 화장 케이스(436)의 일체물, 외장 화장 케이스 위(433)를 고정용 나사(434)에 의해 고정하고 있다. 이에 의해, 본 발명의 액정 표시 장치로 외장 화장 케이스를 PC(퍼스널 컴퓨터) 등의 외장 케이스와 겸용할 수가 있고, 종래의 액정 표시 장치에서는 별도 부품으로서 필요로 했던 프레임, 금속 틀 등의 부품을 삭감할 수 있고, 또한, 다층 기판(437a 내지 437d)의 설치용 잘라낸 것(438)의 형상 통일의 부품의 표준화도 가능하기 때문에 부품비의 저감히 가능하다. 더욱이, 부품 점수의 삭감에 의해 액정 표시 장치 조립도 간략화되어 가공 공수도 저감이 된다.
여기에서, 제 81도는 본 발명의 액정 표시 장치에 있어서 다층기판(437a 내지 437d)의 접속부분의 단면을 도시한다. 다층기판(14, 437a 내지437d)와 패널 단자(18)는 접착부재(19)와 몰드(21)에 의해 접착 보강이 되어 있으나, 케이스에 내장된 후의 강도(내진동강도)를 향상시키기 위해 패널단자(18)의 단면과 다층기판(14, 437a 내지 437d)의 측면 또는 뒷면에 몰드(21)를 실시하여도 좋다.
이 몰드재는, 에폭시, 아크릴, 우레탄, 폴리에스텔 등의 단독 또는 몇개의 혼합 또는 화합물 등이고, 용제 타입, 광경화 타입 또는 그들의 병용 타입이다.
다층기판의 패턴과 설치용 잘라낸 곳 사이의 위치 정도는 ±0.1mm 이하로 할 수가 있므로서 패널 패턴위 위치와 설치용 잘라낸 곳의 위치 정도는 ±0.2mm 이하를 확보할 수 있다. 케이스인 외장 화장 케이스(43b)로의 조립은 이 설치용 잘라낸 곳을 사용하고 있기 때문에, 백라이트 유니트(435)에 대한 위치 재현성과 외장 화장 케이스 위(433)로의 패널 표시 에리어와의 위치 재현성을 확보 향상할 수 있는, 그래서, 설치용 나사(434)로 조립을 한 경우는 리워크 재조립이 용이하다. 또한, 프라스틱제의 손잡이가 있는 압정형상의 부품등을 사용하면 조립시에 밀어 넣는 것만으로 조립 고정이 가능해져, 간단한 내장이 가능하다. 여기에서, 백라이트 유니트(435)와 외장 화장 케이스(436)는 양면 테이프 등으로 고정하는 방식, 또는 설치용 걸이 등에 의해 고정시키는 방식이라도 좋다.
[실시예 46]
다음에 본 발명의 한 실시예를 제 82도 내지 제 89도를 사용해서 설명한다.
제 82도는 본 발명의 액정 표시 장치에 있어서, 3개의 액정 구동용 반도체 칩을 하나의 다층기판 뒷면에 페이스다운 본딩한 한 실시예의 다층기판(6000)을 도시한다.
제 83도는 상기 제 82도의 다층기판(6000)을 분해해서 도시한 사시도이다. 여기에서, 액정 구동용 반도체 칩 (1100, 1200, 1300)의 출력측의 패드 피치 P1 는 80 ㎛ 이고, 패널단자(18)의 피치 P2 는 50 ㎛ 이고, P1>P2 의 관계로 되는 경우의 실시예이다. 이 패널단자 피치 P2 = 50 ㎛ 는 6인치 클라스의 VGA 칼러의 액정 표시 장치에 있어서 필요로 하는 미세한 접속 피치이다.
1000, 2000, 3000, 4000, 5000 는 본 실시예의 다층 (5층) 기판의 각 층에서, 1000 은 제 1 층, 2000 은 제 2 의 층, 3000 은 제 3 층, 4000 은 제 4 층, 5000 은 제 5 층이고, 액정 구동용 반도체 칩(1100, 1200, 1300)은 공지의 방법(예를 들면, 반도체의 Au 범프를 Ag 페이스트를 사용해서 기판에 접속하는 방법, 또는 이방성 도전막을 사용 하는 방법, 또는 납땜 범프를 사용한 플립칩 방법등)에 의해 제 1 층(1000)의 표면에 페이스다운 본딩되어 있다. 본딩 후에는, 액정 구동용 반도체 칩(1100, 1200, 1300)의 주위 및 액정 구동용 반도체 칩(1100, 1200, 1300)과 제 1 의 층(1000)의 표면과의 사이는 부식 방지 및 보강을 위해 몰드(20)를 실시하고 있다(도시생략함). 이 몰드재로서, 에폭시, 아크릴, 우레탄, 폴리에스텔 등의 단독 또는 그것의 몇개의 혼합 또는 화합물이고, 용제 타입, 열경화 타입, 광경화타입 또는 그들의 병용 타입이다.
제 84도는 제 1 층의 배선, 스루홀, 관통구멍등을 도시하는 평면도이다.
제 85도는 제 2 층의 배선, 스루홀, 관통구멍등을 도시하는 평면도이다.
제 86도는 제 3 층의 배선, 스루홀, 관통구멍등을 도시하는 평면도이다.
제 87도는 제 4 층의 배선, 스루홀, 랜드등을 도시하는 평면도이다.
제 88도는 제 5 층의 배선, 스루홀, 접속단자등을 도시하는 평면도이다.
제 1 층(1000)의 표면에는, (1100, 1200, 1300)의 입력 패드에 대응하는 입력배선(1110, 1210, 1310)의 패터닝 되어 있다. 또한, 입력배선(1110, 1210, 1316) (단, 1110-1, 1110-N, 1210-1, 1210-N, 1310-1, 1310-N)을 제외함)은 각각의 스루홀(1120, 1220, 1320)을 거쳐서 제 2 층(2000)의 버스배선(2020)에 접속되어 있다. 다시, 제 2 층(2000)의 버스배선(2020)은 제 2 층(2000)의 스루홀(2030), 제 3 의 층(3000)의 스루홀(3030)을 거쳐서, 제 4 층(4000)의 버스배선(4020)에 접속되어 있다. 입력배선(1110-1, 1110-N, 1210-1, 1210-N, 1310-1, 1310-N)은 카스켓 접속하기 위해, 다른 입력 배선과 다른 배선을 하고 있다. 즉, 액정 구동용 반도체 칩(1100)의 입력 배선(1110-1)은 제 1 층(1000)의 스루홀(1120-1), 제 2 층(2000)의 스루홀(2120), 및 제 3 의 층(3000)의 스루홀(3120)을 거쳐서 배선(4020)에 접속하고 있다. 액정 구동용 반도체 칩(1100)의 입력 배선(1110-N)은 제 1 층(1000)의 스루홀(1120-N), 제 2 층(2000)의 스루홀(2120)을 거쳐서, 제 3 층(3000)의 배선(3020)에 접속하고 있다. 또한, 액정 구동용 반도체칩(1200)의 입력배선(1210-1)은 제 1 층(1000)의 스루홀(1220-1), 제 2 층(2000)의 스루홀(2220)을 거쳐서, 제 3 층(3000)의 배선(3020)에 접속하고, 입력 배선(1210-N)은 제 1 층(1000)의 스루홀(1220-N), 제 2 층(2000)의 스루홀(2220)을 거쳐서, 제 3 층(3000)의 배선(3020)에 접속하고 있다. 또한, 액정 구동용 반도체 칩(1300)의 입력 배선(1310-1)은 제 1 층(1000)의 스루홀(1320-1), 제 2 층(2000)의 스루홀(2320)을 거쳐서 배선(3020)에 접속하고 있다. 액정 구동용 반도체 칩(1300)의 입력 배선(1310-N)은 제 1 층(1000)의 스루홀(1320-N), 제 2 의 층(2000)의 스루홀(2320)을 거쳐서, 제 3 층(3000)의 배선(3020)에 접속하고 있다. 더욱이, 그 배선(3020)은 제 3 층(3000)의 스루홀(3120)을 거쳐서, 제 4 층(4000)의 배선(4020)에 접속하고 있다. 다시, 배선 (4020)에는 인접한 다른 동일한 다층기판과 와이어 본딩 하기위한 랜드(4040)가 형성되어 있다. 이 랜드(4040)에 대응하도록, 제 1 층(1000), 제 2 층(2000), 제 3 의 층(3000)에 관통구멍(1010, 2010, 3010)의 설치되어 있고, 와이어 본딩 하기 쉽게 하고 있다.
또한, 제 1 층(1000)의 표면에는, 액정 구동용 반도체 칩(1100, 1200, 1300)의 출력 패드에 대응하는 출력배선(1130, 1230, 1330)이 패터닝되고, 제 2 층(2000)의 스루홀(2140, 2240, 2340) 제 3 층(3000)의 스루홀(3140, 3240, 3340), 제 4 층(4000)의 스루홀(4140, 4240, 4340) 및 제 5 층(5000)의 스루홀 (5140, 5240, 5340)을 거쳐서 배선(5050), 접속 단자(5060)에 접속되어 있다. 여기에서, 1100, 1200, 1300 의 출력 패드 피치보다 패널의 단자 피치의 편이 적기 때문에, 각각의 출력 패드와 패널의 단자가 대응하도록 제 1 의 층(1000)의 표면에서 패턴을 끼고 배선되어 있다. 본 실시예에서는, 스루홀(1140, 1240, 1340, 2140, 2240, 2340, 3140, 3240, 3340, 4140, 4240, 4340)를 각각 일열로 설치하고 있으나, 복수열의 지그재그 배열등이라도 관계없다. 또한, 출력 패드 피치와 패널의 단자 피치의 정합을 복수 층에 걸쳐서 행하여도 좋다.
또한, 제 1 층(1000), 제 2 층(2000), 제 3 의 층(3000), 제 4 층(4000), 제 5 층(5000)의 각 층은 알루미나 기재의 저온 동시소성 세라믹기판이다. 두께는 각각 0.25mm 의 것을 사용하였다. 입력배선(1110, 1210, 1310, 1110-1, 1210-1, 1310-1, 1110-N, 1210-N, 1310-N), 출력배선(1130, 1230, 1330), 배선(2020, 3020, 4020, 5050)은 Au, Ag, AgPd, Cu 등의 금속 페이스트의 소성물이다. 또한, 스루홀(1120, 1220, 1320, 1120-1, 1220-1, 1320-1, 1120-N, 1220-N, 1320-N, 1140, 1240, 1340, 2030, 2120, 2220, 2320, 2340, 3030, 3120, 3140, 3240, 3340, 4140, 4240, 4340, 5140, 5240, 5340)도 동일하게 Au, Ag, AgPd, Cu 등의 금속 페이스트의 소성물이다. 또한, 랜드(4040), 접속 단자(5060)도 동일하게 Au, Ag, AgPd, Cu 등의 금속 페이스트의 소성물이다. 그들은 각각의 층마다 공지의 인쇄 방식에 의해 패터닝되고, 각층을 겹쳐서 소성하여 일체화하여 완성하고 있다. 각각의 패터닝 소성된 금속의 두께는 통상 0.01mm 에서 0.05mm 정도이나, 저항치를 낮추기 위해서 0.05 mm 에서 0.2mm 정도로 하여도 좋다.
단, 제 1 층(1000)의 표면의 입력배선(1110, 1210, 1310, 1110-1, 1210-1, 1310-1, 1110-N, 1210-N, 1310-N) 출력배선(1130, 1230, 1330) 및 제 5 층(5000)의 뒷면의 배선(5050), 접속단자(5060)는 배선 피치, 칫수 정도등에 따라서는, Au, Ag, AgPd, Cu 등의 금속 페이스트의 전체면 인쇄후, 포토리소 등에 의해 패턴 형성하여도 좋다. 이때의 패턴 두께는 0.001mm 에서 0.2mm 정도이다. 또는 인쇄 방식은아니고 Au, Ag, Cu 등의 증착, 또는 스패터 등에 의한 박막형성 후, 포토리소, 도금등의 공정에 의해 패턴 형성하여도 좋다. 이때의 패턴 두께는 0.0005mm 에서 0.1mm 정도이다.
본 실시예의 다층기판은 5층 구조의 것이었으나, 당연하게, 다른 층수라도 상관없다. 또한, 노이즈 대책이나 정전기 대책등을 위해 중간에 그랜드층을 1층 또는 복수층 설치해도 좋다.
이와 같이, 액정 구동용 반도체 칩의 출력측의 패드 피치 P1 가 80 ㎛ 로, 패널 단자의 접속 피치 P2 가 50 ㎛ 라는 것과 같이, P1>P2 의 관계로 되는 경우에 는, 종래예인 TCP 로 복수개의 액정 구동용 반도체 칩을 액정 표시 장치에 탑재하면 인접한 TCP 끼리가 겹쳐지거나, 입력 단자로의 버스배선 기판의 접선이 곤란하거나 하는 불합리함이 있었으나, 본 실시예의 다층기판을 사용하므로서 각 인접하는 다층기판의 겹침도 없고, 콤팩트하게 탑재할 수가 있다. 따라서, 금후 점점 증가할 PDA (퍼스널 디지탈 어시스턴스) 등의 소형 정보 단말기기의 표시 장치로서, 대용량 표시(VGA, XGA 규격 등)이고, 더욱 또 경량 박형화, 콤팩트화에 대응하는 액정 표시 장치를 제공할 수 있다.
또한, 하나의 다층기판에 3개의 액정 구동용 반도체 칩을 본딩하는 것은, 하나의 다층기판에 1개의 액정 구동용 반도체 칩을 본딩한 것 3개 몫과 비교하면, 입출력 배선을 효율적으로 배선할 수 있어, 반도체 칩도 효율적으로 설치할 수 있기 때문에, 필요한 다층기판의 면적은 적어져, 부품비를 염가로 할 수 있다. 또한, 다층기판을 하나하나 흐트러뜨리는 (다이상, 또는 브레이크 등) 공수나 반도체 칩을본딩, 몰드하기 위한 다층기판의 셋트, 리셋트의 공수 등도 삭감되고, 코스트 다운이 가능하고, 염가인 액정 표시 장치를 제공할 수 있다.
제 89도는 제 82도에 도시한 한 실시예의 다층기판을 액정 표시 패널에 접속한 한 실시예를 도시하는 도면이다.
칼러 액정 표시형의 패널(16) (예를들자면 640 * 3 * 480 돗트 표시)에 제 82도에 도시한 한 실시예의 다층기판 (6000) (160 출력이 액정 구동용 반도체 칩을 3개 탑재하고 있음)을 X 축에 4개, 실시예 1 과 같은 다층기판(14) (240 출력의 액정 구동용 반도체 칩을 1개 탑재하고 있음)을 Y 축에 2개를 각각 패널 단자(18)에 접속하고 있다. 단, 도면 중에는 패널 배선, 및 다층기판의 배선은 표시하지 아니함. 다층기판 (14, 6000)의 접속단자(13, 5060)와 패널단자(18)는, 실시예 1과 같이 접속부재(19)에 의해 접속이 취해져 있다. 도전 부재(19)는 전기적 접속을 확보하고 있는 거와 동시에 어느 정도 다층기판(14, 6000)의 패널의 고정도 겸하고 있다.
여기에서 사용하는 접속부재(19)는 이방성 도전막이고, 주로 도전입자와 접착제로 구성이 되어 있다. 이 도전입자는 땜납 입자, Ni, Au, Ag, Cu, Pb, Sn 등의 단독 또는 복수의 혼합, 합금 또는 도금등에 의한 복합 금속입자, 프라스틱 입자(폴리스틸렌, 폴리카보네이트, 아크릴 등)에 Ni, Au, Cu, Fe 등의 단독 또는 복수의 도금을 한 입자, 카아본 입자등이다. 또한, 이 접착제는 스틸렌 브타디엔 스틸렌 (SBS)계, 에폭시계, 아크릴계, 폴리에스틸계, 우레탄 등의 단독 또는 복수의 혼합 또는 화합물이다. 이 이방성 도전막을 패널 단자(18)와 다층기판(14, 6000)의 접속단자 (13, 5060)와의 사이에 설치하고, 이방성 도전막에 열경화성 또는 열가소성과 열경화성과의 블렌드 타입의 접착제를 사용한 경우에는 가열 가압 헤드를 다층기판(14, 6000)에 밀어맞대이므로서 경화 접속된다. 또한, 이방성 도전막에 UV 경화성 타입의 접착제를 사용한 경우에는 가압 헤드를 다층기판(14, 6000)에 밀어 맞대여, 패널단자(18) (유리측) 측에서 UV 조사해서 경화시킨다.
다른 접속부재로서, 이방성 도전접착제가 있고, 주로 도전입자와 접착제로 구성이 되어 있다. 이 도전 입자는 땜납입자, Ni, Au, Ag, Cu, Pb, Sn 등의 단독 또는 복수의 혼합, 합금, 또는 도금 등에 의한 복합 금속입자, 프라스틱 입자(폴리스틸렌, 폴리카아보네이트, 아크릴 등)에 Ni, Au, Cu, Fe 등의 단독 또는 복수의 도금을 한 입자, 카아본입자 등이다. 또한, 이 접착제는 스틸렌브타디엔스틸렌(SBS)계, 애폭시계, 아크릴계, 폴리에스텔계, 우레탄계 등의 단독 또는 복수의 혼합 또는 화합물이다. 이 이방성 도전 접착제는 액상, 또는 페이스트상이고, 인쇄 방법, 디스펜서를 사용한 디스펜스 방법등의 공지의 방법에 의해, 패널단자(16)의 접속부분에 설치한다. 이방성 도전 접착제에 열경화성 또는 열가소성과 열경화성과의 블렌드 타입의 접착제를 사용한 경우에는 가열 가압 헤드를 다층기판(14, 6000)에 밀어 맞대여서 경화 접속된다. 또한, 이방성 도전 접속제에 UV 경화성 타입의 접착제를 사용한 경우에는 가압 헤드를 다층기판(14, 6000)에 밀어 맞대여서, 패널단자(18) (유리측) 측에서 UV 조사하여 경화시킨다.
또한, 패널단자(18)의 노출부분을 부식으로부터 보호하기 위해, 몰드(21)가 실시되어 있다(도면에서는 생략하고 있음). 합쳐서 몰드(21)는 다층기판(14, 6000)을 패널에 고정하는 역할도 갖고 있다. 이 몰드재로서는, 에폭시, 아크릴, 우레탄, 폴리에스텔등의 단독 또는 그것의 몇개의 혼합 또는 화합물이고, 용제 타입, 열경화 테이프, 광경화 타입 또는 그들의 병용 타입이다.
인접하는 다층기판(14) 사이, 및 다층기판(6000) 사이의 버스배선의 접속은, 랜드(7, 4040)를 거쳐서 와이어 (15)에 의해 와이어 본딩되어 있다. 또한, 채널의 X 축 및 Y 축의 끝에 위치하는 다층기판(14) 및 다층기판(6000)의 각각의 한쪽의 입력 단자는 중계기판(7000)에 와이어(15)에 의해 와이어 본딩되어 있다. 더욱이, 중계기판(7000)에는 외부에서 신호 및 전원등을 넣기 위한 접속부재(8000)가 접속되어 있다. 이 접속부재(8000)에는, 도면에서는 생략하고 있으나, 배선 패턴이 1층 또는 복수층에 있고, 또한 전자 부품등도 탑재되어 있어도 관계없다. 와이어(15)로서 Au, Al, Cu 등의 금속 또는 그들의 금속 합금(Be, Si, Mg 등을 함유하는 것도 포함한다)을 사용할 수 있다. 또한, 와이어 본딩부, 와이어부 등을 부식으로부터 보호하기 위해, 및 기계적으로 보강하는 등을 위해 몰드(21)가 동일하게 실시되어 있다(도면에서는 생략하였음). 와이어 본딩되는 폭은 다층 기판의 폭 이내에 수납되고, 콤팩트하게 되어 있다.
여기에서, 하나의 다층기판에 3개의 액정 구동용 반도체 칩을 본딩한 것을 사용하고 있으므로, 하나의 다층 기판에 1개의 액정 구동용 반도체 칩을 본딩한 것을 접속한 경우보다, 다층기판간의 접속한 곳은, 8개 곳 삭감(11 개소에서 3개소로 되어 있음)되어 있다. 이에 따라서, 와이어(15)의 부재의 삭감, 및 와이어 본딩의 공수의 삭감이 되어 있다.
이와 같이, 본 실시예의 다층기판을 사용하므로서, 종래, TAB 방식에서는 별도의 버스기판을 사용해서 버스배선의 크로스 배선을 하고 있던 것을, 동일 다층기판 내에서 크로스 배선을 처리하고 있다. 따라서, 기판내의 배선을 고밀도로 하므로서 TAB 방식보다 콤팩트화가 가능하고, 더욱 별도의 버스기판을 사용하지 않기때문에 저가격화가 가능하다.
또한, 종래의 COG 방식에서는 패널 기판 위에서 버스 배선의 크로스 배선을 하고 있기 때문에, 버스배선의 에리어가 널리 필요하고, 또한 배선 저항치를 낮게하기 위해 금속배선이 필요하고 코스트가 높게 되는데 대해서 본 실시예의 다층기판을 사용하므로서, COG 방식보다 버스배선 에리어의 스페이스 절약화, 및 저가격화가 가능하다.
또한, 액정 구동용 반도체 칩의 출력측의 패드 피치 P1 가 80 ㎛ 으로, 패널단자의 접속 피치 P2 가 50 ㎛ 와 같이, P1>P2 의 관계로 되는 경우에 있어서도, 각 인접하는 다층기판의 겹침도 없고, 콤팩트하게 탑재할 수가 있고, 금후 점점 증가할 PDA (퍼스널 디지탈 어시스턴스)등의 소형 정보 단말기의 표시 장치로서, 대용량 표시(VGA, XGA 등)이고, 더욱 또 경량 박형화, 콤팩트화에 대응하는 액정 표시 장치를 제공할 수 있다.
제 1도는 본 발명의 한 실시예의 다층기판을 분해해서 도시한 도면.
제 2도는 본 발명의 한 실시예의 액정 표시 장치를 도시하는 도면.
제 3도는 본 발명의 한 실시예의 액정 표시 장치의 주요부분을 도시하는 도면.
제 4도는 본 발명의 한 실시예의 액정 표시 장치의 주요부분의 단면을 도시하는 도면.
제 5도는 본 발명의 다른 한 실시예의 다층기판을 분해해서 도시한 도면.
제 6도는 본 발명의 다른 한 실시예의 액정 표시 장치의 주요 부분을 도시하는 도면.
제 7도는 본 발명의 다른 한 실시예의 다층기판을 분해해서 도시한 도면.
제 8도는 본 발명의 다른 한 실시예의 액정 표시 장치의 주요 부분을 도시하는 도면.
제 9도는 본 발명의 다른 한 실시예의 액정 표시 장치의 주요 부분을 도시하는 도면.
제 10도는 본 발명의 다른 한 실시예의 액정 표시 장치의 주요 부분의 단면을 도시하는 도면.
제 11도는 본 발명의 다른 한 실시예의 다층기판을 분해하여 도시한 도면.
제 12도는 본 발명의 다른 한 실시예의 액정 표시 장치의 주요 부분을 도시하는 도면.
제 13도는 본 발명의 다른 한 실시예의 액정 표시 장치의 주요 부분을 도시하는 도면.
제 14도는 본 발명의 다른 한 실시예의 액정 표시 장치의 주요 부분을 도시하는 도면.
제 15도는 본 발명의 한 실시예의 다층기판을 분해하여 도시한 도면.
제 16도는 본 발명의 한 실시예의 액정 표시 장치를 도시하는 도면.
제 17도는 본 발명의 한 실시예의 액정 표시 장치의 주요부분을 도시하는 도면.
제 18도는 본 발명의 한 실시예의 액정 표시 장치의 주요부분의 단면을 도시하는 도면.
제 19도는 본 발명의 다른 한 실시예의 다층기판을 분해해서 도시한 도면.
제 20도는 본 발명의 다른 한 실시예의 액정 표시 장치의 주요 부분을 도시하는 도면.
제 21도는 본 발명의 한 실시예의 이방성 도전막의 단면을 도시하는 도면.
제 22도는 본 발명의 다른 한 실시예의 이방성 도전막의 단면을 도시하는 도면.
제 23도는 본 발명의 한 실시예의 이방성 도전접착제의 단면을 도시하는 도면.
제 24도는 본 발명의 한 실시예의 이방성 도전막 또는 이방성 도전 접착제의 접속부분의 주요부분의 단면을 도시하는 도면.
제 25도는 본 발명의 한 실시예를 도시하는 반도체 소자의 실장 구조와 표시 소자에 접속한 단면도.
제 26도는 본 발명의 한 실시예를 도시하는 반도체 소자의 실장 구조와 표시 소자에 접속한 평면도.
제 27도는 본 발명의 한 실시예를 도시하는 접속부의 상세한 배선도.
제 28도는 본 발명의 한 실시예를 도시하는 액정 표시 장치의 결선 블록도.
제 29도는 본 발명의 반도체 소자의 실장 구조의 한 실시예를 도시하는 도면.
제 30도는 본 발명의 반도체 소자의 실장 구조의 한 실시예를 도시하는 도면.
제 31도는 본 발명의 반도체 소자의 실장 구조의 한 실시예를 도시하는 도면.
제 32도는 본 발명의 반도체 소자를 실장한 LCD 모듈의 한 실시예를 도시하는 도면.
제 33도는 본 발명의 반도체 소자의 실장 구조의 한 실시예를 도시하는 도면.
제 34도는 본 발명의 반도체 소자의 실장 구조의 한 실시예를 도시하는 도면.
제 35도는 본 발명의 반도체 소자의 실장 구조의 한 실시예를 도시하는 도면.
제 36도는 본 발명의 반도체 소자를 실장한 전자 인자 장치의 한 실시예를 도시하는 도면.
제 37도는 본 발명의 반도체 소자를 실장한 전자 인자 장치의 한 실시예를 도시하는 도면.
제 38도는 본 발명의 반도체 소자의 실장 구조의 한 실시예를 도시하는 도면.
제 39도는 본 발명의 반도체 소자의 실장 구조의 한 실시예를 도시하는 도면.
제 40도는 본 발명의 액정 표시 장치의 평면도.
제 41도는 본 발명의 반도체 소자를 실장한 액정 표시 장치의 한 실시예를 도시하는 도면.
제 42도는 본 발명의 반도체 소자의 실장 구조의 한 실시예를 도시하는 도면.
제 43도는 본 발명의 한 실시예의 다층기판을 분해하여 도시한 도면.
제 44도는 본 발명의 한 실시예의 다층배선기판에 반도체 소자를 실장한 도면.
제 45도는 본 발명의 한 실시예의 다층배선기판에 반도체 소자를 실장한 도면.
제 46도는 본 발명의 한 실시예의 다층배선기판에 반도체 소자를 실장한 도면.
제 47도는 본 발명의 한 실시예의 다층배선기판에 반도체 소자를 실장한 도면.
제 48도는 본 발명의 한 실시예의 다층배선기판에 반도체 소자를 복수개 실장한 도면.
제 49도는 본 발명의 한 실시예의 다층배선기판에 반도체 소자를 복수개 실장한 도면.
제 50도는 본 발명의 한 실시예의 다층배선기판에 반도체 소자를 복수개 실장한 도면.
제 51도는 본 발명의 한 실시예의 다층배선기판에 반도체 소자를 복수개 실장한 도면.
제 52도는 본 발명의 한 실시예의 다층배선기판에 반도체 소자를 복수개 실장한 도면.
제 53도는 본 발명의 한 실시예의 다층배선기판에 반도체 소자를 복수개 실장한 도면.
제 54도는 본 발명의 한 실시예의 다층배선기판에 반도체 소자를 복수개 실장한 도면.
제 55도는 본 발명의 한 실시예의 다층배선기판에 반도체 소자를 복수개 실장한 도면.
제 56도는 본 발명의 한 실시예의 다층배선기판에 반도체 소자를 복수개 실장한 도면.
제 57도는 본 발명의 한 실시예의 다층배선기판에 반도체 소자를 복수개 실장한 도면.
제 58도는 본 발명의 한 실시예의 다층배선기판을 전자 광학 장치에 실장한 도면.
제 59도는 본 발명의 한 실시예의 다층배선기판을 전자 인자 장치에 실장한 도면.
제 60도는 본 발명의 한 실시예의 다층배선기판을 전자 광학 장치에 실장한 도면.
제 61도는 본 발명의 한 실시예의 다층배선기판을 전자 인자 장치에 실장한 도면.
제 62도는 본 발명의 한 실시예의 다층배선기판을 전자 광학 장치에 실장한 도면.
제 63도는 본 발명의 한 실시예의 다층배선기판을 전자 인자 장치에 실장한 도면.
제 64도는 본 발명의 한 실시예의 다층배선기판을 전자 광학 장치에 실장한 도면.
제 65도는 본 발명의 한 실시예의 다층배선기판을 전자 인자 장치에 실장한도면.
제 66도는 본 발명의 한 실시예의 다층배선기판을 전자 광학 장치에 실장한 도면.
제 67도는 본 발명의 한 실시예의 다층배선기판을 전자 인자 장치에 실장한 도면.
제 68도는 본 발명의 한 실시예의 다층배선기판을 전자 광학 장치에 실장한 도면.
제 69도는 본 발명의 한 실시예의 다층배선기판을 전자 인자 장치에 실장한 도면.
제 70도는 본 발명의 다른 한 실시예의 액정 표시 장치의 주요부분을 도시하는 도면.
제 71도는 본 발명의 다른 한 실시예의 액정 표시 장치의 주요부분을 도시하는 도면.
제 72도는 본 발명의 다른 한 실시예의 액정 표시 장치의 주요부분을 도시하는 도면.
제 73도는 본 발명의 다른 한 실시예의 다층기판을 분해하여 도시한 도면.
제 74도는 본 발명의 다른 한 실시예의 액정 표시 장치의 주요부분의 단면을 도시하는 도면.
제 75도는 본 발명의 다른 한 실시예의 액정 표시 장치의 주요부분을 도시하는 도면.
제 76도는 본 발명의 한 실시예의 액정 표시 장치를 도시하는 도면.
제 77도는 본 발명의 한 실시예의 다른 다층기판의 설치구멍을 도시하는 도면.
제 78도는 본 발명의 한 실시예의 다른 다층기판의 설치구멍을 도시하는 도면.
제 79도는 본 발명의 한 실시예의 다른 다층기판의 다른 형상의 설치구멍을 도시하는 도면.
제 80도는 본 발명의 한 실시예의 다른 액정 표시 장치를 도시하는 도면.
제 81도는 본 발명의 한 실시예의 다른 다층기판의 설치 상태를 도시하는 도면.
제 82도는 본 발명의 다른 한 실시예의 다층기판을 도시한 도면.
제 83도는 본 발명의 다른 한 실시예의 다층기판을 분해해서 도시한 도면.
제 84도는 본 발명의 다른 한 실시예의 다층기판의 제 1 층을 도시한 도면.
제 85도는 본 발명의 다른 한 실시예의 다층기판의 제 2 층을 도시한 도면.
제 86도는 본 발명의 다른 한 실시예의 다층기판의 제 3 층을 도시한 도면.
제 87도는 본 발명의 다른 한 실시예의 다층기판의 제 4 층을 도시한 도면.
제 88도는 본 발명의 다른 한 실시예의 다층기판의 제 5 층을 도시한 도면.
제 89도는 본 발명의 다른 한 실시예의 액정 표시 장치를 도시하는 도면.
제 90도는 종래의 액정 표시 장치를 도시하는 도면.
제 91도는 종래의 액정 표시 장치의 주요부분을 도시하는 도면.
제 92도는 종래의 액정 표시 장치의 주요부분의 도시하는 도면.
제 93도는 종래의 다른 액정 표시 장치의 주요부분의 단면을 도시하는 도면.
제 94도는 종래의 이방성 도전막의 단면을 도시하는 도면.
제 95도는 종래의 이방성 도전막의 접속부의 주요부분의 단면을 도시하는 도면.
제 96도는 종래의 이방성 도전막의 접속부의 주요부분의 단면을 도시하는 도면.
제 97도는 종래의 반도체 소자의 실장 구조와 표시 소자에 접속한 단면도.
제 98도는 종래의 반도체 소자의 실장 구조와 표시 소자에 접속한 평면도.
제 99도는 다른 종래의 반도체 소자의 실장 구조와 표시 소자에 접속한 평면도.
* 도면의 주요부분에 대한 부호의 설명
1, 301, 1000 : 제 1 층 2, 302, 2000 : 제 2 층
3, 303, 3000 : 제 3 층
4, 4', 1100, 1200, 1300 : 액정 구동용 반도체 칩
5, 5', 204, 305, 1110, 1110-1, 1110-N, 1210, 1210-1, 1210-N, 1310, 1310-1, 1310-N, 50044, 50047 : 입력배선
6, 9, 11, 12, 25, 26, 30, 306, 1120-1, 1120-N, 1140, 1140-1, 1140-N, 1220, 1220-1, 1220-N, 1240, 1240-1, 1240-N, 1320, 1320-1, 1320-N, 1340, 1340-1, 1340-N, 2030, 2120, 2140, 2220, 2240, 2320, 2340, 3030, 3120, 3140, 3240,3340, 4140, 4240, 4340, 5140, 5240, 5340 : 스루홀
7, 307, 4040 : 랜드
8, 205, 308, 1130, 1130-1, 1130-N, 1230, 1230-1, 1230-N, 1330, 1330-1,
1330-N, 50045 : 출력배선 10, 28, 309, 50048 : 버스배선
13, 27, 5060 : 접속단자 14, 311, 6000 : 다층배선기판
15 : 패널 17, 24, 314 : 접속기판
18, 29, 315 : 패널단자 19, 8000 : 접속부재
20, 21, 317, 330 : 몰드 22, 318 : 와이어 본딩용 랜드
23 : 와이어 31, 316, 50049 : 이방성 도전막
32, 50050 : 도전입자 33, 210, 50051 : 접착제
34 : 세퍼레이터 35, 115 : 이방성 도전 접착제
d, D : 도전입자의 입자지름 h, H : 접착제의 두께
k : 접속단자의 두께 K : 단자 선단부의 두께
110 : 액정 표시 소자 111-1 내지 111-12, 304 : 반도체 소자
112-1 내지 112-4, 202 : 적층기판 113 : 액정 표시 소자 전극 단자
114 : 적층기판 단자 P11 내지 P3n : 액정 구동 출력선
131 1 내지 131n : 칼라 화소 201 : 반도체 소자(LSI)
203 : 전자 소자(액정 표시 소자) 206 : 범프
208 : 몰드재 209 : ACF
211 : LSI 단자
213 : 전자 인자 소자(서멀 프린터 헤드)
221 : 내부 도전층 231 : LCD 단자
310 : 외부 접속단자 312 : Au 와이어
313 : 액정 패널 319, 50042, 50151 : TCP
320 : 개구부 321 : 버스기판 개구부
322, 50043 : 버스기판 323, 50046 : 선단부
324 : 출력단자 스루홀 325 : 전극
326 : 버스배선용 FPC 327 : 버스배선용 PCB 기판
328 : 버스배선용 접속랜드 329 : 전자 인자 소자
431, 431a, 431b, 431c, 431d : 설치구멍을 가진 다층배선기판
432 : 설치구멍 433, 436 : 외장 화장 케이스
434 : 나사 435 : 백 라이트 유니트
437, 437a, 437b, 437c, 437d : 설치용 잘라내어진 다층배선기판
438 : 설치용 잘라낸곳 1010, 2010, 3010 : 관통구멍
2020, 3020, 4020, 5050 : 배선 4000 : 제 4 층
5000 : 제 5 층 7000 : 중계기판
50041 : 드라이버 IC 50152 : 가소성 배선부재
50153 : TCP 출력단자 50154 : TCP 입력단자
50155 : 구동 제어 회로기판
본 발명은 이상 설명한 바와 같이 반도체 소자의 입출력 배선, 버스라인 및 접속단자를 적층 기판에 형성하고 거기에 복수의 반도체 소자를 실장하여 표시 소자의 전극에 접속하는 것으로, 구동 제어 회로기판이 불필요하게 됨과 동시에 반도체 소자의 상호 접속 개수가 삭감되기 때문에 신뢰성이 향상되어 장치의 소형화가 가능해진다. 또한, 각색마다 독립한 반도체 소자 출력을 공급하기 위한 표시 품위가 향상하는 효과가 있다.

Claims (26)

  1. 서로 대향하는 한쪽 면 및 다른 쪽 면을 갖는 다층 기판을 복수개 구비한 액정 표시 장치에 있어서,
    각각의 상기 다층기판의 한쪽 면에 반도체칩이 각각 실장되며,
    각각의 상기 다층기판의 한쪽 면에는, 각각의 상기 반도체 칩에 접속된 입력 배선 패턴 및 상기 반도체 칩에 접속된 출력 배선 패턴을 각각 가지며,
    각각의 상기 다층기판의 한쪽 면 및 상기 다층기판의 다른 쪽 면의 사이에는 버스배선을 각각 가지며,
    각각의 상기 입력 배선 패턴은 각각의 상기 버스 배선에 쓰루홀을 통하여 각각 접속되며,
    각각의 상기 다층 기판의 다른 쪽 면에는 접속단자를 각각 구비하며,
    상기 출력 배선 패턴은 각각의 상기 접속 단자에 각각 쓰루홀을 통하여 접속되며,
    인접하는 상기 다층 기판의 입력 배선 패턴이 도통 접속 수단에 의해서 서로 접속되어 있는 것을 특징으로 하는 상기 액정 표시 장치.
  2. 제 1항에 있어서, 상기 반도체 칩은 페이스다운 본딩 또는 와이어 본딩을 이용하여 각각의 상기 다층 기판의 한쪽 면에 각각 실장되는 것을 특징으로 하는 액정 표시 장치.
  3. 제 1항에 있어서, 청구항 제1항의 다층기판의 출력 접속 단자와 패널 단자의 전기적인 접속에 이방성 도전막을 사용하는 것을 특징으로 하는 액정 표시 장치.
  4. 제 1항에 있어서, 청구항 제1항의 다층기판의 출력 접속 단자와 패널 단자의 전기적 접속에 이방성 도전 접착제를 사용하는 것을 특징으로 하는 액정 표시 장치.
  5. 제 1항에 있어서, 청구항 제1항의 복수의 다층기판 사이의 도통 수단으로서 와이어 본딩, 히트 시일 접속 또는 유동성 기판 접속을 사용하는 것을 특징으로 하는 액정 표시 장치.
  6. 제 1항에 있어서, 청구항 제1항의 복수의 다층기판 사이의 도통 수단으로서 패널 상의 배선을 사용하는 것을 특징으로 하는 액정 표시 장치.
  7. 제 6항에 있어서, 청구항 제6항의 패널 상의 배선을 패널 단자부와 패널 셀 내부에 설치하는 것을 특징으로 하는 액정 표시 장치.
  8. 제 6항에 있어서, 청구항 제6항의 패널 상의 배선과 청구항 제1항의 다층기판의 입력 배선과의 접속과, 청구항 제1항의 다층기판의 출력 배선과 패널 단자와의 접속을 일괄해서 행하는 것을 특징으로 하는 액정 표시 장치.
  9. 제 8항에 있어서, 청구항 제8항의 접속을 이방성 도전막으로 행하는 것을 특징으로 하는 액정 표시 장치.
  10. 제 8항에 있어서, 청구항 제8항의 접속을 이방성 도전 접착제로 행하는 것을 특징으로 하는 액정 표시 장치.
  11. 제 1항에 있어서, 청구항 제1항의 다층기판에 복수개의 액정 구동용 반도체 칩을 실장하는 것을 특징으로 하는 액정 표시 장치.
  12. 제 9항에 있어서, 청구항 제9항의 상기 이방성 도전막으로서, 도전 입자 지름 보다도 접착제 두께를 얇게 한, 상기 이방성 도전막을 사용하는 것을 특징으로 하는 액정 표시 장치.
  13. 제 10항에 있어서, 청구항 제10항의 상기 이방성 도전 접착제로서, 도전 입자 지름보다도 접착제 두께를 얇게 한,상기 이방성 도전 접착제를 사용하는 것을 특징으로 하는 액정 표시 장치.
  14. 액정표시 장치에 있어서,
    서로 대향하는 한쪽 면 및 다른 쪽 면을 갖는 적층기판과,
    상기 적층 기판의 한쪽 면에 실장된 복수의 반도체 장치와,
    상기 적층기판이 다른 쪽 면이 실장된 액정 표시소자를 포함하며,
    상기 적층기판은, 상기 반도체 장치에 접속된 복수의 배선을 가지며,
    상기 적층기판은, 상기 적층기판의 다른 쪽 면에, 각각의 상기 배선에 각각 접속된 복수의 적층 기판 단자를 가지며,
    상기 액정표시소자는, 각각의 상기 적층기판 단자에 각각 접속된 복수의 전극 단자와 상기 각각의 전극 단자에 각각 접속된 복수의 전극과, 상기 각각의 전극을 통하여 상기 반도체 장치로부터 신호를 각각 공급하는 복수의 화소를 가지며,
    상기 복수의 화소는, 각각 다른 색에 대응되며,
    상기 복수의 반도체 장치는, 상기 다른 색의 각각에 대응하도록 설치되며 또한, 각각 대응하는 색의 상기 화소에 신호를 공급하고 있는 것을 특징으로 하는 액정 표시 장치.
  15. 제 14항에 있어서, 상기 반도체 장치가 적층기판 표면에 실장되어 있는 것을 특징으로 하는 액정 표시 장치.
  16. 제 14항에 있어서, 반도체 장치 형상이 봉(막대) 형상이며, 또한 입출력 단자가 평행하게 대향하는 긴 변에 형성된 반도체 장치가 적층기판에 실장되어 있는 것을 특징으로 하는 액정 표시 장치.
  17. 제 1항에 있어서, 상기 다층기판을 구성하는 변의 최소한 일부에 요(凹)부 또는 철(凸)부를 설치하는 것을 특징으로 하는 액정 표시 장치.
  18. 제 1항에 있어서, 상기 다층기판의 임의의 층을 다른 층보다 작게 한 것을 특징으로 하는 액정 표시 장치.
  19. 제 1항에 있어서, 상기 다층기판에 설치구멍을 설치하는 것을 특징으로 하는 액정 표시 장치.
  20. 제 1항에 있어서, 상기 다층기판에 설치를 위한 절결부를 제공하는 것을 특징으로 하는 액정 표시 장치.
  21. 액정 표시 장치에 있어서,
    서로 대향하는 한 쪽 면 및 다른 쪽 면을 갖는 다층기판과,
    상기 다층 기판의 한 쪽 면에 실장된 반도체 칩과,
    상기 다층 기판의 다른 쪽 면에 실장된 액정 표시 패널을 포함하며,
    상기 다층기판은, 상기 다층기판의 한 쪽 면에 제 1 입력 배선 패턴과 제 2 입력 배선 패턴과 출력 배선 패턴을 가지며,
    상기 제 1 입력 배선 패턴과 상기 제 2 입력 배선 패턴과 상기 출력 배선 패턴은 상기 반도체 칩에 접속되며,
    상기 다층 기판은, 상기 다층 기판의 한쪽 면과 상기 다층 기판의 다른 쪽면 사이에, 버스 배선을 구비하며,
    상기 버스 배선은, 상기 제 1 입력 배선 패턴 및 상기 제 2 입력 배선 패턴에 각각 쓰루홀을 통해 접속되며,
    상기 다층 기판은 상기 다층기판의 다른 쪽 표면에 접속단자를 구비하며,
    상기 출력 배선 패턴은 상기 접속 단자에 쓰루홀을 통해 접속되며,
    상기 접속단자는 액정표시 패널에 접속된 것을 특징으로 하는 액정 표시 장치.
  22. 액정 표시 장치에 있어서,
    서로 대향하는 한 쪽 면 및 다른 쪽 면을 갖는 다층기판과,
    상기 다층 기판의 한 쪽 면에 실장된 반도체 칩과,
    상기 다층 기판의 다른 쪽 면에 실장된 액정 표시 패널을 포함하며,
    상기 다층기판은, 상기 다층기판의 한 쪽 면에, 배선 패턴을 가지며,
    상기 다층 기판은, 상기 다층기판의 다른 쪽면에 접속 단자를 가지며,
    상기 배선 패턴은, 상기 접속단자에 쓰루홀을 통하여 접속되며,
    상기 접속 단자는 상기 액정 표시 패널에 접속되며,
    상기 다층 기판은, 상기 액정 표시 패널의 외형속에 수납되도록 상기 액정표시 패널에 탑재되는 것을 특징으로 하는 액정 표시 장치.
  23. 액정 표시 장치에 있어서,
    서로 대향하는 한쪽 면 및 다른 쪽 면을 갖는 다층 기판과,
    상기 다층 기판의 한쪽 면에 실장되는 반도체 칩과,
    상기 다층 기판의 다른 쪽 면에 실장되는 액정 표시 패널을 포함하며,
    상기 다층 기판은, 상기 다층 기판의 한쪽 면에, 상기 반도체 칩의 출력 패드에 접속된 출력 배선 패턴을 가지며,
    상기 다층 기판은, 상기 다층 기판의 다른 쪽 면에, 접속 단자를 가지며,
    상기 출력 배선 패턴은 상기 접속 단자에 쓰루홀을 통하여 접속되며,
    상기 접속 단자는 상기 액정 표시 패널에 접속되며,
    상기 다층 기판은, 상기 액정표시 패널의 외형 속에 수납되도록 상기 액정 표시 패널에 탑재되는 것을 특징으로 하는 액정 표시 장치.
  24. 액정 표시 장치에 있어서,
    서로 대향하는 한쪽 면 및 다른 쪽 면을 갖는 다층 기판과,
    상기 다층 기판의 한쪽 면에 실장되는 반도체 칩과,
    상기 다층 기판의 다른 쪽 면에 실장되는 액정 표시 패널을 포함하며,
    상기 다층 기판은, 상기 다층 기판의 한쪽 면에, 상기 반도체 칩의 입력 패드에 접속된 입력 배선 패턴을 가지며,
    상기 다층 기판은, 상기 다층 기판의 한 쪽 면과 상기 다층 기판의 다른 쪽면의 사이에, 배선 패턴을 가지며,
    상기 입력 배선 패턴은 상기 배선 패턴에 쓰루홀을 통하여 접속되며,
    상기 다층 기판은, 상기 액정표시 패널의 외형 속에 수납되도록 상기 액정 표시 패널에 탑재되는 것을 특징으로 하는 액정 표시 장치.
  25. 액정표시장치에 있어서,
    각각 서로 대향하는 한쪽 면 및 다른 쪽 면을 갖는 복수의 다층 기판과,
    각각의 상기 다층 기판의 한쪽 면에 실장되는 복수의 반도체 칩과,
    각각의 상기 다층 기판의 다른 쪽 면에 실장되는 액정 표시 패널을 포함하며,
    각각의 상기 다층 기판은, 각각의 상기 다층 기판의 한쪽 면에, 각각의 반도칩에 접속된 배선 패턴을 각각 가지며,
    각각의 상기 다층 기판은, 각각 상기 다층 기판의 다른 면에, 접속 단자를 가지며,
    각각의 상기 배선 패턴은, 각각의 상기 접속 단자에 각각 쓰루홀을 통하여 접속되며,
    각각의 상기 접속단자는 상기 액정 표시 패널에 접속되며,
    상기 액정 패널은, 서로 인접하는 상기 다층기판의 상기 접속 단자가 함께 접속되는 배선을 갖는 것을 특징으로 하는 액정 표시 장치.
  26. 액정 표시 장치에 있어서,
    서로 대항하는 한쪽 면 및 다른 쪽 면을 가지며, 또한, 복수의 층을 갖는 다층 기판과,
    상기 다층 기판의 한쪽 면에 실장되는 반도체 칩과,
    상기 다층 기판의 다른 쪽 면에 실장되는 액정 표시 패널을 포함하며,
    상기 다층 기판은, 상기 다층 기판의 한쪽 면에, 상기 반도체 칩의 출력 패드에 접속된 출력 배선 패턴을 가지며,
    상기 다층 기판은, 상기 다층 기판의 한 쪽 면에 제 1 입력 배선 패턴과 제 2 입력 배선 패턴을 가지며,
    상기 제1 입력 배선 패턴 및 상기 제 2 입력 배선 패턴은 상기 반도체 칩에 접속되며,
    상기 다층 기판은, 상기 다층 기판의 한 쪽 면 및 상기 다층 기판의 다른 쪽면 사이에, 버스 배선을 가지며,
    상기 버스 배선은, 상기 제 1 입력 배선 패턴 및 상기 제 2 입력 배선 패턴에 각각 쓰루홀을 통하여 접속되며,
    상기 다층 기판은 상기 반도체 칩이 실장된 영역에 있어서, 그 외의 영역보다도 상기 층의 수가 적은 것을 특징으로 하는 액정 표시 장치.
KR1019930017982A 1992-09-08 1993-09-08 액정표시장치 KR100370698B1 (ko)

Applications Claiming Priority (24)

Application Number Priority Date Filing Date Title
JP23969892 1992-09-08
JP92-239698 1992-09-08
JP15732393 1993-06-28
JP93-157323 1993-06-28
JP15861393 1993-06-29
JP93-158611 1993-06-29
JP93-158613 1993-06-29
JP93-158610 1993-06-29
JP15861293 1993-06-29
JP15861193 1993-06-29
JP93-158612 1993-06-29
JP15861093 1993-06-29
JP93-163645 1993-07-01
JP16364693 1993-07-01
JP16364593 1993-07-01
JP16364793 1993-07-01
JP16364893 1993-07-01
JP93-163646 1993-07-01
JP93-163647 1993-07-01
JP93-163648 1993-07-01
JP18292493 1993-07-23
JP93-182924 1993-07-23
JP20086593 1993-08-12
JP93-200865 1993-08-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020010045864A Division KR100392154B1 (ko) 1992-09-08 2001-07-30 반도체 소자의 실장 구조, 반도체 소자의 실장 방법,다층배선기판, 전자 광학 장치 및 전자 인자 장치

Publications (2)

Publication Number Publication Date
KR940007578A KR940007578A (ko) 1994-04-27
KR100370698B1 true KR100370698B1 (ko) 2003-03-31

Family

ID=27583467

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019930017982A KR100370698B1 (ko) 1992-09-08 1993-09-08 액정표시장치
KR1020010045864A KR100392154B1 (ko) 1992-09-08 2001-07-30 반도체 소자의 실장 구조, 반도체 소자의 실장 방법,다층배선기판, 전자 광학 장치 및 전자 인자 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020010045864A KR100392154B1 (ko) 1992-09-08 2001-07-30 반도체 소자의 실장 구조, 반도체 소자의 실장 방법,다층배선기판, 전자 광학 장치 및 전자 인자 장치

Country Status (5)

Country Link
US (3) US5737272A (ko)
EP (2) EP0587144B1 (ko)
KR (2) KR100370698B1 (ko)
DE (1) DE69325216T2 (ko)
HK (1) HK1014274A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200001654A (ko) * 2018-06-27 2020-01-07 삼성디스플레이 주식회사 표시 모듈, 표시 장치 및 표시 모듈 제조 방법

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0680082B1 (en) * 1993-11-12 2003-04-09 Seiko Epson Corporation Structure for mounting semiconductor device and liquid crystal display device
KR100297063B1 (ko) * 1993-12-03 2001-10-22 야마자끼 순페이 표시장치및그표시장치를가지는전자장치
CN1134702C (zh) * 1994-09-16 2004-01-14 精工爱普生株式会社 液晶显示装置、其安装结构及电子设备
JP3082129B2 (ja) * 1995-03-27 2000-08-28 セイコーインスツルメンツ株式会社 液晶表示装置
KR100338480B1 (ko) * 1995-08-19 2003-01-24 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
JP3640675B2 (ja) * 1995-11-06 2005-04-20 セイコーエプソン株式会社 通信装置
GB2307598B (en) * 1995-11-24 2000-02-23 Varintelligent Combined printed circuit board and integrated circuit driver
JP3343642B2 (ja) * 1996-04-26 2002-11-11 シャープ株式会社 テープキャリアパッケージ及び液晶表示装置
JP3980066B2 (ja) * 1996-09-20 2007-09-19 株式会社ルネサステクノロジ 液晶表示装置の製造方法
KR100218581B1 (ko) 1997-04-08 1999-09-01 구자홍 액정표시장치를 가지는 휴대용 컴퓨터
US7492421B1 (en) 1997-07-03 2009-02-17 Lg Display Co., Ltd. Case for liquid crystal display
KR100529567B1 (ko) * 1997-08-08 2006-02-08 삼성전자주식회사 구동집적회로및이를포함하는표시장치
US6190006B1 (en) 1997-11-06 2001-02-20 Seiko Epson Corporation Ink-jet recording head
TWI235272B (en) * 1997-11-19 2005-07-01 Toshiba Corp Flat panel display device and manufacturing method thereof
JP3873478B2 (ja) * 1997-12-25 2007-01-24 セイコーエプソン株式会社 液晶表示装置、電子機器及び液晶表示装置の製造方法
WO1999053735A1 (fr) * 1998-04-09 1999-10-21 Seiko Epson Corporation Substrat colle par pression, composant a cristaux liquides et composant electronique
US6123551A (en) * 1998-10-06 2000-09-26 Northern Telecom Limited Electronic circuit interconnection method and apparatus
US6501641B1 (en) 1998-10-23 2002-12-31 Lg. Philips Lcd Co. Ltd. Portable computer having a flat panel display device
KR100508003B1 (ko) 1998-11-11 2005-11-21 엘지.필립스 엘시디 주식회사 휴대용컴퓨터와그평판표시장치의결합방법
JP3737899B2 (ja) * 1999-01-29 2006-01-25 日東電工株式会社 半導体素子の検査方法およびそのための異方導電性フィルム
US7339568B2 (en) * 1999-04-16 2008-03-04 Samsung Electronics Co., Ltd. Signal transmission film and a liquid crystal display panel having the same
KR100304261B1 (ko) * 1999-04-16 2001-09-26 윤종용 테이프 캐리어 패키지, 그를 포함한 액정표시패널 어셈블리,그를 채용한 액정표시장치 및 이들의 조립 방법
JP3543676B2 (ja) * 1999-06-02 2004-07-14 セイコーエプソン株式会社 マルチチップの実装構造及びその実装構造の製造方法、ならびに電気光学装置及び電子機器
TW507100B (en) * 1999-06-29 2002-10-21 Advanced Display Kk Liquid crystal display device
JP2001142090A (ja) * 1999-11-11 2001-05-25 Hitachi Ltd 液晶表示装置
SE516936C2 (sv) 1999-12-10 2002-03-26 Ericsson Telefon Ab L M Flytande-kristalldisplay, LCD
KR100323826B1 (ko) * 2000-03-02 2002-02-19 구본준, 론 위라하디락사 액정표시장치
FR2807256B1 (fr) * 2000-03-29 2002-12-06 Sagem Appareil electronique muni d'un clavier simplifie notamment un telephone mobile
US6404043B1 (en) * 2000-06-21 2002-06-11 Dense-Pac Microsystems, Inc. Panel stacking of BGA devices to form three-dimensional modules
JP3892650B2 (ja) * 2000-07-25 2007-03-14 株式会社日立製作所 液晶表示装置
US7019808B2 (en) * 2000-09-21 2006-03-28 Citizen Watch Co., Ltd. Image device
US6582980B2 (en) 2001-01-30 2003-06-24 Eastman Kodak Company System for integrating digital control with common substrate display devices
KR100392603B1 (ko) * 2001-04-09 2003-07-28 엘지.필립스 엘시디 주식회사 액정표시장치용 구동 아이씨 연결부
US6573660B2 (en) * 2001-04-30 2003-06-03 Intel Corporation Driving emissive displays
KR100799375B1 (ko) * 2001-10-10 2008-01-31 엘지.필립스 엘시디 주식회사 액정표시장치
KR20030055856A (ko) * 2001-12-27 2003-07-04 엘지.필립스 엘시디 주식회사 필름 타입 터치패널 일체형 액정표시장치의 제조방법
JP4008245B2 (ja) * 2002-01-25 2007-11-14 シャープ株式会社 表示装置用駆動装置
JP4720069B2 (ja) * 2002-04-18 2011-07-13 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2004109969A (ja) * 2002-07-22 2004-04-08 Fujitsu Display Technologies Corp 液晶表示装置
JP4314084B2 (ja) * 2002-09-17 2009-08-12 シャープ株式会社 表示装置
JP2004184797A (ja) * 2002-12-05 2004-07-02 Seiko Epson Corp 電子装置及びその製造方法並びに電子機器
US7652359B2 (en) * 2002-12-27 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Article having display device
EP1437683B1 (en) * 2002-12-27 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. IC card and booking account system using the IC card
US7200050B2 (en) * 2003-05-26 2007-04-03 Semiconductor Energy Laboratory Co., Ltd. Memory unit and semiconductor device
US7566001B2 (en) * 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
KR101041057B1 (ko) * 2004-01-09 2011-06-13 삼성전자주식회사 표시장치
JP2005300920A (ja) * 2004-04-12 2005-10-27 Nec Corp 表示装置及び液晶表示装置
JP4938239B2 (ja) * 2004-04-23 2012-05-23 シャープ株式会社 表示装置
KR100723492B1 (ko) * 2005-07-18 2007-06-04 삼성전자주식회사 디스플레이 드라이버 집적회로 장치와 필름 및 이들을포함하는 모듈
US7438957B2 (en) * 2005-07-18 2008-10-21 Akon Polymer Systems Poly(aryletherimides) for negative birefringent films for LCDs
EP1764770A3 (en) * 2005-09-16 2012-03-14 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device
KR100684726B1 (ko) * 2005-09-27 2007-02-20 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
KR100742376B1 (ko) * 2005-09-30 2007-07-24 삼성에스디아이 주식회사 패드부 및 그 제조 방법
JP2007139912A (ja) * 2005-11-15 2007-06-07 Sharp Corp 駆動素子実装表示装置
KR20070106151A (ko) * 2006-04-28 2007-11-01 엘지전자 주식회사 디스플레이 장치
KR101352344B1 (ko) * 2006-09-13 2014-01-15 삼성디스플레이 주식회사 신호전송 부재 및 이를 갖는 표시장치
KR101365176B1 (ko) * 2007-03-02 2014-02-21 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
EP2026316A4 (en) * 2007-04-06 2011-01-26 Panasonic Corp PLASMA DISPLAY DEVICE AND METHOD FOR CONTROLLING A PLASMA DISPLAY PANEL
US20100073912A1 (en) * 2007-04-13 2010-03-25 Showa Denko K.K. Light emitting device and display device
KR101385094B1 (ko) 2007-09-11 2014-04-14 삼성디스플레이 주식회사 인쇄회로기판, 이를 갖는 표시장치 및 이의 제조방법
JP5106341B2 (ja) * 2008-10-02 2012-12-26 株式会社ジャパンディスプレイイースト 表示装置
JP2011197515A (ja) * 2010-03-23 2011-10-06 Seiko Epson Corp 基板接続構造およびプロジェクター
US9188819B2 (en) * 2013-10-29 2015-11-17 Shenzhen China Star Optoelectronics Technology Co. Ltd. Liquid crystal display and apparatus
TWI557469B (zh) * 2014-03-07 2016-11-11 瑞鼎科技股份有限公司 顯示器之驅動裝置的封裝結構
CN104582263A (zh) * 2015-01-23 2015-04-29 京东方科技集团股份有限公司 柔性电路板及其组装方法、显示装置
KR102504107B1 (ko) * 2015-10-27 2023-02-27 삼성전자주식회사 멀티미디어 인터페이스 커넥터와 이를 구비한 전자 기기
CN105572947A (zh) * 2016-03-18 2016-05-11 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US20170287380A1 (en) * 2016-04-05 2017-10-05 Shenzhen China Star Optoelectronics Technology Co., Ltd. Cof structure, driving circuit and display device
CN105741678A (zh) * 2016-04-05 2016-07-06 深圳市华星光电技术有限公司 Cof结构、驱动电路及显示装置
KR20180003365A (ko) * 2016-06-30 2018-01-09 엘지디스플레이 주식회사 구동칩이 구비된 인쇄 회로부 및 이를 포함하는 표시 장치
KR102394796B1 (ko) * 2016-10-26 2022-05-06 주식회사 엘엑스세미콘 멀티칩 구조의 반도체 장치 및 그를 이용한 반도체 모듈
WO2018080185A1 (ko) * 2016-10-26 2018-05-03 주식회사 실리콘웍스 멀티칩 구조의 반도체 장치 및 그를 이용한 반도체 모듈
CN106526926B (zh) * 2016-12-20 2019-05-31 深圳市华星光电技术有限公司 多层电路结构
CN107831610A (zh) * 2017-10-26 2018-03-23 惠科股份有限公司 信号传输装置及显示装置
TWI744575B (zh) * 2018-05-11 2021-11-01 瑞鼎科技股份有限公司 應用於顯示器之驅動裝置的封裝結構
US10678104B2 (en) * 2018-09-27 2020-06-09 Wuhan China Star Optoelectronics Technology Co., Ltd. Display panel with flexible circuit board regions and display module
CN110473470B (zh) * 2019-07-10 2023-02-21 闻泰通讯股份有限公司 柔性屏封装连接件及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0027017A1 (en) * 1979-10-04 1981-04-15 Fujitsu Limited Integrated circuit package

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4142287A (en) * 1976-12-27 1979-03-06 Amp Incorporated Electrical devices such as watches and method of construction thereof
US4320438A (en) * 1980-05-15 1982-03-16 Cts Corporation Multi-layer ceramic package
JPS6053993A (ja) * 1983-09-05 1985-03-28 シャープ株式会社 表示体駆動回路
JPS60149079A (ja) * 1984-01-13 1985-08-06 シャープ株式会社 表示体ユニツト接続装置
US4613855A (en) * 1984-03-05 1986-09-23 Dale Electronics, Inc. Direct current dot matrix plasma display having integrated drivers
JPH0827595B2 (ja) * 1985-03-12 1996-03-21 シャープ株式会社 表示装置
US4758896A (en) * 1985-12-10 1988-07-19 Citizen Watch Co., Ltd. 3-Dimensional integrated circuit for liquid crystal display TV receiver
JPS62280889A (ja) * 1986-05-30 1987-12-05 シャープ株式会社 平面形表示装置
JP2527766B2 (ja) * 1986-10-09 1996-08-28 沖電気工業株式会社 液晶表示装置
US4764846A (en) * 1987-01-05 1988-08-16 Irvine Sensors Corporation High density electronic package comprising stacked sub-modules
JPS63210914A (ja) * 1987-02-27 1988-09-01 Citizen Watch Co Ltd カラ−液晶表示パネル
DE3731787C2 (de) * 1987-09-22 2000-11-16 Aeg Ges Moderne Inf Sys Mbh Anordnung von mehreren IC's auf einem Bandstreifen aus Isoliermaterial
US4836651A (en) * 1987-12-03 1989-06-06 Anderson Richard A Flexible circuit interconnection for a matrix addressed liquid crystal panel
US5029984A (en) * 1988-03-15 1991-07-09 Mitsubishi Denki Kabushiki Kaisha Liquid crystal display device
US5293262A (en) * 1988-03-15 1994-03-08 Mitsubishi Denki Kabushiki Kaisha Liquid crystal display device having heat-insulating members and driving circuit boards attached to rear edges of light box
JPH0245998A (ja) * 1988-08-08 1990-02-15 Hitachi Ltd 薄膜多層配線基板
JPH02137822A (ja) * 1988-11-18 1990-05-28 Matsushita Electric Ind Co Ltd 液晶表示装置
US4907128A (en) * 1988-12-15 1990-03-06 Grumman Aerospace Corporation Chip to multilevel circuit board bonding
JPH02213147A (ja) * 1989-02-13 1990-08-24 Shimadzu Corp フリップチップ法による実装構造
JPH02214826A (ja) * 1989-02-16 1990-08-27 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2737986B2 (ja) * 1989-02-27 1998-04-08 セイコーエプソン株式会社 液晶装置
JP3007642B2 (ja) * 1989-08-28 2000-02-07 松下電器産業株式会社 液晶表示装置
JPH03241392A (ja) * 1990-02-20 1991-10-28 Casio Comput Co Ltd 表示パネルの実装構造
US5200847A (en) * 1990-05-01 1993-04-06 Casio Computer Co., Ltd. Liquid crystal display device having driving circuit forming on a heat-resistant sub-substrate
US4992628A (en) * 1990-05-07 1991-02-12 Kyocera America, Inc. Ceramic-glass integrated circuit package with ground plane
JPH04115228A (ja) * 1990-09-05 1992-04-16 Ricoh Co Ltd 液晶表示装置
JPH04115227A (ja) * 1990-09-05 1992-04-16 Ricoh Co Ltd 液晶表示装置
US5166774A (en) * 1990-10-05 1992-11-24 Motorola, Inc. Selectively releasing conductive runner and substrate assembly having non-planar areas
JP2920843B2 (ja) * 1991-03-13 1999-07-19 株式会社日立製作所 液晶表示装置
US5138430A (en) * 1991-06-06 1992-08-11 International Business Machines Corporation High performance versatile thermally enhanced IC chip mounting
US5289824A (en) * 1991-12-26 1994-03-01 Instromedix, Inc. Wrist-worn ECG monitor
TW232065B (ko) * 1992-04-16 1994-10-11 Sharp Kk
JPH0629677A (ja) * 1992-07-10 1994-02-04 Fujitsu Ltd スイッチ基板ユニット
US5751556A (en) * 1996-03-29 1998-05-12 Intel Corporation Method and apparatus for reducing warpage of an assembly substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0027017A1 (en) * 1979-10-04 1981-04-15 Fujitsu Limited Integrated circuit package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200001654A (ko) * 2018-06-27 2020-01-07 삼성디스플레이 주식회사 표시 모듈, 표시 장치 및 표시 모듈 제조 방법
US11864455B2 (en) 2018-06-27 2024-01-02 Samsung Display Co., Ltd. Display module, display device, and method of manufacturing the display module
KR102645335B1 (ko) * 2018-06-27 2024-03-11 삼성디스플레이 주식회사 표시 모듈, 표시 장치 및 표시 모듈 제조 방법

Also Published As

Publication number Publication date
EP0587144A2 (en) 1994-03-16
KR100392154B1 (ko) 2003-07-22
US6128063A (en) 2000-10-03
EP0867942A2 (en) 1998-09-30
EP0587144B1 (en) 1999-06-09
EP0587144A3 (en) 1994-06-08
EP0867942A3 (en) 1998-12-16
US5986342A (en) 1999-11-16
KR940007578A (ko) 1994-04-27
DE69325216D1 (de) 1999-07-15
DE69325216T2 (de) 1999-12-09
EP0867942B1 (en) 2002-04-24
US5737272A (en) 1998-04-07
HK1014274A1 (en) 1999-09-24

Similar Documents

Publication Publication Date Title
KR100370698B1 (ko) 액정표시장치
KR100321883B1 (ko) 반도체소자의실장구조및실장방법과,액정표시장치
US5422516A (en) Electronic parts loaded module including thermal stress absorbing projecting electrodes
US7599193B2 (en) Tape circuit substrate with reduced size of base film
US20080055291A1 (en) Chip film package and display panel assembly having the same
US5841414A (en) Liquid crystal display device
KR100545881B1 (ko) 반도체 칩의 실장 구조체, 액정장치 및 전자기기
JP3321925B2 (ja) 液晶表示装置、半導体チップの実装構造、電子光学装置および電子印字装置
JP3642324B2 (ja) 液晶表示装置及び電子光学装置
JP2602237B2 (ja) 液晶表示装置
JPH1124097A (ja) 液晶表示装置
JP3636159B2 (ja) 液晶表示装置、半導体チップの実装構造、電子光学装置および電子印字装置
JP3664149B2 (ja) 液晶表示装置
US20050127493A1 (en) Semiconductor device and electronic device, and methods for manufacturing thereof
JP3601455B2 (ja) 液晶表示装置
KR20130033851A (ko) 다층 인쇄회로기판 및 그 제조방법
JP2001264794A (ja) 液晶表示装置の製造方法
JP3987288B2 (ja) 半導体素子の実装構造及び液晶表示装置
JP3608514B2 (ja) 半導体素子の実装構造及び電子装置
JP2803699B2 (ja) Ｉｃチップの実装構造
JP3665467B2 (ja) 表示装置、及び、表示装置の製造方法
JP3797742B2 (ja) 液晶表示パネルの製造方法
WO2023173472A1 (zh) 电路板及显示模组
JP2882394B2 (ja) 液晶表示装置
JPH04184322A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100111

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee