KR100545881B1 - 반도체 칩의 실장 구조체, 액정장치 및 전자기기 - Google Patents

반도체 칩의 실장 구조체, 액정장치 및 전자기기 Download PDF

Info

Publication number
KR100545881B1
KR100545881B1 KR1019990009796A KR19990009796A KR100545881B1 KR 100545881 B1 KR100545881 B1 KR 100545881B1 KR 1019990009796 A KR1019990009796 A KR 1019990009796A KR 19990009796 A KR19990009796 A KR 19990009796A KR 100545881 B1 KR100545881 B1 KR 100545881B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
substrate
holes
semiconductor chip
lands
Prior art date
Application number
KR1019990009796A
Other languages
English (en)
Other versions
KR19990078144A (ko
Inventor
우치야마겐지
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR19990078144A publication Critical patent/KR19990078144A/ko
Application granted granted Critical
Publication of KR100545881B1 publication Critical patent/KR100545881B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

반도체 칩을 ACF등의 접착제를 사용하여 기판에 탑재하는 실장 구조체에 있어서, 접합제에 잔류 응력이 발생하는 것을 방지하여 전극 단자간의 접속 신뢰성을 향상한다.
복수의 범프(16)를 구비한 반도체 칩(6)과 복수의 출력배선(11)및 입력 단자(12)를 구비한 회로기판(3)을 갖는 반도체 칩의 실장 구조체이다. ACF(4)는, 압착처리를 받는 것에 의해 범프(16)와 출력배선(11)등의 랜드 부분이 상호 도통하도록 반도체 칩(6)과 회로기판(3)을 접속한다. 회로기판(3)중 배선(11)및 단자(12)의 랜드부분에 의해 둘러 싸여지는 영역내에 복수의 관통구멍(10)을 분산하여 설치하며, 압착처리시에 여분으로 되는 ACF(4)를 그것들의 관통구멍(10)을 통해 달아나는 것에 의해 ACF(4)에 커다란 내부 응력이 발생하는 것을 방지할 수 있다. 이것에 의해 IC(6)에 관한 접속 신뢰성을 향상한다.
범프, 반도체, 압착처리, 출력배선, 회로기판, 반도체 칩

Description

반도체 칩의 실장 구조체, 액정장치 및 전자기기{Mounting structure of semiconductor chip, liquid crystal device, and electronic equipment}
도 1은 본 발명에 따른 반도체 칩의 실장 구조체의 한 실시형태를 분해하여 나타내는 사시도.
도 2는 도 1의 실장 구조체의 주요부를 나타내는 사시도.
도 3은 본 발명에 따른 액정장치의 한 실시형태를 나타내는 사시도.
도 4는 도 3에 나타내는 액정장치의 주요부의 단면 구조를 나타내는 단면도.
도 5는 본 발명에 따른 전자기기의 한 실시형태를 나타내는 사시도.
도 6은 도 5에 나타내는 전자기기의 내부구조의 주요부를 나타내는 단면도.
도 7은 본 발명에 따른 반도체 칩의 실장 구조체로서, 특히 실장 완료전의 상태를 모식적으로 나타내는 설명도.
도 8은 도 7에 나타내는 반도체 칩의 실장 구조체로서, 실장 완료후의 상태를 모식적으로 나타내는 설명도.
도 9는 반도체 칩의 실장 구조체를 구비한 액정장치의 종래예를 나타내는 설명도.
도 10은 도 9에 나타내는 반도체 칩의 실장 구조체를 분해하여 나타내는 사시도.
(도면의 주요부분에 대한 부호의 설명)
1 : 반도체 칩의 실장 구조체 2 : 전자 칩 부품
3 : 회로 기판 4, 7, 28: ACF(Anisotropic Conductive Film)
6 : 액정 구동용 IC 8 : 입력용 케이블
9 : 스루홀 10 : 관통구멍
11 : 출력배선 12 : 입력단자
13 : 랜드 14 : 출력단자
16 : 범프 17 : 배선 패턴
19 : 액정 패널 20 : 액정장치
21a, 21b : 투광성 기판 22 : 액정
23a, 23b : 투광성 전극 24 : 패널측 단자
26 : 편광판 27 : 밀폐재
A : IC 장착영역 B : 랜드의 내측영역
본 발명은, ACF(Anisotropic Conductive Film : 이방성 도전막)등이라는 접합제를 사용하여 반도체 칩을 기판에 접착하는 것에 의해 구성되는 반도체 칩의 실장 구조체에 관한 것으로서, 특히, 반도체 칩에 설치되는 복수의 범프와 기판에 설치되는 복수의 랜드를 도전 접속하는 구조의 실장 구조체에 관한 것이다. 또한, 본 발명은, 그 실장 구조를 사용한 액정 장치 및 그 액정장치를 사용한 전자 기기에 관한 것이다.
(종래의 기술)
현재, 휴대전화기, 휴대 정보 단말기등의 전자기기에 있어서 액정장치가 널리 사용되고 있다. 많은 경우는, 문자, 숫자, 그림등의 가시정보를 표시하기 위해 그 액정장치가 사용되고 있다.
이 액정장치는, 일반적으로 한쌍의 투광성 기판에 의해 협지되는 액정을 가지며, 그 액정에 인가하는 전압을 제어하는 것에 의해 그 액정의 배향을 제어하며, 그래서 해당 액정에 입사하는 광을 변조한다. 이 액정장치는, 액정에 인가하는 전압을 제어하기 위해 액정 구동용 IC, 즉, 반도체 칩을 사용할 필요가 있으며, 그 IC는 상기 투광성 기판위에 직접 또는 기판을 통해 간접적으로 접속된다.
현재, 기판을 통해 액정 구동용 IC를 액정장치의 투광성 기판에 접속하는 경우를 고려하면, 예를들면, 도 9에 나타내듯이, 액정 구동용 IC(51)를 기판(52)위에 ACF(53)를 사용하여 접속하는 것에 의해 실장 구조체(58)를 형성하며, 게다가 그 실장구조체(58)내의 기판(52)을 FPC(Flexible Printed Circuit)(54)등이라는 접속부재를 사용하여 액정장치(56)의 투광성 기판(57a)에 접속한다. 액정장치(56)는, 한쌍의 투광성 기판(57a 및 57b)과, 그것들의 사이에 봉입(밀폐)된 액정(59)을 포함하여 구성된다. 기판(57a 및 57b)의 외측표면에는 편광판(60)이 점착되며, 또한 기판(57a)의 표면에는 반사판(61)이 설치된다.
그러나, 종래의 실장 구조체(58)에서는, 일반적으로, 도 10에 나타내듯이 기판(52)중에서 액정 구동용 IC(51)를 장착하기 위한 영역(A)이 그 이외의 표면영역과 동일한 평탄면이었다. 그 결과, ACF(53)의 량이 지나치게 많으면, ACF(53)의 압착 접속시에 그 ACF(53)의 내부에 커다란 잔류 응력이 발생하며, 그때문에 경시적으로 접속불량이 발생한다는 문제가 있었다.
또한, 도 10에 있어서 부호(62)는 IC(51)에 대한 입력배선을 나타내며, 부호(63)는 IC(51)로부터의 출력배선을 나타내고 있다. 이것들의 배선은 실제로는 다수 개가 형성되지만, 도면에서는 그것들의 일부분을 도시하여 나머지 부분을 쇄선에 의해 생략하고 있다.
본 발명은, 상기의 문제점에 비추어서 이루어진 것으로서, 액정 구동용 IC등이라는 반도체 칩을 ACF등이라는 접합제를 사용하여 기판에 탑재하는 실장 구조체에 있어서, 전극 단자 사이의 접속 신뢰성을 향상하는 것을 목적으로 한다.
(과제를 해결하기 위한 수단)
(1) 상기의 목적을 달성하기 위해, 본 발명에 따른 반도체 칩의 실장 구조체는, 복수의 범프를 구비한 반도체 칩과, 복수의 랜드를 구비한 기판을 갖는 것과 함께, 그것들의 범프와 그것들의 랜드가 상호 도통하도록 접합제를 사용하여 상기 반도체 칩과 상기 기판을 접속하는 것에 의해 구성되는 반도체 칩의 실장 구조체이다. 그리고, 이 실장 구조체는, 상기 기판중에서 상기 복수의 랜드에 의해 둘러 싸여지는 영역내에 복수의 관통구멍을 분산하여 설치하는 것을 특징으로 한다.
이 반도체 칩의 실장 구조체에 의하면, 접합제를 사이에 낀 상태로서 반도체 칩을 기판에 밀어 붙이는 것에 의해 그 접합제에 의해 반도체 칩을 기판에 고정 장착한다. 이 경우, 접합제의 량이 지나치게 많을 때에는, 반도체 칩을 기판에 밀어 붙일때에 여분인 접착제는 관통구멍으로 들어가며, 그것에 의해 접합제의 내부에 잔류응력이 발생하는 일이 없게 된다. 그 결과, 접속부에 경시적인 접속불량이 발생하는 것을 확실하게 방지할 수 있다.
또한, 본 발명의 반도체 칩의 실장 구조로서는, 예를들면, COB(Chip On Board)방식의 실장 구조나, COF(Chip On FPC)방식의 실장 구조등이 고려된다. COB방식의 실장 구조는, 비교적 경질로서 두꺼운 기판, 예를들면 에폭시 기판등의 위에 반도체 칩을 실장하는 구조이다. 또한, COF방식의 실장 구조는, 가요성을 구비하고 있어서 비교적 얇은 기판, 예를들면 가요성 프린트 기판(FPC : Flexible Printed Circuit)의 위에 반도체 칩을 실장하는 구조이다.
일본 실개평 3-39876호 공보에 의하면, 반도체 칩은 아니지만 칩부품의 장착영역의 내부에 관통구멍을 설치한다는 기술이 개시되어 있다. 그러나, 여기에 명시된 관통구멍은 칩 탑재부의 요함을 쉽게 하기 위한 것이며, 접합제에 잔류 응력을 발생시키지 않는 것을 목적으로 하는 것은 아니다. 그 때문에, 이 종래 문헌에서는, 반도체 칩의 범프에 대응하여 기판측에 설치되는 복수의 랜드에 의해 둘러 싸여지는 영역내에 관통구멍을 형성하는 것 및 그들 복수의 관통구멍을 분산 상태로 설치하는 것이라는 기술요건은 나타나 있지 않다.
본 발명자는, 본 발명에 있어서 기판에 형성하는 복수의 관통구멍의 배치형태에 관하여 시뮬레이션을 행하여 다음과 같은 결과를 얻었다. 현재, 압착전의 상태로서 도 7에 나타내는 모델을 고려하며, 압착후의 상태로서 도 8에 나타낸 모델을 고려한다. 이들 도면에 있어서 각 부호는 이하의 의미를 갖는다.
X, Y : 액정 구동용 IC(즉, 반도체 칩)(6)의 외형 치수
x, y : 범프(16)의 외형 치수
h : 범프(16)의 높이
n : 범프(16)의 수
t : ACF(즉, 접착제)(4)의 두께
T : 기판(3)의 두께
H : 랜드(13)의 두께
d : 스루홀(즉, 관통구멍)(9)의 구멍 지름
N : 스루홀(9)의 구멍수
(A) 액정 구동용 IC(6)를 기판(3)에 압착할 때, 액정 구동용 IC(6)에 의해 눌려진 ACF(4)의 체적(V)은,
Figure 111999002501615-pat00016
(B) 도 8에 나타내는 압착 완료상태에 있어서, 범프(16)에 의해 배제되는 ACF(4)의 체적(v1)은,
Figure 111999002501615-pat00017
이다. 또한, 도 8에 나타내는 압착 완료상태에 있어서, 랜드(13)에 의해 배제되는 ACF(4)의 체적 v2 는,
Figure 111999002501615-pat00018
이다. 단, 간단하게 하기 위해 랜드(13)의 사이즈를 범프(16)의 사이즈와 동등하게 한다.
(C) 압착시에 IC 칩(6)의 외형보다 외측으로 나오는 ACF(4)는 없는 것으로 가정한다. 압착에 의해 여분으로 되는(즉, 배제되는)ACF(4)의 체적 v0 는,
Figure 111999002501615-pat00019
이다. 또한, 상기 식에 있어서 (t-h)는, 압착에 의한 ACF(4)의 두께의 감소량을 나타낸다.
(D) 여분으로 되는 체적 v0 의 ACF(4)가 기판(3)의 구멍(9)에 모두 충진되는 것으로 하며, 또한, 구멍(9)의 총면적을 S0 로 하면,
S0·T = v0
이며, 따라서,
Figure 111999002501615-pat00020
이다.
(E) 기판(3)에 설치된 구멍(9)의 총면적 S0의 액정 구동용 IC(6)에 대한 점유율 R(%)은,
Figure 111999002501615-pat00021
이다. 여기에서, 구멍(9)은 동그란 구멍이라도, 각이진 구멍이라도 그것들의 조합이라도 또는 다른 임의의 형상이라도 관계없다.
(F) 예를들면, 구멍(9)을 동그란 구멍으로 가정하며, 또한, 여분으로 되는 체적 v0의 ACF(4)가 그 동그란 구멍에 전부 충진되었다고 하면,
Figure 111999002501615-pat00022
으로 되며, 따라서,
Figure 111999002501615-pat00023
이다.
(G) 시뮬레이션의 결과는 다음의 표와 같다.
R(%) 8.9 17.9 7.9 7.0 4.4 2.2 1.1 0.1
X(㎛) 3000 3000 3000 3000 3000 3000 3000 3000
Y(㎛) 10000 10000 10000 10000 10000 10000 10000 10000
x(㎛) 70 70 70 70 70 70 70 70
y(㎛) 70 70 70 70 70 70 70 70
h(㎛) 18 18 18 18 18 18 18 18
n(개) 300 300 300 300 300 300 300 300
t(㎛) 35 35 35 35 35 35 35 35
T(㎛) 100 100 100 100 200 400 800 800
H(㎛) 9 0 0 9 9 9 9 9
d(㎛) 300 300 300 300 300 300 300 300
N(개) 37.7 75.9 33.5 29.6 18.8 9.4 4.7 0.5
R(%) 7.5 3.8 11.5 7.8
X(㎛) 3000 3000 3000 3000
Y(㎛) 10000 10000 10000 10000
x(㎛) 70 70 70 70
y(㎛) 70 70 70 70
h(㎛) 18 18 18 18
n(개) 300 300 300 300
t(㎛) 28 28 20 30
T(㎛) 25 50 25 50
H(㎛) 9 9 0 9
d(㎛) 300 300 300 300
N(개) 31.9 16.0 48.9 33.0
상기 표 1에 있어서, R은 상기 수학식 6으로부터 구하며, N은 상기 수학식 8로 부터 구한다. 또한, 상기 표에 있어서, T=100㎛이상의 데이터는 COB방식의 실장구조에 관한 것이며, T=50㎛이하의 데이터는 COF방식의 실장구조에 관한 것이다.
(H) 기판(3)에 설치되는 구멍(9)의 점유율은, 액정 구동용 IC(6)의 크기, 범프(16)의 크기 및 수, ACF(4)의 두께, 기판(3)의 두께, 랜드(13)의 두께등의 조합에 의해 변화하지만, ACF(4)의 접속 신뢰성을 확보하는 것은, ACF(4)가 액정 구동용 IC(6)와 기판(3)과의 사이에는 충분하게 충진되어 있을 필요가 있으며, 적정한 두께의 ACF(4)를 선택하는 것도 가능하다.
그러나, 현실의 압착작업에 있어서는 여러가지 다양한 부품의 조합을 압착할 필요가 있으며, 각각에 대응하는 최적인 ACF(4)를 사용하여 알수 있는 것은 곤란하다. 이것에 대하여, 본원 발명에 의하면, ACF(4)의 두께가 두꺼운 경우에는 여분의 ACF(4)를 기판 구멍(9)으로 피하게 하는 것에 의해 최적인 압착상태를 확보할 수 있으며, 그런이유로, ACF(4)의 두께를 적은 변화(variation)로 설정하여도 다기종의 압착에 대응할 수 있다.
(2) 상기의 시뮬레이션 결과를 참조하면, 기판 구멍(9)의 액정 구동용 IC(6)(즉, 반도체 칩)에 대한 면적 점유율 R(%)은,
0 % ＜ R
Figure 111999002501615-pat00001
18 %
의 범위에 있는 것이 바람직하다. 이 치수 설정에 의해 압착이 행해지는 경우에 접합제를 확실하게 관통 구멍으로 피하게 할 수 있다.
(3) 또한, 기판 구멍(9)의 면적 점유율 R (%)은,
2 %
Figure 111999002501615-pat00002
R
Figure 111999002501615-pat00003
10 %
의 범위에 있는 것이 보다 한층 바람직하다. 이 치수 설정에 의하면, 압착이 행해지는 경우에 접합제를 확실하게 관통 구멍으로 피하게 할 수 있음과 동시에, 배선패턴을 형성하기 위해 기판의 면적을 보다 크게 남기는 것도 가능하게 된다.
(4) 상기 구성의 반도체 칩의 실장 구조체에 관해서는, 기판에 설치되는 복수의 관통 구멍을 복수의 랜드에 의해 둘러 싸여지는 영역의 중앙부 보다도 그것들의 랜드에 가까운 위치에 설치하는 것이 바람직하다. 이렇게 하면, 범프 및 랜드에 의해 배제되는 접합제의 전부를 확실하게 상기 관통 구멍으로 피하게 할 수 있다.
구체적으로는, 도 8에 있어서, IC칩(6)의 중앙(C)과 범프(16)와의 사이의 거리 D1의 2/3이하의 범위 D2의 안에 관통 구멍(9)을 설치하는 것이 바람직하다. 예를들면, IC칩(6)의 폭을 X = 3mm(=3000㎛)로 하며, IC칩(6)의 단면으로부터 범프(16)의 내측 단면까지의 거리를 D3=0.3mm로 하면,
D1 = X/2 - D3
= 3/2 - 0.3
= 1.2(mm)
이며, 그런이유로
D2=D1×2/3=0.8(mm)
로 된다. 즉, 이 경우에는, 범프(16)의 내측 단면에서 0.8mm의 범위의 안에 관통 구멍(9)을 설치하는 것이 바람직하다.
(5) 본 발명에 사용되는 기판은, 단일의 배선층을 구비한 기판에 의해 형성하는 것도 가능하며, 또는, 복수의 도전성 스루홀에 의해 서로 전기적으로 접속되는 복수의 배선층을 포함하는 기판에 의해 구성하는 것도 가능하다. 그와 같은 도전성 스루홀을 구비한 기판을 사용하는 경우에는, 그 기판에 형성되는 도전성 스루홀을 접합제를 피하기 위한 복수의 관통구멍으로서 사용할 수 있다.
현재에는, 기판에 형성되는 도전성 스루홀은 IC칩의 탑재영역의 외측에 배치되는 것이 많다고 생각할 수 있지만, 면적이 작은 기판내에 고밀도인 배선패턴을 형성하는 즉, 세밀 실장이 행해지는 경우에는, IC칩의 탑재 영역의 내부에 도전성 스루홀을 배치하는 것이 상당히 효과적이며, 그와 같은 패턴의 배치일때 그들 복수의 도전성 스루홀을 접합제를 피하기 위한 관통 구멍으로서 이용하면 상당히 효율적이다.
(6) 이어서, 본 발명에 따른 액정장치는, 한쌍의 투광성 기판에 의해 협지되는 액정을 가지며, 그 액정에 인가하는 전압을 제어하는 것에 의해 그 액정의 배향을 제어하며, 그래서 해당 액정에 입사하는 광을 변조하는 액정장치이다. 그리고 이 액정장치는, 상기 한쌍의 투광성 기판의 적어도 한쪽에 접착되는 반도체 칩의 실장 구조체를 가지고 있으며, 그 실장 구조체는, 복수의 범프를 구비한 액정 구동용 IC와, 복수의 랜드를 구비한 기판을 구비함과 동시에 그들 범프와 그들 랜드가 서로 도통하도록 접합제를 사용하여 상기 액정 구동용 IC와 상기 기판을 접속하는 것에 의해 구성된다. 그리고 더 나아가서, 상기 기판중에서 상기 복수의 랜드에 의해 둘러싸이는 영역내에는 복수의 관통구멍이 분산 상태로 설치된다.
이 액정장치를 제조할 때에는, 접합제를 사이에 낀 상태로 액정 구동용 IC(즉, 반도체 칩)를 기판에 눌러 붙이는 것에 의해 그 접합제에 의해 액정 구동용 IC가 기판에 고정 장착된다. 이 경우, 접합제의 양이 지나치게 많을때에는, 액정 구동용 IC를 기판에 압착한 때에 나머지 접합제는 관통구멍으로 들어가며, 그러므로 인해 접합제의 내부에 잔류 응력이 발생하는 일이 없게 된다.
(7) 상기 (6)기재의 액정장치에 있어서, 액정 구동용IC의 면적에 대한 관통구멍의 합계면적의 점유율을 R이라고 하면,
0 % 〈 R
Figure 112003017750883-pat00004
18 %
인 것이 바람직하다. 이 치수설정에 의해 압착이 행해지는 경우에 접합제를 확실하게 관통구멍으로 피하게 할 수 있다.
(8) 상기 (6)기재의 액정장치에 있어서, 액정 구동용 IC의 면적에 대한 관통구멍의 합계면적의 점유율을 R로 하면,
2 %
Figure 111999002501615-pat00005
R
Figure 111999002501615-pat00006
10 %
인 것이 보다 한층 바람직하다. 이 치수 설정에 의하면, 압착이 행해지는 경우에 접합제를 확실하게 관통구멍으로 피하게 할 수 있음과 동시에 배선패턴을 형성하기 위한 기판의 면적을 보다 크게 남기는 것도 가능하다.
(9) 상기 (6)에서 (8)에 기재된 액정장치에 관해서는, 접합제를 피하게 하기 위한 관통구멍을 상기 복수의 랜드에 의해 둘러싸이는 영역의 중앙부 보다도 그것들의 랜드에 가까운 위치에 설치하는 것이 바람직하다. 이렇게 하면, 액정 구동용 IC를 기판위에 압착하는 경우에 범프 및 랜드에 의해 배제되는 접합제의 전부를 무리없이 확실하게 관통구멍으로 피하게 할 수 있다.
(10) 상기 (6)에서 (9)에 기재된 액정장치에 관하여 기판은, 복수의 스루홀에 의해 서로 전기적으로 접속되는 복수의 배선층을 구비한 기판에 의해서 구성되며, 그 경우에는, 접합제를 피하기 위한 복수의 관통구멍을 그들의 스루홀에 의해 구성할 수 있다. 이렇게 하면, 접합제를 피하기 위한 전용의 관통구멍을 설치할 필요가 없게되기 때문에 기판의 면적을 배선영역 등으로서 효율적으로 사용할 수 있다.
(11) 이어서, 본 발명에 따른 전자기기는, 액정장치를 포함하여 구성되는 전자기기에 있어서, 그 액정장치가 상기 (6)에서 (10)기재의 액정장치인 것을 특징으로 한다. 이와 같은 전자기기로서는, 예를들면, 휴대 전화기, 휴대정보 단말기등이 고려된다.
(발명의 실시형태)
(반도체 칩의 실장 구조체에 관한 실시형태)
도 1은, 본 발명에 따른 반도체 칩의 실장구조체의 한 실시형태를 나타내고 있다. 여기에 나타내는 실장 구조체(1)는, 칩 콘덴서, 칩 저항 등의 전자 칩부품(2)이 실장된 회로기판(3)과, 접합제로서의 ACF(Anisotropic Conductive Film: 이방성 도전막)(4)에 의해 회로기판(3)의 표면에 접속되는 액정 구동용 IC(6)와, 그리고, ACF(7)에 의해 회로기판(3)의 표면에 접속되는 입력용 케이블(8)을 포함하여 구성된다.
전자칩 부품(2)은, 액정장치를 구동하기 위한 구동회로를 구성하기 위한 회로부품이다. 이것들의 전자칩 부품(2)은, 예를들면, 납땜에 의해 회로기판(3)위에 접속할 수 있다. 또한, 은 페이스트(silver paste)등의 도전성 접착제나 ACF를 사용한 접속도 가능하다.
회로기판(3)은, 예를들면, 유리 에폭시 기재의 표리양면에 동박을 피복하여 에칭에 의해 배선패턴을 형성하며, 또한 스루홀(9)을 통해 표리양면의 도통을 얻는 것에 의해 형성된다. 배선 패턴의 표면에는 Ni-Au도금을 시행하여 마이그레이션 등이라는 불합리가 발생하지 않도록 하면 바람직하다.
회로기판(3)의 표면에는, 액정 구동용 IC(6)를 장착하기 위한 영역인 IC장착 영역(A)이 설정된다. 또한, 배선 패턴으로서 복수의 출력 배선(11)및 복수의 입력 단자(12)가 형성되며, 그것들의 선단이 도 2에 나타내듯이 IC장착 영역(A)의 내부 영역에서 랜드(13)를 형성한다. 출력배선(11)의 안측, 즉 액정 구동용 IC(6)와 반대측의 면에는, 도 4에 나타내듯이 각 출력배선(11)에 대응시켜서 출력단자(14)가 형성되며, 그것들의 출력단자(14)와 각 출력배선(11)이 스루홀(9)에 의해 도전접속 되어 있다.
도 1에 있어서, 액정 구동용 IC(6)는 그 바닥면, 즉 능동면에 복수의 범프(16)를 가지며, 그것들의 범프(16)가 ACF(4)에 의해 회로기판(3)위의 복수의 출력배선(11)에 각각으로 도전 접속된다. ACF(4)는, 예를들면, 에폭시계 접착제를 주성분으로 하는 접착제의 중에서, 입경 5㎛의 폴리스틸렌 입자에 Ni-Au도금을 시행하는 것에 의해 형성한 도전입자를 분산시키는 것에 의해 형성할 수 있다. 이 ACF(4)를 사용한 경우에는, 온도 180℃, 압력 10gf/범프, 가압시간 30초의 조건에서 열 압착을 행할 수 있다.
입력용 케이블(8)의 선단의 하면에는 배선 패턴(17)이 형성되며, 그것들의 배선패턴(17)이 ACF(7)에 의해 회로 기판(3)의 입력 단자(12)에 도전 접속된다. ACF(7)는, 입경 3-10㎛정도의 니켈 금속입자로 이루어지는 도전입자와, 에폭시계 접착제를 주성분으로 하는 접착제로 이루어지는 것을 사용하며, 온도 170℃, 압력 3MPa, 가압시간 20초의 조건에서 접속하였다.
또한, 회로기판(3)과 입력용 케이블(8)과는, 종래 행해지고 있는 납땜에 의해 수작업이나 기계로 접속할 수 있다. 그리고, 회로기판(3)과 입력용 케이블(8)과의 접속부에는 실리콘 수지, 아크릴 수지 또는 우레탄 수지등의 몰드재를 코팅하여 방습, 방진 및 기계적 접촉에 의한 손상의 방지등을 행하는 것이 바람직하다. 이와 같은 몰드재는, 회로기판(3)과 후술하는 액정 패널과의 접속부, 액정 구동용 IC(6)과 회로기판(3)과의 접속부, 전자부품(2)과 회로 기판(3)과의 접속부등에 관해서도 동일하게 사용할 수 있다.
본 실시형태에 따른 반도체 칩의 실장 구조체(1)에서는, 도 2에 나타내듯이 IC 장착영역(A)의 내부에 있어서, 특히, 복수의 출력배선(11)의 랜드(13)및 복수의 입력단자(12)의 랜드(13)에 의해 둘러싸여지는 영역(B)내에 복수의 관통구멍(10)을 분산하여 설치하였다.
현재, 액정 구동용 IC(6)의 기판(3)으로의 탑재면의 면적에 대한 관통구멍(10)의 합계면적의 점유율을 R로 하면, 시뮬레이션 결과와 경시적인 접속불량의 측정 및 액정 구동용 IC(6)와 회로기판(3)과의 접속강도의 실험에 의해
0 % 〈 R
Figure 111999002501615-pat00007
18 %
로 설정하는 것이 바람직하다. 이것에 의하면, 점유율(R)이 0 %이면 잔류응력이 남아 버린다. 현저한 경시적인 접속불량을 발생시키며 또한, 점유율(R)이 18%보다 크면 충분한 접속강도가 확보되지 않는 것이었다. 보다 바람직하게는
2 %
Figure 111999002501615-pat00008
R
Figure 111999002501615-pat00009
10 %
로 설정하는 것에 의해 액정 구동용 IC(6)와 회로기판(3)과의 접속강도가 확보되면서 또한, 여분의 ACF(4)를 관통구멍(10)을 통해 피하게 할 수 있기 때문에 잔류응력을 저감할 수 있다. 또한, 관통구멍(10)을 설치하는 위치는, 랜드에 의해 둘러싸여지는 영역(B)의 중앙부 보다도, 가능한 한 범프에 가까운 위치로 하는 것으로 각각의 범프와 대응하는 랜드와의 접속부에 있어서 여분의 ACF를 빠르게 피하게 할 수 있다.
본 실시형태에 따른 반도체 칩의 실장 구조체에서는, 회로기판(3)의 IC장착영역(A)의 내부, 특히 랜드에 의해 둘러싸여지는 영역(B)(도 2참조)의 내부에 복수의 관통구멍(10)을 분산 상태로 형성하였기 때문에, 액정 구동용 IC(6)을 회로기판(3)으로 압착하는 경우에 ACF(4)가 압착헤드에 의해 눌려 압착될때, 여분의 ACF(4)는 그것들의 관통구멍(10)에 들어가 액정 구동용 IC(6)로부터 피한다. 따라서, IC(6)와 기판(3)과의 사이에는 항상 적당량의 ACF(4)가 존재하게 되며, 따라서 ACF(4)의 압착 접속시에 그 ACF(4)의 내부에 커다란 잔류응력이 발생하는 일이 없게 되며, 그때문에 경시적으로 접속불량이 발생하는 것도 없어지게 되며, 그 결과 IC(6)의 범프(16)와 기판(3)위의 랜드와의 사이의 접속 신뢰성이 향상한다.
(변형예)
상기의 실장구조체에 관해서는, 다음과 같은 변형예가 고려된다. 우선, 상기 실시형태에서는 ACF(4)등이라는 접합제를 피하기 위한 관통구멍을 단순한 관통구멍(10)으로서 형성하였지만, 액정 구동용 IC(6)가 실장되는 회로기판(3)이 표리 양면에 배선층을 갖는 양면 회로기판으로서, 게다가 그것들의 배선층을 도통하는 도전성 스루홀이 IC장착영역(A)의 내부영역에 설치될 때에는, 그와 같은 도전성 스루홀을 접합제를 피하기 위한 관통구멍으로서 겸용할 수 있다.
또한, 회로기판(3)의 기재로서는, 유리섬유와 에폭시계 수지와의 복합 소재인 유리 에폭시 기재에 대신하여 ① 알아미드 섬유 또는 ② 유리섬유와 알아미드 섬유와의 혼합 소재등으로 이루어지는 제 1소재와, ③ 폴리 이미드계 수지 또는 ④ BT(비스마 레이드. 트리아진)수지등으로 이루어지는 제 2소자와의 복합 소재를 사용할 수 있다.
또한, 에폭시계 수지, 폴리이미드계 수지, BT 수지등의 단독소재 또는 그것들의 혼합 혹은 화합소재로 이루어지는 기판재료를 사용하여 회로기판을 형성하는 것도 가능하다.
또한, 회로기판(3)은, 상기 실시형태와 같은 양면 배선기판에 대신하여 한쪽면 배선기판을 사용할 수 있으며, 또한, 3층, 4층등의 다층기판을 사용하는 것도 가능하다. 한쪽면 배선기판을 사용하는 경우에는, 액정 구동용 IC(6)의 탑재면과 동일면 위에 출력단자가 형성되게 되지만, 기판의 비용을 저렴하게 할 수 있다. 또한, 다층기판을 사용하는 경우에는 그랜드층을 설치하거나 전원배선 패턴을 두껍게 하는 등의 노이즈 대책을 비교적 용이하게 할 수 있다.
(액정장치의 실시형태)
도 3은, 도 1에 나타내듯이 실장 구조체(1)를 사용한 액정장치를 나타내고 있다. 여기에 나타내는 액정장치(20)는, 그 실장 구조체(1)및 그것이 접속되는 액정패널(19)에 의해 구성된다.
액정패널(19)은, 도 4에 나타내듯이, 밀폐재(27)에 의해 한쌍의 투광성 기판(21a 및 21b)을 접합시키며, 또한 그것들의 기판의 사이에 액정(22)을 봉입하는 것에 의해 형성된다. 한쪽의 투광성 기판(21a)의 내측표면에는 투광성 전극(23a)이 형성되며, 다른쪽의 투광성 기판(21b)의 내측 표면에는 투광성 전극(23b)이 형성된다.
투광성 기판(21a)은 대향하는 투광성 기판(21b)의 외측으로 길게 내어져 있으며, 그 길게 내어진 부에는 패널측 단자(24)가 형성된다. 이 패널측 단자(24)에는, 투광성 전극(23a)으로부터 직접 연장하는 것과, 양 기판(21a 및 21b)의 사이의 배치되는 도통재(도시생략)를 통해 투광성 전극(23b)에 연결되는 것인 2종류가 포함된다. 각 투광성 기판(21a 및 21b)의 외측 표면에는 편광판(26)이 점착된다.
반도체 칩의 실장구조체(1)는, 회로기판(3)의 출력단자(14)가 패널측 단자(24)와 위치적으로 일치하도록 위치가 맞추어진 상태로서, 그것 등의 사이에 배치된 ACF(28)에 의해 도전 접속된다. 본 실시형태에서는, ACF(28)로서, 입자 지름 10㎛의 폴리 스틸렌 입자에 Ni-Au도금한 도전 입자와, 에폭시계 접착제를 주성분으로 하는 접착제로 이루어지는 것을 사용하며, 온도 170℃, 압력 3MPa, 가압시간 20초의 압착 조건으로 접속하였다.
또한, ACF(28)를 사용한 접속방법 대신에, 도전입자를 포함하지 않는 접착제만을 사용하여 회로기판(3)의 출력단자(14)와 패널측 단자(24)를 직접 접촉시켜서 도통시킬 수 있다. 이 접속방법에 의하면, ACF를 사용한 경우에 발생하는 도전입자에 의한 쇼트불량의 우려가 해소되며, 보다 미세한 피치의 접속이 가능하게 된다.
이상과 같이 구성된 액정장치(20)에 관해서도, 도 4에 나타내듯이 반도체 칩의 실장 구조체(1)에 있어서, 회로기판(3)의 IC 장착영역(A)의 내부, 특히 출력배선(11)및 입력단자(12)의 랜드(13)에 의해 둘러싸여지는 영역(B)의 내부에 복수의 관통구멍(10)을 분산상태로 형성하였기 때문에, 액정 구동용 IC(6)의 압착의 경우 에 여분의 ACF(4)는 그들의 관통구멍(10)에 들어가며, 따라서, ACF(4)의 압착 접속시에 그 ACF(4)의 내부에 커다란 잔류응력이 발생하는 것을 방지할 수 있다.
(전자 기기의 실시형태)
도 5는, 본 발명에 따른 전자기기의 한 예인 휴대 전화기의 한 실시형태를 나타내고 있다. 여기에 나타내는 휴대 전화기(30)는, 안테나(31), 스피커(32), 액정장치(20), 키 스위치(33), 마이크로폰(34)등이라는 각종의 구성요소를 외장 케이스(36)에 격납하는 것에 의해 구성되어 있다. 액정장치(20)는, 도 3에 나타낸 액정장치에 의해 구성된다.
도 6은, 도 5에 나타낸 휴대 전화기의 내부구조의 주요부를 나타내고 있으며, 액정패널(19)및 실장 구조체(1)에 의해 구성되는 액정장치(20)가 휴대 전화기(30)의 본체기판(37)에 실장되어 있다. 액정 패널(19)은, 예를들면, 실리콘 고무나 발포 우레탄을 기재로 하는 완충성이 있는 고정부재(38)에 접착제를 사용하여 또는 부직포를 기재로 하는 양면 테이프에 의해 본체 기판(37)의 소정위치에 고정된다.
본체 기판(37)의 위에는 액정장치(20)에 전원 및 입력신호를 공급하기 위한 단자(41)가 형성되며, 또한, 상기 단자에 접속한 암형 커넥터(42)가 설치되어 있다. 액정장치(20)는, 입력용 케이블(8)을 커넥터(42)에 빼고 낄수 있도록 삽입하는 것에 의해 본체 기판(37)의 전원측과 접속되어 있다.
여기에 예시한 휴대 전화기에 있어서도, 도 1에 나타낸 실장 구조체(1)를 사용하는 것에 의해 액정 구동용 IC(6)를 ACF(4)를 사용하여 회로기판(3)으로 실장하는 경우에 여분의 ACF(4)를 관통구멍(10)으로 피하게 할 수 있기 때문에, IC(6)의 접속 신뢰성이 향상한다.
(그 밖의 실시형태)
이상, 바람직한 실시형태를 열거하여 본 발명을 설명하였지만, 본 발명은 그 실시형태에 한정되는 것이 아닌, 청구의 범위에 기재된 발명의 범위내에서 여러가지로 변경할 수 있다.
예를들면, 본 발명에서 사용되는 반도체 칩은 액정 구동용 IC에 한정되지 않으며, 각종의 목적에서 사용되는 여러가지의 IC로 할 수 있다. 또한, 반도체 칩을 실장하는 기판도 도 1에 나타낸 양면 배선구조의 기판에 한정되지 않고, 단층의 기판 또는 다층의 기판으로 하는 것도 가능하다.
또한, 도 1에서는 범프(16)및 관통구멍(10)을 직선형상의 열로서 배열하였지만, 배열형태는 특별한 형태로 한정되지 않는다. 예를들면, 그것들을 물때새 배열로 하는 것도 가능하다.
본 발명에 따른 반도체 칩의 실장구조, 액정장치 및 전자기기에 의하면, 기판에 관통구멍을 설치하였기 때문에 다량의 접합제를 사이에 낀 상태로 반도체 칩을 기판에 압착한 때, 여분인 접착제를 관통구멍으로 피하게 할 수 있으며, 그런이유로 접합제를 사용한 압착 접속시에 그 접합제의 내부에 커다란 잔류응력이 발생하는 것을 방지할 수 있으며, 그 때문에 경시적으로 접속불량이 발생하는 것을 방지할 수 있다.
또한, 특히, 본 발명에 의하면, 복수의 관통구멍이 복수의 랜드에 의해 둘러싸여지는 영역내에 설치되며 게다가 이것들의 관통구멍이 1개소로 집중하는 일 없이 분산상태로 설치되기 때문에, 여분인 접합제를 얼룩없이 확실하게 피할수 없으며, 따라서, 접합제의 내부에 잔류응력이 발생하는 것을 반도체 칩이 전면에 걸쳐서 거의 완전하게 방지 할 수 있다.

Claims (24)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 복수의 범프를 구비한 반도체 칩과, 복수의 랜드를 구비한 기판을 갖는 것과 함께, 그것들의 범프와 그것들의 랜드가 상호 도통하도록 접합제를 사용하여 상기 반도체 칩과 상기 기판을 접속하는 것에 의해 구성되는 반도체 칩의 실장 구조체에 있어서,
    상기 접합제는 상기 반도체 칩과 상기 기판에 의해 협지(挾持)되어 양자를 접합하고 있고,
    상기 기판중에서 상기 복수의 랜드에 의해 둘러 싸여지는 영역내의 중앙부보다도 상기 랜드에 가까운 위치에, 상기 접합제를 유출시키기 위한 복수의 관통구멍이 배열 설치된 것을 특징으로 하는 반도체 칩의 실장 구조체.
  13. 제 12항에 있어서,
    상기 복수의 관통구멍은 상기 복수의 랜드의 배열에 대향하여 배열되어 있는 것을 특징으로 하는 반도체 칩의 실장 구조체.
  14. 제 13항에 있어서,
    상기 랜드의 열(列)과 그 랜드에 대향하는 상기 관통구멍의 열과의 거리는, 당해 랜드로부터 상기 복수의 랜드에 의해 둘러 싸여지는 영역의 중앙부까지의 거리의 2/3 이하인 것을 특징으로 하는 반도체 칩의 실장 구조체.
  15. 제 12항에 있어서,
    상기 반도체 칩의 면적에 대한 상기 관통구멍의 합계면적의 점유율 R은,
    0% < R
    Figure 112005033144699-pat00010
    18% 인 것을 특징으로 하는 반도체 칩의 실장 구조체.
  16. 제 12항에 있어서,
    상기 반도체 칩의 면적에 대한 상기 관통구멍의 합계면적의 점유율 R은,
    2%
    Figure 112005033144699-pat00011
    R
    Figure 112005033144699-pat00012
    10% 인 것을 특징으로 하는 반도체 칩의 실장 구조체.
  17. 제 12항에 있어서,
    상기 기판은 표리(表裏) 양면의 배선층을 도통하는 복수의 스루홀을 가지며,
    상기 복수의 관통구멍은 그것들의 스루홀에 의해 구성되는 것을 특징으로 하는 반도체 칩의 실장 구조체.
  18. 한쌍의 투광성 기판에 의해 협지되는 액정을 가지는 액정장치에 있어서,
    상기 투광성 기판의 적어도 한쪽에 접착되는 반도체 칩의 실장 구조체를 가지며,
    그 반도체 칩의 실장 구조체는 복수의 범프를 구비한 액정 구동용 IC와, 복수의 랜드를 구비한 기판을 갖는 것과 함께, 그것들의 범프와 그것들의 랜드가 상호 도통하도록 접합제를 사용하여 상기 액정 구동용 IC와 상기 기판을 접속하는 것에 의해 구성되어 있으며,
    상기 접합제는 상기 반도체 칩과 상기 기판에 의해 협지(挾持)되어 양자를 접합하고 있고,
    상기 기판중에서 상기 복수의 랜드에 의해 둘러 싸여지는 영역내의 중앙부보다도 상기 랜드에 가까운 위치에, 상기 접합제를 유출시키기 위한 복수의 관통구멍이 배열 설치된 것을 특징으로 하는 액정장치.
  19. 제 18항에 있어서,
    상기 복수의 관통구멍은 상기 복수의 랜드의 배열에 대향하여 배열되어 있는 것을 특징으로 하는 액정장치.
  20. 제 19항에 있어서,
    상기 랜드의 열과 그 랜드에 대향하는 상기 관통구멍의 열과의 거리는, 당해 랜드로부터 상기 복수의 랜드에 의해 둘러 싸여지는 영역의 중앙부까지의 거리의 2/3 이하인 것을 특징으로 하는 액정장치.
  21. 제 18항에 있어서,
    상기 액정 구동용 IC의 면적에 대한 상기 관통구멍의 합계면적의 점유율 R은,
    0% < R
    Figure 112005033144699-pat00013
    18% 인 것을 특징으로 하는 액정장치.
  22. 제 18항에 있어서,
    상기 액정 구동용 IC의 면적에 대한 상기 관통구멍의 합계면적의 점유율 R은,
    2%
    Figure 112005033144699-pat00014
    R
    Figure 112005033144699-pat00015
    10% 인 것을 특징으로 하는 액정장치.
  23. 제 18항에 있어서,
    상기 기판은 표리 양면의 배선층을 도통하는 복수의 스루홀을 가지며,
    상기 복수의 관통구멍은 그것들의 스루홀에 의해 구성되는 것을 특징으로 하는 액정장치.
  24. 액정장치를 포함하여 구성되는 전자 기기에 있어서,
    그 액정장치는 청구항 제 18항 내지 제 23항중 어느 한항에 기재된 액정장치에 의해 구성되는 것을 특징으로 하는 전자기기.
KR1019990009796A 1998-03-24 1999-03-23 반도체 칩의 실장 구조체, 액정장치 및 전자기기 KR100545881B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP7633498 1998-03-24
JP98-76334 1998-03-24
JP28709998A JP3610787B2 (ja) 1998-03-24 1998-10-08 半導体チップの実装構造体、液晶装置及び電子機器
JP98-287099 1998-10-08

Publications (2)

Publication Number Publication Date
KR19990078144A KR19990078144A (ko) 1999-10-25
KR100545881B1 true KR100545881B1 (ko) 2006-01-25

Family

ID=26417471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990009796A KR100545881B1 (ko) 1998-03-24 1999-03-23 반도체 칩의 실장 구조체, 액정장치 및 전자기기

Country Status (5)

Country Link
US (1) US6265770B1 (ko)
JP (1) JP3610787B2 (ko)
KR (1) KR100545881B1 (ko)
CN (1) CN100370603C (ko)
TW (1) TW417263B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW487896B (en) 2000-02-24 2002-05-21 Seiko Epson Corp Mounting structure for semiconductor device, electro-optical device, and electronic apparatus
JP3767474B2 (ja) * 2001-01-15 2006-04-19 セイコーエプソン株式会社 表示装置及びその製造方法
US6989295B1 (en) 2002-01-09 2006-01-24 Bridge Semiconductor Corporation Method of making a semiconductor package device that includes an insulative housing with first and second housing portions
US6891276B1 (en) * 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
US7190060B1 (en) 2002-01-09 2007-03-13 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same
US6936495B1 (en) 2002-01-09 2005-08-30 Bridge Semiconductor Corporation Method of making an optoelectronic semiconductor package device
JP3832823B2 (ja) * 2002-07-09 2006-10-11 株式会社 日立ディスプレイズ 表示装置
US7139060B2 (en) 2004-01-27 2006-11-21 Au Optronics Corporation Method for mounting a driver IC chip and a FPC board/TCP/COF device using a single anisotropic conductive film
JP4207004B2 (ja) * 2005-01-12 2009-01-14 セイコーエプソン株式会社 半導体装置の製造方法
JP4428329B2 (ja) * 2005-05-30 2010-03-10 エプソンイメージングデバイス株式会社 電気光学装置及びその製造方法並びに電子機器
CN100437236C (zh) * 2005-10-28 2008-11-26 友达光电股份有限公司 液晶显示面板与其上的线路布局
WO2008003545A1 (de) * 2006-07-04 2008-01-10 Continental Automotive Gmbh Flexibler leiterträger und verwendung eines glasfasergewebes und eines harzes für den flexiblen leiterträger
JP2008141026A (ja) * 2006-12-04 2008-06-19 Sony Corp 電子機器及びその製造方法、並びに、発光ダイオード表示装置及びその製造方法
CN101574022B (zh) * 2007-02-22 2011-04-20 夏普株式会社 电子电路装置及其制造方法以及显示装置
CN105518885B (zh) 2013-12-02 2018-02-16 东芝北斗电子株式会社 发光装置
CN106155405B (zh) * 2015-04-28 2024-04-26 安徽精卓光显技术有限责任公司 柔性电路板及应用该柔性电路板的电子设备
JP2017094580A (ja) * 2015-11-24 2017-06-01 セイコーエプソン株式会社 配線構造、ｍｅｍｓデバイス、液体噴射ヘッド、液体噴射装置、ｍｅｍｓデバイスの製造方法、液体噴射ヘッドの製造方法、および、液体噴射装置の製造方法
KR102354514B1 (ko) * 2017-05-11 2022-01-21 엘지디스플레이 주식회사 표시 장치
KR102555446B1 (ko) * 2018-04-26 2023-07-13 삼성디스플레이 주식회사 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0487643U (ko) * 1990-11-30 1992-07-30
JPH0677293A (ja) * 1992-06-25 1994-03-18 Nitto Denko Corp フィルムキャリアおよびこれを用いた半導体装置
JPH06204272A (ja) * 1993-01-07 1994-07-22 Matsushita Electron Corp 半導体装置の製造方法
JPH10163256A (ja) * 1996-11-29 1998-06-19 Hitachi Chem Co Ltd 半導体装置用チップ支持基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5511361A (en) * 1978-07-11 1980-01-26 Citizen Watch Co Ltd Semiconductor fitting construction
JPS6350049A (ja) * 1986-08-19 1988-03-02 Mitsubishi Electric Corp 樹脂封止型半導体装置
JPS6364330A (ja) * 1986-09-04 1988-03-22 Mitsubishi Electric Corp 半導体装置
JP2544371B2 (ja) * 1987-02-25 1996-10-16 株式会社日立製作所 半導体装置
JP2531963B2 (ja) * 1987-12-03 1996-09-04 新光電気工業株式会社 半導体装置
JPH02177553A (ja) * 1988-12-28 1990-07-10 Matsushita Electric Ind Co Ltd 集積回路装置およびその製造方法
US5592025A (en) * 1992-08-06 1997-01-07 Motorola, Inc. Pad array semiconductor device
US5612576A (en) * 1992-10-13 1997-03-18 Motorola Self-opening vent hole in an overmolded semiconductor device
JP2833996B2 (ja) * 1994-05-25 1998-12-09 日本電気株式会社 フレキシブルフィルム及びこれを有する半導体装置
FR2723257B1 (fr) * 1994-07-26 1997-01-24 Sgs Thomson Microelectronics Boitier bga de circuit integre
JP2546192B2 (ja) * 1994-09-30 1996-10-23 日本電気株式会社 フィルムキャリア半導体装置
JPH08293524A (ja) * 1995-04-21 1996-11-05 Toshiba Corp 半導体装置およびその製造方法
JP2825083B2 (ja) * 1996-08-20 1998-11-18 日本電気株式会社 半導体素子の実装構造
US6064114A (en) * 1997-12-01 2000-05-16 Motorola, Inc. Semiconductor device having a sub-chip-scale package structure and method for forming same
US5893726A (en) * 1997-12-15 1999-04-13 Micron Technology, Inc. Semiconductor package with pre-fabricated cover and method of fabrication

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0487643U (ko) * 1990-11-30 1992-07-30
JPH0677293A (ja) * 1992-06-25 1994-03-18 Nitto Denko Corp フィルムキャリアおよびこれを用いた半導体装置
JPH06204272A (ja) * 1993-01-07 1994-07-22 Matsushita Electron Corp 半導体装置の製造方法
JPH10163256A (ja) * 1996-11-29 1998-06-19 Hitachi Chem Co Ltd 半導体装置用チップ支持基板

Also Published As

Publication number Publication date
CN1235375A (zh) 1999-11-17
KR19990078144A (ko) 1999-10-25
JPH11340285A (ja) 1999-12-10
US6265770B1 (en) 2001-07-24
CN100370603C (zh) 2008-02-20
TW417263B (en) 2001-01-01
JP3610787B2 (ja) 2005-01-19

Similar Documents

Publication Publication Date Title
KR100545881B1 (ko) 반도체 칩의 실장 구조체, 액정장치 및 전자기기
JP3648741B2 (ja) 液晶表示装置，その実装構造，及び電子機器
KR100392154B1 (ko) 반도체 소자의 실장 구조, 반도체 소자의 실장 방법,다층배선기판, 전자 광학 장치 및 전자 인자 장치
JP3622665B2 (ja) 接続構造、電気光学装置および電子機器
US6133978A (en) Tape carrier package and liquid crystal display device
KR100724857B1 (ko) 전기 광학 장치 및 전자기기
US20060125995A1 (en) Liquid crystal display with compact IC chip configuration
EP0878840B1 (en) Connecting structure and method for connecting a semiconductor device onto a substrate
KR100581243B1 (ko) 도전 접착제, 실장 구조체, 액정 장치, 전자기기 및 실장구조체, 액정 장치, 전자기기의 제조 방법
JP5567362B2 (ja) 表示装置及び電子機器
KR100485967B1 (ko) 압착 접속 기판, 액정 장치 및 전자 기기
KR100485966B1 (ko) 압착 접속 기판, 액정 장치 및 전자 기기
JP2001230001A (ja) 接続構造、電気光学装置および電子機器
WO2000026959A1 (en) Semiconductor device, method of manufacture thereof, circuit board and electronic device
JP3729113B2 (ja) 電子機器
JP2004087940A (ja) 電子部品の実装基板、電気光学装置、電気光学装置の製造方法及び電子機器
JP4109665B2 (ja) 携帯電話機
JP2004136673A (ja) 接着構造、液晶装置、及び電子機器
JPS60225120A (ja) 液晶表示装置
JPH0618909A (ja) 異方性導電膜を有するフレキシブル回路基板
JP2001094225A (ja) 圧着接続基板、液晶装置及び電子機器
JP3608514B2 (ja) 半導体素子の実装構造及び電子装置
JPS6322697Y2 (ko)
JP2004087939A (ja) 電気光学装置、電子機器及び電気光学装置の製造方法
JP3224257B2 (ja) 集積回路を搭載したカード

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130114

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140110

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150109

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160108

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170106

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee