JPH0677293A - フィルムキャリアおよびこれを用いた半導体装置 - Google Patents
フィルムキャリアおよびこれを用いた半導体装置Info
- Publication number
- JPH0677293A JPH0677293A JP15245293A JP15245293A JPH0677293A JP H0677293 A JPH0677293 A JP H0677293A JP 15245293 A JP15245293 A JP 15245293A JP 15245293 A JP15245293 A JP 15245293A JP H0677293 A JPH0677293 A JP H0677293A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- film carrier
- semiconductor device
- layer
- conductive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体素子配線のファインピッチ化や高密度
実装化、薄型化に充分に対応でき、しかも半導体素子の
封止に用いる絶縁性樹脂とフィルムキャリアとの間の密
着性に優れ、信頼性の高い半導体装置を提供する。 【構成】 導電回路５は、絶縁体層６の両面６ａ，６ｂ
に露出しないように埋設されており、導電回路５の両面
５ａ，５ｂから導通路７，８が、導電回路５の面方向に
ずれて対をなして形成されている。各導通路７，８はバ
ンプ９，１０にそれぞれ接続しており、導電回路５と各
バンプ９，１０とは、各導通路７，８を介して導通して
いる。フィルムキャリア２の一方の導通路７の片端部に
形成されたバンプ９は、半導体素子３の電極１２に接触
して、電気的に接続され、フィルムキャリア２は半導体
素子３を搭載している。この半導体素子３を被覆するよ
うに、絶縁体層６の片面６ａに接して、絶縁性樹脂層４
が形成されている。
実装化、薄型化に充分に対応でき、しかも半導体素子の
封止に用いる絶縁性樹脂とフィルムキャリアとの間の密
着性に優れ、信頼性の高い半導体装置を提供する。 【構成】 導電回路５は、絶縁体層６の両面６ａ，６ｂ
に露出しないように埋設されており、導電回路５の両面
５ａ，５ｂから導通路７，８が、導電回路５の面方向に
ずれて対をなして形成されている。各導通路７，８はバ
ンプ９，１０にそれぞれ接続しており、導電回路５と各
バンプ９，１０とは、各導通路７，８を介して導通して
いる。フィルムキャリア２の一方の導通路７の片端部に
形成されたバンプ９は、半導体素子３の電極１２に接触
して、電気的に接続され、フィルムキャリア２は半導体
素子３を搭載している。この半導体素子３を被覆するよ
うに、絶縁体層６の片面６ａに接して、絶縁性樹脂層４
が形成されている。
Description
【０００１】
【産業上の利用分野】本発明は、フィルムキャリアおよ
びこれを用いた半導体装置に関する。
びこれを用いた半導体装置に関する。
【０００２】
【従来の技術】半導体素子を実装する方法としては、従
来からフィルムキャリア方式が採用されており、フィル
ムキャリア上のリードと半導体素子の電極とのインナー
ボンディングには、接続用の金属突出物（以下「バン
プ」という。）が利用されている。
来からフィルムキャリア方式が採用されており、フィル
ムキャリア上のリードと半導体素子の電極とのインナー
ボンディングには、接続用の金属突出物（以下「バン
プ」という。）が利用されている。
【０００３】しかしながら、上記バンプを半導体素子の
電極面に形成する場合には、通常、電極面にチタンやク
ロムなどの接着用金属層、および銅、白金、パラジウム
などバンプ金属の拡散防止のためのバリアー金属層をス
パッタエッチング法や蒸着法などによって形成して、そ
の上に金などのバンプを形成する必要があり、工程が極
めて煩雑となる。さらに、電極面でのバンプ形成工程で
半導体素子や電極面を汚染したり、損傷したりするおそ
れもある。
電極面に形成する場合には、通常、電極面にチタンやク
ロムなどの接着用金属層、および銅、白金、パラジウム
などバンプ金属の拡散防止のためのバリアー金属層をス
パッタエッチング法や蒸着法などによって形成して、そ
の上に金などのバンプを形成する必要があり、工程が極
めて煩雑となる。さらに、電極面でのバンプ形成工程で
半導体素子や電極面を汚染したり、損傷したりするおそ
れもある。
【０００４】また、上記のような電極面でのバンプ形成
を行わないボンディング方法としては、フィルムの厚み
方向に導電性を有する、所謂異方導電フィルムを用いた
方法も提案されている。具体的には、カーボンブラック
やグラファイト、ニッケル、銅、銀などの導電性粒子を
絶縁性フィルム内に厚み方向に配向させて分散させたも
のが用いられている。しかしながら、分散している導電
性粒子の配向が不充分な場合には、半導体素子の電極部
とフィルムキャリアのリード部との電気的接続も不確実
となり、接続信頼性の点で問題を有するものである。
を行わないボンディング方法としては、フィルムの厚み
方向に導電性を有する、所謂異方導電フィルムを用いた
方法も提案されている。具体的には、カーボンブラック
やグラファイト、ニッケル、銅、銀などの導電性粒子を
絶縁性フィルム内に厚み方向に配向させて分散させたも
のが用いられている。しかしながら、分散している導電
性粒子の配向が不充分な場合には、半導体素子の電極部
とフィルムキャリアのリード部との電気的接続も不確実
となり、接続信頼性の点で問題を有するものである。
【０００５】一方、フィルムキャリアのリード側にバン
プを形成して、半導体素子の電極部に直接接続する方法
も提案されている。しかしながら、この方法では半導体
素子の配線がファインピッチとなったり高密度化した場
合に、このような半導体素子に対応する回路やバンプを
フィルムキャリア上に形成することが難しくなり、ま
た、接続操作にも細心の注意を払う必要がある。
プを形成して、半導体素子の電極部に直接接続する方法
も提案されている。しかしながら、この方法では半導体
素子の配線がファインピッチとなったり高密度化した場
合に、このような半導体素子に対応する回路やバンプを
フィルムキャリア上に形成することが難しくなり、ま
た、接続操作にも細心の注意を払う必要がある。
【０００６】さらに、従来から用いられている絶縁性フ
ィルム表面に配線回路やリード部を有するフィルムキャ
リアを用いた場合、通常、インナーリードボンディング
面積よりもアウターリードボンディング面積の方が大き
くなるために、最終的な実装面積は半導体素子の大きさ
（面積）よりも大きくなり、今後さらに小型化を要求さ
れる場合に、充分に対応できなくなるおそれがある。
ィルム表面に配線回路やリード部を有するフィルムキャ
リアを用いた場合、通常、インナーリードボンディング
面積よりもアウターリードボンディング面積の方が大き
くなるために、最終的な実装面積は半導体素子の大きさ
（面積）よりも大きくなり、今後さらに小型化を要求さ
れる場合に、充分に対応できなくなるおそれがある。
【０００７】また、実装後の半導体素子を保護するため
に、半導体素子の周囲を絶縁性樹脂にて封止する場合が
多い。従来のフィルムキャリアは、導電性回路が露出し
ているために、封止に用いる絶縁性樹脂が導電性回路に
直接接触する。しかしながら、絶縁性樹脂と導電性回路
を形成する金属物質とは密着性が低いためにその界面に
空気中の水分などが侵入して、半導体装置としての信頼
性を低下させるというおそれもある。
に、半導体素子の周囲を絶縁性樹脂にて封止する場合が
多い。従来のフィルムキャリアは、導電性回路が露出し
ているために、封止に用いる絶縁性樹脂が導電性回路に
直接接触する。しかしながら、絶縁性樹脂と導電性回路
を形成する金属物質とは密着性が低いためにその界面に
空気中の水分などが侵入して、半導体装置としての信頼
性を低下させるというおそれもある。
【０００８】
【発明が解決しようとする課題】本発明は、上記従来の
問題に鑑みてなされたものであって、半導体素子配線の
ファインピッチ化や高密度実装化に充分に対応でき、イ
ンナーリードボンディングやアウターリードボンディン
グにおいても確実な接続操作を行えるとともに、実装面
積をできるだけ小さくできるフィルムキャリアを提供す
ることを目的とするものである。
問題に鑑みてなされたものであって、半導体素子配線の
ファインピッチ化や高密度実装化に充分に対応でき、イ
ンナーリードボンディングやアウターリードボンディン
グにおいても確実な接続操作を行えるとともに、実装面
積をできるだけ小さくできるフィルムキャリアを提供す
ることを目的とするものである。
【０００９】また、半導体素子の封止に用いる絶縁性樹
脂とフィルムキャリアとの間の密着性に優れ、信頼性の
高い半導体装置を提供することをも目的とするものであ
る。
脂とフィルムキャリアとの間の密着性に優れ、信頼性の
高い半導体装置を提供することをも目的とするものであ
る。
【００１０】
【課題を解決するための手段】本発明者らは、従来のフ
ィルムキャリアと異なり、導電回路を絶縁性フィルム表
面に形成せずにフィルム内に埋設して、絶縁性フィルム
表面に導電回路が露出しないようにし、埋設された導電
回路と接続された導通路端部のみをフィルム表面に露出
させて、この端部を用いて半導体素子の電極部と接続し
たり、外部基板のランド部と接続することによって、上
記本発明の目的を達成できるフィルムキャリアが得られ
ることを見出し、本発明のフィルムキャリアを完成する
に至った。
ィルムキャリアと異なり、導電回路を絶縁性フィルム表
面に形成せずにフィルム内に埋設して、絶縁性フィルム
表面に導電回路が露出しないようにし、埋設された導電
回路と接続された導通路端部のみをフィルム表面に露出
させて、この端部を用いて半導体素子の電極部と接続し
たり、外部基板のランド部と接続することによって、上
記本発明の目的を達成できるフィルムキャリアが得られ
ることを見出し、本発明のフィルムキャリアを完成する
に至った。
【００１１】また、本発明者らは、上記フィルムキャリ
アの半導体素子搭載部に半導体素子を搭載し、その半導
体素子の周囲を絶縁性樹脂で封止することによって、上
記本発明の目的を達成できる半導体装置が得られること
を見出し、本発明の半導体装置を完成するに至った。即
ち、本発明は、導電回路が表面に露出しないように絶縁
体層内に埋設され、かつ前記導電回路から前記絶縁体層
の両表面に達する導通路が形成されていることを特徴と
するフィルムキャリアを提供するものである。
アの半導体素子搭載部に半導体素子を搭載し、その半導
体素子の周囲を絶縁性樹脂で封止することによって、上
記本発明の目的を達成できる半導体装置が得られること
を見出し、本発明の半導体装置を完成するに至った。即
ち、本発明は、導電回路が表面に露出しないように絶縁
体層内に埋設され、かつ前記導電回路から前記絶縁体層
の両表面に達する導通路が形成されていることを特徴と
するフィルムキャリアを提供するものである。
【００１２】特に、半導体素子搭載部の前記絶縁体層の
表面が凹状に加工されているフィルムキャリアを提供す
るものである。
表面が凹状に加工されているフィルムキャリアを提供す
るものである。
【００１３】また、半導体素子搭載部の前記絶縁体層に
貫通孔が穿設されているフィルムキャリアを提供するも
のである。
貫通孔が穿設されているフィルムキャリアを提供するも
のである。
【００１４】さらに、本発明は、上記フィルムキャリア
の導通路の片端部に半導体素子の電極を接続し、前記半
導体素子を搭載してなる半導体装置を提供するものであ
る。
の導通路の片端部に半導体素子の電極を接続し、前記半
導体素子を搭載してなる半導体装置を提供するものであ
る。
【００１５】特に、前記半導体素子が絶縁性樹脂にて封
止されている半導体装置を提供するものである。
止されている半導体装置を提供するものである。
【００１６】また、前記絶縁性樹脂が低弾性のエラスト
マー樹脂である半導体装置を提供するものである。
マー樹脂である半導体装置を提供するものである。
【００１７】本発明において「半導体素子」とは、半導
体素子集合体（ダイシング後のシリコンチップなど）、
半導体装置搭載用回路基板、ＬＣＤ用回路基板、ハイブ
リッドＩＣなどのファインピッチ回路基板などを包含
し、「導電回路」とは、配線パターンのみならず、電
極、リードなどを包含する広い概念のことである。
体素子集合体（ダイシング後のシリコンチップなど）、
半導体装置搭載用回路基板、ＬＣＤ用回路基板、ハイブ
リッドＩＣなどのファインピッチ回路基板などを包含
し、「導電回路」とは、配線パターンのみならず、電
極、リードなどを包含する広い概念のことである。
【００１８】
【作用】本発明のフィルムキャリアによれば、導電回路
が表面に露出しないように絶縁体層内に埋設され、かつ
前記導電回路から前記絶縁体層の両表面に達する導通路
が形成されているので、導電回路のパターン形状は、半
導体素子のパターン形状に左右されずに自由に設計する
ことができ、しかも多層に導電回路を形成することによ
って、３次元的な設計も容易となり、ファインピッチ化
や高密度実装化に充分に対応できるものである。また、
半導体素子を封止する絶縁性樹脂が導電回路に接触せ
ず、絶縁性樹脂と絶縁体層とが直接接触して、界面を形
成している。したがって、絶縁性樹脂と絶縁体層との密
着性に優れ、その界面に水分などが侵入することを防
ぎ、半導体装置としての信頼性が大幅に向上する。
が表面に露出しないように絶縁体層内に埋設され、かつ
前記導電回路から前記絶縁体層の両表面に達する導通路
が形成されているので、導電回路のパターン形状は、半
導体素子のパターン形状に左右されずに自由に設計する
ことができ、しかも多層に導電回路を形成することによ
って、３次元的な設計も容易となり、ファインピッチ化
や高密度実装化に充分に対応できるものである。また、
半導体素子を封止する絶縁性樹脂が導電回路に接触せ
ず、絶縁性樹脂と絶縁体層とが直接接触して、界面を形
成している。したがって、絶縁性樹脂と絶縁体層との密
着性に優れ、その界面に水分などが侵入することを防
ぎ、半導体装置としての信頼性が大幅に向上する。
【００１９】特に、半導体素子搭載部の前記絶縁体層の
表面が凹状に加工されている場合には、フィルムキャリ
アに半導体素子を搭載する際に、凹部に半導体素子を落
とし込むことにより、半導体素子の電極と導通路の片端
部とを接続することができ、位置決めが容易となるとと
もに、接続信頼性が向上する。
表面が凹状に加工されている場合には、フィルムキャリ
アに半導体素子を搭載する際に、凹部に半導体素子を落
とし込むことにより、半導体素子の電極と導通路の片端
部とを接続することができ、位置決めが容易となるとと
もに、接続信頼性が向上する。
【００２０】また、半導体素子搭載部の前記絶縁体層に
貫通孔が穿設されている場合には、半導体素子を封止す
る際に、ボイドの捲き込みなどが防止される。さらに、
絶縁性樹脂と絶縁体層との接触面積が増大するので、絶
縁性樹脂の接着力が向上する。
貫通孔が穿設されている場合には、半導体素子を封止す
る際に、ボイドの捲き込みなどが防止される。さらに、
絶縁性樹脂と絶縁体層との接触面積が増大するので、絶
縁性樹脂の接着力が向上する。
【００２１】本発明の半導体装置によれば、上記のフィ
ルムキャリアの導通路の片端部に半導体素子の電極を接
続し、前記半導体素子を搭載しているので、上記の理由
により、ファインピッチ化や高密度実装化に充分に対応
できる。
ルムキャリアの導通路の片端部に半導体素子の電極を接
続し、前記半導体素子を搭載しているので、上記の理由
により、ファインピッチ化や高密度実装化に充分に対応
できる。
【００２２】特に、前記半導体素子が絶縁性樹脂にて封
止されている場合には、上記の理由により、絶縁性樹脂
と絶縁体層との密着性に優れ、その界面に水分などが侵
入することを防ぎ、半導体装置としての信頼性が大幅に
向上する。
止されている場合には、上記の理由により、絶縁性樹脂
と絶縁体層との密着性に優れ、その界面に水分などが侵
入することを防ぎ、半導体装置としての信頼性が大幅に
向上する。
【００２３】また、前記絶縁性樹脂が低弾性のエラスト
マー樹脂である場合には、半導体素子への応力による悪
影響が防止され、半導体装置としての信頼性が大幅に向
上する。
マー樹脂である場合には、半導体素子への応力による悪
影響が防止され、半導体装置としての信頼性が大幅に向
上する。
【００２４】
【実施例】以下、本発明を詳細に説明するため実施例を
挙げるが、本発明はこれら実施例によって何ら限定され
るものではない。
挙げるが、本発明はこれら実施例によって何ら限定され
るものではない。
【００２５】図１は、本発明のフィルムキャリアを用い
た半導体装置の第１の実施例を示す断面図である。図１
に示される半導体装置１は、異方導電体のフィルムキャ
リア２と、フィルムキャリア２の半導体素子搭載部に搭
載された半導体素子３と、半導体素子３を封止する絶縁
性樹脂層４とから構成されている。
た半導体装置の第１の実施例を示す断面図である。図１
に示される半導体装置１は、異方導電体のフィルムキャ
リア２と、フィルムキャリア２の半導体素子搭載部に搭
載された半導体素子３と、半導体素子３を封止する絶縁
性樹脂層４とから構成されている。
【００２６】フィルムキャリア２において、導電回路５
は、可撓性を有する絶縁体層６内に絶縁体層６の両面６
ａ，６ｂに露出しないように埋設されており、導電回路
５の両面５ａ，５ｂから絶縁体層６の両面６ａ，６ｂま
でそれぞれ延出する導通路７，８が、導電回路５の面方
向にずれて対をなして形成されている。各導通路７，８
は、絶縁体層６の両面６ａ，６ｂよりも外方向に突出し
て形成されたバンプ９，１０にそれぞれ接続しており、
導電回路５と各バンプ９，１０とは、各導通路７，８を
介して導通している。
は、可撓性を有する絶縁体層６内に絶縁体層６の両面６
ａ，６ｂに露出しないように埋設されており、導電回路
５の両面５ａ，５ｂから絶縁体層６の両面６ａ，６ｂま
でそれぞれ延出する導通路７，８が、導電回路５の面方
向にずれて対をなして形成されている。各導通路７，８
は、絶縁体層６の両面６ａ，６ｂよりも外方向に突出し
て形成されたバンプ９，１０にそれぞれ接続しており、
導電回路５と各バンプ９，１０とは、各導通路７，８を
介して導通している。
【００２７】このフィルムキャリア２の一方の導通路７
の片端部に形成されたバンプ９は、半導体素子３の基板
１１の片面に形成された電極１２に接触して、電気的に
接続され、フィルムキャリア２は半導体素子３を搭載し
ている。さらに、この半導体素子３を被覆するように、
絶縁体層６の片面６ａに接して、絶縁性樹脂層４が形成
されている。
の片端部に形成されたバンプ９は、半導体素子３の基板
１１の片面に形成された電極１２に接触して、電気的に
接続され、フィルムキャリア２は半導体素子３を搭載し
ている。さらに、この半導体素子３を被覆するように、
絶縁体層６の片面６ａに接して、絶縁性樹脂層４が形成
されている。
【００２８】このように形成された半導体装置１のバン
プ１０を図示しない外部基板のランド部に接続すること
によって、半導体素子３の電極１２とランド部とが異方
向（絶縁体層６の厚み方向）に導通される。
プ１０を図示しない外部基板のランド部に接続すること
によって、半導体素子３の電極１２とランド部とが異方
向（絶縁体層６の厚み方向）に導通される。
【００２９】導電回路５の形成材料としては、導電性を
有する材料、例えば金属などであれば特に限定するもの
ではない。導電回路５の厚みは、特に限定されないが、
１〜２００μｍ、好ましくは５〜８０μｍに設定するこ
とが好ましい。
有する材料、例えば金属などであれば特に限定するもの
ではない。導電回路５の厚みは、特に限定されないが、
１〜２００μｍ、好ましくは５〜８０μｍに設定するこ
とが好ましい。
【００３０】本発明のフィルムキャリア２に用いられる
絶縁体層６の形成材料としては、導電回路５、導通路
７，８およびバンプ９，１０を安定して支持し、実質的
に電気絶縁特性を有するものであれば特に限定されな
い。具体的には、ポリエステル系樹脂、エポキシ系樹
脂、ウレタン系樹脂、ポリスチレン系樹脂、ポリエチレ
ン系樹脂、ポリアミド系樹脂、ポリイミド系樹脂、アク
リロニトリル−ブタジエン−スチレン（ＡＢＳ）共重合
体樹脂、ポリカーボネート系樹脂、シリコーン系樹脂、
フッ素系樹脂などの熱硬化性樹脂または熱可塑性樹脂が
挙げられ、これらのうち、耐熱性、加熱による寸法安定
性および機械的強度に優れるポリイミド系樹脂が特に好
適に使用される。
絶縁体層６の形成材料としては、導電回路５、導通路
７，８およびバンプ９，１０を安定して支持し、実質的
に電気絶縁特性を有するものであれば特に限定されな
い。具体的には、ポリエステル系樹脂、エポキシ系樹
脂、ウレタン系樹脂、ポリスチレン系樹脂、ポリエチレ
ン系樹脂、ポリアミド系樹脂、ポリイミド系樹脂、アク
リロニトリル−ブタジエン−スチレン（ＡＢＳ）共重合
体樹脂、ポリカーボネート系樹脂、シリコーン系樹脂、
フッ素系樹脂などの熱硬化性樹脂または熱可塑性樹脂が
挙げられ、これらのうち、耐熱性、加熱による寸法安定
性および機械的強度に優れるポリイミド系樹脂が特に好
適に使用される。
【００３１】絶縁体層６の厚みは、特に限定されない
が、十分な機械的強度や可撓性を有するようにするた
め、２〜５００μｍ、好ましくは５〜１５０μｍに設定
することが好ましい。
が、十分な機械的強度や可撓性を有するようにするた
め、２〜５００μｍ、好ましくは５〜１５０μｍに設定
することが好ましい。
【００３２】導通路７，８およびバンプ９，１０を構成
する形成材料としては、導電性を有するものであれば特
に限定されず、公知の金属材料が使用できるが、例えば
金、銀、銅、白金、鉛、錫、ニッケル、コバルト、イン
ジウム、ロジウム、クロム、タングステン、ルテニウム
などの単独金属、またはこれらを成分とする各種合金、
例えば、半田、ニッケル−錫、金−コバルト、さらに導
電性粉末を分散した導電性ペーストなどが挙げられる。
する形成材料としては、導電性を有するものであれば特
に限定されず、公知の金属材料が使用できるが、例えば
金、銀、銅、白金、鉛、錫、ニッケル、コバルト、イン
ジウム、ロジウム、クロム、タングステン、ルテニウム
などの単独金属、またはこれらを成分とする各種合金、
例えば、半田、ニッケル−錫、金−コバルト、さらに導
電性粉末を分散した導電性ペーストなどが挙げられる。
【００３３】導通路７，８を構成する形成材料は、バン
プ９，１０を構成する形成材料と同一の物質であっても
別の物質であってもよいが、通常は同一の物質を使用
し、またこの場合、導通路７，８とバンプ９，１０とは
一体的に形成されることが好ましい。また、図２に示さ
れるように、３種類の形成材料を用いた構造にしてもよ
い。すなわち、導電回路５に接続する導通路部１３には
銅などの安価な金属物質を用い、半導体素子３の電極１
２に接続するバンプ９の表層１４には接続信頼性の高い
金などを用いる。そして、導通路部１３と表層１４との
間に介在する中間層１５には、金属物質の相互反応を防
止するためのバリア性金属物質としてニッケルなどを用
いる。さらに、上記３種類の形成材料を用いた構造に限
定するものではなく、４種類以上の形成材料を用いた多
層構造に形成してもよい。
プ９，１０を構成する形成材料と同一の物質であっても
別の物質であってもよいが、通常は同一の物質を使用
し、またこの場合、導通路７，８とバンプ９，１０とは
一体的に形成されることが好ましい。また、図２に示さ
れるように、３種類の形成材料を用いた構造にしてもよ
い。すなわち、導電回路５に接続する導通路部１３には
銅などの安価な金属物質を用い、半導体素子３の電極１
２に接続するバンプ９の表層１４には接続信頼性の高い
金などを用いる。そして、導通路部１３と表層１４との
間に介在する中間層１５には、金属物質の相互反応を防
止するためのバリア性金属物質としてニッケルなどを用
いる。さらに、上記３種類の形成材料を用いた構造に限
定するものではなく、４種類以上の形成材料を用いた多
層構造に形成してもよい。
【００３４】バンプ９，１０の高さは特に限定されるも
のではないが、数μｍ〜数十μｍ程度とすることが好ま
しい。また、このバンプ９，１０の形状は、図１に示さ
れるようなマッシュルーム状（傘状）あるいは半球状の
他、角柱、円柱、球体、錐体（円錐、角錐）であっても
よい。さらに、バンプ９，１０の底面における形状は、
三角形、正方形、長方形、台形、平行四辺形、その他の
多角形であってもよい。このように、バンプ９，１０を
絶縁体層６の両面６ａ，６ｂよりも外方向へ突出させる
ことは、半導体素子３の電極１２や図示しない外部基板
のランド部との接続時の位置決めの容易性や接続の確実
性のためには効果的である。なお、本発明ではこのよう
に導通路端部がバンプ状に盛り上がらず、絶縁体層６の
両面６ａ，６ｂと同一平面上まで各導通路７，８が形成
された態様をも包含することはいうまでもない。すなわ
ち、搭載する半導体素子や接続する外部基板のレイアウ
トや回路の形状などによって任意に設計することができ
る。
のではないが、数μｍ〜数十μｍ程度とすることが好ま
しい。また、このバンプ９，１０の形状は、図１に示さ
れるようなマッシュルーム状（傘状）あるいは半球状の
他、角柱、円柱、球体、錐体（円錐、角錐）であっても
よい。さらに、バンプ９，１０の底面における形状は、
三角形、正方形、長方形、台形、平行四辺形、その他の
多角形であってもよい。このように、バンプ９，１０を
絶縁体層６の両面６ａ，６ｂよりも外方向へ突出させる
ことは、半導体素子３の電極１２や図示しない外部基板
のランド部との接続時の位置決めの容易性や接続の確実
性のためには効果的である。なお、本発明ではこのよう
に導通路端部がバンプ状に盛り上がらず、絶縁体層６の
両面６ａ，６ｂと同一平面上まで各導通路７，８が形成
された態様をも包含することはいうまでもない。すなわ
ち、搭載する半導体素子や接続する外部基板のレイアウ
トや回路の形状などによって任意に設計することができ
る。
【００３５】半導体素子３を封止する絶縁性樹脂層４の
形成材料としては、エポキシ系樹脂、シリコーン系樹脂
などの公知のものが使用可能である。本実施例におい
て、半導体素子３を封止する絶縁性樹脂層４が、金属リ
ードなどの導電回路５と接触する部分がなく、絶縁体層
６と直接接触して界面を形成しているので、絶縁体層６
との密着性に優れ、水分などが界面に侵入せず、半導体
装置としての信頼性が大幅に向上する。
形成材料としては、エポキシ系樹脂、シリコーン系樹脂
などの公知のものが使用可能である。本実施例におい
て、半導体素子３を封止する絶縁性樹脂層４が、金属リ
ードなどの導電回路５と接触する部分がなく、絶縁体層
６と直接接触して界面を形成しているので、絶縁体層６
との密着性に優れ、水分などが界面に侵入せず、半導体
装置としての信頼性が大幅に向上する。
【００３６】図３は、本発明のフィルムキャリアを用い
た半導体装置の第２の実施例を示す断面図である。本実
施例において図１の参照符号が付された部分は、同一ま
たは相当する部分を示す。図３に示される半導体装置１
において注目すべきは、絶縁体層６の片面６ａに半導体
素子３を収容する凹部６ｃが形成され、凹部６ｃの底面
６ｄにバンプ９が形成されている。凹部６ｃは、半導体
素子３の外形と同等以上に設定する必要がある。さら
に、フィルムキャリア２に半導体素子３を搭載した際
に、半導体素子３の電極１１とフィルムキャリア２のバ
ンプ９との間に位置ズレが生じないようにその大きさお
よび位置精度を設定するようにする。
た半導体装置の第２の実施例を示す断面図である。本実
施例において図１の参照符号が付された部分は、同一ま
たは相当する部分を示す。図３に示される半導体装置１
において注目すべきは、絶縁体層６の片面６ａに半導体
素子３を収容する凹部６ｃが形成され、凹部６ｃの底面
６ｄにバンプ９が形成されている。凹部６ｃは、半導体
素子３の外形と同等以上に設定する必要がある。さら
に、フィルムキャリア２に半導体素子３を搭載した際
に、半導体素子３の電極１１とフィルムキャリア２のバ
ンプ９との間に位置ズレが生じないようにその大きさお
よび位置精度を設定するようにする。
【００３７】なお、半導体素子３の電極１２が突出して
いる場合には、多段状に凹部を形成してもよく、絶縁体
層６の片面６ａに半導体素子３に嵌合する嵌合凹部を形
成し、さらに嵌合凹部の底面に半導体素子３の電極１２
を収容する収容凹部を形成してもよい。
いる場合には、多段状に凹部を形成してもよく、絶縁体
層６の片面６ａに半導体素子３に嵌合する嵌合凹部を形
成し、さらに嵌合凹部の底面に半導体素子３の電極１２
を収容する収容凹部を形成してもよい。
【００３８】半導体素子３を収容する凹部６ｃを絶縁体
層６の半導体素子３側の片面６ａに形成することによっ
て、半導体素子３を搭載する際に、凹部６ｃに半導体素
子３を落とし込むことにより、半導体素子３の電極１１
とフィルムキャリア２のバンプ９とを接続することがで
き、位置決めや接続操作が極めて簡単となるとともに、
接続信頼性が向上する。また、フィルムキャリア２に半
導体素子３を搭載して半導体装置１とした場合に、全体
の厚みも薄くなるので、薄型軽量化に効果的である。
層６の半導体素子３側の片面６ａに形成することによっ
て、半導体素子３を搭載する際に、凹部６ｃに半導体素
子３を落とし込むことにより、半導体素子３の電極１１
とフィルムキャリア２のバンプ９とを接続することがで
き、位置決めや接続操作が極めて簡単となるとともに、
接続信頼性が向上する。また、フィルムキャリア２に半
導体素子３を搭載して半導体装置１とした場合に、全体
の厚みも薄くなるので、薄型軽量化に効果的である。
【００３９】図４は、本発明のフィルムキャリアを用い
た半導体装置の第３の実施例を示す断面図である。図４
に示される半導体装置１において注目すべきは、インナ
ーリードボンディング部の導通路７（図４において上
側）よりも、アウターリードボンディング部の導通路８
（図４において下側）のピッチを狭くした点である。こ
のように設計することによって、従来の半導体装置に比
べて大きさ（面積）を小さくすることができるのであ
る。
た半導体装置の第３の実施例を示す断面図である。図４
に示される半導体装置１において注目すべきは、インナ
ーリードボンディング部の導通路７（図４において上
側）よりも、アウターリードボンディング部の導通路８
（図４において下側）のピッチを狭くした点である。こ
のように設計することによって、従来の半導体装置に比
べて大きさ（面積）を小さくすることができるのであ
る。
【００４０】図５は、本発明のフィルムキャリアを用い
た半導体装置の第４の実施例を示す断面図である。図５
に示される半導体装置１において注目すべきは、導電回
路５が多層構造をしている点である。すなわち、絶縁体
層６内に埋設された導電回路５は、厚み方向に離反して
積層された第１および第２導電回路１６，１７が導通路
１８を介して接続されることにより形成されており、各
導電回路１６，１７の外方向の面から絶縁体層６の両面
６ａ，６ｂまでそれぞれ延出する導通路７，８が形成さ
れている。このように導電回路５を多層構造とすること
によって、導電回路５が単層のものよりも半導体素子の
配線設計における自由度が増すので好ましいものであ
る。
た半導体装置の第４の実施例を示す断面図である。図５
に示される半導体装置１において注目すべきは、導電回
路５が多層構造をしている点である。すなわち、絶縁体
層６内に埋設された導電回路５は、厚み方向に離反して
積層された第１および第２導電回路１６，１７が導通路
１８を介して接続されることにより形成されており、各
導電回路１６，１７の外方向の面から絶縁体層６の両面
６ａ，６ｂまでそれぞれ延出する導通路７，８が形成さ
れている。このように導電回路５を多層構造とすること
によって、導電回路５が単層のものよりも半導体素子の
配線設計における自由度が増すので好ましいものであ
る。
【００４１】図６は、本発明のフィルムキャリアを用い
た半導体装置の第５の実施例を示す断面図である。図６
に示される半導体装置１において注目すべきは、絶縁体
層６を厚み方向に貫通する微細貫通孔１９が穿設されて
いる点である。微細貫通孔１９の径は、絶縁体層６の強
度に問題が生じない限り特に限定されない。また、複数
の微細貫通孔１９を穿設し、その配列をできる限り均等
にすることが好ましい。
た半導体装置の第５の実施例を示す断面図である。図６
に示される半導体装置１において注目すべきは、絶縁体
層６を厚み方向に貫通する微細貫通孔１９が穿設されて
いる点である。微細貫通孔１９の径は、絶縁体層６の強
度に問題が生じない限り特に限定されない。また、複数
の微細貫通孔１９を穿設し、その配列をできる限り均等
にすることが好ましい。
【００４２】微細貫通孔１９を穿設することによって、
半導体素子３を封止する際に、ボイドの捲き込みなどが
防止される。さらに、半導体素子３を封止する絶縁性樹
脂層４の樹脂と絶縁体層６との接触面積が増大するの
で、絶縁性樹脂の接着力が向上する。
半導体素子３を封止する際に、ボイドの捲き込みなどが
防止される。さらに、半導体素子３を封止する絶縁性樹
脂層４の樹脂と絶縁体層６との接触面積が増大するの
で、絶縁性樹脂の接着力が向上する。
【００４３】また、図６においては、半導体素子３とフ
ィルムキャリア２との接続を確実なものとするために接
着剤層２０を介在させている。接着剤層２０の形成材料
としては、エポキシ系樹脂、フッ素系樹脂、ポリイミド
系樹脂などを用いることができ、熱圧着によって接着性
を発現する熱可塑性の樹脂が好適である。また、接着剤
層２０は、半導体素子側、フィルムキャリア側のいずれ
かに予め積層しておいたり、フィルム状またはリボン状
にしたものを接続時に介在させて用いることができる。
なお、接着剤層２０の形成材料と絶縁体層６との密着性
が低い場合には、接着剤が部分的に剥離して、その界面
に水分などが微細貫通孔１９を介して侵入するおそれが
あるので、接着剤層２０を封止するための封止材２１を
微細貫通孔１９内に充填するのが好ましい。この封止材
２１の形成材料は、使用する絶縁体層６の形成材料に従
って、密着性の良好な材料が適宜選択される。
ィルムキャリア２との接続を確実なものとするために接
着剤層２０を介在させている。接着剤層２０の形成材料
としては、エポキシ系樹脂、フッ素系樹脂、ポリイミド
系樹脂などを用いることができ、熱圧着によって接着性
を発現する熱可塑性の樹脂が好適である。また、接着剤
層２０は、半導体素子側、フィルムキャリア側のいずれ
かに予め積層しておいたり、フィルム状またはリボン状
にしたものを接続時に介在させて用いることができる。
なお、接着剤層２０の形成材料と絶縁体層６との密着性
が低い場合には、接着剤が部分的に剥離して、その界面
に水分などが微細貫通孔１９を介して侵入するおそれが
あるので、接着剤層２０を封止するための封止材２１を
微細貫通孔１９内に充填するのが好ましい。この封止材
２１の形成材料は、使用する絶縁体層６の形成材料に従
って、密着性の良好な材料が適宜選択される。
【００４４】このようにしてフィルムキャリア２に半導
体素子３を搭載した半導体装置１は、図６に示されるよ
うに、半導体素子３側と反対側のバンプ１０を外部基板
２２のランド部２３に接続して、実装される。
体素子３を搭載した半導体装置１は、図６に示されるよ
うに、半導体素子３側と反対側のバンプ１０を外部基板
２２のランド部２３に接続して、実装される。
【００４５】図７は、本発明のフィルムキャリアを用い
た半導体装置の第６の実施例を示す断面図である。図７
に示される半導体装置１において注目すべきは、半導体
素子３がエラストマー樹脂層２４にて被覆され、さらに
エポキシ樹脂のような熱硬化性樹脂からなる絶縁性樹脂
層４にて半導体素子３とエラストマー樹脂層２４とを被
覆している点である。エラストマー樹脂層２４の形成材
料としては、フッ素系樹脂、シリコーン系樹脂などが好
ましく、封止方法としては、ポッティング、キャスティ
ングなどの方法が好適に採用される。このように、低弾
性のエラストマー樹脂層２４を絶縁性樹脂層４と半導体
素子３との間に介在させることによって、半導体素子へ
の応力による悪影響が防止され、さらにエラストマー樹
脂層２４と絶縁性樹脂層４との密着性が良好であるの
で、両層４，２４が強固に接着され、半導体素子として
の信頼性が大幅に向上する。
た半導体装置の第６の実施例を示す断面図である。図７
に示される半導体装置１において注目すべきは、半導体
素子３がエラストマー樹脂層２４にて被覆され、さらに
エポキシ樹脂のような熱硬化性樹脂からなる絶縁性樹脂
層４にて半導体素子３とエラストマー樹脂層２４とを被
覆している点である。エラストマー樹脂層２４の形成材
料としては、フッ素系樹脂、シリコーン系樹脂などが好
ましく、封止方法としては、ポッティング、キャスティ
ングなどの方法が好適に採用される。このように、低弾
性のエラストマー樹脂層２４を絶縁性樹脂層４と半導体
素子３との間に介在させることによって、半導体素子へ
の応力による悪影響が防止され、さらにエラストマー樹
脂層２４と絶縁性樹脂層４との密着性が良好であるの
で、両層４，２４が強固に接着され、半導体素子として
の信頼性が大幅に向上する。
【００４６】図８は、本発明のフィルムキャリアを用い
た半導体装置の第７の実施例を示す断面図である。図８
に示される半導体装置１は、図３、図６および図７に示
される各半導体装置１の特徴部分を複合させたものであ
る。図８に示される半導体装置１において特に注目すべ
きは、微細貫通孔１９内にまでエラストマー樹脂が延出
して充填されており、エラストマー樹脂を封止する封止
材２１が絶縁体層６の半導体素子３側と反対側の面６ｂ
に形成されている点である。
た半導体装置の第７の実施例を示す断面図である。図８
に示される半導体装置１は、図３、図６および図７に示
される各半導体装置１の特徴部分を複合させたものであ
る。図８に示される半導体装置１において特に注目すべ
きは、微細貫通孔１９内にまでエラストマー樹脂が延出
して充填されており、エラストマー樹脂を封止する封止
材２１が絶縁体層６の半導体素子３側と反対側の面６ｂ
に形成されている点である。
【００４７】図９は、本発明のフィルムキャリアを用い
た半導体装置の第８の実施例を示す断面図である。図９
に示されるように、絶縁体層６の片面６ａに、搭載すべ
き半導体素子３に嵌合するように嵌合凹部６ｃを形成す
ることによって、半導体素子３の搭載は、半導体素子３
を嵌合凹部６ｃに落とし込むだけで簡単に位置合わせが
できる。さらに、半導体素子３に接続すべきバンプ９の
導電物質として、半田を用いることによって、バンプ９
を加熱するだけで容易に接続できるようになり、工程が
簡略化できるものである。
た半導体装置の第８の実施例を示す断面図である。図９
に示されるように、絶縁体層６の片面６ａに、搭載すべ
き半導体素子３に嵌合するように嵌合凹部６ｃを形成す
ることによって、半導体素子３の搭載は、半導体素子３
を嵌合凹部６ｃに落とし込むだけで簡単に位置合わせが
できる。さらに、半導体素子３に接続すべきバンプ９の
導電物質として、半田を用いることによって、バンプ９
を加熱するだけで容易に接続できるようになり、工程が
簡略化できるものである。
【００４８】図１０は、本発明のフィルムキャリアを用
いた半導体装置の第９の実施例を示す断面図である。半
田バンプを用いた場合には、絶縁体層６の片面６ａに形
成する凹部６ｃの大きさを半導体素子３の大きさよりも
ある程度大きくしていても、図１０に示されるように、
半田の融着によるセルフアラインメント効果が生じて、
矢符Ａ方向に半導体素子３がずれる。したがって、精確
な位置合わせが不要となる。
いた半導体装置の第９の実施例を示す断面図である。半
田バンプを用いた場合には、絶縁体層６の片面６ａに形
成する凹部６ｃの大きさを半導体素子３の大きさよりも
ある程度大きくしていても、図１０に示されるように、
半田の融着によるセルフアラインメント効果が生じて、
矢符Ａ方向に半導体素子３がずれる。したがって、精確
な位置合わせが不要となる。
【００４９】以上の図１〜図１０に示されるフィルムキ
ャリア２において、インナーリードボンディング部の導
通路７とアウターリードボンディング部の導通路８と
は、そのピッチが異なる態様を示したが、本発明は導通
路７，８のピッチが同一となる態様をも包含する。
ャリア２において、インナーリードボンディング部の導
通路７とアウターリードボンディング部の導通路８と
は、そのピッチが異なる態様を示したが、本発明は導通
路７，８のピッチが同一となる態様をも包含する。
【００５０】図１１は、図１に示される半導体装置１の
製造工程を示す断面図であり、例えば以下のようにして
製造することができる。
製造工程を示す断面図であり、例えば以下のようにして
製造することができる。
【００５１】まず、図１１（Ａ）に示されるように、第
１絶縁体層６１の片面６１ａに公知の方法にて、例えば
銅回路などの導電回路５を形成する。第１絶縁体層６１
の片面６１ａへの導電回路５の形成方法としては、メッ
キ法、スパッタリング法、ＣＶＤ法などが挙げられる。
１絶縁体層６１の片面６１ａに公知の方法にて、例えば
銅回路などの導電回路５を形成する。第１絶縁体層６１
の片面６１ａへの導電回路５の形成方法としては、メッ
キ法、スパッタリング法、ＣＶＤ法などが挙げられる。
【００５２】その後、図１１（Ｂ）に示されるように、
導通路を形成すべき領域の絶縁体層６１に導通回路５の
表面５ａまで達する第１孔部６３を第１絶縁体層６１の
みに形成して、第１孔部６３の底部において導通回路５
が露出するようにする。この第１孔部６３の形成方法と
しては、パンチングなどの機械的穿孔方法、フォトリソ
グラフィー加工、プラズマ加工、化学エッチング加工、
レーザー加工などが挙げられるが、ファインピッチ化に
対応するためには微細加工が可能なレーザー加工が好ま
しく、特に紫外域に発振波長を有する紫外レーザーを用
いた穿孔加工を用いることが望ましい。このように形成
する孔部は５〜２００μｍ、好ましくは８〜１００μｍ
程度の大きさに形成する。
導通路を形成すべき領域の絶縁体層６１に導通回路５の
表面５ａまで達する第１孔部６３を第１絶縁体層６１の
みに形成して、第１孔部６３の底部において導通回路５
が露出するようにする。この第１孔部６３の形成方法と
しては、パンチングなどの機械的穿孔方法、フォトリソ
グラフィー加工、プラズマ加工、化学エッチング加工、
レーザー加工などが挙げられるが、ファインピッチ化に
対応するためには微細加工が可能なレーザー加工が好ま
しく、特に紫外域に発振波長を有する紫外レーザーを用
いた穿孔加工を用いることが望ましい。このように形成
する孔部は５〜２００μｍ、好ましくは８〜１００μｍ
程度の大きさに形成する。
【００５３】次に、図１１（Ｃ）に示されるように、導
通回路５の露出している表面５ｂを被覆するように、熱
圧着、押出成型、流延塗布などによって第２絶縁体層６
２を積層して、導通回路５を埋設状態とする。なお、第
２絶縁体層６２は、第１絶縁体層６１と同種の樹脂から
形成しても異種の樹脂から形成してもよい。
通回路５の露出している表面５ｂを被覆するように、熱
圧着、押出成型、流延塗布などによって第２絶縁体層６
２を積層して、導通回路５を埋設状態とする。なお、第
２絶縁体層６２は、第１絶縁体層６１と同種の樹脂から
形成しても異種の樹脂から形成してもよい。
【００５４】本発明のフィルムキャリアは、絶縁体層６
内に導電回路５を埋設しており、導電回路５が絶縁体層
６の両面６ａ，６ｂに露出していないことを特徴として
いる。導電回路５の埋設方法としては、製造が容易とい
う観点から、第１および第２絶縁体層６１，６２にて挟
着するようにして積層することが好ましい。
内に導電回路５を埋設しており、導電回路５が絶縁体層
６の両面６ａ，６ｂに露出していないことを特徴として
いる。導電回路５の埋設方法としては、製造が容易とい
う観点から、第１および第２絶縁体層６１，６２にて挟
着するようにして積層することが好ましい。
【００５５】その後、図１１（Ｄ）に示されるように、
第２絶縁体層６２に対して、上記と同様にして、導通回
路５の表面５ｂまで達する第２孔部６４を形成する。
第２絶縁体層６２に対して、上記と同様にして、導通回
路５の表面５ｂまで達する第２孔部６４を形成する。
【００５６】次に、図１１（Ｅ）に示されるように、第
１および第２孔部６３，６４に導電物質をそれぞれ充填
して、導通路７，８およびバンプ９，１０を形成し、フ
ィルムキャリア２を得る。
１および第２孔部６３，６４に導電物質をそれぞれ充填
して、導通路７，８およびバンプ９，１０を形成し、フ
ィルムキャリア２を得る。
【００５７】第１および第２孔部６３，６４への導電物
質の充填の方法としては、電解メッキや無電解メッキな
どのメッキ法、ＣＶＤ法、溶融金属浴に浸漬して導電物
質を析出させる方法などの化学的充填法、導電物質を加
圧注入する物理的充填法などが挙げられるが、導通回路
５を電極とした電解メッキによる方法が、簡便な方法で
あるので好ましい。したがって、本発明において導電物
質の充填とは、物理的に導電物質を埋め込むことだけで
なく、上記化学的析出などによるものも含む広い概念の
ことである。
質の充填の方法としては、電解メッキや無電解メッキな
どのメッキ法、ＣＶＤ法、溶融金属浴に浸漬して導電物
質を析出させる方法などの化学的充填法、導電物質を加
圧注入する物理的充填法などが挙げられるが、導通回路
５を電極とした電解メッキによる方法が、簡便な方法で
あるので好ましい。したがって、本発明において導電物
質の充填とは、物理的に導電物質を埋め込むことだけで
なく、上記化学的析出などによるものも含む広い概念の
ことである。
【００５８】なお、第１および第２孔部６３，６４は第
１および第２絶縁体層６１，６２を積層した後に形成し
てもよく、また第１孔部６３の形成後に導電物質を充填
して導通路８およびバンプ１０を形成した後に、第２孔
部６４を形成してもよい。次に、図１１（Ｆ）に示され
るように、フィルムキャリア２に半導体素子３を搭載
し、フィルムキャリア２のバンプ９と半導体素子３の電
極１２とを熱圧着あるいは超音波、リフローなどの手法
を用いて接続する。接続の方法は、電極１２を構成する
金属種によって適宜選択する。
１および第２絶縁体層６１，６２を積層した後に形成し
てもよく、また第１孔部６３の形成後に導電物質を充填
して導通路８およびバンプ１０を形成した後に、第２孔
部６４を形成してもよい。次に、図１１（Ｆ）に示され
るように、フィルムキャリア２に半導体素子３を搭載
し、フィルムキャリア２のバンプ９と半導体素子３の電
極１２とを熱圧着あるいは超音波、リフローなどの手法
を用いて接続する。接続の方法は、電極１２を構成する
金属種によって適宜選択する。
【００５９】最後に、図１１（Ｇ）に示されるように、
フィルムキャリア２に接続された半導体素子３の周囲を
絶縁性樹脂層４にて封止することによって、半導体装置
１を得る。封止方法としては、トランスファー成形、ポ
ッティング、キャスティングなど公知の手法を採用す
る。
フィルムキャリア２に接続された半導体素子３の周囲を
絶縁性樹脂層４にて封止することによって、半導体装置
１を得る。封止方法としては、トランスファー成形、ポ
ッティング、キャスティングなど公知の手法を採用す
る。
【００６０】なお、図３および図８〜図１０に示される
ように、絶縁体層６の片面６ａに半導体素子３を収容す
る凹部６ｃを形成する場合には、図１１（Ｂ）の工程に
おける第１孔部６３の形成方法と同様の方法を採用す
る。
ように、絶縁体層６の片面６ａに半導体素子３を収容す
る凹部６ｃを形成する場合には、図１１（Ｂ）の工程に
おける第１孔部６３の形成方法と同様の方法を採用す
る。
【００６１】
【発明の効果】以上のように、本発明のフィルムキャリ
アによれば、導電回路のパターン形状は、半導体素子の
パターン形状に左右されずに自由に設計することがで
き、しかも多層に導電回路を形成することによって、３
次元的な設計も容易となり、ファインピッチ化や高密度
実装化に充分に対応できるものである。また、半導体素
子を封止する絶縁性樹脂とフィルムキャリアの絶縁体層
との密着性に優れ、その界面に水分などが侵入すること
を防ぎ、半導体装置としての信頼性が大幅に向上する。
アによれば、導電回路のパターン形状は、半導体素子の
パターン形状に左右されずに自由に設計することがで
き、しかも多層に導電回路を形成することによって、３
次元的な設計も容易となり、ファインピッチ化や高密度
実装化に充分に対応できるものである。また、半導体素
子を封止する絶縁性樹脂とフィルムキャリアの絶縁体層
との密着性に優れ、その界面に水分などが侵入すること
を防ぎ、半導体装置としての信頼性が大幅に向上する。
【００６２】特に、半導体素子搭載部の前記絶縁体層の
表面が凹状に加工されている場合には、フィルムキャリ
アに半導体素子を搭載する際に、凹部に半導体素子を落
とし込むことにより、半導体素子の電極と導通路の片端
部とを接続することができ、位置決めが容易となるとと
もに、接続信頼性が向上する。
表面が凹状に加工されている場合には、フィルムキャリ
アに半導体素子を搭載する際に、凹部に半導体素子を落
とし込むことにより、半導体素子の電極と導通路の片端
部とを接続することができ、位置決めが容易となるとと
もに、接続信頼性が向上する。
【００６３】また、半導体素子搭載部の前記絶縁体層に
貫通孔が穿設されている場合には、半導体素子を封止す
る際に、ボイドの捲き込みなどが防止される。さらに、
絶縁性樹脂と絶縁体層との接触面積が増大するので、絶
縁性樹脂の接着力が向上する。
貫通孔が穿設されている場合には、半導体素子を封止す
る際に、ボイドの捲き込みなどが防止される。さらに、
絶縁性樹脂と絶縁体層との接触面積が増大するので、絶
縁性樹脂の接着力が向上する。
【００６４】本発明の半導体装置によれば、上記のフィ
ルムキャリアの導通路の片端部に半導体素子の電極を接
続し、半導体素子を搭載しているので、ファインピッチ
化や高密度実装化に充分に対応できる。
ルムキャリアの導通路の片端部に半導体素子の電極を接
続し、半導体素子を搭載しているので、ファインピッチ
化や高密度実装化に充分に対応できる。
【００６５】特に、前記半導体素子が絶縁性樹脂にて封
止されている場合には、絶縁性樹脂と絶縁体層との密着
性に優れ、その界面に水分などが侵入することを防ぎ、
半導体装置としての信頼性が大幅に向上する。
止されている場合には、絶縁性樹脂と絶縁体層との密着
性に優れ、その界面に水分などが侵入することを防ぎ、
半導体装置としての信頼性が大幅に向上する。
【００６６】また、前記絶縁性樹脂が低弾性のエラスト
マー樹脂である場合には、半導体素子への応力による悪
影響が防止され、半導体装置としての信頼性が大幅に向
上する。
マー樹脂である場合には、半導体素子への応力による悪
影響が防止され、半導体装置としての信頼性が大幅に向
上する。
【図１】本発明のフィルムキャリアを用いた半導体装置
の第１の実施例を示す断面図である。
の第１の実施例を示す断面図である。
【図２】バンプの変形例を示す部分断面図である。
【図３】本発明のフィルムキャリアを用いた半導体装置
の第２の実施例を示す断面図である。
の第２の実施例を示す断面図である。
【図４】本発明のフィルムキャリアを用いた半導体装置
の第３の実施例を示す断面図である。
の第３の実施例を示す断面図である。
【図５】本発明のフィルムキャリアを用いた半導体装置
の第４の実施例を示す断面図である。
の第４の実施例を示す断面図である。
【図６】本発明のフィルムキャリアを用いた半導体装置
の第５の実施例を示す断面図である。
の第５の実施例を示す断面図である。
【図７】本発明のフィルムキャリアを用いた半導体装置
の第６の実施例を示す断面図である。
の第６の実施例を示す断面図である。
【図８】本発明のフィルムキャリアを用いた半導体装置
の第７の実施例を示す断面図である。
の第７の実施例を示す断面図である。
【図９】本発明のフィルムキャリアを用いた半導体装置
の第８の実施例を示す断面図である。
の第８の実施例を示す断面図である。
【図１０】本発明のフィルムキャリアを用いた半導体装
置の第９の実施例を示す断面図である。
置の第９の実施例を示す断面図である。
【図１１】図１に示される半導体装置１の製造工程を示
す断面図である。
す断面図である。
１ 半導体装置 ２ フィルムキャリア ３ 半導体素子 ４ 絶縁性樹脂層 ５ 導電回路 ６ 絶縁体層 ６ａ，６ｂ 絶縁体層の表面 ６ｃ 凹部 ７，８ 導通路 ９，１０ バンプ １２ 電極 ２４ エラストマー樹脂層 ６３，６４ 貫通孔
Claims (6)
- 【請求項１】 導電回路が表面に露出しないように絶縁
体層内に埋設され、かつ前記導電回路から前記絶縁体層
の両表面に達する導通路が形成されていることを特徴と
するフィルムキャリア。 - 【請求項２】 半導体素子搭載部の前記絶縁体層の表面
が凹状に加工されている請求項１記載のフィルムキャリ
ア。 - 【請求項３】 半導体素子搭載部の前記絶縁体層に貫通
孔が穿設されている請求項１または２記載のフィルムキ
ャリア。 - 【請求項４】 請求項１〜３記載のフィルムキャリアの
導通路の片端部に半導体素子の電極を接続し、前記半導
体素子を搭載してなる半導体装置。 - 【請求項５】 前記半導体素子が絶縁性樹脂にて封止さ
れている請求項４記載の半導体装置。 - 【請求項６】 前記絶縁性樹脂が低弾性のエラストマー
樹脂である請求項５記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15245293A JP3088877B2 (ja) | 1992-06-25 | 1993-06-23 | フィルムキャリアの製造方法および半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16736492 | 1992-06-25 | ||
| JP4-167364 | 1992-06-25 | ||
| JP15245293A JP3088877B2 (ja) | 1992-06-25 | 1993-06-23 | フィルムキャリアの製造方法および半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14541499A Division JP3255891B2 (ja) | 1992-06-25 | 1999-05-25 | フィルムキャリア、これらを用いた半導体装置およびフィルムキャリアの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0677293A true JPH0677293A (ja) | 1994-03-18 |
| JP3088877B2 JP3088877B2 (ja) | 2000-09-18 |
Family
ID=26481372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15245293A Expired - Fee Related JP3088877B2 (ja) | 1992-06-25 | 1993-06-23 | フィルムキャリアの製造方法および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3088877B2 (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0704898A2 (en) | 1994-09-30 | 1996-04-03 | Nec Corporation | Carrier film |
| EP0704895A2 (en) | 1994-09-30 | 1996-04-03 | Nec Corporation | Process for manufacturing semiconductor device and semiconductor wafer |
| EP0704900A2 (en) | 1994-09-30 | 1996-04-03 | Nec Corporation | Film carrier semiconductor device |
| EP0751565A2 (en) * | 1995-06-30 | 1997-01-02 | Nitto Denko Corporation | Film carrier for semiconductor device |
| US5672912A (en) * | 1995-11-21 | 1997-09-30 | Sharp Kabushiki Kaisha | Resin-sealed type semiconductor device and method for manufacturing the same |
| EP0834917A1 (en) * | 1995-05-12 | 1998-04-08 | Nitto Denko Corporation | Film carrier and semiconductor device using the same |
| EP0950260A4 (ja) * | 1996-04-02 | 1999-10-20 | ||
| KR100230919B1 (ko) * | 1996-10-18 | 1999-11-15 | 황인길 | 반도체 패키지 |
| US6323434B1 (en) | 1997-03-21 | 2001-11-27 | Sony Chemicals Corp. | Circuit board and production method thereof |
| US6717064B1 (en) | 1999-02-05 | 2004-04-06 | Sony Chemicals Corp. | Substrate piece and flexible substrate |
| WO2004040640A1 (de) * | 2002-10-29 | 2004-05-13 | Infineon Technologies Ag | Elektronisches bauteil mit unterfüllstoffen aus thermoplasten und verfahren zu dessen herstellung |
| US6897096B2 (en) | 2002-08-15 | 2005-05-24 | Micron Technology, Inc. | Method of packaging semiconductor dice employing at least one redistribution layer |
| KR100477176B1 (ko) * | 1994-12-29 | 2005-07-28 | 닛토덴코 가부시키가이샤 | 반도체장치및이의제조방법 |
| KR100545881B1 (ko) * | 1998-03-24 | 2006-01-25 | 세이코 엡슨 가부시키가이샤 | 반도체 칩의 실장 구조체, 액정장치 및 전자기기 |
| JP2007227933A (ja) * | 2006-02-23 | 2007-09-06 | Agere Systems Inc | フリップ・チップ・オン・フレックス（ｆｌｉｐ−ｃｈｉｐ−ｏｎ−ｆｌｅｘ）の応用例用のフレキシブル回路基板 |
| JP2017092110A (ja) * | 2015-11-04 | 2017-05-25 | ローム株式会社 | 電子部品 |
-
1993
- 1993-06-23 JP JP15245293A patent/JP3088877B2/ja not_active Expired - Fee Related
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE39603E1 (en) * | 1994-09-30 | 2007-05-01 | Nec Corporation | Process for manufacturing semiconductor device and semiconductor wafer |
| EP0704895A2 (en) | 1994-09-30 | 1996-04-03 | Nec Corporation | Process for manufacturing semiconductor device and semiconductor wafer |
| EP0704900A2 (en) | 1994-09-30 | 1996-04-03 | Nec Corporation | Film carrier semiconductor device |
| EP0704898A2 (en) | 1994-09-30 | 1996-04-03 | Nec Corporation | Carrier film |
| US5726489A (en) * | 1994-09-30 | 1998-03-10 | Nec Corporation | Film carrier semiconductor device |
| US5757068A (en) * | 1994-09-30 | 1998-05-26 | Nec Corporation | Carrier film with peripheral slits |
| US5844304A (en) * | 1994-09-30 | 1998-12-01 | Nec Corporation | Process for manufacturing semiconductor device and semiconductor wafer |
| KR100477176B1 (ko) * | 1994-12-29 | 2005-07-28 | 닛토덴코 가부시키가이샤 | 반도체장치및이의제조방법 |
| EP0834917A1 (en) * | 1995-05-12 | 1998-04-08 | Nitto Denko Corporation | Film carrier and semiconductor device using the same |
| US6011310A (en) * | 1995-05-12 | 2000-01-04 | Nitto Denko Corporation | Film carrier and semiconductor device using the same |
| EP0751565A2 (en) * | 1995-06-30 | 1997-01-02 | Nitto Denko Corporation | Film carrier for semiconductor device |
| EP0751565B1 (en) * | 1995-06-30 | 2008-08-13 | Nitto Denko Corporation | Film carrier for semiconductor device |
| US5672912A (en) * | 1995-11-21 | 1997-09-30 | Sharp Kabushiki Kaisha | Resin-sealed type semiconductor device and method for manufacturing the same |
| US6048753A (en) * | 1996-04-02 | 2000-04-11 | Micron Technology, Inc. | Standardized bonding location process and apparatus |
| EP0950260A4 (ja) * | 1996-04-02 | 1999-10-20 | ||
| KR100230919B1 (ko) * | 1996-10-18 | 1999-11-15 | 황인길 | 반도체 패키지 |
| US6323434B1 (en) | 1997-03-21 | 2001-11-27 | Sony Chemicals Corp. | Circuit board and production method thereof |
| KR100545881B1 (ko) * | 1998-03-24 | 2006-01-25 | 세이코 엡슨 가부시키가이샤 | 반도체 칩의 실장 구조체, 액정장치 및 전자기기 |
| US6717064B1 (en) | 1999-02-05 | 2004-04-06 | Sony Chemicals Corp. | Substrate piece and flexible substrate |
| US6897096B2 (en) | 2002-08-15 | 2005-05-24 | Micron Technology, Inc. | Method of packaging semiconductor dice employing at least one redistribution layer |
| US6965160B2 (en) | 2002-08-15 | 2005-11-15 | Micron Technology, Inc. | Semiconductor dice packages employing at least one redistribution layer |
| WO2004040640A1 (de) * | 2002-10-29 | 2004-05-13 | Infineon Technologies Ag | Elektronisches bauteil mit unterfüllstoffen aus thermoplasten und verfahren zu dessen herstellung |
| CN100449719C (zh) * | 2002-10-29 | 2009-01-07 | 因芬尼昂技术股份公司 | 具热塑材料制成下填料的电子组件及其制造方法 |
| JP2007227933A (ja) * | 2006-02-23 | 2007-09-06 | Agere Systems Inc | フリップ・チップ・オン・フレックス（ｆｌｉｐ−ｃｈｉｐ−ｏｎ−ｆｌｅｘ）の応用例用のフレキシブル回路基板 |
| JP2017092110A (ja) * | 2015-11-04 | 2017-05-25 | ローム株式会社 | 電子部品 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3088877B2 (ja) | 2000-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5821626A (en) | Film carrier, semiconductor device using same and method for mounting semiconductor element | |
| JP2899540B2 (ja) | フィルムキャリアおよびこれを用いた半導体装置 | |
| US7435680B2 (en) | Method of manufacturing a circuit substrate and method of manufacturing an electronic parts packaging structure | |
| US6157084A (en) | Film carrier and semiconductor device using same | |
| JP3088877B2 (ja) | フィルムキャリアの製造方法および半導体装置 | |
| JP3856130B2 (ja) | 半導体装置 | |
| US6236112B1 (en) | Semiconductor device, connecting substrate therefor, and process of manufacturing connecting substrate | |
| JP2001319992A (ja) | 配線基板、半導体装置及びそれらの製造方法 | |
| US20070087122A1 (en) | Semiconductor device, mounting substrate and method of manufacturing mounting substrate, circuit board, and electronic instrument | |
| US7678681B2 (en) | Electronic component built-in substrate and method of manufacturing the same | |
| JP2005217225A (ja) | 半導体装置及びその製造方法 | |
| JP2001177045A (ja) | 半導体装置及びその製造方法 | |
| JPH08316271A (ja) | フィルムキャリアおよびこれを用いた半導体装置 | |
| EP0171232B1 (en) | Area-bonding tape | |
| KR20000011282A (ko) | 반도체장치및그제조방법 | |
| JP3255891B2 (ja) | フィルムキャリア、これらを用いた半導体装置およびフィルムキャリアの製造方法 | |
| JPH0727789A (ja) | 回路配線板およびその製造方法 | |
| JPH02229445A (ja) | フィルムキャリアおよび半導体装置 | |
| KR100359174B1 (ko) | 필름캐리어및이필름캐리어를이용한반도체장치 | |
| JP3015709B2 (ja) | フィルムキャリア、それを用いてなる半導体装置ならびに半導体素子の実装方法 | |
| JPH10335388A (ja) | ボールグリッドアレイ | |
| JPH0590349A (ja) | 電極付フイルムおよびフイルムキヤリアならびにそれらを用いた半導体装置 | |
| JP2808703B2 (ja) | フィルムキャリアおよび半導体装置 | |
| JP2023005616A (ja) | 配線基板 | |
| JP4396863B2 (ja) | 半導体装置、実装基板及びその製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |