JPH02213147A - フリップチップ法による実装構造 - Google Patents

フリップチップ法による実装構造

Info

Publication number
JPH02213147A
JPH02213147A JP1033408A JP3340889A JPH02213147A JP H02213147 A JPH02213147 A JP H02213147A JP 1033408 A JP1033408 A JP 1033408A JP 3340889 A JP3340889 A JP 3340889A JP H02213147 A JPH02213147 A JP H02213147A
Authority
JP
Japan
Prior art keywords
solder
chip
wall body
signal input
solder bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1033408A
Other languages
English (en)
Inventor
Susumu Adachi
晋 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Priority to JP1033408A priority Critical patent/JPH02213147A/ja
Publication of JPH02213147A publication Critical patent/JPH02213147A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、ＩＣチップの基板への実装構造に関する。
〈従来の技術〉 近年、ＩＣチップにおける信号処理回路の集積度の向上
には著しいものがある。これに伴って種々の高密度実装
法が開発されており、その一つとしてフリップチップ実
装法が挙げられる。
フリップチップ実装法は、第３図、第４図に示すように
、ＩＣチップの電極部に、あらかじめハンダバンプを形
成しておき、このＩＣチップをフェイスダウンにより基
板上に載せた後、ハンダバンプをリフローすることによ
って、ＩＣチップを基板上の配線パターンに電気的に接
続しつつ同時に固定する方法である。
〈発明が解決しようとする課題〉 ところで、フリップチップ実装法によれば、実装に要す
るスペースがＩＣチップ自体の大きさ程度でよく、高密
度の実装に適している反面、各ハンダバンプのそれぞれ
の距離があまりにも近くなるため、相互に容量性の結合
による信号干渉を起こす虞れがあるという欠点がある０
例えば、信号入力側にアナログ回路、出力側にデジタル
回路が形成されたＩＣチップにおいて、特に入力側のイ
ンピーダンスが高い場合、出力側ハンダバンプがらの入
力側ハンダバンプへの容量性の結合が大となり、入出力
間における相互の信号干渉が容易に起り得る。
〈課題を解決するための手段〉 本発明は、上記問題点を解決すべくなされたもので、そ
の構成を実施例に対応する第１図を参照しつつ説明する
と、本発明は、ＩＣチップ１の信号入力側のハンダバン
プＢ１群と出力側のハンダ８７１８０群との間の空間に
ハンダ製壁体Ｗを形成するとともに、このハンダ製壁体
Ｗを接地することを特徴としている。
〈作用〉 信号入力側のハンダ８７１８０群と出力側のハンダ８７
１８０群とは接地されたハンダ製壁体Ｗによって遮蔽さ
れ、その両者間には浮遊容量が殆ど存在しなくなり、容
量性の結合を抑えることができる。
〈実施例〉 第１図は本発明実施例の構造を示す縦断面図、第２図は
その実施例の実装工程前のＩＣチップ１の斜視図である
。
多層基板２上にＩＣチップ１が搭載されている。
ＩＣチップ１の信号入力電極および出力電極（ともに図
示せず）は、それぞれハンダバンプＢｌおよびＢｏによ
って多層基板２表面上の配線パターン２ａおよび２ｂに
接続されている。
信号入力側のハンダバンプＢＩと出力側のハンダバンプ
Ｂｏとの間の空間にハンダ製壁体Ｗが形成されている。
このハンダ製壁体Ｗは、第２図に示すように、ハンダバ
ンプＢ、・・・Ｂ＋、Ｂｏ・・・Ｂｏの配列方向に沿っ
て、ＩＣチップ１の一端から他端まで一様に延びている
。また、ハンダ製壁体Ｗは、多層基板２の中間部に形成
された接地配線（グランド・ブレーン）２ｃに接続され
ている。
次に、実装手順を説明する。まず、第２図に示すように
、ＩＣチップ２の電極側の面に人出用のハンダバンプＢ
１・・Ｂ＋、Ｂｏ・・・Ｂｏおよびハンダ製壁体Ｗを形
成しておく、なお、このハンダ製壁体Ｗは、公知の電解
メツキ法により、ハンダバンプＢ１・・・Ｂ＋、Ｂｏ・
・・Ｂｏと同時に、かつ容易に形成できる。また、ハン
ダ製壁体ＷはＩＣチップ１表面のバンシベーション膜等
の絶縁層上に形成する。
次いで、ＩＣチップ１をフェイスダウンにより多層基板
上に載せた後、ハンダバンプＢ−・・・ＢＩ。
Ｂ６・・・Ｂｏおよびハンダ製壁体Ｗのリフローを行い
、硬化させることによって、第１図に示すような実装構
造を得る。
以上のような実装構造とすることにより、信号入力側の
ハンダバンプＢ１・・・Ｂｉと出力側のハンダバンプＢ
０・・・Ｂｏとは、接地されたハンダ製壁体Ｗによって
完全に遮蔽されることになり、その両者間には浮遊容量
が殆ど存在しなくなる。従って、出力側のハンダバンプ
Ｂ０・・・Ｂｏからの入力側のハンダバンプＢ１・・・
Ｂ、への容量性の結合が生じることはなく、入出力間に
おける相互の信号干渉を抑えることができる。
〈発明の効果〉 本発明によれば、信号入力側のハンダバンプと出力側の
ハンダバンプとの間に、接地電位のハンダ製壁体を形成
したので、入力側のハンダバンプと出力側のハンダバン
プとの間における容量性の結合を抑えることができる。
これにより、その両者の間の相互の信号干渉の低減化を
はかることができ、信鎖性の高い実装構造を実現するこ
とが可能になる。しかも、ハンダ製壁体は、ハンダバン
プと同じ工程で容易に形成できるので、従来とほぼ同様
の実装手順により上記の効果を奏することができる。
【図面の簡単な説明】
第１図は本発明実施例の構造を示す縦断面図、第２図は
その実施例の実装工程前のＩＣチップ１の斜視図である
。 第３図および第４図は、フリップチップ実装法を説明す
るための図である。 １・・・ＩＣチップ ２・・・多層基板 ２ａ、２ｂ・・・配線パターン ２ｃ・・・接地配線 Ｂ、およびＢｏ・・・信号入力側および出力側のハンダ
バンプ Ｗ・・・ハンダ製壁体 第１図 第３図 第４図

Claims (1)

    【特許請求の範囲】
  1. ＩＣチップの信号入力および信号出力電極群の各電極そ
    れぞれに、あらかじめハンダバンプを形成しておき、こ
    のチップを基板にフェイスダウンによりハンダ付けする
    実装構造において、上記信号入力側のハンダバンプ群と
    上記信号出力側のハンダバンプ群との空間にハンダ製壁
    体を形成するとともに、このハンダ製壁を接地すること
    を特徴とする、フリップチップ法による実装構造。
JP1033408A 1989-02-13 1989-02-13 フリップチップ法による実装構造 Pending JPH02213147A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1033408A JPH02213147A (ja) 1989-02-13 1989-02-13 フリップチップ法による実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1033408A JPH02213147A (ja) 1989-02-13 1989-02-13 フリップチップ法による実装構造

Publications (1)

Publication Number Publication Date
JPH02213147A true JPH02213147A (ja) 1990-08-24

Family

ID=12385769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1033408A Pending JPH02213147A (ja) 1989-02-13 1989-02-13 フリップチップ法による実装構造

Country Status (1)

Country Link
JP (1) JPH02213147A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0587144A3 (en) * 1992-09-08 1994-06-08 Seiko Epson Corp Liquid crystal display apparatus, structure for mounting semiconductor device, method of mounting semiconductor device, electronic optical apparatus and electronic printing apparatus
CN1303675C (zh) * 2002-06-18 2007-03-07 矽品精密工业股份有限公司 四方形平面无管脚式半导体封装结构及制造方法
US8159074B2 (en) 2004-08-12 2012-04-17 Megica Corporation Chip structure
US8198729B2 (en) 2004-07-16 2012-06-12 Megica Corporation Connection between a semiconductor chip and a circuit component with a large contact area

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0587144A3 (en) * 1992-09-08 1994-06-08 Seiko Epson Corp Liquid crystal display apparatus, structure for mounting semiconductor device, method of mounting semiconductor device, electronic optical apparatus and electronic printing apparatus
US5737272A (en) * 1992-09-08 1998-04-07 Seiko Epson Corporation Liquid crystal display apparatus, structure for mounting semiconductor device, method of mounting semiconductor device, electronic optical apparatus and electronic printing apparatus
US5986342A (en) * 1992-09-08 1999-11-16 Seiko Epson Corporation Liquid crystal display apparatus structure for mounting semiconductor device
US6128063A (en) * 1992-09-08 2000-10-03 Seiko Epson Corporation Liquid crystal display apparatus having multi-layer substrate
CN1303675C (zh) * 2002-06-18 2007-03-07 矽品精密工业股份有限公司 四方形平面无管脚式半导体封装结构及制造方法
US8198729B2 (en) 2004-07-16 2012-06-12 Megica Corporation Connection between a semiconductor chip and a circuit component with a large contact area
US8159074B2 (en) 2004-08-12 2012-04-17 Megica Corporation Chip structure

Similar Documents

Publication Publication Date Title
US5903050A (en) Semiconductor package having capacitive extension spokes and method for making the same
KR100366383B1 (ko) 반도체 집적 회로 및 그것이 구비된 프린트 배선 기판
US6907658B2 (en) Manufacturing methods for an electronic assembly with vertically connected capacitors
US5471090A (en) Electronic structures having a joining geometry providing reduced capacitive loading
US20040004291A1 (en) Semiconductor device
EP0913865A2 (en) Low noise ball grid array package
JPH09223861A (ja) 半導体集積回路及びプリント配線基板
JP2000349192A (ja) 半導体集積回路およびプリント配線板
US6683781B2 (en) Packaging structure with low switching noises
JPH02213147A (ja) フリップチップ法による実装構造
JP3082579B2 (ja) シールドケース
JPS6016701A (ja) マイクロ波プリント板回路
JP2765567B2 (ja) 半導体装置
US6630628B2 (en) High-performance laminate for integrated circuit interconnection
JPH03218039A (ja) 半導体素子の実装方法
JPH05226500A (ja) 実装回路基板
KR100973268B1 (ko) 인쇄회로기판 및 그의 제조방법
JPS6079763A (ja) 半導体装置
JP3949077B2 (ja) 半導体装置、基板、半導体装置の製造方法、及び半導体装置の実装方法
JPH0766543A (ja) プリント基板
JPS63301552A (ja) 配線基板
JPH0637249A (ja) キャパシタの取付構造
JP2661570B2 (ja) 高周波装置
JPH01138791A (ja) 混成集積回路装置
JPH04105390A (ja) 基板機構