JP2012103501A - 液晶表示パネル、液晶駆動装置、液晶表示装置 - Google Patents

Abstract

【課題】ドット反転駆動時の電力ロスを低減することが可能な液晶表示装置を提供する。
【解決手段】液晶表示パネル３０は、複数行のゲート線Ｇと、複数列のソース線Ｓと、複数個の液晶画素と、を有しており、液晶表示パネル３０全体として前記複数個の液晶画素に各々印加される電圧の極性がドット毎に反転されるように、かつ、前記複数列のソース線Ｓに各々印加される電圧の極性が少なくとも行走査期間にわたって反転されないように、前記複数列のソース線Ｓ及び前記複数個の液晶画素がレイアウトされている。
【選択図】図１

Description

本発明は、液晶表示パネル、これを駆動する液晶駆動装置、及び、これらを用いた液晶表示装置に関する。

近年、液晶表示パネルの駆動方式としては、液晶画素に印加する電圧の極性（正／負）をドット毎に反転させるドット反転駆動方式が主流となってきている。

図１３及び図１４は、それぞれ、液晶表示装置の第１従来例（マルチプレクサなし）及び第２従来例（マルチプレクサあり）を示すブロック図である。いずれの従来例においても、液晶表示パネル３００は、ｍ行のゲート線Ｇ（１）〜Ｇ（ｍ）と、ｎ列のソース線Ｓ（１）〜Ｓ（ｎ）と、（ｍ×ｎ）個の液晶画素（角の丸い四角枠で囲まれた部分）と、を有している（ただしｍ≧２、ｎ≧２）。

白抜きの液晶画素は、ｋ番目のフレーム期間において、これに印加される電圧が正極性（ＰＯＳ）であることを示しており、ハッチングされた液晶画素は、ｋ番目のフレーム期間において、これに印加される電圧が負極性（ＮＥＧ）であることを示している。なお、液晶表示パネル３００において、液晶画素に印加される電圧の極性は、基本的にはドット毎に反転されている。ただし、各列の液晶画素に着目すると、各々に印加される電圧の極性は、ゲート線Ｇ（１）〜Ｇ（ｍ）を２行走査する毎に反転されている。すなわち、図１３及び図１４では、いわゆる２ドット反転駆動方式によって液晶表示パネル３００を駆動する様子が描写されている。

なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。

特開平５−４８０５６号公報

確かに、液晶表示パネルの駆動方式としてドット反転駆動方式を採用すれば、液晶表示パネルのちらつき（フリッカ）を低減することが可能である。

しかしながら、第１及び第２従来例の液晶表示パネル３００では、いずれもｙ列目（ただし１≦ｙ≦ｎ）の液晶画素がｙ列目のソース線Ｓ（ｙ）に全て接続されていたので、上記の２ドット反転駆動を行う際には、ゲート線Ｇ（１）〜Ｇ（ｍ）を２行走査する毎に、ソース線Ｓ（１）〜Ｓ（ｎ）に各々印加される電圧の極性反転が生じていた（図１５及び図１６の符号Ａを参照）。このような極性反転時には、ソース線Ｓ（１）〜Ｓ（ｎ）に各々接続される容量成分（画素容量、補助容量、及び、配線容量）を正→負または負→正にチャージしなければならず、多大な電力ロスが発生していた。

また、第２従来例の液晶表示パネル３００では、ｚ個（ただし１≦ｚ≦（ｎ／３））のマルチプレクサＭＵＸ（１）〜（ｚ）により、（ｎ／３）列のドライバ出力線Ｓ’（１）〜Ｓ’（ｚ）に印加される電圧がｎ列のソース線Ｓ（１）〜Ｓ（ｎ）に分配されていたので、各行毎の電圧分配処理に際して、少なくとも１回ずつ、ドライバ出力線Ｓ’（１）〜Ｓ’（ｚ）に各々印加される電圧の極性反転が生じていた（図１６の符号Ｂを参照）。このような極性反転時には、ドライバ出力線Ｓ’（１）〜Ｓ’（ｚ）に各々接続される容量成分（配線容量）を正→負または負→正にチャージしなければならず、多少なりとも電力ロスが発生していた。

なお、従来より、上記の電力ロスを低減すべく、極性反転時にチャージシェアを行う手法（＝１列のソース線を３つの電圧レベル（ＰＯＳ、ＮＥＧ、ＧＮＤ）で駆動する手法）が採用されていたが、例えば、バッテリを電源とする携帯電話機、携帯型ゲーム機、ＰＤＡ［Personal Digital/Data Assistant］、カーオーディオ等に搭載される小型液晶表示装置の分野においては、電力ロスのさらなる低減が求められていた。

本発明は、本願の発明者らによって見い出された上記の問題点に鑑み、ドット反転駆動時の電力ロスを低減することが可能な液晶表示パネル、これを駆動する液晶駆動装置、及び、これらを用いた液晶表示装置を提供することを目的とする。

上記目的を達成するために、本発明に係る液晶表示パネルは、複数行のゲート線と、複数列のソース線と、複数個の液晶画素と、を有する液晶表示パネルであって、前記液晶表示パネル全体として前記複数個の液晶画素に各々印加される電圧の極性がドット毎に反転されるように、かつ、前記複数列のソース線に各々印加される電圧の極性が少なくとも行走査期間にわたって反転されないように、前記複数列のソース線及び前記複数個の液晶画素がレイアウトされている構成（第１の構成）とされている。

なお、上記第１の構成から成る液晶表示パネルは、ｍ行（ただしｍ≧２）の前記ゲート線と、（ｎ＋１）列（ただしｎ≧２）の前記ソース線と、（ｍ×ｎ）個の前記液晶画素とを有し、１列目のソース線には、行走査方向に沿って１列目の液晶画素がｘ行分（ただし１≦ｘ≦（ｍ／２））ずつｘ行分の間隔を空けて接続されており、ｙ列目（ただし、２≦ｙ≦ｎ）のソース線には、行走査方向に沿ってｙ列目の液晶画素と（ｙ−１）列目の液晶画素がｘ行分ずつ交互に接続されており、（ｎ＋１）列目のソース線には、行走査方向に沿ってｎ列目の液晶画素がｘ行分ずつｘ行分の間隔を空けて接続されている構成（第２の構成）にするとよい。

また、上記第２の構成から成る液晶表示パネルは、ｍ行（ただしｍ≧２）の前記ゲート線と、ｎ列（ただしｎ≧２）の前記ソース線と、（ｍ×ｎ）個の前記液晶画素を有し、ｙ列目（ただしｙ＝１，３，５，…，（ｎ−１））のソース線には、行走査方向に沿ってｙ列目の液晶画素と（ｙ＋１）列目の液晶画素がｘ行分（ただし１≦ｘ≦（ｍ／２））ずつ交互に接続されており、（ｙ＋１）列目のソース線には、行走査方向に沿って（ｙ＋１）列目の液晶画素とｙ列目の液晶画素がｘ行分ずつ交互に接続されており、かつ、ｙ列目のソース線と（ｙ＋１）列目のソース線とは、行走査方向に沿ってｘ行毎に互いの敷設位置が反転されている構成（第３の構成）にするとよい。

また、本発明に係る液晶駆動装置は、上記第１〜第３いずれかの構成から成る液晶表示パネルをドット反転駆動方式で駆動する構成（第４の構成）とされている。

なお、上記第４の構成から成る液晶駆動装置は、上記第２の構成から成る液晶表示パネルを駆動対象とし、１列目のソース線に電圧を印加すべき行では、１列目のソース線に接続されるアンプをオンして、（ｎ＋１）列目のソース線に接続されるアンプをオフし、逆に、（ｎ＋１）列目のソース線に電圧を印加すべき行では、１列目のソース線に接続されるアンプをオフして、（ｎ＋１）列目のソース線に接続されるアンプをオンする構成（第５の構成）にするとよい。

また、本発明に係る液晶表示装置は、上記第１〜第３いずれかの構成から成る液晶表示パネルと、上記第４または第５の構成から成る液晶駆動装置と、を有する構成（第６の構成）とされている。

なお、上記第６の構成から成る液晶表示装置は、前記液晶駆動装置の出力を複数に分配して前記液晶表示パネルに供給するマルチプレクサをさらに有する構成（第７の構成）にするとよい。

また、上記第７の構成から成る液晶表示装置において、前記マルチプレクサは、同一極性の電圧が印加される複数列のソース線に接続された構成（第８の構成）にするとよい。

また、上記第７の構成から成る液晶表示装置において、前記マルチプレクサは、連続する複数列のソース線に接続された構成（第９の構成）にするとよい。

上記本発明によれば、ドット反転駆動時の電力ロスを低減することが可能な液晶表示パネル、これを駆動する液晶駆動装置、及び、これらを用いた液晶表示装置を提供することが可能となる。

本発明に係る液晶表示装置の第１実施形態を示すブロック図 第１実施形態の液晶駆動処理を説明するためのタイムチャート 第１実施形態の表示データ処理を説明するためのデータテーブル 本発明に係る液晶表示装置の第２実施形態を示すブロック図 第２実施形態の液晶駆動処理を説明するためのタイムチャート 第２実施形態の表示データ処理を説明するためのデータテーブル 本発明に係る液晶表示装置の第３実施形態を示すブロック図 第３実施形態の液晶駆動処理を説明するためのタイムチャート 第３実施形態の表示データ処理を説明するためのデータテーブル 本発明に係る液晶表示装置の第４実施形態を示すブロック図 第４実施形態の液晶駆動処理を説明するためのタイムチャート 第４実施形態の表示データ処理を説明するためのデータテーブル 液晶表示装置の第１従来例を示すブロック図 液晶表示装置の第２従来例を示すブロック図 第１従来例の液晶駆動処理を説明するためのタイムチャート 第２従来例の液晶駆動処理を説明するためのタイムチャート

＜第１実施形態＞
図１は、本発明に係る液晶表示装置の第１実施形態を示すブロック図である。第１実施形態の液晶表示装置は、ＭＰＵ［Micro Processing Unit］１０と、ドライバＩＣ（液晶駆動装置）２０と、液晶表示パネル３０と、を有する。

ＭＰＵ１０は、液晶表示装置全体の動作を統括的に制御する。特に、ＭＰＵ１０は、本発明に関連する動作として、ドライバＩＣ２０に表示データを出力する。

ドライバＩＣ２０は、インタフェイス２１と、コントローラ２２と、ゲートドライバ２３と、ソースドライバ２４と、が集積化された半導体装置であり、液晶表示パネル３０をいわゆる２ドット反転駆動方式で駆動する。

インタフェイス２１は、ＭＰＵ１０からの表示データをコントローラ２２に伝達する。

コントローラ２２は、ＭＰＵ１０からの表示データを受け取り、各種の表示データ処理（表示データの並べ替え処理など）や各種のタイミング制御（ゲートドライバ２３の行走査タイミング制御など）を行う。また、コントローラ２２は、第１イネーブル信号ＥＮ１と第２イネーブル信号ＥＮ２を各々生成して、これをソースドライバ２４に出力する。なお、コントローラ２２の動作については、後ほど詳細に説明する。

ゲートドライバ２３は、コントローラ２２からの指示に基づいて、ｍ系統（ただしｍ≧２）のゲート信号を生成し、これを液晶表示パネル３０のゲート線Ｇ（１）〜Ｇ（ｍ）に出力する。

ソースドライバ２４は、コントローラ２２からの指示に基づいて、（ｎ＋１）系統（ただしｎ≧２）のソース信号を生成し、これを液晶表示パネル３０のソース線Ｓ（１）〜Ｓ（ｎ＋１）に出力する。

ソースドライバ２４は、ラッチＬＡＴ（１）〜ＬＡＴ（ｎ＋２）と、デジタル／アナログ変換器ＤＡＣ（１）〜ＤＡＣ（ｎ＋２）と、バッファアンプＡＭＰ（１）〜ＡＭＰ（ｎ＋２）と、セレクタＳＥＬ（１）〜ＳＥＬ（（ｎ／２）＋１）と、を含む。

ラッチＬＡＴ（１）〜ＬＡＴ（ｎ＋２）は、それぞれ、コントローラ２２から入力される表示データを一時的に格納して、デジタル／アナログ変換器ＤＡＣ（１）〜ＤＡＣ（ｎ＋２）に出力する。

デジタル／アナログ変換器ＤＡＣ（１）〜ＤＡＣ（ｎ＋２）は、それぞれ、ラッチＬＡＴ（１）〜ＬＡＴ（ｎ＋２）から入力されるデジタル形式の表示データをアナログ電圧に変換して、バッファアンプＡＭＰ（１）〜ＡＭＰ（ｎ＋２）に出力する。なお、奇数列のデジタル／アナログ変換器ＤＡＣ（１）、ＤＡＣ（３）、…、ＤＡＣ（ｎ−１）、ＤＡＣ（ｎ＋１）は、いずれも正出力（ＰＯＳ）とされており、偶数列のデジタル／アナログ変換器ＤＡＣ（２）、ＤＡＣ（４）、…、ＤＡＣ（ｎ）、ＤＡＣ（ｎ＋２）は、いずれも負出力（ＮＥＧ）とされている。

バッファアンプＡＭＰ（１）〜ＡＭＰ（ｎ＋２）は、それぞれ、デジタル／アナログ変換器ＤＡＣ（１）〜ＤＡＣ（ｎ＋２）から入力されるアナログ電圧をバッファして、セレクタＳＥＬ（１）〜ＳＥＬ（（ｎ／２）＋１）に出力する。なお、奇数列のバッファアンプＡＭＰ（１）、ＡＭＰ（３）、…、ＡＭＰ（ｎ−１）、ＡＭＰ（ｎ＋１）は、いずれも正出力（ＰＯＳ）とされており、偶数列のバッファアンプＡＭＰ（２）、ＡＭＰ（４）、…、ＡＭＰ（ｎ）、ＡＭＰ（ｎ＋２）はいずれも負出力（ＮＥＧ）とされている。また、バッファアンプＡＭＰ（１）及びＡＭＰ（２）は、それぞれ第１イネーブル信号ＥＮ１によってオン／オフ制御され、バッファアンプＡＭＰ（ｎ＋１）及びＡＭＰ（ｎ＋２）は、それぞれ第２イネーブル信号ＥＮ２によってオン／オフ制御される。

セレクタＳＥＬ（１）は、バッファアンプＡＭＰ（１）の正出力を１列目のソース線Ｓ（１）に印加して、バッファアンプＡＭＰ（２）の負出力を２列目のソース線Ｓ（２）に印加する第１状態と、第１状態とは逆に、バッファアンプＡＭＰ（１）の正出力を２列目のソース線Ｓ（２）に印加して、バッファアンプＡＭＰ（２）の負出力を１列目のソース線Ｓ（１）に印加する第２状態とを切り換える。セレクタＳＥＬ（２）〜ＳＥＬ（（ｎ／２））の切り換え動作についても、基本的には上記と同様である。一方、セレクタＳＥＬ（（ｎ／２）＋１）の切り換え動作については、（ｎ＋２）列目のソース線Ｓ（ｎ＋２）が存在しないので、バッファアンプＡＭＰ（ｎ＋１）の正出力を（ｎ＋１）列目のソース線Ｓ（ｎ＋１）に印加する第１状態と、バッファアンプＡＭＰ（ｎ＋２）の負出力を（ｎ＋１）列目のソース線Ｓ（ｎ＋１）に印加する第２状態とを切り換えることになる。

なお、上記構成から成るソースドライバ２４の動作については、後ほど具体例を挙げて詳細に説明する。

液晶表示パネル３０は、ｍ行のゲート線Ｇ（１）〜Ｇ（ｍ）と、これらに直交する（ｎ＋１）列のソース線Ｓ（１）〜Ｓ（ｎ＋１）と、（ｍ×ｎ）個の液晶画素（角の丸い四角枠で囲まれた部分）と、を有する。

白抜きの液晶画素は、ｋ番目のフレーム期間において、これに印加される電圧が正極性（ＰＯＳ）であることを示しており、ハッチングされた液晶画素は、ｋ番目のフレーム期間において、これに印加される電圧が負極性（ＮＥＧ）であることを示している。なお、液晶表示パネル３０において、液晶画素に印加される電圧の極性は、基本的にはドット毎に反転されている。ただし、各列の液晶画素に着目すると、各々に印加される電圧の極性は、ゲート線Ｇ（１）〜Ｇ（ｍ）を２行走査する毎に反転されている。すなわち、図１では、いわゆる２ドット反転駆動方式によって液晶表示パネル３０を駆動する様子が描写されている。

各液晶画素には、液晶素子、補助容量素子、及び、アクティブ素子としての薄膜トランジスタ（ＴＦＴ［Thin Film Transistor］）が組み込まれている。薄膜トランジスタのゲートは、ゲート線Ｇ（１）〜Ｇ（ｍ）のいずれかに接続されている。薄膜トランジスタのソースは、ソース線Ｓ（１）〜Ｓ（ｎ＋１）のいずれかに接続されている。薄膜トランジスタのドレインは、対応する液晶素子及び補助容量素子の一端に接続されている。液晶素子及び補助容量素子の他端は、いずれもコモン電圧の印加端に接続されている。

なお、第１実施形態の液晶表示装置では、アモルファスシリコン型（ＡＭＯ型）の薄膜トランジスタを好適に用いることができる。ただし、本発明の構成はこれに限定されるものではなく、高温ポリシリコン型（ＨＴＰＳ［High Temperature Poly Silicon］型）や低温ポリシリコン型（ＬＴＰＳ［Low Temperature Poly Silicon］型）の薄膜トランジスタを用いることも可能である。

ここで、液晶表示パネル３０の特徴的な構成として、１列目のソース線Ｓ（１）には、行走査方向に沿って１列目の液晶画素がｘ行分（ただし１≦ｘ≦（ｍ／２））ずつｘ行分の間隔を空けて接続されている。図１の例に即して具体的に述べると、１列目のソース線Ｓ（１）には、行走査方向に沿って、まず１列目の液晶画素が２行分（１行目と２行目）だけ接続された後、２行分（３行目と４行目）の間隔を空けて、さらに１列目の液晶画素が２行分（５行目と６行目）だけ接続されている。図示されていない７行目以降についても上記と同様である。

また、ｙ列目（ただし２≦ｙ≦ｎ）のソース線Ｓ（ｙ）には、行走査方向に沿ってｙ列目の液晶画素と（ｙ−１）列目の液晶画素がｘ行分ずつ交互に接続されている。図１の例に即して具体的に述べると、２列目のソース線Ｓ（２）には、行走査方向に沿って、まず２列目の液晶画素が２行分（１行目と２行目）だけ接続された後、１列目の液晶画素が２行分（３行目と４行目）だけ接続され、さらに２列目の液晶画素が２行分（５行目と６行目）だけ接続されている。すなわち、２列目のソース線Ｓ（２）には、これを対称軸として左右反転（ミラーリング）させた状態で、１列目の液晶画素と２列目の液晶画素が交互に（千鳥状に）接続されている。図示されていない７行目以降についても上記と同様であり、また、ソース線Ｓ（３）〜Ｓ（ｎ）についても上記と同様である。

また、（ｎ＋１）列目のソース線Ｓ（ｎ＋１）には、行走査方向に沿ってｎ列目の液晶画素がｘ行分ずつｘ行分の間隔を空けて接続されている。図１の例に則して具体的に述べると、（ｎ＋１）列目のソース線Ｓ（ｎ＋１）には、行走査方向に沿ってまず２行分（１行目と２行目）の間隔が空けられた後、ｎ列目の液晶画素が２行分（３行目と４行目）だけ接続され、さらに２行分（５行目と６行目）の間隔が空けられている。図示されていない７行目以降についても上記と同様である。

上記のように液晶画素が配列された液晶表示パネル３０であれば、その２ドット反転駆動に際して、少なくとも１フレーム期間中には、ソース線Ｓ（１）〜Ｓ（ｎ）に各々印加される電圧の極性反転が生じなくなるので、ソース線Ｓ（１）〜Ｓ（ｎ）に各々接続される容量成分（画素容量、補助容量、及び、配線容量）を正→負または負→正にチャージする必要がなくなり、電力ロスを大幅に低減することが可能となる。

図２は、第１実施形態の液晶駆動処理を説明するためのタイムチャートであり、上から順に、ゲート線Ｇ（１）〜Ｇ（ｍ）、及び、ソース線Ｓ（１）〜Ｓ（ｎ＋１）の電圧印加状態が描写されている。また、図３は、第１実施形態の表示データ処理を説明するためのデータテーブル（上段：入力データ、下段：出力データ（Ｓ（１）〜Ｓ（ｎ＋１）、ＥＮ１、ＥＮ２）である。なお、図２中の「ｐ．ｃ．」はプリチャージ期間を表しており、図３中の「Ｄ（ｉ，ｊ）（ただし、１≦ｉ≦ｍ、１≦ｊ≦（ｎ＋１）」は、座標（ｉ，ｊ）に位置する液晶画素用の表示データ（またはこれに応じた電圧値）を表している。

ｋ番目のフレーム期間ＦＲＡＭＥ（ｋ）において、１行目の選択期間（Ｇ（１）＝Ｈ）には、ソース線Ｓ（１）、Ｓ（３）、…、Ｓ（ｎ−１）にＰＯＳ電圧（Ｄ（１，１）、Ｄ（１，３）、…、Ｄ（１，ｎ−１））が印加され、ソース線Ｓ（２）、Ｓ（４）、…、Ｓ（ｎ）にＮＥＧ電圧（Ｄ（１，２）、Ｄ（１，４）、…、Ｄ（１，ｎ））が印加される。また、続く２行目の選択期間（Ｇ（２）＝Ｈ）には、ソース線Ｓ（１）、Ｓ（３）、…、Ｓ（ｎ−１）にＰＯＳ電圧（Ｄ（２，１）、Ｄ（２，３）、…、Ｄ（２，ｎ−１））が印加されて、ソース線Ｓ（２）、Ｓ（４）、…、Ｓ（ｎ）にＮＥＧ電圧（Ｄ（２，２）、Ｄ（２，４）、…、Ｄ（２，ｎ））が印加される。

なお、ソース線Ｓ（ｎ＋１）には、１行目及び２行目の液晶画素が接続されていないので、１行目及び２行目の選択期間には、ソース線Ｓ（ｎ＋１）に電圧を印加する必要がない。そこで、コントローラ２２は、１行目及び２行目の選択期間には、ソース線Ｓ（１）に接続されるアンプＡＭＰ（１）及びＡＭＰ（２）をオンして、ソース線Ｓ（ｎ＋１）に接続されるアンプＡＭＰ（ｎ＋１）及びＡＭＰ（ｎ＋２）をオフするように、第１イネーブル信号ＥＮ１と第２イネーブル信号ＥＮ２を生成する。このような構成とすることにより、ソースドライバ２４の不要な電力消費を回避することが可能となる。なお、アンプＡＭＰ（ｎ＋１）及びＡＭＰ（ｎ＋２）がオフされている間、ソース線Ｓ（ｎ＋１）は、Ｈｉ−Ｚ（ハイインピーダンス状態）またはＧＮＤとなる。このとき、アンプＡＭＰ（ｎ＋１）及びＡＭＰ（ｎ＋２）に入力される表示データの内容は不問であり、何らかのダミーデータを入力しておけばよい。

３行目の選択期間（Ｇ（３）＝Ｈ）には、ソース線Ｓ（３）、Ｓ（５）、…、Ｓ（ｎ＋１）にＰＯＳ電圧（Ｄ（３，２）、Ｄ（３，４）、…、Ｄ（３，ｎ））が印加されて、ソース線Ｓ（２）、Ｓ（４）、…、Ｓ（ｎ）にＮＥＧ電圧（Ｄ（３，１）、Ｄ（３，３）、…、Ｄ（３，ｎ−１））が印加される。また、４行目の選択期間（Ｇ（４）＝Ｈ）には、ソース線Ｓ（３）、Ｓ（５）、…、Ｓ（ｎ＋１）にＰＯＳ電圧（Ｄ（４，２）、Ｄ（４，４）、…、Ｄ（４，ｎ））が印加されて、ソース線Ｓ（２）、Ｓ（４）、…、Ｓ（ｎ）にＮＥＧ電圧（Ｄ（４，１）、Ｄ（４，３）、…、Ｄ（４，ｎ−１））が印加される。

なお、ソース線Ｓ（１）には、３行目及び４行目の液晶画素が接続されていないので、３行目及び４行目の選択期間には、ソース線Ｓ（１）に電圧を印加する必要がない。そこで、コントローラ２２は、３行目及び４行目の選択期間には、ソース線Ｓ（１）に接続されるアンプＡＭＰ（１）及びＡＭＰ（２）をオフし、ソース線Ｓ（ｎ＋１）に接続されるアンプＡＭＰ（ｎ＋１）及びＡＭＰ（ｎ＋２）をオンするように、第１イネーブル信号ＥＮ１と第２イネーブル信号ＥＮ２を生成する。このような構成とすることにより、ソースドライバ２４の不要な電力消費を回避することが可能となる。なお、アンプＡＭＰ（１）及びＡＭＰ（２）がオフされている間、ソース線Ｓ（１）は、Ｈｉ−Ｚ（ハイインピーダンス状態）またはＧＮＤとなる。このとき、アンプＡＭＰ（１）及びＡＭＰ（２）に入力される表示データの内容は不問であり、何らかのダミーデータを入力しておけばよい。

５行目〜ｍ行目についても、上記と同様の液晶駆動処理及び表示データ処理が実施される。また、（ｋ＋１）番目のフレーム期間ＦＲＡＭＥ（ｋ＋１）においては、正極性と負極性を反転させた上で、上記と同様の液晶駆動処理及び表示データ処理が実施される。

このような構成とすることにより、先にも述べた通り、液晶表示パネル３０の２ドット反転駆動に際して、少なくとも１フレーム期間中には、ソース線Ｓ（１）〜Ｓ（ｎ）に各々印加される電圧の極性反転が生じなくなるので、ソース線Ｓ（１）〜Ｓ（ｎ）に各々接続される容量成分（画素容量、補助容量、及び、配線容量）を正→負または負→正にチャージする必要がなくなり、電力ロスを大幅に低減することが可能となる。

＜第２実施形態＞
図４は、本発明に係る液晶表示装置の第２実施形態を示すブロック図である。第２実施形態の液晶表示装置は、基本的には先述の第１実施形態と同様の構成を有しているが、ドライバＩＣ２０のドライバ出力線Ｓ’（１）〜Ｓ’（ｚ）（ただし１≦ｚ≦（ｎ＋１）／３））に印加される電圧を各々３系統に分配して液晶表示パネル３０のソース線Ｓ（１）〜Ｓ（ｎ＋１）に供給するマルチプレクサＭＵＸ（１）〜ＭＵＸ（ｚ）をさらに有するほか、ソースドライバ２４の内部構成や動作についても多少の変更が加えられている。そこで、第１実施形態と同様の構成部分については、図１と同一の符号を付すことで重複した説明を割愛し、以下では、第２実施形態の特徴部分について重点的な説明を行う。

ソースドライバ２４は、ラッチＬＡＴ（１）〜ＬＡＴ（ｚ）と、デジタル／アナログ変換器ＤＡＣ（１）〜ＤＡＣ（ｚ）と、バッファアンプＡＭＰ（１）〜ＡＭＰ（ｚ）と、セレクタＳＥＬ（１）〜ＳＥＬ（ｚ／２）と、を含む。

ラッチＬＡＴ（１）〜ＬＡＴ（ｚ）は、それぞれ、コントローラ２２から入力される表示データを一時的に格納して、デジタル／アナログ変換器ＤＡＣ（１）〜ＤＡＣ（ｚ）に出力する。

デジタル／アナログ変換器ＤＡＣ（１）〜ＤＡＣ（ｚ）は、それぞれに、ラッチＬＡＴ（１）〜ＬＡＴ（ｚ）から入力されるデジタル形式の表示データをアナログ電圧に変換して、バッファアンプＡＭＰ（１）〜ＡＭＰ（ｚ）に出力する。なお、奇数列のデジタル／アナログ変換器ＤＡＣ（１）、ＤＡＣ（３）、…、ＤＡＣ（ｚ−１）は、いずれも正出力（ＰＯＳ）とされており、また、偶数列のデジタル／アナログ変換器ＤＡＣ（２）、ＤＡＣ（４）、…、ＤＡＣ（ｚ）は、いずれも負出力（ＮＥＧ）とされている。

バッファアンプＡＭＰ（１）〜ＡＭＰ（ｚ）は、それぞれ、デジタル／アナログ変換器ＤＡＣ（１）〜ＤＡＣ（ｚ）から入力されるアナログ電圧をバッファして、セレクタＳＥＬ（１）〜ＳＥＬ（ｚ／２）に出力する。なお、奇数列のバッファアンプＡＭＰ（１）、ＡＭＰ（３）、…、ＡＭＰ（ｚ−１）は、いずれも正出力（ＰＯＳ）とされており、偶数列のバッファアンプＡＭＰ（２）、ＡＭＰ（４）、…、ＡＭＰ（ｚ）は、いずれも負出力（ＮＥＧ）とされている。また、バッファアンプＡＭＰ（１）及びＡＭＰ（２）は、それぞれ第１イネーブル信号ＥＮ１によってオン／オフ制御され、バッファアンプＡＭＰ（ｚ−１）及びＡＭＰ（ｚ）は、それぞれ第２イネーブル信号ＥＮ２によってオン／オフ制御される。

セレクタＳＥＬ（１）は、バッファアンプＡＭＰ（１）の正出力をドライバ出力線Ｓ’（１）に印加して、バッファアンプＡＭＰ（２）の負出力をドライバ出力線Ｓ’（２）に印加する第１状態と、第１状態とは逆に、バッファアンプＡＭＰ（１）の正出力をドライバ出力線Ｓ’（２）に印加して、バッファアンプＡＭＰ（２）の負出力をドライバ出力線Ｓ’（１）に印加する第２状態を切り換える。セレクタＳＥＬ（２）〜ＳＥＬ（ｚ／２）の切り換え動作についても、基本的には上記と同様である。

マルチプレクサＭＵＸ（１）は、ドライバ出力線Ｓ’（１）に印加される電圧をソース線Ｓ（１）、Ｓ（３）、Ｓ（５）に分配出力する。マルチプレクサＭＵＸ（２）は、ドライバ出力線Ｓ’（２）に印加される電圧をソース線Ｓ（２）、Ｓ（４）、Ｓ（５）に分配出力する。マルチプレクサＭＵＸ（３）〜ＭＵＸ（ｚ）の電圧分配処理についても、基本的には上記と同様である。

液晶表示パネル３０は、先述の第１実施形態と全く同一の構成を有している。従って、その２ドット反転駆動に際して、少なくとも１フレーム期間中には、ソース線Ｓ（１）〜Ｓ（ｎ）に各々印加される電圧の極性反転が生じないので、ソース線Ｓ（１）〜Ｓ（ｎ）に各々接続される容量成分（画素容量、補助容量、及び、配線容量）を正→負または負→正にチャージする必要がなくなり、電力ロスを大幅に低減することが可能となる。

また、マルチプレクサＭＵＸ（１）〜ＭＵＸ（ｚ）は、それぞれ、同一極性の電圧が印加される３系統のソース線に接続されているので、各行の選択期間中に、マルチプレクサＭＵＸ（１）〜ＭＵＸ（ｚ）での電圧分配処理が行われても、ドライバ出力線Ｓ’（１）〜Ｓ’（ｚ）に印加される電圧の極性反転が生じることはない。

なお、第２実施形態の液晶表示装置では、高温ポリシリコン型（ＨＴＰＳ型）や低温ポリシリコン型（ＬＴＰＳ型）の薄膜トランジスタを好適に用いることができる。ただし、本発明の構成はこれに限定されるものではなく、アモルファスシリコン型（ＡＭＯ型）の薄膜トランジスタを用いることも可能である。

図５は、第２実施形態の液晶駆動処理を説明するためのタイムチャートであり、上から順に、ゲート線Ｇ（１）〜Ｇ（ｍ）、ＭＵＸ切替制御信号ａ〜ｃ、及び、ドライバ出力線Ｓ’（１）〜Ｓ’（ｚ）の電圧印加状態が描写されている。また、図６は、第２実施形態の表示データ処理を説明するためのデータテーブル（上段：入力データ、下段：出力データ（Ｓ（１）〜Ｓ（ｎ＋１）、ＥＮ１、ＥＮ２）である。なお、図５中の「ｐ．ｃ．」はプリチャージ期間を表しており、図６中の「Ｄ（ｉ，ｊ）（ただし、１≦ｉ≦ｍ、１≦ｊ≦（ｎ＋１）」は、座標（ｉ，ｊ）に位置する液晶画素用の表示データ（またはこれに応じた電圧値）を表している。

ｋ番目のフレーム期間ＦＲＡＭＥ（ｋ）において、各行の選択期間毎に、ＭＵＸ切替制御信号ａ〜ｃが時分割で順次ハイレベルとされる。ドライバ出力線Ｓ’（１）に着目すると、ａ系統の選択期間（ａ＝Ｈ）には、ソース線Ｓ（１）用のＰＯＳ電圧が印加され、ｂ系統の選択期間（ｂ＝Ｈ）には、ソース線Ｓ（３）用のＰＯＳ電圧が印加され、ｃ系統の選択期間（ｃ＝Ｈ）には、ソース線Ｓ（５）用のＰＯＳ電圧が印加される。また、ドライバ出力線Ｓ’（２）に着目すると、ａ系統の選択期間（ａ＝Ｈ）には、ソース線Ｓ（２）用のＮＥＧ電圧が印加され、ｂ系統の選択期間（ｂ＝Ｈ）には、ソース線Ｓ（４）用のＮＥＧ電圧が印加され、ｃ系統の選択期間（ｃ＝Ｈ）には、ソース線Ｓ（６）用のＮＥＧ電圧が印加される。その他のドライバ出力線Ｓ’（３）〜Ｓ’（ｚ）についても、基本的には上記と同様である。また、第１イネーブル信号ＥＮ１と第２イネーブル信号ＥＮ２の生成動作についても、先述の第１実施形態と同様である。

このように、第２実施形態の液晶表示装置であれば、第１実施形態と同様の効果を享受することができるほか、マルチプレクサＭＵＸ（１）〜ＭＵＸ（ｚ）を用いてソースドライバ２４の出力系統数を削減することが可能となる。

＜第３実施形態＞
図７は、本発明に係る液晶表示装置の第３実施形態を示すブロック図である。第３実施形態の液晶表示装置は、基本的には先述の第２実施形態と同様の構成を有しているが、マルチプレクサＭＵＸ（１）〜ＭＵＸ（ｚ）の出力先と電圧分配処理に変更が加えられている。そこで、第２実施形態と同様の構成部分については、図４と同一の符号を付すことで重複した説明を割愛し、以下では第３実施形態の特徴部分について重点的な説明を行う。

マルチプレクサＭＵＸ（１）は、ドライバ出力線Ｓ’（１）に印加される電圧をソース線Ｓ（１）、Ｓ（２）、Ｓ（３）に分配出力する。マルチプレクサＭＵＸ（２）は、ドライバ出力線Ｓ’（２）に印加される電圧をソース線Ｓ（４）、Ｓ（５）、Ｓ（６）に分配出力する。マルチプレクサＭＵＸ（３）〜ＭＵＸ（ｚ）の電圧分配処理についても、基本的には上記と同様である。

液晶表示パネル３０は、先述の第１実施形態や第２実施形態と全く同一の構成を有している。従って、その２ドット反転駆動に際して、少なくとも、１フレーム期間中には、ソース線Ｓ（１）〜Ｓ（ｎ）に各々印加される電圧の極性反転が生じないので、ソース線Ｓ（１）〜Ｓ（ｎ）に各々接続される容量成分（画素容量、補助容量、及び、配線容量）を正→負または負→正にチャージする必要がなくなり、電力ロスを大幅に低減することが可能となる。

一方、マルチプレクサＭＵＸ（１）〜ＭＵＸ（ｚ）は、先述の第２実施形態と異なり、それぞれ、連続する３系統のソース線に接続されているので、ソース線Ｓ（１）〜Ｓ（ｎ＋１）の引き回しが容易となる。ただし、ドット反転駆動される液晶表示パネル３０において、連続する３系統のソース線に印加される電圧が全て同一の極性ということはあり得ないので、各行の選択期間中には、マルチプレクサＭＵＸ（１）〜ＭＵＸ（ｚ）での電圧分配処理に伴い、ドライバ出力線Ｓ’（１）〜Ｓ’（ｚ）に印加される電圧の極性反転が生じることに留意すべきである（図８の符号Ｂを参照）。

なお、第３実施形態の液晶表示装置では、先述の第２実施形態と同様、高温ポリシリコン型（ＨＴＰＳ型）や低温ポリシリコン型（ＬＴＰＳ型）の薄膜トランジスタを好適に用いることができる。ただし、本発明の構成はこれに限定されるものではなく、アモルファスシリコン型（ＡＭＯ型）の薄膜トランジスタを用いることも可能である。

図８は、第３実施形態の液晶駆動処理を説明するためのタイムチャートであり、上から順に、ゲート線Ｇ（１）〜Ｇ（ｍ）、ＭＵＸ切替制御信号ａ〜ｃ、及び、ドライバ出力線Ｓ’（１）〜Ｓ’（ｚ）の電圧印加状態が描写されている。また、図９は、第３実施形態の表示データ処理を説明するためのデータテーブル（上段：入力データ、下段：出力データ（Ｓ（１）〜Ｓ（ｎ＋１）、ＥＮ１、ＥＮ２）である。なお、図８中の「ｐ．ｃ．」はプリチャージ期間を表しており、図９中の「Ｄ（ｉ，ｊ）（ただし、１≦ｉ≦ｍ、１≦ｊ≦（ｎ＋１）」は、座標（ｉ，ｊ）に位置する液晶画素用の表示データ（またはこれに応じた電圧値）を表している。

ｋ番目のフレーム期間ＦＲＡＭＥ（ｋ）において、各行の選択期間毎に、ＭＵＸ切替制御信号ａ〜ｃが時分割で順次ハイレベルとされる。ドライバ出力線Ｓ’（１）に着目すると、ａ系統の選択期間（ａ＝Ｈ）には、ソース線Ｓ（１）用のＰＯＳ電圧が印加され、ｂ系統の選択期間（ｂ＝Ｈ）には、ソース線Ｓ（２）用のＮＥＧ電圧が印加され、ｃ系統の選択期間（ｃ＝Ｈ）には、ソース線Ｓ（３）用のＰＯＳ電圧が印加される。また、ドライバ出力線Ｓ’（２）に着目すると、ａ系統の選択期間（ａ＝Ｈ）には、ソース線Ｓ（４）用のＮＥＧ電圧が印加され、ｂ系統の選択期間（ｂ＝Ｈ）には、ソース線Ｓ（５）用のＰＯＳ電圧が印加され、ｃ系統の選択期間（ｃ＝Ｈ）には、ソース線Ｓ（６）用のＮＥＧ電圧が印加される。その他のドライバ出力線Ｓ’（３）〜Ｓ’（ｚ）についても、基本的には上記と同様である。また、第１イネーブル信号ＥＮ１と第２イネーブル信号ＥＮ２の生成動作についても、先述の第１実施形態や第２実施形態と同様である。

なお、マルチプレクサＭＵＸ（１）〜ＭＵＸ（ｚ）での電圧分配処理に伴うドライバ出力線Ｓ’（１）〜Ｓ’（ｚ）の極性反転回数をできるだけ減らすためには、図８に示したように、同一極性の電圧印加ができるだけ連続するように、マルチプレクサＭＵＸ（１）〜ＭＵＸ（ｚ）の出力系統選択順序を各行毎に入れ替えることが望ましい。

このように、第３実施形態の液晶表示装置であれば、第２実施形態とほぼ同様の効果を享受することができるほか、ソース線Ｓ（１）〜Ｓ（ｎ＋１）の引き回しを容易に行うことも可能となる。

＜第４実施形態＞
図１０は、本発明に係る液晶表示装置の第４実施形態を示すブロック図である。第４実施形態の液晶表示装置は、基本的には先述の第１実施形態と同様の見地に立つものであるが、液晶表示パネル３０の内部レイアウトに相違点を有するほか、ソースドライバ２４の内部構成や動作についても変更が加えられている。そこで、第１実施形態と同様の構成部分については、図１と同一の符号を付すことで重複した説明を割愛し、以下では、第４実施形態の特徴部分について重点的な説明を行う。

ソースドライバ２４は、ラッチＬＡＴ（１）〜ＬＡＴ（ｎ）と、デジタル／アナログ変換器ＤＡＣ（１）〜ＤＡＣ（ｎ）と、バッファアンプＡＭＰ（１）〜ＡＭＰ（ｎ）と、セレクタＳＥＬ（１）〜ＳＥＬ（ｎ／２）と、を含む。

ラッチＬＡＴ（１）〜ＬＡＴ（ｎ）は、それぞれ、コントローラ２２から入力される表示データを一時的に格納して、デジタル／アナログ変換器ＤＡＣ（１）〜ＤＡＣ（ｎ）に出力する。

デジタル／アナログ変換器ＤＡＣ（１）〜ＤＡＣ（ｎ）は、それぞれに、ラッチＬＡＴ（１）〜ＬＡＴ（ｎ）から入力されるデジタル形式の表示データをアナログ電圧に変換して、バッファアンプＡＭＰ（１）〜ＡＭＰ（ｎ）に出力する。なお、奇数列のデジタル／アナログ変換器ＤＡＣ（１）、ＤＡＣ（３）、…、ＤＡＣ（ｎ−１）は、いずれも正出力（ＰＯＳ）とされており、また、偶数列のデジタル／アナログ変換器ＤＡＣ（２）、ＤＡＣ（４）、…、ＤＡＣ（ｎ）は、いずれも負出力（ＮＥＧ）とされている。

バッファアンプＡＭＰ（１）〜ＡＭＰ（ｎ）は、それぞれ、デジタル／アナログ変換器ＤＡＣ（１）〜ＤＡＣ（ｎ）から入力されるアナログ電圧をバッファして、セレクタＳＥＬ（１）〜ＳＥＬ（ｎ／２）に出力する。なお、奇数列のバッファアンプＡＭＰ（１）、ＡＭＰ（３）、…、ＡＭＰ（ｎ−１）は、いずれも正出力（ＰＯＳ）とされており、偶数列のバッファアンプＡＭＰ（２）、ＡＭＰ（４）、…、ＡＭＰ（ｎ）は、いずれも負出力（ＮＥＧ）とされている。

セレクタＳＥＬ（１）は、バッファアンプＡＭＰ（１）の正出力を１列目のソース線Ｓ（１）に印加して、バッファアンプＡＭＰ（２）の負出力を２列目のソース線Ｓ（２）に印加する第１状態と、第１状態とは逆に、バッファアンプＡＭＰ（１）の正出力を２列目のソース線Ｓ（２）に印加して、バッファアンプＡＭＰ（２）の負出力を１列目のソース線Ｓ（１）に印加する第２状態とを切り換える。セレクタＳＥＬ（２）〜ＳＥＬ（（ｎ／２））の切り換え動作についても、基本的には上記と同様である。

液晶表示パネル３０は、ｍ行のゲート線Ｇ（１）〜Ｇ（ｍ）と、これらに直交するｎ列のソース線Ｓ（１）〜Ｓ（ｎ）と、（ｍ×ｎ）個の液晶画素と、を有する。なお、第４実施形態の液晶表示装置では、第１実施形態と同様、アモルファスシリコン型（ＡＭＯ型）の薄膜トランジスタを好適に用いることができる。ただし、本発明の構成はこれに限定されるものではなく、高温ポリシリコン型（ＨＴＰＳ型）や低温ポリシリコン型（ＬＴＰＳ型）の薄膜トランジスタを用いることも可能である。

ここで、液晶表示パネル３０の特徴的な構成として、ｙ列目（ただしｙ＝１，３，５，…，（ｎ−１））のソース線Ｓ（ｙ）には、行走査方向に沿ってｙ列目の液晶画素と（ｙ＋１）列目の液晶画素がｘ行分（ただし、１≦ｘ≦（ｍ／２））ずつ交互に接続されており、（ｙ＋１）列目のソース線には、行走査方向に沿って（ｙ＋１）列目の液晶画素とｙ列目の液晶画素がｘ行分ずつ交互に接続されており、かつｙ列目のソース線と（ｙ＋１）列目のソース線とは、行走査方向に沿ってｘ行毎に互いの敷設位置が反転されている。

図１の例に即して具体的に述べると、１列目のソース線Ｓ（１）には、行走査方向に沿って、まず１列目の液晶画素が２行分（１行目と２行目）だけ接続されている。一方、２列目のソース線Ｓ（２）には、行走査方向に沿って、まず２列目の液晶画素が２行分（１行目と２行目）だけ接続されている。そして、２行目と３行目との間において、ソース線Ｓ（１）とソース線Ｓ（２）の敷設位置が互いに反転されている。敷設位置が反転された後、ソース線Ｓ（１）には、行走査方向に沿って、２列目の液晶画素が２行分（３行目と４行目）だけ接続されている。一方、ソース線Ｓ（２）には、行走査方向に沿って、１列目の液晶画素が２行分（３行目と４行目）だけ接続されている。そして、４行目と５行目の間において、ソース線Ｓ（１）とソース線Ｓ（２）の敷設位置が再び反転されている。敷設位置が再反転された後、ソース線Ｓ（１）には、行走査方向に沿って、１列目の液晶画素が２行分（５行目と６行目）だけ接続されている。一方、ソース線Ｓ（２）には、行走査方向に沿って、２列目の液晶画素が２行分（５行目と６行目）だけ接続されている。図示されていない７行目以降についても上記と同様であり、また、ソース線Ｓ（３）〜Ｓ（ｎ）についても上記と同様である。

上記のように液晶画素及びソース線Ｓ（１）〜Ｓ（ｎ）が配列された液晶表示パネル３０であれば、先述の第１実施形態と同様、その２ドット反転駆動に際して、少なくとも１フレーム期間中には、ソース線Ｓ（１）〜Ｓ（ｎ）に各々印加される電圧の極性反転が生じなくなるので、ソース線Ｓ（１）〜Ｓ（ｎ）に各々接続される容量成分（画素容量、補助容量、及び、配線容量）を正→負または負→正にチャージする必要がなくなり、電力ロスを大幅に低減することが可能となる。

図１１は、第４実施形態の液晶駆動処理を説明するためのタイムチャートであり、上から順に、ゲート線Ｇ（１）〜Ｇ（ｍ）、及び、ソース線Ｓ（１）〜Ｓ（ｎ）の電圧印加状態が描写されている。また、図１２は、第４実施形態の表示データ処理を説明するためのデータテーブル（上段：入力データ、下段：出力データ（Ｓ（１）〜Ｓ（ｎ））である。なお、図１１中の「ｐ．ｃ．」はプリチャージ期間を表しており、図１２中の「Ｄ（ｉ，ｊ）（ただし、１≦ｉ≦ｍ、１≦ｊ≦ｎ」は、座標（ｉ，ｊ）に位置する液晶画素用の表示データ（またはこれに応じた電圧値）を表している。

ｋ番目のフレーム期間ＦＲＡＭＥ（ｋ）において、ｉ行目の選択期間（Ｇ（ｉ）＝Ｈ）には、ソース線Ｓ（１）、Ｓ（３）、…、Ｓ（ｎ−１）にＰＯＳ電圧（Ｄ（ｉ，１）、Ｄ（ｉ，３）、…、Ｄ（ｉ，ｎ−１））が印加され、ソース線Ｓ（２）、Ｓ（４）、…、Ｓ（ｎ）にＮＥＧ電圧（Ｄ（ｉ，２）、Ｄ（ｉ，４）、…、Ｄ（ｉ，ｎ））が印加される。なお、（ｋ＋１）番目のフレーム期間ＦＲＡＭＥ（ｋ＋１）においては、正極性と負極性を反転させた上で、上記と同様の液晶駆動処理及び表示データ処理が実施される。

このような構成とすることにより、先述の第１実施形態〜第３実施形態と同じく、液晶表示パネル３０の２ドット反転駆動に際して、少なくとも１フレーム期間中には、ソース線Ｓ（１）〜Ｓ（ｎ）に各々印加される電圧の極性反転が生じなくなるので、ソース線Ｓ（１）〜Ｓ（ｎ）に各々接続される容量成分（画素容量、補助容量、及び、配線容量）を正→負または負→正にチャージする必要がなくなり、電力ロスを大幅に低減することが可能となる。

また、第４実施形態の液晶表示装置であれば、先述の第１実施形態と異なり、ソースドライバ２４の信号系統（ラッチ、デジタル／アナログ変換器、バッファアンプ、及び、セレクタ）を１つ余分に持つ必要がなく、また、表示データの並べ替え処理も不要となるので（図１２を参照）、既存のソースドライバをそのまま流用することが可能となる。

なお、第４実施形態の液晶表示装置を基本形としながら、第２実施形態や第３実施形態に倣ってマルチプレクサを追加することも当然に可能である。

＜まとめ＞
上記第１〜第４実施形態を鑑みると、本発明に係る液晶表示パネルは、複数行のゲート線と、複数列のソース線と、複数個の液晶画素と、を有するものであって、液晶表示パネル全体として前記複数個の液晶画素に各々印加される電圧の極性がドット毎に反転されるように、かつ、前記複数列のソース線に各々印加される電圧の極性が少なくとも行走査期間にわたって反転されないように、前記複数列のソース線及び前記複数個の液晶画素がレイアウトされている構成であると言える。このような構成とすることにより、ドット反転駆動時の電力ロスを低減することが可能な液晶表示パネル、これを駆動する液晶駆動装置及び、これらを用いた液晶表示装置を提供することが可能となる。

＜その他の構成例＞
なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

例えば、上記実施形態では、画素の右上部分または左上部分にＴＦＴ回路を組み込んだ構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、画素の右下部分または左下部分にＴＦＴ回路を組み込んだ構成としても構わない。

本発明は、液晶表示装置の消費電力低減を図る上で有用な技術である。

１０ ＭＰＵ
２０ ドライバＩＣ（液晶駆動装置）
２１ インタフェイス
２２ コントローラ
２３ ゲートドライバ
２４ ソースドライバ
３０ 液晶表示パネル
ＬＡＴ ラッチ
ＤＡＣ デジタル／アナログ変換器（ＰＯＳ：正出力、ＮＥＧ：負出力）
ＡＭＰ バッファアンプ（ＰＯＳ：正出力、ＮＥＧ：負出力）
ＳＥＬ セレクタ
ＭＵＸ マルチプレクサ
ＥＮ１、ＥＮ２ イネーブル信号
Ｓ ソース線
Ｇ ゲート線
Ｄ 表示データ

Claims (9)

1. 複数行のゲート線と、複数列のソース線と、複数個の液晶画素と、を有する液晶表示パネルであって、
   前記液晶表示パネル全体として前記複数個の液晶画素に各々印加される電圧の極性がドット毎に反転されるように、かつ、
   前記複数列のソース線に各々印加される電圧の極性が少なくとも行走査期間にわたって反転されないように、
   前記複数列のソース線及び前記複数個の液晶画素がレイアウトされていることを特徴とする液晶表示パネル。
2. ｍ行（ただしｍ≧２）の前記ゲート線と、（ｎ＋１）列（ただしｎ≧２）の前記ソース線と、（ｍ×ｎ）個の前記液晶画素と、を有し、
   １列目のソース線には、行走査方向に沿って１列目の液晶画素がｘ行分（ただし１≦ｘ≦（ｍ／２））ずつｘ行分の間隔を空けて接続されており、
   ｙ列目（ただし、２≦ｙ≦ｎ）のソース線には、行走査方向に沿ってｙ列目の液晶画素と（ｙ−１）列目の液晶画素がｘ行分ずつ交互に接続されており、
   （ｎ＋１）列目のソース線には、行走査方向に沿ってｎ列目の液晶画素がｘ行分ずつｘ行分の間隔を空けて接続されていることを特徴とする請求項１に記載の液晶表示パネル。
3. ｍ行（ただしｍ≧２）の前記ゲート線と、ｎ列（ただしｎ≧２）の前記ソース線と、（ｍ×ｎ）個の前記液晶画素と、を有し、
   ｙ列目（ただしｙ＝１，３，５，…，（ｎ−１））のソース線には、行走査方向に沿ってｙ列目の液晶画素と（ｙ＋１）列目の液晶画素がｘ行分（ただし１≦ｘ≦（ｍ／２））ずつ交互に接続されており、
   （ｙ＋１）列目のソース線には、行走査方向に沿って（ｙ＋１）列目の液晶画素とｙ列目の液晶画素がｘ行分ずつ交互に接続されており、かつ、
   ｙ列目のソース線と（ｙ＋１）列目のソース線とは、行走査方向に沿ってｘ行毎に互いの敷設位置が反転されていることを特徴とする請求項１に記載の液晶表示パネル。
4. 請求項１〜請求項３のいずれか一項に記載の液晶表示パネルをドット反転駆動方式で駆動することを特徴とする液晶駆動装置。
5. 前記液晶表示パネルは、請求項２に記載の液晶表示パネルであり、
   １列目のソース線に電圧を印加すべき行では、１列目のソース線に接続されるアンプをオンして、（ｎ＋１）列目のソース線に接続されるアンプをオフし、逆に、（ｎ＋１）列目のソース線に電圧を印加すべき行では、１列目のソース線に接続されるアンプをオフして、（ｎ＋１）列目のソース線に接続されるアンプをオンすることを特徴とする請求項４に記載の液晶駆動装置。
6. 請求項１〜請求項３のいずれか一項に記載の液晶表示パネルと、
   請求項４または請求項５に記載の液晶駆動装置と、
   を有することを特徴とする液晶表示装置。
7. 前記液晶駆動装置の出力を複数に分配して前記液晶表示パネルに供給するマルチプレクサをさらに有することを特徴とする請求項６に記載の液晶表示装置。
8. 前記マルチプレクサは、同一極性の電圧が印加される複数列のソース線に接続されていることを特徴とする請求項７に記載の液晶表示装置。
9. 前記マルチプレクサは、連続する複数列のソース線に接続されていることを特徴とする請求項７に記載の液晶表示装置。

Images