KR101323020B1 - 표시 장치 및 그 구동 방법 - Google Patents
표시 장치 및 그 구동 방법 Download PDFInfo
- Publication number
- KR101323020B1 KR101323020B1 KR1020137013049A KR20137013049A KR101323020B1 KR 101323020 B1 KR101323020 B1 KR 101323020B1 KR 1020137013049 A KR1020137013049 A KR 1020137013049A KR 20137013049 A KR20137013049 A KR 20137013049A KR 101323020 B1 KR101323020 B1 KR 101323020B1
- Authority
- KR
- South Korea
- Prior art keywords
- selection
- video signal
- period
- signal lines
- selection control
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Abstract
소비 전력을 저감한 SSD 방식의 표시 장치를 제공한다. 선택 회로(400)는 k개의 선택 블록(410(1) 내지 410(k))에 의해 구성되어 있다. 각 선택 블록은, 3개의 박막 트랜지스터에 의해 구성되어 있다. 이들 3개의 박막 트랜지스터의 게이트 단자에는, 3상의 선택 제어 신호(CT)가 각각 공급된다. 주사 기간(T1) 후에 휴지 기간(T2)이 설정된다. 휴지 기간(T2)에서는, 휴지 기간 주파수(fck2)의 선택 제어 신호(CT)에 기초하여, 각 선택 블록 내의 3개의 박막 트랜지스터가 온 상태로 된다. 휴지 기간 주파수(fck2)는 주사 기간 주파수(fck1)보다도 낮다.
Description
본 발명은, 표시 장치 및 그 구동 방법에 관한 것으로, 특히, 복수의 영상 신호선을 단위로 하는 조에 있어서의 영상 신호선의 각각에, 각 조에 공통의 영상 신호를 시분할하여 공급하는 표시 장치 및 그 구동 방법에 관한 것이다.
종래, 액정 표시 장치 등의 표시 장치의 구동 방식의 하나로서, SSD(Source Shared Driving : 소스 쉐어드 드라이빙)라 불리는 구동 방식(이하 「SSD 방식」이라 함)이 알려져 있다. 이 SSD 방식을 채용한 액정 표시 장치에서는, 액정 패널에 있어서의 복수의 소스 라인(영상 신호선)을 구동하기 위한 소스 드라이버(영상 신호선 구동 회로)의 복수의 출력 단자에, 복수의 박막 트랜지스터 등의 스위칭 소자에 의해 구성되는 선택 회로가 접속된다. 소스 드라이버의 각 출력 단자에는, 상기 복수의 박막 트랜지스터 중의 소정수의 박막 트랜지스터가 접속된다. 이 선택 회로 내의 복수의 박막 트랜지스터에는 복수의 소스 라인이 접속된다. 즉, 이 액정 표시 장치에서는, 상기 소정수의 소스 라인을 단위로 하는 조가 상기 소정수의 박막 트랜지스터를 각각 통하여 공통의 소스 드라이버의 출력 단자에 접속된다. 그리고, 각 조에 공통의 영상 신호가 소스 드라이버에 공급되고, 선택 회로에 의해 이 영상 신호가 시분할되어 복수의 소스 라인에 공급된다. 이러한 SSD 방식을 채용함으로써, 소스단 드라이버의 출력 단자수를 삭감할 수 있다.
특허 문헌 1에는, 이러한 SSD 방식을 채용하고, 상기 선택 회로를 액정 패널과 일체적으로 형성한 액정 표시 장치가 개시되어 있다. 이하에서는, 선택 회로를 액정 패널(표시부)과 일체적으로 형성한 액정 표시 장치를 「선택 회로 모놀리식형 액정 표시 장치」라 한다. 이 선택 회로 모놀리식형 액정 표시 장치에 의하면, 프레임 폭 협소화 및 저비용화를 도모할 수 있다. 또한, 이 선택 회로 모놀리식형 액정 표시 장치에서는, 특허 문헌 1에 개시되어 있는 바와 같이, 아몰퍼스 실리콘(a-Si)을 반도체층에 사용한 박막 트랜지스터(이하 「a-SiTFT」라 함) 등이 구동 소자로서 채용되고 있다.
그런데, 특허 문헌 2에는, 게이트 라인(주사 신호선)을 주사하는 주사 기간 T1 후에, 모든 게이트 라인을 비주사 상태로 하는 휴지 기간 T2를 설정하는 표시 장치의 구동 방법이 개시되어 있다. 이 휴지 기간 T2에서는, 게이트 드라이버(주사 신호선 구동 회로)에 클럭 신호 등이 공급되지 않아, 화상의 재기입이 행해지지 않는다. 이 때문에, 주사 기간 T1에 있어서 게이트 라인을 60㎐로 주사하였다고 해도, 예를 들어 이 주사 기간 T1의 동일한 길이의 휴지 기간 T2를 설정함으로써, 전체로서의 게이트 라인의 구동 주파수가 30㎐ 정도로 된다. 이 때문에, 저소비전력화를 도모할 수 있다.
종래부터, 표시 장치 등의 전자 기기에는 저소비전력화가 요구되고 있다.
따라서, 본 발명은, 소비 전력을 저감한, SSD 방식을 채용한 표시 장치(이하 「SSD 방식의 표시 장치」라 함) 및 그 구동 방법을 제공하는 것을 목적으로 한다.
본 발명의 제1 국면은, 표시 장치이며,
복수의 영상 신호선 및 상기 복수의 영상 신호선과 교차하는 복수의 주사 신호선을 포함하는 표시부와,
상기 복수의 주사 신호선이 순차적으로 선택되는 주사 기간과 상기 복수의 주사 신호선 모두가 비선택 상태로 되는 휴지 기간이, 상기 주사 기간과 상기 휴지 기간을 포함하여 이루어지는 프레임 기간을 주기로 하여 교대로 나타나도록, 상기 복수의 주사 신호선을 구동하기 위한 주사 신호선 구동 회로와,
상기 표시부와 일체적으로 형성되며, 복수의 선택 블록을 포함하는 선택 회로와,
상기 복수의 선택 블록에 각각 복수의 영상 신호를 공급하는 영상 신호선 구동 회로와,
상기 영상 신호선 구동 회로에 상기 복수의 영상 신호에 대응하는 화상 데이터를 공급하고, 각 선택 블록에 온 레벨과 오프 레벨을 주기적으로 반복하는 복수의 선택 제어 신호를 공급하는 표시 제어 회로를 구비하고,
각 선택 블록이, 상기 복수의 선택 제어 신호와 동수의 서로 인접하는 영상 신호선을 단위로 하는 영상 신호선조에 있어서의 각 영상 신호선에, 상기 선택 블록이 수취하는 상기 영상 신호를 상기 복수의 선택 제어 신호에 기초하여 시분할하여 공급하고,
상기 표시 제어 회로가, 상기 휴지 기간에 있어서의 상기 복수의 선택 제어 신호의 주파수를 상기 주사 기간에 있어서의 상기 복수의 선택 제어 신호의 주파수보다도 낮게 하는 상기 복수의 선택 제어 신호를 생성하는 것을 특징으로 한다.
본 발명의 제2 국면은, 본 발명의 제1 국면에 있어서,
상기 표시 제어 회로가, 상기 휴지 기간에 있어서의 상기 복수의 선택 제어 신호의 진폭을 상기 주사 기간에 있어서의 상기 복수의 선택 제어 신호의 진폭보다도 작게 하도록 상기 복수의 선택 제어 신호를 생성하는 것을 특징으로 한다.
본 발명의 제3 국면은, 본 발명의 제1 국면에 있어서,
상기 휴지 기간이 상기 주사 기간보다도 긴 것을 특징으로 한다.
본 발명의 제4 국면은, 본 발명의 제1 국면에 있어서,
상기 영상 신호선 구동 회로가, 상기 휴지 기간에 있어서의 상기 영상 신호의 전위를 고정 전위로 하는 것을 특징으로 한다.
본 발명의 제5 국면은, 본 발명의 제1 국면에 있어서,
각 선택 블록은, 상기 선택 블록에 대응하는 영상 신호선조 내의 복수의 영상 신호선에 각각 제1 도통 단자가 접속된 복수의 스위칭 소자를 갖고,
각 선택 블록에 있어서의 상기 복수의 스위칭 소자의 제2 도통 단자에는, 상기 선택 블록이 수취하는 상기 영상 신호가 공급되고,
상기 표시 제어 회로가, 각 선택 블록에 있어서의 상기 복수의 스위칭 소자에 각각 상기 복수의 선택 제어 신호를 공급하는 것을 특징으로 한다.
본 발명의 제6 국면은, 본 발명의 제5 국면에 있어서,
상기 표시부가 복수의 원색에 기초하는 화상을 표시하고,
각 영상 신호선조에 있어서의 복수의 영상 신호선이, 상기 복수의 원색에 각각 대응하는 것을 특징으로 한다.
본 발명의 제7 국면은, 본 발명의 제6 국면에 있어서,
상기 복수의 원색이 3원색이고,
각 영상 신호선조가 3개의 영상 신호선을 포함하여 이루어지고,
각 선택 블록이 3개의 스위칭 소자를 갖고,
각 영상 신호선조에 있어서의 상기 3개의 영상 신호선이, 상기 3원색에 각각 대응하는 것을 특징으로 한다.
본 발명의 제8 국면은, 본 발명의 제5 국면에 있어서,
상기 표시부가 복수의 원색에 기초하는 화상을 표시하고,
각 영상 신호선조에 있어서의 복수의 영상 신호선이, 상기 영상 신호선수보다도 많은 소정수의 원색 중, 상기 영상 신호선과 동수의 원색에 각각 대응함과 함께, 상기 소정수의 원색 중, 상기 영상 신호선과 동수의 다른 원색에 각각 대응하는 것을 특징으로 한다.
본 발명의 제9 국면은, 본 발명의 제8 국면에 있어서,
상기 복수의 원색이 4원색이고,
각 영상 신호선조가 2개의 영상 신호선을 포함하여 이루어지고,
각 선택 블록이 2개의 스위칭 소자를 갖고,
각 영상 신호선조에 있어서의 상기 2개의 영상 신호선이, 상기 4원색 중 2색에 각각 대응함과 함께, 상기 4원색 중 다른 2색에 각각 대응하는 것을 특징으로 한다.
본 발명의 제10 국면은, 본 발명의 제5 국면에 있어서,
상기 표시부가 복수의 원색에 기초하는 화상을 표시하고,
각 영상 신호선조가, 상기 복수의 원색의 수의 정수배의 영상 신호선을 포함하여 이루어지는 것을 특징으로 한다.
본 발명의 제11 국면은, 본 발명의 제10 국면에 있어서,
상기 복수의 원색이 3원색이고,
각 영상 신호선조가 6개의 영상 신호선을 포함하여 이루어지고,
각 선택 블록이 6개의 스위칭 소자를 갖고,
각 영상 신호선조에 있어서의 3개의 영상 신호선이 상기 3원색에 각각 대응하고, 상기 영상 신호선조에 있어서의 다른 3개의 영상 신호선이 상기 3원색에 각각 대응하는 것을 특징으로 한다.
본 발명의 제12 국면은, 본 발명의 제1 국면에 있어서,
상기 선택 회로는,
상기 표시부에 대하여 한쪽에 위치하는 제1 선택 회로와,
상기 표시부에 대하여 다른 쪽에 위치하는 제2 선택 회로에 의해 구성되는 것을 특징으로 한다.
본 발명의 제13 국면은, 본 발명의 제1 국면부터 제12 국면까지 중 어느 하나에 있어서,
상기 선택 회로가, 산화물 반도체에 의해 반도체층이 형성된 박막 트랜지스터를 사용하여 실현되어 있는 것을 특징으로 한다.
본 발명의 제14 국면은, 본 발명의 제13 국면에 있어서,
상기 산화물 반도체가 인듐, 갈륨, 아연 및 산소를 주성분으로 하는 것을 특징으로 한다.
본 발명의 제14 국면은, 본 발명의 제13 국면에 있어서,
상기 산화물 반도체가 인듐, 갈륨, 아연 및 산소를 주성분으로 하는 것을 특징으로 한다.
본 발명의 제15 국면은, 본 발명의 제1 국면부터 제12 국면까지 중 어느 하나에 있어서,
상기 선택 회로가, 아몰퍼스 실리콘에 의해 반도체층이 형성된 박막 트랜지스터를 사용하여 실현되어 있는 것을 특징으로 한다.
본 발명의 제16 국면은, 복수의 영상 신호선 및 상기 복수의 영상 신호선에 직교하는 복수의 주사 신호선을 포함하는 표시부와, 상기 복수의 주사 신호선을 구동하기 위한 주사 신호선 구동 회로와, 상기 표시부와 일체적으로 형성되며, 복수의 선택 블록을 포함하는 선택 회로와, 상기 복수의 선택 블록에 각각 복수의 영상 신호를 공급하는 영상 신호선 구동 회로와, 상기 영상 신호선 구동 회로에 상기 복수의 영상 신호에 대응하는 화상 데이터를 공급하고, 각 선택 블록에 온 레벨과 오프 레벨을 주기적으로 반복하는 복수의 선택 제어 신호를 공급하는 표시 제어 회로를 구비하는 표시 장치의 구동 방법이며,
상기 복수의 주사 신호선이 순차적으로 선택되는 주사 기간과 상기 복수의 주사 신호선 모두가 비선택 상태로 되는 휴지 기간이, 상기 주사 기간과 상기 휴지 기간을 포함하여 이루어지는 프레임 기간을 주기로 하여 교대로 나타나도록, 상기 복수의 주사 신호선을 구동하는 스텝과,
상기 복수의 선택 제어 신호와 동수의 서로 인접하는 영상 신호선을 단위로 하는 영상 신호선조에 있어서의 각 영상 신호선에, 상기 선택 블록이 수취하는 상기 영상 신호를 상기 복수의 선택 제어 신호에 기초하여 시분할하여 공급하는 스텝과,
상기 휴지 기간에 있어서의 상기 복수의 선택 제어 신호의 주파수를, 상기 주사 기간에 있어서의 상기 복수의 선택 제어 신호의 주파수보다도 낮게 하는 스텝을 구비하는 것을 특징으로 한다.
본 발명의 제17 국면은, 본 발명의 제16 국면에 있어서,
상기 휴지 기간에 있어서의 상기 복수의 선택 제어 신호의 진폭이, 상기 주사 기간에 있어서의 상기 복수의 선택 제어 신호의 진폭보다도 작은 것을 특징으로 한다.
본 발명의 제18 국면은, 본 발명의 제16 국면에 있어서,
상기 휴지 기간이 상기 주사 기간보다도 긴 것을 특징으로 한다.
본 발명의 제19 국면은, 본 발명의 제16 국면에 있어서,
상기 휴지 기간에 있어서의 상기 영상 신호의 전위가 고정 전위인 것을 특징으로 한다.
본 발명의 제1 국면에 의하면, 표시부와 선택 회로가 일체적으로 형성되고, 선택 회로 내의 선택 블록이 영상 신호선조 내의 복수의 영상 신호선에 영상 신호를 시분할하여 부여하는 표시 장치에 있어서, 1프레임 기간이 상기 주사 기간 및 상기 휴지 기간을 포함하여 이루어진다. 이 휴지 기간에 있어서의 복수의 선택 제어 신호의 주파수는, 주사 기간에 있어서의 복수의 선택 제어 신호의 주파수보다도 낮아진다. 이 때문에, 1프레임 기간 전체에서의 선택 회로의 구동 주파수가 저감된다. 이에 의해, 소비 전력이 저감된다. 또한, 표시부와 선택 회로가 일체적으로 형성되어 있으므로, 프레임 면적이 축소됨과 함께, 선택 회로의 비용이 저감된다.
본 발명의 제2 국면에 의하면, 휴지 기간에 있어서의 복수의 선택 제어 신호의 진폭이, 주사 기간에 있어서의 복수의 선택 제어 신호의 진폭보다도 작아진다. 이 때문에, 한층 더한 저소비전력화를 도모할 수 있다.
본 발명의 제3 국면에 의하면, 휴지 기간이 주사 기간보다도 길어진다. 이 때문에, 한층 더한 저소비전력화를 도모할 수 있다.
본 발명의 제4 국면에 의하면, 휴지 기간에 있어서 영상 신호의 전위를 고정 전위로 함으로써, 본 발명의 제1 국면과 마찬가지의 효과를 발휘할 수 있다.
본 발명의 제5 국면에 의하면, 복수의 스위칭 소자에 의해 선택 블록을 실현할 수 있다. 여기서, 휴지 기간에 있어서, 복수의 제어 신호에 기초하여 영상 신호가 영상 신호선조(복수의 영상 신호선)에 공급된다. 이 때문에, 휴지 기간에 있어서 영상 신호선이 받는 노이즈 등의 영향이 저감된다. 이에 의해, 표시 품위의 저하를 억제할 수 있다. 또한, 휴지 기간에 있어서의 복수의 선택 제어 신호의 주파수가 주사 기간에 있어서의 것보다도 낮아지므로, 스위칭 소자에 걸리는 부하가 저감된다. 따라서, 스위칭 소자에 있어서의 임계값 변동이 저감되므로, 당해 스위칭 소자의 신뢰성 저하를 억제할 수 있다.
본 발명의 제6 국면에 의하면, 복수 원색에 기초하는 화상 표시를 행하는 표시 장치에 있어서, 본 발명의 제5 국면과 마찬가지의 효과를 발휘할 수 있다.
본 발명의 제7 국면에 의하면, 3원색에 기초하는 화상 표시를 행할 수 있다.
본 발명의 제8 국면에 의하면, 1개의 영상 신호선에 복수 원색을 대응시킴으로써, 복수 원색에 기초하는 화상 표시를 행하는 표시 장치에 있어서, 본 발명의 제5 국면과 마찬가지의 효과를 발휘할 수 있다.
본 발명의 제9 국면에 의하면, 1개의 영상 신호선에 2원색을 대응시킴으로써, 4원색에 기초하는 화상 표시를 행할 수 있다.
본 발명의 제10 국면에 의하면, 영상 신호선 구동 회로의 출력수가 삭감되므로, 한층 더한 저비용화를 도모할 수 있다.
본 발명의 제11 국면에 의하면, 3원색에 기초하는 화상 표시를 행할 수 있다.
본 발명의 제12 국면에 의하면, 주사 신호선이 연장되는 방향에 있어서의 선택 회로의 크기를 약 절반으로 할 수 있다. 이 때문에, 주사 신호선이 연장되는 방향에 있어서의 레이아웃 피치가 배로 넓어진다. 이에 의해, 예를 들어 표시부의 고정밀화를 도모할 수 있다.
본 발명의 제13 국면에 의하면, 산화물 반도체에 의해 반도체층이 형성된 박막 트랜지스터를 사용하여 선택 회로가 실현된다. 이 박막 트랜지스터의 누설 전류는 충분히 작으므로, 휴지 기간에 있어서의 복수의 제어 신호의 주파수를 더 낮게 할 수 있다. 이 때문에, 한층 더한 저소비전력화를 도모할 수 있다. 또한, 산화물 반도체에 의해 반도체층이 형성된 박막 트랜지스터의 온 전류는 충분히 크므로, 이 박막 트랜지스터의 크기를 충분히 작게 할 수 있다. 이에 의해, 한층 더한 프레임 폭 협소화를 도모할 수 있다.
본 발명의 제14 국면에 의하면, 산화물 반도체로서, 특히 InGaZnOx가 사용됨으로써, 본 발명의 제13 국면과 마찬가지의 효과를 발휘할 수 있다.
본 발명의 제15 국면에 의하면, 아몰퍼스 실리콘에 의해 반도체층이 형성된 박막 트랜지스터를 사용하여 선택 회로가 실현된다. 이 때문에, 한층 더한 저비용화를 도모할 수 있다.
본 발명의 제14 국면에 의하면, 산화물 반도체로서, 특히 InGaZnOx가 사용됨으로써, 본 발명의 제13 국면과 마찬가지의 효과를 발휘할 수 있다.
본 발명의 제15 국면에 의하면, 아몰퍼스 실리콘에 의해 반도체층이 형성된 박막 트랜지스터를 사용하여 선택 회로가 실현된다. 이 때문에, 한층 더한 저비용화를 도모할 수 있다.
삭제
본 발명의 제16 국면부터 제19 국면까지에 의하면, 표시 장치의 구동 방법에 있어서, 본 발명의 제1 국면부터 제4 국면까지와 각각 마찬가지의 효과를 발휘할 수 있다.
도 1은 본 발명의 제1 실시 형태에 관한 액정 표시 장치의 전체 구성을 도시하는 블록도이다.
도 2는 상기 제1 실시 형태에 있어서의 소스 드라이버의 구성을 도시하는 블록도이다.
도 3은 상기 제1 실시 형태에 있어서의 선택 회로의 구성을 설명하기 위한 블록도이다.
도 4는 상기 제1 실시 형태에 있어서의 선택 블록과 소스 라인의 대응 관계를 설명하기 위한 회로도이다.
도 5는 상기 제1 실시 형태에 관한 액정 표시 장치의 상세한 동작을 설명하기 위한 신호 파형도이다.
도 6은 a-SiTFT 및 IGZOTFT의 드레인 전류-게이트 전압 특성을 도시하는 도면이다.
도 7은 상기 제1 실시 형태의 변형예에 있어서의 선택 회로의 구성 및 선택 블록과 소스 라인의 대응 관계를 설명하기 위한 회로도이다.
도 8은 상기 제1 실시 형태의 변형예에 있어서의 액정 표시 장치의 상세한 동작을 설명하기 위한 신호 파형도이다.
도 9는 본 발명의 제2 실시 형태에 있어서의 액정 표시 장치의 상세한 동작을 설명하기 위한 신호 파형도이다.
도 10은 본 발명의 제3 실시 형태에 있어서의 선택 회로의 구성 및 선택 블록과 소스 라인의 대응 관계를 설명하기 위한 회로도이다.
도 11은 상기 제3 실시 형태에 있어서의 액정 표시 장치의 상세한 동작을 설명하기 위한 신호 파형도이다.
도 12는 본 발명의 제4 실시 형태에 있어서의 선택 회로의 구성 및 선택 블록과 소스 라인의 대응 관계를 설명하기 위한 회로도이다.
도 2는 상기 제1 실시 형태에 있어서의 소스 드라이버의 구성을 도시하는 블록도이다.
도 3은 상기 제1 실시 형태에 있어서의 선택 회로의 구성을 설명하기 위한 블록도이다.
도 4는 상기 제1 실시 형태에 있어서의 선택 블록과 소스 라인의 대응 관계를 설명하기 위한 회로도이다.
도 5는 상기 제1 실시 형태에 관한 액정 표시 장치의 상세한 동작을 설명하기 위한 신호 파형도이다.
도 6은 a-SiTFT 및 IGZOTFT의 드레인 전류-게이트 전압 특성을 도시하는 도면이다.
도 7은 상기 제1 실시 형태의 변형예에 있어서의 선택 회로의 구성 및 선택 블록과 소스 라인의 대응 관계를 설명하기 위한 회로도이다.
도 8은 상기 제1 실시 형태의 변형예에 있어서의 액정 표시 장치의 상세한 동작을 설명하기 위한 신호 파형도이다.
도 9는 본 발명의 제2 실시 형태에 있어서의 액정 표시 장치의 상세한 동작을 설명하기 위한 신호 파형도이다.
도 10은 본 발명의 제3 실시 형태에 있어서의 선택 회로의 구성 및 선택 블록과 소스 라인의 대응 관계를 설명하기 위한 회로도이다.
도 11은 상기 제3 실시 형태에 있어서의 액정 표시 장치의 상세한 동작을 설명하기 위한 신호 파형도이다.
도 12는 본 발명의 제4 실시 형태에 있어서의 선택 회로의 구성 및 선택 블록과 소스 라인의 대응 관계를 설명하기 위한 회로도이다.
이하, 첨부 도면을 참조하면서, 본 발명의 실시 형태에 대하여 설명한다. 또한, 이하의 설명에 있어서는, 박막 트랜지스터의 게이트 단자는 제어 단자에 상당하고, 드레인 단자는 제1 도통 단자에 상당하고, 소스 단자는 제2 도통 단자에 상당한다. 또한, 박막 트랜지스터는 모두 n채널형인 것으로서 설명한다.
<1. 제1 실시 형태>
<1. 1 전체 구성 및 동작>
도 1은 본 발명의 제1 실시 형태에 관한 액티브 매트릭스형 액정 표시 장치의 전체 구성을 도시하는 블록도이다. 이 액정 표시 장치는, 전원(100)과 DC/DC 컨버터(110)와 표시 제어 회로(200)와 소스 드라이버(영상 신호선 구동 회로)(300)와 선택 회로(선택 회로)(400)와 게이트 드라이버(주사 신호선 구동 회로)(500)와 표시부(600)와 공통 전극 구동 회로(900)를 구비하고 있다. 본 실시 형태에 관한 액정 표시 장치는, 복수의 소스 라인(영상 신호선)이 소정수의 소스 라인을 단위로 하여 분류되고, 각 조가 선택 회로(400)를 통하여 소스 드라이버(300)에 접속되어 있는, 소위 SSD(Source Shared Driving : 소스 쉐어드 드라이빙) 방식을 채용한 액정 표시 장치이다.
선택 회로(400)는, 아몰퍼스 실리콘, 다결정 실리콘, 미결정 실리콘 또는 산화물 반도체(예를 들어 IGZO) 등을 사용하여, 표시부(600)를 포함하는 액정 표시 패널(700) 상에 형성되어 있다. 즉, 본 실시 형태에 관한 액정 표시 장치는, 선택 회로(400)와 표시부(600)가 동일 기판(액정 표시 패널을 구성하는 2매의 기판 중의 한쪽 기판인 어레이 기판) 상에 형성된 선택 회로 모놀리식형 액정 표시 장치이다. 이에 의해, 액정 표시 장치의 프레임 면적을 축소할 수 있다. 또한, 소스 드라이버(300) 및/또는 게이트 드라이버(500)도, 아몰퍼스 실리콘, 다결정 실리콘, 미결정 실리콘 또는 산화물 반도체 등을 사용하여 액정 표시 패널(700) 상에 형성되어 있어도 된다. 이들 아몰퍼스 실리콘 및 IGZO를 사용한 구체적인 실현예에 대해서는 후술한다.
표시부(600)에는, n개의 소스 라인(영상 신호선) SL1 내지 SLn과, m개의 게이트 라인(주사 신호선) GL1 내지 GLm과, 이들 소스 라인 SL1 내지 SLn과 게이트 라인 GL1 내지 GLm의 교차점에 각각 대응하여 설치된 m×n개의 화소 형성부가 형성되어 있다. 상기 m×n개의 화소 형성부는, 매트릭스 형상으로 배치됨으로써 화소 어레이를 구성하고 있다. 각 화소 형성부는, 대응하는 교차점을 통과하는 게이트 라인에 게이트 단자가 접속됨과 함께 당해 교차점을 통과하는 소스 라인에 소스 단자가 접속된 스위칭 소자인 화소 박막 트랜지스터(80)와, 그 화소 박막 트랜지스터(80)의 드레인 단자에 접속된 화소 전극과, 상기 복수개의 화소 형성부에 공통적으로 설치된 대향 전극인 공통 전극 Ec와, 상기 복수개의 화소 형성부에 공통적으로 설치되며 화소 전극과 공통 전극 Ec 사이에 끼움 지지된 액정층을 포함하여 이루어진다. 그리고, 화소 전극과 공통 전극 Ec에 의해 형성되는 액정 용량에 의해, 화소 용량 Cp가 구성된다. 또한 통상, 화소 용량 Cp에 확실하게 전압을 유지하기 위해서, 액정 용량에 병렬로 보조 용량이 설치되지만, 보조 용량은 본 발명에는 직접 관계되지 않으므로 그 설명 및 도시를 생략한다.
본 실시 형태에 관한 액정 표시 장치에서는, RGB의 3원색에 의한 컬러 화상이 행해진다. 이 때문에, 상기 화소 형성부는, R, G 및 B에 각각 대응하는 3개의 화소 형성부를 1조로 하여 구성되어 있다. 이 1조에 의해 1화소가 형성된다. 이하에서는, R, G 및 B에 각각 대응하는 화소 형성부를 「R 화소 형성부」, 「G 화소 형성부」 및 「B 화소 형성부」라 한다.
전원(100)은, DC/DC 컨버터(110)와 표시 제어 회로(200)와 공통 전극 구동 회로(900)에 소정의 전원 전압을 공급한다. DC/DC 컨버터(110)는, 소스 드라이버(300) 및 게이트 드라이버(500)를 동작시키기 위한 소정의 직류 전압을 전원 전압으로부터 생성하고, 그것을 소스 드라이버(300) 및 게이트 드라이버(500)에 공급한다. 공통 전극 구동 회로(900)는, 공통 전극 Ec에 소정의 전위 Vcom을 공급한다.
표시 제어 회로(200)는, 외부로부터 보내어지는 화상 신호 DAT 및 수평 동기 신호나 수직 동기 신호 등의 타이밍 신호군 TG를 수취하고, 디지털 영상 신호 DV(화상 데이터)와, 표시부(600)에 있어서의 화상 표시를 제어하기 위한 소스 스타트 펄스 신호 SSP, 소스 클럭 신호 SCK, 래치 스트로브 신호 LS, 선택 제어 신호 CT, 게이트 스타트 펄스 신호 GSP 및 게이트 클럭 신호 GCK를 출력한다. 선택 제어 신호 CT의 하이 레벨측의 전위는 Vdd 전위, 로우 레벨측의 전위는 Vss 전위로 되어 있다.
본 실시 형태에서는, 이 선택 제어 신호 CT는 3상의 선택 제어 신호 CTr, CTg 및 CTb를 포함하여 이루어져 있다. 이들 선택 제어 신호 CTr, CTg 및 CTb는 각각, R 화소 형성부, G 화소 형성부 및 B 화소 형성부에 대응하고 있다. 이하에서는, 선택 제어 신호 CTr을 「R용 선택 제어 신호」라 하고, 선택 제어 신호 CTg를 「G용 선택 제어 신호」라 하고, 선택 제어 신호 CTb를 「B용 선택 제어 신호」라 한다. 또한, R용 선택 제어 신호 CTr, G용 선택 제어 신호 CTg 및 B용 선택 제어 신호 CTb의 각각이 로우 레벨 전위로부터 하이 레벨 전위로 변화하는 시점부터, 하이 레벨 전위로부터 로우 레벨 전위로 변화하는 시점까지의 기간을 편의상 「전환 선택 기간」이라 한다. 이들 R용 선택 제어 신호 CTr, G용 선택 제어 신호 CTg 및 B용 선택 제어 신호 CTb는, 서로 1전환 선택 기간 만큼 위상이 어긋나 있어, 모두 3전환 선택 기간 중 1전환 선택 기간 만큼 하이 레벨 전위(Vdd 전위)로 된다(단, 후술하는 휴지 기간 T2를 제외함). 본 실시 형태에서는, 3전환 선택 기간이 1수평 주사 기간에 상당한다.
소스 드라이버(300)는, 표시 제어 회로(200)로부터 출력되는 디지털 영상 신호 DV, 소스 스타트 펄스 신호 SSP, 소스 클럭 신호 SCK 및 래치 스트로브 신호 LS를 수취하고, k개의 출력 신호선 OL1 내지 OLk에 각각 영상 신호 SS(1) 내지 SS(k)를 공급한다. 여기서, 본 실시 형태에서는 k=n/3이다. 또한, 이 소스 드라이버에 대한 상세한 설명은 후술한다.
선택 회로(400)는, 표시 제어 회로(200)로부터 출력되는 R용 선택 제어 신호 CTr, G용 선택 제어 신호 CTg 및 B용 선택 제어 신호 CTb와 소스 드라이버(300)로부터 출력되는 영상 신호 SS(1) 내지 SS(k)를 수취하고, 이들 영상 신호 SS(1) 내지 SS(k)를 시분할하여 소스 라인 SL1 내지 SLn에 인가한다. 또한, 이 선택 회로(400)에 대한 상세한 설명은 후술한다.
게이트 드라이버(500)는, 표시 제어 회로(200)로부터 출력되는 게이트 스타트 펄스 신호 GSP 및 게이트 클럭 신호 GCK에 기초하여, 하이 레벨 전위의 주사 신호 GS(1) 내지 GS(m)의 게이트 라인 GL1 내지 GLm 각각에의 인가를 1프레임 기간을 주기로 하여 반복한다.
이상과 같이 하여, 소스 라인 SL1 내지 SLn에 영상 신호 SS(1) 내지 SS(k)가 시분할되어 인가되고, 게이트 라인 GL1 내지 GLm에 주사 신호 GS(1) 내지 GS(m)가 각각 인가됨으로써, 외부로부터 보내어진 화상 신호 DAT에 기초하는 화상이 표시부(600)에 표시된다.
<1. 2 소스 드라이버의 구성 및 동작>
도 2는 본 실시 형태에 있어서의 소스 드라이버(300)의 구성을 도시하는 블록도이다. 도 2에 도시한 바와 같이, 이 소스 드라이버(300)는, 출력 신호선 OL1 내지 OLk의 개수와 동등한 단수의 시프트 레지스터(310)와, 시프트 레지스터(310)에 접속된 샘플링 래치 회로(320)와, 샘플링 래치 회로(320)에 접속되며, 출력 신호선 OL1 내지 OLk에 접속된 출력 회로(330)에 의해 구성되어 있다.
시프트 레지스터(310)는, 표시 제어 회로(200)로부터 출력된 소스 스타트 펄스 신호 SSP 및 소스 클럭 신호 SCK를 수취한다. 이 시프트 레지스터(310)는, 이들 소스 스타트 펄스 신호 SSP 및 소스 클럭 신호 SCK에 기초하여, 각 수평 주사 기간에 있어서의 3전환 선택 기간의 각각에 있어서 소스 스타트 펄스 신호 SSP에 포함되는 펄스를 입력단으로부터 출력단에 순차적으로 전송한다. 이 전송에 따라서, 샘플링 래치 회로(320)에 샘플링 펄스가 순차적으로 공급된다.
샘플링 래치 회로(320)는, 표시 제어 회로(200)로부터 출력된 디지털 영상 신호 DV 및 래치 스트로브 신호 LS와, 시프트 레지스터(310)로부터 출력된 샘플링 펄스를 수취한다. 이 샘플링 래치 회로(320)는, 디지털 영상 신호 DV를 샘플링 펄스의 타이밍에서 유지하고, 또한, 래치 스트로브 신호 LS로 래치하여 1전환 선택 기간(1/3 수평 주사 기간)씩 유지한다. 여기에서 유지되는 디지털 영상 신호 DV는 각 색에 대응하는, 예를 들어 8비트 데이터이다. 이 유지된 디지털 영상 신호 DV는 출력 회로(330)에 공급된다.
출력 회로(330)는, 샘플링 래치 회로(320)로부터 수취한 디지털 영상 신호 DV를 예를 들어 256계조를 나타내는 아날로그 신호로 변환하고, 영상 신호 SS(1) 내지 SS(k)로서 각각 출력 신호선 OL1 내지 OLk에 출력된다. 또한, 본 실시 형태에서는, 이들 영상 신호 SS(1) 내지 SS(k)는, 각 수평 주사 기간 중 1번째의 전환 선택 기간(이하 「제1 전환 선택 기간」이라 함)에서는 R 화소 형성부에 대응하는 전위로 되고, 각 수평 주사 기간 중 2번째의 전환 선택 기간(이하 「제2 전환 선택 기간」이라 함)에서는 G 화소 형성부에 대응하는 전위로 되고, 각 수평 주사 기간 중 3번째의 전환 선택 기간(이하 「제3 전환 선택 기간」이라 함)에서는 B 화소 형성부에 대응하는 전위로 되어 있다. 또한, 출력 회로(330)에서는, 영상 신호의 전위를 시프트하는 레벨 시프트 동작 등이 행해져도 된다.
<1. 3 선택 회로의 구성>
도 3은 본 실시 형태에 있어서의 선택 회로(400)의 구성을 설명하기 위한 블록도이다. 도 3에 도시한 바와 같이, 이 선택 회로(400)는, k개의 선택 블록(410(1) 내지 410(k))에 의해 구성되어 있다. 표시부(600)에는 상술한 바와 같이 m행×n열의 화소 매트릭스가 형성되어 있고, 이들 화소 매트릭스의 각 열과 3 대 1로 대응하도록 상기 선택 블록이 설치되어 있다.
선택 블록(410(1) 내지 410(k))에는 각각 출력 신호선 OL1 내지 OLk가 접속되어 있다(대응하고 있다). 또한, 선택 블록(410(1) 내지 410(k))의 각각에는 서로 다른 3개의 소스 라인이 접속되어 있다. 선택 블록(410(j))에는 소스 라인 SL3j-2 내지 SL3j가 접속되어 있다(j=1 내지 k). 각 선택 블록에는, R용 선택 제어 신호 CTr, G용 선택 제어 신호 CTg 및 B용 선택 제어 신호 CTb가 공급되고 있다.
도 4는 본 실시 형태에 있어서의 선택 블록(410(1) 내지 410(k))과 소스 라인 SL1 내지 SLn의 대응 관계를 설명하기 위한 회로도이다. 도 4에 도시한 바와 같이, 소스 라인 SL1 내지 SLn은, 3개를 단위로 하여 소스 라인조 SG1 내지 SGk로 분류되어 있다. 여기서, 소스 라인조 SGj는 3개의 소스 라인 SL3j-2 내지 SL3j를 포함하여 이루어져 있다. 이들 소스 라인조 SG1 내지 SGk는 각각, 선택 블록(410(1) 내지 410(k))에 대응하고 있다.
도 4에 있어서, 소스 라인조 SGj 중의, R에 대응하는 소스 라인(이하 「R용 소스 라인」이라 함)을 부호 SLrj로 나타내고, G에 대응하는 소스 라인(이하 「G용 소스 라인」이라 함)을 부호 SLgj로 나타내고, B에 대응하는 소스 라인(이하 「B용 소스 라인」이라 함)을 부호 SLbj로 나타내고 있다. 또한, R용 소스 라인 SLrj와 게이트 라인 GLi의 교차점에 대응하여 설치된 R 화소 형성부를 부호 rij로 나타내고(i=1 내지 m), G용 소스 라인 SLgj와 게이트 라인 GLi의 교차점에 대응하여 설치된 G 화소 형성부를 부호 gij로 나타내고, B용 소스 라인 SLbj와 게이트 라인 GLi의 교차점에 대응하여 설치된 B 화소 형성부를 부호 bij로 나타내고 있다.
각 선택 블록은, 도 4에 도시한 바와 같이 3개의 박막 트랜지스터에 의해 구성되어 있다. 이하에서는, 선택 블록(410(j)) 내의 3개의 박막 트랜지스터를 각각, R용 박막 트랜지스터(40r(j)), G용 박막 트랜지스터(40g(j)) 및 B용 박막 트랜지스터(40b(j))라 한다.
각 R용 박막 트랜지스터에 대해서는, 게이트 단자에는 R용 선택 제어 신호 CTr이 공급되고, 소스 단자에는 당해 R용 박막 트랜지스터를 포함하는 선택 블록에 대응하는 출력 신호선이 접속되고, 드레인 단자에는 당해 R용 박막 트랜지스터를 포함하는 선택 블록에 대응하는 소스 라인조 내의 R용 소스 라인이 접속되어 있다. 각 G용 박막 트랜지스터에 대해서는, 게이트 단자에는 G용 선택 제어 신호 CTg가 공급되고, 소스 단자에는 당해 G용 박막 트랜지스터를 포함하는 선택 블록에 대응하는 출력 신호선이 접속되고, 드레인 단자에는 당해 G용 박막 트랜지스터를 포함하는 선택 블록에 대응하는 소스 라인조 내의 G용 소스 라인이 접속되어 있다. 각B용 박막 트랜지스터에 대해서는, 게이트 단자에는 B용 선택 제어 신호 CTb가 공급되고, 소스 단자에는 당해 B용 박막 트랜지스터를 포함하는 선택 블록에 대응하는 출력 신호선이 접속되고, 드레인 단자에는 당해 B용 박막 트랜지스터를 포함하는 선택 블록에 대응하는 소스 라인조 내의 B용 소스 라인이 접속되어 있다.
또한, 선택 블록 내의 각 박막 트랜지스터의 소스 단자에 공급되는 영상 신호의 극성에 따라서 당해 박막 트랜지스터의 소스 단자와 드레인 단자가 교체된다. 그러나 본 명세서에서는, 이 극성에 상관없이, 선택 블록 내의 각 박막 트랜지스터에 있어서, 당해 선택 블록에 대응하는 출력 신호선이 접속되어 있는 측의 단자를 소스 단자라 하고, 당해 선택 블록에 대응하는 소스 라인조 내의 소스 라인이 접속되어 있는 측의 단자를 드레인 단자라 하여 설명한다.
이러한 선택 회로(400)에 의해, 영상 신호 SS(1) 내지 SS(k)를 시분할하여 소스 라인 SL1 내지 SLn에 인가하는 상술한 동작이 실현된다. 또한, 이 동작에 대해서 상세한 설명은 후술한다.
<1. 4 액정 표시 장치의 상세한 동작>
도 5는 본 실시 형태에 관한 SSD 방식의 액정 표시 장치의 상세한 동작을 설명하기 위한 신호 파형도이다. 본 실시 형태에서는, 도 5에 도시한 바와 같이, 1프레임 기간이 주사 기간 T1과, 당해 주사 기간 T1 후에 설정된 휴지 기간 T2를 포함하여 이루어져 있다. 이 주사 기간 T1에서는 주사 신호 GS(1) 내지 GS(m)가 게이트 클럭 신호 GCK에 기초하여 순차적으로 하이 레벨 전위로 된다. 한편 휴지 기간 T2에서는, m개의 게이트 라인 GL1 내지 GLm(주사 신호 GS(1) 내지 GS(m)) 모두가 로우 레벨 전위로 되어 있다.
<1. 4. 1 주사 기간의 동작>
상기 도 4 및 도 5를 참조하면서, 주사 기간 T1에 있어서의 액정 표시 장치의 동작에 대하여 설명한다. 도 5에 도시한 바와 같이, 이 주사 기간 T1에서는, R용 선택 제어 신호 CTr, G용 선택 제어 신호 CTg 및 B용 선택 제어 신호 CTb는, 제1 전환 선택 기간, 제2 전환 선택 기간 및 제3 전환 선택 기간에서 각각 하이 레벨 전위로 된다. 즉, 주사 기간 T1에 있어서의 R용 선택 제어 신호 CTr, G용 선택 제어 신호 CTg 및 B용 선택 제어 신호 CTb의 각각의 주기(이하 「주사 기간 주기」라 함)는 1수평 주사 기간(3전환 선택 기간)이다. 또한, 이 주사 기간 주기를 부호tck1로 나타낸다. 또한, 주사 기간 T1에 있어서의 R용 선택 제어 신호 CTr, G용 선택 제어 신호 CTg 및 B용 선택 제어 신호 CTb의 각각의 주파수(이하 「주사 기간 주파수」라 함)를 부호 fck1로 나타낸다. 또한, 주사 기간 T1에 있어서의 R용 선택 제어 신호 CTr, G용 선택 제어 신호 CTg 및 B용 선택 제어 신호 CTb의 각각의 진폭(이하 「주사 기간 진폭」이라 함)을 부호 Vck1로 나타낸다.
도 5에 도시한 바와 같이, 영상 신호 SS(j)는, 주사 기간 T1 중 i번째의 1수평 주사 기간에 있어서의 제1 전환 선택 기간 내지 제3 전환 선택 기간에서는 각각R 화소 형성부 rij에 대응하는 전위, G 화소 형성부 gij에 대응하는 전위 및 B 화소 형성부 bij에 대응하는 전위로 되어 있다. 또한, 본 실시 형태 및 후술하는 각 실시 형태에서는, 1전환 선택 기간마다 각 영상 신호의 극성을 반전시키고 또한 서로 인접하는 출력 신호선에 공급되는 영상 신호의 극성을 서로 반전시킴과 함께, 프레임 기간마다 각 영상 신호의 극성을 반전시킴으로써 극성 반전 구동을 행하고 있지만, 본 발명은 이것에 한정되는 것은 아니다.
우선, 주사 신호 GS(1)가 하이 레벨 전위로 되면 게이트 라인 GL1이 선택 상태로 되므로, R 화소 형성부 r1j, G 화소 형성부 g1j 및 B 화소 형성부 b1j는 영상 신호를 기입 가능한 상태로 된다. 이하에서는, 게이트 라인 GL1이 선택 상태로 되는 기간을 「제1 선택 기간」이라 한다.
이때, 제1 전환 선택 기간에서는 R용 선택 제어 신호 CTr이 하이 레벨 전위로 되므로, 도 4에 도시한 R용 박막 트랜지스터(40r(j))가 온 상태로 된다. 이 때문에, R 화소 형성부 r1j에 대응하는 전위로 되어 있는 영상 신호 SS(j)가 R용 소스 라인 SLrj에 공급된다. 이 R용 소스 라인 SLrj의 전위(R 화소 형성부 r1j에 대응하는 전위로 되어 있는 영상 신호 SS(j))는 R 화소 형성부 r1j에 기입된다. 또한, 이 제1 선택 기간에서는 홀수행의 R용 소스 라인 SLrj는 정극성으로 변화하고, 짝수행의 R용 소스 라인 SLrj는 부극성으로 변화한다. 이 제1 전환 선택 기간에서는, G용 소스 라인 SLgj 및 B용 소스 라인 SLbj는 선행의 휴지 기간 T2에 있어서의 전위(Vcom 전위)를 유지한다.
제2 전환 선택 기간에서는 G용 선택 제어 신호 CTg가 하이 레벨 전위로 되므로, 도 4에 도시한 G용 박막 트랜지스터(40g(j))가 온 상태로 된다. 이 때문에, G 화소 형성부 g1j에 대응하는 전위로 되어 있는 영상 신호 SS(j)가 G용 소스 라인 SLgj에 공급된다. 이 G용 소스 라인 SLgj의 전위(G 화소 형성부 g1j에 대응하는 전위로 되어 있는 영상 신호 SS(j))는 G 화소 형성부 g1j에 기입된다. 또한, 이 제1 선택 기간에서는 홀수행의 G용 소스 라인 GLgj는 부극성으로 변화하고, 짝수행의 G용 소스 라인 SLgj는 정극성으로 변화한다. 이 제2 전환 선택 기간에서는, R용 소스 라인 SLrj 및 B용 소스 라인 SLbj는 제1 전환 선택 기간에 있어서의 전위를 유지한다.
제3 전환 선택 기간에서는 B용 선택 제어 신호 SPCkb가 하이 레벨 전위로 되므로, 도 4에 도시한 B용 박막 트랜지스터(40b(j))가 온 상태로 된다. 이 때문에, B 화소 형성부 b1j에 대응하는 전위로 되어 있는 영상 신호 SS(j)가 B용 소스 라인 SLbj에 공급된다. 이 B용 소스 라인 SLbj의 전위(B 화소 형성부 b1j에 대응하는 전위로 되어 있는 영상 신호 SS(j))는 B 화소 형성부 b1j에 기입된다. 또한, 이 제1 선택 기간에서는 홀수행의 B용 소스 라인 GLbj는 정극성으로 변화하고, 짝수행의 B용 소스 라인 SLbj는 부극성으로 변화한다. 이 제3 전환 선택 기간에서는, R용 소스 라인 SLrj 및 G용 소스 라인 SLgj는 제2 전환 선택 기간에 있어서의 전위를 유지한다.
이상과 같은 1수평 주사 기간(3전환 선택 기간)이 반복됨으로써 주사 기간 T1의 동작이 실현된다.
<1. 4. 2 휴지 기간의 동작>
이어서, 상기 도 4 및 도 5를 참조하면서, 휴지 기간 T2에 있어서의 액정 표시 장치의 동작에 대하여 설명한다. 본 실시 형태 및 후술하는 각 실시 형태에서는, 휴지 기간 T2가 주사 기간 T1보다도 길게 설정되어 있다. 단, 본 발명은 이것에 한정되는 것은 아니고, 휴지 기간 T2가 주사 기간 T1보다도 짧아도 된다.
도 5에 도시한 바와 같이, 이 휴지 기간 T2에서는, R용 선택 제어 신호 CTr, G용 선택 제어 신호 CTg 및 B용 선택 제어 신호 CTb는 주사 기간 주기 tck1보다도 긴 주기로, 제1 전환 선택 기간, 제2 전환 선택 기간 및 제3 전환 선택 기간에서 각각 하이 레벨 전위로 된다. 이하에서는, 휴지 기간 T2에 있어서의 R용 선택 제어 신호 CTr, G용 선택 제어 신호 CTg 및 B용 선택 제어 신호 CTb의 각각의 주기(이하 「휴지 기간 주기」라 함)를 부호 tck2로 나타낸다. 또한, 휴지 기간 T2에 있어서의 R용 선택 제어 신호 CTr, G용 선택 제어 신호 CTg 및 B용 선택 제어 신호 CTb의 각각의 주파수(이하 「휴지 기간 주파수」라 함)를 부호 fck2로 나타낸다. 또한, 휴지 기간 T2에 있어서의 R용 선택 제어 신호 CTr, G용 선택 제어 신호 CTg 및 B용 선택 제어 신호 CTb의 각각의 진폭(이하 「휴지 기간 진폭」이라 함)을 부호 Vck2로 나타낸다.
상술한 바와 같이, 휴지 기간 주기 tck2는 주사 기간 주기 tck1보다도 길다. 즉, 휴지 기간 주파수 fck2는 주사 기간 주파수 fck1보다도 낮다. 여기서, 주사 기간 주파수 fck1은 휴지 기간 주파수 fck2의 정수배인 것이 바람직하다. 이에 의해, 표시 제어 회로(200) 등을 간이한 구성으로 할 수 있다. 또한, 주사 기간 주파수 fck1은 휴지 기간 주파수 fck2의 2배 이상인 것이 바람직하다. 바꾸어 말하면, 휴지 기간 주파수 fck2는 주사 기간 주파수 fck1의 1/2배 이하인 것이 바람직하다. 이에 의해, 선택 회로(400)의 구동에 필요로 하는 소비 전력을 충분히 저감할 수 있다. 이러한 선택 제어 신호 CT의 주파수(주기)의 제어는, 예를 들어 표시 제어 회로(200)에 있어서 행해진다. 또한, 본 실시 형태에서는, 휴지 기간 진폭 Vck2 및 주사 기간 진폭 Vck1은 서로 동일한 크기이다.
도 5에 도시한 바와 같이, 휴지 기간 T2에서는 영상 신호 SS(j)는 Vcom 전위로 되어 있다. 또한, 휴지 기간 T2에서는 주사 신호 GS(1) 내지 GS(m)는 하이 레벨 전위로 되지 않으므로, R 화소 형성부 rij, G 화소 형성부 gij 및 B 화소 형성부 bij에는 영상 신호는 기입되지 않는다.
휴지 기간 T2에 있어서의 최초의, 1수평 주사 기간과 동일한 길이의 기간(이하에서는 간단히 「1수평 주사 기간」이라 함)에 있어서, 제1 전환 선택 기간에서 R용 선택 제어 신호 CTr이 하이 레벨 전위로 되면, 도 4에 도시한 R용 박막 트랜지스터(40r(j))가 온 상태로 된다. 이 때문에, Vcom 전위인 영상 신호 SS(j)가 R용 소스 라인 SLrj에 공급된다. 또한, 이 최초의 1수평 주사 기간에 있어서의 제1 전환 선택 기간에서는, G용 소스 라인 SLgj 및 B용 소스 라인 SLbj는 선행의 주사 기간 T1에 있어서의 전위를 유지한다.
이어서, 제2 전환 선택 기간에서는 G용 선택 제어 신호 CTg가 하이 레벨 전위로 되므로, 도 4에 도시한 G용 박막 트랜지스터(40g(j))가 온 상태로 된다. 이 때문에, Vcom 전위인 영상 신호 SS(j)가 G용 소스 라인 SLgj에 공급된다. 또한, 이 최초의 1수평 주사 기간에 있어서의 제2 전환 선택 기간에서는, R용 소스 라인 SLrj는 Vcom 전위를 유지하고, B용 소스 라인 SLbj는 선행의 주사 기간 T1에 있어서의 전위를 유지한다.
이어서, 제3 전환 선택 기간에서는 B용 선택 제어 신호 CTb가 하이 레벨 전위로 되므로, 도 4에 도시한 B용 박막 트랜지스터(40b(j))가 온 상태로 된다. 이 때문에, Vcom 전위인 영상 신호 SS(j)가 B용 소스 라인 SLbj에 공급된다. 또한, 이 제3 전환 선택 기간에서는, R용 소스 라인 SLrj 및 G용 소스 라인 SLgj는 Vcom 전위를 유지한다.
이상과 같은 동작이 휴지 기간 주기 tck2마다 반복됨으로써, 휴지 기간 T2의 동작이 실현된다. 이 휴지 기간 T2의 동작에 의해, 각 소스 라인에 휴지 기간 주기 tck2마다 Vcom 전위가 공급되게 된다.
<1. 5 고찰>
상기 선택 회로 모놀리식형 액정 표시 장치에 있어서 특허 문헌 2에 기재된 구동 방법을 단순히 사용하는 경우, 휴지 기간 T2에 있어서 소스 라인을 소정 전위(Vcom 전위)로 고정하기 위해서, 휴지 기간 T2에 있어서 선택 회로(400) 내의 각 박막 트랜지스터를 오프 상태로 유지하거나, 또는, 휴지 기간 T2에 있어서 당해 박막 트랜지스터를 온 상태로 유지함과 함께 각 영상 신호를 Vcom 전위로 하는 것이 생각된다.
그러나, 휴지 기간 T2에 있어서 선택 회로(400) 내의 각 박막 트랜지스터를 오프 상태로 유지하면, 소스 라인이 플로팅 상태로 된다. 이 때문에, 휴지 기간 T2에 있어서 소스 라인이 노이즈 등의 영향을 받기 쉬워져 버린다. 소스 라인과 화소 전극 사이에는 기생 용량이 있고, 화소 전극도 플로팅 상태이므로, 소스 라인의 노이즈는 용량 커플링에 의해 화소 전위에도 영향을 미친다. 그 결과, 표시 품위의 저하를 초래할 우려가 있다. 이에 반하여, 본 실시 형태에서는 상술한 바와 같이, 휴지 기간 T2에 있어서, R용 선택 제어 신호 CTr, G용 선택 제어 신호 CTg 및 B용 선택 제어 신호 CTb의 전위가 휴지 기간 주기 tck2마다 하이 레벨로 됨으로써, R용 박막 트랜지스터, G용 박막 트랜지스터 및 B용 박막 트랜지스터가 각각 온 상태로 된다. 이 때문에, 휴지 기간 주기 tck2마다 각 소스 라인에 Vcom 전위가 공급되게 된다. 이에 의해, 본 실시 형태에서는, 휴지 기간 T2에 있어서 소스 라인이 받는 노이즈 등의 영향이 저감된다. 그 결과, 표시 품위의 저하를 억제할 수 있다.
또한, 휴지 기간 T2에 있어서 선택 회로(400) 내의 각 박막 트랜지스터를 온 상태로 유지함과 함께 각 영상 신호를 Vcom 전위로 하면, 이 박막 트랜지스터의 게이트 단자에 하이 레벨 전위를 계속해서 공급할 필요가 있다. 이 박막 트랜지스터에 게이트 바이어스 스트레스가 장시간 가해지게 되므로, 이 박막 트랜지스터에 있어서의 임계값 변동이 커진다. 그 결과, 이 박막 트랜지스터의 구동 능력이 저하된다. 이에 반하여, 본 실시 형태에서는, 선택 회로(400) 내의 각 박막 트랜지스터의 게이트 단자에는 휴지 기간 주기 tck2마다 하이 레벨 전위가 공급될 뿐이다. 이에 의해, 본 실시 형태에서는, 이 박막 트랜지스터에 가해지는 게이트 바이어스 스트레스가 저감되므로, 이 박막 트랜지스터에 있어서의 임계값 변동이 저감된다. 그 결과, 이 박막 트랜지스터 M2의 구동 능력(신뢰성)의 저하를 억제할 수 있다.
<1. 6 실현예>
본 실시 형태에 있어서의 선택 회로(400) 내의 각 박막 트랜지스터의 반도체층에는, 예를 들어 a-Si 또는 산화물 반도체 등을 사용할 수 있다. 또한, 산화물 반도체로서는, 전형적으로는, 인듐, 갈륨, 아연 및 산소를 주성분으로 하는 산화물 반도체인 InGaZnOx(이하, 「IGZO」라 함)가 사용되지만 본 발명은 이것에 한정되는 것은 아니다. 예를 들어, 인듐, 갈륨, 아연, 구리, 규소, 주석, 알루미늄, 칼슘, 게르마늄 및 납 중 적어도 1개를 포함하는 산화물 반도체이면 된다.
도 6은 a-SiTFT 및 IGZO를 반도체층에 사용한 TFT(이하 「IGZOTFT」라 함)의 드레인 전류-게이트 전압 특성을 도시하는 도면이다. 도 6에 있어서, 횡축은 게이트 전압 Vg를 나타내고, 종축은 드레인 전류 Ids를 나타내고 있다. 도 6에 도시한 바와 같이, IGZOTFT의 누설 전류는 a-SiTFT의 누설 전류의 1/1000 이하임과 함께, IGZOTFT의 온 전류는 a-SiTFT의 온 전류의 약 20배이다.
IGZOTFT는 상술한 바와 같이 누설 전류가 작으므로, IGZOTFT를 본 실시 형태에 있어서의 선택 회로(400) 내의 각 박막 트랜지스터로서 사용한 경우, a-SiTFT를 이 박막 트랜지스터로서 사용한 경우보다도, 선택 회로(400)의 구동 전력을 저감할 수 있다(1/100 이하).
또한, IGZOTFT는 상술한 바와 같이 온 전류가 크므로, IGZOTFT를 사용한 경우, a-SiTFT를 사용한 경우에 비해 TFT의 크기를 1/20 정도로 작게 할 수 있다.
또한, a-SiTFT를 사용한 경우는, IGZOTFT를 사용한 경우보다도 저비용으로 본 실시 형태를 실현할 수 있다.
<1. 7 효과>
본 실시 형태에 따르면, 선택 회로 모놀리식형 액정 표시 장치에 있어서, 1프레임 기간 내에서 주사 기간 T1 후에 휴지 기간 T2가 설정된다. 선택 회로(400) 내의 박막 트랜지스터 R용 박막 트랜지스터, B용 박막 트랜지스터 및 G용 박막 트랜지스터에 각각 공급되는 R용 선택 제어 신호 CTr, B용 선택 제어 신호 CTb 및 G용 선택 제어 신호 CTg의 휴지 기간 주파수 fck2가, 이들 주사 기간 주파수 fck1보다도 낮으므로, 1프레임 기간 전체에서의 선택 회로(400)의 구동 주파수가 저감된다. 이 때문에, 소비 전력이 저감된다. 또한, 선택 회로(400)가 모놀리식화되어 형성되어 있으므로, 액정 표시 패널(700)의 프레임 면적이 축소됨과 함께, 선택 회로(400)의 비용이 저감된다.
또한, 본 실시 형태에 따르면, 휴지 기간 T2에 있어서, R용 선택 제어 신호 CTr, B용 선택 제어 신호 CTb 및 G용 선택 제어 신호 CTg의 전위가 휴지 기간 주기 tck2마다 하이 레벨로 됨으로써, R용 박막 트랜지스터, B용 박막 트랜지스터 및 G용 박막 트랜지스터가 각각 휴지 기간 주기 tck2마다 온 상태로 된다. 이에 의해, 휴지 기간 T2 중에 소스 라인이 받는 노이즈 등의 영향 및 R용 박막 트랜지스터, B용 박막 트랜지스터 및 G용 박막 트랜지스터에 있어서의 임계값 변동이 저감된다. 따라서, 표시 품위의 저하를 억제함과 함께, R용 박막 트랜지스터, B용 박막 트랜지스터 및 G용 박막 트랜지스터의 신뢰성을 높일 수 있다.
또한, 본 실시 형태에 따르면, 휴지 기간 T2가 주사 기간 T1보다도 길게 설정되어 있기 때문에, 한층 더한 소비 전력화를 도모할 수 있다.
IGZOTFT를 본 실시 형태에 있어서의 선택 회로(400) 내의 각 박막 트랜지스터로서 사용한 경우에는, IGZOTFT의 누설 전류가 충분히 작으므로, 휴지 기간 주파수 fck2를 더 낮게 할 수 있다. 이 때문에, 소비 전력을 저감할 수 있다. 또한, 이 경우, IGZOTFT의 온 전류가 충분히 크므로, TFT 크기를 충분히 작게 할 수 있다. 이에 의해, 한층 더한 프레임 폭 협소화를 도모할 수 있다.
한편, a-SiTFT를 본 실시 형태에 있어서의 선택 회로(400) 내의 각 박막 트랜지스터로서 사용한 경우에는, 한층 더한 저비용화를 도모할 수 있다.
<1. 8 변형예>
도 7은 본 실시 형태의 변형예에 있어서의 선택 회로(400)의 구성 및 선택 블록(410(1) 내지 410(k))과 소스 라인 SL1 내지 SLn의 대응 관계를 설명하기 위한 회로도이다. 선택 제어 신호 CT는 6상의 선택 제어 신호 CTr1, CTg1, CTb1, CTr2, CTg2 및 CTb2를 포함하여 이루어져 있다. 선택 제어 신호 CTr1 및 CTr2는 R 화소 형성부에 대응하고, 선택 제어 신호 CTg1 및 CTg2는 G 화소 형성부에 대응하고, 선택 제어 신호 CTb1 및 CTb2는 B 화소 형성부에 대응하고 있다.
도 7에 도시한 바와 같이, 본 변형예에서는 6개를 단위로 하여 소스 라인조 SG1 내지 SGk로 분류되어 있다. 여기서, 소스 라인조 SGj는 2개의 소스 라인 6j-5 및 SL6j를 포함하여 이루어져 있다(j=1 내지 k). 이들 소스 라인조 SG1 내지 SGk는 각각, 선택 블록(410(1) 내지 410(k))에 대응하고 있다.
각 소스 라인조 중에는, 동색에 대응하는 소스 라인이 2개 설치되어 있다. 도 7에 있어서, 소스 라인조 SGj 중의, 2개의 R용 소스 라인 중 한쪽(이하 「제1 R용 소스 라인」이라 함) 및 다른 쪽(이하 「제2 R용 소스 라인」이라 함)을 각각 부호 SLrj_1 및 SLrj_2로 나타내고, 2개의 G용 소스 라인 중 한쪽(이하 「제1 G용 소스 라인」이라 함) 및 다른 쪽(이하 「제2 G용 소스 라인」이라 함)을 각각 부호 SLgj_1 및 SLgj_2로 나타내고, 2개의 B용 소스 라인 중 한쪽(이하 「제1 B용 소스 라인」이라 함) 및 다른 쪽(이하 「제2 B용 소스 라인」이라 함)을 각각 부호 SLbj_1 및 SLbj_2로 나타내고 있다. 또한, 제1 R용 소스 라인 SLrj_1과 게이트 라인 GLi의 교차점에 대응하여 설치된 R 화소 형성부를 부호 rij_1로 나타내고(i=1 내지 m), 제2 R용 소스 라인 SLrj_2와 게이트 라인 GLi의 교차점에 대응하여 설치된 R 화소 형성부를 부호 rij_2로 나타내고, 제1 G용 소스 라인 SLgj_1과 게이트 라인 GLi의 교차점에 대응하여 설치된 G 화소 형성부를 부호 gij_1로 나타내고, 제2 G용 소스 라인 SLgj_2와 게이트 라인 GLi의 교차점에 대응하여 설치된 G 화소 형성부를 부호 gij_2로 나타내고, 제1 B용 소스 라인 SLbj_1과 게이트 라인 GLi의 교차점에 대응하여 설치된 B 화소 형성부를 부호 bij_1로 나타내고, 제2 B용 소스 라인 SLbj_2와 게이트 라인 GLi의 교차점에 대응하여 설치된 B 화소 형성부를 부호 bij_2로 나타내고 있다. 이와 같이, 본 변형예에 있어서의 각 소스 라인조 내의 6개의 소스 라인이, 2화소분의 3원색(즉 2×3원색)에 각각 대응하고 있다.
선택 블록(410(j))은, 6개의 박막 트랜지스터(40r1(j), 40g1(j), 40b1(j), 40r2(j), 40g2(j) 및 40b2(j))에 의해 구성되어 있다. 6개의 박막 트랜지스터(40r1(j), 40g1(j), 40b1(j), 40r2(j), 40g2(j) 및 40b2(j))는 각각, 소스 라인조 SGj 중의 제1 R용 소스 라인, 제1 G용 소스 라인, 제1 B용 소스 라인, 제2 R용 소스 라인, 제2 G용 소스 라인 및 제2 B용 소스 라인에 대응하고 있다.
도 8은 본 변형예에 관한 SSD 방식의 액정 표시 장치의 상세한 동작을 설명하기 위한 신호 파형도이다. 본 변형예에서는, 도 8에 도시한 바와 같이 주사 기간 T1에서는 6전환 선택 기간을 포함하여 이루어지는 1수평 주사 기간이 반복됨으로써, 각 영상 신호선에 영상 신호가 공급된다. 또한, 주사 기간 T1에 있어서의 기본적인 동작은 상기 제1 실시 형태에 있어서의 것과 마찬가지이므로 설명을 생략한다. 또한, 휴지 기간 T2에 있어서의 기본적인 동작에 대해서도 상기 제1 실시 형태에 있어서의 것과 마찬가지이므로 설명을 생략한다.
본 변형예에 의하면, 상기 제1 실시 형태보다도 소스 드라이버(300)의 출력 단자수(출력 신호선의 개수)가 삭감되므로, 한층 더한 저비용화를 도모할 수 있다.
<2. 제2 실시 형태>
<2. 1 휴지 기간의 동작>
도 9는 본 발명의 제2 실시 형태에 있어서의 액정 표시 장치의 상세한 동작을 설명하기 위한 신호 파형도이다. 또한, 본 실시 형태는, 휴지 기간의 동작을 제외하고 상기 제1 실시 형태와 마찬가지이므로, 당해 마찬가지의 부분에 대한 설명을 생략한다. 본 실시 형태에 있어서의 휴지 기간 진폭 Vck2는 주사 기간 진폭 Vck1보다도 작다. 또한, 휴지 기간 T2에 있어서 선택 회로(400) 내의 각 박막 트랜지스터를 확실하게 온 상태로 하기 위해서는, 이 휴지 기간 진폭 Vck2는 이 박막 트랜지스터의 임계값 전압보다도 클 필요가 있다. 즉, 본 실시 형태에 있어서의 휴지 기간 진폭 Vck2는, 주사 기간 진폭 Vck1보다도 작고 또한 선택 회로(400) 내의 각 박막 트랜지스터의 임계값 전압보다도 크다.
<2. 2 효과>
본 실시 형태에 따르면, 휴지 기간 T2에 있어서의 R용 선택 제어 신호 CTr, G용 선택 제어 신호 CTg 및 B용 선택 제어 신호 CTb의 각각의 진폭인 휴지 기간 진폭 Vck2가, 주사 기간 T1에 있어서의 R용 선택 제어 신호 CTr, G용 선택 제어 신호 CTg 및 B용 선택 제어 신호 CTb의 각각의 진폭인 주사 기간 진폭 Vck1보다도 작다. 이 때문에, 한층 더한 저소비전력화를 도모할 수 있다. 또한, 휴지 기간 T2에 R용 박막 트랜지스터, G용 박막 트랜지스터 및 B용 박막 트랜지스터에 가해지는 게이트 바이어스 스트레스가 더 저감되므로, 이들 R용 박막 트랜지스터, G용 박막 트랜지스터 및 B용 박막 트랜지스터의 한층 더한 고신뢰성화를 도모할 수 있다.
<3. 제3 실시 형태>
<3. 1 선택 회로의 구성>
도 10은 본 발명의 제3 실시 형태에 있어서의 선택 회로(400)의 구성 및 선택 블록(410(1) 내지 410(k))과 소스 라인 SL1 내지 SLn의 대응 관계를 설명하기 위한 회로도이다. 또한, 본 실시 형태는, 선택 회로(400)의 구성 및 액정 표시 장치의 상세한 동작을 제외하고 상기 제1 실시 형태와 마찬가지이므로, 당해 마찬가지의 부분에 대한 설명을 생략한다. 본 실시 형태에서는, RGBY의 4원색에 의한 컬러 화상 표시가 행해진다. 이 때문에, 상기 화소 형성부는, R, G, B 및 Y에 각각 대응하는 4개의 화소 형성부를 1조로 하여 구성되어 있다. 이 1조에 의해 1화소가 형성된다. 이하에서는, Y에 대응하는 화소 형성부를 「Y 화소 형성부」라 한다.
본 실시 형태에서는, 도 10에 도시한 바와 같이, 게이트 라인 GL1 내지 GLm은, 2개를 단위로 하여 게이트 라인조 GG1 내지 GGl(l=m/2)로 분류되어 있다. 여기서, 게이트 라인조 GGi는 2개의 게이트 라인 GL2i-1 및 GL2i(i=1 내지 l)를 포함하여 이루어져 있다. RGBY를 포함하여 이루어지는 1화소는, 각 게이트 라인조에 있어서의 선행의 게이트 라인에 대응하여 설치된 R 화소 형성부 및 B 화소 형성부와, 당해 게이트 라인의 후속의 게이트 라인에 대응하여 설치된 Y 화소 형성부 및 G 화소 형성부에 의해 실현된다.
본 실시 형태에서는, 선택 제어 신호 CT는 2상의 선택 제어 신호 CTry 및 CTbg를 포함하여 이루어져 있다. 선택 제어 신호 CTry는 R 화소 형성부 및 Y 화소 형성부에 대응하고, 선택 제어 신호 CTbg는 B 화소 형성부 및 G 화소 형성부에 대응하고 있다. 이하에서는, 선택 제어 신호 CTry를 「RY용 선택 제어 신호」라 하고, 선택 제어 신호 CTbg를 「BG용 선택 제어 신호」라 한다. 또한, RY용 선택 제어 신호 CTry 및 BG용 선택 제어 신호 CTbg의 각각이 로우 레벨 전위로부터 하이 레벨 전위로 변화하는 시점부터, 하이 레벨 전위로부터 로우 레벨 전위로 변화하는 시점까지의 기간을 편의상 「전환 선택 기간」 이라 한다. 이들 RY용 선택 제어 신호 CTry 및 BG용 선택 제어 신호 CTbg는 서로 1전환 선택 기간 만큼 위상이 어긋나 있어, 모두 2전환 선택 기간 중 1전환 선택 기간 만큼 하이 레벨 전위(Vdd 전위)로 된다(단, 휴지 기간 T2를 제외함). 본 실시 형태에서는, 2전환 선택 기간이 1수평 주사 기간에 상당한다.
도 10에 도시한 바와 같이, 본 실시 형태에 있어서의 선택 회로(400)는, 상기 제1 실시 형태와 마찬가지로 k개의 선택 블록(410(1) 내지 410(k))에 의해 구성되어 있다. 이들 선택 블록(410(1) 내지 410(k))에는 각각 출력 신호선 OL1 내지 OLk가 접속되어 있다(대응하고 있다). 또한, 본 실시 형태에서는, 선택 블록(410(1) 내지 410(k))의 각각에는 서로 다른 2개의 소스 라인이 접속되어 있다. 선택 블록(410(j))에는 소스 라인 SL2j-1 및 SL2j가 접속되어 있다(j=1 내지 k). 각 선택 블록에는, RY용 선택 제어 신호 CTry 및 BG용 선택 제어 신호 CTbg가 공급되고 있다.
또한, 도 10에 도시한 바와 같이, 소스 라인 SL1 내지 SLn은, 2개를 단위로 하여 소스 라인조 SG1 내지 SGk로 분류되어 있다. 여기서, 소스 라인조 SGj는 2개의 소스 라인 SL2j-1 및 SL2j를 포함하여 이루어져 있다. 이들 소스 라인조 SG1 내지 SGk는 각각 선택 블록(410(1) 내지 410(k))에 대응하고 있다.
도 10에 있어서, 소스 라인조 SGj 중의, R 및 Y에 대응하는 소스 라인(이하 「RY용 소스 라인」이라 함)을 부호 SLryj로 나타내고, B 및 G에 대응하는 소스 라인(이하 「BG용 소스 라인」이라 함)을 부호 SLbgj로 나타내고 있다. 또한, RY용 소스 라인 SLryj와 게이트 라인 GL2i-1의 교차점에 대응하여 설치된 R 화소 형성부를 부호 rij로 나타내고, BG용 소스 라인 SLbgj와 게이트 라인 GL2i-1의 교차점에 대응하여 설치된 B 화소 형성부를 부호 bij로 나타내고, RY용 소스 라인 SLryj와 게이트 라인 GL2i의 교차점에 대응하여 설치된 Y 화소 형성부를 부호 yij로 나타내고, BG용 소스 라인 SLbgj와 게이트 라인 GL2i의 교차점에 대응하여 설치된 G 화소 형성부를 부호 gij로 나타내고 있다.
각 선택 블록은, 도 10에 도시한 바와 같이 2개의 박막 트랜지스터에 의해 구성되어 있다. 이하에서는, 선택 블록(410(j)) 내의 2개의 박막 트랜지스터를 각각, RY용 박막 트랜지스터(40ry(j)) 및 BG용 박막 트랜지스터(40bg(j))라 한다.
각 RY용 박막 트랜지스터에 대해서는, 게이트 단자에는 RY용 선택 제어 신호 CTry가 공급되고, 소스 단자에는 당해 RY용 박막 트랜지스터를 포함하는 선택 블록에 대응하는 출력 신호선이 접속되고, 드레인 단자에는 당해 RY용 박막 트랜지스터를 포함하는 선택 블록에 대응하는 소스 라인조 내의 RY용 소스 라인이 접속되어 있다. 각 BG용 박막 트랜지스터에 대해서는, 게이트 단자에는 BG용 선택 제어 신호 CTbg가 공급되고, 소스 단자에는 당해 BG용 박막 트랜지스터를 포함하는 선택 블록에 대응하는 출력 신호선이 접속되고, 드레인 단자에는 당해 BG용 박막 트랜지스터를 포함하는 선택 블록에 대응하는 소스 라인조 내의 BG용 소스 라인이 접속되어 있다.
이러한 선택 회로(400)에 의해, 영상 신호 SS(1) 내지 SS(k)를 시분할하여 소스 라인 SL1 내지 SLn에 인가하는 동작이 실현된다.
<3. 2 액정 표시 장치의 상세한 동작>
도 11은 본 실시 형태에 관한 SSD 방식의 액정 표시 장치의 상세한 동작을 설명하기 위한 신호 파형도이다.
<3. 2. 1 주사 기간의 동작>
상기 도 10 및 도 11을 참조하면서, 주사 기간 T1에 있어서의 액정 표시 장치의 동작에 대하여 설명한다. 도 11에 도시한 바와 같이, 이 주사 기간 T1에 있어서의 영상 신호 SS(1) 내지 SS(k)는, 연속하는 2수평 주사 기간 중 선행의 1수평 주사 기간에 있어서의 제1 전환 선택 기간에서는 R 화소 형성부에 대응하는 전위로 되고, 당해 선행의 1수평 주사 기간에 있어서의 제2 전환 선택 기간에서는 B 화소 형성부에 대응하는 전위로 되어 있다. 또한, 이들 영상 신호 SS(1) 내지 SS(k)는, 연속하는 2수평 주사 기간 중 후속의 1수평 주사 기간에 있어서의 제1 전환 선택 기간에서는 Y 화소 형성부에 대응하는 전위로 되고, 당해 후속의 1수평 주사 기간에 있어서의 제2 전환 선택 기간에서는 G 화소 형성부에 대응하는 전위로 되어 있다.
주사 기간 T1에서는, RY용 선택 제어 신호 CTry 및 BG용 선택 제어 신호 CTbg는 각각 제1 전환 선택 기간 및 제2 전환 선택 기간에서 각각 하이 레벨 전위로 된다. 즉, RY용 선택 제어 신호 CTry 및 BG용 선택 제어 신호 CTbg의 각각의 주기는 1수평 주사 기간(2전환 선택 기간)이다. 이하에서는, 본 실시 형태에 있어서의 주사 기간 T1에서의 RY용 선택 제어 신호 CTry 및 BG용 선택 제어 신호 CTbg의 각각의 주기에 대해서도, 상기 제1 실시 형태에 있어서의 주사 기간 T1에서의 R용 선택 제어 신호 CTr, G용 선택 제어 신호 CTg 및 B용 선택 제어 신호 CTb의 각각의 주기와 마찬가지로 「주사 기간 주기 tck1」이라 한다. 또한, 본 실시 형태에 있어서의 주사 기간 T1에서의 RY용 선택 제어 신호 CTry 및 BG용 선택 제어 신호 CTbg의 각각의 주파수에 대해서도, 상기 제1 실시 형태에 있어서의 주사 기간 T1에서의 R용 선택 제어 신호 CTr, G용 선택 제어 신호 CTg 및 B용 선택 제어 신호 CTb의 각각의 주파수와 마찬가지로 「주사 기간 주파수 fck1」이라 한다.
우선, 주사 신호 GS(1)가 하이 레벨 전위로 되면 게이트 라인 GL1이 선택 상태로 되므로(제1 선택 기간으로 되므로), R 화소 형성부 r1j 및 B 화소 형성부 b1j는 영상 신호를 기입 가능한 상태로 된다.
이때, 제1 전환 선택 기간에서는 RY용 선택 제어 신호 CTry가 하이 레벨 전위로 되므로, 도 10에 도시한 RY용 박막 트랜지스터(40ry(j))가 온 상태로 된다. 이 때문에, R 화소 형성부 r1j에 대응하는 전위로 되어 있는 영상 신호 SS(j)가 RY용 소스 라인 SLryj에 공급된다. 이 RY용 소스 라인 SLryj의 전위(R 화소 형성부 r1j에 대응하는 전위로 되어 있는 영상 신호 SS(j))는 R 화소 형성부 r1j에 기입된다. 또한, 이 제1 선택 기간에서는 홀수행의 RY용 소스 라인 SLryj는 정극성으로 변화하고, 짝수행의 RY용 소스 라인 SLryj는 부극성으로 변화한다. 이 제1 전환 선택 기간에서는, BG용 소스 라인 SLbgj는 선행의 휴지 기간 T2에 있어서의 전위(Vcom 전위)를 유지한다.
제2 전환 선택 기간에서는 BG용 선택 제어 신호 CTbg가 하이 레벨 전위로 되므로, 도 10에 도시한 BG용 박막 트랜지스터(40bg(j))가 온 상태로 된다. 이 때문에, B 화소 형성부 b1j에 대응하는 전위로 되어 있는 영상 신호 SS(j)가 BG용 소스 라인 SLbgj에 공급된다. 이 BG용 소스 라인 SLbgj의 전위(B 화소 형성부 b1j에 대응하는 전위로 되어 있는 영상 신호 SS(j))는 B 화소 형성부 b1j에 기입된다. 또한, 이 제1 선택 기간에서는 홀수행의 BG용 소스 라인 SLbgj는 부극성으로 변화하고, 짝수행의 BG용 소스 라인 SLbgj는 정극성으로 변화한다. 이 제2 전환 선택 기간에서는, RG용 소스 라인 SLryj는 제1 전환 선택 기간에 있어서의 전위를 유지한다.
이어서, 주사 기간 GS(2)가 하이 레벨 전위로 되면 게이트 라인 GL2가 선택 상태로 되므로, Y 화소 형성부 y1j 및 G 화소 형성부 g1j는 영상 신호가 기입 가능한 상태로 된다. 이하에서는, 게이트 라인 GL2가 선택 상태로 되는 기간을 「제2 선택 기간」이라 한다.
이때, 제1 선택 기간의 제1 전환 선택 기간과 마찬가지로 RY용 박막 트랜지스터(40ry(j))가 온 상태로 되지만, RY용 소스 라인 SLryj에는 Y 화소 형성부 y1j에 대응하는 전위로 되어 있는 영상 신호 SS(j)가 공급된다. 이 RY용 소스 라인 SLryj의 전위(Y 화소 형성부 y1j에 대응하는 전위로 되어 있는 영상 신호 SS(j))는 Y 화소 형성부 y1j에 기입된다. 또한, 이 RY용 소스 라인 SLryj는 제1 선택 기간에 있어서의 것과 동일한 극성으로 된다. 이 제1 전환 선택 기간에서는, BG용 소스 라인 SLbgj는 제1 선택 기간의 제2 전환 선택 기간에 있어서의 전위를 유지한다.
제2 선택 기간의 제2 전환 선택 기간에서는, 제1 선택 기간의 제2 전환 선택 기간과 마찬가지로 BG용 박막 트랜지스터(40bg(j))가 온 상태로 되지만, BG용 소스 라인 SLbgj에는 G 화소 형성부 g1j에 대응하는 전위로 되어 있는 영상 신호 SS(j)가 공급된다. 이 BG용 소스 라인 SLbgj의 전위(G 화소 형성부 g1j에 대응하는 전위로 되어 있는 영상 신호 SS(j))는 G 화소 형성부 g1j에 기입된다. 또한, 이 BG용 소스 라인 SLbgj는 제1 선택 기간에 있어서의 것과 동일한 극성으로 된다. 이 제2 전환 선택 기간에서는, RY용 소스 라인 SLrj는 제2 선택 기간의 제1 전환 선택 기간에 있어서의 전위를 유지한다.
이상과 같은 2수평 주사 기간(4전환 선택 기간)이 반복됨으로써 본 실시 형태에 있어서의 주사 기간 T1의 동작이 실현된다.
<3. 2. 2 휴지 기간의 동작>
이어서, 상기 도 10 및 도 11을 참조하면서, 휴지 기간 T2에 있어서의 액정 표시 장치의 동작에 대하여 설명한다. 도 11에 도시한 바와 같이, 이 휴지 기간 T2에서는, RY용 선택 제어 신호 CTry 및 BG용 선택 제어 신호 CTbg는 주사 기간 주기 tck1보다도 긴 주기로, 제1 전환 선택 기간 및 제2 전환 선택 기간에서 각각 하이 레벨 전위로 된다. 이하에서는, 본 실시 형태에 있어서의 휴지 기간 T2에서의 RY용 선택 제어 신호 CTry 및 BG용 선택 제어 신호 CTbg의 각각의 주기에 대해서도, 상기 제1 실시 형태에 있어서의 휴지 기간 T2에서의 R용 선택 제어 신호 CTr, G용 선택 제어 신호 CTg 및 B용 선택 제어 신호 CTb의 각각의 주기와 마찬가지로 「휴지 기간 주기 tck2」라 한다. 또한, 본 실시 형태에 있어서의 휴지 기간 T2에서의 RY용 선택 제어 신호 CTry 및 BG용 선택 제어 신호 CTbg의 각각의 주파수에 대해서도, 상기 제1 실시 형태에 있어서의 휴지 기간 T2에서의 R용 선택 제어 신호 CTr, G용 선택 제어 신호 CTg 및 B용 선택 제어 신호 CTb의 각각의 주파수와 마찬가지로 「휴지 기간 주파수 fck2」라 한다.
상기 제1 실시 형태와 마찬가지로, 본 실시 형태에 있어서도 휴지 기간 주기 tck2는 주사 기간 주기 tck1보다도 길다. 즉, 휴지 기간 주파수 fck2는 주사 기간 주파수 fck1보다도 낮다. 또한, 이들 주사 기간 주파수 fck1과 휴지 기간 주파수 fck2의 관계는 상기 제1 실시 형태와 마찬가지이므로, 그 설명을 생략한다.
도 11에 도시한 바와 같이, 영상 신호 SS(j)는 Vcom 전위로 되어 있다. 또한, 휴지 기간 T2에서는 주사 신호 GS(1) 내지 GS(m)는 하이 레벨 전위로 되지 않으므로, R 화소 형성부 rij, G 화소 형성부 gij, B 화소 형성부 bij 및 Y 화소 형성부 yij에는 영상 신호는 기입되지 않는다.
휴지 기간 T2에 있어서의 최초의 1수평 주사 기간에 있어서, 제1 전환 선택 기간에서 RY용 선택 제어 신호 CTry가 하이 레벨 전위로 되면, 도 10에 도시한 RY용 박막 트랜지스터(40ry(j))가 온 상태로 된다. 이 때문에, Vcom 전위인 영상 신호 SS(j)가 RY용 소스 라인 SLryj에 공급된다. 또한, 이 최초의 1수평 주사 기간에 있어서의 제1 전환 선택 기간에서는, BG용 소스 라인 SLbgj는 선행의 주사 기간 T1에 있어서의 전위를 유지한다.
제2 전환 선택 기간에서는 BG용 선택 제어 신호 CTbg가 하이 레벨 전위로 되므로, 도 10에 도시한 BG용 박막 트랜지스터(40bg(j))가 온 상태로 된다. 이 때문에, Vcom 전위인 영상 신호 SS(j)가 BG용 소스 라인 SLbgj에 공급된다. 또한, 제2 전환 선택 기간에서는 RY용 소스 라인 SLryj는 Vcom 전위를 유지한다.
이상과 같은 동작이 휴지 기간 주기 tck2마다 반복됨으로써, 휴지 기간 T2의 동작이 실현된다. 이 휴지 기간 T2의 동작에 의해, 각 소스 라인에 휴지 기간 주기 tck2마다 Vcom 전위가 공급되게 된다.
<3. 3 효과>
본 실시 형태에 따르면, RGBY를 포함하여 이루어지는 화소가 2개의 게이트 라인에 걸쳐 형성되는 액정 표시 장치에 있어서, 상기 제1 실시 형태와 마찬가지의 효과를 발휘할 수 있다.
<4. 제4 실시 형태>
<4. 1 선택 회로의 구성>
도 12는 본 발명의 제5 실시 형태에 있어서의 선택 회로(400)의 구성을 설명하기 위한 회로도이다. 본 실시 형태는 선택 회로(400)의 구성을 제외하고 상기 제1 실시 형태와 마찬가지이므로, 당해 마찬가지의 부분에 대한 설명을 생략한다. 도 12에 도시한 바와 같이, 본 실시 형태에 있어서의 선택 회로(400)는, 표시부(600)의 양측(도 12에 있어서의 상하)에 각각 나누어 구성되어 있다. 이하에서는, 표시부(600)에 대하여 소스 드라이버(300)가 배치되어 있는 측을 「상측」이라 하고, 표시부(600)에 대하여 당해 상측의 반대측을 「하측」이라 한다. 선택 회로(400) 중, 표시부(600)의 상측 부분(이하 「제1 선택 회로」라 함)은 제1 선택 회로에 상당하고, 표시부(600)의 하측 부분(이하 「제2 선택 회로」라 함)은 제2 선택 회로에 상당한다. 본 실시 형태에서는, 제1 선택 회로와 제2 선택 회로에서 각 선택 블록을 공유하고 있다. 보다 상세하게는, 선택 회로(400) 내의 각 선택 블록이 표시부(600)의 상측 및 하측에 각각 나누어 구성되어 있다.
게이트 드라이버(500)가 배치되어 있는 측으로부터 세어 홀수번째의 선택 블록은, 상측에 배치된 R용 박막 트랜지스터 및 B용 박막 트랜지스터와, 하측에 배치된 G용 박막 트랜지스터에 의해 구성되어 있다. 게이트 드라이버(500)가 배치되어 있는 측으로부터 세어 짝수번째의 선택 블록은, 상측에 배치된 G용 박막 트랜지스터와, 하측에 배치된 R용 박막 트랜지스터 및 B용 박막 트랜지스터에 의해 구성되어 있다. 또한, 하측에 배치된 R용 박막 트랜지스터, G용 박막 트랜지스터 및 B용 박막 트랜지스터의 소스 단자에는, 표시부(600)의 상측으로부터 하측에 걸쳐 연신된 배선에 의해 영상 신호가 공급된다. 또한, 각 박막 트랜지스터의 접속 및 각 박막 트랜지스터에 대하여 공급되는 신호에 대해서는 제1 실시 형태와 마찬가지이므로 그 설명을 생략한다.
<4. 2 효과>
본 실시 형태에 따르면, 표시부(600)의 상측 및 하측의 각각에 필요한 선택 회로(400) 내의 박막 트랜지스터의 수(제1 선택 회로 및 제2 선택 회로의 각각의 크기)가, 상기 제1 실시 형태에 있어서의 선택 회로(400) 내의 박막 트랜지스터의 수(선택 회로의 크기)의 약 절반으로 된다. 이 때문에, 게이트 라인이 연장되는 방향에 있어서의 레이아웃 피치가 배로 넓어진다. 이에 의해, 예를 들어 보다 고정밀의 액정 표시 패널에 대응 가능하게 된다.
<5. 기타>
상기 제3 실시 형태에서는 RGBY의 4원색의 조합에 의해 컬러 화상 표시를 행하고 있지만, 본 발명은 이것에 한정되는 것은 아니다. 예를 들어, RGBW 등의 다른 4원색의 조합에 의한 컬러 화상 표시에도 본 발명을 적용할 수 있다.
상기 제4 실시 형태에 있어서, 각 소스 라인조를 예를 들어 9개, 12개, 15개 … 등의 소스 라인에 의해 구성해도 된다. 이 경우, 각 선택 블록은 소스 라인조를 구성하는 소스 라인의 개수와 동수의 박막 트랜지스터에 의해 구성된다.
상기 각 실시 형태에서는, 박막 트랜지스터는 모두 n채널형인 것으로서 설명하였지만, 본 발명은 이것에 한정되는 것은 아니다. 박막 트랜지스터가 p채널형이어도 본 발명을 적용할 수 있다.
상기 각 실시 형태에서는 액정 표시 장치를 예로 들어 설명하였지만, 본 발명은 이것에 한정되지 않는다. 유기 EL(Electro Luminescence) 표시 장치 등의 다른 표시 장치에도 본 발명을 적용할 수 있다. 또한, 그 밖에, 본 발명의 취지를 일탈하지 않는 범위에서 상기 각 실시 형태를 다양하게 변형하여 실시할 수 있다.
이상에 의해, 소비 전력을 저감한 SSD 방식의 표시 장치 및 당해 표시 장치 내의 선택 회로의 제어 방법을 제공할 수 있다.
본 발명은 SSD 방식의 표시 장치에 적용할 수 있다.
40x(j) : 박막 트랜지스터(x=r, g, b, ry, bg)
40x1(j), 40x2(j) : 박막 트랜지스터(x=r, g, b)
200 : 표시 제어 회로
300 : 소스 드라이버(영상 신호선 구동 회로)
400 : 선택 회로
410(j) : 선택 블록(선택 블록)
500 : 게이트 드라이버(주사 신호선 구동 회로)
600 : 표시부
700 : 액정 표시 패널
CTx : 선택 제어 신호(x=r, g, b, ry, bg)
CTx1, CTx2 : 선택 제어 신호(x=r, g, b)
SLxj : 소스 라인(영상 신호선)(x=r, g, b, ry, bg)
SLxj_1, SLxj_2 : 소스 라인(영상 신호선)(x=r, g, b)
SGj : 소스 라인조(영상 신호선조)
xij : 화소 형성부(x=r, g, b, y)
xij_1, xij_2 : 화소 형성부(x=r, g, b)
T1 : 주사 기간
T2 : 휴지 기간
tck1 : 주사 기간 주기
tck2 : 휴지 기간 주기
fck1 : 주사 기간 주파수
fck2 : 휴지 기간 주파수
Vck1 : 주사 기간 진폭
Vck2 : 휴지 기간 진폭
Vss : 로우 레벨의 직류 전원 전위
Vdd : 하이 레벨의 직류 전원 전위
40x1(j), 40x2(j) : 박막 트랜지스터(x=r, g, b)
200 : 표시 제어 회로
300 : 소스 드라이버(영상 신호선 구동 회로)
400 : 선택 회로
410(j) : 선택 블록(선택 블록)
500 : 게이트 드라이버(주사 신호선 구동 회로)
600 : 표시부
700 : 액정 표시 패널
CTx : 선택 제어 신호(x=r, g, b, ry, bg)
CTx1, CTx2 : 선택 제어 신호(x=r, g, b)
SLxj : 소스 라인(영상 신호선)(x=r, g, b, ry, bg)
SLxj_1, SLxj_2 : 소스 라인(영상 신호선)(x=r, g, b)
SGj : 소스 라인조(영상 신호선조)
xij : 화소 형성부(x=r, g, b, y)
xij_1, xij_2 : 화소 형성부(x=r, g, b)
T1 : 주사 기간
T2 : 휴지 기간
tck1 : 주사 기간 주기
tck2 : 휴지 기간 주기
fck1 : 주사 기간 주파수
fck2 : 휴지 기간 주파수
Vck1 : 주사 기간 진폭
Vck2 : 휴지 기간 진폭
Vss : 로우 레벨의 직류 전원 전위
Vdd : 하이 레벨의 직류 전원 전위
Claims (19)
- 복수의 영상 신호선 및 상기 복수의 영상 신호선과 교차하는 복수의 주사 신호선을 포함하는 표시부와,
상기 복수의 주사 신호선이 순차적으로 선택되는 주사 기간과 상기 복수의 주사 신호선 모두가 비선택 상태로 되는 휴지 기간이, 상기 주사 기간과 상기 휴지 기간을 포함하여 이루어지는 프레임 기간을 주기로 하여 교대로 나타나도록, 상기 복수의 주사 신호선을 구동하기 위한 주사 신호선 구동 회로와,
상기 표시부와 일체적으로 형성되며, 복수의 선택 블록을 포함하는 선택 회로와,
상기 복수의 선택 블록에 각각 복수의 영상 신호를 공급하는 영상 신호선 구동 회로와,
상기 영상 신호선 구동 회로에 상기 복수의 영상 신호에 대응하는 화상 데이터를 공급하고, 각 선택 블록에 온 레벨과 오프 레벨을 주기적으로 반복하는 복수의 선택 제어 신호를 공급하는 표시 제어 회로를 구비하고,
각 선택 블록이, 상기 복수의 선택 제어 신호와 동수의 서로 인접하는 영상 신호선을 단위로 하는 영상 신호선조에 있어서의 각 영상 신호선에, 상기 선택 블록이 수취하는 상기 영상 신호를 상기 복수의 선택 제어 신호에 기초하여 시분할하여 공급하고,
상기 표시 제어 회로가, 상기 휴지 기간에 있어서의 상기 복수의 선택 제어 신호의 주파수를 상기 주사 기간에 있어서의 상기 복수의 선택 제어 신호의 주파수보다도 낮게 하는 상기 복수의 선택 제어 신호를 생성하는 것을 특징으로 하는 표시 장치. - 제1항에 있어서,
상기 표시 제어 회로가, 상기 휴지 기간에 있어서의 상기 복수의 선택 제어 신호의 진폭을 상기 주사 기간에 있어서의 상기 복수의 선택 제어 신호의 진폭보다도 작게 하도록 상기 복수의 선택 제어 신호를 생성하는 것을 특징으로 하는 표시 장치. - 제1항에 있어서,
상기 휴지 기간이 상기 주사 기간보다도 긴 것을 특징으로 하는 표시 장치. - 제1항에 있어서,
상기 영상 신호선 구동 회로가, 상기 휴지 기간에 있어서의 상기 영상 신호의 전위를 고정 전위로 하는 것을 특징으로 하는 표시 장치. - 제1항에 있어서,
각 선택 블록은, 상기 선택 블록에 대응하는 영상 신호선조 내의 복수의 영상 신호선에 각각 제1 도통 단자가 접속된 복수의 스위칭 소자를 갖고,
각 선택 블록에 있어서의 상기 복수의 스위칭 소자의 제2 도통 단자에는, 상기 선택 블록이 수취하는 상기 영상 신호가 공급되고,
상기 표시 제어 회로가, 각 선택 블록에 있어서의 상기 복수의 스위칭 소자에 각각 상기 복수의 선택 제어 신호를 공급하는 것을 특징으로 하는 표시 장치. - 제5항에 있어서,
상기 표시부가 복수의 원색에 기초하는 화상을 표시하고,
각 영상 신호선조에 있어서의 복수의 영상 신호선이, 상기 복수의 원색에 각각 대응하는 것을 특징으로 하는 표시 장치. - 제6항에 있어서,
상기 복수의 원색이 3원색이고,
각 영상 신호선조가 3개의 영상 신호선을 포함하여 이루어지고,
각 선택 블록이 3개의 스위칭 소자를 갖고,
각 영상 신호선조에 있어서의 상기 3개의 영상 신호선이, 상기 3원색에 각각 대응하는 것을 특징으로 하는 표시 장치. - 제5항에 있어서,
상기 표시부가 복수의 원색에 기초하는 화상을 표시하고,
각 영상 신호선조에 있어서의 복수의 영상 신호선이, 상기 영상 신호선수보다도 많은 소정수의 원색 중, 상기 영상 신호선과 동수의 원색에 각각 대응함과 함께, 상기 소정수의 원색 중, 상기 영상 신호선과 동수의 다른 원색에 각각 대응하는 것을 특징으로 하는 표시 장치. - 제8항에 있어서,
상기 복수의 원색이 4원색이고,
각 영상 신호선조가 2개의 영상 신호선을 포함하여 이루어지고,
각 선택 블록이 2개의 스위칭 소자를 갖고,
각 영상 신호선조에 있어서의 상기 2개의 영상 신호선이, 상기 4원색 중 2색에 각각 대응함과 함께, 상기 4원색 중 다른 2색에 각각 대응하는 것을 특징으로 하는 표시 장치. - 제5항에 있어서,
상기 표시부가 복수의 원색에 기초하는 화상을 표시하고,
각 영상 신호선조가, 상기 복수의 원색의 수의 정수배의 영상 신호선을 포함하여 이루어지는 것을 특징으로 하는 표시 장치. - 제10항에 있어서,
상기 복수의 원색이 3원색이고,
각 영상 신호선조가 6개의 영상 신호선을 포함하여 이루어지고,
각 선택 블록이 6개의 스위칭 소자를 갖고,
각 영상 신호선조에 있어서의 3개의 영상 신호선이 상기 3원색에 각각 대응하고, 상기 영상 신호선조에 있어서의 다른 3개의 영상 신호선이 상기 3원색에 각각 대응하는 것을 특징으로 하는 표시 장치. - 제1항에 있어서,
상기 선택 회로는,
상기 표시부에 대하여 한쪽에 위치하는 제1 선택 회로와,
상기 표시부에 대하여 다른 쪽에 위치하는 제2 선택 회로에 의해 구성되는 것을 특징으로 하는 표시 장치. - 제1항 내지 제12항 중 어느 한 항에 있어서,
상기 선택 회로가, 산화물 반도체에 의해 반도체층이 형성된 박막 트랜지스터를 사용하여 실현되어 있는 것을 특징으로 하는 표시 장치. - 제13항에 있어서,
상기 산화물 반도체가 인듐, 갈륨, 아연 및 산소를 주성분으로 하는 것을 특징으로 하는 표시 장치. - 제1항 내지 제12항 중 어느 한 항에 있어서,
상기 선택 회로가, 아몰퍼스 실리콘에 의해 반도체층이 형성된 박막 트랜지스터를 사용하여 실현되어 있는 것을 특징으로 하는 표시 장치. - 복수의 영상 신호선 및 상기 복수의 영상 신호선에 직교하는 복수의 주사 신호선을 포함하는 표시부와, 상기 복수의 주사 신호선을 구동하기 위한 주사 신호선 구동 회로와, 상기 표시부와 일체적으로 형성되며, 복수의 선택 블록을 포함하는 선택 회로와, 상기 복수의 선택 블록에 각각 복수의 영상 신호를 공급하는 영상 신호선 구동 회로와, 상기 영상 신호선 구동 회로에 상기 복수의 영상 신호에 대응하는 화상 데이터를 공급하고, 각 선택 블록에 온 레벨과 오프 레벨을 주기적으로 반복하는 복수의 선택 제어 신호를 공급하는 표시 제어 회로를 구비하는 표시 장치의 구동 방법으로서,
상기 복수의 주사 신호선이 순차적으로 선택되는 주사 기간과 상기 복수의 주사 신호선 모두가 비선택 상태로 되는 휴지 기간이, 상기 주사 기간과 상기 휴지 기간을 포함하여 이루어지는 프레임 기간을 주기로 하여 교대로 나타나도록, 상기 복수의 주사 신호선을 구동하는 스텝과,
상기 복수의 선택 제어 신호와 동수의 서로 인접하는 영상 신호선을 단위로 하는 영상 신호선조에 있어서의 각 영상 신호선에, 상기 선택 블록이 수취하는 상기 영상 신호를 상기 복수의 선택 제어 신호에 기초하여 시분할하여 공급하는 스텝과,
상기 휴지 기간에 있어서의 상기 복수의 선택 제어 신호의 주파수를, 상기 주사 기간에 있어서의 상기 복수의 선택 제어 신호의 주파수보다도 낮게 하는 스텝을 구비하는 것을 특징으로 하는 구동 방법. - 제16항에 있어서,
상기 휴지 기간에 있어서의 상기 복수의 선택 제어 신호의 진폭이, 상기 주사 기간에 있어서의 상기 복수의 선택 제어 신호의 진폭보다도 작은 것을 특징으로 하는 구동 방법. - 제16항에 있어서,
상기 휴지 기간이 상기 주사 기간보다도 긴 것을 특징으로 하는 구동 방법. - 제16항에 있어서,
상기 휴지 기간에 있어서의 상기 영상 신호의 전위가 고정 전위인 것을 특징으로 하는 구동 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011169049 | 2011-08-02 | ||
| JPJP-P-2011-169049 | 2011-08-02 | ||
| PCT/JP2012/068759 WO2013018597A1 (ja) | 2011-08-02 | 2012-07-25 | 表示装置およびその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130080053A KR20130080053A (ko) | 2013-07-11 |
| KR101323020B1 true KR101323020B1 (ko) | 2013-10-30 |
Family
ID=47629124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020137013049A KR101323020B1 (ko) | 2011-08-02 | 2012-07-25 | 표시 장치 및 그 구동 방법 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US8698726B2 (ko) |
| EP (1) | EP2741280B1 (ko) |
| JP (1) | JP5248717B1 (ko) |
| KR (1) | KR101323020B1 (ko) |
| CN (1) | CN103250202B (ko) |
| SG (1) | SG11201400729WA (ko) |
| TW (1) | TWI437537B (ko) |
| WO (1) | WO2013018597A1 (ko) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103914176B (zh) * | 2013-12-27 | 2017-01-25 | 上海天马微电子有限公司 | 一种显示装置及其断线修复方法 |
| US10608017B2 (en) * | 2017-01-31 | 2020-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device, display module, and electronic device |
| WO2018190396A1 (ja) * | 2017-04-13 | 2018-10-18 | シャープ株式会社 | アクティブマトリクス基板 |
| CN107643617A (zh) * | 2017-10-25 | 2018-01-30 | 惠科股份有限公司 | 驱动装置及显示装置 |
| TWI640971B (zh) * | 2018-01-04 | 2018-11-11 | 友達光電股份有限公司 | 顯示裝置及其驅動方法 |
| CN108399883B (zh) * | 2018-03-05 | 2022-03-15 | 京东方科技集团股份有限公司 | 显示面板的驱动方法及装置、显示装置 |
| CN110634451B (zh) * | 2018-06-25 | 2023-04-11 | 矽创电子股份有限公司 | 驱动方法及其驱动电路 |
| CN109634010B (zh) * | 2019-01-02 | 2022-01-18 | 南京京东方显示技术有限公司 | 一种显示装置 |
| CN109686304B (zh) * | 2019-02-20 | 2020-09-01 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板及其驱动方法 |
| CN110047418A (zh) * | 2019-04-29 | 2019-07-23 | 武汉华星光电技术有限公司 | 显示器驱动装置 |
| JP7386894B2 (ja) | 2019-12-05 | 2023-11-27 | 三菱電機株式会社 | 冷凍サイクル装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007114496A (ja) | 2005-10-20 | 2007-05-10 | Hitachi Displays Ltd | 表示装置 |
| JP2007206392A (ja) | 2006-02-02 | 2007-08-16 | Epson Imaging Devices Corp | 電気光学装置、電気光学装置の駆動方法、および電子機器 |
| KR20080109512A (ko) * | 2007-06-13 | 2008-12-17 | 삼성전자주식회사 | 표시장치 및 그 구동방법 |
| JP2010102266A (ja) | 2008-10-27 | 2010-05-06 | Sharp Corp | 液晶表示装置およびその駆動方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3328840B2 (ja) * | 1991-10-23 | 2002-09-30 | 株式会社日立製作所 | 液晶表示装置 |
| JP3766926B2 (ja) | 2000-04-28 | 2006-04-19 | シャープ株式会社 | 表示装置の駆動方法およびそれを用いた表示装置ならびに携帯機器 |
| EP1296174B1 (en) | 2000-04-28 | 2016-03-09 | Sharp Kabushiki Kaisha | Display unit, drive method for display unit, electronic apparatus mounting display unit thereon |
| JP2008233925A (ja) * | 2000-10-05 | 2008-10-02 | Sharp Corp | 表示装置の駆動方法、それを用いた表示装置、およびその表示装置を搭載した携帯機器 |
| KR100864918B1 (ko) * | 2001-12-26 | 2008-10-22 | 엘지디스플레이 주식회사 | 액정표시장치의 데이터 구동 장치 |
| JP2003280600A (ja) * | 2002-03-20 | 2003-10-02 | Hitachi Ltd | 表示装置およびその駆動方法 |
| JP4638117B2 (ja) | 2002-08-22 | 2011-02-23 | シャープ株式会社 | 表示装置およびその駆動方法 |
| KR100506005B1 (ko) * | 2002-12-31 | 2005-08-04 | 엘지.필립스 엘시디 주식회사 | 평판표시장치 |
| JP4168339B2 (ja) * | 2003-12-26 | 2008-10-22 | カシオ計算機株式会社 | 表示駆動装置及びその駆動制御方法並びに表示装置 |
| JP2006301166A (ja) * | 2005-04-19 | 2006-11-02 | Hitachi Displays Ltd | 表示装置及びその駆動方法 |
| TWI485681B (zh) | 2005-08-12 | 2015-05-21 | Semiconductor Energy Lab | 顯示裝置 |
| JP5332485B2 (ja) * | 2008-10-10 | 2013-11-06 | セイコーエプソン株式会社 | 電気光学装置 |
| KR100962921B1 (ko) * | 2008-11-07 | 2010-06-10 | 삼성모바일디스플레이주식회사 | 유기전계발광표시장치 |
| US9230496B2 (en) * | 2011-01-24 | 2016-01-05 | Sharp Kabushiki Kaisha | Display device and method of driving the same |
-
2012
- 2012-07-25 JP JP2013502928A patent/JP5248717B1/ja active Active
- 2012-07-25 WO PCT/JP2012/068759 patent/WO2013018597A1/ja active Application Filing
- 2012-07-25 US US13/983,411 patent/US8698726B2/en active Active
- 2012-07-25 EP EP12819445.3A patent/EP2741280B1/en active Active
- 2012-07-25 SG SG11201400729WA patent/SG11201400729WA/en unknown
- 2012-07-25 KR KR1020137013049A patent/KR101323020B1/ko active IP Right Grant
- 2012-07-25 CN CN201280004022.4A patent/CN103250202B/zh active Active
- 2012-08-03 TW TW101128120A patent/TWI437537B/zh not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007114496A (ja) | 2005-10-20 | 2007-05-10 | Hitachi Displays Ltd | 表示装置 |
| JP2007206392A (ja) | 2006-02-02 | 2007-08-16 | Epson Imaging Devices Corp | 電気光学装置、電気光学装置の駆動方法、および電子機器 |
| KR20080109512A (ko) * | 2007-06-13 | 2008-12-17 | 삼성전자주식회사 | 표시장치 및 그 구동방법 |
| JP2010102266A (ja) | 2008-10-27 | 2010-05-06 | Sharp Corp | 液晶表示装置およびその駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201314651A (zh) | 2013-04-01 |
| EP2741280B1 (en) | 2017-08-30 |
| EP2741280A4 (en) | 2015-01-07 |
| US20130314390A1 (en) | 2013-11-28 |
| TWI437537B (zh) | 2014-05-11 |
| KR20130080053A (ko) | 2013-07-11 |
| CN103250202B (zh) | 2014-08-20 |
| EP2741280A1 (en) | 2014-06-11 |
| SG11201400729WA (en) | 2014-09-26 |
| JPWO2013018597A1 (ja) | 2015-03-05 |
| WO2013018597A1 (ja) | 2013-02-07 |
| JP5248717B1 (ja) | 2013-07-31 |
| CN103250202A (zh) | 2013-08-14 |
| US8698726B2 (en) | 2014-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101323020B1 (ko) | 표시 장치 및 그 구동 방법 | |
| US10490133B2 (en) | Shift register module and display driving circuit thereof | |
| US9685127B2 (en) | Array substrate, method for driving array substrate, and display device | |
| US9230496B2 (en) | Display device and method of driving the same | |
| KR102607402B1 (ko) | 게이트 구동 회로와 이를 이용한 표시장치 | |
| US10417977B2 (en) | Scan driving circuit that provides a scan line two sub-scan signals within a scan cycle, array substrate and display panel | |
| CN103262148A (zh) | 扫描信号线驱动电路及具备其的显示装置 | |
| US10395617B2 (en) | Shift register circuit | |
| KR20180059664A (ko) | 표시장치 | |
| US10923064B2 (en) | Scanning signal line drive circuit and display device equipped with same | |
| JPWO2013018596A1 (ja) | 液晶表示装置および補助容量線の駆動方法 | |
| US20110292007A1 (en) | Shift register, display device provided with same, and method of driving shift register | |
| KR102007775B1 (ko) | 액정표시장치 및 그 구동방법 | |
| KR20150086771A (ko) | 게이트 드라이버 및 그것을 포함하는 표시 장치 | |
| KR102175405B1 (ko) | 쉬프트 레지스터 | |
| JP6076253B2 (ja) | 表示装置およびその駆動方法 | |
| KR20150033024A (ko) | 표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |