JP3328840B2 - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JP3328840B2
JP3328840B2 JP27523891A JP27523891A JP3328840B2 JP 3328840 B2 JP3328840 B2 JP 3328840B2 JP 27523891 A JP27523891 A JP 27523891A JP 27523891 A JP27523891 A JP 27523891A JP 3328840 B2 JP3328840 B2 JP 3328840B2
Authority
JP
Japan
Prior art keywords
drain
buffer
tft
line
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP27523891A
Other languages
English (en)
Other versions
JPH05113774A (ja
Inventor
武 田中
記久雄 小野
信武 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP27523891A priority Critical patent/JP3328840B2/ja
Publication of JPH05113774A publication Critical patent/JPH05113774A/ja
Application granted granted Critical
Publication of JP3328840B2 publication Critical patent/JP3328840B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、液晶表示装置に係り、
特に、ＴＦＴすなわち薄膜トランジスタを用いて液晶を
駆動するアクティブマトリクス方式の液晶表示装置のド
ライバＩＣの動作電圧を低減するに好敵な液晶表示装置
に関する。
【０００２】
【従来の技術】ＴＦＴ液晶表示装置は、小型低消費電力
であり、マイクロコンピュータの表示装置等に用いられ
ている。このようなアクティブマトリクス液晶表示装置
は、表示品質は優れているものの、ＣＲＴに比べて、部
材原価が高く、特に、液晶を駆動する画素ＴＦＴに信号
を供給する駆動回路のドライバＩＣの原価が高いという
問題がある。
【０００３】ドライバＩＣの価格低減策としては、安価
な低電圧ドライバＩＣを使用する方法が有効である。そ
の一例として、『フラットパネルディスプレイ '９１』
(日経ＢＰ社1990年11月発行 P88〜96)に記載された従来
技術の概略を説明する。
【０００４】図１４は、従来技術を説明するためのＴＦ
Ｔマトリクスの等価回路を示す回路図であり、図１５
は、図１４の等価回路における駆動波形を示すタイムチ
ャートである。
【０００５】映像信号ＶD は、ドライバＩＣ２からＴＦ
Ｔ ＴPのドレイン電極Ｄに供給されている。ドライバＩ
Ｃ１から供給されるライン選択信号ＶGを印加すると、
ＴＦＴが導通状態となり、液晶容量ＣLCをソース電圧Ｖ
SがＶDに等しくなるまで充電する。一方、液晶をはさん
でＴＦＴと対向する対向電極ＣＯＭには、ＴＦＴの出力
電圧と逆相の交流信号である対向電圧ＶCOMを印加す
る。液晶には、ＴＦＴのソース電圧ＶSと対向電圧ＶCOM
の電位差が印加される。したがって、液晶は、映像電圧
ＶDの振幅２ＶSIGと対向電圧ＶCOMの振幅２ＶSIGOとの
和電圧の振幅２ＶSIG＋２ＶSIGOで交流駆動される。す
なわち、ドライバからＴＦＴに供給する電圧振幅よりも
高い電圧を液晶に印加できる。このことは安価な低電圧
ドライバＩＣを使用できることを意味する。
【０００６】通常のＴＦＴ液晶表示装置では、図１４に
示したように、各画素毎に、液晶容量ＣLCと並列に蓄積
容量ＣSTを形成してある。蓄積容量の付加は、等価的に
液晶の容量を増加させ、液晶の放電定数を長くし、表示
画像の均一性を向上させる効果がある。この蓄積容量の
接続方式は、２種類ある。１つの方式は、図１４に示す
ように、１端をＴＦＴのソース電極Ｓに接続し、他端を
共通電極ＣＯＭに接続する方法である。もう１つの方式
は、前の行のゲート線Ｌとの間に容量を形成する方法で
ある。本明細書においては、前者を完全蓄積容量ＣSTと
呼び、後者を付加容量ＣADと呼ぶことにする。蓄積容量
として完全蓄積容量ＣSTを採用した場合は、共通電極に
対向電極と等電圧を印加できる。このため、蓄積容量Ｃ
ADを形成しても、既に述べたようなドライバ電圧低減効
果が得られる。一方、付加容量方式の場合、付加容量Ｃ
ADには対向電極と同じ電圧を加えることができず、ほぼ
直流のゲート電圧が印加される。このため、液晶に印加
される電圧の増加幅は小さくなる。増加幅は、対向電極
に加えられた交流電圧を液晶容量と付加容量で容量分割
した形で表されるが、通常、対向電圧の約１／４以下に
なる。
【０００７】なお、この種の従来技術として関連するも
のには、特開平２−１９６２１８号もある。この例で
は、画像信号の極性によりＴＦＴに印加されるゲート電
位とドレイン電位との電位差が異なり、液晶表示装置の
各画素に書き込まれる信号が画像信号の極性が反転する
たびに変化し、画面がちらつくのを防止するために、走
査信号の電位を画像信号の反転に同期して変化させ、走
査信号と画像信号との電位差および走査信号とコモン電
位との電位差を等しくすることを提案している。
【０００８】しかし、ドライバＩＣの動作電圧を低減す
る方策については、有効な手段を示していない。
【０００９】
【発明が解決しようとする課題】従来のドライバ電圧の
低減方法としては、対向電極に交流電圧を印加し、液晶
に印加される電圧を増加させていた。十分な電圧増加効
果を得るには、完全蓄積容量ＣSTの電極となる共通電極
をすべての画素に形成する必要があった。
【００１０】完全蓄積容量ＣSTを形成する電極が、各画
素内をゲート線と平行に走るため、これらの電極とゲー
ト線とのショートによる動作不良の発生率が高かった。
【００１１】また、これらの電極は一般に不透明である
ため、容量形成により光の透過量が低下し、表示画面が
暗くなるという問題もあった。
【００１２】さらに、ゲート電圧が印加されずＴＦＴが
遮断状態となった後、ソース電圧は対向電圧の振動に連
動して振動するため、結局ソース電圧の振幅は最大２Ｖ
SIG＋４ＶSIGO）となる。これと同等の液晶駆動電圧
を、共通電圧の振幅なしに得る場合すなわち初めからド
レイン電圧の振幅を２ＶSIG＋２ＶSIGOとした場合と比
較すると、ソース電圧の振幅が２ＶSIGOだけ増加してい
る。ソースおよびドレインの電圧を基準としてゲート電
圧を考えた場合、ゲート電圧の振幅を減少させたのと等
価であり、ＴＦＴのスイッチング動作を低下させる原因
となる。すなわちＴＦＴのソース／ドレイン間の導通抵
抗を増加させ遮断抵抗を減少させる。この現象は、液晶
駆動電圧の実効値を低下させ、表示画像のコントラスト
比を低下させたり、クロストークなどの画質劣化をもた
らす。
【００１３】本発明の目的は、ドライバＩＣの動作電圧
を低減でき、液晶表示部の開口率を向上させ、電極間の
短絡を激減させ、実質的なゲート電圧の上昇により画質
を向上させる手段を備えた液晶表示装置を提供すること
である。
【００１４】
【課題を解決するための手段】上記目的は、ドライバＩ
Ｃとドレイン線との間にバッファとなるＴＦＴを画素Ｔ
ＦＴと同一プロセスでガラス基板上に形成し、このバッ
ファＴＦＴの出力端子となるソース電極に容量を接続
し、この容量を介して、配線に交流電圧を印加すること
により達成される。
【００１５】すなわち、本発明は、上記目的を達成する
ために、表示領域中にマトリクス状に配列した画素と、
個々の当該画素を駆動する画素ＴＦＴと、マトリクスの
同一列に配列されたＴＦＴのドレイン電極をドレイン駆
動回路に接続するドレイン線と、マトリクスの同一行に
配列されたＴＦＴのゲート電極をゲート駆動回路に接続
するゲート線とを有する液晶表示装置において、薄膜ト
ランジスタを用いて画素ＴＦＴと同一プロセスでガラス
基板上に形成され、ドレイン線とドレイン駆動回路およ
び選択信号がそれぞれソース，ドレイン，ゲート端子に
接続されたバッファＴＦＴを介してドレイン駆動回路と
ドレイン線とが接続され、ドレイン線と共通電極との間
に接続したラインメモリ容量を設け、バッファＴＦＴと
ラインメモリ容量とを表示額域の外側に配置し、バッフ
ァＴＦＴは、ドレイン線とドレイン駆動回路との接続を
開閉するようにゲート端子に選択信号を印加して駆動さ
れ、バッファＴＦＴがオン状態とオフ状態の期間を設
け、オン状態の期間にはドレイン駆動回路によりドレイ
ン線を駆動し、バッファＴＦＴがオフ状態の期間中には
共通電極からラインメモリ容量を介して映像信号の振幅
の中心を基準としてバッファＴＦＴが導通するバッファ
ＴＦＴ選択期間中の映像信号と同極性側に変化させる交
流電圧を印加するように駆動する液晶表示装置を提案す
る。
【００１６】本発明は、また、表示領域中にマトリクス
状に配列した画素と、個々の当該画素に一端が接続され
他端が前行のゲート線に接続された付加容量と、個々の
画素および付加容量を駆動する画素ＴＦＴと、マトリク
スの同一列に配列された画素ＴＦＴのドレイン電極をド
レイン駆動回路に接続するドレイン線と、マトリクスの
同一行に配列された画素ＴＦＴのゲート電極をゲート駆
動回路に接続するゲート線とを有する液晶表示装置にお
いて、薄膜トランジスタを用いて画素ＴＦＴと同一プロ
セスでガラス基板上に形成され、ドレイン線とドレイン
駆動回路および選択信号がそれぞれソース，ドレイン，
ゲート端子に接続されたバッファＴＦＴを介してドレイ
ン駆動回路とドレイン線とが接続され、ドレイン線と共
通電極との間に接続したラインメモリ容量を設け、バッ
ファＴＦＴとラインメモリ容量とを表示額域の外側に配
置し、バッファＴＦＴは、ドレイン線とドレイン駆動回
路との接続を開閉するようにゲート端子に選択信号を印
加して駆動され、バッファＴＦＴがオン状態とオフ状態
の期間を設け、オン状態の期間にはドレイン駆動回路に
よりドレイン線を駆動し、バッファＴＦＴがオフ状態の
期間中には共通電極からラインメモリ容量を介して映像
信号の振幅の中心を基準としてバッファＴＦＴが導通す
るバッファＴＦＴ選択期間中の映像信号と同極性側に変
化させる交流電圧を印加するように駆動し、列方向に隣
接する画素の画素ＴＦＴのソース電圧は、互いに逆相の
交流電圧である液晶表示装置を提案する。
【００１７】前記バッファＴＦＴおよびドレイン駆動回
路を表示領域の上下に配置し、前記ドレイン線を交互に
２つの群に分け、一方の群のドレイン線を上下いずれか
一方の前記バッファＴＦＴおよびドレイン駆動回路のみ
に接続し、他方の群のドレイン線を上下いずれか他方の
前記バッファＴＦＴおよびドレイン駆動回路のみに接続
し、駆動することができる。
【００１８】本発明は、さらに、表示領域中にマトリク
ス状に配列した画素と、個々の当該画素に並列接続され
た完全蓄積容量と、個々の前記画素および完全蓄積容量
を駆動する画素ＴＦＴと、前記マトリクスの同一列に配
列された前記画素ＴＦＴのドレイン電極をドレイン駆動
回路に接続するドレイン線と、前記マトリクスの同一行
に配列された前記画素ＴＦＴのゲート電極をゲート駆動
回路に接続するゲート線とを有する液晶表示装置におい
て、薄膜トランジスタを用いて前記画素ＴＦＴと同一プ
ロセスでガラス基板上に形成され、前記ドレイン線と前
記ドレイン駆動回路および選択信号がそれぞれソース，
ドレイン，ゲート端子に接続されたバッファＴＦＴを介
してドレイン駆動回路とドレイン線とが接続され、前記
ドレイン線と共通電極との間に接続したラインメモリ容
量を設け、前記バッファＴＦＴと前記ラインメモリ容量
とを前記表示額域の外側に配置し、前記バッファＴＦＴ
は、ドレイン線とドレイン駆動回路との接続を開閉する
ようにゲート端子に選択信号を印加して駆動され、バッ
ファＴＦＴがオン状態とオフ状態の期間を設け、オン状
態の期間にはドレイン駆動回路によりドレイン線を駆動
し、バッファＴＦＴがオフ状態の期間中には共通電極か
らラインメモリ容量を介して映像信号の振幅の中心を基
準としてバッファＴＦＴが導通するバッファＴＦＴ選択
期間中の映像信号と同極性側に変化させる交流電圧を印
加するように駆動する液晶表示装置を提案する。
【００１９】この場合は、ゲート線毎に画素駆動電圧の
極性を反転する駆動方式により前記画素を駆動すること
もできる。
【００２０】本発明は、表示領域中にマトリクス状に配
列した画素と、個々の当該画素を駆動する画素ＴＦＴ
と、前記マトリクスの同一列に配列された前記画素ＴＦ
Ｔのドレイン電極をドレイン駆動回路に接続するドレイ
ン線と、前記マトリクスの同一行に配列された前記画素
ＴＦＴのゲート電極をゲート駆動回路に接続するゲート
線とを有する液晶表示装置において、薄膜トランジスタ
を用いて前記画素ＴＦＴと同一プロセスでガラス基板上
に形成され、前記ドレイン駆動回路にドレイン電極が接
続され奇数列の前記ドレイン線にソース電極が接続され
ドレイン線の電圧を変化させる際にバッファＴＦＴのソ
ース端子とドレイン端子との間を導通するようにゲート
電圧により制御されるバッファＴＦＴと当該バッファＴ
ＦＴのソース電極に一端が接続され映像信号の振幅の中
心を基準としてバッファＴＦＴが導通するバッファＴＦ
Ｔ選択期間中の映像信号と同極性側に変化させる交流電
圧を印加する奇数列共通電極に他端が接続されたライン
メモリ容量とを含む奇数列バッファ回路と、前列の前記
奇数列バッファ回路が接続された前記ドレイン駆動回路
にドレイン電極が共通に接続され偶数列の前記ドレイン
線にソース電極が接続された偶数列バッファＴＦＴと当
該偶数列バッファＴＦＴのソース電極に一端が接続され
映像信号の振幅の中心を基準としてバッファＴＦＴが導
通するバッファＴＦＴ選択期間中の映像信号と同極性側
に変化させる交流電圧を印加する偶数列共通電極に他端
が接続されたラインメモリ容量とを含む偶数列バッファ
回路と、前記奇数列バッファＴＦＴと偶数列バッファＴ
ＦＴとを交互に駆動する手段とを前記表示領域の外側に
設け、前記バッファＴＦＴは、ドレイン線とドレイン駆
動回路との接続を開閉するようにゲート端子に選択信号
を印加して駆動され、バッファＴＦＴがオン状態とオフ
状態の期間を設け、オン状態の期間にはドレイン駆動回
路によりドレイン線を駆動し、バッファＴＦＴがオフ状
態の期間中には共通電極からラインメモリ容量を介して
映像信号の振幅の中心を基準としてバッファＴＦＴが導
通するバッファＴＦＴ選択期間中の映像信号と同極性側
に変化させる交流電圧を印加するように駆動する液晶表
示装置を提案する。
【００２１】本発明は、上記目的を達成するために、表
示領域中にマトリクス状に配列した画素と個々の画素を
駆動する画素ＴＦＴとを含み、前記マトリクスの同一列
に配列された前記画素ＴＦＴのドレイン電極をドレイン
駆動回路に接続するドレイン線と、マトリクスの同一行
に配列された前記ＴＦＴのゲート電極をゲート駆動回路
に接続するゲート線とを有する液晶表示装置において、
ドレイン駆動用ドライバ集積回路と、当該ドレイン駆動
用ドライバ集積回路に接続されたバッファ回路と、当該
バッファ回路に接続された表示領域を有する液晶表示装
置であって、基板上にバッファ回路と当該バッファ回路
に接続された表示領域とを有し、前記バッファ回路は、
薄膜トランジスタにより画素ＴＦＴと同一プロセスでガ
ラス基板上に形成され前記ドレイン駆動用ドライバ集積
回路に接続されドレイン線の電圧を変化させる際にバッ
ファＴＦＴのソース端子とドレイン端子との間を導通す
るようにゲート電圧により制御されるバッファＴＦＴ
と、当該バッファＴＦＴと前記表示領域との間に一端が
接続され映像信号の振幅の中心を基準としてバッファＴ
ＦＴが導通するバッファＴＦＴ選択期間中の映像信号と
同極性側に変化させる交流電圧を印加するドレイン線の
電圧の振幅を制御する交流電圧線と他端が接続されたラ
インメモリ容量とを有し、前記バッファＴＦＴは、ドレ
イン線とドレイン駆動回路との接続を開閉するようにゲ
ート端子に選択信号を印加して駆動され、バッファＴＦ
Ｔがオン状態とオフ状態の期間を設け、オン状態の期間
にはドレイン駆動回路によりドレイン線を駆動し、バッ
ファＴＦＴがオフ状態の期間中には共通電極からライン
メモリ容量を介して映像信号の振幅の中心を基準として
バッファＴＦＴが導通するバッファＴＦＴ選択期間中の
映像信号と同極性側に変化させる交流電圧を印加するよ
うに駆動する液晶表示装置を提案する。
【００２２】本発明は、また、表示領域中にマトリクス
状に配列した画素と個々の画素を駆動する画素ＴＦＴと
を含み、前記マトリクスの同一列に配列された前記画素
ＴＦＴのドレイン電極をドレイン駆動回路に接続するド
レイン線と、マトリクスの同一行に配列された前記ＴＦ
Ｔのゲート電極をゲート駆動回路に接続するゲート線と
を有する液晶表示装置において、ドレイン駆動用ドライ
バ集積回路と、当該ドレイン駆動用ドライバ集積回路に
接続されたバッファ回路と、当該バッファ回路に接続さ
れた表示領域を有する液晶表示装置であって、基板上に
バッファ回路と当該バッファ回路に接続された表示領域
とを有し、薄膜トランジスタを用いて前記画素ＴＦＴと
同一プロセスでガラス基板上に形成され、前記ドレイン
線と前記ドレイン駆動回路および選択信号がそれぞれソ
ース，ドレイン，ゲート端子に接続されたバッファＴＦ
Ｔを介してドレイン駆動回路とドレイン線とが接続さ
れ、前記ドレイン線と共通電極との間に接続したライン
メモリ容量を設け、前記バッファＴＦＴと前記ラインメ
モリ容量とを前記表示額域の外側に配置し、前記バッフ
ァＴＦＴは、ドレイン線とドレイン駆動回路との接続を
開閉するようにゲート端子に選択信号を印加して駆動さ
れ、バッファＴＦＴがオン状態とオフ状態の期間を設
け、オン状態の期間にはドレイン駆動回路によりドレイ
ン線を駆動し、バッファＴＦＴがオフ状態の期間中には
共通電極からラインメモリ容量を介して映像信号の振幅
の中心を基準としてバッファＴＦＴが導通するバッファ
ＴＦＴ選択期間中の映像信号と同極性側に変化させる交
流電圧を印加するように駆動し、前記ドレイン駆動用ド
ライバ集積回路の出力電圧の振幅は、前記バッファ回路
から前記表示領域に接続されたドレイン線の電圧の振幅
よりも小さい液晶表示装置を提案する。
【００２３】本発明は、また、表示領域中にマトリクス
状に配列した画素と個々の画素を駆動する画素ＴＦＴと
を含み、前記マトリクスの同一列に配列された前記画素
ＴＦＴのドレイン電極をドレイン駆動回路に接続するド
レイン線と、マトリクスの同一行に配列された前記ＴＦ
Ｔのゲート電極をゲート駆動回路に接続するゲート線と
を有する液晶表示装置において、ドレイン駆動用ドライ
バ集積回路と、当該ドレイン駆動用ドライバ集積回路に
接続されたバッファ回路と、当該バッファ回路に接続さ
れた表示領域を有する液晶表示装置であって、基板上に
バッファ回路と当該バッファ回路に接続された表示領域
とを有し、薄膜トランジスタを用いて前記画素ＴＦＴと
同一プロセスでガラス基板上に形成され、前記ドレイン
線と前記ドレイン駆動回路および選択信号がそれぞれソ
ース，ドレイン，ゲート端子に接続されたバッファＴＦ
Ｔを介してドレイン駆動回路とドレイン線とが接続さ
れ、前記ドレイン線と共通電極との間に接続したライン
メモリ容量を設け、前記バッファＴＦＴと前記ラインメ
モリ容量とを前記表示額域の外側に配置し、前記バッフ
ァＴＦＴは、ドレイン線とドレイン駆動回路との接続を
開閉するようにゲート端子に選択信号を印加して駆動さ
れ、バッファＴＦＴがオン状態とオフ状態の期間を設
け、オン状態の期間にはドレイン駆動回路によりドレイ
ン線を駆動し、バッファＴＦＴがオフ状態の期間中には
共通電極からラインメモリ容量を介して映像信号の振幅
の中心を基準としてバッファＴＦＴが導通するバッファ
ＴＦＴ選択期間中の映像信号と同極性側に変化させる交
流電圧を印加するように駆動し、複数のバッファＴＦＴ
の組を１つのドレイン駆動用ドライバ集積回路の１つの
駆動出力端子に接続し、前記複数のバッファＴＦＴの組
を交互に選択するよう駆動し、前記ドレイン駆動用ドラ
イバ集積回路の出力電圧の振幅は、前記バッファ回路か
ら前記表示領域に接続されたドレイン線の電圧の振幅よ
りも小さい液晶表示装置を提案する。
【００２４】本発明は、さらに、表示領域中にマトリク
ス状に配列した画素と個々の画素を駆動する画素ＴＦＴ
とを含み、前記マトリクスの同一列に配列された前記画
素ＴＦＴのドレイン電極をドレイン駆動回路に接続する
ドレイン線と、マトリクスの同一行に配列された前記Ｔ
ＦＴのゲート電極をゲート駆動回路に接続するゲート線
とを有する液晶表示装置において、ドレイン駆動用ドラ
イバ集積回路と、当該ドレイン駆動用ドライバ集積回路
に接続されたバッファ回路と、当該バッファ回路に接続
された表示領域を有する液晶表示装置であって、基板上
にバッファ回路と当該バッファ回路に接続された表示領
域とを有し、薄膜トランジスタを用いて前記画素ＴＦＴ
と同一プロセスでガラス基板上に形成され、前記ドレイ
ン線と前記ドレイン駆動回路および選択信号がそれぞれ
ソース，ドレイン，ゲート端子に接続されたバッファＴ
ＦＴを介してドレイン駆動回路とドレイン線とが接続さ
れ、前記ドレイン線と共通電極との間に接続したライン
メモリ容量を設け、前記バッファＴＦＴと前記ラインメ
モリ容量とを前記表示額域の外側に配置し、前記バッフ
ァＴＦＴは、ドレイン線とドレイン駆動回路との接続を
開閉するようにゲート端子に選択信号を印加して駆動さ
れ、バッファＴＦＴがオン状態とオフ状態の期間を設
け、オン状態の期間にはドレイン駆動回路によりドレイ
ン線を駆動し、バッファＴＦＴがオフ状態の期間中には
共通電極からラインメモリ容量を介して映像信号の振幅
の中心を基準としてバッファＴＦＴが導通するバッファ
ＴＦＴ選択期間中の映像信号と同極性側に変化させる交
流電圧を印加するように駆動し、前記複数のラインメモ
リ容量は端子の一端を互いに接続されており、複数のバ
ッファＴＦＴの組を１つのドレイン駆動用ドライバ集積
回路の１つの駆動出力端子に接続し、前記複数のバッフ
ァＴＦＴの組を交互に選択するよう駆動し、前記ドレイ
ン駆動用ドライバ集積回路の出力電圧の振幅は、前記バ
ッファ回路から前記表示領域に接続されたドレイン線の
電圧の振幅よりも小さい液晶表示装置を提案する。
【００２５】本発明は、上記いずれかの液晶表示装置を
搭載した小型情報機器を提案する。
【００２６】
【作用】図１は、本発明の作用を説明するためのＴＦＴ
液晶表示装置の等価回路を示す回路図である。図２は、
図１の等価回路においてＴＦＴ液晶表示装置をフレーム
反転方式で駆動するための信号波形を示すタイムチャー
トである。
【００２７】ドレイン側のドライバＩＣ２と表示領域７
との間に、バッファＴＦＴ ＴBおよびラインメモリ容量
ＣLからなるバッファ回路３を形成してある。この等価
回路において、映像信号ＶDDは、ドライバＩＣから供給
され、液晶を交流駆動するため、対向電圧ＶCOMを中心
に振幅ＶSIGで振動し、偶数／奇数フレームでそれぞれ
ＶCOMを基準として正／負の極性をとる。対向電圧ＶCOM
は振動させず一定にしてある。画素のＴＦＴ ＴPのゲー
トに電圧ＶGが印加されるライン選択時間ｔGの前半のバ
ッファ選択時間ｔGBにおいて、電圧ＶGBがバッファＴＦ
Ｔのゲートに印加される。このｔGBの期間に、バッファ
ＴＦＴ ＴBを通してラインメモリ容量ＣLと図示してい
ないドレイン線の浮遊容量ＣDLとを充電し、ドレイン線
の電位ＶDをＶDDと等しくする。次に、ＶGBが下がりバ
ッファＴＦＴが遮断された後、偶数フレームでは、ライ
ンメモリ容量ＣLの共通端子ＣＯＭLの電圧ＶCOMLを２Ｖ
SIGL上げる。その結果、画素ＴＦＴ ＴPのドレイン電圧
ＶDはラインメモリＣLを介した容量結合により、２ＶSI
GL{ＣL／（ＣL＋ＣDL）}だけ上昇する。ライン選択時間
中に、液晶容量ＣLCは、この上昇した電圧レベルまで、
画素ＴＦＴ ＴPを通して充電され、ＶS＝ＶDとなる。液
晶に印加される実効電圧ＶS−ＶCOMは、ＶSIG＋２ＶSIG
L{ＣL／（ＣL＋ＣDL）}となり、ライン選択時間以降
は、画素ＴＦＴが遮断されるので、その電圧に保持され
る。奇数フレームでは、逆にｔGB以降に、ＶCOMLを２Ｖ
SIGL下げ、ＣLを介した結合により、ＶDを２ＶSIGL{ＣL
／（ＣL＋ＣDL）}だけ低下させる。結局、奇数フレーム
でも、偶数フレームと同じ実効電圧が液晶に印加され
る。したがって、ＶCOMを振動させることなく、ドライ
バ電圧の振幅ＶSIGよりも２ＶSIGL{ＣL／（ＣL＋ＣD
L）}だけ大きな液晶駆動電圧が得られる。本発明におい
ては、この駆動方式により、ドライバ電圧を低減可能と
なる。
【００２８】等価回路から明らかなように、共通電極
は、基本的には、表示領域の外側に１本形成するだけで
よい。したがって、共通電極とゲート線との短絡不良の
ような従来の不良が実質的に生じなくなる。また、開口
率も向上する。さらに、対向電極の電圧が一定なので、
画素ＴＦＴのソース電圧ＶS の振幅が増加しないので、
ＴＦＴのスイッチング動作の低下による画質劣化もな
い。
【００２９】
【実施例】《実施例１》 図３は、本発明によるアクティブマトリクス液晶表示装
置の一実施例の構成を示すブロック図である。表示領域
７の表示画素数は、(縦４８０×横１９２０)個であり、
対角長さ１０インチで８色２階調表示のＶＤＴ用液晶表
示装置である。ガラス基板４の上下にデジタル出力のド
レインドライバＩＣを配し、ドレイン配線を上下交互引
き出しとする。
【００３０】実施例１においては、マトリクス状に配置
された複数の液晶セルＬＣの画素に対して、それぞれＴ
ＦＴ ＴPを設け、このＴＦＴのスイッチング動作によ
り、各液晶セルを駆動する。ゲート駆動回路１は、同一
行中に並んだＴＦＴの各ゲートから共通に引き出した電
極であるゲートラインＧ１〜Ｇ４８０に対して、順次ゲ
ート電圧を印加し、各ゲートライン毎にゲートをオンし
ていく。一方、ドライバＩＣ２Ｕ，２Ｄは、バッファ回
路３Ｕ，３Ｄを介して、同一列中に並んだＴＦＴの各ド
レインから共通に引き出した電極であるドレインライン
Ｄ１〜Ｄ１９２０に対して、上記オンされたゲートライ
ン毎のデータ電圧を順次印加し、各液晶セルに与えてい
く。
【００３１】図４は、図３のアクティブマトリクス液晶
表示装置の等価回路を示す回路図である。表示領域外に
バッファＴＦＴ ＴBとラインメモリ容量ＣLとを持た
せ、バッファＴＦＴ ＴBのソース端子をドレイン線に接
続し、ドレイン端子を図示しないドライバＩＣにそれぞ
れ接続してある。ラインメモリ容量ＣLは、表示領域外
の共通電極ＣＯＭLUに接続されている。各画素の液晶容
量ＣLCに付加容量ＣADが接続され、他端が前行のゲート
線Ｇｎに接続されている。なお、Ｇ０は、第１行の画素
の付加容量形成用に設けたダミーのゲート線である。
【００３２】図５は、図４の等価回路を駆動する駆動波
形を示すタイムチャートである。液晶はフレーム反転方
式で交流駆動される。表示画面のフリッカ防止のため、
上下のドライバのＶDDを逆相とし、列毎に反転させてい
る。この場合の駆動波形は、ノーマリホワイト表示の黒
表示の場合を示している。ＶDDUは、上側ドライバから
供給される映像信号であり、ＶDDLは、下側ドライバか
ら供給される映像信号である。ＶGBは、バッファＴＦＴ
ＴBのゲート電圧である。ＶG1は、画素ＴＦＴのゲート
電圧であり、図４の回路の１行目すなわちＧ１に対する
ゲート電圧である。ＶDUおよびＶDLは、バッファＴＦＴ
からの出力電圧すなわち画素ＴＦＴのドレイン電圧で、
奇数番目と偶数番目のドレイン線の駆動波形に対応す
る。ＶSUおよびＶSDは、前記ドレイン線に接続する画素
ＴＦＴのソース電圧である。これらのソース電圧と対向
電極の電圧ＶCOMとの差電圧が、液晶容量ＣLCに加わっ
て、表示用電圧となる。白表示の場合は、黒表示のＶDD
電圧の最大値と最小値との中心電圧ＶCを加えればよ
い。
【００３３】上側のドライバ電圧を例にとって説明する
と、ライン選択時間ｔG(３５μｓ)の前半ｔGB(１７μ
ｓ)に、バッファＴＦＴのゲートに電圧ＶGB(２５Ｖ)が
印加される。このｔGBの期間に、バッファＴＦＴ ＴLを
通して、ラインメモリ容量ＣL(９０ｐＦ)とドレイン線
の図示しない浮遊容量ＣDL(３０ｐＦ)とを充電すると、
ドレイン線の電位ＶDUが、(ＶC＝１３Ｖを中心にＶSIG
＝４Ｖ振幅の)ＶDDUと等しくなる。次に、バッファＴＦ
Ｔのゲート電圧が下がり、バッファＴＦＴが遮断された
後、偶数フレームでは、ラインメモリ容量の共通電圧Ｖ
COMLUを２ＶSIGL（２×２Ｖ）上げる。その結果、画素
ＴＦＴのドレイン電圧ＶDUは、ラインメモリの容量結合
により、２ＶSIGLＣLM／（ＣLM＋ＣDL）＝３Ｖだけ上昇
する。奇数フレームでは、逆に、ラインメモリ容量の共
通電圧ＶCOMLUを２ＶSIGL（４Ｖ）下げ、３Ｖだけ低下
させる。結局、ドライバ電圧の振幅よりも大きな液晶駆
動電圧（４Ｖ→７Ｖ）を得ることができる。すなわちド
ライバ電圧を７Ｖから４Ｖに低減できる。
【００３４】ここでは上側ドライバを例にとって説明し
たが、下側ドライバに関しても偶数フレームと奇数フレ
ームが入れ替わっただけであり、同様なドライバ電圧の
低減効果が得られる。
【００３５】本実施例のように列毎反転駆動する場合、
従来、対向電極の電位を振動させることはできなかっ
た。列ごとに画素ＴＦＴのソース電圧が正負逆相となる
のに対し、対向基板には全画素共通の電圧しか与えられ
ないためである。列毎反転駆動においても、ドライバ電
圧低減効果が得られることも、本発明の駆動法の利点で
ある。
【００３６】また、本実施例では表示画質を向上させる
ため、液晶容量ＣLC（０．１ｐＦ）の９倍の付加容量Ｃ
AD（０．９ｐＦ）を、前段の画素ＴＦＴのソース電極Ｓ
と前段のゲート線との間に形成している。ラインメモリ
に交流電圧を印加しないで、表示部の対向電極の電位を
列毎反転なしに同じ振幅で振動させた場合に比べ、大き
な電圧低減効果が得られる。ちなみに、従来の駆動方法
では、７Ｖ→６．２Ｖとなる。
【００３７】このように、本実施例の駆動方法によれ
ば、ドライバ電圧の振幅以上の電圧を画素に印加でき、
ドライバ電圧の低減が可能となる。
【００３８】図６は、本実施例の液晶表示装置の要部の
平面構造を示す図である。画素ＴＦＴ ＴPは、プラズマ
ＣＶＤ法で形成された非晶質Ｓｉを能動層とするＴＦＴ
である。周辺回路ＴＦＴ ＴBは、同じ方法で形成された
非晶質Ｓｉをレーザーアニール法により結晶化した多結
晶Ｓｉを能動層とするＴＦＴである。共通電極ＣＯＭL
U，バッファＴＦＴのゲート電極ＧB，画素ＴＦＴのゲー
ト電極ＧPは、いずれもＡｌ／Ｃｒ２層膜を材料とし、
同時にパターン形成したものである。ラインメモリ容量
ＣLは、共通電極ＣＯＭLU上に、ゲート絶縁膜（ＳｉＮ
膜）と同一層の絶縁層とＡｌ／Ｃｒ２層膜のドレイン配
線ＤLとを順次積層することにより形成されている。
【００３９】本実施例によれば、共通電極を表示領域に
形成しなくてもよいので、電極形成によって表示部画素
の開口率を犠牲にすることがなく、表示画像の明るさを
損なわない。
【００４０】また、通常は同層にある共通電極とゲート
ラインとが、従来は、すべての画素内を接近して並走し
ていたので、両者の短絡による動作不良の発生率が高か
ったが、本実施例においては、共通電極が１本しかな
く、しかも、共通電極とゲートラインＧ０，Ｇ１，…と
の間隔を広く（約１００μｍ以上）確保できるから、短
絡不良は、例えば１／１００以下に激減する。
【００４１】これらのバッファ回路は、画素ＴＦＴと同
じ工程で容易に形成でき、ドライバＩＣ電圧を半減にし
たことと相俟って、液晶表示装置コストを低減する効果
が得られる。
【００４２】さらに、ドライバ電圧低減により、ＩＣの
チップサイズが縮小され、表示装置の小型化に寄与す
る。
【００４３】図７は、本発明の液晶表示装置を用いたラ
ップトップコンピュータまたはブックコンピュータの一
実施例の概略を示す斜視図である。キーボード５等の部
分を本体として、これに表示モニタとなる液晶表示装置
６が備えられている。本発明の駆動方法を採用した液晶
表示装置６を用いると、優れた表示品質のポータブルコ
ンピュータが得られるとともに、バッファ回路を画素Ｔ
ＦＴと同一基板上に形成できることから、重量とコスト
とを大幅に削減可能である。
【００４４】《実施例２》 図８は、完全蓄積容量を持つ液晶表示装置に本発明を適
用した実施例２の等価回路を示す回路図である。なお、
表示装置全体の基本的配置は、図３の実施例と同じであ
る。図９は、図８の実施例の駆動波形を示すタイムチャ
ートである。
【００４５】図８は、本実施例の等価回路のうち、図３
の３Ｕに相当する上側のドライバＩＣで駆動される部分
を示している。本実施例においては、いわゆるライン反
転方式で、液晶を交流駆動する。ＶDDは、ドライバＩＣ
から供給される映像信号である。なお、本実施例では、
図３の３Ｄに相当する下側のドライバＩＣからも、同相
の映像信号電圧が供給されている。しかし、列毎反転は
していない。ＶGBは、バッファＴＦＴのゲート電圧であ
る。ＶGは、画素ＴＦＴのゲート電圧であり、図３の回
路の１番目すなわちＧ１に対するものである。ＶDは、
バッファＴＦＴからの出力電圧すなわち画素ＴＦＴのド
レイン電圧であり、ドレイン線の駆動波形に対応する。
ＶSは、画素ＴＦＴのソース電圧であり、対向電極の電
圧ＶCOMとの差電圧が液晶容量ＣLCに加わり、これが表
示用の電圧となる。ＶCOMは、ドレイン電圧ＶDDと逆相
で、ＶＣ＝１３Ｖを中心とする振幅ＶSIG０（１Ｖ）の
交流電圧である。
【００４６】図９において、ライン選択時間ｔG（３５
μｓ）の前半ｔGB（１７μｓ）に、バッファＴＦＴのゲ
ートに電圧ＶGB（２５Ｖ）を印加する。このｔGBの期間
に、バッファＴＦＴ ＴLを通して、ラインメモリ容量Ｃ
L（９０ｐＦ）等を充電すると、ドレイン線の電位ＶD
が、ＶDD（ＶC＝１３Ｖを中心にＶSIG＝３Ｖ振幅）と等
しくなる。次に、バッファＴＦＴのゲート電圧を下げ、
バッファＴＦＴが遮断された後、偶数フレームでは、ラ
インメモリ容量の共通電圧ＶCOMLUを２ＶSIGL（２×２
Ｖ）上げる。その結果、画素ＴＦＴのドレイン電圧ＶDU
は、ラインメモリの容量結合により、２ＶSIGL{ＣLM／
（ＣLM＋ＣDL）}＝３Ｖだけ上昇する。この選択期間ｔG
の間、対向電極電位は、負相（１３−２＝１１Ｖ）とな
っているため、結局、液晶容量には、ＶSIG＋ＶSIG０＋
２ＶSIGL{ＣLM／（ＣLM＋ＣDL）}＝７Ｖの駆動電圧が印
加されることになる。奇数フレームでも同様な効果が得
られ、結局、ドライバ電圧の振幅よりも大きな液晶駆動
電圧（３Ｖ→７Ｖ）を得ることができる。すなわち、ド
ライバ電圧の振幅を７Ｖから３Ｖに低減できる。
【００４７】本実施例では、すべての画素内に共通電極
を形成する必要があるため、共通電極とゲート線とのシ
ョート確率は低減されない。しかし、共通電極の振幅Ｖ
SIGOを下げられる。なお、ＶCOML信号なしで同等の効果
を得るには、ＶSIGOが２Ｖ必要である。このため、画素
ＴＦＴのソース電圧の振幅を例えば１８→１６Ｖに低減
でき、ＴＦＴのスイッチング特性の低下による表示品質
の低下を改善できる。
【００４８】《実施例３》 図１０は、本発明の液晶表示装置の実施例３の等価回路
を示す回路図である。図１１は、図１０の等価回路を駆
動するための電圧波形を示すタイムチャートである。本
実施例では、ドライバ電圧の低減効果に加え、バッファ
ＴＦＴを活用してドレインドライバ数を削減する効果が
得られる。
【００４９】本実施例においては、バッファＴＦＴ ＴB
１，ＴB２をスイッチングすることにより、図示しない
ドライバＩＣから供給される映像信号電圧ＶDDを、２本
のドレインに交互に供給する。この構成により、ドレイ
ンドライバＩＣの端子数を半減させすなわちＩＣ個数を
半減させ、ドライバコストを大幅に削減できる。
【００５０】実施例１と同様に、ラインメモリ容量ＣL
１，ＣL２（９０ｐＦ）がそれぞれのドレイン線Ｌ１，
Ｌ２に形成される。なお、図示していないが、配線容量
ＣL＝３０ｐＦであり、各画素には、付加容量が形成さ
れている。
【００５１】ＶGB１，ＶGB２は、それぞれバッファＴＦ
Ｔ ＴB１，ＴB２のゲート電圧である。ＶGは、最上列の
画素ＴＦＴのゲート電圧である。ＶD１,ＶD２は、それ
ぞれバッファＴＦＴ ＴB１，ＴB２からの出力電圧すな
わち画素ＴＦＴのドレイン電圧であり、奇数番目，偶数
番目のドレイン線の電圧波形に対応している。ＶS１，
ＶS２は，前記ドレイン線に接続する画素ＴＦＴのソー
ス電圧である。
【００５２】偶数フレームにおけるライン選択時間（ｔ
G＝３５μｓ）の間の回路動作を説明する。偶数番目の
ドレイン線に着目する。まずｔGB１（１２μｓ）の期間
に、電圧ＶGB１（２５Ｖ）が、ＴＦＴ ＴB１のゲート電
極に印加され、ＴB１が導通状態となりＶD１＝１７Ｖと
なるまで、ＣL１が充電される。続いて、ＴB１が遮断状
態になると同時に、共通電極ＶCOML１を上げ（０→４
Ｖ）、ＣL１の容量結合により、ＶD１を上昇（４×９０
／（９０＋３０）＝３Ｖ）させる。これにより、ｔGの
後半での画素ＴＦＴ ＴP１のドレイン電圧ＶD１が高く
なり、最終的に液晶容量ＣLC１に充電される正極性の電
圧が３Ｖ上昇する。次に、奇数番のドレイン線について
みる。ｔGB１の終端で、ＶDDが負極性となり、ＴB２の
ゲート電極に電圧ＶGB２（２５Ｖ）が印加され、ＴB２
がｔGB２の期間に導通状態となりＣL２がＶD２＝９Ｖと
なるまで充電される。一方、ＴB２が次に遮断状態とな
ると同時に、共通電極ＶCOML２を下げ（４→０Ｖ）、Ｃ
L２の容量結合によりＶD２を３Ｖ低下させる。最終的
に、液晶容量ＣLC１に充電される正極性の電圧が３Ｖ低
下する。奇数フレームでは、これらの偶数ラインと奇数
ラインとの動作が入れ替わる。結局、液晶容量を駆動す
る交流電圧は、第１の実施例と同様に３Ｖ上昇する。
【００５３】なお、本実施例では、１フレーム目と２フ
レームを比べたとき、ＶDDをフレーム毎に反転させず、
バッファＴＦＴのＴB１とＴB２のゲート電圧であるＶGB
１とＶGB２の電圧がフレーム毎に入れ替えることで、画
素にかかる電圧をフレーム毎に反転させている。これ
は、画素ＴＦＴの導通抵抗が高いすなわち充電が遅い正
極性充電を選択時間ｔGの前半で実行することにより、
充電時間長くし、充電率を向上させるためである。しか
し、ＶGB１とＶGB２とを入れ替えず、単にＶDDをフレー
ム反転させる駆動としても、本発明の特徴は損なわれな
い。
【００５４】また、前記実施例２の類型で、完全蓄積容
量を用い、対向電極の電圧ＶCOMに交流電圧印加し、よ
り一層のドライバＩＣの動作電圧低減を図ることも、本
発明の特徴を損なわせない。この場合、列毎反転が不可
能となるため、実施例２と同様に、ライン反転駆動とな
るように映像信号を入れ替え、それに対応してＶCOMLを
入れ替えればよい。
【００５５】このように、本実施例の液晶駆動方法によ
れば、ドライバ電圧の振幅以上の電圧を画素に印加で
き、ドライバ電圧の低減が可能となる。
【００５６】バッファ回路３は、画素ＴＦＴと同じ工程
で容易に形成できるから、動作電圧低減によるドライバ
ＩＣの単価の低減に加え、個数を半減にした効果によ
り、液晶表示装置のコストを大幅に低減可能である。
【００５７】さらに、表示領域の周辺部を縮小し、表示
装置を小型／軽量化でき、実施例１と同様に、ラップト
ップコンピュータ等の小型軽量機器の表示装置として好
適である。
【００５８】《実施例４》 図１２は、本発明による液晶表示装置の実施例４の等価
回路を示す回路図である。図１３は、図１２の等価回路
を駆動するための電圧波形を示すタイムチャートであ
る。本実施例においても、ドライバ電圧の低減に加え、
バッファＴＦＴを活用してドレインドライバ数を削減し
ているのが特徴である。
【００５９】回路構成上で、実施例２と異なるのは、ラ
インメモリＣL１端が、すべて１本の共通電極ＣＯＭLに
接続されていることである。ドライバＩＣから供給され
る映像信号電圧ＶDDを、バッファＴＦＴ ＴB１，ＴB２
をスイッチングすることにより、２本のドレインに分岐
供給し、ドレインドライバＩＣの端子数を半減する点
は、実施例３と同じである。
【００６０】タイミング上で、実施例２と異なるのは、
バッファＴＦＴにおける選択時間（ｔGB１，ｔGB２）
が、長くなっている（１２μｓ→１７μｓ）ことであ
る。ＶGB１，ＶGB２，ＶG，ＶD１，ＶD２，ＶＳ１，Ｖ
Ｓ２，ＶCOMLなどの意味は、実施例３と同じである。
【００６１】偶数フレームにおけるライン選択時間（ｔ
Ｇ＝３５μｓ）の間の回路動作を説明する。偶数番のド
レイン線（正極性）については、基本的に前記実施例２
と同じで、ｔGBが長くなっただけであり、最終的に液晶
容量ＣLC１に充電される正極性の電圧が３Ｖ上昇してい
る。一方、奇数番のドレイン線については、ｔGB２の終
端と画素ＴＦＴの選択時間ｔGの終端が同時であるた
め、画素ＴＦＴは、液晶ＣLCをカップリングで下がる前
のＶD２の電圧レベルに充電する。すなわち、本実施例
の駆動方法では、正極性側のみについて、ドライバ電圧
の低減効果が得られる。この場合、ＶSの振幅の中心
は、ＶDDの振幅の中心より１.５Ｖ高いので、ＶCOMも
１.５Ｖ高くして、液晶への不要な直流電圧の印加をキ
ャンセルする。
【００６２】なお、本実施例を前記実施例２と比較した
場合の長所は、画素ＴＦＴ，バッファＴＦＴの充電時間
を長くでき、ＴＦＴの充電能力の低下に対する動作マー
ジンが大きくなることである。また、ドライバＩＣの動
作周波数も下げられ、十分なドライブ能力が得られ、動
作の安定性が増す。
【００６３】
【発明の効果】本発明によれば、薄膜トランジスタのド
ライバＩＣの動作電圧の大幅な低減が可能となるうえ
に、配線間の短絡等の動作不良が激減し、表示画像の輝
度が向上した低価格で高画質の液晶表示装置が提供され
る。また、低価格で高画質の液晶表示装置を搭載したポ
ータブルコンピュータが得られる。
【図面の簡単な説明】
【図１】本発明の作用を説明するためのＴＦＴ液晶表示
装置の等価回路を示す回路図である。
【図２】図１の等価回路においてＴＦＴ液晶表示装置を
フレーム反転方式で駆動するための信号波形を示すタイ
ムチャートである。
【図３】本発明によるアクティブマトリクス液晶表示装
置の一実施例の構成を示すブロック図である。
【図４】図３のアクティブマトリクス液晶表示装置の等
価回路を示す回路図である。
【図５】図４の等価回路を駆動す駆動波形を示すタイム
チャートである。
【図６】本実施例の液晶表示装置の要部の平面構造を示
す図である。
【図７】本発明の液晶表示装置を用いたラップトップコ
ンピュータまたはブックコンピュータの一実施例の概略
を示す斜視図である。
【図８】完全蓄積容量を持つ液晶表示装置に本発明を適
用した実施例２の等価回路を示す回路図である。
【図９】図８の実施例の駆動波形を示すタイムチャート
である。
【図１０】本発明の液晶表示装置の実施例３の等価回路
を示す回路図である。
【図１１】図１０の等価回路を駆動するための電圧波形
を示すタイムチャートである。
【図１２】本発明による液晶表示装置の実施例４の等価
回路を示す回路図である。
【図１３】図１２の等価回路を駆動するための電圧波形
を示すタイムチャートである。
【図１４】従来のＴＦＴマトリクスの等価回路を示す回
路図である。
【図１５】図１４の等価回路における駆動波形を示すタ
イムチャートである。
【符号の説明】
１ ドライバＩＣ（ゲート駆動用） ２ ドライバＩＣ（ドレイン駆動用） ３ バッファ回路 ４ 画素ＴＦＴが形成された基板 ５ キーボード ６ 液晶表示装置 ７ 表示領域 ＣLC 液晶容量 ｔG 画素ＴＦＴのゲート選択時間 ＴP 画素のＴＦＴ ＶCOM 対向電極の電圧 ＶCOML ラインメモリの共通電極の電圧 ＶD 画素ＴＦＴのドレイン（映像信号）電圧 ＶDD ドライバＩＣから出力される映像信号電圧 ＶG 画素ＴＦＴのゲート電圧 ＶGB バッファＴＦＴのゲート電圧 ＶS 画素ＴＦＴのソース電圧 ＴB バッファＴＦＴ
フロントページの続き (56)参考文献 特開 平１−164180（ＪＰ，Ａ) 特開 平１−197722（ＪＰ，Ａ) 特開 平３−177890（ＪＰ，Ａ) 特開 昭61−116334（ＪＰ，Ａ) 特開 平２−231878（ＪＰ，Ａ) 特開 平１−262592（ＪＰ，Ａ) 特開 平４−371997（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/00 - 3/38 G02F 1/133 H04N 5/66

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項１】 表示領域中にマトリクス状に配列した画
    素と、個々の当該画素を駆動する画素ＴＦＴと、前記マ
    トリクスの同一列に配列された前記ＴＦＴのドレイン電
    極をドレイン駆動回路に接続するドレイン線と、前記マ
    トリクスの同一行に配列された前記ＴＦＴのゲート電極
    をゲート駆動回路に接続するゲート線とを有する液晶表
    示装置において、 薄膜トランジスタを用いて前記画素ＴＦＴと同一プロセ
    スでガラス基板上に形成され、前記ドレイン線と前記ド
    レイン駆動回路および選択信号がそれぞれソース，ドレ
    イン，ゲート端子に接続されたバッファＴＦＴを介して
    ドレイン駆動回路とドレイン線とが接続され、前記ドレ
    イン線と共通電極との間に接続したラインメモリ容量を
    設け、前記バッファＴＦＴと前記ラインメモリ容量とを
    前記表示額域の外側に配置し、 前記バッファＴＦＴは、ドレイン線とドレイン駆動回路
    との接続を開閉するようにゲート端子に選択信号を印加
    して駆動され、バッファＴＦＴがオン状態とオフ状態の
    期間を設け、オン状態の期間にはドレイン駆動回路によ
    りドレイン線を駆動し、バッファＴＦＴがオフ状態の期
    間中には共通電極からラインメモリ容量を介して映像信
    号の振幅の中心を基準としてバッファＴＦＴが導通する
    バッファＴＦＴ選択期間中の映像信号と同極性側に変化
    させる交流電圧を印加するように駆動することを特徴と
    する液晶表示装置。
  2. 【請求項２】 表示領域中にマトリクス状に配列した画
    素と、個々の当該画素に一端が接続され他端が前行のゲ
    ート線に接続された付加容量と、個々の前記画素および
    付加容量を駆動する画素ＴＦＴと、前記マトリクスの同
    一列に配列された前記画素ＴＦＴのドレイン電極をドレ
    イン駆動回路に接続するドレイン線と、前記マトリクス
    の同一行に配列された前記画素ＴＦＴのゲート電極をゲ
    ート駆動回路に接続するゲート線とを有する液晶表示装
    置において、 薄膜トランジスタを用いて前記画素ＴＦＴと同一プロセ
    スでガラス基板上に形成され、前記ドレイン線と前記ド
    レイン駆動回路および選択信号がそれぞれソース，ドレ
    イン，ゲート端子に接続されたバッファＴＦＴを介して
    ドレイン駆動回路とドレイン線とが接続され、前記ドレ
    イン線と共通電極との間に接続したラインメモリ容量を
    設け、前記バッファＴＦＴと前記ラインメモリ容量とを
    前記表示額域の外側に配置し、 前記バッファＴＦＴは、ドレイン線とドレイン駆動回路
    との接続を開閉するようにゲート端子に選択信号を印加
    して駆動され、バッファＴＦＴがオン状態とオフ状態の
    期間を設け、オン状態の期間にはドレイン駆動回路によ
    りドレイン線を駆動し、バッファＴＦＴがオフ状態の期
    間中には共通電極からラインメモリ容量を介して映像信
    号の振幅の中心を基準としてバッファＴＦＴが導通する
    バッファＴＦＴ選択期間中の映像信号と同極性側に変化
    させる交流電圧を印加するように駆動し、 列方向に隣接する画素の画素ＴＦＴのソース電圧は、互
    いに逆相の交流電圧であることを特徴とする液晶表示装
    置。
  3. 【請求項３】 請求項２に記載の液晶表示装置におい
    て、 前記バッファＴＦＴおよびドレイン駆動回路を表示領域
    の上下に配置し、前記ドレイン線を交互に２つの群に分け、一方の群のド
    レイン線を上下いずれか一方の前記バッファＴＦＴおよ
    びドレイン駆動回路のみに接続し、他方の群のドレイン
    線を上下いずれか他方の前記バッファＴＦＴおよびドレ
    イン駆動回路のみに接続し、駆動する ことを特徴とする
    液晶表示装置。
  4. 【請求項４】 表示領域中にマトリクス状に配列した画
    素と、個々の当該画素に並列接続された完全蓄積容量
    と、個々の前記画素および完全蓄積容量を駆動する画素
    ＴＦＴと、前記マトリクスの同一列に配列された前記画
    素ＴＦＴのドレイン電極をドレイン駆動回路に接続する
    ドレイン線と、前記マトリクスの同一行に配列された前
    記画素ＴＦＴのゲート電極をゲート駆動回路に接続する
    ゲート線とを有する液晶表示装置において、薄膜トランジスタを用いて前記画素ＴＦＴと同一プロセ
    スでガラス基板上に形成され、前記ドレイン線と前記ド
    レイン駆動回路および選択信号がそれぞれソース，ドレ
    イン，ゲート端子に接続されたバッファＴＦＴを介して
    ドレイン駆動回路とドレイン線とが接続され、前記ドレ
    イン線と共通電極との間に接続したラインメモリ容量を
    設け、前記バッファＴＦＴと前記ラインメモリ容量とを
    前記表示額域の外側に配置し、 前記バッファＴＦＴは、ドレイン線とドレイン駆動回路
    との接続を開閉するようにゲート端子に選択信号を印加
    して駆動され、バッファＴＦＴがオン状態とオ フ状態の
    期間を設け、オン状態の期間にはドレイン駆動回路によ
    りドレイン線を駆動し、バッファＴＦＴがオフ状態の期
    間中には共通電極からラインメモリ容量を介して映像信
    号の振幅の中心を基準としてバッファＴＦＴが導通する
    バッファＴＦＴ選択期間中の映像信号と同極性側に変化
    させる交流電圧を印加するように駆動する ことを特徴と
    する液晶表示装置。
  5. 【請求項５】 請求項４に記載の液晶表示装置におい
    て、ゲート線毎に画素駆動電圧の極性を反転する駆動方式に
    より前記画素を駆動する ことを特徴とする液晶表示装
    置。
  6. 【請求項６】 表示領域中にマトリクス状に配列した画
    素と、個々の当該画素を駆動する画素ＴＦＴと、前記マ
    トリクスの同一列に配列された前記画素ＴＦＴのドレイ
    ン電極をドレイン駆動回路に接続するドレイン線と、前
    記マトリクスの同一行に配列された前記画素ＴＦＴのゲ
    ート電極をゲート駆動回路に接続するゲート線とを有す
    る液晶表示装置において、 薄膜トランジスタを用いて前記画素ＴＦＴと同一プロセ
    スでガラス基板上に形成され、前記ドレイン駆動回路に
    ドレイン電極が接続され奇数列の前記ドレイン線にソー
    ス電極が接続されドレイン線の電圧を変化させる際にバ
    ッファＴＦＴのソース端子とドレイン端子との間を導通
    するようにゲート電圧により制御されるバッファＴＦＴ
    と当該バッファＴＦＴのソース電極に一端が接続され映
    像信号の振幅の中心を基準としてバッファＴＦＴが導通
    するバッファＴＦＴ選択期間中の映像信号と同極性側に
    変化させる交流電圧を印加する奇数列共通電極に他端が
    接続されたラインメモリ容量とを含む奇数列バッファ回
    路と、 前列の前記奇数列バッファ回路が接続された前記ドレイ
    ン駆動回路にドレイン電極が共通に接続され偶数列の前
    記ドレイン線にソース電極が接続された偶数列バッファ
    ＴＦＴと当該偶数列バッファＴＦＴのソース電極に一端
    が接続され映像信号の振幅の中心を基準としてバッファ
    ＴＦＴが導通するバッファＴＦＴ選択期間中の映像信号
    と同極性側に変化させる交流電圧を印加する偶数列共通
    電極に他端が接続されたラインメモリ容量とを含む偶数
    列バッファ回路と、 前記奇数列バッファＴＦＴと偶数列バッファＴＦＴとを
    交互に駆動する手段とを前記表示領域の外側に設け、 前記バッファＴＦＴは、ドレイン線とドレイン駆動回路
    との接続を開閉するようにゲート端子に選択信号を印加
    して駆動され、バッファＴＦＴがオン状態とオフ状態の
    期間を設け、オン状態の期間にはドレイン駆動回路によ
    りドレイン線を駆動し、バッファＴＦＴがオフ状態の期
    間中には共通電極からラインメモリ容量を介して映像信
    号の振幅の中心を基準としてバッファＴＦＴが導通する
    バッファＴＦＴ選択期間中の映像信号と同極性側に変化
    させる交流電圧を印加するように駆動する ことを特徴と
    する液晶表示装置。
  7. 【請求項７】 表示領域中にマトリクス状に配列した画
    素と個々の画素を駆動する画素ＴＦＴとを含み、前記マ
    トリクスの同一列に配列された前記画素ＴＦＴのドレイ
    ン電極をドレイン駆動回路に接続するドレイン線と、マ
    トリクスの同一行に配列された前記ＴＦＴのゲート電極
    をゲート駆動回路に接続するゲート線とを有する液晶表
    示装置において、 ドレイン駆動用ドライバ集積回路と、当該ドレイン駆動
    用ドライバ集積回路に接続されたバッファ回路と、当該
    バッファ回路に接続された表示領域を有する液晶表示装
    置であって、 基板上にバッファ回路と当該バッファ回路に接続された
    表示領域とを有し、 前記バッファ回路は、薄膜トランジスタにより画素ＴＦ
    Ｔと同一プロセスでガラス基板上に形成され前記ドレイ
    ン駆動用ドライバ集積回路に接続されドレイン線の電圧
    を変化させる際にバッファＴＦＴのソース端子とドレイ
    ン端子との間を導通するようにゲート電圧により制御さ
    れるバッファＴＦＴと、当該バッファＴＦＴと前記表示
    領域との間に一端が接続され映像信号の振幅の中心を基
    準としてバッファＴＦＴが導通するバッファＴＦＴ選択
    期間中の映像信号と同極性側に変化させる交流電圧を印
    加するドレイン線の電圧の振幅を制御する交流電圧線と
    他端が接続されたラインメモリ容量とを有し、 前記バッファＴＦＴは、ドレイン線とドレイン駆動回路
    との接続を開閉するようにゲート端子に選択信号を印加
    して駆動され、バッファＴＦＴがオン状態とオフ状態の
    期間を設け、オン状態の期間にはドレイン駆動回路によ
    りドレイン線を駆動し、バッファＴＦＴがオフ状態の期
    間中には共通電極からラインメモリ容量を介して映像信
    号の振幅の中心を基準としてバッファＴＦＴが導通する
    バッファ ＴＦＴ選択期間中の映像信号と同極性側に変化
    させる交流電圧を印加するように駆動する ことを特徴と
    する液晶表示装置。
  8. 【請求項８】 表示領域中にマトリクス状に配列した画
    素と個々の画素を駆動する画素ＴＦＴとを含み、前記マ
    トリクスの同一列に配列された前記画素ＴＦＴのドレイ
    ン電極をドレイン駆動回路に接続するドレイン線と、マ
    トリクスの同一行に配列された前記ＴＦＴのゲート電極
    をゲート駆動回路に接続するゲート線とを有する液晶表
    示装置において、 ドレイン駆動用ドライバ集積回路と、当該ドレイン駆動
    用ドライバ集積回路に接続されたバッファ回路と、当該
    バッファ回路に接続された表示領域を有する液晶表示装
    置であって、 基板上にバッファ回路と当該バッファ回路に接続された
    表示領域とを有し、 薄膜トランジスタを用いて前記画素ＴＦＴと同一プロセ
    スでガラス基板上に形成され、前記ドレイン線と前記ド
    レイン駆動回路および選択信号がそれぞれソース，ドレ
    イン，ゲート端子に接続されたバッファＴＦＴを介して
    ドレイン駆動回路とドレイン線とが接続され、前記ドレ
    イン線と共通電極との間に接続したラインメモリ容量を
    設け、前記バッファＴＦＴと前記ラインメモリ容量とを
    前記表示額域の外側に配置し、 前記バッファＴＦＴは、ドレイン線とドレイン駆動回路
    との接続を開閉するようにゲート端子に選択信号を印加
    して駆動され、バッファＴＦＴがオン状態とオフ状態の
    期間を設け、オン状態の期間にはドレイン駆動回路によ
    りドレイン線を駆動し、バッファＴＦＴがオフ状態の期
    間中には共通電極からラインメモリ容量を介して映像信
    号の振幅の中心を基準としてバッファＴＦＴが導通する
    バッファＴＦＴ選択期間中の映像信号と同極性側に変化
    させる交流電圧を印加するように駆動し、 前記ドレイン駆動用ドライバ集積回路の出力電圧の振幅
    は、前記バッファ回路から前記表示領域に接続されたド
    レイン線の電圧の振幅よりも小さいことを特徴とする液
    晶表示装置。
  9. 【請求項９】 表示領域中にマトリクス状に配列した画
    素と個々の画素を駆動する画素ＴＦＴとを含み、前記マ
    トリクスの同一列に配列された前記画素ＴＦＴのドレイ
    ン電極をドレイン駆動回路に接続するドレイン線と、マ
    トリクスの同一行に配列された前記ＴＦＴのゲート電極
    をゲート駆動回路に接続するゲート線とを有する液晶表
    示装置において、 ドレイン駆動用ドライバ集積回路と、当該ドレイン駆動
    用ドライバ集積回路に接続されたバッファ回路と、当該
    バッファ回路に接続された表示領域を有する液晶表示装
    置であって、 基板上にバッファ回路と当該バッファ回路に接続された
    表示領域とを有し、 薄膜トランジスタを用いて前記画素ＴＦＴと同一プロセ
    スでガラス基板上に形成され、前記ドレイン線と前記ド
    レイン駆動回路および選択信号がそれぞれソース，ドレ
    イン，ゲート端子に接続されたバッファＴＦＴを介して
    ドレイン駆動回路とドレイン線とが接続され、前記ドレ
    イン線と共通電極との間に接続したラインメモリ容量を
    設け、前記バッファＴＦＴと前記ラインメモリ容量とを
    前記表示額域の外側に配置し、 前記バッファＴＦＴは、ドレイン線とドレイン駆動回路
    との接続を開閉するようにゲート端子に選択信号を印加
    して駆動され、バッファＴＦＴがオン状態とオフ状態の
    期間を設け、オン状態の期間にはドレイン駆動回路によ
    りドレイン線を駆動し、バッファＴＦＴがオフ状態の期
    間中には共通電極からラインメモリ容量を介して映像信
    号の振幅の中心を基準としてバッファＴＦＴが導通する
    バッファＴＦＴ選択期間中の映像信号と同極性側に変化
    させる交流電圧を印加するように駆動し、 複数のバッファＴＦＴの組を１つのドレイン駆動用ドラ
    イバ集積回路の１つの駆動出力端子に接続し、 前記複数のバッファＴＦＴの組を交互に選択するよう駆
    動し、 前記ドレイン駆動用ドライバ集積回路の出力電圧の振幅
    は、前記バッファ回路から前記表示領域に接続されたド
    レイン線の電圧の振幅よりも小さいことを特徴とする液
    晶表示装置。
  10. 【請求項１０】 表示領域中にマトリクス状に配列した
    画素と個々の画素を駆動する画素ＴＦＴとを含み、前記
    マトリクスの同一列に配列された前記画素ＴＦＴのドレ
    イン電極をドレイン駆動回路に接続するドレイン線と、
    マトリクスの同一行に配列された前記ＴＦＴのゲート電
    極をゲート駆動回路に接続するゲート線とを有する液晶
    表示装置において、 ドレイン駆動用ドライバ集積回路と、当該ドレイン駆動
    用ドライバ集積回路に接続されたバッファ回路と、当該
    バッファ回路に接続された表示領域を有する液晶表示装
    置であって、 基板上にバッファ回路と当該バッファ回路に接続された
    表示領域とを有し、 薄膜トランジスタを用いて前記画素ＴＦＴと同一プロセ
    スでガラス基板上に形成され、前記ドレイン線と前記ド
    レイン駆動回路および選択信号がそれぞれソース，ドレ
    イン，ゲート端子に接続されたバッファＴＦＴを介して
    ドレイン駆動回路とドレイン線とが接続され、前記ドレ
    イン線と共通電極との間に接続したラインメモリ容量を
    設け、前記バッファＴＦＴと前記ラインメモリ容量とを
    前記表示額域の外側に配置し、 前記バッファＴＦＴは、ドレイン線とドレイン駆動回路
    との接続を開閉するようにゲート端子に選択信号を印加
    して駆動され、バッファＴＦＴがオン状態とオフ状態の
    期間を設け、オン状態の期間にはドレイン駆動回路によ
    りドレイン線を駆動し、バッファＴＦＴがオフ状態の期
    間中には共通電極からラインメモリ容量を介して映像信
    号の振幅の中心を基準としてバッファＴＦＴが導通する
    バッファＴＦＴ選択期間中の映像信号と同極性側に変化
    させる交流電圧を印加するように駆動し、 前記複数のラインメモリ容量は端子の一端を互いに接続
    されており、 複数のバッファＴＦＴの組を１つのドレイン駆動用ドラ
    イバ集積回路の１つの駆動出力端子に接続し、前記複数のバッファＴＦＴが接続された共通電極が、各
    組毎に独立し、 前記複数のバッファＴＦＴの組を交互に選択するよう駆
    動し、 前記ドレイン駆動用ドライバ集積回路の出力電圧の振幅
    は、前記バッファ回路から前記表示領域に接続されたド
    レイン線の電圧の振幅よりも小さいことを特徴とする液
    晶表示装置。
  11. 【請求項１１】 請求項１ないし１０のいずれか一項に
    記載の液晶表示装置を搭載した小型情報機器。
JP27523891A 1991-10-23 1991-10-23 液晶表示装置 Expired - Lifetime JP3328840B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27523891A JP3328840B2 (ja) 1991-10-23 1991-10-23 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27523891A JP3328840B2 (ja) 1991-10-23 1991-10-23 液晶表示装置

Publications (2)

Publication Number Publication Date
JPH05113774A JPH05113774A (ja) 1993-05-07
JP3328840B2 true JP3328840B2 (ja) 2002-09-30

Family

ID=17552624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27523891A Expired - Lifetime JP3328840B2 (ja) 1991-10-23 1991-10-23 液晶表示装置

Country Status (1)

Country Link
JP (1) JP3328840B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103250202A (zh) * 2011-08-02 2013-08-14 夏普株式会社 显示装置及其驱动方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003255911A (ja) * 2002-03-05 2003-09-10 Internatl Business Mach Corp <Ibm> 画像表示装置、表示信号供給装置、書き込み電位供給方法
CN101191923B (zh) * 2006-12-01 2011-03-30 奇美电子股份有限公司 可改善显示品质的液晶显示系统及相关驱动方法
WO2012141120A1 (ja) * 2011-04-15 2012-10-18 シャープ株式会社 表示装置および表示方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103250202A (zh) * 2011-08-02 2013-08-14 夏普株式会社 显示装置及其驱动方法
CN103250202B (zh) * 2011-08-02 2014-08-20 夏普株式会社 显示装置及其驱动方法

Also Published As

Publication number Publication date
JPH05113774A (ja) 1993-05-07

Similar Documents

Publication Publication Date Title
US6075505A (en) Active matrix liquid crystal display
US8368630B2 (en) Liquid crystal display
KR100338012B1 (ko) 스윙 공통 전극을 이용한 액정 표시 장치 및 이의 구동 방법
JP3163637B2 (ja) 液晶表示装置の駆動方法
TWI393094B (zh) 液晶顯示裝置及其驅動方法
JP5483517B2 (ja) 液晶表示装置
US8299998B2 (en) Liquid crystal display device with first and second image signals about a middle voltage
JP2002196358A (ja) 液晶表示装置、駆動回路、駆動方法および電子機器
JP4631917B2 (ja) 電気光学装置、駆動方法および電子機器
TW200405251A (en) Liquid crystal display device having an improved precharge circuit and method of driving same
EP2224424B1 (en) LCD with common voltage driving circuit
KR101026802B1 (ko) 액정 표시 장치 및 그 구동 방법
JP2001282205A (ja) アクティブマトリクス型液晶表示装置およびその駆動方法
JPWO2008007480A1 (ja) アクティブマトリクス基板およびそれを備えた表示装置
JPH09134152A (ja) 液晶表示装置
US7369187B2 (en) Liquid crystal display device and method of driving the same
JP3405579B2 (ja) 液晶表示装置
JP3305931B2 (ja) 液晶表示装置
KR20020052137A (ko) 액정표시장치
JPH07181927A (ja) 画像表示装置
JP2003084716A6 (ja) 液晶表示装置のゲート駆動方法
US8654054B2 (en) Liquid crystal display device and driving method thereof
JP2001166741A (ja) 半導体集積回路装置および液晶表示装置
JP4079473B2 (ja) 液晶表示装置
JP3328840B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070719

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313121

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120719

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120719

Year of fee payment: 10