JPH05113774A - 液晶表示装置およびその駆動方法 - Google Patents
液晶表示装置およびその駆動方法Info
- Publication number
- JPH05113774A JPH05113774A JP27523891A JP27523891A JPH05113774A JP H05113774 A JPH05113774 A JP H05113774A JP 27523891 A JP27523891 A JP 27523891A JP 27523891 A JP27523891 A JP 27523891A JP H05113774 A JPH05113774 A JP H05113774A
- Authority
- JP
- Japan
- Prior art keywords
- drain
- buffer
- liquid crystal
- tft
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】 ＴＦＴ液晶表示装置のドライバＩＣの動作電
圧を低減する。 【構成】 ドライバＩＣ２と表示領域７のドレイン配線
との間にバッファＴＦＴＴBを配置し、バッファＴＦＴ
ＴBの遮断後にラインメモリ容量ＣLを介して配線に交流
電圧を印加し、ドライバＩＣ２の出力電圧より高い駆動
電圧を得る。 【効果】 ドライバＩＣ２の動作電圧を低減できる。共
通電極ＣＯＭLを表示領域外に形成するため、開口率が
向上し、電極間の短絡不良が激減する。実質的なゲート
電圧増加により、画質が向上する。
圧を低減する。 【構成】 ドライバＩＣ２と表示領域７のドレイン配線
との間にバッファＴＦＴＴBを配置し、バッファＴＦＴ
ＴBの遮断後にラインメモリ容量ＣLを介して配線に交流
電圧を印加し、ドライバＩＣ２の出力電圧より高い駆動
電圧を得る。 【効果】 ドライバＩＣ２の動作電圧を低減できる。共
通電極ＣＯＭLを表示領域外に形成するため、開口率が
向上し、電極間の短絡不良が激減する。実質的なゲート
電圧増加により、画質が向上する。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置およびそ
の駆動方法に係り、特に、ＴＦＴすなわち薄膜トランジ
スタを用いて液晶を駆動するアクティブマトリクス方式
の液晶表示装置のドライバＩＣの動作電圧を低減するに
好敵な液晶表示装置の構造および液晶表示装置の駆動方
法に関するものである。
の駆動方法に係り、特に、ＴＦＴすなわち薄膜トランジ
スタを用いて液晶を駆動するアクティブマトリクス方式
の液晶表示装置のドライバＩＣの動作電圧を低減するに
好敵な液晶表示装置の構造および液晶表示装置の駆動方
法に関するものである。
【０００２】
【従来の技術】ＴＦＴ液晶表示装置は、小型低消費電力
であり、マイクロコンピュータの表示装置等に用いられ
ている。このようなアクティブマトリクス液晶表示装置
は、表示品質は優れているものの、ＣＲＴに比べて、部
材原価が高く、特に、液晶を駆動する画素ＴＦＴに信号
を供給する駆動回路のドライバＩＣの原価が高いという
問題がある。
であり、マイクロコンピュータの表示装置等に用いられ
ている。このようなアクティブマトリクス液晶表示装置
は、表示品質は優れているものの、ＣＲＴに比べて、部
材原価が高く、特に、液晶を駆動する画素ＴＦＴに信号
を供給する駆動回路のドライバＩＣの原価が高いという
問題がある。
【０００３】ドライバＩＣの価格低減策としては、安価
な低電圧ドライバＩＣを使用する方法が有効である。そ
の一例として、『フラットパネルディスプレイ '９１』
(日経ＢＰ社1990年11月発行 P88〜96)に記載された従来
技術の概略を説明する。図１４は、従来技術を説明する
ためのＴＦＴマトリクスの等価回路を示す回路図であ
り、図１５は、図１４の等価回路における駆動波形を示
すタイムチャートである。
な低電圧ドライバＩＣを使用する方法が有効である。そ
の一例として、『フラットパネルディスプレイ '９１』
(日経ＢＰ社1990年11月発行 P88〜96)に記載された従来
技術の概略を説明する。図１４は、従来技術を説明する
ためのＴＦＴマトリクスの等価回路を示す回路図であ
り、図１５は、図１４の等価回路における駆動波形を示
すタイムチャートである。
【０００４】映像信号ＶD は、ドライバＩＣ２からＴＦ
Ｔ ＴPのドレイン電極Ｄに供給されている。ドライバＩ
Ｃ１から供給されるライン選択信号ＶGを印加すると、
ＴＦＴが導通状態となり、液晶容量ＣLCをソース電圧Ｖ
SがＶDに等しくなるまで充電する。一方、液晶をはさん
でＴＦＴと対向する対向電極ＣＯＭには、ＴＦＴの出力
電圧と逆相の交流信号である対向電圧ＶCOMを印加す
る。液晶には、ＴＦＴのソース電圧ＶSと対向電圧ＶCOM
の電位差が印加される。したがって、液晶は、映像電圧
ＶDの振幅２ＶSIGと対向電圧ＶCOMの振幅２ＶSIGOとの
和電圧の振幅２ＶSIG＋２ＶSIGOで交流駆動される。す
なわち、ドライバからＴＦＴに供給する電圧振幅よりも
高い電圧を液晶に印加できる。このことは安価な低電圧
ドライバＩＣを使用できることを意味する。
Ｔ ＴPのドレイン電極Ｄに供給されている。ドライバＩ
Ｃ１から供給されるライン選択信号ＶGを印加すると、
ＴＦＴが導通状態となり、液晶容量ＣLCをソース電圧Ｖ
SがＶDに等しくなるまで充電する。一方、液晶をはさん
でＴＦＴと対向する対向電極ＣＯＭには、ＴＦＴの出力
電圧と逆相の交流信号である対向電圧ＶCOMを印加す
る。液晶には、ＴＦＴのソース電圧ＶSと対向電圧ＶCOM
の電位差が印加される。したがって、液晶は、映像電圧
ＶDの振幅２ＶSIGと対向電圧ＶCOMの振幅２ＶSIGOとの
和電圧の振幅２ＶSIG＋２ＶSIGOで交流駆動される。す
なわち、ドライバからＴＦＴに供給する電圧振幅よりも
高い電圧を液晶に印加できる。このことは安価な低電圧
ドライバＩＣを使用できることを意味する。
【０００５】通常のＴＦＴ液晶表示装置では、図１４に
示したように、各画素ごとに、液晶容量ＣLCと並列に蓄
積容量ＣSTを形成してある。蓄積容量の付加は、等価的
に液晶の容量を増加させ、液晶の放電定数を長くし、表
示画像の均一性を向上させる効果がある。この蓄積容量
の接続方式は、２種類ある。１つの方式は、図１４に示
すように、１端をＴＦＴのソース電極Ｓに接続し、他端
を共通電極ＣＯＭに接続する方法である。もう１つの方
式は、前の行のゲート線Ｌとの間に容量を形成する方法
である。本明細書においては、前者を完全蓄積容量ＣST
と呼び、後者を付加容量ＣADと呼ぶことにする。蓄積容
量として完全蓄積容量ＣSTを採用した場合は、共通電極
に対向電極と等電圧を印加できる。このため、蓄積容量
ＣADを形成しても、既に述べたようなドライバ電圧低減
効果が得られる。一方、付加容量方式の場合、付加容量
ＣADには対向電極と同じ電圧を加えることができず、ほ
ぼ直流のゲート電圧が印加される。このため、液晶に印
加される電圧の増加幅は小さくなる。増加幅は、対向電
極に加えられた交流電圧を液晶容量と付加容量で容量分
割した形で表されるが、通常、対向電圧の約１／４以下
になる。
示したように、各画素ごとに、液晶容量ＣLCと並列に蓄
積容量ＣSTを形成してある。蓄積容量の付加は、等価的
に液晶の容量を増加させ、液晶の放電定数を長くし、表
示画像の均一性を向上させる効果がある。この蓄積容量
の接続方式は、２種類ある。１つの方式は、図１４に示
すように、１端をＴＦＴのソース電極Ｓに接続し、他端
を共通電極ＣＯＭに接続する方法である。もう１つの方
式は、前の行のゲート線Ｌとの間に容量を形成する方法
である。本明細書においては、前者を完全蓄積容量ＣST
と呼び、後者を付加容量ＣADと呼ぶことにする。蓄積容
量として完全蓄積容量ＣSTを採用した場合は、共通電極
に対向電極と等電圧を印加できる。このため、蓄積容量
ＣADを形成しても、既に述べたようなドライバ電圧低減
効果が得られる。一方、付加容量方式の場合、付加容量
ＣADには対向電極と同じ電圧を加えることができず、ほ
ぼ直流のゲート電圧が印加される。このため、液晶に印
加される電圧の増加幅は小さくなる。増加幅は、対向電
極に加えられた交流電圧を液晶容量と付加容量で容量分
割した形で表されるが、通常、対向電圧の約１／４以下
になる。
【０００６】なお、この種の従来技術として関連するも
のには、特開平２−１９６２１８号もある。この例で
は、画像信号の極性によりＴＦＴに印加されるゲート電
位とドレイン電位との電位差が異なり、液晶表示装置の
各画素に書き込まれる信号が画像信号の極性が反転する
たびに変化し、画面がちらつくのを防止するために、走
査信号の電位を画像信号の反転に同期して変化させ、走
査信号と画像信号との電位差および走査信号とコモン電
位との電位差を等しくすることを提案している。
のには、特開平２−１９６２１８号もある。この例で
は、画像信号の極性によりＴＦＴに印加されるゲート電
位とドレイン電位との電位差が異なり、液晶表示装置の
各画素に書き込まれる信号が画像信号の極性が反転する
たびに変化し、画面がちらつくのを防止するために、走
査信号の電位を画像信号の反転に同期して変化させ、走
査信号と画像信号との電位差および走査信号とコモン電
位との電位差を等しくすることを提案している。
【０００７】しかし、ドライバＩＣの動作電圧を低減す
る方策については、有効な手段を示していない。
る方策については、有効な手段を示していない。
【０００８】
【発明が解決しようとする課題】従来のドライバ電圧の
低減方法としては、対向電極に交流電圧を印加し、液晶
に印加される電圧を増加させていた。十分な電圧増加効
果を得るには、完全蓄積容量ＣSTの電極となる共通電極
をすべての画素に形成する必要があった。
低減方法としては、対向電極に交流電圧を印加し、液晶
に印加される電圧を増加させていた。十分な電圧増加効
果を得るには、完全蓄積容量ＣSTの電極となる共通電極
をすべての画素に形成する必要があった。
【０００９】完全蓄積容量ＣSTを形成する電極が、各画
素内をゲート線と平行に走るため、これらの電極とゲー
ト線とのショートによる動作不良の発生率が高かった。
素内をゲート線と平行に走るため、これらの電極とゲー
ト線とのショートによる動作不良の発生率が高かった。
【００１０】また、これらの電極は一般に不透明である
ため、容量形成により光の透過量が低下し、表示画面が
暗くなるという問題もあった。
ため、容量形成により光の透過量が低下し、表示画面が
暗くなるという問題もあった。
【００１１】さらに、ゲート電圧が印加されずＴＦＴが
遮断状態となった後、ソース電圧は対向電圧の振動に連
動して振動するため、結局ソース電圧の振幅は最大２Ｖ
SIG＋４ＶSIGO）となる。これと同等の液晶駆動電圧
を、共通電圧の振幅なしに得る場合すなわち初めからド
レイン電圧の振幅を２ＶSIG＋２ＶSIGOとした場合と比
較すると、ソース電圧の振幅が２ＶSIGOだけ増加してい
る。ソースおよびドレインの電圧を基準としてゲート電
圧を考えた場合、ゲート電圧の振幅を減少させたのと等
価であり、ＴＦＴのスイッチング動作を低下させる原因
となる。すなわちＴＦＴのソース／ドレイン間の導通抵
抗を増加させ遮断抵抗を減少させる。この現象は、液晶
駆動電圧の実効値を低下させ、表示画像のコントラスト
比を低下させたり、クロストークなどの画質劣化をもた
らす。
遮断状態となった後、ソース電圧は対向電圧の振動に連
動して振動するため、結局ソース電圧の振幅は最大２Ｖ
SIG＋４ＶSIGO）となる。これと同等の液晶駆動電圧
を、共通電圧の振幅なしに得る場合すなわち初めからド
レイン電圧の振幅を２ＶSIG＋２ＶSIGOとした場合と比
較すると、ソース電圧の振幅が２ＶSIGOだけ増加してい
る。ソースおよびドレインの電圧を基準としてゲート電
圧を考えた場合、ゲート電圧の振幅を減少させたのと等
価であり、ＴＦＴのスイッチング動作を低下させる原因
となる。すなわちＴＦＴのソース／ドレイン間の導通抵
抗を増加させ遮断抵抗を減少させる。この現象は、液晶
駆動電圧の実効値を低下させ、表示画像のコントラスト
比を低下させたり、クロストークなどの画質劣化をもた
らす。
【００１２】本発明の目的は、ドライバＩＣの動作電圧
を低減でき、液晶表示部の開口率を向上させ、電極間の
短絡を激減させ、実質的なゲート電圧の上昇により画質
を向上させる手段を備えた液晶表示装置およびその駆動
方法を提供することである。
を低減でき、液晶表示部の開口率を向上させ、電極間の
短絡を激減させ、実質的なゲート電圧の上昇により画質
を向上させる手段を備えた液晶表示装置およびその駆動
方法を提供することである。
【００１３】
【課題を解決するための手段】上記目的は、ドライバＩ
Ｃとドレイン線との間にバッファとなるＴＦＴを挿入
し、このバッファＴＦＴの出力端子となるソース電極に
容量を接続し、この容量を介して、配線に交流電圧を印
加することにより達成される。
Ｃとドレイン線との間にバッファとなるＴＦＴを挿入
し、このバッファＴＦＴの出力端子となるソース電極に
容量を接続し、この容量を介して、配線に交流電圧を印
加することにより達成される。
【００１４】すなわち、本発明は、上記目的を達成する
ために、表示領域中にマトリクス状に配列した画素と、
個々の画素を駆動する画素ＴＦＴと、マトリクスの同一
列に配列されたＴＦＴのドレイン電極をドレイン駆動回
路に接続するドレイン線と、マトリクスの同一行に配列
されたＴＦＴのゲート電極をゲート駆動回路に接続する
ゲート線とを有する液晶表示装置において、ドレイン駆
動回路にドレイン電極が接続されドレイン線にソース電
極が接続されたバッファＴＦＴと、このバッファＴＦＴ
のソース電極に一端が接続され他端が共通電極に接続さ
れたラインメモリ容量とを含むバッファ回路を前記表示
領域の外側に設けた液晶表示装置を提案するものであ
る。
ために、表示領域中にマトリクス状に配列した画素と、
個々の画素を駆動する画素ＴＦＴと、マトリクスの同一
列に配列されたＴＦＴのドレイン電極をドレイン駆動回
路に接続するドレイン線と、マトリクスの同一行に配列
されたＴＦＴのゲート電極をゲート駆動回路に接続する
ゲート線とを有する液晶表示装置において、ドレイン駆
動回路にドレイン電極が接続されドレイン線にソース電
極が接続されたバッファＴＦＴと、このバッファＴＦＴ
のソース電極に一端が接続され他端が共通電極に接続さ
れたラインメモリ容量とを含むバッファ回路を前記表示
領域の外側に設けた液晶表示装置を提案するものであ
る。
【００１５】この液晶表示装置の場合、前記ラインメモ
リ容量が接続された前記共通電極には、ラインメモリ交
流電圧を印加する。
リ容量が接続された前記共通電極には、ラインメモリ交
流電圧を印加する。
【００１６】本発明は、また、上記目的を達成するため
に、表示領域中にマトリクス状に配列した画素と、個々
の画素に一端がされ他端が前行のゲート線に接続された
付加容量と、個々の画素および付加容量を駆動する画素
ＴＦＴと、マトリクスの同一列に配列されたＴＦＴのド
レイン電極をドレイン駆動回路に接続するドレイン線
と、マトリクスの同一行に配列されたＴＦＴのゲート電
極をゲート駆動回路に接続するゲート線とを有する液晶
表示装置において、ドレイン駆動回路にドレイン電極が
接続されドレイン線にソース電極が接続されたバッファ
ＴＦＴと、このバッファＴＦＴのソース電極に一端が接
続され他端が共通電極に接続されたラインメモリ容量と
を含むバッファ回路を前記表示領域の外側に設けた液晶
表示装置を提案するものである。
に、表示領域中にマトリクス状に配列した画素と、個々
の画素に一端がされ他端が前行のゲート線に接続された
付加容量と、個々の画素および付加容量を駆動する画素
ＴＦＴと、マトリクスの同一列に配列されたＴＦＴのド
レイン電極をドレイン駆動回路に接続するドレイン線
と、マトリクスの同一行に配列されたＴＦＴのゲート電
極をゲート駆動回路に接続するゲート線とを有する液晶
表示装置において、ドレイン駆動回路にドレイン電極が
接続されドレイン線にソース電極が接続されたバッファ
ＴＦＴと、このバッファＴＦＴのソース電極に一端が接
続され他端が共通電極に接続されたラインメモリ容量と
を含むバッファ回路を前記表示領域の外側に設けた液晶
表示装置を提案するものである。
【００１７】この液晶表示装置においては、列方向に隣
接する画素の画素ＴＦＴのソース電圧を互いに逆相の交
流電圧とする。
接する画素の画素ＴＦＴのソース電圧を互いに逆相の交
流電圧とする。
【００１８】本発明は、さらに、上記目的を達成するた
めに、表示領域中にマトリクス状に配列した画素と、個
々の画素に並列接続された完全蓄積容量と、個々の画素
および完全蓄積容量を駆動する画素ＴＦＴと、マトリク
スの同一列に配列されたＴＦＴのドレイン電極をドレイ
ン駆動回路に接続するドレイン線と、マトリクスの同一
行に配列されたＴＦＴのゲート電極をゲート駆動回路に
接続するゲート線とを有する液晶表示装置において、ド
レイン駆動回路にドレイン電極が接続されドレイン線に
ソース電極が接続されたバッファＴＦＴと、バッファＴ
ＦＴのソース電極に一端が接続され他端が共通電極に接
続されたラインメモリ容量とを含むバッファ回路を前記
表示領域の外側に設けた液晶表示装置を提案するもので
ある。
めに、表示領域中にマトリクス状に配列した画素と、個
々の画素に並列接続された完全蓄積容量と、個々の画素
および完全蓄積容量を駆動する画素ＴＦＴと、マトリク
スの同一列に配列されたＴＦＴのドレイン電極をドレイ
ン駆動回路に接続するドレイン線と、マトリクスの同一
行に配列されたＴＦＴのゲート電極をゲート駆動回路に
接続するゲート線とを有する液晶表示装置において、ド
レイン駆動回路にドレイン電極が接続されドレイン線に
ソース電極が接続されたバッファＴＦＴと、バッファＴ
ＦＴのソース電極に一端が接続され他端が共通電極に接
続されたラインメモリ容量とを含むバッファ回路を前記
表示領域の外側に設けた液晶表示装置を提案するもので
ある。
【００１９】この液晶表示装置の場合、ライン選択時間
内でかつ一つのドレイン駆動回路に接続された前記ふた
つのバッファＴＦＴが、それぞれバッファ選択時間を持
たせるとともに、画素選択時間内でかつそれぞれのバッ
ファ選択時間の終了後にそれぞれのラインメモリ電圧を
それぞれのバッファ選択時間中のドレイン信号の極性と
（振幅の中心を基準として）同極性側に変化させる。
内でかつ一つのドレイン駆動回路に接続された前記ふた
つのバッファＴＦＴが、それぞれバッファ選択時間を持
たせるとともに、画素選択時間内でかつそれぞれのバッ
ファ選択時間の終了後にそれぞれのラインメモリ電圧を
それぞれのバッファ選択時間中のドレイン信号の極性と
（振幅の中心を基準として）同極性側に変化させる。
【００２０】本発明は、上記目的を達成するために、表
示領域中にマトリクス状に配列した画素と、個々の画素
を駆動する画素ＴＦＴと、マトリクスの同一列に配列さ
れたＴＦＴのドレイン電極をドレイン駆動回路に接続す
るドレイン線と、マトリクスの同一行に配列されたＴＦ
Ｔのゲート電極をゲート駆動回路に接続するゲート線と
を有する液晶表示装置において、ドレイン駆動回路にド
レイン電極が接続され奇数列のドレイン線にソース電極
が接続されたバッファＴＦＴとこのバッファＴＦＴのソ
ース電極に一端が接続され他端が奇数列共通電極に接続
されたラインメモリ容量とを含む奇数列バッファ回路
と、前列の前記奇数列バッファ回路が接続されたドレイ
ン駆動回路にドレイン電極が共通に接続され偶数列の前
記ドレイン線にソース電極が接続されたバッファＴＦＴ
とこのバッファＴＦＴのソース電極に一端が接続され他
端が偶数列共通電極に接続されたラインメモリ容量とを
含む偶数列バッファ回路と、奇数列バッファＴＦＴと偶
数列ＴＦＴとを交互に駆動する手段とを前記表示領域の
外側に設けた液晶表示装置を提案するものである。
示領域中にマトリクス状に配列した画素と、個々の画素
を駆動する画素ＴＦＴと、マトリクスの同一列に配列さ
れたＴＦＴのドレイン電極をドレイン駆動回路に接続す
るドレイン線と、マトリクスの同一行に配列されたＴＦ
Ｔのゲート電極をゲート駆動回路に接続するゲート線と
を有する液晶表示装置において、ドレイン駆動回路にド
レイン電極が接続され奇数列のドレイン線にソース電極
が接続されたバッファＴＦＴとこのバッファＴＦＴのソ
ース電極に一端が接続され他端が奇数列共通電極に接続
されたラインメモリ容量とを含む奇数列バッファ回路
と、前列の前記奇数列バッファ回路が接続されたドレイ
ン駆動回路にドレイン電極が共通に接続され偶数列の前
記ドレイン線にソース電極が接続されたバッファＴＦＴ
とこのバッファＴＦＴのソース電極に一端が接続され他
端が偶数列共通電極に接続されたラインメモリ容量とを
含む偶数列バッファ回路と、奇数列バッファＴＦＴと偶
数列ＴＦＴとを交互に駆動する手段とを前記表示領域の
外側に設けた液晶表示装置を提案するものである。
【００２１】この液晶表示装置においては、前記マトリ
クスの同一行中の画素のＴＦＴが導通状態となるライン
選択時間内に、バッファＴＦＴが導通状態となるバッフ
ァ選択時間を持たせるとともに、画素選択時間内でかつ
前記バッファ選択時間の終了後にラインメモリ容量を、
バッファ選択時間中の映像信号の極性（振幅の中心を基
準として）と同極性側に変化させる。
クスの同一行中の画素のＴＦＴが導通状態となるライン
選択時間内に、バッファＴＦＴが導通状態となるバッフ
ァ選択時間を持たせるとともに、画素選択時間内でかつ
前記バッファ選択時間の終了後にラインメモリ容量を、
バッファ選択時間中の映像信号の極性（振幅の中心を基
準として）と同極性側に変化させる。
【００２２】本発明は、上記目的を達成するために、表
示領域中にマトリクス状に配列した画素と、個々の画素
を駆動する画素ＴＦＴと、マトリクスの同一列に配列さ
れたＴＦＴのドレイン電極をドレイン駆動回路に接続す
るドレイン線と、マトリクスの同一行に配列されたＴＦ
Ｔのゲート電極をゲート駆動回路に接続するゲート線と
を有する液晶表示装置において、ドレイン駆動回路にド
レイン電極が接続され奇数列のドレイン線にソース電極
が接続されたバッファＴＦＴとこのバッファＴＦＴのソ
ース電極に一端が接続され他端が奇数列共通電極に接続
されたラインメモリ容量とを含む奇数列バッファ回路
と、前列の奇数列バッファ回路が接続されたドレイン駆
動回路にドレイン電極が共通に接続され偶数列のドレイ
ン線にソース電極が接続されたバッファＴＦＴとこのバ
ッファＴＦＴのソース電極に一端が接続され他端が偶数
列共通電極に接続されたラインメモリ容量とを含む偶数
列バッファ回路と、奇数列バッファＴＦＴと偶数列ＴＦ
Ｔとを交互に駆動する手段とを前記表示領域の外側に設
けた液晶表示装置を提案するものである。
示領域中にマトリクス状に配列した画素と、個々の画素
を駆動する画素ＴＦＴと、マトリクスの同一列に配列さ
れたＴＦＴのドレイン電極をドレイン駆動回路に接続す
るドレイン線と、マトリクスの同一行に配列されたＴＦ
Ｔのゲート電極をゲート駆動回路に接続するゲート線と
を有する液晶表示装置において、ドレイン駆動回路にド
レイン電極が接続され奇数列のドレイン線にソース電極
が接続されたバッファＴＦＴとこのバッファＴＦＴのソ
ース電極に一端が接続され他端が奇数列共通電極に接続
されたラインメモリ容量とを含む奇数列バッファ回路
と、前列の奇数列バッファ回路が接続されたドレイン駆
動回路にドレイン電極が共通に接続され偶数列のドレイ
ン線にソース電極が接続されたバッファＴＦＴとこのバ
ッファＴＦＴのソース電極に一端が接続され他端が偶数
列共通電極に接続されたラインメモリ容量とを含む偶数
列バッファ回路と、奇数列バッファＴＦＴと偶数列ＴＦ
Ｔとを交互に駆動する手段とを前記表示領域の外側に設
けた液晶表示装置を提案するものである。
【００２３】この液晶表示装置の場合、マトリクスの同
一行中の画素のＴＦＴが導通状態となるライン選択時間
内に、バッファＴＦＴが導通状態となるバッファ選択時
間を持たせるとともに、画素選択時間内でかつ前記バッ
ファ選択時間の終了後にラインメモリ容量を、バッファ
選択時間中の映像信号の極性（振幅の中心を基準とし
て）と同極性側に変化させる。
一行中の画素のＴＦＴが導通状態となるライン選択時間
内に、バッファＴＦＴが導通状態となるバッファ選択時
間を持たせるとともに、画素選択時間内でかつ前記バッ
ファ選択時間の終了後にラインメモリ容量を、バッファ
選択時間中の映像信号の極性（振幅の中心を基準とし
て）と同極性側に変化させる。
【００２４】上記いずれの液晶表示装置においても、前
記ラインメモリ容量を、ドレイン線に付随する全容量の
５０％以上の容量を占めるようにできる。
記ラインメモリ容量を、ドレイン線に付随する全容量の
５０％以上の容量を占めるようにできる。
【００２５】
【作用】図１は、本発明の作用を説明するためのＴＦＴ
液晶表示装置の等価回路を示す回路図である。図２は、
図１の等価回路においてＴＦＴ液晶表示装置をフレーム
反転方式で駆動するための信号波形を示すタイムチャー
トである。
液晶表示装置の等価回路を示す回路図である。図２は、
図１の等価回路においてＴＦＴ液晶表示装置をフレーム
反転方式で駆動するための信号波形を示すタイムチャー
トである。
【００２６】ドレイン側のドライバＩＣ２と表示領域７
との間に、バッファＴＦＴ ＴBおよびラインメモリ容量
ＣLからなるバッファ回路３を形成してある。この等価
回路において、映像信号ＶDDは、ドライバＩＣから供給
され、液晶を交流駆動するため、対向電圧ＶCOMを中心
に振幅ＶSIGで振動し、偶数／奇数フレームでそれぞれ
ＶCOMを基準として正／負の極性をとる。対向電圧ＶCOM
は振動させず一定にしてある。画素のＴＦＴ ＴPのゲー
トに電圧ＶGが印加されるライン選択時間ｔGの前半のバ
ッファ選択時間ｔGBにおいて、電圧ＶGBがバッファＴＦ
Ｔのゲートに印加される。このｔGBの期間に、バッファ
ＴＦＴ ＴBを通してラインメモリ容量ＣLと図示してい
ないドレイン線の浮遊容量ＣDLとを充電し、ドレイン線
の電位ＶDをＶDDと等しくする。次に、ＶGBが下がりバ
ッファＴＦＴが遮断された後、偶数フレームでは、ライ
ンメモリ容量ＣLの共通端子ＣＯＭLの電圧ＶCOMLを２Ｖ
SIGL上げる。その結果、画素ＴＦＴ ＴPのドレイン電圧
ＶDはラインメモリＣLを介した容量結合により、２ＶSI
GL{ＣL／（ＣL＋ＣDL）}だけ上昇する。ライン選択時間
中に、液晶容量ＣLCは、この上昇した電圧レベルまで、
画素ＴＦＴ ＴPを通して充電され、ＶS＝ＶDとなる。液
晶に印加される実効電圧ＶS−ＶCOMは、ＶSIG＋２ＶSIG
L{ＣL／（ＣL＋ＣDL）}となり、ライン選択時間以降
は、画素ＴＦＴが遮断されるので、その電圧に保持され
る。奇数フレームでは、逆にｔGB以降に、ＶCOMLを２Ｖ
SIGL下げ、ＣLを介した結合により、ＶDを２ＶSIGL{ＣL
／（ＣL＋ＣDL）}だけ低下させる。結局、奇数フレーム
でも、偶数フレームと同じ実効電圧が液晶に印加され
る。したがって、ＶCOMを振動させることなく、ドライ
バ電圧の振幅ＶSIGよりも２ＶSIGL{ＣL／（ＣL＋ＣD
L）}だけ大きな液晶駆動電圧が得られる。本発明におい
ては、この駆動方式により、ドライバ電圧を低減可能と
なる。
との間に、バッファＴＦＴ ＴBおよびラインメモリ容量
ＣLからなるバッファ回路３を形成してある。この等価
回路において、映像信号ＶDDは、ドライバＩＣから供給
され、液晶を交流駆動するため、対向電圧ＶCOMを中心
に振幅ＶSIGで振動し、偶数／奇数フレームでそれぞれ
ＶCOMを基準として正／負の極性をとる。対向電圧ＶCOM
は振動させず一定にしてある。画素のＴＦＴ ＴPのゲー
トに電圧ＶGが印加されるライン選択時間ｔGの前半のバ
ッファ選択時間ｔGBにおいて、電圧ＶGBがバッファＴＦ
Ｔのゲートに印加される。このｔGBの期間に、バッファ
ＴＦＴ ＴBを通してラインメモリ容量ＣLと図示してい
ないドレイン線の浮遊容量ＣDLとを充電し、ドレイン線
の電位ＶDをＶDDと等しくする。次に、ＶGBが下がりバ
ッファＴＦＴが遮断された後、偶数フレームでは、ライ
ンメモリ容量ＣLの共通端子ＣＯＭLの電圧ＶCOMLを２Ｖ
SIGL上げる。その結果、画素ＴＦＴ ＴPのドレイン電圧
ＶDはラインメモリＣLを介した容量結合により、２ＶSI
GL{ＣL／（ＣL＋ＣDL）}だけ上昇する。ライン選択時間
中に、液晶容量ＣLCは、この上昇した電圧レベルまで、
画素ＴＦＴ ＴPを通して充電され、ＶS＝ＶDとなる。液
晶に印加される実効電圧ＶS−ＶCOMは、ＶSIG＋２ＶSIG
L{ＣL／（ＣL＋ＣDL）}となり、ライン選択時間以降
は、画素ＴＦＴが遮断されるので、その電圧に保持され
る。奇数フレームでは、逆にｔGB以降に、ＶCOMLを２Ｖ
SIGL下げ、ＣLを介した結合により、ＶDを２ＶSIGL{ＣL
／（ＣL＋ＣDL）}だけ低下させる。結局、奇数フレーム
でも、偶数フレームと同じ実効電圧が液晶に印加され
る。したがって、ＶCOMを振動させることなく、ドライ
バ電圧の振幅ＶSIGよりも２ＶSIGL{ＣL／（ＣL＋ＣD
L）}だけ大きな液晶駆動電圧が得られる。本発明におい
ては、この駆動方式により、ドライバ電圧を低減可能と
なる。
【００２７】等価回路から明らかなように、共通電極
は、基本的には、表示領域の外側に１本形成するだけで
良い。したがって、共通電極とゲート線との短絡不良の
ような従来の不良が実質的に生じなくなる。また、開口
率も向上する。さらに、対向電極の電圧が一定なので、
画素ＴＦＴのソース電圧ＶS の振幅が増加しないので、
ＴＦＴのスイッチング動作の低下による画質劣化もな
い。
は、基本的には、表示領域の外側に１本形成するだけで
良い。したがって、共通電極とゲート線との短絡不良の
ような従来の不良が実質的に生じなくなる。また、開口
率も向上する。さらに、対向電極の電圧が一定なので、
画素ＴＦＴのソース電圧ＶS の振幅が増加しないので、
ＴＦＴのスイッチング動作の低下による画質劣化もな
い。
【００２８】
《実施例１》図３は、本発明によるアクティブマトリク
ス液晶表示装置の一実施例の構成を示すブロック図であ
る。表示領域７の表示画素数は、(縦４８０×横１９２
０)個であり、対角長さ１０インチで８色２階調表示の
ＶＤＴ用液晶表示装置である。ガラス基板４の上下にデ
ジタル出力のドレインドライバＩＣを配し、ドレイン配
線を上下交互引き出しとする。
ス液晶表示装置の一実施例の構成を示すブロック図であ
る。表示領域７の表示画素数は、(縦４８０×横１９２
０)個であり、対角長さ１０インチで８色２階調表示の
ＶＤＴ用液晶表示装置である。ガラス基板４の上下にデ
ジタル出力のドレインドライバＩＣを配し、ドレイン配
線を上下交互引き出しとする。
【００２９】実施例１においては、マトリクス状に配置
された複数の液晶セルＬＣの画素に対して、それぞれＴ
ＦＴ ＴPを設け、このＴＦＴのスイッチング動作によ
り、各液晶セルを駆動する。ゲート駆動回路１は、同一
行中に並んだＴＦＴの各ゲートから共通に引き出した電
極であるゲートラインＧ１〜Ｇ４８０に対して、順次ゲ
ート電圧を印加し、各ゲートライン毎にゲートをオンし
ていく。一方、ドライバＩＣ２Ｕ，２Ｄは、バッファ回
路３Ｕ，３Ｄを介して、同一列中に並んだＴＦＴの各ド
レインから共通に引き出した電極であるドレインライン
Ｄ１〜Ｄ１９２０に対して、上記オンされたゲートライ
ン毎のデータ電圧を順次印加し、各液晶セルに与えてい
く。
された複数の液晶セルＬＣの画素に対して、それぞれＴ
ＦＴ ＴPを設け、このＴＦＴのスイッチング動作によ
り、各液晶セルを駆動する。ゲート駆動回路１は、同一
行中に並んだＴＦＴの各ゲートから共通に引き出した電
極であるゲートラインＧ１〜Ｇ４８０に対して、順次ゲ
ート電圧を印加し、各ゲートライン毎にゲートをオンし
ていく。一方、ドライバＩＣ２Ｕ，２Ｄは、バッファ回
路３Ｕ，３Ｄを介して、同一列中に並んだＴＦＴの各ド
レインから共通に引き出した電極であるドレインライン
Ｄ１〜Ｄ１９２０に対して、上記オンされたゲートライ
ン毎のデータ電圧を順次印加し、各液晶セルに与えてい
く。
【００３０】図４は、図３のアクティブマトリクス液晶
表示装置の等価回路を示す回路図である。表示領域外に
バッファＴＦＴ ＴBとラインメモリ容量ＣLとを持た
せ、バッファＴＦＴ ＴBのソース端子をドレイン線に接
続し、ドレイン端子を図示しないドライバＩＣにそれぞ
れ接続してある。ラインメモリ容量ＣLは、表示領域外
の共通電極ＣＯＭLUに接続されている。各画素の液晶容
量ＣLCに付加容量ＣADが接続され、他端が前行のゲート
線Ｇｎに接続されている。なお、Ｇ０は、第１行の画素
の付加容量形成用に設けたダミーのゲート線である。
表示装置の等価回路を示す回路図である。表示領域外に
バッファＴＦＴ ＴBとラインメモリ容量ＣLとを持た
せ、バッファＴＦＴ ＴBのソース端子をドレイン線に接
続し、ドレイン端子を図示しないドライバＩＣにそれぞ
れ接続してある。ラインメモリ容量ＣLは、表示領域外
の共通電極ＣＯＭLUに接続されている。各画素の液晶容
量ＣLCに付加容量ＣADが接続され、他端が前行のゲート
線Ｇｎに接続されている。なお、Ｇ０は、第１行の画素
の付加容量形成用に設けたダミーのゲート線である。
【００３１】図５は、図４の等価回路を駆動する駆動波
形を示すタイムチャートである。液晶はフレーム反転方
式で交流駆動される。表示画面のフリッカ防止のため、
上下のドライバのＶDDを逆相とし、列毎に反転させてい
る。この場合の駆動波形は、ノーマリホワイト表示の黒
表示の場合を示している。ＶDDUは、上側ドライバから
供給される映像信号であり、ＶDDLは、下側ドライバか
ら供給される映像信号である。ＶGBは、バッファＴＦＴ
ＴBのゲート電圧である。ＶG1は、画素ＴＦＴのゲート
電圧であり、図４の回路の１行目すなわちＧ１に対する
ゲート電圧である。ＶDUおよびＶDLは、バッファＴＦＴ
からの出力電圧すなわち画素ＴＦＴのドレイン電圧で、
奇数番目と偶数番目のドレイン線の駆動波形に対応す
る。ＶSUおよびＶSDは、前記ドレイン線に接続する画素
ＴＦＴのソース電圧である。これらのソース電圧と対向
電極の電圧ＶCOMとの差電圧が、液晶容量ＣLCに加わっ
て、表示用電圧となる。白表示の場合は、黒表示のＶDD
電圧の最大値と最小値との中心電圧ＶCを加えればよ
い。
形を示すタイムチャートである。液晶はフレーム反転方
式で交流駆動される。表示画面のフリッカ防止のため、
上下のドライバのＶDDを逆相とし、列毎に反転させてい
る。この場合の駆動波形は、ノーマリホワイト表示の黒
表示の場合を示している。ＶDDUは、上側ドライバから
供給される映像信号であり、ＶDDLは、下側ドライバか
ら供給される映像信号である。ＶGBは、バッファＴＦＴ
ＴBのゲート電圧である。ＶG1は、画素ＴＦＴのゲート
電圧であり、図４の回路の１行目すなわちＧ１に対する
ゲート電圧である。ＶDUおよびＶDLは、バッファＴＦＴ
からの出力電圧すなわち画素ＴＦＴのドレイン電圧で、
奇数番目と偶数番目のドレイン線の駆動波形に対応す
る。ＶSUおよびＶSDは、前記ドレイン線に接続する画素
ＴＦＴのソース電圧である。これらのソース電圧と対向
電極の電圧ＶCOMとの差電圧が、液晶容量ＣLCに加わっ
て、表示用電圧となる。白表示の場合は、黒表示のＶDD
電圧の最大値と最小値との中心電圧ＶCを加えればよ
い。
【００３２】上側のドライバ電圧を例にとって説明する
と、ライン選択時間ｔG(３５μｓ)の前半ｔGB(１７μ
ｓ)に、バッファＴＦＴのゲートに電圧ＶGB(２５Ｖ)が
印加される。このｔGBの期間に、バッファＴＦＴ ＴLを
通して、ラインメモリ容量ＣL(９０ｐＦ)とドレイン線
の図示しない浮遊容量ＣDL(３０ｐＦ)とを充電すると、
ドレイン線の電位ＶDUが、(ＶC＝１３Ｖを中心にＶSIG
＝４Ｖ振幅の)ＶDDUと等しくなる。次に、バッファＴＦ
Ｔのゲート電圧が下がり、バッファＴＦＴが遮断された
後、偶数フレームでは、ラインメモリ容量の共通電圧Ｖ
COMLUを２ＶSIGL（２×２Ｖ）上げる。その結果、画素
ＴＦＴのドレイン電圧ＶDUは、ラインメモリの容量結合
により、２ＶSIGLＣLM／（ＣLM＋ＣDL）＝３Ｖだけ上昇
する。奇数フレームでは、逆に、ラインメモリ容量の共
通電圧ＶCOMLUを２ＶSIGL（４Ｖ）下げ、３Ｖだけ低下
させる。結局、ドライバ電圧の振幅よりも大きな液晶駆
動電圧（４Ｖ→７Ｖ）を得ることができる。すなわちド
ライバ電圧を７Ｖから４Ｖに低減できる。
と、ライン選択時間ｔG(３５μｓ)の前半ｔGB(１７μ
ｓ)に、バッファＴＦＴのゲートに電圧ＶGB(２５Ｖ)が
印加される。このｔGBの期間に、バッファＴＦＴ ＴLを
通して、ラインメモリ容量ＣL(９０ｐＦ)とドレイン線
の図示しない浮遊容量ＣDL(３０ｐＦ)とを充電すると、
ドレイン線の電位ＶDUが、(ＶC＝１３Ｖを中心にＶSIG
＝４Ｖ振幅の)ＶDDUと等しくなる。次に、バッファＴＦ
Ｔのゲート電圧が下がり、バッファＴＦＴが遮断された
後、偶数フレームでは、ラインメモリ容量の共通電圧Ｖ
COMLUを２ＶSIGL（２×２Ｖ）上げる。その結果、画素
ＴＦＴのドレイン電圧ＶDUは、ラインメモリの容量結合
により、２ＶSIGLＣLM／（ＣLM＋ＣDL）＝３Ｖだけ上昇
する。奇数フレームでは、逆に、ラインメモリ容量の共
通電圧ＶCOMLUを２ＶSIGL（４Ｖ）下げ、３Ｖだけ低下
させる。結局、ドライバ電圧の振幅よりも大きな液晶駆
動電圧（４Ｖ→７Ｖ）を得ることができる。すなわちド
ライバ電圧を７Ｖから４Ｖに低減できる。
【００３３】ここでは上側ドライバを例にとって説明し
たが、下側ドライバに関しても偶数フレームと奇数フレ
ームが入れ替わっただけであり、同様なドライバ電圧の
低減効果が得られる。
たが、下側ドライバに関しても偶数フレームと奇数フレ
ームが入れ替わっただけであり、同様なドライバ電圧の
低減効果が得られる。
【００３４】本実施例のように列毎反転駆動する場合、
従来、対向電極の電位を振動させることはできなかっ
た。列ごとに画素ＴＦＴのソース電圧が正負逆相となる
のに対し、対向基板には全画素共通の電圧しか与えられ
ないためである。列毎反転駆動においても、ドライバ電
圧低減効果が得られることも、本発明の駆動法の利点で
ある。
従来、対向電極の電位を振動させることはできなかっ
た。列ごとに画素ＴＦＴのソース電圧が正負逆相となる
のに対し、対向基板には全画素共通の電圧しか与えられ
ないためである。列毎反転駆動においても、ドライバ電
圧低減効果が得られることも、本発明の駆動法の利点で
ある。
【００３５】また、本実施例では表示画質を向上させる
ため、液晶容量ＣLC（０．１ｐＦ）の９倍の付加容量Ｃ
AD（０．９ｐＦ）を、前段の画素ＴＦＴのソース電極Ｓ
と前段のゲート線との間に形成している。ラインメモリ
に交流電圧を印加しないで、表示部の対向電極の電位を
列毎反転なしに同じ振幅で振動させた場合に比べ、大き
な電圧低減効果が得られる。ちなみに、従来の駆動方法
では、７Ｖ→６．２Ｖとなる。
ため、液晶容量ＣLC（０．１ｐＦ）の９倍の付加容量Ｃ
AD（０．９ｐＦ）を、前段の画素ＴＦＴのソース電極Ｓ
と前段のゲート線との間に形成している。ラインメモリ
に交流電圧を印加しないで、表示部の対向電極の電位を
列毎反転なしに同じ振幅で振動させた場合に比べ、大き
な電圧低減効果が得られる。ちなみに、従来の駆動方法
では、７Ｖ→６．２Ｖとなる。
【００３６】このように、本実施例の駆動方法によれ
ば、ドライバ電圧の振幅以上の電圧を画素に印加でき、
ドライバ電圧の低減が可能となる。
ば、ドライバ電圧の振幅以上の電圧を画素に印加でき、
ドライバ電圧の低減が可能となる。
【００３７】図６は、本実施例の液晶表示装置の要部の
平面構造を示す図である。画素ＴＦＴ ＴPは、プラズマ
ＣＶＤ法で形成された非晶質Ｓｉを能動層とするＴＦＴ
である。周辺回路ＴＦＴ ＴBは、同じ方法で形成された
非晶質Ｓｉをレーザーアニール法により結晶化した多結
晶Ｓｉを能動層とするＴＦＴである。共通電極ＣＯＭL
U，バッファＴＦＴのゲート電極ＧB，画素ＴＦＴのゲー
ト電極ＧPは、いずれもＡｌ／Ｃｒ２層膜を材料とし、
同時にパターン形成したものである。ラインメモリ容量
ＣLは、共通電極ＣＯＭLU上に、ゲート絶縁膜（ＳｉＮ
膜）と同一層の絶縁層とＡｌ／Ｃｒ２層膜のドレイン配
線ＤLとを順次積層することにより形成されている。
平面構造を示す図である。画素ＴＦＴ ＴPは、プラズマ
ＣＶＤ法で形成された非晶質Ｓｉを能動層とするＴＦＴ
である。周辺回路ＴＦＴ ＴBは、同じ方法で形成された
非晶質Ｓｉをレーザーアニール法により結晶化した多結
晶Ｓｉを能動層とするＴＦＴである。共通電極ＣＯＭL
U，バッファＴＦＴのゲート電極ＧB，画素ＴＦＴのゲー
ト電極ＧPは、いずれもＡｌ／Ｃｒ２層膜を材料とし、
同時にパターン形成したものである。ラインメモリ容量
ＣLは、共通電極ＣＯＭLU上に、ゲート絶縁膜（ＳｉＮ
膜）と同一層の絶縁層とＡｌ／Ｃｒ２層膜のドレイン配
線ＤLとを順次積層することにより形成されている。
【００３８】本実施例によれば、共通電極を表示領域に
形成しなくても良いので、電極形成によって表示部画素
の開口率を犠牲にすることがなく、表示画像の明るさを
損なわない。
形成しなくても良いので、電極形成によって表示部画素
の開口率を犠牲にすることがなく、表示画像の明るさを
損なわない。
【００３９】また、通常は同層にある共通電極とゲート
ラインとが、従来は、すべての画素内を接近して並走し
ていたので、両者の短絡による動作不良の発生率が高か
ったが、本実施例においては、共通電極が１本しかな
く、しかも、共通電極とゲートラインＧ０，Ｇ１，…と
の間隔を広く（約１００μｍ以上）確保できるから、短
絡不良は、例えば１／１００以下に激減する。
ラインとが、従来は、すべての画素内を接近して並走し
ていたので、両者の短絡による動作不良の発生率が高か
ったが、本実施例においては、共通電極が１本しかな
く、しかも、共通電極とゲートラインＧ０，Ｇ１，…と
の間隔を広く（約１００μｍ以上）確保できるから、短
絡不良は、例えば１／１００以下に激減する。
【００４０】これらのバッファ回路は、画素ＴＦＴと同
じ工程で容易に形成でき、ドライバＩＣ電圧を半減にし
たことと相俟って、液晶表示装置コストを低減する効果
が得られる。
じ工程で容易に形成でき、ドライバＩＣ電圧を半減にし
たことと相俟って、液晶表示装置コストを低減する効果
が得られる。
【００４１】さらに、ドライバ電圧低減により、ＩＣの
チップサイズが縮小され、表示装置の小型化に寄与す
る。
チップサイズが縮小され、表示装置の小型化に寄与す
る。
【００４２】図７は、本発明の液晶表示装置を用いたラ
ップトップコンピュータまたはブックコンピュータの一
実施例の概略を示す斜視図である。キーボード５等の部
分を本体として、これに表示モニタとなる液晶表示装置
６が備えられている。本発明の駆動方法を採用した液晶
表示装置６を用いると、優れた表示品質のポータブルコ
ンピュータが得られるとともに、バッファ回路を画素Ｔ
ＦＴと同一基板上に形成できることから、重量とコスト
とを大幅に削減可能である。
ップトップコンピュータまたはブックコンピュータの一
実施例の概略を示す斜視図である。キーボード５等の部
分を本体として、これに表示モニタとなる液晶表示装置
６が備えられている。本発明の駆動方法を採用した液晶
表示装置６を用いると、優れた表示品質のポータブルコ
ンピュータが得られるとともに、バッファ回路を画素Ｔ
ＦＴと同一基板上に形成できることから、重量とコスト
とを大幅に削減可能である。
【００４３】《実施例２》図８は、完全蓄積容量を持つ
液晶表示装置に本発明を適用した実施例２の等価回路を
示す回路図である。なお、表示装置全体の基本的配置
は、図３の実施例と同じである。図９は、図８の実施例
の駆動波形を示すタイムチャートである。
液晶表示装置に本発明を適用した実施例２の等価回路を
示す回路図である。なお、表示装置全体の基本的配置
は、図３の実施例と同じである。図９は、図８の実施例
の駆動波形を示すタイムチャートである。
【００４４】図８は、本実施例の等価回路のうち、図３
の３Ｕに相当する上側のドライバＩＣで駆動される部分
を示している。本実施例においては、いわゆるライン反
転方式で、液晶を交流駆動する。ＶDDは、ドライバＩＣ
から供給される映像信号である。なお、本実施例では、
図３の３Ｄに相当する下側のドライバＩＣからも、同相
の映像信号電圧が供給されている。しかし、列毎反転は
していない。ＶGBは、バッファＴＦＴのゲート電圧であ
る。ＶGは、画素ＴＦＴのゲート電圧であり、図３の回
路の１番目すなわちＧ１に対するものである。ＶDは、
バッファＴＦＴからの出力電圧すなわち画素ＴＦＴのド
レイン電圧であり、ドレイン線の駆動波形に対応する。
ＶSは、画素ＴＦＴのソース電圧であり、対向電極の電
圧ＶCOMとの差電圧が液晶容量ＣLCに加わり、これが表
示用の電圧となる。ＶCOMは、ドレイン電圧ＶDDと逆相
で、ＶＣ＝１３Ｖを中心とする振幅ＶSIG０（１Ｖ）の
交流電圧である。
の３Ｕに相当する上側のドライバＩＣで駆動される部分
を示している。本実施例においては、いわゆるライン反
転方式で、液晶を交流駆動する。ＶDDは、ドライバＩＣ
から供給される映像信号である。なお、本実施例では、
図３の３Ｄに相当する下側のドライバＩＣからも、同相
の映像信号電圧が供給されている。しかし、列毎反転は
していない。ＶGBは、バッファＴＦＴのゲート電圧であ
る。ＶGは、画素ＴＦＴのゲート電圧であり、図３の回
路の１番目すなわちＧ１に対するものである。ＶDは、
バッファＴＦＴからの出力電圧すなわち画素ＴＦＴのド
レイン電圧であり、ドレイン線の駆動波形に対応する。
ＶSは、画素ＴＦＴのソース電圧であり、対向電極の電
圧ＶCOMとの差電圧が液晶容量ＣLCに加わり、これが表
示用の電圧となる。ＶCOMは、ドレイン電圧ＶDDと逆相
で、ＶＣ＝１３Ｖを中心とする振幅ＶSIG０（１Ｖ）の
交流電圧である。
【００４５】図９において、ライン選択時間ｔG（３５
μｓ）の前半ｔGB（１７μｓ）に、バッファＴＦＴのゲ
ートに電圧ＶGB（２５Ｖ）を印加する。このｔGBの期間
に、バッファＴＦＴ ＴLを通して、ラインメモリ容量Ｃ
L（９０ｐＦ）等を充電すると、ドレイン線の電位ＶD
が、ＶDD（ＶC＝１３Ｖを中心にＶSIG＝３Ｖ振幅）と等
しくなる。次に、バッファＴＦＴのゲート電圧を下げ、
バッファＴＦＴが遮断された後、偶数フレームでは、ラ
インメモリ容量の共通電圧ＶCOMLUを２ＶSIGL（２×２
Ｖ）上げる。その結果、画素ＴＦＴのドレイン電圧ＶDU
は、ラインメモリの容量結合により、２ＶSIGL{ＣLM／
（ＣLM＋ＣDL）}＝３Ｖだけ上昇する。この選択期間ｔG
の間、対向電極電位は、負相（１３−２＝１１Ｖ）とな
っているため、結局、液晶容量には、ＶSIG＋ＶSIG０＋
２ＶSIGL{ＣLM／（ＣLM＋ＣDL）}＝７Ｖの駆動電圧が印
加されることになる。奇数フレームでも同様な効果が得
られ、結局、ドライバ電圧の振幅よりも大きな液晶駆動
電圧（３Ｖ→７Ｖ）を得ることができる。すなわち、ド
ライバ電圧の振幅を７Ｖから３Ｖに低減できる。
μｓ）の前半ｔGB（１７μｓ）に、バッファＴＦＴのゲ
ートに電圧ＶGB（２５Ｖ）を印加する。このｔGBの期間
に、バッファＴＦＴ ＴLを通して、ラインメモリ容量Ｃ
L（９０ｐＦ）等を充電すると、ドレイン線の電位ＶD
が、ＶDD（ＶC＝１３Ｖを中心にＶSIG＝３Ｖ振幅）と等
しくなる。次に、バッファＴＦＴのゲート電圧を下げ、
バッファＴＦＴが遮断された後、偶数フレームでは、ラ
インメモリ容量の共通電圧ＶCOMLUを２ＶSIGL（２×２
Ｖ）上げる。その結果、画素ＴＦＴのドレイン電圧ＶDU
は、ラインメモリの容量結合により、２ＶSIGL{ＣLM／
（ＣLM＋ＣDL）}＝３Ｖだけ上昇する。この選択期間ｔG
の間、対向電極電位は、負相（１３−２＝１１Ｖ）とな
っているため、結局、液晶容量には、ＶSIG＋ＶSIG０＋
２ＶSIGL{ＣLM／（ＣLM＋ＣDL）}＝７Ｖの駆動電圧が印
加されることになる。奇数フレームでも同様な効果が得
られ、結局、ドライバ電圧の振幅よりも大きな液晶駆動
電圧（３Ｖ→７Ｖ）を得ることができる。すなわち、ド
ライバ電圧の振幅を７Ｖから３Ｖに低減できる。
【００４６】本実施例では、すべての画素内に共通電極
を形成する必要があるため、共通電極とゲート線とのシ
ョート確率は低減されない。しかし、共通電極の振幅Ｖ
SIGOを下げられる。なお、ＶCOML信号なしで同等の効果
を得るには、ＶSIGOが２Ｖ必要である。このため、画素
ＴＦＴのソース電圧の振幅を例えば１８→１６Ｖに低減
でき、ＴＦＴのスイッチング特性の低下による表示品質
の低下を改善できる。
を形成する必要があるため、共通電極とゲート線とのシ
ョート確率は低減されない。しかし、共通電極の振幅Ｖ
SIGOを下げられる。なお、ＶCOML信号なしで同等の効果
を得るには、ＶSIGOが２Ｖ必要である。このため、画素
ＴＦＴのソース電圧の振幅を例えば１８→１６Ｖに低減
でき、ＴＦＴのスイッチング特性の低下による表示品質
の低下を改善できる。
【００４７】《実施例３》図１０は、本発明の液晶表示
装置の実施例３の等価回路を示す回路図である。図１１
は、図１０の等価回路を駆動するための電圧波形を示す
タイムチャートである。本実施例では、ドライバ電圧の
低減効果に加え、バッファＴＦＴを活用してドレインド
ライバ数を削減する効果が得られる。
装置の実施例３の等価回路を示す回路図である。図１１
は、図１０の等価回路を駆動するための電圧波形を示す
タイムチャートである。本実施例では、ドライバ電圧の
低減効果に加え、バッファＴＦＴを活用してドレインド
ライバ数を削減する効果が得られる。
【００４８】本実施例においては、バッファＴＦＴ ＴB
１，ＴB２をスイッチングすることにより、図示しない
ドライバＩＣから供給される映像信号電圧ＶDDを、２本
のドレインに交互に供給する。この構成により、ドレイ
ンドライバＩＣの端子数を半減させすなわちＩＣ個数を
半減させ、ドライバコストを大幅に削減できる。
１，ＴB２をスイッチングすることにより、図示しない
ドライバＩＣから供給される映像信号電圧ＶDDを、２本
のドレインに交互に供給する。この構成により、ドレイ
ンドライバＩＣの端子数を半減させすなわちＩＣ個数を
半減させ、ドライバコストを大幅に削減できる。
【００４９】実施例１と同様に、ラインメモリ容量ＣL
１，ＣL２（９０ｐＦ）がそれぞれのドレイン線Ｌ１，
Ｌ２に形成される。なお、図示していないが、配線容量
ＣL＝３０ｐＦであり、各画素には、付加容量が形成さ
れている。
１，ＣL２（９０ｐＦ）がそれぞれのドレイン線Ｌ１，
Ｌ２に形成される。なお、図示していないが、配線容量
ＣL＝３０ｐＦであり、各画素には、付加容量が形成さ
れている。
【００５０】ＶGB１，ＶGB２は、それぞれバッファＴＦ
Ｔ ＴB１，ＴB２のゲート電圧である。ＶGは、最上列の
画素ＴＦＴのゲート電圧である。ＶD１,ＶD２は、それ
ぞれバッファＴＦＴＴB１，ＴB２からの出力電圧すなわ
ち画素ＴＦＴのドレイン電圧であり、奇数番目，偶数番
目のドレイン線の電圧波形に対応している。ＶS１，ＶS
２は，前記ドレイン線に接続する画素ＴＦＴのソース電
圧である。
Ｔ ＴB１，ＴB２のゲート電圧である。ＶGは、最上列の
画素ＴＦＴのゲート電圧である。ＶD１,ＶD２は、それ
ぞれバッファＴＦＴＴB１，ＴB２からの出力電圧すなわ
ち画素ＴＦＴのドレイン電圧であり、奇数番目，偶数番
目のドレイン線の電圧波形に対応している。ＶS１，ＶS
２は，前記ドレイン線に接続する画素ＴＦＴのソース電
圧である。
【００５１】偶数フレームにおけるライン選択時間（ｔ
G＝３５μＳ）の間の回路動作を説明する。偶数番目の
ドレイン線に着目する。まずｔGB１（１２μＳ）の期間
に、電圧ＶGB１（２５Ｖ）が、ＴＦＴ ＴB１のゲート電
極に印加され、ＴB１が導通状態となりＶD１＝１７Ｖと
なるまで、ＣL１が充電される。続いて、ＴB１が遮断状
態になると同時に、共通電極ＶCOML１を上げ（０→４
Ｖ）、ＣL１の容量結合により、ＶD１を上昇（４×９０
／（９０＋３０）＝３Ｖ）させる。これにより、ｔGの
後半での画素ＴＦＴ ＴP１のドレイン電圧ＶD１が高く
なり、最終的に液晶容量ＣLC１に充電される正極性の電
圧が３Ｖ上昇する。次に、奇数番のドレイン線について
みる。ｔGB１の終端で、ＶDDが負極性となり、ＴB２の
ゲート電極に電圧ＶGB２（２５Ｖ）が印加され、ＴB２
がｔGB２の期間に導通状態となりＣL２がＶD２＝９Ｖと
なるまで充電される。一方、ＴB２が次に遮断状態とな
ると同時に、共通電極ＶCOML２を下げ（４→０Ｖ）、Ｃ
L２の容量結合によりＶD２を３Ｖ低下させる。最終的
に、液晶容量ＣLC１に充電される正極性の電圧が３Ｖ低
下する。奇数フレームでは、これらの偶数ラインと奇数
ラインとの動作が入れ替わる。結局、液晶容量を駆動す
る交流電圧は、第１の実施例と同様に３Ｖ上昇する。
G＝３５μＳ）の間の回路動作を説明する。偶数番目の
ドレイン線に着目する。まずｔGB１（１２μＳ）の期間
に、電圧ＶGB１（２５Ｖ）が、ＴＦＴ ＴB１のゲート電
極に印加され、ＴB１が導通状態となりＶD１＝１７Ｖと
なるまで、ＣL１が充電される。続いて、ＴB１が遮断状
態になると同時に、共通電極ＶCOML１を上げ（０→４
Ｖ）、ＣL１の容量結合により、ＶD１を上昇（４×９０
／（９０＋３０）＝３Ｖ）させる。これにより、ｔGの
後半での画素ＴＦＴ ＴP１のドレイン電圧ＶD１が高く
なり、最終的に液晶容量ＣLC１に充電される正極性の電
圧が３Ｖ上昇する。次に、奇数番のドレイン線について
みる。ｔGB１の終端で、ＶDDが負極性となり、ＴB２の
ゲート電極に電圧ＶGB２（２５Ｖ）が印加され、ＴB２
がｔGB２の期間に導通状態となりＣL２がＶD２＝９Ｖと
なるまで充電される。一方、ＴB２が次に遮断状態とな
ると同時に、共通電極ＶCOML２を下げ（４→０Ｖ）、Ｃ
L２の容量結合によりＶD２を３Ｖ低下させる。最終的
に、液晶容量ＣLC１に充電される正極性の電圧が３Ｖ低
下する。奇数フレームでは、これらの偶数ラインと奇数
ラインとの動作が入れ替わる。結局、液晶容量を駆動す
る交流電圧は、第１の実施例と同様に３Ｖ上昇する。
【００５２】なお、本実施例では、１フレーム目と２フ
レームを比べたとき、ＶDDをフレーム毎に反転させず、
バッファＴＦＴのＴB１とＴB２のゲート電圧であるＶGB
１とＶGB２の電圧がフレーム毎に入れ替えることで、画
素にかかる電圧をフレームごとに反転させている。これ
は、画素ＴＦＴの導通抵抗が高いすなわち充電が遅い正
極性充電を選択時間ｔGの前半で実行することにより、
充電時間長くし、充電率を向上させるためである。しか
し、ＶGB１とＶGB２とを入れ替えず、単にＶDDをフレー
ム反転させる駆動としても、本発明の特徴は損なわれな
い。
レームを比べたとき、ＶDDをフレーム毎に反転させず、
バッファＴＦＴのＴB１とＴB２のゲート電圧であるＶGB
１とＶGB２の電圧がフレーム毎に入れ替えることで、画
素にかかる電圧をフレームごとに反転させている。これ
は、画素ＴＦＴの導通抵抗が高いすなわち充電が遅い正
極性充電を選択時間ｔGの前半で実行することにより、
充電時間長くし、充電率を向上させるためである。しか
し、ＶGB１とＶGB２とを入れ替えず、単にＶDDをフレー
ム反転させる駆動としても、本発明の特徴は損なわれな
い。
【００５３】また、前記実施例２の類型で、完全蓄積容
量を用い、対向電極の電圧ＶCOMに交流電圧印加し、よ
り一層のドライバＩＣの動作電圧低減を図ることも、本
発明の特徴を損なわせない。この場合、列毎反転が不可
能となるため、実施例２と同様に、ライン反転駆動とな
るように映像信号を入れ替え、それに対応してＶCOMLを
入れ替えればよい。
量を用い、対向電極の電圧ＶCOMに交流電圧印加し、よ
り一層のドライバＩＣの動作電圧低減を図ることも、本
発明の特徴を損なわせない。この場合、列毎反転が不可
能となるため、実施例２と同様に、ライン反転駆動とな
るように映像信号を入れ替え、それに対応してＶCOMLを
入れ替えればよい。
【００５４】このように、本実施例の液晶駆動方法によ
れば、ドライバ電圧の振幅以上の電圧を画素に印加で
き、ドライバ電圧の低減が可能となる。
れば、ドライバ電圧の振幅以上の電圧を画素に印加で
き、ドライバ電圧の低減が可能となる。
【００５５】バッファ回路３は、画素ＴＦＴと同じ工程
で容易に形成できるから、動作電圧低減によるドライバ
ＩＣの単価の低減に加え、個数を半減にした効果によ
り、液晶表示装置のコストを大幅に低減可能である。
で容易に形成できるから、動作電圧低減によるドライバ
ＩＣの単価の低減に加え、個数を半減にした効果によ
り、液晶表示装置のコストを大幅に低減可能である。
【００５６】さらに、表示領域の周辺部を縮小し、表示
装置を小型／軽量化でき、実施例１と同様に、ラップト
ップコンピュータ等の小型軽量機器の表示装置として好
適である。
装置を小型／軽量化でき、実施例１と同様に、ラップト
ップコンピュータ等の小型軽量機器の表示装置として好
適である。
【００５７】《実施例４》図１２は、本発明による液晶
表示装置の実施例４の等価回路を示す回路図である。図
１３は、図１２の等価回路を駆動するための電圧波形を
示すタイムチャートである。本実施例においても、ドラ
イバ電圧の低減に加え、バッファＴＦＴを活用してドレ
インドライバ数を削減しているのが特徴である。
表示装置の実施例４の等価回路を示す回路図である。図
１３は、図１２の等価回路を駆動するための電圧波形を
示すタイムチャートである。本実施例においても、ドラ
イバ電圧の低減に加え、バッファＴＦＴを活用してドレ
インドライバ数を削減しているのが特徴である。
【００５８】回路構成上で、実施例２と異なるのは、ラ
インメモリＣL１端が、すべて１本の共通電極ＣＯＭLに
接続されていることである。ドライバＩＣから供給され
る映像信号電圧ＶDDを、バッファＴＦＴ ＴB１，ＴB２
をスイッチングすることにより、２本のドレインに分岐
供給し、ドレインドライバＩＣの端子数を半減する点
は、実施例３と同じである。
インメモリＣL１端が、すべて１本の共通電極ＣＯＭLに
接続されていることである。ドライバＩＣから供給され
る映像信号電圧ＶDDを、バッファＴＦＴ ＴB１，ＴB２
をスイッチングすることにより、２本のドレインに分岐
供給し、ドレインドライバＩＣの端子数を半減する点
は、実施例３と同じである。
【００５９】タイミング上で、実施例２と異なるのは、
バッファＴＦＴにおける選択時間（ｔGB１，ｔGB２）
が、長くなっている（１２ｕｓ→１７ｕｓ）ことであ
る。
バッファＴＦＴにおける選択時間（ｔGB１，ｔGB２）
が、長くなっている（１２ｕｓ→１７ｕｓ）ことであ
る。
【００６０】ＶGB１，ＶGB２，ＶG，ＶD１，ＶD２，Ｖ
Ｓ１，ＶＳ２，ＶCOMLなどの意味は、実施例３と同じで
ある。
Ｓ１，ＶＳ２，ＶCOMLなどの意味は、実施例３と同じで
ある。
【００６１】偶数フレームにおけるライン選択時間（ｔ
Ｇ＝３５ｕＳ）の間の回路動作を説明する。偶数番のド
レイン線（正極性）については、基本的に前記実施例２
と同じで、ｔGBが長くなっただけであり、最終的に液晶
容量ＣLC１に充電される正極性の電圧が３Ｖ上昇してい
る。一方、奇数番のドレイン線については、ｔGB２の終
端と画素ＴＦＴの選択時間ｔGの終端が同時であるた
め、画素ＴＦＴは、液晶ＣLCをカップリングで下がる前
のＶD２の電圧レベルに充電する。すなわち、本実施例
の駆動方法では、正極性側のみについて、ドライバ電圧
の低減効果が得られる。この場合、ＶSの振幅の中心
は、ＶDDの振幅の中心より１.５Ｖ高いので、ＶCOMも
１.５Ｖ高くして、液晶への不要な直流電圧の印加をキ
ャンセルする。
Ｇ＝３５ｕＳ）の間の回路動作を説明する。偶数番のド
レイン線（正極性）については、基本的に前記実施例２
と同じで、ｔGBが長くなっただけであり、最終的に液晶
容量ＣLC１に充電される正極性の電圧が３Ｖ上昇してい
る。一方、奇数番のドレイン線については、ｔGB２の終
端と画素ＴＦＴの選択時間ｔGの終端が同時であるた
め、画素ＴＦＴは、液晶ＣLCをカップリングで下がる前
のＶD２の電圧レベルに充電する。すなわち、本実施例
の駆動方法では、正極性側のみについて、ドライバ電圧
の低減効果が得られる。この場合、ＶSの振幅の中心
は、ＶDDの振幅の中心より１.５Ｖ高いので、ＶCOMも
１.５Ｖ高くして、液晶への不要な直流電圧の印加をキ
ャンセルする。
【００６２】なお、本実施例を前記実施例２と比較した
場合の長所は、画素ＴＦＴ，バッファＴＦＴの充電時間
を長くでき、ＴＦＴの充電能力の低下に対する動作マー
ジンが大きくなることである。また、ドライバＩＣの動
作周波数も下げられ、充分なドライブ能力が得られ、動
作の安定性が増す。
場合の長所は、画素ＴＦＴ，バッファＴＦＴの充電時間
を長くでき、ＴＦＴの充電能力の低下に対する動作マー
ジンが大きくなることである。また、ドライバＩＣの動
作周波数も下げられ、充分なドライブ能力が得られ、動
作の安定性が増す。
【００６３】
【発明の効果】本発明によれば、薄膜トランジスタのド
ライバＩＣの動作電圧の大幅な低減が可能となるうえ
に、配線間の短絡等の動作不良が激減し、表示画像の輝
度が向上した低価格で高画質の液晶表示装置が提供され
る。また、低価格で高画質の液晶表示装置を搭載したポ
ータブルコンピュータが得られる。
ライバＩＣの動作電圧の大幅な低減が可能となるうえ
に、配線間の短絡等の動作不良が激減し、表示画像の輝
度が向上した低価格で高画質の液晶表示装置が提供され
る。また、低価格で高画質の液晶表示装置を搭載したポ
ータブルコンピュータが得られる。
【図１】本発明の作用を説明するためのＴＦＴ液晶表示
装置の等価回路を示す回路図である。
装置の等価回路を示す回路図である。
【図２】図１の等価回路においてＴＦＴ液晶表示装置を
フレーム反転方式で駆動するための信号波形を示すタイ
ムチャートである。
フレーム反転方式で駆動するための信号波形を示すタイ
ムチャートである。
【図３】本発明によるアクティブマトリクス液晶表示装
置の一実施例の構成を示すブロック図である。
置の一実施例の構成を示すブロック図である。
【図４】図３のアクティブマトリクス液晶表示装置の等
価回路を示す回路図である。
価回路を示す回路図である。
【図５】図４の等価回路を駆動す駆動波形を示すタイム
チャートである。
チャートである。
【図６】本実施例の液晶表示装置の要部の平面構造を示
す図である。
す図である。
【図７】本発明の液晶表示装置を用いたラップトップコ
ンピュータまたはブックコンピュータの一実施例の概略
を示す斜視図である。
ンピュータまたはブックコンピュータの一実施例の概略
を示す斜視図である。
【図８】完全蓄積容量を持つ液晶表示装置に本発明を適
用した実施例２の等価回路を示す回路図である。
用した実施例２の等価回路を示す回路図である。
【図９】図８の実施例の駆動波形を示すタイムチャート
である。
である。
【図１０】本発明の液晶表示装置の実施例３の等価回路
を示す回路図である。
を示す回路図である。
【図１１】図１０の等価回路を駆動するための電圧波形
を示すタイムチャートである。
を示すタイムチャートである。
【図１２】本発明による液晶表示装置の実施例４の等価
回路を示す回路図である。
回路を示す回路図である。
【図１３】図１２の等価回路を駆動するための電圧波形
を示すタイムチャートである。
を示すタイムチャートである。
【図１４】従来のＴＦＴマトリクスの等価回路を示す回
路図である。
路図である。
【図１５】図１４の等価回路における駆動波形を示すタ
イムチャートである。
イムチャートである。
１ ドライバＩＣ（ゲート駆動用） ２ ドライバＩＣ（ドレイン駆動用） ３ バッファ回路 ４ 画素ＴＦＴが形成された基板 ５ キーボード ６ 液晶表示装置 ７ 表示領域 ＣLC 液晶容量 ｔG 画素ＴＦＴのゲート選択時間 ＴP 画素のＴＦＴ ＶCOM 対向電極の電圧 ＶCOML ラインメモリの共通電極の電圧 ＶD 画素ＴＦＴのドレイン（映像信号）電圧 ＶDD ドライバＩＣから出力される映像信号電圧 ＶG 画素ＴＦＴのゲート電圧 ＶGB バッファＴＦＴのゲート電圧 ＶS 画素ＴＦＴのソース電圧 ＴB バッファＴＦＴ
Claims (12)
- 【請求項１】 表示領域中にマトリクス状に配列した画
素と、個々の当該画素を駆動する画素ＴＦＴと、前記マ
トリクスの同一列に配列された前記ＴＦＴのドレイン電
極をドレイン駆動回路に接続するドレイン線と、前記マ
トリクスの同一行に配列された前記ＴＦＴのゲート電極
をゲート駆動回路に接続するゲート線とを有する液晶表
示装置において、 前記ドレイン駆動回路にドレイン電極が接続され前記ド
レイン線にソース電極が接続されたバッファＴＦＴと、
当該バッファＴＦＴのソース電極に一端が接続され他端
が共通電極に接続されたラインメモリ容量とを含むバッ
ファ回路を前記表示領域の外側に設けたことを特徴とす
る液晶表示装置。 - 【請求項２】 請求項１に記載の液晶表示装置の駆動方
法において、 前記ラインメモリ容量が接続された前記共通電極にライ
ンメモリ交流電圧を印加することを特徴とする液晶表示
装置の駆動方法。 - 【請求項３】 表示領域中にマトリクス状に配列した画
素と、個々の当該画素に一端がされ他端が前行のゲート
線に接続された付加容量と、個々の前記画素および付加
容量を駆動する画素ＴＦＴと、前記マトリクスの同一列
に配列された前記ＴＦＴのドレイン電極をドレイン駆動
回路に接続するドレイン線と、前記マトリクスの同一行
に配列された前記ＴＦＴのゲート電極をゲート駆動回路
に接続するゲート線とを有する液晶表示装置において、 前記ドレイン駆動回路にドレイン電極が接続され前記ド
レイン線にソース電極が接続されたバッファＴＦＴと、
当該バッファＴＦＴのソース電極に一端が接続され他端
が共通電極に接続されたラインメモリ容量とを含むバッ
ファ回路を前記表示領域の外側に設けたことを特徴とす
る液晶表示装置。 - 【請求項４】 請求項３に記載の液晶表示装置の駆動方
法において、 列方向に隣接する画素の画素ＴＦＴのソース電圧を互い
に逆相の交流電圧とすることを特徴とする液晶表示装置
の駆動方法。 - 【請求項５】 表示領域中にマトリクス状に配列した画
素と、個々の当該画素に並列接続された完全蓄積容量
と、個々の前記画素および完全蓄積容量を駆動する画素
ＴＦＴと、前記マトリクスの同一列に配列された前記Ｔ
ＦＴのドレイン電極をドレイン駆動回路に接続するドレ
イン線と、前記マトリクスの同一行に配列された前記Ｔ
ＦＴのゲート電極をゲート駆動回路に接続するゲート線
とを有する液晶表示装置において、 前記ドレイン駆動回路にドレイン電極が接続され前記ド
レイン線にソース電極が接続されたバッファＴＦＴと、
当該バッファＴＦＴのソース電極に一端が接続され他端
が共通電極に接続されたラインメモリ容量とを含むバッ
ファ回路を前記表示領域の外側に設けたことを特徴とす
る液晶表示装置。 - 【請求項６】 請求項５に記載の液晶表示装置の駆動方
法において、 ライン選択時間内でかつ一つのドレイン駆動回路に接続
された前記ふたつのバッファＴＦＴに、それぞれバッフ
ァ選択時間を持たせるとともに、画素選択時間内でかつ
それぞれのバッファ選択時間の終了後にそれぞれの前記
ラインメモリ電圧をそれぞれのバッファ選択時間中の前
記ドレイン信号の極性と（振幅の中心を基準として）同
極性側に変化させることを特徴とする液晶表示装置の駆
動方法。 - 【請求項７】 表示領域中にマトリクス状に配列した画
素と、個々の当該画素を駆動する画素ＴＦＴと、前記マ
トリクスの同一列に配列された前記ＴＦＴのドレイン電
極をドレイン駆動回路に接続するドレイン線と、前記マ
トリクスの同一行に配列された前記ＴＦＴのゲート電極
をゲート駆動回路に接続するゲート線とを有する液晶表
示装置において、 前記ドレイン駆動回路にドレイン電極が接続され奇数列
の前記ドレイン線にソース電極が接続されたバッファＴ
ＦＴと当該バッファＴＦＴのソース電極に一端が接続さ
れ他端が奇数列共通電極に接続されたラインメモリ容量
とを含む奇数列バッファ回路と、 前列の前記奇数列バッファ回路が接続された前記ドレイ
ン駆動回路にドレイン電極が共通に接続され偶数列の前
記ドレイン線にソース電極が接続されたバッファＴＦＴ
と当該バッファＴＦＴのソース電極に一端が接続され他
端が偶数列共通電極に接続されたラインメモリ容量とを
含む偶数列バッファ回路と、 前記奇数列バッファＴＦＴと偶数列ＴＦＴとを交互に駆
動する手段とを前記表示領域の外側に設けたことを特徴
とする液晶表示装置。 - 【請求項８】 請求項７に記載の液晶表示装置の駆動方
法において、 前記マトリクスの同一行中の前記画素のＴＦＴが導通状
態となるライン選択時間内に、前記バッファＴＦＴが導
通状態となるバッファ選択時間を持たせるとともに、前
記画素選択時間内でかつ前記バッファ選択時間の終了後
にラインメモリ容量を、バッファ選択時間中の映像信号
の極性（振幅の中心を基準として）と同極性側に変化さ
せることを特徴とする液晶表示装置の駆動方法。 - 【請求項９】 表示領域中にマトリクス状に配列した画
素と、個々の当該画素を駆動する画素ＴＦＴと、前記マ
トリクスの同一列に配列された前記ＴＦＴのドレイン電
極をドレイン駆動回路に接続するドレイン線と、前記マ
トリクスの同一行に配列された前記ＴＦＴのゲート電極
をゲート駆動回路に接続するゲート線とを有する液晶表
示装置において、 前記ドレイン駆動回路にドレイン電極が接続され奇数列
の前記ドレイン線にソース電極が接続されたバッファＴ
ＦＴと当該バッファＴＦＴのソース電極に一端が接続さ
れ他端が奇数列共通電極に接続されたラインメモリ容量
とを含む奇数列バッファ回路と、 前列の前記奇数列バッファ回路が接続された前記ドレイ
ン駆動回路にドレイン電極が共通に接続され偶数列の前
記ドレイン線にソース電極が接続されたバッファＴＦＴ
と当該バッファＴＦＴのソース電極に一端が接続され他
端が偶数列共通電極に接続されたラインメモリ容量とを
含む偶数列バッファ回路と、 前記奇数列バッファＴＦＴと偶数列ＴＦＴとを交互に駆
動する手段とを前記表示領域の外側に設けたことを特徴
とする液晶表示装置。 - 【請求項１０】 請求項９に記載の液晶表示装置の駆動
方法において、 前記マトリクスの同一行中の前記画素のＴＦＴが導通状
態となるライン選択時間内に、前記バッファＴＦＴが導
通状態となるバッファ選択時間を持たせるとともに、前
記画素選択時間内でかつ前記バッファ選択時間の終了後
にラインメモリ容量を、バッファ選択時間中の映像信号
の極性（振幅の中心を基準として）と同極性側に変化さ
せることを特徴とする液晶表示装置の駆動方法。 - 【請求項１１】 請求項１，３，５，７，９のいずれか
一項に記載の液晶表示装置において、 前記ラインメモリ容量が、ドレイン線に付随する全容量
の５０％以上の容量を占めることを特徴とする液晶表示
装置。 - 【請求項１２】 請求項１，３，５，７，９，１１のい
ずれか一項に記載の液晶表示装置を備えたポータブルコ
ンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27523891A JP3328840B2 (ja) | 1991-10-23 | 1991-10-23 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27523891A JP3328840B2 (ja) | 1991-10-23 | 1991-10-23 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05113774A true JPH05113774A (ja) | 1993-05-07 |
| JP3328840B2 JP3328840B2 (ja) | 2002-09-30 |
Family
ID=17552624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27523891A Expired - Lifetime JP3328840B2 (ja) | 1991-10-23 | 1991-10-23 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3328840B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003255911A (ja) * | 2002-03-05 | 2003-09-10 | Internatl Business Mach Corp <Ibm> | 画像表示装置、表示信号供給装置、書き込み電位供給方法 |
| JP2008139860A (ja) * | 2006-12-01 | 2008-06-19 | Toppoly Optoelectronics Corp | 表示品質の改善された液晶表示システム及び関連駆動方法 |
| WO2012141120A1 (ja) * | 2011-04-15 | 2012-10-18 | シャープ株式会社 | 表示装置および表示方法 |
| WO2013018597A1 (ja) * | 2011-08-02 | 2013-02-07 | シャープ株式会社 | 表示装置およびその駆動方法 |
-
1991
- 1991-10-23 JP JP27523891A patent/JP3328840B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003255911A (ja) * | 2002-03-05 | 2003-09-10 | Internatl Business Mach Corp <Ibm> | 画像表示装置、表示信号供給装置、書き込み電位供給方法 |
| JP2008139860A (ja) * | 2006-12-01 | 2008-06-19 | Toppoly Optoelectronics Corp | 表示品質の改善された液晶表示システム及び関連駆動方法 |
| WO2012141120A1 (ja) * | 2011-04-15 | 2012-10-18 | シャープ株式会社 | 表示装置および表示方法 |
| WO2013018597A1 (ja) * | 2011-08-02 | 2013-02-07 | シャープ株式会社 | 表示装置およびその駆動方法 |
| JP5248717B1 (ja) * | 2011-08-02 | 2013-07-31 | シャープ株式会社 | 表示装置およびその駆動方法 |
| US8698726B2 (en) | 2011-08-02 | 2014-04-15 | Sharp Kabushiki Kaisha | Display device and method for powering same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3328840B2 (ja) | 2002-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8368630B2 (en) | Liquid crystal display | |
| KR100338012B1 (ko) | 스윙 공통 전극을 이용한 액정 표시 장치 및 이의 구동 방법 | |
| US6075505A (en) | Active matrix liquid crystal display | |
| US7259738B2 (en) | Liquid crystal display device | |
| US7808472B2 (en) | Liquid crystal display and driving method thereof | |
| TWI293132B (ja) | ||
| US8866717B2 (en) | Display device and drive method providing improved signal linearity | |
| JP2626451B2 (ja) | 液晶表示装置の駆動方法 | |
| JP4241781B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
| US20030132903A1 (en) | Liquid crystal display device having an improved precharge circuit and method of driving same | |
| US8299998B2 (en) | Liquid crystal display device with first and second image signals about a middle voltage | |
| JP5426167B2 (ja) | 表示装置 | |
| EP2224424B1 (en) | LCD with common voltage driving circuit | |
| JPH05204331A (ja) | 液晶表示装置の駆動方法 | |
| JP2001282205A (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法 | |
| KR20020048693A (ko) | 스윙 공통 전극 전압을 이용한 액정 표시 장치 및 이의구동 방법 | |
| JP3405579B2 (ja) | 液晶表示装置 | |
| JPH07181927A (ja) | 画像表示装置 | |
| KR20020052137A (ko) | 액정표시장치 | |
| JPH07318901A (ja) | アクティブマトリクス型液晶表示装置及びその駆動方法 | |
| US8654054B2 (en) | Liquid crystal display device and driving method thereof | |
| JP2001166741A (ja) | 半導体集積回路装置および液晶表示装置 | |
| JP4079473B2 (ja) | 液晶表示装置 | |
| JP3328840B2 (ja) | 液晶表示装置 | |
| JPH08298638A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070719 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 10 |