JP5074916B2 - 複数の出力を備えた信号線駆動装置 - Google Patents
複数の出力を備えた信号線駆動装置 Download PDFInfo
- Publication number
- JP5074916B2 JP5074916B2 JP2007332040A JP2007332040A JP5074916B2 JP 5074916 B2 JP5074916 B2 JP 5074916B2 JP 2007332040 A JP2007332040 A JP 2007332040A JP 2007332040 A JP2007332040 A JP 2007332040A JP 5074916 B2 JP5074916 B2 JP 5074916B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- power supply
- polarity
- group
- amplifiers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Description
図1は信号線駆動装置2の概略を示すブロック図である。駆動すべき対象である複数の信号線1に対して、複数の出力端子6が接続される。複数の出力端子6は相互に隣接して、図面では水平方向に延在する配列5をなしている。図1では、複数の出力端子6の内の8個を例示して、それぞれS1からS8と記しているが、複数であれば、これより多く又は少なく形成することができる。
出力端子 S1 S2 S3 S4 S5 S6 S7 S8
アンプ AN1 AP1 AN2 AP2 AN3 AP3 AN4 AP4
出力端子 S1 S2 S3 S4 S5 S6 S7 S8
アンプ AP1 AN1 AP2 AN2 AP3 AN3 AP4 AN4
次に、第2の実施形態の例として、出力端子2つごとに、出力信号の極性が入れ替わる反転駆動方式を用いる構成とすることもできる。図4はその場合の出力信号の極性の変化の様子を、図3と同じように表したものである。図4においては、出力端子の配列5のうちの端部のもの、即ち出力端子S1の極性が出力端子S2と異なり、出力端子S2とS3は互いに同じ極性で出力端子S1とは逆、出力端子S4及びS5は互いに同じ極性で出力端子S2及びS3とは逆、などとなっており、以降2つの出力端子ごとに極性が変わる方式である。このような出力信号の構成は、例えば表示装置の画質や消費電力等を考慮した場合に採用されることがある。このように出力信号が隣り合う二つ毎に極性を異ならせる駆動方式を、H2ドット反転駆動と呼ぶ。
出力端子 S1 S2 S3 S4 S5 S6 S7 S8
アンプ AN1 AP1 AP2 AN2 AN3 AP3 AP4 AN4
極性反転信号がLのときの出力端子とアンプとの対応関係:
出力端子 S1 S2 S3 S4 S5 S6 S7 S8
アンプ AP1 AN1 AN2 AP2 AP3 AN3 AN4 AP4
図6は、第3の実施態様を示す駆動装置の概略図である。信号処理回路10及びスイッチ11は省略しているが、それらは第1及び第2の実施態様と同様である。第1及び第2の実施態様と異なる点は、接地電位の電源配線VSScを設け、これを、アンプの配列3及び4に共通に接続して接地電位の電源を供給することとした点である。このように構成すると、アンプの配列3及び4の間に領域の余裕を若干設けて、電源配線VSScを太く形成することも可能であり、配列3に属する負極性のアンプAN1及びAN3等と、配列4の負極性のアンプAN2及びAN4等が、この電源配線VSScに共通に接続されても、電位の変動を生じないようにすることができる。一方、電源配線VDDa及びVDDbは、第1及び第2の実施態様と同様に、配列4及び配列3にそれぞれ対応して、独立して各配列に電源電位を供給するので、電流量を制限することによって、電源電位の変動を防止し、出力信号の変動を防止することができる。すなわち、電源配線VSScのような領域の余裕が無く、配線を太くして抵抗を下げることができない場合でも、電源配線VDDa及びVDDbの電位変動を防止して出力信号の安定を維持することが可能となる。
図7は、第4の実施態様の駆動装置82の構成を、先に説明したP/Nバッファ・アンプ・タイプの駆動装置の場合と比較して示す概略図であり、図7aは、P/Nバッファ・アンプ・タイプの場合のアンプの場合を示す。、図7bは、これに対して、第4の実施態様で採用するいわゆるレール・トゥ・レール・タイプと呼ばれる構成のもので、1つのアンプで正極性と負極性の両方の極性の信号を出力するアンプを用いるものである。具体的には、差動増幅器OPの正入力端に入力信号を受け、出力端を負入力端にいわゆる負帰還の形態にて接続して、アンプを構成し、正負両極性の出力信号を発生させることができるように構成している。従って、アンプが両極性の電圧の信号を出力できることから、アンプの後段でスイッチによって、出力端子へ送るべき信号を交換する必要が無く、極性の切り替えは、アンプA1、A2等の前段に配置されスイッチ87によって行うことができる。こうすることで、アンプの後段にスイッチ7を配置する場合のスイッチ7のインピーダンスの影響をのぞくことができ、出力信号レベルの強くまたは高精度のものとすることができる。よって、出力端子S1、S2等とアンプA1,A2等が一対一に対応して接続される。スイッチ87のおのおのの出力端子を、図8に示すように、個別に、SD1ないしSD8とする。これらのスイッチ出力端子SD1等はアンプA1等と一対一に対応する。スイッチ出力SD1及びSD2は、信号処理回路D1とD2の出力が適宜交換されてまたは交換せずに出力される端子であり、SD3からSD8も同様である。
スイッチの出力端子 SD1 SD2 SD3 SD4 SD5 SD6 SD7 SD8
アンプ A1 A2 A3 A4 A5 A6 A7 A8
駆動装置の出力端子 S1 S2 S3 S4 S5 S6 S7 S8
信号処理回路の極性(固定)D1 D2 D3 D4 D5 D6 D7 D8
+ − + − + − + −
スイッチ87の出力極性 SD1 SD2 SD3 SD4 SD5 SD6 SD7 SD8
− + − + − + − +
アンプの極性 A1 A2 A3 A4 A5 A6 A7 A8
− + − + − + − +
出力端子の極性 S1 S2 S3 S4 S5 S6 S7 S8
− + − + − + − +
信号処理回路の極性(固定)D1 D2 D3 D4 D5 D6 D7 D8
+ − + − + − + −
スイッチ87の出力極性 SD1 SD2 SD3 SD4 SD5 SD6 SD7 SD8
+ − + − + − + −
アンプの極性 A1 A2 A3 A4 A5 A6 A7 A8
+ − + − + − + −
出力端子の極性 S1 S2 S3 S4 S5 S6 S7 S8
+ − + − + − + −
図8に示した駆動装置82は、出力端子とアンプとの接続形態はそのままで、スイッチ87の動作を若干変更することによって、図4の駆動方法にも適用することができる。例えば、極性反転信号POLがHの時には、まず、出力信号S1等及びアンプA1等の極性は以下のようになる。
アンプ A1 A2 A3 A4 A5 A6 A7 A8
− + + − − + + −
出力端子 S1 S2 S3 S4 S5 S6 S7 S8
− + + − − + + −
第5の実施態様では、電源電位VDDの電源配線と、接地電位VSSの電源配線との両方を、2種類ずつ設ける構成としたが、図6と同様に、電源電位VDDの電源配線については上記の構成を用いて電源配線VDDa及びVDDbを形成しつつ、接地電位VSSの電源配線については、配列83及び84に共通の配線VSScを形成してもよい。このように構成すると、アンプの配列83及び84の間に領域の余裕を若干設けて、電源配線VSScを太く形成することも可能であり、配列83および84に属するアンプが同時に負極性の信号出力動作を行なっても、電位の変動を生じないようにすることができる。一方、電源配線VDDa及びVDDbは、第4及び5の実施態様と同様に、配列84及び配列83にそれぞれ対応して、独立して各配列に電源電位を供給するので、電流量を制限することによって、電源電位の変動を防止し、出力信号の変動を防止することができる。すなわち、電源配線VSScのような領域の余裕が無く、配線を太くして抵抗を下げることができない場合でも、電源配線VDDa及びVDDbの電位変動を防止して出力信号の安定を維持することが可能となる。同様に、電源配線VDDcを共通として、接地電位の電源配線VSSa及びVSSbは別個に設ける構成とすることも可能である。
図10は、第7の実施太陽の駆動装置を表す概略図である。図8と同じ構成については同じ参照番号を付して説明は省略する。
図10の駆動装置102においても、各アンプは2列に分かれて配置され、配列103及び104を構成する。即ち、アンプA2,A3,A6及びA7が相互にこの順で隣接して配置されて配列104をなし、一方、アンプA1,A4、A5及びA8が相互にこの順で隣接して配置されて配列103をなしている。配列103に属するアンプをアンプ109とも称し、配列104のものをアンプ108とも称することとする。これらアンプの配列103及び104は、互いに隣接して、かつ出力端子の配列5とも隣接して配置されている。配列104に属する各アンプ108と、配列103に属する各アンプ109とは互いに、配列5の延在する方向、即ち図面の左右方向に対して、90度をなす方向に沿って互いに隣接しても良い。図10はそのような場合を示しており、例えばアンプA1とA2とは図面の上下方向に沿って相互に並んでいる。しかし、これら各アンプ108と109との位置関係は、レイアウト上の便宜等により、適宜左右方向にずれるように調整することも可能であり、アンプ108と109とが、配列5の方向とは平行ではない所定の方向に沿って互いに並びあっていれば良い。図8では、アンプA2,A3,A6及びA7が、アンプA1,A4、A5及びA8と、それぞれ、この所定の方向に沿って並びあっている。
スイッチ87の出力極性 SD1 SD2 SD3 SD4 SD5 SD6 SD7 SD8
− + − + − + − +
アンプの極性 A1 A2 A3 A4 A5 A6 A7 A8
− + − + − + − +
出力端子の極性 S1 S2 S3 S4 S5 S6 S7 S8
− + − + − + − +
スイッチ87の出力極性 SD1 SD2 SD3 SD4 SD5 SD6 SD7 SD8
+ − + − + − + −
アンプの極性 A1 A2 A3 A4 A5 A6 A7 A8
+ − + − + − + −
出力端子の極性 S1 S2 S3 S4 S5 S6 S7 S8
+ − + − + − + −
図10に示した駆動装置102は、出力端子とアンプとの接続形態はそのままで、スイッチ87の構成を変更することによって、出力端子S1等が、2つごとに極性を入れ替える方式の反転駆動、巣縄値先に説明したH2ドット反転駆動方式にも用いることができる。但し、この場合は、図5の駆動方法を用いる。図5の駆動方法は、図4のものと比べて、極性の規則性が出力端子1つ分だけずれた関係にある。即ち、出力端子S1及びS2が同極性で、出力端子S3及びS4は互いに同極性で出力端子S1およびS2とは逆、などとなっており、以降出力端子2つごとに極性が変わる方式である。この場合、例えば、極性反転信号POLがHの時には、まず、出力信号S1等及びアンプA1等の極性は以下のようになる。
アンプ A1 A2 A3 A4 A5 A6 A7 A8
+ + − − + + − −
出力端子 S1 S2 S3 S4 S5 S6 S7 S8
+ + − − + + − −
第3の実施態様や第6の実施態様と同様に、図10の駆動装置102においても、電源配線VDDcを配列103と104とに共通に設け、接地電位の電源配線VSSa及びVSSbを別個独立に設ける構成としても良い。また逆に、接地電位の電源配線Vsscを両配列に共通に設けて、電源配線VDDa及びVDDbは別個に設ける構成としても良い。いずれの場合も、第3の実施態様や第6の実施態様と同様に、電源電位の安定、及び出力信号の安定を図ることができる。
図11は第10の実施態様における駆動装置112を示す。図10の駆動装置と異なる点は、出力端子S1ないしS8にこの順で対応するアンプA1ないしA8を、2つのグループに分けるに際して、アンプA3,A2,A7及びA6をこの順で隣接形成して配列114となし、出力端子の配列5に隣接させている点、また、アンプA1,A4,A5及びA8をこの順で隣接形成して、配列113とし、これを配列114に隣接させている点である。これらアンプA3,A2,A7及びA6と、アンプA1,A4,A5及びA8とは、出力端子の配列5とは平行ではない所定の方向に沿って、互いにこの順で隣接しあう配置となる。レイアウト上の便宜によっては、この所定の方向は、配列5に対して垂直であってもよいし、垂直ではなく傾いていてもかまわない。この構成により、図3の反転駆動を行なう場合には、極性反転信号POLがHの時には、配列114のアンプA3,A2,A7及びA6の極性はこの順で、−+−+となり、配列113のアンプA1,A4,A5及びA8の極性はこの順で、−+−+となる。極性反転信号POLがLのときはそれぞれこの逆極性となる。従って、いずれの配列も、同時に同じ極性となるアンプの一部を含み、従って、上述したように、電源配線への電流の集中を防ぎ、電源電位を安定化させ、出力信号の安定を確保することができる。また、同時には同じ極性にはならないアンプ同士を隣接させるように包含しているため、装置を大型化することなく、出力の安定化の効果を得ることができる。
そして、図11の駆動装置112において、図5の駆動方法を行なう場合は、第8の実施態様と同じようにすればよい。つまり、出力端子S1及びS2は同じ極性だから、正極性のときは信号処理回路D1及びD3に、負極性のときは信号処理回路D2及びD4に対応する。また出力端子S3及びS4はそれとは逆極性で相互には同じ極性であり、負極性のときは信号処理回路D2及びD4に、正極性のときは信号処理回路D1及びD3に対応するものとする。すなわち、スイッチ87の代わりに、図示しないスイッチ870を、第8の実施態様と同様に設け、スイッチ870の一つは、極性反転信号POLの値HまたはLにそれぞれ応答して、信号処理回路D1及びD2の出力をアンプA1及びA3に対して、この順でまたは交換した順序で接続する構成とする。また、スイッチ870の他の一つは、極性反転信号POLの値HまたはLにそれぞれ応答して、信号処理回路D3及びD4の出力をアンプA2及びA4に対して、この順でまたは交換した順序で接続する構成とする。また、さらに他の一つの推知870は、信号処理回路D5及びD6をアンプA5及びA7に同様の態様にて接続し、さらに他のスイッチ870は、信号処理回路D7及びD8をアンプA6及びA8に同様の態様にて接続する構成とする。
図12は、第11の実施態様における駆動装置122を示す。図11の駆動装置と異なる点は、出力端子S1ないしS8にこの順で対応するアンプA1ないしA8を、2つのグループに分けるに際して、アンプA1,A4,A5及びA8をこの順で隣接形成して配列124となし、出力端子の配列5に隣接させている点、また、アンプA3,A2,A7及びA6をこの順で隣接形成して、配列123とし、これを配列124に隣接させている点である。これらアンプA3,A2,A7及びA6と、アンプA1,A4,A5及びA8とは、出力端子の配列5とは平行ではない所定の方向に沿って、互いにこの順で隣接しあう配置となる。レイアウト上の便宜によっては、この所定の方向は、配列5に対して垂直であってもよいし、垂直ではなく傾いていてもかまわない。この構成により、図3の反転駆動を行なう場合には、極性反転信号POLがHの時には、配列124のアンプA1,A4,A5及びA8の極性はこの順で、−+−+となり、配列123のアンプA3,A2,A7及びA6の極性はこの順で、−+−+となる。極性反転信号POLがLのときはそれぞれこの逆極性となる。従って、いずれの配列も、同時に同じ極性となるアンプの一部を含み、従って、上述したように、電源配線への電流の集中を防ぎ、電源電位を安定化させ、出力信号の安定を確保することができる。また、同時には同じ極性にはならないアンプ同士を隣接させるように包含して接続しているため、装置を大型化することなく、出力の安定化の効果を得ることができる。
そして、図12の駆動装置122において、図5の駆動方法を行なう場合は、第8の実施態様と同じようにすればよい。つまり、出力端子S1及びS2は同じ極性だから、正極性のときは信号処理回路D1及びD3に、負極性のときは信号処理回路D2及びD4に対応する。また出力端子S3及びS4はそれとは逆極性で相互には同じ極性であり、負極性のときは信号処理回路D2及びD4に、正極性のときは信号処理回路D1及びD3に対応するものとする。すなわち、スイッチ87の代わりに、図示しないスイッチ870を、第8の実施態様と同様に設け、スイッチ870の一つは、極性反転信号POLの値HまたはLにそれぞれ応答して、信号処理回路D1及びD2の出力をアンプA1及びA3に対して、この順でまたは交換した順序で接続する構成とする。また、スイッチ870の他の一つは、極性反転信号POLの値HまたはLにそれぞれ応答して、信号処理回路D3及びD4の出力をアンプA2及びA4に対して、この順でまたは交換した順序で接続する構成とする。また、さらに他の一つの推知870は、信号処理回路D5及びD6をアンプA5及びA7に同様の態様にて接続し、さらに他のスイッチ870は、信号処理回路D7及びD8をアンプA6及びA8に同様の態様にて接続する構成とする。
また、同様に、出力端子3つ以上ごとに極性を異ならせることもできる。例えば、3つごとに異ならせる場合は、出力端子S1、S2及びS3を、正極性の場合は信号処理回路D1、D3及びD5に対応させ、負極性のときはD2、D4及びD6に対応させる。また、出力端子S4、S5及びS6を、負極性の場合は信号処理回路D2、D4及びD6に対応させ、正極性のときはD1、D3及びD5に対応させる。即ち、新しいスイッチ8700を設けることとし、一つのスイッチ8700は、信号処理回路D1とD2の出力を出力端子S1とS4に正順でまたは交換して出力し、他のスイッチ8700は信号処理回路D3とD4の出力を出力端子S2とS5に正順でまたは交換して出力し、さらに他のスイッチ8700は、信号処理回路D5とD6の出力を出力端子S3とS6に正順でまたは交換して出力する構成とすればよい。
図13は、第12の実施態様における駆動装置132の構成概略を示す図であり、図12の駆動装置と異なる点は、
まず、出力端子S1ないしS8にこの順で対応するアンプA1ないしA8を、2つのグループに分けるに際して、アンプA1,A3,A5及びA7をこの順で隣接形成して配列134となし、出力端子の配列5に隣接させている点、また、アンプA2,A4,A6及びA8をこの順で隣接形成して、配列133とし、これを配列134に隣接させている点である。これらアンプA1,A3,A5及びA7と、アンプA2,A4,A6及びA8とは、出力端子の配列5とは平行ではない所定の方向に沿って、互いにこの順で隣接しあう配置となる。レイアウト上の便宜によっては、この所定の方向は、配列5に対して垂直であってもよいし、垂直ではなく傾いていてもかまわない。この構成により、図3の反転駆動を行なう場合には、極性反転信号POLがHの時には、配列134のアンプA1,A3,A5及びA7の極性はこの順で、−−−−となり、配列133のアンプA2,A4,A6及びA8の極性はこの順で、++++となる。極性反転信号POLがLのときはそれぞれこの逆極性となる。従って、各配列は、いずれも、同時に同じ極性で動作するアンプを集めた配列となっている。そして、電源配線VDDa2が、これら両配列の間をまたがって延在し、極性反転信号がHの場合を例にすると、正極性のアンプの配列である配列133の内、アンプA4及びA8とだけ接続しており、電流集中を防いで電位変動を防止し、出力信号の安定を実現している。電源配線VDDb2についても、同様である。また、電源配線VDDa2は、同時に、負極性のアンプA1及びA5とも共通に接続している。従って、駆動装置132においては、配線数を増やさず、装置の大型化を防ぎつつ出力信号の安定を実現することができる。
図14は、第13の実施形態を示す概略図である。この実施形態の駆動装置142は、P/Nバッファ・アンプ・タイプのものであり、正極電圧用のアンプAP1ないしAP4が配列144を構成し、負極電圧用のアンプAN1ないしAN4が配列143を構成している。電源配線VDDa2およびVDDb2の構成については、図13の駆動装置を同様である。この構成においても、電源配線への電流集中を防いで電位変動を防止し、出力信号の安定を実現している。また電源配線は、同時には同じ極性にならないアンプ同士を共通に接続しているため、装置の大型化を防ぎつつ出力信号の安定を実現することができるという、第12の実施形態と同様の効果を得ることができる。
2、62、82、102、112、122、132 駆動装置
3、4、83、84、103、104、113、114、123、124、133、134 アンプの配列
5 出力端子の配列
6 出力端子
7、11、87、870、8700 スイッチ
8、9、88、89、108、109、118、119、128、129、138、139 アンプ
10 信号処理回路
12 データ信号
21、26、91 差動増幅段
22、23、27、28、92、93 出力トランジスタ
24 負荷
25、29 出力端
OP1、OP2、OP 差動増幅器
POL 極性反転信号
Claims (11)
- 一の極性の信号を出力する複数の第1出力回路と、ここで、前記複数の第1出力回路は、互いに異なる第1群の第1出力回路と第2群の第1出力回路とを含み、
他の極性の信号を出力する複数の第2出力回路とを備え、
ここで、前記複数の第2出力回路は、互いに異なる第1群の第2出力回路と第2群の第2出力回路とを含み、
ここで、前記第1群及び第2群の第1出力回路と、前記第1群及び第2群の第2出力回路のそれぞれは、第1電源電圧に対応した第1電源端子と第2電源電圧に対応した第2電源端子を有し、
前記第1群の第1出力回路の第1電源端子と、前記第1群の第2出力回路の第1電源端子とを接続する第1電源配線と、
前記第2群の第1出力回路の第1電源端子と、前記第2群の第2出力回路の第1電源端子とを接続する第2電源配線と、
前記第1群の第1出力回路の第2電源端子と、前記第1群の第2出力回路の第2電源端子とを接続する第3電源配線と、
前記第2群の第1出力回路の第2電源端子と、前記第2群の第2出力回路の第2電源端子とを接続する第4電源配線とを更に備え、
ここで前記第1群の第1出力回路及び前記第1群の第2出力回路は、第1の方向に沿って配置されて第1の配列を成し、
ここで前記第2群の第1出力回路及び前記第2群の第2出力回路は、前記第1の方向に沿って配置されて第2の配列を成し、
ここで前記第1の配列及び前記第2の配列は、前記第1の方向とは異なる第2の方向に沿って隣接して配置され、
前記複数の第1出力回路及び前記複数の第2出力回路の出力をそれぞれ受ける複数の出力端子を更に備え、
ここで前記複数の出力端子は前記第1の方向に沿って配置されて第3の配列を成しつつ、前記第1、第2及び第3の配列はこの順で前記第2の方向に沿って隣接するように配置されており、
ここで前記複数の出力端子の内、相互にこの順で隣接する第1番、第2番、第3番及び第4番の出力端子に対して、対応する前記第1出力回路又は前記第2出力回路をそれぞれ第1番、第2番、第3番及び第4番の出力回路とするとき、前記第1番乃至第4番の出力回路の内、偶数番号の一つと奇数番号の一つとが前記第1群の第1出力回路及び前記第1群の第2出力回路よりなる前記第1の配列に含まれ、偶数番号のもう一つと奇数番号のもう一つとが前記第2群の第1出力回路及び前記第2群の第2出力回路よりなる前記第2の配列に含まれる
駆動回路。 - 前記第3電源配線と前記第4電源配線とが同一の電源配線で構成される
請求項1の駆動回路。 - 前記複数の第1出力回路は、第1の動作タイミングで前記一の極性の信号を出力すると共に、第1の動作タイミングと異なる第2の動作タイミングで前記他の極性の信号を出力し、
前記複数の第2出力回路は、前記第1の動作タイミングで前記他の極性の信号を出力すると共に、前記第2の動作タイミングで前記一の極性の信号を出力する
請求項1の駆動回路。 - 前記第1の配列の中の前記第1群の第1出力回路と、前記第2の配列の中の前記第2群の第1出力回路とが、前記第2の方向に沿って隣接する
請求項1の駆動回路。 - 前記第1の配列の中の前記第1群の第1出力回路と、前記第2配列の中の前記第2群の第2出力回路とが、前記第2の方向に沿って隣接する
請求項1の駆動回路。 - 前記複数の出力端子は、相互に隣接するn(nは自然数)個毎に端子グループを形成し、一つの前記端子グループ内の各出力端子は前記一の極性の信号を出力し、前記一つの前記端子グループと隣り合う別の前記端子グループ内の各出力端子は前記他の極性の信号を出力する
請求項1の駆動回路。 - 前記第1番及び第2番の出力回路が、前記第1及び第2の配列の一方に含まれ、
前記第3番及び第4番の出力回路が、前記第1及び第2の配列の他方に含まれる
請求項1の駆動回路。 - 前記第1番及び第4番の出力回路が前記第1の配列に含まれ、
前記第2番及び第3番の出力回路が前記第2の配列に含まれ、
前記第1番及び第2番の出力回路が前記第2の方向に沿って隣接する
請求項1の駆動回路。 - 前記第1番及び第4番の出力回路が前記第1の配列に含まれ、
前記第2番及び第3番の出力回路が前記第2の配列に含まれ、
前記第1番及び第2番の出力回路が前記第2の方向に沿って隣接しない
請求項1の駆動回路。 - 前記第1番及び第4番の出力回路が前記第2の配列に含まれ、
前記第2番及び第3番の出力回路が前記第1の配列に含まれ、
前記第1番及び第2番の出力回路が前記第2の方向に沿って隣接しない
請求項1の駆動回路。 - 前記第1番及び第3番の出力回路は、第1の動作タイミングにおいて前記一の極性の信号を出力すると共に、第2の動作タイミングに於いては、前記他の極性の信号を出力し、
前記第2番及び第4番の出力回路は、前記第1の動作タイミングにおいて前記他の極性の信号を出力すると共に、前記第2の動作タイミングに於いては、前記一の極性の信号を出力する
請求項1の駆動回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007332040A JP5074916B2 (ja) | 2007-12-25 | 2007-12-25 | 複数の出力を備えた信号線駆動装置 |
US12/314,585 US8384642B2 (en) | 2007-12-25 | 2008-12-12 | Signal line driving device comprising a plurality of outputs |
CN2008101885878A CN101471062B (zh) | 2007-12-25 | 2008-12-25 | 包含多个输出的信号线驱动装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007332040A JP5074916B2 (ja) | 2007-12-25 | 2007-12-25 | 複数の出力を備えた信号線駆動装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009156924A JP2009156924A (ja) | 2009-07-16 |
JP5074916B2 true JP5074916B2 (ja) | 2012-11-14 |
Family
ID=40787836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007332040A Expired - Fee Related JP5074916B2 (ja) | 2007-12-25 | 2007-12-25 | 複数の出力を備えた信号線駆動装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8384642B2 (ja) |
JP (1) | JP5074916B2 (ja) |
CN (1) | CN101471062B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5448788B2 (ja) * | 2009-12-22 | 2014-03-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
EP3475716A4 (en) * | 2016-06-24 | 2020-03-04 | Avtron Aerospace, Inc. | CONTROLLABLE LOAD SYSTEMS AND METHODS |
JP2019003088A (ja) * | 2017-06-16 | 2019-01-10 | ラピスセミコンダクタ株式会社 | 出力回路及び表示ドライバ |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3369875B2 (ja) * | 1996-11-12 | 2003-01-20 | 株式会社東芝 | 液晶駆動回路 |
JP3893819B2 (ja) * | 1999-12-07 | 2007-03-14 | セイコーエプソン株式会社 | 電気光学装置の駆動回路、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器 |
JP3864031B2 (ja) * | 2000-04-06 | 2006-12-27 | 富士通株式会社 | 液晶パネル駆動用半導体集積回路 |
US6864873B2 (en) | 2000-04-06 | 2005-03-08 | Fujitsu Limited | Semiconductor integrated circuit for driving liquid crystal panel |
JP3892650B2 (ja) * | 2000-07-25 | 2007-03-14 | 株式会社日立製作所 | 液晶表示装置 |
JP3506235B2 (ja) * | 2000-08-18 | 2004-03-15 | シャープ株式会社 | 液晶表示装置の駆動装置および駆動方法 |
US7292217B2 (en) * | 2004-03-18 | 2007-11-06 | Novatek Microelectronics Corp. | Source driver and liquid crystal display using the same |
KR20050112953A (ko) * | 2004-05-28 | 2005-12-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 구동장치 및 방법 |
KR100604912B1 (ko) * | 2004-10-23 | 2006-07-28 | 삼성전자주식회사 | 소스 라인 구동 신호의 출력 타이밍을 조절할 수 있는액정 표시 장치의 소스 드라이버 |
KR100723478B1 (ko) * | 2004-11-24 | 2007-05-30 | 삼성전자주식회사 | 액정 표시 장치의 무반전 출력 특성을 구현하는 소스드라이버와 게이트 드라이버 |
JP2006292807A (ja) * | 2005-04-06 | 2006-10-26 | Renesas Technology Corp | 液晶表示駆動用半導体集積回路 |
JP4754271B2 (ja) * | 2005-05-30 | 2011-08-24 | シャープ株式会社 | 液晶表示装置 |
CN100378794C (zh) | 2006-07-05 | 2008-04-02 | 友达光电股份有限公司 | 数字模拟转换单元及应用该单元的驱动装置与面板显示装置 |
JP2008233123A (ja) * | 2007-03-16 | 2008-10-02 | Sony Corp | 表示装置 |
-
2007
- 2007-12-25 JP JP2007332040A patent/JP5074916B2/ja not_active Expired - Fee Related
-
2008
- 2008-12-12 US US12/314,585 patent/US8384642B2/en not_active Expired - Fee Related
- 2008-12-25 CN CN2008101885878A patent/CN101471062B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101471062B (zh) | 2013-01-16 |
US8384642B2 (en) | 2013-02-26 |
US20090160497A1 (en) | 2009-06-25 |
JP2009156924A (ja) | 2009-07-16 |
CN101471062A (zh) | 2009-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101174397B (zh) | 数据驱动器及显示装置 | |
JP4526581B2 (ja) | 液晶表示パネル駆動用ドライバ、及び液晶表示装置 | |
US7477271B2 (en) | Data driver, display device, and method for controlling data driver | |
JP5442558B2 (ja) | 出力回路及びデータドライバ及び表示装置 | |
US7911437B1 (en) | Stacked amplifier with charge sharing | |
US6256025B1 (en) | Driving voltage generating circuit for matrix-type display device | |
US6970152B1 (en) | Stacked amplifier arrangement for graphics displays | |
JP5139242B2 (ja) | 表示パネルの駆動装置 | |
US7321255B2 (en) | Voltage generating circuit, data driver and display unit | |
CN101364794A (zh) | 放大电路和显示单元 | |
JP2006310959A (ja) | 差動増幅器及び表示装置のデータドライバ並びに差動増幅器の駆動方法 | |
JP5236434B2 (ja) | 表示パネルの駆動電圧出力回路 | |
JP3888350B2 (ja) | 演算増幅器及びこれを用いた駆動回路 | |
JP5074916B2 (ja) | 複数の出力を備えた信号線駆動装置 | |
US8605070B2 (en) | Operational amplifier and display panel driving device | |
JP5236435B2 (ja) | 表示パネルの駆動電圧出力回路 | |
JP2017181701A (ja) | 表示ドライバ | |
JP4336895B2 (ja) | 差動増幅器及び表示装置ならびに差動増幅器の駆動方法 | |
US6812781B2 (en) | Differential amplifier, semiconductor device, power supply circuit and electronic equipment using the same | |
US7193403B2 (en) | Current driver | |
US20060267679A1 (en) | Operational amplifier, driver circuit, and electro-optical device | |
JP2006189711A (ja) | 電流駆動回路 | |
US11955095B2 (en) | Output circuit for liquid crystal display driver providing high reliability and reduced area selectively outputting positive and negative voltage signals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100426 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120531 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120531 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120817 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120824 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |