JP5074916B2 - 複数の出力を備えた信号線駆動装置 - Google Patents

複数の出力を備えた信号線駆動装置 Download PDF

Info

Publication number
JP5074916B2
JP5074916B2 JP2007332040A JP2007332040A JP5074916B2 JP 5074916 B2 JP5074916 B2 JP 5074916B2 JP 2007332040 A JP2007332040 A JP 2007332040A JP 2007332040 A JP2007332040 A JP 2007332040A JP 5074916 B2 JP5074916 B2 JP 5074916B2
Authority
JP
Japan
Prior art keywords
output
power supply
polarity
group
amplifiers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007332040A
Other languages
English (en)
Other versions
JP2009156924A (ja
Inventor
浩一 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2007332040A priority Critical patent/JP5074916B2/ja
Priority to US12/314,585 priority patent/US8384642B2/en
Priority to CN2008101885878A priority patent/CN101471062B/zh
Publication of JP2009156924A publication Critical patent/JP2009156924A/ja
Application granted granted Critical
Publication of JP5074916B2 publication Critical patent/JP5074916B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/027Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0291Details of output amplifiers or buffers arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0297Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、信号線駆動装置に関し、特に、表示装置の画像信号線のような複数の信号線を駆動する装置に関する。
多数の信号線を駆動する公知の駆動装置は、例えば特許文献1にその概略図が開示されている。特許文献1においては、データラッチから出力されるデータ信号に応じて、正極諧調セレクタSEL1、3等または負極諧調セレクタSEL2、4等により、それぞれ複数の正極電圧の組または複数の負極電圧の組の中から各一つの電圧が選択出力される。その電圧は、正極諧調用のアンプAMP1、3等と負極諧調用のアンプAMP2,4等に入力され、これらアンプにより所定の駆動能力によって諧調出力信号が出力され、その出力信号はスイッチSW11等を介して出力端子S1、S2等に供給される。ここで、正極電圧の組と負極電圧の組が設けられているのは、例えば液晶材料を用いた表示装置に代表されるような、交流駆動型の表示装置に適用するためであり、正極電圧の組は、所定の基準電圧1/2AVDDよりも高い電圧の組であり、負極電圧の組は、それよりも低い電圧の組である。正極諧調用のアンプAMP1、3等は、出力端子S1、S2等の配列と平行になるように配列されて、それと並行に延在する電源配線AVDD及び接地配線AGNDPに共通に接続されている。負極諧調用のアンプAMP2、4等も同様に出力端子配列に平行に配列され、正極諧調用のアンプの配列と前後するように隣接配置されて、それと並行に延在する電源配線AVDDN及び接地配線AGNDに共通に接続されている。これら正極用のアンプと負極用のアンプはそれぞれ、セレクタからの入力に応じて、基準電圧よりも高い即ち正極の出力信号と、これよりも低い負極の出力信号とを発生する。これら正極及び負極の出力信号は、スイッチSW11等によって、隣り合う出力端子の間で交互に交換されて出力され、これにより、出力端子S1、S2等からは、正極及び負極の出力信号が交互に出力される。
特開2006−292807
本願発明者の検討によれば、上述の特許文献1の駆動回路においては、アンプに接続される電源配線の抵抗成分による電源電圧の変動が生じ、出力信号の安定を損ねる恐れがある。即ち、例えばアンプAMP1が出力端子S1に正極諧調電圧の出力信号を供給する場合、電源配線AVDDから出力端子S1に向かって、大きな電流を流さなければならない。一方アンプAMP1から接地配線AGNDPに対しては電流は全く流れないか、アンプの性能によって若干の過渡的な電流または若干の貫通電流が流れる。正極諧調電圧に対応する他のアンプAMP3、5等も同様である。したがって、AMP1、3、5等による電流は、電源配線AVDDに集中し、この大きな電流によって電源配線AVDDで電圧降下が生じる。同様に、例えばアンプAMP2が出力端子S2に負極諧調電圧の出力信号を供給する場合、出力端子S2から接地配線VGNDに向かって、大きな電流を流さなければならないが、電源配線AVDDNからアンプAMP2に対しては電流は流れないか僅かである。負極諧調電圧に対応する他のアンプAMP4、6等も同様である。したがって、AMP2、4、6等による電流は、接地配線AGNDに集中し、この大きな電流によって接地配線AGNDにおける電圧上昇が生じる。このように、電源配線における電圧降下及び接地配線における電圧上昇が生じ、電源のノイズとなって、出力端子S1等から出力される出力信号の電位は不安定なものになる。特に、LCDドライバ等の表示装置の信号線を駆動する装置の場合には、従来は240チャンネル程度の出力信号線数だったものが、昨今では最大960チャンネル出力と、益々出力数は増加の傾向にある。このように複数個の出力アンプをもつ回路の構成及びレイアウトにおいては、電源配線の抵抗成分による電圧降下の影響は、出力数の増加と共に益々顕著になると考えられる。
この問題を解決する為に、本願請求項1の構成に於いては、一の極性の信号を出力する複数の第1出力回路と他の極性の信号を出力する複数の第2出力回路とを有する駆動回路に於いて、電源配線が、第1出力回路の内の一部のものの電源端子と、前記第2出力回路の内の一部のものの電源端子とに共通に接続されて電源を供給する構成とした。
このように構成する場合、第1及び第2出力回路は互いに出力信号の極性が異なることから、一方は電源との間で大きな電流を流すが他方が電源との間で流す電流は少ない。そして、この電源配線は、複数の第1出力回路の一部及び複数の第2出力回路の一部との間で電流を流す為、大きな電流が集中することを防ぐことができ、駆動回路の出力信号が不安定になるのを防止することができる。
また、請求項17の構成に於いては、所定の方向に沿って配列された複数の出力端子部と、一の極性の信号を出力する複数の第1出力回路部と、他の極性の信号を出力する複数の第2出力回路部とを有する駆動回路において、第1出力回路部の少なくとも一部のものと、第2出力回路部の少なくとも一部のものとで第1の配列を形成し、第1出力回路部の他のものと第2出力回路部の他のものとで第2の配列を形成する構成としている。
このように構成すると、第1出力回路部の少なくとも一部のものと、第2出力回路部の少なくとも一部のものとで第1の配列を形成し、第1出力回路部の他のものと第2出力回路部の他のものとで第2の配列を形成しているので、特定のアンプの配列に電流が集中することを防ぐことができ、電流の過大な消費により出力信号が不安定になるのを防止することができる。
本発明によれば、複数の信号線を駆動する駆動回路においても、電源電圧の変動を防止し、出力信号の不安定化を防止することができる。
以下に図面を参照しつつ、具体的な実施形態の例を説明する。以下の説明は、いずれも一例であって、本願発明を限定するものではなく、また当業者であれば、本願発明の範囲内において適宜変更乃至追加した態様にて理解し実施することが可能である。
第1の実施態様
図1は信号線駆動装置2の概略を示すブロック図である。駆動すべき対象である複数の信号線1に対して、複数の出力端子6が接続される。複数の出力端子6は相互に隣接して、図面では水平方向に延在する配列5をなしている。図1では、複数の出力端子6の内の8個を例示して、それぞれS1からS8と記しているが、複数であれば、これより多く又は少なく形成することができる。
出力端子S1及びS2には、出力用のアンプAP1及びAN1が、スイッチ7を介して接続される。アンプAP1は、正の極性の出力信号を発生するためのアンプであり、電源電圧VDDを供給する電源配線VDDaと、接地電位VSSを供給する電源配線VSSaとに接続されて、1/2VDD(VDDの1/2を意味する。以下同じ。)からVDDの範囲内の出力信号を発生する。アンプAN1は、負の極性の出力信号を発生するためのアンプであり、電源電圧VDDを供給する電源配線VDDbと、接地電位VSSを供給する電源配線VSSbとに接続されて、接地電位から1/2VDDまでの範囲内の出力信号を発生する。このように、基準となる中間の電圧よりも正の側(1/2VDDからVDD)の電圧を出力する専用アンプAP1等と、負側(VSSから1/2VDD)の電圧を出力する専用アンプAN1等とを用いる駆動装置の構成は、P/Nバッファ・アンプ・タイプの構成とも呼ばれる。この場合、各アンプは極性を切り替えて出力できず、出力信号の極性を切り替えるスイッチ7はアンプの後段に配置される。
スイッチ7は、以下で動作を詳述するように、極性反転信号POLを受けて、ある動作サイクルにおいては、アンプAP1及びAN1を、それぞれ、出力端子S1及びS2に接続し、他の動作サイクルにおいて極性反転信号がその論理値を変化させると、接続状態を切り替えて、アンプAP1及びAN1を、それぞれ、出力端子S2及びS1に接続する為のものである。ここで、個々のスイッチ7が、アンプから受け取る2つの信号を入れ替えないで、対応する2つの出力端子にそのままの順序で接続する場合を、正順の接続態様と称し、交換していわばクロスさせる態様にて2つの出力端子に接続することを交換の接続態様と称することとする。
図7aは、このようなP/Nバッファ・アンプ・タイプの駆動回路の構成について、アンプとスイッチの部分を抜き出して示すものである。負極性用のアンプAN1等は、差動増幅器OP1の正入力端に入力信号を受け、出力端を負入力端に負帰還接続して構成する。正極性用のアンプAP1等は、同様に、差動増幅器OP2の正入力端に入力信号を受け、出力端を負入力端に負帰還接続して構成する。これらのアンプAP1及びAN1の後段にスイッチ7が接続されて、適宜出力が交換され、出力端子6に接続される。
出力端子S3及びS4には、出力用のアンプAP2及びAN2が、スイッチ7を介して接続される。アンプAP2は、正の極性の出力信号を発生するためのアンプであり、電源電圧VDDを供給する電源配線VDDbと、接地電位VSSを供給する電源配線VSSbとに接続されて、1/2VDDからVDDの範囲内の出力信号を発生する。アンプAN2は、負の極性の出力信号を発生するためのアンプであり、電源電圧VDDを供給する電源配線VDDaと、接地電位VSSを供給する電源配線VSSaとに接続されて、接地電位から1/2VDDまでの範囲内の出力信号を発生する。
出力端子S3とS4に対応するスイッチ7は、上記と同様に、図示しない極性反転信号を受けて、ある動作サイクルにおいては、アンプAP2及びAN2を、それぞれ、出力端子S3及びS4に接続し、他の動作サイクルにおいて極性反転信号がその論理値を変化させると、接続状態を切り替えて、アンプAP2及びAN2を、それぞれ、出力端子S4及びS3に接続するものである。
出力端子S5からS8についても、スイッチ7及びアンプAP3、AP4、AN3、AN4が、出力端子S1からS4に対応する構成を繰り返す態様にて同様に構成される。
その際、出力端子S5とS6に対応するアンプのうち、アンプAP3は正極性の出力信号を発生するアンプであり、電源配線VDDaとVSSaに接続される。アンプAN3は負極性の出力信号を発生するアンプであり、電源配線VDDbとVSSbに接続される。また、出力端子S7とS8に対応するアンプのうち、アンプAP4は正極性の出力信号を発生するアンプであって、電源配線VDDbとVSSbに接続され、アンプAN4は負極性の出力信号を発生するアンプであって電源配線VDDaとVSSaに接続される。
各アンプに対しては、信号処理回路10からそれぞれデータ信号が与えられる。図1では例示した8個のアンプに対応する信号処理回路をそれぞれD1からD8として示している。これら信号処理回路10は、それぞれ入力データ信号12を受けて、レベルシフトやD/A変換等の必要な信号処理を行なって、アンプAP1等に対する入力信号を供給するものである。信号処理回路D1、D3、D5及びD7は、正極性の信号の処理を行い、信号処理回路D2、D4、D6及びD8は、負極性の信号の処理を行う。
信号処理回路10の前段にはスイッチ11が設けられて、信号処理回路10のうち、隣り合うもの同士がその入力端子を相互に交換して入力データ信号12を受け入れるように構成されている。スイッチ11は極性反転信号に応答して、この切り替え動作を行う。これにより、アンプAP1等の出力がスイッチ7で適宜交換されて、出力端子S1等から出力する信号の極性を入れ替えることに対応して、データ信号12の順序をあらかじめスイッチ11により同様に入れ替えておくことができるので、最終的に、出力端子S1からS8には、データ信号12に対応した出力信号が正しい順序で供給される。
図1の駆動装置においては、各アンプは2列に分かれて配置され、配列3及び4を構成する。即ち、アンプAP1,AN2,AP3及びAN4が相互に隣接して配置されて配列4をなし、一方、アンプAN1,AP2、AN3及びAP4が相互に隣接して配置されて配列3をなす。これらアンプの配列3及び4は、互いに隣接して、かつ出力端子の配列5とも隣接して配置されている。配列4に属する各アンプ8と、配列3に属する各アンプ9とは互いに、配列5の延在する方向、即ち図面の左右方向に対して、90度をなす方向に沿って互いに隣接しても良い。図1はそのような場合を示しており、例えばアンプAP1とAN1とは図面の上下方向に沿って相互に並んでいる。しかし、これら各アンプ8と9との位置関係は、レイアウト上の便宜により適宜左右方向にずれるように調整することも可能であり、アンプ8と9とが、配列5の方向とは異なる所定の方向に沿って互いに並びあっていれば良い。
このようなアンプの配列3及び4に対しては、すでに言及した電源配線の組VDDb及びVSSbと、もう一つの電源配線の組VDDa及びVSSaが、それぞれ設けられている。配列3に属するアンプ9、即ちアンプAN1,AP2,AN3,AP4等は、電源配線の組VDDb及びVSSbに共通接続されて、共通に電源の供給を受ける。一方、配列4に属するアンプ8、即ちアンプAP1,AN2,AP3,AN4等は、電源配線の組VDDa及びVSSaに共通接続されて、共通に電源の供給を受ける。電源配線VDDaとVDDbとは、いずれも電源電圧VDDを供給するための配線であるが、それぞれ配列4及び3に対応して独立して設けられており、これらの配列の内部においては相互接続されず、それぞれが配列3,4、5と平行に延在している。電源配線VSSaとVSSbも同様に、いずれも接地電圧VSSを供給するための配線であるが、それぞれ配列4及び3に対応して独立して設けられており、これらの配列の内部においては相互接続されず、それぞれが、配列3,4,5と平行に延在している。
図2aは、駆動装置2の配列4に属するアンプの内、正極性のアンプAP1及びAP3等の構成を示す概略回路図である。配列3に属する正極製のアンプAP2及びAP4についても、図の電源配線をVDDb及びVSSbに置き換えれば当てはまる。
図2aにおいて、入力信号Vinは、信号処理回路10から受ける信号であり、差動増幅段21の正入力端子に供給される。差動増幅段21の出力は、P型トランジスタ22及びN型トランジスタ23のゲート電極に接続される。トランジスタ22及び23は、電源配線の組VDDa及びVSSaの間に直列接続されて出力トランジスタとして用いられる。これらトランジスタ22及び23の共通接続節点25が、このアンプアンプAP1及びAP3等の出力端となる。出力端25は、差動増幅段21の負入力端子に接続されて、帰還回路を構成している。差動増幅段21は、入力信号Vinの値を反映した電圧レベルでP型トランジスタ22のゲートを駆動し、これによって、出力端25には、1/2VDDからVDDの電圧範囲内で出力電圧が適切に発生される。
出力端25は、スイッチ7及び出力端子S1等を介して、駆動すべき信号線1に接続される。図2aでは、スイッチ7と出力端子S1等を省略すると共に、信号線1の負荷24を示している。負荷24は、この駆動回路の用途に応じてさまざまなものが考えられるが、例えば、液晶表表示装置の信号線及びそれに接続された画素に適用することができる。そのように、本実施態様の駆動装置をいわゆるLCDドライバとして用いる場合には、負荷24は、表示装置内の信号線の寄生容量および、画素を構成している液晶材料を誘電体とする容量素子である。
図2bは、駆動装置2の配列4に属するアンプの内、負極性のアンプAN2及びAN4等の構成を示す概略回路図である。配列3に属する負極製のアンプAN1及びAN3についても、図の電源配線をVDDb及びVSSbに置き換えれば当てはまる。
図2bにおいて、入力信号Vinは、信号処理回路10から受ける信号であり、こらが差動増幅段26の正入力端子に供給される。差動増幅段26の出力は、P型トランジスタ27及びN型トランジスタ28のゲート電極に接続される。トランジスタ27及び28は、電源配線の組VDDa及びVSSaの間に直列接続されており、これらトランジスタ27及び28の共通接続節点29が、このアンプアンプAN2及びAN4等の出力端となる。出力端29は、差動増幅段26の負入力端子に接続されて、帰還回路を構成している。差動増幅段26は、入力信号Vinの値を反映した電圧レベルでN型トランジスタ28のゲートを駆動し、これによって、出力端29には、接地電位から1/2VDDまでの電圧範囲内で出力電圧が適切に発生される。
出力端29に接続される負荷24については、図2aと同様である。
次に、この駆動装置2の動作を説明する。まず極性反転信号が論理値Hをとり、それに応じてスイッチ7が切り替っている状態では、出力端子S1等と、アンプAP1等とは、以下のように対応して、スイッチ7を介して接続されている。
極性反転信号がHのときの出力端子とアンプとの対応関係:
出力端子 S1 S2 S3 S4 S5 S6 S7 S8
アンプ AN1 AP1 AN2 AP2 AN3 AP3 AN4 AP4
即ち、スイッチ7の接続態様でいえば、スイッチSW1とSW3は交換の接続態様、SW2とSW4は正順の接続態様である。
アンプAP1、AP2、AP3及びAP4は正極性の出力信号を発生するアンプであり、アンプAN1、AN2、AN3及びAN4は負極性の出力信号を発生するアンプであるから、上記の場合、出力端子S1ないしS8からは、交互に極性の異なる信号が発生される。
そして次に、極性反転信号が論理値を変化させてLになり、スイッチ7が切り替わると、出力端子とアンプとの接続関係は以下のように変化する。
極性反転信号がLのときの出力端子とアンプとの対応関係:
出力端子 S1 S2 S3 S4 S5 S6 S7 S8
アンプ AP1 AN1 AP2 AN2 AP3 AN3 AP4 AN4
即ち、スイッチ7の接続態様でいえば、スイッチSW1とSW3は正順、SW2とSW4は交換の接続態様に変化する。
即ちこの例では、出力端子S1等からの出力信号は、一つおきに極性が逆になり、かつ時間的にも極性を反転させつつ、出力信号を発生する構成となっている。この様子を模式的に表すと、図3のようになる。図3の表において、横軸は出力端子を表し、表中の記号の+及び−は、それぞれ、出力信号の極性が正および負であることをあらわす。表の縦軸は極性反転信号POLの値が変化していく様子を表す。これは液晶表示装置の画面の焼き付きやちらつきの防止などのために適用可能な出力方式である。特に、極性反転信号POLを、表示装置の水平表示期間ごとに反転させる場合は、図3の表の極性が、表示装置の画面内での画齟齬との極性の配置に対応する。市松模様上に極性の異なる画素が配置されて、画質を向上することのできる方式であり、ドット反転法式とも呼ばれる。
このように極性反転信号POLがHからLに変化すると、例えばアンプAP1はこの新しい動作サイクルにおいて、前の動作サイクルで負極性のアンプAN1によって接地電位から1/2VDDまでの間の電位に駆動されていた出力端子S1及びそれに付随する信号線1と負荷24とを、1/2VDDからVDDの範囲内の所定の電位にまで駆動しなければならず、大きな電流出力Ioutを生じることになる。この点を説明するために、図2aを参照する。図2aは、この場合のAP1の動作を表している。信号線1及びその負荷24を正極性の出力信号で駆動するために、アンプAP1は電源配線VDDaから比較的大きな電流を取り込んで出力端子S1に向けて出力することになる。なお、出力アンプAP1において、出力端子S1から接地電位の電源配線VSSaに向けて流れる電流は無いか、または若干の過渡的な電流又は定常時の若干の貫通電流に過ぎない。
同じように、正極性のアンプAP2、AP3及びAP4はいずれも、電源電位VDDから比較的大きな電流を取り込んで、それぞれの出力端子S3、S5及びS7に対して出力することになる。したがって、正極性のアンプ全てが電源電位VDDから流すべき電流の総和は大きなものとなる。しかし、この駆動回路2においては、上述したように、正極性のアンプを2つのグループに分けて、電源配線の組を異ならせており、例えば電源配線VDDaは、正極性のアンプの内の一部のもの、即ち、AP1及びAP3等に共通接続されており、他のもの例えばAP2及びAP4等からは独立している。したがって、正極性のアンプAP1およびAP3等が同時に動作しても、電源配線VDDaに流れる電流は低く抑えることができ、電源配線VDDaの電位VDDは安定を保つことができる。従って、電源電位の変動によってアンプAP1及びAP3等の出力が揺らぐぎもことはない。
同様に、他の電源配線VDDbも、正極性のアンプの内の一部のもの、即ち、AP2及びAP4等に共通接続されており、他のもの例えばAP1及びAP3等からは独立している。したがって、正極性のアンプAP2およびAP4等が同時に動作しても、電源配線VDDbに流れる電流は低く抑えることができ、電源配線VDDbの電位VDDは安定を保つことができる。従って、電源電位の変動によってアンプAP2及びAP4の出力が揺らぐことはない。
また、例えばアンプAN2は、前の動作サイクルで正極性のアンプAP2によって1/2VDDからVDDまでの間の電位に駆動されていた出力端子S4及びそれに付随する信号線1と負荷24とを、今度の動作サイクルでは、接地電位から1/2VDDまでの範囲内の所定の電位に駆動しなければならず、大きな負の電流出力Ioutを生じることになる。つまり、この場合は、信号線1から電流を取り込んでこれを接地電源配線に流す動作を行なうことになる。この点を説明するために、図2bを参照する。図2bは、この場合のAN2の動作を表している。信号線1及びその負荷24を負極性の出力信号で駆動するために、アンプAN2は出力端子S4から比較的大きな電流を取り込んで、接地電位の電源配線VSSaに向けて放出することになる。なお、出力アンプAN2において、電源配線VDDaから出力端子S4に向けて流れる電流は無いか、または若干の過渡的な電流又は定常時の若干の貫通電流に過ぎない。
同様に、負極性のアンプAN1、AN3及びAN4はいずれも、信号線1から比較的大きな電流を取り込んで、それぞれの接地電位の電源配線に対して放出することになる。したがって、負極性のアンプ全てが接地電位に対して流すべき電流の総和は大きなものとなる。しかし、この駆動回路2においては、上述したように、負極性のアンプを2つのグループに分けて、電源配線の組を異ならせており、例えば接地電位の電源配線VSSaは、負極性のアンプの内の一部のもの、即ち、AN2及びAN4等に共通接続されており、他のもの例えばAN1及びAN3等からは独立している。したがって、負極性のアンプAN2およびAN4等が同時に動作しても、電源配線VSSaに流れる電流は低く抑えることができ、電源配線VSSaの接地電位VSSは安定を保つことができる。従って、電源電位の変動によってアンプAN2及びAN4等の出力が揺らぐことはない。
同様に、他の電源配線VSSbも、負極性のアンプの内の一部のもの、即ち、AN1及びAN3等に共通接続されており、他のもの例えばAN2及びAN4等からは独立している。したがって、負極性のアンプAN1およびAN3等が同時に動作しても、電源配線VSSbに流れる電流は低く抑えることができ、電源配線VSSbの電位VSSは安定を保つことができる。従って、電源電位の変動によってアンプAN1及びAN3の出力が揺らぐことはない。
この駆動装置2は、半導体集積回路として、シリコン基板上に構成してチップとして切り出し、駆動対象信号線に接続することもできる。または、表示装置の駆動装置として用いる場合には、ガラス等の絶縁体の表面上に、適宜半導体材料、絶縁材料および金属材料を用いて回路を形成するSOG技術を適用して、表示装置の画面周辺部に直接形成することもできる。とくに、本実施態様の駆動装置は、電源電流の集中を防ぎ、電源配線の抵抗が出力信号の不安定化につながることを防止することができるので、配線抵抗の大きくなりやすい表示装置周辺部へのSOG方式での形成にも適用することができる。また、本実施態様の装置によれば、正極性及び負極性の各アンプとして、同じ電源電位および接地電位のもとで動作するアンプを採用しているので、正極性及び負極性用にそれぞれ異なる電源を用いることによる出力特性のばらつきを防ぐこともできる。
第2の実施態様
次に、第2の実施形態の例として、出力端子2つごとに、出力信号の極性が入れ替わる反転駆動方式を用いる構成とすることもできる。図4はその場合の出力信号の極性の変化の様子を、図3と同じように表したものである。図4においては、出力端子の配列5のうちの端部のもの、即ち出力端子S1の極性が出力端子S2と異なり、出力端子S2とS3は互いに同じ極性で出力端子S1とは逆、出力端子S4及びS5は互いに同じ極性で出力端子S2及びS3とは逆、などとなっており、以降2つの出力端子ごとに極性が変わる方式である。このような出力信号の構成は、例えば表示装置の画質や消費電力等を考慮した場合に採用されることがある。このように出力信号が隣り合う二つ毎に極性を異ならせる駆動方式を、H2ドット反転駆動と呼ぶ。
このように、出力端子2つごとに極性が逆になるような配置とするため、例えば本願の駆動装置2において、スイッチ7が極性反転信号POLに応じて切り替わる接続態様を異ならせる。即ち、極性反転信号POLがLのとき、スイッチSW1からSW4等が全て正順、極性反転信号POLがHのとき、スイッチSW1からSW4等が全て逆順となるように、スイッチSW2とSW4等との構成を、上述の第1の実施態様の場合から変更すればよい。その場合、出力端子とアンプとの対応関係は以下のようになる。
極性反転信号がHのときの出力端子とアンプとの対応関係:
出力端子 S1 S2 S3 S4 S5 S6 S7 S8
アンプ AN1 AP1 AP2 AN2 AN3 AP3 AP4 AN4
極性反転信号がLのときの出力端子とアンプとの対応関係:
出力端子 S1 S2 S3 S4 S5 S6 S7 S8
アンプ AP1 AN1 AN2 AP2 AP3 AN3 AN4 AP4
または、上述の第1の実施態様のスイッチをそのまま用いつつ、スイッチSW2及びSW4等、すなわち偶数番号のスイッチに対して、極性反転信号POLの相補信号/POLを与えればよい。また上記第1の実施態様と、第2の実施態様とは、同じ駆動装置2の内部において、モード切替を行なって、適宜切り替えて実現することもできる。その場合は、奇数番号のスイッチ7に対しては極性反転信号POLを供給しつつ、偶数番号のスイッチ7に対しては、モード切替信号に応じて、極性反転信号POLを供給するか、POLの反転信号である/POLを供給するかを切り替えればよい。
第3の実施態様
図6は、第3の実施態様を示す駆動装置の概略図である。信号処理回路10及びスイッチ11は省略しているが、それらは第1及び第2の実施態様と同様である。第1及び第2の実施態様と異なる点は、接地電位の電源配線VSScを設け、これを、アンプの配列3及び4に共通に接続して接地電位の電源を供給することとした点である。このように構成すると、アンプの配列3及び4の間に領域の余裕を若干設けて、電源配線VSScを太く形成することも可能であり、配列3に属する負極性のアンプAN1及びAN3等と、配列4の負極性のアンプAN2及びAN4等が、この電源配線VSScに共通に接続されても、電位の変動を生じないようにすることができる。一方、電源配線VDDa及びVDDbは、第1及び第2の実施態様と同様に、配列4及び配列3にそれぞれ対応して、独立して各配列に電源電位を供給するので、電流量を制限することによって、電源電位の変動を防止し、出力信号の変動を防止することができる。すなわち、電源配線VSScのような領域の余裕が無く、配線を太くして抵抗を下げることができない場合でも、電源配線VDDa及びVDDbの電位変動を防止して出力信号の安定を維持することが可能となる。
第4の実施態様
図7は、第4の実施態様の駆動装置82の構成を、先に説明したP/Nバッファ・アンプ・タイプの駆動装置の場合と比較して示す概略図であり、図7aは、P/Nバッファ・アンプ・タイプの場合のアンプの場合を示す。、図7bは、これに対して、第4の実施態様で採用するいわゆるレール・トゥ・レール・タイプと呼ばれる構成のもので、1つのアンプで正極性と負極性の両方の極性の信号を出力するアンプを用いるものである。具体的には、差動増幅器OPの正入力端に入力信号を受け、出力端を負入力端にいわゆる負帰還の形態にて接続して、アンプを構成し、正負両極性の出力信号を発生させることができるように構成している。従って、アンプが両極性の電圧の信号を出力できることから、アンプの後段でスイッチによって、出力端子へ送るべき信号を交換する必要が無く、極性の切り替えは、アンプA1、A2等の前段に配置されスイッチ87によって行うことができる。こうすることで、アンプの後段にスイッチ7を配置する場合のスイッチ7のインピーダンスの影響をのぞくことができ、出力信号レベルの強くまたは高精度のものとすることができる。よって、出力端子S1、S2等とアンプA1,A2等が一対一に対応して接続される。スイッチ87のおのおのの出力端子を、図8に示すように、個別に、SD1ないしSD8とする。これらのスイッチ出力端子SD1等はアンプA1等と一対一に対応する。スイッチ出力SD1及びSD2は、信号処理回路D1とD2の出力が適宜交換されてまたは交換せずに出力される端子であり、SD3からSD8も同様である。
図8は、第4の実施形態における駆動装置82の構成を示す概略図であり、第1から第3までの実施態様と同様の構成については、同じ参照番号を付して説明を省略する。信号処理回路10からの出力は、スイッチ87にて適宜交換されてから、その出力端子SD1ないしSD8から出力され、アンプA1ないしA8に入力され、出力端子S1ないしS8から出力される。
スイッチの出力端子SD1等と、アンプA1等と、駆動装置の出力端子S1等の接続関係は以下のように、同じ数字のものが互いに対応して接続されている。
第4の実施態様における出力端子とアンプとの接続関係
スイッチの出力端子 SD1 SD2 SD3 SD4 SD5 SD6 SD7 SD8
アンプ A1 A2 A3 A4 A5 A6 A7 A8
駆動装置の出力端子 S1 S2 S3 S4 S5 S6 S7 S8
図8の駆動装置82においては、各アンプは2列に分かれて配置され、配列83及び84を構成する。即ち、アンプA1,A2,A5及びA6が相互にこの順で隣接して配置されて配列84をなし、一方、アンプA3,A4、A7及びA8が相互にこの順で隣接して配置されて配列83をなす。配列83に属するアンプをアンプ89とも称し、配列84のものをアンプ88とも称することとする。これらアンプの配列83及び84は、互いに隣接して、かつ出力端子の配列5とも隣接して配置されている。配列84に属する各アンプ88と、配列83に属する各アンプ89とは互いに、配列5の延在する方向、即ち図面の左右方向に対して、90度をなす方向に沿って互いに隣接しても良い。図8はそのような場合を示しており、例えばアンプA1とA3とは図面の上下方向に沿って相互に並んでいる。しかし、これら各アンプ88と89との位置関係は、レイアウト上の便宜等により、適宜左右方向にずれるように調整することも可能であり、アンプ88と89とが、配列5の方向とは平行ではない所定の方向に沿って互いに並びあっていれば良い。図8では、アンプA1,A2,A5及びA6が、アンプA3,A4、A7及びA8と、それぞれ、この所定の方向に沿って並びあっている。
このようなアンプの配列83及び84に対しては、すでに説明した一つの電源配線の組VDDb及びVSSbと、もう一つの電源配線の組VDDa及びVSSaが、それぞれ設けられている。配列83に属するアンプ89は、電源配線の組VDDb及びVSSbに共通接続されて、共通に電源の供給を受ける。一方、配列84に属するアンプ88は、電源配線の組VDDa及びVSSaに共通接続されて、共通に電源の供給を受ける。電源配線VDDaとVDDbとは、いずれも電源電圧VDDを供給するための配線であるが、それぞれ配列84及び83に対応して独立して設けられており、これらの配列の内部においては相互接続されず、それぞれが配列83,84、5と平行に延在している。電源配線VSSaとVSSbも同様に、いずれも接地電圧VSSを供給するための配線であるが、それぞれ配列84及び83に対応して独立して設けられており、これらの配列の内部においては相互接続されず、それぞれが、配列83,84,5と平行に延在している。
図9は、レール・トゥ・レール・タイプのアンプの内、配列84に属するアンプ88の構成を示す概略回路図であり、図9aは正極の信号を出力している場合、図9bは負極の信号を出力している場合を示す。配列83に属するアンプ89についても、図9の電源配線をVDDb及びVSSbに置き換えれば当てはまる。
図9aおよび図9bにおいて、入力信号Vinは、信号処理回路10からスイッチ87を介して受ける信号であり、これが差動増幅段91の正入力端子に供給される。差動増幅段91の出力は、P型トランジスタ92及びN型トランジスタ93のゲート電極に接続される。トランジスタ92及び93は、電源配線の組VDDa及びVSSaの間に直列接続されて出力トランジスタとして用いられる。これらトランジスタ92及び93の共通接続節点95が、このアンプアンプ88の出力端となる。出力端95は、差動増幅段91の負入力端子に接続されて、帰還回路を構成している。差動増幅段91は、入力信号Vinの値を反映した電圧レベルでP型トランジスタ92及びN型トランジスタ93のゲート電源電圧の範囲で駆動し、これによって、出力端95には、接地電位VSSから電源電位VDDまでの電圧範囲内で出力電圧が適切に発生される。
次に、この駆動装置82の動作を説明する。まず、図3で説明したように、駆動回路82の出力信号の極性が、出力端子S1等の相互間で、1個ごとに逆になっている構成について説明する。
まず、信号処理回路10はすでに説明したようにおのおの処理できる信号の極性が定まっており、信号処理回路D1、D3等は正極性の信号、D2、D4等は負極性の信号を処理し出力する。極性反転信号POLが論理値Hをとると、それに応じてスイッチ87が切り替って、全てのスイッチ87は、入力信号の左右の位置を入れ替えて出力する、交換の接続態様となる。この場合、信号処理回路D1等の出力の極性、スイッチの出力SD1等の極性、アンプA1等の極性、及び駆動装置の出力端子S1等の極性を、正極製を+記号、負極製を−記号で表すと、以下のようになる。
極性反転信号がHのときの各信号の極性:

信号処理回路の極性(固定)D1 D2 D3 D4 D5 D6 D7 D8
+ − + − + − + −

スイッチ87の出力極性 SD1 SD2 SD3 SD4 SD5 SD6 SD7 SD8
− + − + − + − +

アンプの極性 A1 A2 A3 A4 A5 A6 A7 A8
− + − + − + − +

出力端子の極性 S1 S2 S3 S4 S5 S6 S7 S8
− + − + − + − +
即ち、出力端子S1等の極性は、図3に示す極性反転の態様になっている。
そして次に、極性反転信号POLが論理値を変化させてLになると、スイッチ87は正順の接続態様へと切り替わり、これにより、各信号の極性の関係は以下のようになる。
極性反転信号がLのときの各信号の極性:

信号処理回路の極性(固定)D1 D2 D3 D4 D5 D6 D7 D8
+ − + − + − + −

スイッチ87の出力極性 SD1 SD2 SD3 SD4 SD5 SD6 SD7 SD8
+ − + − + − + −

アンプの極性 A1 A2 A3 A4 A5 A6 A7 A8
+ − + − + − + −

出力端子の極性 S1 S2 S3 S4 S5 S6 S7 S8
+ − + − + − + −
このときのアンプの極性を、図8においても、同様の+−の記号で示している。
このように極性反転信号POLがHからLに変化すると、例えばアンプA1はこの新しい動作サイクルにおいて、前の動作サイクルで自身が負極性の電位に駆動していた出力端子S1及びそれに付随する信号線1と負荷24とを、正極性の電圧範囲内の所定の電位にまで駆動しなければならず、大きな電流出力Ioutを生じることになる。即ち、図9aに示したように、アンプA1は電源配線VDDaから比較的大きな電流を取り込んで出力端子S1に向けて出力することになる。なお、出力アンプA1において、出力端子S1から接地電位の電源配線VSSaに向けて流れる電流は無いか、または若干の過渡的な電流又は定常時の若干の貫通電流があるに過ぎない。
同じように、この動作サイクルにおいて正極性の信号を出力するアンプA3、A5及びA7はいずれも、電源電位VDDから比較的大きな電流を取り込んで、それぞれの出力端子S3、S5及びS7に対して出力することになる。したがって、正極性のアンプ全てが電位VDDから流すべき電流を単純に足し合わせると非常に大きなものとなる。しかし、この駆動回路82においては、上述したように、アンプを所定の2つのグループに分けて、電源配線の組を異ならせており、電源配線VDDaは、この動作サイクルで正極性の出力を行うアンプの内の一部のもの、即ち、A1及びA5等に共通接続されており、他の正極性のもの例えばA3及びA7等からは独立している。したがって、このサイクルで正極性のアンプA1およびA5等が同時に動作しても、電源配線VDDaに流れる電流は低く抑えることができ、電源配線VDDaの電位VDDは安定を保つことができる。従って、電源電位の変動によってアンプA1及びA5等の出力が揺らぐことはない。
同様に、他の電源配線VDDbも、この動作サイクルで正極性となるアンプの内の一部のもの、即ち、A3及びA7に共通接続されており、他のもの例えばA1及びA5からは独立している。したがって、正極性のアンプA3およびA7が同時に動作しても、電源配線VDDbに流れる電流は低く抑えることができ、電源配線VDDbの電位VDDは安定を保つことができる。従って、電源電位の変動によってアンプA3及びA7の出力が揺らぐことはない。
また、例えばアンプA2は、前の動作サイクルで自身が正極性の電位に駆動していた出力端子S2及びそれに付随する信号線1と負荷24とを、今度の動作サイクルでは、負極性の範囲内の所定の電位に駆動しなければならず、大きな負の電流出力Ioutを生じる、つまりこの場合は、信号線1から電流を取り込んでこれを接地電源配線に流すことになる。この状態を、図9bに示す。信号線1及びその負荷24を負極性の出力信号で駆動するために、アンプA2は出力端子S2から比較的大きな電流を取り込んで、接地電位の電源配線VSSaに向けて放出する。なお、出力アンプA2において、電源配線VDDaから出力端子S2に向けて流れる電流は無いか、または若干の過渡的な電流又は定常時の若干の貫通電流に過ぎない。
同様に、この動作サイクルで負極性となるアンプA4、A6及びA8はいずれも、信号線1から比較的大きな電流を取り込んで、それぞれの接地電位の電源配線に対して放出することになる。したがって、これら負極性のアンプ全てが接地電位に対して流すべき電流の総和は単純に足し合わせるならば、大きなものとなる。しかし、この駆動回路82においては、上述したように、アンプを所定の2つのグループに分けて、電源配線の組を異ならせており、例えば接地電位の電源配線VSSaは、同時に負極性となるアンプの内の一部のもの、即ち、A2及びA6に共通接続されており、他のもの例えばA4及びA8からは独立している。したがって、負極性のアンプA2およびA6が同時に動作しても、電源配線VSSaに流れる電流は低く抑えることができ、電源配線VSSaの接地電位VSSは安定を保つことができる。従って、電源電位の変動によってアンプA2及びA6等の出力が揺らぐことはない。
同様に、他の電源配線VSSbも、電流を低く抑えることができ、電源配線VSSbの電位VSSは安定を保つことができる。従って、電源電位の変動によって、これに対応するアンプA4及びA8の出力が揺らぐことはない。
そして、本実施態様においては、電源配線VDDaに対しては、同じ動作サイクルで正極性の動作を行ない、大きな電流を電源電位VDDから流すことになるアンプの内、その一部であるアンプA1及びA5を共通に接続すると共に、その動作サイクルでは負極性の動作を行ない、従って電源電位VDDから殆ど電流を流すことの無いアンプA2及びA6をも、共通に接続している。他の電源配線VDDb、VSSa及びVSSbも同様である。即ち、同時に同じ極性の動作を行なうアンプを2つのグループに分けて、別々の電源配線に対応させると共に、同時には同じ極性の動作を行なわないアンプ同士を同じグループに属させて同じ電源配線に接続する構成となっている。配置の上では、同時に同じ極性の動作を行なうアンプを2つの配列に分けて属させると共に、同時には同じ極性の動作を行なわないアンプ同士を同じ配列内で隣接させる構成としている。これにより、本実施態様においては、同時に動作するアンプを異なる電源配線に対応付けつつ、同時には動作しないアンプを同じ電源配線に共通接続させて、タイミングを異ならせて同じ電源配線を利用する構成としているので、電源配線の数を増やすことなく、電源変動を防止できるという効果も得ることができる。また、本実施態様の装置によれば、正極性及び負極性の各アンプとして、同じ電源電位および接地電位のもとで動作するアンプを採用しているので、正極性及び負極性用に異なる電源のもとで動作する異なるアンプを用いることによる出力特性のばらつきを防ぐこともできる。
極性反転信号POLが再びHへと変化したときの動作においても同様の効果を得ることができる。
上記の説明では、出力端子S1からS8に対応する構成について説明したが、さらに多くの出力端子、及びそれらに対応するアンプAi(iは自然数)やスイッチ87が、上記の構成を反復する態様にて設けられていても良い。その場合、アンプの配列84及び83は、それぞれ多数のアンプを含むことになり、電源配線VDDa,VSSa、VDDb及びVSSbも多くのアンプに接続されることになるが、本実施態様のように構成すれば、一組の電源配線に接続されるアンプの数は、従来のものと比べて半減させることができるので、確実に電源電圧の変動防止、及び出力信号の安定化を図ることができる。
第5の実施態様
図8に示した駆動装置82は、出力端子とアンプとの接続形態はそのままで、スイッチ87の動作を若干変更することによって、図4の駆動方法にも適用することができる。例えば、極性反転信号POLがHの時には、まず、出力信号S1等及びアンプA1等の極性は以下のようになる。
極性反転信号がHのときの出力端子とアンプの極性
アンプ A1 A2 A3 A4 A5 A6 A7 A8
− + + − − + + −
出力端子 S1 S2 S3 S4 S5 S6 S7 S8
− + + − − + + −
即ち、アンプの配列84に属するアンプA1、A2、A5及びA6の極性は、この順にそれぞれ、−+−+となり、配列83のアンプA3、A4、A7及びA8の極性は、この順にそれぞれ、−+−+となる。従って、いずれの配列も、同時に同じ極性の動作を行なうアンプの一部を含む構成となっており、電流の集中を防止して、電源電位の変動防止及び出力信号の安定を図ることができる。また、いずれの配列も、同時には同じ極性の動作を行なわないアンプ同士を隣接させているので、電源配線数を増やすことなく、電流の集中を防止して、電源電位の変動防止及び出力信号の安定を図ることができる。極性反転信号がLの場合も同様である。
そして、この第5の実施態様のように構成する場合は、以下のようにすればよい。なお以下では、複数のスイッチ87の各々を、図8に示すように、SW1、SW2等と呼ぶ。まず極性反転信号POLがHのときは、第4の実施態様ではスイッチ87は全て交換の接続態様だったが、これを変更して、スイッチSW1及びSW3が交換、SW2及びSW4が正順の接続態様とする。極性反転信号POLがLのときは逆に、それぞれ、正順と交換の接続態様に切り替わる。
この第5の実施態様は、第4の実施態様と同じ駆動装置82において、スイッチSW2及びSW4に供給する信号を、極性反転信号POLとするか、その反転信号/POLとするかを、内部モード信号によって切り替えることによって実現できる。
第6の実施態様
第5の実施態様では、電源電位VDDの電源配線と、接地電位VSSの電源配線との両方を、2種類ずつ設ける構成としたが、図6と同様に、電源電位VDDの電源配線については上記の構成を用いて電源配線VDDa及びVDDbを形成しつつ、接地電位VSSの電源配線については、配列83及び84に共通の配線VSScを形成してもよい。このように構成すると、アンプの配列83及び84の間に領域の余裕を若干設けて、電源配線VSScを太く形成することも可能であり、配列83および84に属するアンプが同時に負極性の信号出力動作を行なっても、電位の変動を生じないようにすることができる。一方、電源配線VDDa及びVDDbは、第4及び5の実施態様と同様に、配列84及び配列83にそれぞれ対応して、独立して各配列に電源電位を供給するので、電流量を制限することによって、電源電位の変動を防止し、出力信号の変動を防止することができる。すなわち、電源配線VSScのような領域の余裕が無く、配線を太くして抵抗を下げることができない場合でも、電源配線VDDa及びVDDbの電位変動を防止して出力信号の安定を維持することが可能となる。同様に、電源配線VDDcを共通として、接地電位の電源配線VSSa及びVSSbは別個に設ける構成とすることも可能である。
第7の実施態様
図10は、第7の実施太陽の駆動装置を表す概略図である。図8と同じ構成については同じ参照番号を付して説明は省略する。
図10の駆動装置102においても、各アンプは2列に分かれて配置され、配列103及び104を構成する。即ち、アンプA2,A3,A6及びA7が相互にこの順で隣接して配置されて配列104をなし、一方、アンプA1,A4、A5及びA8が相互にこの順で隣接して配置されて配列103をなしている。配列103に属するアンプをアンプ109とも称し、配列104のものをアンプ108とも称することとする。これらアンプの配列103及び104は、互いに隣接して、かつ出力端子の配列5とも隣接して配置されている。配列104に属する各アンプ108と、配列103に属する各アンプ109とは互いに、配列5の延在する方向、即ち図面の左右方向に対して、90度をなす方向に沿って互いに隣接しても良い。図10はそのような場合を示しており、例えばアンプA1とA2とは図面の上下方向に沿って相互に並んでいる。しかし、これら各アンプ108と109との位置関係は、レイアウト上の便宜等により、適宜左右方向にずれるように調整することも可能であり、アンプ108と109とが、配列5の方向とは平行ではない所定の方向に沿って互いに並びあっていれば良い。図8では、アンプA2,A3,A6及びA7が、アンプA1,A4、A5及びA8と、それぞれ、この所定の方向に沿って並びあっている。
このようなアンプの配列103及び104に対しては、すでに説明した一つの電源配線の組VDDb及びVSSbと、もう一つの電源配線の組VDDa及びVSSaが、それぞれ設けられている。配列103に属するアンプ109は、電源配線の組VDDb及びVSSbに共通接続されて、共通に電源の供給を受ける。一方、配列104に属するアンプ108は、電源配線の組VDDa及びVSSaに共通接続されて、共通に電源の供給を受ける。電源配線VDDaとVDDbとは、いずれも電源電圧VDDを供給するための配線であるが、それぞれ配列84及び83に対応して独立して設けられており、これらの配列の内部においては相互接続されず、それぞれが配列103,104、5と平行に延在している。電源配線VSSaとVSSbも同様に、いずれも接地電圧VSSを供給するための配線であるが、それぞれ配列104及び103に対応して独立して設けられており、これらの配列の内部においては相互接続されず、それぞれが、配列103,104,5と平行に延在している。
次に、この駆動装置102の動作を説明する。まず、図3で説明したように、駆動回路102の出力信号の極性が、出力端子S1等の相互間で、1個ごとに逆になっている構成について説明する。
極性反転信号POLが論理値Hをとると、それに応じてスイッチ87が切り替って、全てのスイッチ87は、入力信号の左右の位置を入れ替えて出力する、交換の接続態様となる。この場合、スイッチの出力SD1等の極性、アンプA1等の極性、及び駆動装置の出力端子S1等の極性を、正極製を+記号、負極製を−記号で表すと、以下のようになる。
極性反転信号がHのときの各信号の極性:
スイッチ87の出力極性 SD1 SD2 SD3 SD4 SD5 SD6 SD7 SD8
− + − + − + − +
アンプの極性 A1 A2 A3 A4 A5 A6 A7 A8
− + − + − + − +
出力端子の極性 S1 S2 S3 S4 S5 S6 S7 S8
− + − + − + − +
そして次に、極性反転信号POLが論理値を変化させてLになり、スイッチ87が正順の接続態様へと切り替わると、各信号の極性の関係は以下のようになる。
極性反転信号がLのときの各信号の極性:
スイッチ87の出力極性 SD1 SD2 SD3 SD4 SD5 SD6 SD7 SD8
+ − + − + − + −
アンプの極性 A1 A2 A3 A4 A5 A6 A7 A8
+ − + − + − + −
出力端子の極性 S1 S2 S3 S4 S5 S6 S7 S8
+ − + − + − + −
このときのアンプの極性を、図10においても、同様の+−の記号で示している。
このように極性反転信号POLがHからLに変化すると、各アンプはこの新しい動作サイクルにおいて、前の動作サイクルで自身が出力端子を駆動していた極性とは逆の極性で、その出力端子を駆動しなければならない。従って、この動作サイクルで正極性の出力を行なうアンプは、電源電位VDDから多くの電流を取り込んで出力端子に流す。一方接地電位に向かっては殆ど電流を流さない。逆に、この動作サイクルで負極性の出力を行なうアンプは、出力端子から電流を吸収して接地電位VSSに向かって多くの電流を流すことになる。一方電源電位VDDからは殆ど電流を取り込まない。
したがって、正極性のアンプ全てが電位VDDから流すべき電流を単純に足し合わせると非常に大きなものとなる。しかし、この駆動回路102においては、上述したように、アンプを所定の2つのグループに分けて、電源配線の組を異ならせており、電源配線VDDaは、この動作サイクルで正極性の出力を行うアンプの内の一部のもの、即ち、A3及びA7等に共通接続されており、他の正極性のもの例えばA1及びA5等からは独立している。したがって、このサイクルで正極性のアンプA3およびA7等が同時に動作しても、電源配線VDDaに流れる電流は低く抑えることができ、電源配線VDDaの電位VDDは安定を保つことができる。従って、電源電位の変動によってアンプA3及びA7等の出力が揺らぐことはない。
同様に、配列103においても、電源配線VDDbの電位が揺らぐことは無く、アンプA1及びA5の出力電位が不安定になることを防止できる。さらに同様に、配列103および104の双方においても、接地電位の電源配線VSSa及びVSSbの電位の変動を防止でき、このサイクルで負極性のアンプA2,A4,A6及びA8の出力を安定化することができる。
さらに、例えば電源配線VDDaについてみると、正極性のアンプの一部であるアンプA3及びA7を接続するだけでなく、この動作サイクルでは負極性のアンプA2及びA6も共通接続している。このように構成すると、アンプA2及びA6はこのとき電源配線VDDAからは殆ど電流を流さないので、電源電位の変動を生じさせる恐れは無く、かつ、これらアンプA2、A3、A6及びA7で電源配線を共用することから、電源配線数を増加させることは無く、回路規模を大きくすること無く、電源の安定化及び出力信号の安定化を図ることができる。この点は、先の図8の実施態様と同様である。また、極性反転信号POLが再びHへと変化したときの動作においても同様である。
第8の実施態様
図10に示した駆動装置102は、出力端子とアンプとの接続形態はそのままで、スイッチ87の構成を変更することによって、出力端子S1等が、2つごとに極性を入れ替える方式の反転駆動、巣縄値先に説明したH2ドット反転駆動方式にも用いることができる。但し、この場合は、図5の駆動方法を用いる。図5の駆動方法は、図4のものと比べて、極性の規則性が出力端子1つ分だけずれた関係にある。即ち、出力端子S1及びS2が同極性で、出力端子S3及びS4は互いに同極性で出力端子S1およびS2とは逆、などとなっており、以降出力端子2つごとに極性が変わる方式である。この場合、例えば、極性反転信号POLがHの時には、まず、出力信号S1等及びアンプA1等の極性は以下のようになる。
極性反転信号がHのときの出力端子とアンプの極性
アンプ A1 A2 A3 A4 A5 A6 A7 A8
+ + − − + + − −
出力端子 S1 S2 S3 S4 S5 S6 S7 S8
+ + − − + + − −
即ち、アンプの配列104に属するアンプA2、A3、A6及びA7の極性は、この順にそれぞれ、+−+−となり、配列103のアンプA1、A4、A5及びA8の極性は、この順にそれぞれ、+−+−となる。従って、いずれの配列も、同時に同じ極性の動作を行なうアンプの一部を含む構成となっており、電流の集中を防止して、電源電位の変動防止及び出力信号の安定を図ることができる。また、いずれの配列も、同時には同じ極性の動作を行なわないアンプ同士を隣接させているので、電源配線数を増やすことなく、電流の集中を防止して、電源電位の変動防止及び出力信号の安定を図ることができる。極性反転信号がLの場合も同様である。
そして、この第8の実施態様のように構成する場合は、以下のようにすればよい。まず、出力端子S1及びS2は同じ極性になるから、正極性のときは信号処理回路D1及びD3に対応し、負極性のときは信号処理回路D2お呼びD4に対応するものとする。また出力端子S3及びS4はそれとは逆極性で相互には同じ極性になるから、これらが負極性のときは信号処理回路D2及びD4に対応し、正性のときは信号処理回路D1及びD3に対応するものとする。すなわち、スイッチ87の代わりに、図示しないスイッチ870を新たに設けることとし、スイッチ870の一つは、極性反転信号POLの値HまたはLにそれぞれ応答して、信号処理回路D1及びD2の出力をアンプA1及びA3に対して、この順でまたは交換した順序で接続する構成とする。また、スイッチ870の他の一つは、極性反転信号POLの値HまたはLにそれぞれ応答して、信号処理回路D3及びD4の出力をアンプA2及びA4に対して、この順でまたは交換した順序で接続する構成とする。また、さらに他の一つの推知870は、信号処理回路D5及びD6をアンプA5及びA7に同様の態様にて接続し、さらに他のスイッチ870は、信号処理回路D7及びD8をアンプA6及びA8に同様の態様にて接続する構成とする。
第9の実施態様
第3の実施態様や第6の実施態様と同様に、図10の駆動装置102においても、電源配線VDDcを配列103と104とに共通に設け、接地電位の電源配線VSSa及びVSSbを別個独立に設ける構成としても良い。また逆に、接地電位の電源配線Vsscを両配列に共通に設けて、電源配線VDDa及びVDDbは別個に設ける構成としても良い。いずれの場合も、第3の実施態様や第6の実施態様と同様に、電源電位の安定、及び出力信号の安定を図ることができる。
第10の実施態様
図11は第10の実施態様における駆動装置112を示す。図10の駆動装置と異なる点は、出力端子S1ないしS8にこの順で対応するアンプA1ないしA8を、2つのグループに分けるに際して、アンプA3,A2,A7及びA6をこの順で隣接形成して配列114となし、出力端子の配列5に隣接させている点、また、アンプA1,A4,A5及びA8をこの順で隣接形成して、配列113とし、これを配列114に隣接させている点である。これらアンプA3,A2,A7及びA6と、アンプA1,A4,A5及びA8とは、出力端子の配列5とは平行ではない所定の方向に沿って、互いにこの順で隣接しあう配置となる。レイアウト上の便宜によっては、この所定の方向は、配列5に対して垂直であってもよいし、垂直ではなく傾いていてもかまわない。この構成により、図3の反転駆動を行なう場合には、極性反転信号POLがHの時には、配列114のアンプA3,A2,A7及びA6の極性はこの順で、−+−+となり、配列113のアンプA1,A4,A5及びA8の極性はこの順で、−+−+となる。極性反転信号POLがLのときはそれぞれこの逆極性となる。従って、いずれの配列も、同時に同じ極性となるアンプの一部を含み、従って、上述したように、電源配線への電流の集中を防ぎ、電源電位を安定化させ、出力信号の安定を確保することができる。また、同時には同じ極性にはならないアンプ同士を隣接させるように包含しているため、装置を大型化することなく、出力の安定化の効果を得ることができる。
また、出力端子二つ毎に極性を異ならせる駆動方式を用いる場合は、図5の方式を用いることができる。即ち、例えば、極性反転信号POLがHのときは、相互に隣接するアンプA3,A2,A7及びA6の極性はこの順で、−+−+となり、アンプA1,A4,A5及びA8の極性はこの順で、+−+−となる。極性反転信号がLのときはこれらの逆極性である。従って、いずれの配列でも、同時に同じ極性となるアンプの一部を含み、従って、上述したように、電源配線への電流の集中を防ぎ、電源電位を安定化させ、出力信号の安定を確保することができる。また、同時には同じ極性にはならないアンプ同士を隣接させるように包含して電源配線を共通接続しているため、装置を大型化することなく、出力の安定化の効果を得ることができる。
そして、図11の駆動装置112において、図5の駆動方法を行なう場合は、第8の実施態様と同じようにすればよい。つまり、出力端子S1及びS2は同じ極性だから、正極性のときは信号処理回路D1及びD3に、負極性のときは信号処理回路D2及びD4に対応する。また出力端子S3及びS4はそれとは逆極性で相互には同じ極性であり、負極性のときは信号処理回路D2及びD4に、正極性のときは信号処理回路D1及びD3に対応するものとする。すなわち、スイッチ87の代わりに、図示しないスイッチ870を、第8の実施態様と同様に設け、スイッチ870の一つは、極性反転信号POLの値HまたはLにそれぞれ応答して、信号処理回路D1及びD2の出力をアンプA1及びA3に対して、この順でまたは交換した順序で接続する構成とする。また、スイッチ870の他の一つは、極性反転信号POLの値HまたはLにそれぞれ応答して、信号処理回路D3及びD4の出力をアンプA2及びA4に対して、この順でまたは交換した順序で接続する構成とする。また、さらに他の一つの推知870は、信号処理回路D5及びD6をアンプA5及びA7に同様の態様にて接続し、さらに他のスイッチ870は、信号処理回路D7及びD8をアンプA6及びA8に同様の態様にて接続する構成とする。
さらに、図11の駆動装置112においても、電源配線VDDcを配列113と114とに共通に設け、接地電位の電源配線VSSa及びVSSbを別個独立に設ける構成としても良い。また逆に、接地電位の電源配線Vsscを両配列に共通に設けて、電源配線VDDa及びVDDbは別個に設ける構成としても良い。いずれの場合も、第3の実施態様や第6の実施態様と同様に、電源電位の安定、及び出力信号の安定を図ることができる。
第11の実施態様
図12は、第11の実施態様における駆動装置122を示す。図11の駆動装置と異なる点は、出力端子S1ないしS8にこの順で対応するアンプA1ないしA8を、2つのグループに分けるに際して、アンプA1,A4,A5及びA8をこの順で隣接形成して配列124となし、出力端子の配列5に隣接させている点、また、アンプA3,A2,A7及びA6をこの順で隣接形成して、配列123とし、これを配列124に隣接させている点である。これらアンプA3,A2,A7及びA6と、アンプA1,A4,A5及びA8とは、出力端子の配列5とは平行ではない所定の方向に沿って、互いにこの順で隣接しあう配置となる。レイアウト上の便宜によっては、この所定の方向は、配列5に対して垂直であってもよいし、垂直ではなく傾いていてもかまわない。この構成により、図3の反転駆動を行なう場合には、極性反転信号POLがHの時には、配列124のアンプA1,A4,A5及びA8の極性はこの順で、−+−+となり、配列123のアンプA3,A2,A7及びA6の極性はこの順で、−+−+となる。極性反転信号POLがLのときはそれぞれこの逆極性となる。従って、いずれの配列も、同時に同じ極性となるアンプの一部を含み、従って、上述したように、電源配線への電流の集中を防ぎ、電源電位を安定化させ、出力信号の安定を確保することができる。また、同時には同じ極性にはならないアンプ同士を隣接させるように包含して接続しているため、装置を大型化することなく、出力の安定化の効果を得ることができる。
また、出力端子二つ毎に極性を異ならせる駆動方式を用いる場合は、図5の方式を用いることができる。即ち、例えば、極性反転信号POLがHのときは、相互に隣接するアンプA3,A2,A7及びA6の極性はこの順で、−+−+となり、アンプA1,A4,A5及びA8の極性はこの順で、+−+−となる。極性反転信号がLのときはこれらの逆極性である。従って、いずれの配列でも、同時に同じ極性となるアンプの一部を含み、従って、上述したように、電源配線への電流の集中を防ぎ、電源電位を安定化させ、出力信号の安定を確保することができる。また、同時には同じ極性にはならないアンプ同士を隣接させるように包含して電源配線を共通接続しているため、装置を大型化することなく、出力の安定化の効果を得ることができる。
そして、図12の駆動装置122において、図5の駆動方法を行なう場合は、第8の実施態様と同じようにすればよい。つまり、出力端子S1及びS2は同じ極性だから、正極性のときは信号処理回路D1及びD3に、負極性のときは信号処理回路D2及びD4に対応する。また出力端子S3及びS4はそれとは逆極性で相互には同じ極性であり、負極性のときは信号処理回路D2及びD4に、正極性のときは信号処理回路D1及びD3に対応するものとする。すなわち、スイッチ87の代わりに、図示しないスイッチ870を、第8の実施態様と同様に設け、スイッチ870の一つは、極性反転信号POLの値HまたはLにそれぞれ応答して、信号処理回路D1及びD2の出力をアンプA1及びA3に対して、この順でまたは交換した順序で接続する構成とする。また、スイッチ870の他の一つは、極性反転信号POLの値HまたはLにそれぞれ応答して、信号処理回路D3及びD4の出力をアンプA2及びA4に対して、この順でまたは交換した順序で接続する構成とする。また、さらに他の一つの推知870は、信号処理回路D5及びD6をアンプA5及びA7に同様の態様にて接続し、さらに他のスイッチ870は、信号処理回路D7及びD8をアンプA6及びA8に同様の態様にて接続する構成とする。
また、同様に、出力端子3つ以上ごとに極性を異ならせることもできる。例えば、3つごとに異ならせる場合は、出力端子S1、S2及びS3を、正極性の場合は信号処理回路D1、D3及びD5に対応させ、負極性のときはD2、D4及びD6に対応させる。また、出力端子S4、S5及びS6を、負極性の場合は信号処理回路D2、D4及びD6に対応させ、正極性のときはD1、D3及びD5に対応させる。即ち、新しいスイッチ8700を設けることとし、一つのスイッチ8700は、信号処理回路D1とD2の出力を出力端子S1とS4に正順でまたは交換して出力し、他のスイッチ8700は信号処理回路D3とD4の出力を出力端子S2とS5に正順でまたは交換して出力し、さらに他のスイッチ8700は、信号処理回路D5とD6の出力を出力端子S3とS6に正順でまたは交換して出力する構成とすればよい。
さらに、図12の駆動装置122においても、電源配線VDDcを配列123と124とに共通に設け、接地電位の電源配線VSSa及びVSSbを別個独立に設ける構成としても良い。また逆に、接地電位の電源配線Vsscを両配列に共通に設けて、電源配線VDDa及びVDDbは別個に設ける構成としても良い。いずれの場合も、第3の実施態様や第6の実施態様と同様に、電源電位の安定、及び出力信号の安定を図ることができる。
第12の実施態様
図13は、第12の実施態様における駆動装置132の構成概略を示す図であり、図12の駆動装置と異なる点は、
まず、出力端子S1ないしS8にこの順で対応するアンプA1ないしA8を、2つのグループに分けるに際して、アンプA1,A3,A5及びA7をこの順で隣接形成して配列134となし、出力端子の配列5に隣接させている点、また、アンプA2,A4,A6及びA8をこの順で隣接形成して、配列133とし、これを配列134に隣接させている点である。これらアンプA1,A3,A5及びA7と、アンプA2,A4,A6及びA8とは、出力端子の配列5とは平行ではない所定の方向に沿って、互いにこの順で隣接しあう配置となる。レイアウト上の便宜によっては、この所定の方向は、配列5に対して垂直であってもよいし、垂直ではなく傾いていてもかまわない。この構成により、図3の反転駆動を行なう場合には、極性反転信号POLがHの時には、配列134のアンプA1,A3,A5及びA7の極性はこの順で、−−−−となり、配列133のアンプA2,A4,A6及びA8の極性はこの順で、++++となる。極性反転信号POLがLのときはそれぞれこの逆極性となる。従って、各配列は、いずれも、同時に同じ極性で動作するアンプを集めた配列となっている。そして、電源配線VDDa2が、これら両配列の間をまたがって延在し、極性反転信号がHの場合を例にすると、正極性のアンプの配列である配列133の内、アンプA4及びA8とだけ接続しており、電流集中を防いで電位変動を防止し、出力信号の安定を実現している。電源配線VDDb2についても、同様である。また、電源配線VDDa2は、同時に、負極性のアンプA1及びA5とも共通に接続している。従って、駆動装置132においては、配線数を増やさず、装置の大型化を防ぎつつ出力信号の安定を実現することができる。
駆動装置132においては、接地電位の電源配線VSScについては、図6等と同じように、アンプの配列133と134との間に共通の配線として形成しているが、電源配線VDDa2及びVDDb2と同じように、電源配線VSSa2及びVSSb2の2つを独立して形成し、配列134及び134をまたがって一部のアンプのみに選択的に接続するように構成しても良い。
また、この駆動装置132は、アンプのレイアウト上の配置の点を除いて、電源配線との接続態様及び出力端子S1等との接続態様においては、図10、図11及び図12の各駆動装置と同じであり、出力端子が2こ以上毎に、極性が変わる駆動方式の適用についても、上述した各構成と同様にして行うことができる。
第13の実施形態
図14は、第13の実施形態を示す概略図である。この実施形態の駆動装置142は、P/Nバッファ・アンプ・タイプのものであり、正極電圧用のアンプAP1ないしAP4が配列144を構成し、負極電圧用のアンプAN1ないしAN4が配列143を構成している。電源配線VDDa2およびVDDb2の構成については、図13の駆動装置を同様である。この構成においても、電源配線への電流集中を防いで電位変動を防止し、出力信号の安定を実現している。また電源配線は、同時には同じ極性にならないアンプ同士を共通に接続しているため、装置の大型化を防ぎつつ出力信号の安定を実現することができるという、第12の実施形態と同様の効果を得ることができる。
第1の実施態様における、PNバッファ・アンプ・タイプの駆動装置のレイアウト概略図 PNバッファ・アンプの回路図および電流パスの模式図 第1の実施態様の駆動装置における極性反転の方式であるドット反転駆動方式の模式図 第2の実施態様の駆動装置における極性反転の方式であるH2ドット反転駆動方式の模式図 2ドット反転駆動方式の他の態様を示す模式図 第3の実施態様を示す概略図 PNバッファ・アンプ・タイプとレール・トゥ・レール・アンプ・タイプとを比較説明する模式図 第4の実施態様である、レール・トゥ・レール・アンプ・タイプの駆動装置の構成図 レール・トゥ・レール・アンプの回路図および電流パスの模式図 7の実施態様である、レール・トゥ・レール・アンプ・タイプの駆動装置の構成図 10の実施態様である、レール・トゥ・レール・アンプ・タイプの駆動装置の構成図 11の実施態様である、レール・トゥ・レール・アンプ・タイプの駆動装置の構成図 12の実施態様である、レール・トゥ・レール・アンプ・タイプの駆動装置の構成図 13の実施態様である、PNバッファ・アンプ・タイプの駆動装置の構成図
符号の説明
1 信号線
2、62、82、102、112、122、132 駆動装置
3、4、83、84、103、104、113、114、123、124、133、134 アンプの配列
5 出力端子の配列
6 出力端子
7、11、87、870、8700 スイッチ
8、9、88、89、108、109、118、119、128、129、138、139 アンプ
10 信号処理回路
12 データ信号
21、26、91 差動増幅段
22、23、27、28、92、93 出力トランジスタ
24 負荷
25、29 出力端
OP1、OP2、OP 差動増幅器
POL 極性反転信号

Claims (11)

  1. 一の極性の信号を出力する複数の第1出力回路と、ここで、前記複数の第1出力回路は、互いに異なる第1群の第1出力回路と第2群の第1出力回路とを含み、
    他の極性の信号を出力する複数の第2出力回路とを備え
    ここで、前記複数の第2出力回路は、互いに異なる第1群の第2出力回路と第2群の第2出力回路とを含み、
    ここで、前記第1群及び第2群の第1出力回路と、前記第1群及び第2群の第2出力回路のそれぞれは、第1電源電圧に対応した第1電源端子と第2電源電圧に対応した第2電源端子を有し、
    前記第1群の第1出力回路の第1電源端子と、前記第1群の第2出力回路の第1電源端子とを接続する第1電源配線と、
    前記第2群の第1出力回路の第1電源端子と、前記第2群の第2出力回路の第1電源端子とを接続する第2電源配線と、
    前記第1群の第1出力回路の第2電源端子と、前記第1群の第2出力回路の第2電源端子とを接続する第3電源配線と、
    前記第2群の第1出力回路の第2電源端子と、前記第2群の第2出力回路の第2電源端子とを接続する第4電源配線とを更に備え、
    ここで前記第1群の第1出力回路及び前記第1群の第2出力回路は、第1の方向に沿って配置されて第1の配列を成し、
    ここで前記第2群の第1出力回路及び前記第2群の第2出力回路は、前記第1の方向に沿って配置されて第2の配列を成し、
    ここで前記第1の配列及び前記第2の配列は、前記第1の方向とは異なる第2の方向に沿って隣接して配置され、
    前記複数の第1出力回路及び前記複数の第2出力回路の出力をそれぞれ受ける複数の出力端子を更に備え、
    ここで前記複数の出力端子は前記第1の方向に沿って配置されて第3の配列を成しつつ、前記第1、第2及び第3の配列はこの順で前記第2の方向に沿って隣接するように配置されており、
    ここで前記複数の出力端子の内、相互にこの順で隣接する第1番、第2番、第3番及び第4番の出力端子に対して、対応する前記第1出力回路又は前記第2出力回路をそれぞれ第1番、第2番、第3番及び第4番の出力回路とするとき、前記第1番乃至第4番の出力回路の内、偶数番号の一つと奇数番号の一つとが前記第1群の第1出力回路及び前記第1群の第2出力回路よりなる前記第1の配列に含まれ、偶数番号のもう一つと奇数番号のもう一つとが前記第2群の第1出力回路及び前記第2群の第2出力回路よりなる前記第2の配列に含まれる
    動回路。
  2. 前記第3電源配線と前記第4電源配線とが同一の電源配線で構成される
    求項の駆動回路。
  3. 前記複数の第1出力回路は、第1の動作タイミングで前記一の極性の信号を出力すると共に、第1の動作タイミングと異なる第2の動作タイミングで前記他の極性の信号を出力し、
    前記複数の第2出力回路は、前記第1の動作タイミングで前記他の極性の信号を出力すると共に、前記第2の動作タイミングで前記一の極性の信号を出力する
    求項の駆動回路。
  4. 前記第1の配列の中の前第1群の第1出力回路と、前記第2配列の中の前第2群の第1出力回路とが、前記第2の方向に沿って隣接する
    求項の駆動回路。
  5. 前記第1の配列の中の前第1群の第1出力回路と、前記第2配列の中の前第2群の第2出力回路とが、前記第2の方向に沿って隣接する
    求項の駆動回路。
  6. 前記複数の出力端子は、相互に隣接するn(nは自然数)個毎に端子グループを形成し、一つの前記端子グループ内の出力端子は前記一の極性の信号を出力し前記一つの前記端子グループと隣り合う別の前記端子グループ内の各出力端子前記他の極性の信号を出力する
    求項の駆動回路。
  7. 前記第1番及び第2番の出力回路が、前記第1及び第2の配列の一方に含まれ、
    前記第3番及び第4番の出力回路が、前記第1及び第2の配列の他方に含まれる
    求項の駆動回路。
  8. 前記第1番及び第4番の出力回路が前記第1の配列に含まれ、
    前記第2番及び第3番の出力回路が前記第2の配列に含まれ、
    前記第1番及び第2番の出力回路が前記第2の方向に沿って隣接する
    求項の駆動回路。
  9. 前記第1番及び第4番の出力回路が前記第1の配列に含まれ、
    前記第2番及び第3番の出力回路が前記第2の配列に含まれ、
    前記第1番及び第2番の出力回路が前記第2の方向に沿って隣接しない
    求項の駆動回路。
  10. 前記第1番及び第4番の出力回路が前記第2の配列に含まれ、
    前記第2番及び第3番の出力回路が前記第1の配列に含まれ、
    前記第1番及び第2番の出力回路が前記第2の方向に沿って隣接しない
    請求項の駆動回路。
  11. 前記第1番及び第3番の出力回路は、第1の動作タイミングにおいて前記一の極性の信号を出力すると共に、第2の動作タイミングに於いては、前記他の極性の信号を出力し、
    前記第2番及び第4番の出力回路は、前記第1の動作タイミングにおいて前記他の極性の信号を出力すると共に、前記第2の動作タイミングに於いては、前記一の極性の信号を出力する
    求項の駆動回路。
JP2007332040A 2007-12-25 2007-12-25 複数の出力を備えた信号線駆動装置 Expired - Fee Related JP5074916B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007332040A JP5074916B2 (ja) 2007-12-25 2007-12-25 複数の出力を備えた信号線駆動装置
US12/314,585 US8384642B2 (en) 2007-12-25 2008-12-12 Signal line driving device comprising a plurality of outputs
CN2008101885878A CN101471062B (zh) 2007-12-25 2008-12-25 包含多个输出的信号线驱动装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007332040A JP5074916B2 (ja) 2007-12-25 2007-12-25 複数の出力を備えた信号線駆動装置

Publications (2)

Publication Number Publication Date
JP2009156924A JP2009156924A (ja) 2009-07-16
JP5074916B2 true JP5074916B2 (ja) 2012-11-14

Family

ID=40787836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007332040A Expired - Fee Related JP5074916B2 (ja) 2007-12-25 2007-12-25 複数の出力を備えた信号線駆動装置

Country Status (3)

Country Link
US (1) US8384642B2 (ja)
JP (1) JP5074916B2 (ja)
CN (1) CN101471062B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5448788B2 (ja) * 2009-12-22 2014-03-19 ルネサスエレクトロニクス株式会社 半導体装置
EP3475716A4 (en) * 2016-06-24 2020-03-04 Avtron Aerospace, Inc. CONTROLLABLE LOAD SYSTEMS AND METHODS
JP2019003088A (ja) * 2017-06-16 2019-01-10 ラピスセミコンダクタ株式会社 出力回路及び表示ドライバ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3369875B2 (ja) * 1996-11-12 2003-01-20 株式会社東芝 液晶駆動回路
JP3893819B2 (ja) * 1999-12-07 2007-03-14 セイコーエプソン株式会社 電気光学装置の駆動回路、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器
JP3864031B2 (ja) * 2000-04-06 2006-12-27 富士通株式会社 液晶パネル駆動用半導体集積回路
US6864873B2 (en) 2000-04-06 2005-03-08 Fujitsu Limited Semiconductor integrated circuit for driving liquid crystal panel
JP3892650B2 (ja) * 2000-07-25 2007-03-14 株式会社日立製作所 液晶表示装置
JP3506235B2 (ja) * 2000-08-18 2004-03-15 シャープ株式会社 液晶表示装置の駆動装置および駆動方法
US7292217B2 (en) * 2004-03-18 2007-11-06 Novatek Microelectronics Corp. Source driver and liquid crystal display using the same
KR20050112953A (ko) * 2004-05-28 2005-12-01 엘지.필립스 엘시디 주식회사 액정표시장치의 구동장치 및 방법
KR100604912B1 (ko) * 2004-10-23 2006-07-28 삼성전자주식회사 소스 라인 구동 신호의 출력 타이밍을 조절할 수 있는액정 표시 장치의 소스 드라이버
KR100723478B1 (ko) * 2004-11-24 2007-05-30 삼성전자주식회사 액정 표시 장치의 무반전 출력 특성을 구현하는 소스드라이버와 게이트 드라이버
JP2006292807A (ja) * 2005-04-06 2006-10-26 Renesas Technology Corp 液晶表示駆動用半導体集積回路
JP4754271B2 (ja) * 2005-05-30 2011-08-24 シャープ株式会社 液晶表示装置
CN100378794C (zh) 2006-07-05 2008-04-02 友达光电股份有限公司 数字模拟转换单元及应用该单元的驱动装置与面板显示装置
JP2008233123A (ja) * 2007-03-16 2008-10-02 Sony Corp 表示装置

Also Published As

Publication number Publication date
CN101471062B (zh) 2013-01-16
US8384642B2 (en) 2013-02-26
US20090160497A1 (en) 2009-06-25
JP2009156924A (ja) 2009-07-16
CN101471062A (zh) 2009-07-01

Similar Documents

Publication Publication Date Title
CN101174397B (zh) 数据驱动器及显示装置
JP4526581B2 (ja) 液晶表示パネル駆動用ドライバ、及び液晶表示装置
US7477271B2 (en) Data driver, display device, and method for controlling data driver
JP5442558B2 (ja) 出力回路及びデータドライバ及び表示装置
US7911437B1 (en) Stacked amplifier with charge sharing
US6256025B1 (en) Driving voltage generating circuit for matrix-type display device
US6970152B1 (en) Stacked amplifier arrangement for graphics displays
JP5139242B2 (ja) 表示パネルの駆動装置
US7321255B2 (en) Voltage generating circuit, data driver and display unit
CN101364794A (zh) 放大电路和显示单元
JP2006310959A (ja) 差動増幅器及び表示装置のデータドライバ並びに差動増幅器の駆動方法
JP5236434B2 (ja) 表示パネルの駆動電圧出力回路
JP3888350B2 (ja) 演算増幅器及びこれを用いた駆動回路
JP5074916B2 (ja) 複数の出力を備えた信号線駆動装置
US8605070B2 (en) Operational amplifier and display panel driving device
JP5236435B2 (ja) 表示パネルの駆動電圧出力回路
JP2017181701A (ja) 表示ドライバ
JP4336895B2 (ja) 差動増幅器及び表示装置ならびに差動増幅器の駆動方法
US6812781B2 (en) Differential amplifier, semiconductor device, power supply circuit and electronic equipment using the same
US7193403B2 (en) Current driver
US20060267679A1 (en) Operational amplifier, driver circuit, and electro-optical device
JP2006189711A (ja) 電流駆動回路
US11955095B2 (en) Output circuit for liquid crystal display driver providing high reliability and reduced area selectively outputting positive and negative voltage signals

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100426

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120824

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees