JP2008292927A - 集積回路装置、表示装置および電子機器 - Google Patents

Abstract

【課題】表示装置用ドライバＩＣの回路レイアウトを工夫することによってチップサイズを効果的に縮小し、回路の消費電力を削減し、γ階調配線の配線長を短くして高速なデータ線駆動電圧の生成を可能とすること。
【解決手段】実際のドット反転駆動に必要な数の正極性のγ用Ｄ／Ａ変換器（６０１〜６０６）と、負極性のγ用Ｄ／Ａ変換器（６０７〜６１２）とを一列に配置し、Ｄ／Ａ変換器から出力されるデータ線駆動電圧を、多層配線構造３２０を経由して、対応するデータ線（すなわちサブピクセル）に供給する。正極性用のγ回路（１１０ａ）および負極性用のγ回路（１１０ｂ）の極性を、ドット反転駆動の態様に合せて、少なくとも１ライン走査毎に切り替える。
【選択図】図５

Description

本発明は、集積回路装置、表示装置および電子機器に関する。

液晶パネルの各画素は、液晶の焼き付き防止のために交流駆動される。各画素の駆動電圧には、液晶パネルの表示特性を補正するためのγ（ガンマ）特性が付与される。

正極性の画素駆動電圧のγ特性（以下、正極性のγ特性という）と、負極性の画素駆動電圧のγ特性(以下、負極性の階調電圧という)は異なるため、液晶ドライバＩＣでは、正極性のγ特性をもつ階調電圧ならびに負極性のγ特性をもつ階調電圧の双方を生成する必要がある。

一つの階調電圧生成回路を用いて、正／負の階調電圧の双方を時分割で生成することは可能である。しかし、表示品質を向上させるために１ドット毎に画素駆動電圧の極性を反転するドット反転駆動が採用される場合には、反転周期が短いため、一つの階調電圧生成回路の時分割使用では対応できないことがある。

この場合には、液晶ドライバＩＣには、正極性のγ特性をもつ階調電圧を生成する第１の階調電圧生成回路と、負極性のγ特性をもつ階調電圧を生成する第２の階調電圧生成回路とを並列に設け、各極性の階調電圧を同時に生成する必要がある。

また、液晶パネルの１画素が、例えばＲ（赤），Ｇ（緑），Ｂ（青）の３色のサブピクセルで構成され、各サブピクセルが、この順番で行方向(走査線方向)に繰り返し配置される場合、（つまり、１行がＲＧＢＲＧＢ・・・というサブピクセル配置からなる場合）、液晶ドライバＩＣの出力端子の各々は、液晶パネルのＲＧＢＲＧＢ・・・というサブピクセルに１：１に対応して配置される。

つまり、各サブピクセルを駆動するための出力端子の各々が、液晶ドライバＩＣの、液晶パネルに対向する長辺に沿って配置される。

そして、各出力端子に対応して、画素駆動電圧（データ線を駆動する電圧でもあるため、以下の説明ではデータ線駆動電圧という場合がある）を生成するＤ／Ａ変換器が一列に配置される。

負極性のγ特性をもつデータ線駆動電圧を発生するＤ／Ａ変換器の列と、正極性のγ特性をもつデータ線駆動電圧を発生するＤ／Ａ変換器の列とを同列に配置することはできないため、各Ｄ／Ａ変化器の列は、結果的に２段に分けて配置されることになる。

このような構成をもつ、ドット反転駆動の液晶パネルのドライバＩＣは、例えば、特許文献１および特許文献２に記載されている。
特開２００６−１０６６５７号公報（例えば図８） 特開平１１−１５３９８１号公報（例えば図５）

液晶ドライバＩＣにおいて、正極性／負極性のγ特性をもつ階調電圧を同時に生成する場合、上述のとおり、正／負の各γ特性をもつデータ線駆動電圧を発生する各々のＤ／Ａ変換器の列は、２段に分けて配置されることになる。

つまり、同種の構成のドライバ回路が並列に配置されることになり、回路の占有面積が増大する。また、それらの回路が同時に動作するため回路の消費電力も増大する。以下、この点について具体的に説明する。

図１６（Ａ）〜（Ｃ）は、１画素（１ピクセル）が３色のサブピクセルで構成されるドットマトリクス液晶表示装置のドット反転駆動について説明するための図である。

図１６（Ａ）の液晶表示装置は、１画素（1ピクセル）がＲ（赤），Ｇ（緑），Ｂ（青）の３色のサブピクセルで構成されている。

図１６（Ａ）の液晶表示装置は、第ｎ番目のフレームでは図１６（Ｂ）に示すように、縦横に隣接するドット毎に極性が反転する。「極性」は、液晶の共通電極の電圧（ＶＣＯＭ）を基準とした画素駆動電圧の正／負のことである。

第（ｎ＋１）番目のフレームでは、極性が反転されるため、図１６（Ｃ）に示される駆動パターンとなる。

図１７は、正／負の各γ特性をもつデータ線駆動電圧を発生する各Ｄ／Ａ変換器を２段に分けて配置したレイアウト構成の液晶ドライバＩＣの要部構成を示す図である。

ここでは、図１７の液晶ドライバＩＣ１１が、ＴＦＴアレイ部（液晶表示部）１３に設けられた１行のサブピクセル列（ＲＧＢＲＧＢＲＧＢＲＧＢ）を、ドット反転駆動する場合を想定する。各サブピクセルは、スイッチング素子としてのＴＦＴ（薄膜トランジスタ）を備えるアクティブマトリクス型の構造をもつ。各サブピクセルは、走査線およびデータ線（不図示）によって選択される。

液晶ドライバＩＣ１１に設けられる階調電圧生成回路１７は、正極性のγ特性をもつ２５６ビット階調電圧（ＶＳ０〜ＶＳ２５５）を生成するγ(正）回路１５ａと、負極性のγ特性をもつ２５６ビット階調電圧（ＶＳ０〜ＶＳ２５５）を生成するγ(負）回路１５ｂと、を有する。

また、液晶ドライバＩＣ１１は、γ（正）回路１５ａからの、正極性のγ特性をもつ階調電圧（ＶＳ０〜ＶＳ２５５）を用いてデータ線駆動電圧（画素駆動電圧）を作成する複数のＤ／Ａ変換器１９ａと、γ（負）回路１５ｂからの、負極性のγ特性をもつ階調電圧（ＶＳ０〜ＶＳ２５５）を用いてデータ線駆動電圧（画素駆動電圧）を作成する複数のＤ／Ａ変換器１９ｂと、を有している。

図示されるように、２５６階調の階調電圧（ＶＳ０〜ＶＳ２５５）は、正極性用／負極性用の専用配線（各々が２５６本のγ階調配線）を経由して、複数のＤ／Ａ変換器１９ａ，１９ｂの各々に供給される。

図１８（Ａ），（Ｂ）は、正極性ならびに負極性のγ特性の一例を示す図である。正極性のγ特性は、例えば、図１８（Ａ）の特性線ＰＱ１のような入力階調値−階調電圧特性をもつ。負極性のγ特性は、例えば、図１８（Ｂ）の特性線ＰＱ２のような入力階調値−階調電圧特性をもつ。

図１７における複数のＤ／Ａ変換器１９ａ，１９ｂは各々、ＴＦＴアレイ部（液晶表示部）１３におけるサブピクセル列（ＲＧＢＲＧＢＲＧＢＲＧＢ）に１：１に対応している。同様に、液晶ドライバＩＣ１１の出力端子（ＴＡ１〜ＴＡ１２）は各々、ＴＦＴアレイ部（液晶表示部）１３におけるサブピクセル列（ＲＧＢＲＧＢＲＧＢＲＧＢ）に１：１に対応している。

複数のＤ／Ａ変換器１９ａ，１９ｂの各々は、入力画像信号の階調値に対応した階調電圧を選択してデータ線駆動電圧を生成する。

正極性のサブピクセルには、出力端子（ＴＡ１〜ＴＡ１２）ならびにデータ線（不図示）を経由して、正極性のγ特性をもつデータ線駆動電圧が供給される。同様に、負極性のサブピクセルには、出力端子（ＴＡ１〜ＴＡ１２）ならびにデータ線（不図示）を経由して、負極性のγ特性をもつデータ線駆動電圧が供給される。

このように、図１７の液晶ドライバＩＣ１１では、正／負の各γ特性をもつデータ線駆動電圧を発生する各Ｄ／Ａ変換器１９ａ，１９ｂを２段に分けて並列に配置する必要がある。階調電圧をＤ／Ａ変換器に供給するための専用配線（γ階調配線）も、５１２本（２５６本×２）が必要となる。

したがって、専用配線（γ階調配線）の敷設領域の幅が大きくなり、このことが、液晶ドライバＩＣ（横長の形状をもつベアチップ）の短辺方向のサイズの縮小の妨げとなる。

また、２段の同種の回路が各々、同時に動作するため、回路の消費電力が増大する。

また、γ（正）回路１５ａ，γ（負）回路１５ｂから、最も遠い位置にあるＤ／Ａ変換器までのγ階調配線の配線長が長くなるため、配線の時定数が大きなリ、充放電時間が長くなる。このことは、データ線駆動電圧の高速な生成の妨げとなる。

本発明はこのような考察に基づいてなされたものである。本発明のいくつかの態様によれば、表示装置用ドライバＩＣの回路レイアウトを工夫することによってチップサイズを効果的に縮小し、回路の消費電力を削減することができ、また、γ階調配線の配線長を短くして高速なデータ線駆動電圧の生成を可能とすることができる。

（１）本発明の集積回路装置の一態様では、１画素が複数の異なる色に対応したサブピクセルによって構成され、前記画素がマトリクス状に配置され、前記サブピクセルの各々が走査線およびデータ線によって選択される表示部を、ドット反転駆動するための集積回路装置であって、第１の極性のγ特性が付与された第１の階調電圧を生成する第１のγ回路と、第２の極性のγ特性が付与された第２の階調電圧を生成する第２のγ回路と、を含む階調電圧生成回路と、前記表示部の１行のサブピクセル列における、第１の極性で駆動されるサブピクセルに対応した複数のＤ／Ａ変換器と、前記第１のγ回路からの前記第１の階調電圧を前記複数のＤ／Ａ変換器に供給する第１のγ階調配線と、を含む第１のデータ線ドライバと、前記表示部の１行のサブピクセル列における、第２の極性で駆動されるサブピクセルの各々に対応した複数のＤ／Ａ変換器と、前記第２のγ回路からの前記第２の階調電圧を前記複数のＤ／Ａ変換器に供給する第２のγ階調配線と、を含む第２のデータ線ドライバと、を有し、前記複数のＤ／Ａ変換器の各々から出力される前記データ線駆動電圧の各々は、多層配線構造のデータ線駆動電圧供給経路を経由して、前記表示部における対応する前記データ線の各々に供給される。

ドット反転駆動では、一般的には、隣接するサブピクセル（＝１ドット）毎に駆動極性が反転されることから、１行がｎサブピクセル（ｎドット）からなる場合、正極性（例えば第１の極性）で駆動されるサブピクセル（ドット）数は（ｎ／２）であり、同様に、負極性（例えば第２の極性）で駆動されるサブピクセル（ドット）数は（ｎ／２）である。つまり、正／負の各極性のデータ線駆動電圧を生成するＤ／Ａ変換器は各々、（ｎ／２）個あれば足りる。この点に着目し、実際に必要な数のＤ／Ａ変換器を配置し、無駄なＤ／Ａ変換器を削除することによって、Ｄ／Ａ変換器の数を削減（半減）することができる。これによって、レイアウト面積の縮小、回路の低消費電力化が図られる。また、正極性／負極性の各々のＤ／Ａ変換器の数が半減されるため、各Ｄ／Ａ変換器を一段構成で配置すること（すなわち、Ｄ／Ａ変換器を横一列に配置すること）が可能となる。よって、従来２段に配置する必要があった正／負の各データ線ドライバを、１段で（横一列）に配置することが可能となる。また、正／負の各極性のＤ／Ａ変換器を横一列に配置すれば、階調電圧を供給するためのγ階調配線の長さも半分になることから、配線の充放電に要する時間が短縮され、高速なデータ線駆動が実現される。ただし、このようなデータ線ドライバのレイアウトを採用すると、各Ｄ／Ａ変換器の配列順序は、表示部におけるサブピクセルの配列順序とは対応しなくなるため、ドライバＩＣ（集積回路装置）から出力されるデータ線駆動電圧の各々を、表示部における対応するデータ線の各々に正確に供給するためのデータ線駆動電圧供給経路（データ線駆動電圧供給用の専用配線）が必要となる。そこで本発明では、このデータ線駆動電圧供給配線を、立体交差が可能な多層配線構造を用いて構築する。これによって、ＩＣから出力される各データ線駆動電圧を、対応するデータ線の各々に供給することができる。この多層配線構造のデータ線駆動電圧供給経路（データ線駆動電圧供給用の多層配線領域）は、表示装置用基板上に設けてもよく、ＩＣ内に設けることもできる。

（２）本発明の集積回路装置の他の態様では、前記多層配線構造のデータ線駆動電圧供給経路は、前記表示部が形成された表示装置用基板上に形成される。

多層配線構造のデータ線駆動電圧供給経路（データ線駆動電圧供給用の多層配線領域）を、表示装置用基板上に設ける点を明らかとしたものである。この多層配線構造のデータ線駆動電圧供給経路（データ線駆動電圧供給用の多層配線領域）は、表示装置用基板（アクティブマトリクス基板）上に、例えば、低温ポリシリコンプロセスを用いてＴＦＴ（薄膜トランジスタ）等を形成する際に、同時に形成することができる。この場合、ＩＣには多層配線構造を設ける必要がないため、ＩＣのサイズが増大せず、占有面積の点あるいはコスト面で有利となる。

（３）本発明の集積回路装置の他の態様では、前記第１のデータ線ドライバおよび前記第２のデータ線ドライバと、前記第１のγ回路と、前記第２のγ回路とは、前記集積回路装置内において、前記表示部の前記１行のサブピクセル列の配置方向に沿って一列に配置される。

従来２段に配置する必要があった正／負の各データ線ドライバ（Ｄ／Ａ変換器とγ階調配線とを含む）を、１段で（横一列：つまり１行のサブピクセルの配列方向あるいは走査線の配列方向に沿って横一列）に配置する点を明らかとしたものである。正／負の各極性のＤ／Ａ変換器を横一列に配置すれば、階調電圧を供給するためのγ階調配線の長さも半分になることから、配線の充放電に要する時間が短縮され、高速なデータ線駆動が実現される。

（４）本発明の集積回路装置の他の態様では、前記集積回路装置は、第１の短辺と、前記第１の短辺に対向する第２の短辺と、前記第１の短辺および第２の短辺に垂直な第３の長辺と、前記第３の短辺に対向する第４の長辺と、を有し、前記第１の短辺から第２の短辺に向かう方向を第１の方向とし、前記第１の方向とは逆の方向を第２の方向とし、前記第３の長辺から前記第４の長辺に向かう方向を第３の方向とし、前記第３の方向とは逆の方向を第４の方向とした場合に、前記階調電圧生成回路の前記第１の方向の側および２の方向の側のいずれか一方の側に、前記第１のデータ線ドライバが配置され、他方の側に前記第２のデータ線ドライバが配置される。

第１および第２のγ回路を含む階調電圧生成回路の両側に、第１および第２のデータ線ドライバが配置される点を明らかとしたものである。第１および第２のγ回路を、ＩＣの中央部に集中的に配置できるため、階調電圧を生成するラダー抵抗の抵抗値のばらつきを抑えることができ、また、コンパクトなレイアウトが実現される。

（５）本発明の集積回路装置の他の態様では、前記第１の方向を右方向とし、前記第２の方向を左方向とした場合、前記第１のデータ線ドライバと、前記第２のデータ線ドライバとは、前記階調電圧生成回路を基準として左右対称に配置される。

第１および第２のγ回路を含む階調電圧生成回路の両側に、第１および第２のデータ線ドライバを左右対称に配置する点を明らかとしたものである。シンメトリーなレイアウトを採用することによって、無駄なスペースがないコンパクトなレイアウトが実現される。また、γ階調配線の長さも左右で同じとなり、よって、各γ階調配線における電圧降下量も同程度とすることができる。

（６）本発明の集積回路装置の他の態様では、前記第１のγ回路が生成する前記階調電圧の極性と、前記第２のγ回路が生成する前記階調電圧の極性とを、前記表示部における、少なくとも１ラインの走査毎に切り替える。

ドット反転駆動では、例えば１ライン毎に駆動極性が反転する。このライン単位の極性反転に対応するために、そのライン単位の極性反転に合わせて、第１のγ回路が生成する階調電圧の極性と、第２のγ回路が生成する階調電圧の極性とを、切り替える（入れ替える）ものである。γ回路の極性反転は、例えば、ラダー抵抗回路おいて、電源電圧レベルの反転や単位可変抵抗の抵抗値の調整によって実現することができる。なお、ドット反転駆動であっても、２ライン毎や３ライン毎に極性を反転するような変則的な駆動方法が採用される場合もあり得る。このような場合には、２ラインの走査（あるいは３ラインの走査）毎にγ回路の極性を切り替えればよい。したがって、γ回路の極性の切り替えは、少なくとも１ライン（１ラインに限定されず、２ラインでも３ラインでもよい）の走査毎に行うことになる。

（７）本発明の集積回路装置の他の態様では、前記多層配線構造のデータ線駆動電圧供給経路の隣接する２つの出力端の各々から出力される前記データ線駆動電圧の供給先となるデータ線を、前記表示部における少なくとも１ライン走査毎に切り替える、データ供給先の切り替え用スイッチを経由して、前記データ線駆動電圧を、対応する前記データ線に供給する。

第１のγ回路の極性と第２のγ回路の極性の切り替えを行う代わりに、データ線駆動電圧の供給先のデータ線を、スイッチを用いて、少なくとも１ライン走査毎に切り替えるものである。これにより、γ回路の極性切り替えを行わずに、ライン単位の極性反転に対応することが可能となる。スイッチは、表示装置用基板上に設けてもよく、ＩＣ内に設けてもよい。γ回路間の極性切り替えを行わないため、極性切り替えに伴ってラダー抵抗に充放電電流が流れることが生じず、高速な階調電圧の生成の点では有利となる。

（８）本発明の集積回路装置の他の態様では、前記第１の極性で駆動されるサブピクセル用の入力画像データを前記第１のデータ線ドライバに供給し、前記第２の極性で駆動されるサブピクセル用の入力画像データを前記第２のデータ線ドライバに供給する、入力画像データの順序変換回路を有する。

第１および第２のデータ線ドライバのレイアウトを変更したことに伴い、これに対応するように、入力画像信号（入力画像データ）の順序を入れ替え（順序変換）、その後、各画像データを各データ線ドライバに供給するものである。

（９）本発明の表示装置の一態様では、本発明の集積回路装置と、前記集積回路装置を搭載する表示装置用基板と、を含む。

これによって、小型、低消費電力性に優れ、高速かつ高精細表示が可能な表示装置（例えば、ワンセグ放送の画像を表示する携帯端末用の高精細表示装置）が実現される。

（１０）本発明の電子機器は、本発明の表示装置を搭載する。

これによって、小型、低消費電力性に優れ、高速かつ高精細表示が可能な電子機器（例えば、ワンセグ放送の画像を表示する携帯端末：携帯電話端末、ＰＤＡ端末、持ち運びが可能なコンピュータ端末を含む）が実現される。

このように、本発明のいくつかの実施態様によれば、表示装置用ドライバＩＣの回路レイアウトを工夫することによってチップサイズを効果的に縮小することができる。また、表示装置用ドライバＩＣの回路の消費電力を削減することができる。また、γ階調配線の配線長を短くして高速なデータ線駆動電圧の生成を可能とすることができる。

次に、本発明の実施形態について、図面を参照して説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成のすべてが、本発明の解決手段として必須であるとは限らない。

（第１の実施形態）
（液晶表示部ならびに液晶駆動用ＩＣの内部構成例）
以下、液晶表示部ならびに液晶駆動用ＩＣ（本発明の表示装置用ドライバＩＣの一例）の内部構成例について具体的に説明する。

図１は、液晶表示部ならびに液晶駆動用ＩＣの要部構成を示すブロック図である。図示されるように、液晶表示部（ＴＦＴアレイ部）３１２は、複数のデータ線（ＤＬ１，ＤＬ２・・・）と、複数の走査線（Ｗ１，Ｗ２・・・）と、データ線および走査線により特定される複数のドット（サブピクセル）と、を有する。

図１の液晶表示部（以下、端に表示部という場合がある）３１２において、１画素は複数のサブピクセル（１ドット）から構成される。

１サブピクセル（１ドット）は、スイッチング素子としてのＴＦＴ（薄膜トランジスタ）と、液晶素子ＬＣと、保持容量Ｃ１と、を含んで構成される。ＴＦＴの代わりにＭＩＭ等を用いることもできる。なお、表示部３１２は、アクティブマトリクス方式以外のパネルであってもよいし、液晶表示部以外の表示部（有機ＥＬ表示部等）であってもよい。

液晶駆動用ＩＣ１０は、以下の回路構成を有する。

すなわち、高速Ｉ／Ｆ回路２００はシリアルバスを介した高速シリアル転送を実現する。ホストＩ／Ｆ（インタフェース）回路４６は、ホスト（ＭＰＵ）３３０（図１参照）からのアクセス毎に内部パルスを発生してメモリ２０にアクセスするホストインタフェースを実現する。ＲＧＢインタフェース回路４８は、ドットクロックにより動画のＲＧＢデータをメモリ２０に書き込むＲＧＢインタフェースを実現する。

メモリ２０（ＲＡＭ）は画像データを記憶する。メモリセルアレイ２２は複数のメモリセルを含み、少なくとも１フレーム（１画面）分の画像データ（表示データ）を記憶する。このメモリ２０は、ローアドレスデコーダ２４（ＭＰＵ／ＬＣＤローアドレスデコーダ）、カラムアドレスデコーダ２６（ＭＰＵカラムアドレスデコーダ）、ライト／リード回路２８（ＭＰＵライト／リード回路）を含む。なお、メモリ２０は場合によっては省略することができる。

ロジック回路４０（ドライバ用ロジック回路：図５で点線で囲んで示される領域）は、表示タイミングやデータ処理タイミングを制御するための表示制御信号を生成する回路ブロックである。このロジック回路４０は、例えばゲートアレイ（Ｇ／Ａ）などのセミカスタムＩＣ手法により設計される回路である。

制御回路４２は各種制御信号を生成し、また装置全体の制御を行う。表示タイミング制御回路４４は表示タイミングの制御信号を生成し、メモリ２０からの画像データの読み出しと、読み出した画像データの液晶表示部３１２への供給タイミングを制御する。

電源回路１１０は、各種の電源電圧を生成し、データ線ドライバ５０、走査ドライバ７０、階調電圧生成回路１１０等に供給する。階調電圧生成回路１１０（γ補正回路としても機能する）は、例えば２５６階調の階調電圧を生成し、生成した階調電圧をデータ線ドライバ５０に出力する。

データドライバ５０は、液晶表示部３１２のデータ線（Ｄ１，Ｄ２・・・）を駆動するためのデータ線駆動信号（データ線駆動電圧）を生成する。具体的には、データドライバ５０は、メモリ２０から画像データである階調データを受け、かつ、階調電圧生成回路１１０から複数（例えば２５６段階）の階調電圧（階調基準電圧）を受ける。データ線ドライバ５０はＤ／Ａ変換器（不図示）を有し、そのＤ／Ａ変換器は、上述の複数の階調電圧の中から、階調データに対応する電圧を選択してデータ線駆動信号（データ線駆動電圧）を生成し、そのデータ線駆動信号（データ線駆動電圧）を液晶表示部３１２の各データ線（ＤＬ１，ＤＬ２・・・）に出力する。また、走査ドライバ７０は、液晶表示部３１２の走査線（Ｗ１，Ｗ２・・・）を駆動するための走査信号を生成する。

本発明では、ＴＦＴアレイ部（液晶表示部）３１２を、ドット反転駆動（ピクセル反転駆動）する場合を想定し、ＩＣ１０のサイズ縮小や低消費電力性の向上のために、特に、階調電圧生成回路(γ回路)１１０およびデータ線ドライバ５０のレイアウトを適正化する。

また、本発明では、データ線ドライバ５０から出力されるデータ線駆動電圧をデータ線ＤＬ１，ＤＬ２に供給するための配線ＬＤとして、多層配線を用いる。

（表示装置（表示モジュール）の全体構成の概要）
表示装置（表示モジュール）の全体構成の概略を説明する。図２は、本発明の表示装置（表示モジュール：ここでは、液晶表示パネルとする）の全体構成と接続形態を示す図である。

液晶表示パネル（液晶パネルモジュール）３００は、ガラス基板（液晶表示装置用基板あるいはアクティブマトリクス基板：以下アレイ基板という）３１０上に設けられたＴＦＴアレイ部（液晶表示部：以下、単に表示部という場合がある）３１２と、液晶駆動用ＩＣ（以下、単にＩＣという）１０と、を有している。

ＴＦＴアレイ部（液晶表示部）３１２には、走査線とデータ線で選択される複数のサブピクセル（ここでは、ＲＧＢのサブピクセルとする）がマトリクス状に配置されている。

ＩＣ１０は、配線（ＬＷａ，ＬＷｂ）を経由して、ＴＦＴアレイ部（液晶表示部）３１２の走査線を駆動し、同様に、配線ＬＤを経由してＴＦＴアレイ部（液晶表示部）３１２のデータ線を駆動する。

ＩＣ１０とホストプロセッサ３３０とは、例えば、ＦＰＣ基板（フレキシブル・プリンテッド・サーキット基板）によって接続される。

（ＩＣが搭載される前のアレイ基板の構成）
図３は、ＩＣが搭載される前のアレイ基板（アクティブマトリクス基板）の構成を示す平面図である。

図３において、端子ＴＢ１〜ＴＢｎは、ＩＣ１０から出力されるデータ線駆動電圧を、
ＴＦＴアレイ部（液晶表示部）３１２に供給するための入力端子である。

データ線駆動電圧は、基板３１０上に設けられている多層配線構造のデータ線駆動電圧供給経路(以下、単に、多層配線構造という場合がある)３２０を経由して、ＴＦＴアレイ部（液晶表示部）３１２のデータ線（ＤＬ１〜ＤＬｎ）に与えられる。なお、多層配線構図尾３２０は、ＩＣ１０の内部に設けることもできる。

（表示パネルの要部の断面構造）
図４は、図２の表示装置におけるＡ―Ａ線に沿う断面図である。図示されるようにアレイ基板３１０上には、導電性パターン２、３，４（４ａ，４ｂ）が配設されている（配線３は、例えば、ＶＣＯＭ用配線である）。

ＩＣ１０の裏面にはバンプ電極８，９が設けられている。ＩＣ１０とアレイ基板３１０とは、異方性導電膜６を介して接続されている。また、ＦＰＣ基板３１４の先端裏面には接続端子５が設けられており、その接続端子５は、アレイ基板３１０上の配線パターン２に導電性接着剤等を介して接続される。

また、アレイ基板３１０上に形成された多層配線構造３２０は、１層目配線（４ａ，４ｂ）と、２層目配線７と、層間絶縁膜３２２ａならびにパッシベーション膜３２２ｂと、によって構成される。１層目配線（４ａ，４ｂ）と２層目配線７とは、スルーホールＴＨ１，ＴＨ２を経由して相互に接続されている。

（階調電圧生成回路とデータ線ドライバの配置例）
図５は、階調電圧生成回路とデータ線ドライバの配置例を示す図である。ここでは、説明の便宜上、液晶表示部３１２の一行のサブピクセル列（ＲＧＢＲＧＢＲＧＢＲＧＢ）を駆動する場合を想定する（この例は、説明の便宜上、きわめて簡単化した例である）。

このサブピクセル列は、例えば、１ライン毎に駆動極性が反転されるものとする。以下の説明では、サブピクセル列の各々の極性は、“＋−＋−＋−＋−＋−＋−”であるとする。

１２個のサブピクセルが配置されているものの、ドット反転駆動では、一般的には隣接するサブピクセル（＝１ドット）毎に駆動極性が反転されることから、正極性（例えば第１の極性）で駆動されるサブピクセル（ドット）数は６個であり、同様に、負極性（例えば第２の極性）で駆動されるサブピクセル（ドット）数も６個である。つまり、正／負の各極性のデータ線駆動電圧を生成するＤ／Ａ変換器は、各々、６個あれば足りることになる。

この点に着目し、図５のＩＣ１０では、正極性のγ用のＤ／Ａ変換器として、実際に必要な数（＝６個）のＤ／Ａ変換器（６０１〜６０６）を配置し、無駄なＤ／Ａ変換器を削除することによって、Ｄ／Ａ変換器の数を削減（半減）している。

同様に、負極性のγ用のＤ／Ａ変換器として、実際に必要な数（＝６個）のＤ／Ａ変換器（６０７〜６１２）を配置し、無駄なＤ／Ａ変換器を削除することによって、Ｄ／Ａ変換器の数を削減（半減）している。

これによって、レイアウト面積の縮小、回路の低消費電力化が図られる。正極性／負極性の各々のＤ／Ａ変換器（６０１〜６０６，６０７〜６１２）の数が半減されるため、従来例（図１７参照）では２段構成となっていたデータ線ドライバ（５０ａ，５０ｂ）の各々を、横一列に配置して一段構成としている。すなわち、図６では、各Ｄ／Ａ変換器（６０１〜６１２）を横一列に配置することが可能である。

第１のデータ線駆動回路５０ａは階調電圧生成回路１１０の左側に配置され、第２のデータ線駆動回路５０ｂは階調電圧生成回路１１０の右側に配置されている。すなわち、左右対称のレイアウトが採用されている。これによって、コンパクトな配置が実現されている。

階調電圧生成回路１１０は、正極性のγ特性が付与された２５６階調の階調電圧（図１８（Ａ）参照）を生成する第１のγ回路１１０ａと、負極性のγ特性が付与された２５６階調の階調電圧（図１８（Ｂ）参照）を生成する第２のγ回路１１０ｂと、を有しており、第１のγ回路１１０ａと第２のγ回路１１０ｂとは、隣接して配置されている。但し、これに限定されるものではなく、第１のγ回路１１０ａと第２のγ回路１１０ｂとを分離し、各々を、ＩＣ１０の左右の短辺側に配置することも可能である。

第１のγ回路１１０ａによって生成される正極性のγ特性をもつ階調電圧は、γ階調配線（ＬＫ１）を経由して、正極性のγ用のＤ／Ａ変換器６０１〜６０６に供給される。同様に、第２のγ回路１１０ｂによって生成される負極性のγ特性をもつ階調電圧は、γ階調配線（ＬＫ２）を経由して、負極性のγ用のＤ／Ａ変換器（６０７〜６１２）に供給される。

Ｄ／Ａ変換器（６０１〜６０６，６０７〜６１２）は、γ階調配線を経由して与えられる階調電圧の中から、入力画像データの階調値に応じたレベルの階調電圧を選択し、選択した階調電圧を、データ線駆動電圧として出力する。

正／負の各極性のＤ／Ａ変換器を横一列に配置したことによって、階調電圧を供給するためのγ階調配線（ＬＫ１，ＬＫ２）の長さも従来の半分になる（図１７の従来例では、γ階調配線の全長がＬＡであったが、図５では、（ＬＡ／２）となっている）。したがって、配線の充放電に要する時間が短縮され、高速なデータ線駆動が実現される。

ただし、このようなデータ線ドライバ５０ａ，５０ｂのレイアウトを採用すると、各Ｄ／Ａ変換器（６０１〜６０６，６０７〜６１２）の配列順序（ＲＢＧＲＢＧ／ＧＲＢＧＲＢ）は、表示部３１２におけるサブピクセルの配列順序（ＲＧＢＲＧＢＲＧＢＲＧＢ）とは対応しなくなる。

よって、ＩＣ（集積回路装置）１０から出力されるデータ線駆動電圧の各々を、表示部３１２における、対応するデータ線の各々に正確に供給するためのデータ線駆動電圧供給経路（データ線駆動電圧供給用の専用配線）ＬＤが必要となる。図５から明らかなように、これらの配線ＬＤは相互に交差が生じるから、１層配線では構成することができない。

よって、データ線駆動電圧を供給する配線ＬＤを、立体交差が可能な多層配線構造３２０を用いて構築する。これによって、ＩＣ１０から出力される各データ線駆動電圧を、対応するデータ線の各々に、適正に供給することができる。

この多層配線構造のデータ線駆動電圧供給経路（データ線駆動電圧供給用の多層配線領域）３２０は、表示装置用基板（アレイ基板３１０）上に設けてもよく、ＩＣ１０内に設けることもできる。図５では、多層配線構造３２０は、表示装置用基板（アレイ基板３１０）上に設けてある。

多層配線構造のデータ線駆動電圧供給経路（データ線駆動電圧供給用の多層配線領域）３２０は、表示装置用基板（アクティブマトリクス基板）３１０上に、例えば、低温ポリシリコンプロセスを用いてＴＦＴ（薄膜トランジスタ）等を形成する際に、同時に形成することができる。この場合、ＩＣ１０には多層配線構造３２０を設ける必要がないため、ＩＣ１０のサイズが増大せず、占有面積の点あるいはコスト面で有利となる。

また、ドット反転駆動では、例えば１ライン毎に駆動極性が反転する（図１６（Ｂ），（Ｃ）参照）。このライン単位の極性反転に対応するために、図５のＩＣ１０では、そのライン単位の極性反転に合わせて、第１のγ回路（１１０ａ）が生成する階調電圧の極性と、第２のγ回路（１１０ｂ）が生成する階調電圧の極性とを、適宜、切り替える（入れ替える）。

つまり、第１のγ回路（１１０ａ）を正極性から負極性に切り替え、第２のγ回路（１１０ｂ）を負極性から正極性に切り替える。

この各γ回路（１１０ａ，１１０ｂ）の極性切り替えに伴って、入力画像データを適切に分配すれば（つまり、負極性で駆動されるべきピクセルの画像データを今度は第１のγ回路１１０ａに供給し、正極性で駆動されるべきピクセルの画像データを第２のγ回路１１０ｂに供給すれば）、ライン単位の極性反転駆動にも対応することができる。

γ回路の極性反転は、例えば、ラダー抵抗回路おいて、電源電圧レベルの反転や単位可変抵抗の抵抗値の調整によって実現することができる（図６，図７を用いて後述する）。なお、ドット反転駆動であっても、２ライン毎や３ライン毎に極性を反転するような変則的な駆動方法が採用される場合もあり得る。このような場合には、２ラインの走査（あるいは３ラインの走査）毎にγ回路の極性を切り替えればよい。したがって、γ回路の極性の切り替えは、少なくとも１ライン（１ラインに限定されず、２ラインでも３ラインでもよい）の走査毎に行うことになる。

なお、第１および第２のγ回路（１１０ａ，１１０ｂ）の極性切り替えをしない場合であっても、データ線駆動電圧の出力先をスイッチによって切り替える方法を採用することによって、ライン単位の極性反転に対応することが可能となる(この点については、図１１〜図１４を用いて後述する)。

（階調電圧生成回路（γ回路）の具体的な構成例）。
図６は、階調電圧生成回路（γ回路）の具体的な構成例を示す図である。図示されるように、階調電圧生成回路（γ）回路は、複数の単位可変抵抗（Ｒ）が直列接続されてなるラダー抵抗（ＲＤ）を含むラダー抵抗回路（ＱＲＣ）を有し、単位可変抵抗（Ｒ）の抵抗値は、調整レジスタ１１６に入力される調整データによって微調整することができる。

また、ラダー抵抗回路（ＱＲＣ）の両端に印加する電圧のレベルは、電源電圧レベル切り替え用のスイッチ（ＳＫ１，ＳＫ２）によって、切り替えることができる。これによって、γ特性の極性反転が可能である。スイッチ（ＳＫ１，ＳＫ２）の切り替えは、調整レジスタ１１６に入力されるγ極性制御データに基づいて、切り替えられる。

図７は、単位可変抵抗（Ｒ）の具体的な構成例を示す図である。図示されるように、スイッチ回路Ｋ（複数の切り替えスイッチＫ１〜Ｋ４を有する）が設けられ、調整レジスタ１１６からの制御信号によって、スイッチＫを適宜、切り替える。これによって、階調電圧（ＶＳ（ｉ）〜ＶＳ（ｉ＋３））の電圧レベルを微調整することができる。

（ＩＣの内部回路の具体的な構成例）
図８は、ＩＣの内部回路の具体的な構成例（第１行目のラインを駆動している状態）を示す図である。基本的な構成と動作は、図５と同じである。

図８では、説明の便宜上、「Ｒ１，Ｇ１，Ｂ１，Ｒ２，Ｇ２，Ｂ２」の６つのサブピクセル列を駆動する場合を想定する。Ｒ１，Ｂ１，Ｇ２のサブピクセルが正極性で駆動され、Ｇ１，Ｒ２，Ｂ２の各サブピクセルが負極性で駆動される。

ＩＣ１０は、第１の短辺（Ｓ１）と、第１の短辺（Ｓ１）に対向する第２の短辺（Ｓ２）と、前記第１の短辺および第２の短辺に垂直な第３の長辺（Ｓ３）と、第３の短辺に対向する第４の長辺（Ｓ４）と、を有する。

第１の短辺（Ｓ１）から第２の短辺（Ｓ２）に向かう方向を第１の方向（Ｄ１）とし、第１の方向（Ｄ１）とは逆の方向を第２の方向（Ｄ２）とし、第３の長辺（Ｓ３）から第４の長辺（Ｓ４）に向かう方向を第３の方向（Ｄ３）とし、第３の方向（Ｄ３）とは逆の方向を第４の方向（Ｄ４）とした場合に、階調電圧生成回路（１１０）の第１の方向（Ｄ１）の側および２の方向（Ｄ２）の側のいずれか一方の側（図８では第２の方向Ｄ２側）に、第１のデータ線ドライバ（５０ａ）が配置され、他方の側（第１の方向Ｄ１側）に第２のデータ線ドライバ（５０ｂ）が配置される

図８では、第１のデータ線ドライバ（５０ａ）が正極性のγ特性をもつデータ線駆動電圧を生成し、第２のデータ線ドライバ（５０ｂ）が負極性のγ特性をもつデータ線駆動電圧を生成する。

ラッチ回路５００は入力画像データをラッチする。順序変換回路５０２は、ラッチされた画像データを並び替えて、正極性で駆動される「Ｒ１，Ｂ１，Ｇ２」の各サブピクセル用の画像データを、第１のデータ線ドライバ５０ａに供給する。同様に、負極性で駆動される「Ｇ１，Ｒ２，Ｂ２」の各サブピクセル用の画像データを、第２のデータ線ドライバ５０ｂに供給する。

多層配線構造３２０は、第１の方向Ｄ１あるいは第２の方向Ｄ２（この方向は、１行のサブピクセル列の配置方向あるいは走査線の方向に一致する）に延在する、６本の横方向配線（Ｑ１〜Ｑ６）を有する。「Ｒ１，Ｂ１，Ｇ２」の各サブピクセルは、Ｑ１，Ｑ３，Ｑ５に接続される。「Ｇ１，Ｒ１，Ｂ２」の各サブピクセルは、Ｑ２，Ｑ４，Ｑ６に接続される。ＩＣの出力端子のうち、ＴＡ１〜ＴＡ３の各々はＱ１，Ｑ３，Ｑ５に接続される。ＴＡ４〜ＴＡ６の各々はＱ２，Ｑ４，Ｑ６に接続される。

図９は、図８のＩＣにおける第２行目のラインを駆動しているときの内部構成を示す図である。図９では、「Ｒ３，Ｂ３，Ｇ４」のサブピクセルが負極性で駆動され、「Ｇ３，Ｒ４，Ｂ４」の各サブピクセルが正極性で駆動される。

図９では、ラダー抵抗回路ＱＲＣ（γ（正）とγ（負））の極性が、図８とは逆に切り替わっている。

これに合せて、順序変換回路５０２は、ラッチされた画像データを並び替えて、正極性で駆動される「Ｇ３，Ｒ４，Ｂ４」の各サブピクセル用の画像データを、第２のデータ線ドライバ５０ｂに供給する。同様に、負極性で駆動される「Ｒ３，Ｂ３，Ｇ４」の各サブピクセル用の画像データを、第１のデータ線ドライバ５０ａに供給する。

（γ回路の極性反転を行わずに、スイッチによってデータ経路を切り替える態様）
上述の例では、γ回路の極性を、少なくとも１ライン毎に切り替えていたが、γ回路の極性を切り替えなくても、図１０に示すような経路切り替え用のスイッチを用いれば、ライン単位の極性反転に対応することができる。

図１０は、経路切り替え用スイッチの機能を示す図である。このスイッチ（ＳＷ）は、２入力２出力のスイッチであり、内部経路ＲＴ１，ＲＴ２の経路変更によって、図１０（Ａ）に示すようなスルー出力と、図１０（Ｂ）に示すような交差（クロス）出力とを選択することができる。

図１１は、ＩＣの内部構成の他の例（γ回路の極性反転を行わずに、図１０のスイッチによってデータ経路を切り替える例）の、第ｎ行目の駆動状態における構成を示す図である。

図１１のＩＣの構成は、図５の構成とほとんど同じであるが、第１および第２のγ回路（１１０ａ，１１０ｂ）の極性の切り替えを行わない点、ならびに、図１０の機能をもつスイッチＳＷ１〜ＳＷ６が設けられている点が異なる。スイッチＳＷ１〜ＳＷ６は、図１０（Ａ）に示すようなスルー状態となっている。

図１２は、ＩＣの内部構成の他の例（γ回路の極性反転を行わずに、図１０のスイッチによってデータ経路を切り替える例）の、第（ｎ＋１）行目の駆動状態における構成を示す図である。

図１２では、ライン反転に伴い、各ピクセルの駆動極性が反転する。これに対応するために、スイッチＳＷ１〜ＳＷ６を、図１０（Ｂ）のような交差（クロス)状態に切り替える。また、正極性で駆動されるサブピクセルの画像データは、第１のデータ線駆動回路５０ａに供給し、負極性で駆動されるサブピクセルの画像データは、第２のデータ線駆動回路５０ｂに供給する。

このように、Ｄ／Ａ変換器から出力されるデータ線駆動電圧の供給先のデータ線（すなわちサブピクセル）を、スイッチ（ＳＷ１〜ＳＷ６）を用いて、少なくとも１ライン走査毎に切り替えることによって、γ回路（１１０ａ，１１０ｂ）の極性切り替えを行わずに、ライン単位の極性反転に対応することが可能となる。スイッチ（ＳＷ１〜ＳＷ６）は、表示装置用基板（アレイ基板）３１０上に設けてもよく、ＩＣ１０内に設けてもよい。この態様では、γ回路（１１０ａ，１１０ｂ）間の極性の切り替えを行わないため、極性切り替えに伴ってラダー抵抗（ＲＤ）に充放電電流が流れず、高速な階調電圧の生成の点では有利となる。

図１３は、γ回路の極性反転を行わずに、スイッチによってデータ経路を切り替える態様のＩＣの具体的な内部構成例（第１行目のサブピクセル列を駆動している状態）を示す図である。

図１３は、図１１に対応している。図１３のＩＣの基本的な構成は、図８のＩＣと同じである。

図１４は、γ回路の極性反転を行わずに、スイッチによってデータ経路を切り替える態様のＩＣの具体的な内部構成例（第２行目のサブピクセル列を駆動している状態）を示す図である。

図１４は、図１２に対応している。図１４のＩＣの基本的な構成は、図８のＩＣと同じである。

（第２の実施形態）
本実施形態では、表示装置と、表示装置を搭載した電子機器について説明する。

図２に示される本発明の表示装置（液晶表示装置）は、本発明のＩＣ１０と、ＩＣを搭載する表示装置用基板（アレイ基板）３１０と、を含む。

例えば、表示装置用基板（アレイ基板）３１０が低温ポリシリコンを用いたアクティブマトリクス基板であるときは、表示装置用基板（アレイ基板）３１０上には、例えば、図３に示すような多層配線構造３２０を形成することができ、また、図１０〜図１４に示されるスイッチ（ＳＷ１〜ＳＷ６）を形成することも可能である。スイッチＳＷ１〜ＳＷ６は、例えば、低温ポリシリコンプロセスで形成されるＴＦＴを用いた、複数のトランスファーゲートを組み合わせて構成することができる。

これによって、小型、低消費電力性に優れ、高速かつ高精細表示が可能な表示装置（例えば、ワンセグ放送の画像を表示する携帯端末用の高精細表示装置）が実現される。

図１５（Ａ）〜図１５（Ｂ）は、本発明の表示装置を搭載した本発明の電子機器の一例を示す図である。

図１５（Ａ）は、携帯電話端末９５０を示す。携帯電話端末９５０は、スピーカ９５６と、本発明の表示パネル９５４と、操作キー９５２とを有する。

図１５（Ｂ）は、携帯ゲーム機端末９６０を示す。携帯ゲーム機端末９６０は、スピーカ９６８と、本発明の表示パネル９６６と、操作キー９６２と、機能キー９６４と、を有する。

図１５（Ｃ）は、携帯電話端末９７０を示す。携帯電話端末９７０は、スピーカ９７６と、本発明の表示パネル９７４と、操作キー９７２とを有する。

本発明の表示装置は、小型、低消費電力性に優れるため、上述のような、小型で高速かつ高精細表示が要求される電子機器（ワンセグ放送の画像を表示する携帯端末：携帯電話端末、ＰＤＡ端末、ゲーム機端末、持ち運びが可能なコンピュータ端末を含む）にも容易に搭載することができ、これによって、電子機器の表示性能が向上する。

以上説明したように、本発明の実施形態によれば、以下のような効果を得ることができる。但し、下記の効果は同時に得られるとは限らず、下記の効果の列挙が本発明の技術思想を不当に限定する根拠とされてはならない。
（１）表示装置用ドライバＩＣの回路レイアウトを工夫することによってチップサイズを効果的に縮小することができる。
（２）表示装置用ドライバＩＣの回路の消費電力を削減することができる。
（３）γ階調配線の配線長を短くして高速なデータ線駆動電圧の生成を可能とすることができる。
（４）小型、低消費電力性に優れ、高速かつ高精細表示が可能な表示装置（例えば、ワンセグ放送の画像を表示する携帯端末用の高精細表示装置）が実現される。
（５）小型、低消費電力性に優れ、高速かつ高精細表示が可能な電子機器（例えば、ワンセグ放送の画像を表示する携帯端末：携帯電話端末、ＰＤＡ端末、持ち運びが可能なコンピュータ端末を含む）が実現される。

なお、本実施形態について詳述したが、本発明の新規事項および効果から逸脱しない範囲で、多くの変形が可能であることは、当業者には容易に理解できるであろう。したがって、このような変形例は、すべて本発明に含まれるものとする。

例えば、第１のγ回路と第２の回路は、ＩＣの中央部に集中的に配置してもよいし、各々を分離し、各々をＩＣの左右の端に配置してもよい。また、ドット反転駆動の態様として、複数ドット毎に駆動極性を反転する変則的な駆動方式が採用される場合や、複数ライン走査毎に駆動極性を反転する変則的な駆動方式が採用される場合においても、本発明は適用可能であり、このような例も本発明に含まれる。つまり、実際に必要な数のＤ／Ａ変換器を用意し、必要なデータ線駆動電圧を対応するデータ線に正しく供給できる多層配線構造を用意し、また、例えば、実際のライン走査に合せてγ回路間の極性切り替えを実施すれば、上述のような変則的な駆動方式にも柔軟に対応することができる。また、実施形態の説明では、３色（ＲＧＢ）のサブピクセルの駆動を例にとって説明したが、これに限定されるものではなく、より多くの色のサブピクセルの駆動にも、本発明は適用可能である。

本発明は、表示部のドライバ用集積回路装置（液晶ドライバＩＣや有機ＥＬドライバＩＣ等）、表示装置用基板（例えば、ＴＦＴを用いたアクティブマトリクス型の液晶基板：アレイ基板）、表示装置（表示装置用基板にドライバＩＣが搭載されたもの）ならびに電子機器（携帯端末用の高精細な液晶ディスプレイ等）として好適である。

液晶表示部ならびに液晶駆動用ＩＣの要部構成を示すブロック図 本発明の表示装置（表示モジュール：ここでは、液晶表示パネルとする）の全体構成と接続形態を示す図 ＩＣが搭載される前のアレイ基板（アクティブマトリクス基板）の構成を示す平面図 図２の表示装置におけるＡ―Ａ線に沿う断面図 階調電圧生成回路とデータ線ドライバの配置例を示す図 階調電圧生成回路（γ回路）の具体的な構成例を示す図 単位可変抵抗（Ｒ）の具体的な構成例を示す図 ＩＣの内部回路の具体的な構成例（第１行目のラインを駆動している状態）を示す図 図８のＩＣにおける第２行目のラインを駆動しているときの内部構成を示す図 図１０（Ａ），図１０（Ｂ）は各々、経路切り替え用スイッチの機能を示す図 ＩＣの内部構成の他の例（γ回路の極性反転を行わずに、図１０のスイッチによってデータ経路を切り替える例）の、第ｎ行目の駆動状態を示す図 ＩＣの内部構成の他の例（γ回路の極性反転を行わずに、図１０のスイッチによってデータ経路を切り替える例）の、第（ｎ＋１）行目の駆動状態を示す図 γ回路の極性反転を行わずに、スイッチによってデータ経路を切り替える態様のＩＣの具体的な内部構成例（１行目のサブピクセル列の駆動状態）を示す図 γ回路の極性反転を行わずに、スイッチによってデータ経路を切り替える態様のＩＣの具体的な内部構成例（第２行目のサブピクセル列の駆動状態）を示す図 図１５（Ａ）〜図１５（Ｃ）の各々は、本発明の表示装置を搭載した本発明の電子機器の一例を示す図 図１６（Ａ）〜（Ｃ）は、１画素（１ピクセル）が３色のサブピクセルで構成されるドットマトリクス液晶表示装置のドット反転駆動について説明するための図 正／負の各γ特性をもつデータ線駆動電圧を発生する各Ｄ／Ａ変換器を２段に分けて配置したレイアウト構成の液晶ドライバＩＣの要部構成を示す図 図１８（Ａ），図１８（Ｂ）は、正極性ならびに負極性のγ特性の一例を示す図

符号の説明

１０ 液晶駆動用ＩＣ（表示装置用ドライバＩＣ）、１１０ 階調電圧生成回路、
１１０ａ，１１０ｂ 第１および第２のγ回路、３００ 表示パネル、
３１０ ガラス基板（アレイ基板）、３１２ ＴＦＴアレイ（液晶表示部）、
３１４ ＦＰＣ基板、３２０ 多層配線構造（多層配線構造のデータ線電圧供給経路）、
３３０ ホストプロセッサ、６０１〜６０６ Ｄ／Ａ変換器、
ＬＫ１，ＬＫ２ γ階調配線

Claims (10)

1. １画素が複数の異なる色に対応したサブピクセルによって構成され、前記画素がマトリクス状に配置され、前記サブピクセルの各々が走査線およびデータ線によって選択される表示部を、ドット反転駆動する集積回路装置であって、第１の極性のγ特性が付与された第１の階調電圧を生成する第１のγ回路と、第２の極性のγ特性が付与された第２の階調電圧を生成する第２のγ回路と、を含む階調電圧生成回路と、
   前記表示部の１行のサブピクセル列における、第１の極性で駆動されるサブピクセルに対応した複数のＤ／Ａ変換器と、前記第１のγ回路からの前記第１の階調電圧を前記複数のＤ／Ａ変換器に供給する第１のγ階調配線と、を含む第１のデータ線ドライバと、
   前記表示部の１行のサブピクセル列における、第２の極性で駆動されるサブピクセルの各々に対応した複数のＤ／Ａ変換器と、前記第２のγ回路からの前記第２の階調電圧を前記複数のＤ／Ａ変換器に供給する第２のγ階調配線と、を含む第２のデータ線ドライバと、を有し、
   前記複数のＤ／Ａ変換器の各々から出力される前記データ線駆動電圧の各々は、多層配線構造のデータ線駆動電圧供給経路を経由して、前記表示部における対応する前記データ線の各々に供給されることを特徴とする集積回路装置。
2. 請求項１記載の集積回路装置であって、
   前記多層配線構造のデータ線駆動電圧供給経路は、前記表示部が形成された表示装置用基板上に形成されることを特徴とする集積回路装置。
3. 請求項１または請求項２記載の集積回路装置であって、
   前記第１のデータ線ドライバおよび前記第２のデータ線ドライバと、前記第１のγ回路と、前記第２のγ回路とは、前記集積回路装置内において、前記表示部の前記１行のサブピクセル列の配置方向に沿って一列に配置されることを特徴とする集積回路装置。
4. 請求項１または請求項２記載の集積回路装置であって、
   前記集積回路装置は、第１の短辺と、前記第１の短辺に対向する第２の短辺と、前記第１の短辺および第２の短辺に垂直な第３の長辺と、前記第３の短辺に対向する第４の長辺と、を有し、
   前記第１の短辺から第２の短辺に向かう方向を第１の方向とし、前記第１の方向とは逆の方向を第２の方向とし、前記第３の長辺から前記第４の長辺に向かう方向を第３の方向とし、前記第３の方向とは逆の方向を第４の方向とした場合に、
   前記階調電圧生成回路の前記第１の方向の側および２の方向の側のいずれか一方の側に、前記第１のデータ線ドライバが配置され、他方の側に前記第２のデータ線ドライバが配置されることを特徴とする集積回路装置。
5. 請求項４記載の集積回路装置であって、
   前記第１の方向を右方向とし、前記第２の方向を左方向とした場合、前記第１のデータ線ドライバと、前記第２のデータ線ドライバとは、前記階調電圧生成回路を基準として左右対称に配置されることを特徴とする集積回路装置。
6. 請求項１〜請求項５のいずれか記載の集積回路装置であって、
   前記第１のγ回路が生成する前記階調電圧の極性と、前記第２のγ回路が生成する前記階調電圧の極性とを、前記表示部における、少なくとも１ラインの走査毎に切り替えることを特徴とする集積回路装置。
7. 請求項１〜請求項５のいずれか記載の集積回路装置であって、
   前記多層配線構造のデータ線駆動電圧供給経路の隣接する２つの出力端の各々から出力される前記データ線駆動電圧の供給先となるデータ線を、前記表示部における少なくとも１ライン走査毎に切り替える、データ供給先の切り替え用スイッチを経由して、前記データ線駆動電圧を、対応する前記データ線に供給することを特徴とする集積回路装置。
8. 請求項１〜請求項７のいずれか記載の集積回路装置であって、
   前記第１の極性で駆動されるサブピクセル用の入力画像データを前記第１のデータ線ドライバに供給し、前記第２の極性で駆動されるサブピクセル用の入力画像データを前記第２のデータ線ドライバに供給する、入力画像データの順序変換回路を有することを特徴とする集積回路装置。
9. 請求項１〜請求項８のいずれか記載の集積回路装置と、
   前記集積回路装置を搭載する表示装置用基板と、
   を含むことを特徴とする表示装置。
10. 請求項９記載の表示装置を搭載する電子機器。

Images