JP2004139117A - 液晶表示装置及びデータライン・ドライバ - Google Patents

Abstract

【課題】　本発明は、ディジタル方式のデータライン・ドライバに関し、液晶の劣化防止とフリッカを抑えた良好な表示を実現する一方で、額縁スペースの削減を図ることを目的とする。
【解決手段】　データ入力部１０と出力部１８に、それぞれ外部からのデータ切り換え制御信号ＰＯＬに基づいて、各データラインの異なるチャネル間でデータの入れ換えを行うデータクロス機能を持たせるように構成する。
【選択図】　　　図１

Description

　本発明は、液晶表示装置（ＬＣＤ）に係り、特に、ＬＣＤに組み込まれる液晶パネルを片側から駆動する場合において６４階調等の多階調表示を実現するのに適応化されたディジタル方式のデータライン・ドライバに関する。
　薄膜トランジスタ（ＴＦＴ）方式の液晶パネルに代表されるアクティブマトリクス型ＬＣＤは、一般家庭用ＴＶやＯＡ機器の表示装置として普及が期待されている。これは、アクティブマトリクス型ＬＣＤは、陰極線管（ＣＲＴ）に比べ、薄型で軽量であり、ＣＲＴに劣らない表示品質を得ることができるためである。この薄型、軽量という点を活かして、アクティブマトリクス型ＬＣＤは、ノート型パーソナルコンピュータ等の携帯型情報機器だけでなく、マルチメディア情報機器等への対応が求められている。

　アクティブマトリクス型ＬＣＤの液晶パネルは、対向する電極基板間に液晶が封入された構造を持っている。すなわち、一方の基板には複数のデータラインから成るデータバスの電極（信号電極）と複数のスキャンラインから成るスキャンバスの電極（走査電極）がマトリクス状に交差し、その交差部の全てにＴＦＴ等のスイッチング素子が接続されており（この基板を「ＴＦＴ基板」と称する）、対向基板には電極が一面に形成されている（この基板を「共通（コモン）基板」と称する）。

　かかるＬＣＤを駆動する場合、ＴＦＴ基板と共通基板の間に電圧を印加する。すなわち、ＴＦＴ基板上の信号電極（データライン）に映像信号に応じたデータ電圧を印加する。スキャンバス中の選択されたスキャンラインにつながるＴＦＴがオンすることにより、対応する各データラインに印加されたデータ電圧と共通基板のコモン電圧との電位差が各画素に書き込まれ、次にそのライン（スキャンライン）が選択されるまで電荷を保持することで情報が保たれる。保持された情報に応じて液晶の電圧が決まるので、光の透過量が制御されて階調表示が可能となる。また、カラー表示を行うには、ＲＧＢのカラーフィルタを用いることで光の色分解／色合成を行い、実現している。

　ＬＣＤを駆動する回路は、各スキャンラインを駆動するスキャンライン・ドライバ及び各データラインを駆動するデータライン・ドライバとコモン電圧回路から構成されている。スキャンライン・ドライバがスキャンラインを選択すると、当該スキャンラインにつながる各画素に、データライン・ドライバから各データラインを通して映像信号に応じたデータ電圧がそれぞれ印加される。ＬＣＤでは一般に、同じ画素に同じ極性のデータ電圧を印加し続けるとＬＣＤの寿命に悪影響をきたし液晶の劣化を招くため、これを防ぐために一定の周期（１フレーム周期又は１水平周期）毎に正極性及び負極性の駆動電圧を交互に印加している。これを「交流駆動」という。また、かかる交流駆動を行うと画面のちらつき（フリッカ）が発生するため、これを抑えるためにデータライン毎の極性反転等を行っている。例えば、隣合うデータライン間に正負反対の極性の駆動電圧を印加し、隣接画素間に反対の極性の電圧を印加するといった方法を採用している。かかる駆動方法を「縦ライン反転」駆動と称する。

　図１３には典型的なデータライン・ドライバの構成が示される。
　図示のドライバは、シフトレジスタ部５１と、表示用ディジタルデータＤｎのビット数分の容量をそれぞれ有するデータレジスタ部５２及びラッチ部５３と、デコーダ部５４と、アナログスイッチ群から成るセレクタ部５５と、階調電圧作成部５６とを備えており、クロックＣＬＫと、データ取り込みの開始を指示するスタート信号ＳＴと、出力の切り換えのタイミングを指示するラッチ信号ＬＰとにより制御される。

　先ず、シフトレジスタ部５１は、表示ライン（１水平周期）毎に供給されるスタート信号ＳＴにより動作を開始し、クロックＣＬＫにより歩進してタイミング信号を生成する。データレジスタ部５２は、このタイミング信号に応答して表示用ディジタルデータＤｎを順次取り込む。ラッチ部５３は、データレジスタ部５２にデータが取り込まれた後、次の１ライン分のデータが到来する前に、データレジスタ部５２内のデータをラッチ信号ＬＰに応答して取り込む。次いで、デコーダ部５４は、ラッチ部５３に保持されたディジタルデータをデコードする。セレクタ部５５は、このデコード結果に基づいて、階調電圧作成部５６で作成される複数の階調電圧（図示の例では６４階調の電圧）の１つを選択出力する。選択出力された階調電圧は、駆動電圧として各チャネル（データラインＱ１〜Ｑ１９２）に送出される。

　なお、階調電圧作成部５６は、例えば図１４に示すように、抵抗アレイ型Ｄ／Ａコンバータの形態で構成される。図示の例では、基準電源として入力される９本の基準電圧Ｖ０〜Ｖ８から、６４個の抵抗器を用いてＶ０〜Ｖ１の間、Ｖ１〜Ｖ２の間、………、Ｖ７〜Ｖ８の間をそれぞれ８等分に分圧することで、Ｖ０及びＶＲ０１〜ＶＲ６３の６４階調の電圧を作成している。作成された６４個の階調電圧は、そのうちの一つが、上述したようにデコーダ部５４により制御されるセレクタ部５５内のアナログスイッチにより選択される。

　図１５には液晶パネルに対するデータライン・ドライバの配置形態が示されており、（ａ）は両側駆動の場合、（ｂ）は片側駆動の場合を示している。なお、１００は液晶パネルを模式的に表している。
　両側駆動の場合には、液晶パネル１００の左右いずれか一方の側にスキャンライン・ドライバが配置され、また、液晶パネル１００の上側と下側にそれぞれデータライン・ドライバが配置されている。この場合、各データライン・ドライバは、各々の出力ライン（データライン）が交互に串刺しの形になるように設けられる。かかる配置形態において、上側データライン・ドライバの駆動電圧と下側データライン・ドライバの駆動電圧を互いに反対の極性とすれば、「縦ライン反転」駆動となり、横方向（スキャンラインの方向）に隣合った画素には反対の極性のデータ電圧を印加することができる。これによって、画面のフリッカを抑えることができ、また、フレーム毎に極性を変える交流駆動により液晶の劣化を防ぐことができる。

　これに対し、片側駆動の場合には、スキャンライン・ドライバの配置形態は両側駆動の場合と同様であるが、データライン・ドライバについては、液晶パネル１００の上下いずれか一方の側にのみ配置されている。この片側駆動では、縦ライン反転駆動を実現するために、各データライン毎に１チャネルずつ表示用データを反転させて供給する必要がある。かかるデータ反転機能は、ドライバの外部にそのための手段を設けてもよいし、或いはドライバ内部にその機能を持たせてもよい。図１５（ｂ）の例示は後者の場合を示す。片側駆動の場合、上述した両側駆動の場合に比べて、ＬＣＤ全体から液晶パネル１００の実装領域を除いた部分（いわゆる額縁領域）を小さくできるという利点がある。

　片側駆動において、ドライバ内部にデータ反転機能を持たせる場合、ドライバ出力の奇数チャネル及び偶数チャネルからそれぞれ正極性の駆動電圧及び負極性の駆動電圧を出力できるようにドライバを構成する必要がある。これを実現するための構成例が図１６に示される。
　図１６は、従来形のＬＣＤのデータライン・ドライバにおける要部の構成（階調電圧ラインの配列）を示す。

　図示のように、外部から入力する基準電圧を偶数本（図示の例ではＶ０〜Ｖ９の１０本）とし、中央の電圧を挟んで対称に正側と負側にそれぞれ５本ずつの２グループの基準電圧群とする。隣合う基準電圧間（例えばＶ５とＶ６の間）を、４個の抵抗器を用いて４等分に分圧し、４階調（ＶＡ０１〜ＶＡ０４）の階調電圧（ＶＲ１７〜ＶＲ２０）を作成する。ここに、各グループの基準電圧群間の中央の電圧と各階調電圧の差が表示階調となり、図示の例では、正側と負側にそれぞれ１６階調の階調電圧が作成される。正側の階調電圧ＶＲ１７〜ＶＲ３２は、そのうちの一つがセレクタ内のアナログスイッチにより選択されて、対応する奇数チャネル（データラインＱ１，Ｑ３，……）に送出される。同様に、負側の階調電圧ＶＲ０１〜ＶＲ１６は、そのうちの一つがセレクタ内のアナログスイッチにより選択されて、対応する偶数チャネル（データラインＱ２，Ｑ４，……）に送出される。

　図１６の構成からわかるように、抵抗分圧で作成した各階調電圧を伝達する階調電圧ラインは、全チャネル分の回路に亘って配列されている。また、チャネル単位の回路で見た場合、各階調電圧ラインからアナログスイッチで選択された規定の階調電圧は、当該スイッチの箇所から出力パッドまでの配線を経由して出力される。

　ＬＣＤに関して、これからの技術開発の目的の一つに、その液晶パネルの表示面積の拡大と共に額縁スペースの削減といったことが挙げられる。額縁スペースを考えた場合、ドライバ（特にデータライン・ドライバ）の占有面積を小さくするのが好ましく、そのためには、図１５（ｂ）に示したようにデータライン・ドライバを片側配置とするのが得策である。

　しかしながら、片側駆動を行う場合、図１６に関して説明したように、縦ライン反転駆動を実現するためにはドライバ出力の各チャネル（奇数チャネル及び偶数チャネル）毎に正極性の駆動電圧及び負極性の駆動電圧を出力できるようにドライバを構成する必要がある。このためには、基準電源数やアナログスイッチを倍に増やす（つまり、１６階調を実現するために３２個の階調電圧を作成する）必要があり、この結果、ドライバ内の階調電圧作成部及びセレクタ部の回路規模が増大するといった問題があった。これは、ドライバ全体の回路規模の増大につながり、ひいては額縁スペースの増大にもつながるので、好ましくない。

　また、片側駆動で縦ライン反転駆動を実現するための他の手法として、従来使用されている基準電源の数を半分ずつ正側と負側に振り分けるといったことも考えられる。
　しかしこの方法では、表示階調数が半分になってしまい、良好な表示の実現という観点から好ましくない。

　また、図１６に示したように、従来のデータライン・ドライバでは、各階調電圧を伝達する階調電圧ラインは全チャネル分の回路に亘って配列されており、また、チャネル単位で見た場合、各階調電圧ラインからアナログスイッチで選択された規定の階調電圧はその箇所から出力配線を経由して出力されるようになっていたので、以下のような問題があった。

　すなわち、出力配線の長さ（階調電圧を選択した箇所から出力パッドまでの距離）は各階調毎に一定ではなく、また配線層の抵抗は０ではないから、階調間で配線抵抗の差が生じるといった問題があった。かかる問題は、特に配線層の線幅が細い場合や、抵抗の大きい配線層を使用する場合には、一層顕著に現れる。
　図１６を参照すると、各階調電圧ラインは、中央の電圧（Ｖｃとする）に対し正側と負側のグループに分けてそれぞれの電圧レベルに従って順番に配列されているが、正側と負側の同じ階調同士（例えばＶＡ１６とＶＢ１６）で配線位置が離れてしまうため、それぞれのアナログスイッチから出力パッドまでの距離、すなわち出力配線の長さに差が生じる。この結果、両者の配線抵抗に差が生じ、同じ階調の正側と負側で出力抵抗が異なり、出力抵抗及びデータラインの抵抗の和（Ｒとする）と液晶パネルの負荷容量（Ｃとする）とをまとめて考えた場合、ＣＲで決まる時定数に差が生じる。これは他の階調でも同様である。

　液晶パネルの駆動時間を十分長く確保できれば問題はないが、高精細表示あるいは多階調表示への応用のため駆動時間に制限があり十分な充電時間がとれない場合には、ドライバ入力での正負の基準電圧が同じレベル（例えば、Ｖ９−Ｖｃ＝Ｖ４−Ｖｃ）であったとしても、図１７に示すように、正極性と負極性とでは同一時間内に画素に印加される電圧ｖａ，ｖｂは異なる（ｖａ≠ｖｂ）。この結果、階調毎に階調電圧がばらつき、階調間の変動が大きくなるといった問題があった。

　なお、図１７において、例えばｖａ１６は、階調レベルＶＡ１６の階調電圧ＶＲ３２と中央の電圧Ｖｃとの電位差により画素に印加される電圧を示し、同様にｖｂ１６は、階調レベルＶＢ１６の階調電圧ＶＲ１６と中央の電圧Ｖｃとの電位差により画素に印加される電圧を示す。
　また、図１６に示したような階調電圧ラインの配列形態では、奇数チャネルの出力配線と負側の階調電圧ラインの交差部、及び、偶数チャネルの出力配線と正側の階調電圧ラインの交差部は、それぞれ回路的に空きスペースとなる（つまりアナログスイッチが設けられていない）ため、ドライバをＩＣとして実現する場合にチップサイズが大きくなってしまうといった課題もあった。
特開平９−３１９３４０号公報 特許第３３０７３０８号公報

　本発明の主な目的は、上述した従来技術における課題に鑑み、液晶の劣化防止とフリッカを抑えた良好な表示を実現する一方で、額縁スペースの削減を図ることができるデータライン・ドライバを提供することにある。
　本発明の他の目的は、反対極性の同じ階調同士の階調電圧間のばらつきを少なくし、ひいては品質の良い多階調表示を可能とするデータライン・ドライバを提供することにある。

　上述した従来技術の課題を解決するため、本発明の基本形態によれば、液晶パネルに配列された各データラインを駆動するディジタル方式のデータライン・ドライバであって、外部からのクロックに応答してデータを取り込むデータ入力部と、複数の階調レベルに応じた基準電圧を有する基準電源部と、前記基準電源部から前記データに応じた規定の基準電圧を選択するセレクタ部と、前記セレクタ部で選択された基準電圧をそれぞれ表示データとして各データラインに出力する出力部とを具備し、前記データ入力部と前記出力部が、それぞれ外部からのデータ切り換え制御信号に基づいて、前記各データラインの異なるチャネル間でデータの入れ換えを行うデータクロス機能を有することを特徴とするデータライン・ドライバが提供される。

　また、本発明の好適な実施形態においては、各データラインの異なるチャネル間でのデータの入れ換えは、各データラインの隣合う奇数チャネル及び偶数チャネル間で行われる。この場合、基準電源部は第１及び第２の基準電源部を有し、このうち一方は奇数チャネルに割り当てられ、他方は偶数チャネルに割り当てられる。

　上述した本発明に係るデータライン・ドライバの構成によれば、隣合うチャネル間でデータの入れ換えを行うデータクロス機能をデータ入力部と出力部にそれぞれ持たせているので、同一チャネルのデータラインに対して正極性と負極性の駆動電圧を交互に出力することができる。つまり、交流駆動を容易に行うことができ、これによって液晶の劣化防止を図ることが可能となる。

　また、階調電圧を作成するための第１及び第２の基準電源部をそれぞれ各データラインの奇数チャネル及び偶数チャネルに割り当てているので、例えば、第１の基準電源部を正側に、第２の基準電源部を負側に設定することにより、隣合うチャネルのデータラインに対して異なる極性の駆動電圧を同時に出力することができる。つまり、縦ライン反転駆動を行うことができ、これによって画面のフリッカの抑制を図り、ひいては良好な表示を実現することが可能となる。

　さらに、各データラインの奇数チャネルと偶数チャネルにそれぞれ専用に基準電源部を割り当てているので、従来形に見られたように基準電源数やアナログスイッチを倍に増やすことなく、縦ライン反転駆動を片側駆動方式で実現することができる。これによって、ドライバ内の階調電圧作成部やセレクタ部の回路規模を縮小し、ひいては額縁スペースの削減を図ることが可能となる。

　本発明の他の形態によれば、上述したデータライン・ドライバにおいて、第１及び第２の基準電源部が、それぞれ複数の基準電圧から複数の階調レベルに応じた基準電圧をそれぞれ作成する第１及び第２の階調電圧作成部を有し、セレクタ部が、第１及び第２の階調電圧作成部で作成された複数の階調電圧をそれぞれ対応する奇数チャネル及び偶数チャネルに伝達する第１及び第２の階調電圧ライン群を有し、該第１及び第２の階調電圧ライン群の各々の同じ階調同士のラインを隣合わせに配列し、且つ、階調電圧の順序に従って交互に配列したことを特徴とするデータライン・ドライバが提供される。

　この構成によれば、第１及び第２の階調電圧ライン群の各々の同じ階調同士のラインを隣合わせに配列し、且つ、各階調電圧ライン群の各々の階調電圧ラインを交互に階調電圧の順序に従って配列しているので、例えば第１の階調電圧ライン群を正側に、第２の階調電圧ライン群を負側に割り当てることにより、正側と負側の同じ階調同士の配線位置を相対的に近づけることができる。この結果、両者の出力配線の長さの差は小さくなり、配線抵抗の差も小さくなる。

　従って、正極性と負極性とで同一時間内に画素に印加される電圧の差を縮小することができ（図１０参照）、これによって、反対極性の同じ階調同士の階調電圧間のばらつきを少なくすることができる。これは、品質の良い多階調表示の実現に寄与するものである。
　また、上述したように第１，第２の階調電圧ライン群を特定の配列形態で配置することにより、従来形（図１６参照）に見られたような無駄な空きスペースを無くすことが可能となる。これは、ドライバをＩＣとして実現する場合にチップサイズの縮小化に寄与する。

　本発明によれば、液晶の劣化防止とフリッカを抑えた良好な表示を実現する一方で、額縁スペースの削減を図ることが可能となる。また、反対極性の同じ階調同士の階調電圧間のばらつきを少なくし、ひいては品質の良い多階調表示を実現することができる。

　図１には本発明の第１実施形態に係るＬＣＤのデータライン・ドライバの構成が示される。
　本実施形態は１６階調ディジタル方式のデータライン・ドライバであり、その基本的な構成は図１３に示したデータライン・ドライバと同じであるので、その説明は省略する。

　本実施形態に係るデータライン・ドライバの構成上の特徴は、(1) 階調電圧作成部として、予め各データラインの奇数チャネルＯＣＨ及び偶数チャネルＥＣＨに対し専用に割り当てられた正側基準電源部１５及び負側基準電源部１６を設けたこと、(2) ドライバ外部からのデータ切り換え制御信号ＰＯＬに基づいて隣合うチャネル間でデータの入れ換えを行うデータクロス機能をデータ入力部１０と出力部１８にそれぞれ持たせたこと、である。

　本実施形態では、正側及び負側の各基準電源部１５，１６は、それぞれ１６本の基準電圧Ｖ１６〜Ｖ３１，Ｖ０〜Ｖ１５を１６階調の階調電圧として、セレクタ部１７の対応する奇数チャネル及び偶数チャネルにつながる階調電圧ラインに直接出力している。１６階調の階調電圧は、そのうちの一つが、デコーダ部１４のデコード結果に基づいてセレクタ部１７内の対応するアナログスイッチにより選択出力される。

　なお、データ入力部１０とシフトレジスタ部１１に入力されている信号Ｒ／Ｌは、データのシフト方向を切り換えるための制御信号である。また、シフトレジスタ部１１から出力されている信号ＳＰは、データレジスタ部１２によるデータ取り込みのタイミングを制御するための信号である。
　図２にはデータ入力部１０の回路構成が示される。

　図示の回路は、データの１ビットについてデータクロス機能を実現する場合の構成例で、データを右シフト及び左シフトに対して使用可能な構成例を示している。図中、ＦＦ１〜ＦＦ６はクロックＣＬＫに応答するフリップフロップ、ＦＦ７〜ＦＦ１２はクロックＣＬＫ１（クロックＣＬＫを１／２分周したクロック）に応答するフリップフロップ、ＳＬ１〜ＳＬ６はシフト方向切り換え制御信号Ｒ／Ｌに応答するセレクタ、ＳＬ７〜ＳＬ１２はデータ切り換え制御信号ＰＯＬに応答するセレクタを示す。最終段のフリップフロップ群ＦＦ７〜ＦＦ１２から出力される各データ(3) 及び(4) と各制御信号Ｒ／Ｌ及びＰＯＬとの関係については、図３に示される通りである。

　図４にはデータ入力部１０の回路動作のタイミングの一例が示される。
　図中、Ｒ１，Ｒ２，………，Ｒ８０は、それぞれ赤（Ｒ）の１クロック目のデータ、２クロック目のデータ、………、８０クロック目のデータといった具合に入力データを表している。緑（Ｇ）のＧ１，Ｇ２，………，Ｇ８０と、青（Ｂ）のＢ１，Ｂ２，………，Ｂ８０についても同様である。図４の例では、８０クロック分のデータをＲ，Ｇ，Ｂの３系統で入力した場合の２４０出力の場合が示されている。

　先ず、クロックＣＬＫにより取り込まれたデータは、１段目のフリップフロップ群ＦＦ１〜ＦＦ６を通り、動作タイミング図の(1) のようになる。更に２段目のフリップフロップ群ＦＦ７〜ＦＦ１２を通過すると、(2) のようになる。このようにして(1) と(2) でタイミング的に揃った６個のデータを、各セレクタＳＬ１〜ＳＬ１２においてシフト方向切り換え制御信号Ｒ／Ｌとデータ切り換え制御信号ＰＯＬによりそれぞれ選択する。選択されたデータは、最終段のフリップフロップ群ＦＦ７〜ＦＦ１２においてクロックＣＬＫ１のタイミングで取り込まれ（動作タイミング図の(3) ，(4) 参照）、データレジスタ部１２（図１参照）へ送られる。

　この時、図３に示すように、隣合うチャネルの出力は、データ切り換え制御信号ＰＯＬのレベル（１又は０）に応じて交互に入れ換えられている。
　図５には出力部１８の回路構成が示される。
　この回路は、データ切り換え制御信号ＰＯＬに応答するインバータＩＮＶと、セレクタ部１７から供給される隣合うチャネル間のデータを対応するチャネルにそのまま出力するか、或いは入れ換えて出力するかを選択するスイッチ群とから構成されている。このスイッチ群は、例えばデータＤ１，Ｄ２について見ると、データ切り換え制御信号ＰＯＬによりデータＤ１を対応するチャネル（データラインＱ１）に送出するスイッチＳＷ１１と、インバータＩＮＶの出力によりデータＤ１を隣のチャネル（データラインＱ２）に送出するスイッチＳＷ１２と、インバータＩＮＶの出力によりデータＤ２を隣のチャネル（データラインＱ１）に送出するスイッチＳＷ２１と、データ切り換え制御信号ＰＯＬによりデータＤ２を対応するチャネル（データラインＱ２）に送出するスイッチＳＷ２２とを有している。

　以上説明したように、本実施形態に係るデータライン・ドライバの構成によれば、データ入力部１０と出力部１８においてそれぞれデータ切り換え制御信号ＰＯＬにより隣合うチャネル間でデータの入れ換えを行うようにしているので、同一チャネルのデータラインに対して正極性と負極性の駆動電圧を交互に出力することができる。つまり、交流駆動を行うことができ、これによって液晶の劣化防止を図ることができる。これは、液晶の長寿命化にも有効である。

　また、階調電圧を作成するための正側及び負側の各基準電源部１５，１６をそれぞれ各データラインの奇数チャネルＯＣＨ及び偶数チャネルＥＣＨに割り当てているので、隣合うチャネルのデータラインに対して異なる極性の駆動電圧を同時に出力することができる。つまり、縦ライン反転駆動を行うことができ、これによって画面のフリッカの抑制を図ることができる。これは、良好な表示の実現に寄与する。

　さらに、奇数チャネルＯＣＨと偶数チャネルＥＣＨにそれぞれ専用に基準電源部１５，１６を割り当てているので、従来形に見られたように基準電源数やアナログスイッチを増やすことなく、縦ライン反転駆動を片側駆動方式で実現することができる。つまり、片側駆動の実現により額縁スペースの削減を図ることが可能となる。

　図６には本発明の第２実施形態に係るＬＣＤのデータライン・ドライバの構成が示される。
　本実施形態に係るデータライン・ドライバは、上述した第１実施形態（図１参照）の構成と比べて、正側及び負側の各基準電源部１５ａ，１６ａにそれぞれ階調電圧作成部２１，２２を内蔵させた点で異なっている。他の構成については第１実施形態と同じであるので、その説明は省略する。

　正側及び負側の各階調電圧作成部２１，２２は、例えば図１４に示したような抵抗アレイ型Ｄ／Ａコンバータの形態でそれぞれ構成することができる。本実施形態では、正側及び負側の各基準電源部１５ａ，１６ａにおいて各階調電圧作成部２１，２２は、それぞれ５本の基準電圧Ｖ５〜Ｖ９，Ｖ０〜Ｖ４から１６階調のレベルに応じた基準電圧をそれぞれ作成している。作成された１６階調の電圧は、セレクタ部１７の対応する奇数チャネル及び偶数チャネルにつながる階調電圧ラインにそれぞれ出力され、各々一つの電圧が、デコーダ部１４のデコード結果に基づいてセレクタ部１７内の対応するアナログスイッチにより選択出力される。

　この第２実施形態によれば、上述した第１実施形態（図１参照）で得られた効果に加えて、外部からの入力基準電源数を第１実施形態に比べて少なくできるという利点が得られる。
　図７には本発明の第３実施形態に係るＬＣＤのデータライン・ドライバの構成が示される。

　本実施形態に係るデータライン・ドライバは、上述した第２実施形態（図６参照）の構成と比べて、デコーダ部１４ａに階段状電圧制御部を内蔵させた点で異なっている。他の構成については第２実施形態と同じであるので、その説明は省略する。
　デコーダ部１４ａにおける階段状電圧制御部は、データ入力部１０からデータレジスタ部１２及びラッチ部１３を介して入力される６ビットのデータのうち２ビットのデータと外部から供給される制御信号ＡＰ，ＢＰとに基づいて４階調レベルを指示する階段状電圧制御信号を出力する機能を有している。この第３実施形態では、セレクタ部１７において、上記階段状電圧制御信号に基づいて作成した階段状電圧を、正側及び負側の各階調電圧作成部２１，２２で作成された１６階調の電圧にそれぞれ重畳させることを特徴としている。

　図８には本実施形態における階調制御の原理が示される。図８（ａ）に示すように、デコーダ部では、ラッチ部から供給される６ビットのデータのうち上位４ビットを上位デコード部でデコードし、１６階調の電圧Ｖ０及びＶＲ０１〜ＶＲ１５の中から１つを選択する。一方、下位２ビットのデータを下位デコード部でデコードし、制御信号ＡＰ，ＢＰを用いて４階調レベルを指示する階段状電圧制御信号を作成する（図８（ｂ）参照）。そして、この階段状電圧制御信号に基づいて階段状電圧を作成し（図８（ｃ）参照）、これを、１６階調の電圧Ｖ０及びＶＲ０１〜ＶＲ１５にそれぞれ重畳させることで、１６×４＝６４階調の表示を実現することができる。

　この第３実施形態によれば、上述した第２実施形態（図６参照）で得られた効果に加えて、第２実施形態と同じ入力基準電源数でありながら表示階調数を増やすことができるという利点が得られる。これは、多階調表示の実現に大いに有効である。
　図９には本発明の第４実施形態に係るＬＣＤのデータライン・ドライバにおける要部の構成（階調電圧ラインの配列）が示される。

　図中、２０は抵抗アレイ型Ｄ／Ａコンバータの形態で構成された階調電圧作成部を示す。この階調電圧作成部２０は、正側の基準電源として入力される５本の基準電圧Ｖ５〜Ｖ９から、１６個の抵抗器を用いてＶ５〜Ｖ６の間、………、Ｖ８〜Ｖ９の間をそれぞれ４等分に分圧することで、ＶＲ１７〜ＶＲ３２の正側の１６階調（ＶＡ０１〜ＶＡ１６）の電圧を作成し、また、負側の基準電源として入力される５本の基準電圧Ｖ０〜Ｖ４から、１６個の抵抗器を用いてＶ０〜Ｖ１の間、………、Ｖ３〜Ｖ４の間をそれぞれ４等分に分圧することで、ＶＲ０１〜ＶＲ１６の負側の１６階調（ＶＢ０１〜ＶＢ１６）の電圧を作成している。作成された正側の１６階調の電圧ＶＲ１７〜ＶＲ３２は、セレクタ部の対応する奇数チャネル（Ｑ１，Ｑ３，……）につながる階調電圧ラインにそれぞれ出力され、同様に、負側の１６階調の電圧ＶＲ０１〜ＶＲ１６は、セレクタ部の対応する偶数チャネル（Ｑ２，Ｑ４，……）につながる階調電圧ラインにそれぞれ出力される。そして、各々一つの電圧が、セレクタ部内の対応するアナログスイッチにより選択出力される。

　なお、図９の例示では階調電圧作成部２０は１つのブロック単位で構成されているが、機能的には、第２実施形態（図６参照）における２つの階調電圧作成部２１，２２と同じである。
　この第４実施形態の構成上の特徴は、正側の階調電圧ライン群（ＶＲ１７〜ＶＲ３２）と負側の階調電圧ライン群（ＶＲ０１〜ＶＲ１６）の各々の同じ階調同士（例えばＶＡ１６とＶＢ１６、ＶＡ１５とＶＢ１５、……）のラインを隣合わせに配列し、且つ、正負交互に階調電圧の順序に従って配列したことである。

　図１６に示した従来形の配列形態では、正側と負側の同じ階調同士（例えばＶＡ１６とＶＢ１６）で配線位置が離れていたが、この第４実施形態に係る配列形態では、正側と負側の同じ階調同士（ＶＡ１６とＶＢ１６）のラインの位置を近づけることができる。この結果、両者のそれぞれのアナログスイッチから出力パッドまでの距離、すなわち出力配線の長さの差は小さくなり、配線抵抗の差も小さくなる。

　従って、図１０に示すように、正極性と負極性とで同一時間内に画素に印加される電圧ｖａ，ｖｂの差を極小にすることができる（ｖａ≒ｖｂ）。これによって、反対極性の同じ階調同士の階調電圧間のばらつきを少なくすることができ、ひいては品質の良い多階調表示を実現することが可能となる。
　また、正側及び負側の各階調電圧ライン群を上述したように特定の配列形態で配置することにより、従来形（図１６参照）に見られたような無駄な空きスペースを無くすことができる。これは、ドライバをＩＣとして実現する場合にチップサイズの縮小化に寄与する。

　図１１には本発明の第５実施形態に係るＬＣＤのデータライン・ドライバにおける要部の構成（階調電圧ラインの配列）が示される。
　この第５実施形態の構成上の特徴は、正側の階調電圧ライン群（ＶＲ１７〜ＶＲ３２）と負側の階調電圧ライン群（ＶＲ０１〜ＶＲ１６）の各々の同じ階調同士のラインを２本単位で（例えばＶＡ１６，ＶＡ１５とＶＢ１６，ＶＢ１５、………）隣合わせに配列し、且つ、正負交互に階調電圧の順序に従って配列したことである。

　この第５実施形態によれば、上述した第４実施形態（図９参照）と同等の効果を奏することができる。
　なお、本実施形態では正側と負側で同じ階調同士のラインを２本単位で隣合わせに配列したが、両者間の配線抵抗の差が許容できる範囲であれば、２本に限定されることなく、任意の複数本毎に交互に配列することも可能である。

　図１２には本発明の第６実施形態に係るＬＣＤのデータライン・ドライバにおける要部の構成（階調電圧ラインの配列）が示される。
　この第６実施形態の構成上の特徴は、正側の階調電圧ライン群（ＶＲ１７〜ＶＲ３２）と負側の階調電圧ライン群（ＶＲ０１〜ＶＲ１６）の各々において最も高い電圧のライン（ＶＲ３２，ＶＲ１６）、最も低い電圧のライン（ＶＲ１７，ＶＲ０１）、２番目に高い電圧のライン（ＶＲ３１，ＶＲ１５）、２番目に低い電圧のライン（ＶＲ１８，ＶＲ０２）、………の順序で各階調電圧ラインを配列し、且つ、正負交互に配列したことである。

　この第６実施形態によれば、上述した第４実施形態（図９参照）で得られた効果に加えて、黒レベル及び白レベルの階調にそれぞれ対応する高電圧及び低電圧の各ラインが近接していることにより、配線抵抗による偏差の影響を小さくできるという利点が得られる。

　ここで、参考のため、本発明と関連する技術文献である特開平１０−６２７４４号公報（特許第３０５６０８５号公報）の「特許請求の範囲」の部分を記載しておく。この技術文献に記載の発明は、本発明より後に出願されたものであるが、本発明より先に特許登録がなされている。
〔請求項１〕　供給されるデータビットに応じて、液晶駆動電圧の１／２の電圧または液晶共通電極の電圧を基準として正及び負の電圧を発生させ、出力端子に時系列に正及び負の電圧を交互に出力するマトリクス型液晶表示装置の駆動回路であって、該駆動回路が、前記データビットを第１の系統の回路又は第２の系統の回路の何れかを選択して供給する第１のスイッチ回路と、前記第１の系統の回路に設けられ、前記第１のスイッチ回路が前記第１の系統の回路を選択した時に前記データビットを第１の電圧レベルにシフトさせる第１のレベルシフト回路と、前記第２の系統の回路に設けられ、前記第１のスイッチ回路が前記第２の系統の回路を選択した時に前記データビットを前記第１の電圧レベルよりも低圧の第２の電圧レベルにシフトさせる第２のレベルシフト回路と、前記第１のスイッチ回路により選択された前記第１の系統の回路又は前記第２の系統の回路からの出力を対応する出力端子に与えるように切り換える第２のスイッチ回路とを備えたことを特徴とするマトリクス型液晶表示装置の駆動回路。
〔請求項２〕　前記第２のスイッチ回路の耐圧は、液晶のしきい電圧値の２倍以上に設定したものであることを特徴とする請求項１に記載のマトリクス型液晶表示装置の駆動回路。
〔請求項３〕　前記第１の系統の回路と前記第２の系統の回路には、それぞれ高圧側オペアンプと低圧側オペアンプとを有し、これら高圧側オペアンプ及び低圧側オペアンプの差動入力段は、導電型の異なるトランジスタで構成されたものであることを特徴とする請求項１に記載のマトリクス型液晶表示装置の駆動回路。
〔請求項４〕　前記第１の系統の回路と前記第２の系統の回路には、それぞれ高圧側階調電圧発生回路と低圧側階調電圧発生回路とを有し、これら高圧側階調電圧発生回路と低圧側階調電圧発生回路は、外部入力に基づいて液晶に階調表示する階調電圧が微調整されるものであることを特徴とする請求項１に記載のマトリクス型液晶表示装置の駆動回路。
〔請求項５〕　前記高圧側階調電圧発生回路と前記低圧側階調電圧発生回路は、抵抗分割方式により液晶γ曲線に合うような抵抗比に階調電圧が微調整されるものであることを特徴とする請求項４に記載のマトリクス型液晶表示装置の駆動回路。
〔請求項６〕　隣接する全ての出力端子間には共通端子スイッチが設けられ、全出力端子には前記共通端子スイッチを介して液晶駆動電圧の１／２の電圧が与えられることを特徴とする請求項１に記載のマトリクス型液晶表示装置の駆動回路。

本発明の第１実施形態に係るＬＣＤのデータライン・ドライバの構成を示すブロック図である。 図１におけるデータ入力部の回路構成を示すブロック図である。 図２における各種制御信号とデータの関係を示す図である。 図２の回路の動作タイミング図である。 図１における出力部の回路構成を示す図である。 本発明の第２実施形態に係るＬＣＤのデータライン・ドライバの構成を示すブロック図である。 本発明の第３実施形態に係るＬＣＤのデータライン・ドライバの構成を示すブロック図である。 図７の実施形態における階調制御の説明図である。 本発明の第４実施形態に係るＬＣＤのデータライン・ドライバにおける要部の構成（階調電圧ラインの配列）を示す図である。 図９の実施形態における階調レベルと画素印加電圧の関係を示す図である。 本発明の第５実施形態に係るＬＣＤのデータライン・ドライバにおける要部の構成（階調電圧ラインの配列）を示す図である。 本発明の第６実施形態に係るＬＣＤのデータライン・ドライバにおける要部の構成（階調電圧ラインの配列）を示す図である。 典型的なデータライン・ドライバの構成を示すブロック図である。 図１３における階調電圧作成部の回路構成を示す図である。 液晶パネルに対するデータライン・ドライバの配置形態を示す図である。 従来形のＬＣＤのデータライン・ドライバにおける要部の構成（階調電圧ラインの配列）を示す図である。 図１６の構成における階調レベルと画素印加電圧の関係を示す図である。

符号の説明

１０…（データクロス機能付）データ入力部
１１…シフトレジスタ部
１２…データレジスタ部
１３…ラッチ部
１４，１４ａ…デコーダ部
１５，１５ａ…第１の基準電源部（正側基準電源部）
１６，１６ａ…第２の基準電源部（負側基準電源部）
１７…セレクタ部
１８…（データクロス機能付）出力部
２０，２１，２２…階調電圧作成部（抵抗アレイ型Ｄ／Ａコンバータ）
ＡＰ，ＢＰ…（階段状電圧制御のための）外部制御信号
ＣＬＫ…クロック
Ｄｎ…データ（表示用ディジタルデータ）
ＥＣＨ…偶数チャネル（データライン）
ＬＰ…ラッチ信号
ＯＣＨ…奇数チャネル（データライン）
ＰＯＬ…データ切り換え制御信号
Ｒ／Ｌ…シフト方向切り換え制御信号
ＳＰ…タイミング信号
ＳＴ…スタート信号

Claims (9)

1. 　液晶パネルに配列された各データラインを駆動するディジタル方式のデータライン・ドライバであって、
   　外部からのクロックに応答してデータを取り込むデータ入力部と、
   　複数の階調レベルに応じた基準電圧を有する基準電源部と、
   　前記基準電源部から前記データに応じた規定の基準電圧を選択するセレクタ部と、
   　前記セレクタ部で選択された基準電圧をそれぞれ表示データとして各データラインに出力する出力部とを具備し、
   　前記データ入力部と前記出力部が、それぞれ外部からのデータ切り換え制御信号に基づいて、前記各データラインの異なるチャネル間でデータの入れ換えを行うデータクロス機能を有し、隣接出力チャネル間において、極性反転した電圧を出力できることを特徴とするデータライン・ドライバ。
2. 　請求項１に記載のデータライン・ドライバにおいて、前記基準電源部は第１及び第２の基準電源部を有し、該第１及び第２の基準電源部の一方が奇数チャネルに割り当てられ、且つ、他方が偶数チャネルに割り当てられていることを特徴とするデータライン・ドライバ。
3. 　請求項２に記載のデータライン・ドライバにおいて、前記第１及び第２の基準電源部は、それぞれ前記複数の階調レベルに応じた基準電圧を前記セレクタ部の対応する奇数チャネル及び偶数チャネルにそれぞれつながる階調電圧ラインに直接出力することを特徴とするデータライン・ドライバ。
4. 　請求項２に記載のデータライン・ドライバにおいて、前記第１及び第２の基準電源部は、それぞれ複数の基準電圧から前記複数の階調レベルに応じた基準電圧をそれぞれ作成する第１及び第２の階調電圧作成部を有し、作成された複数の階調電圧を前記セレクタ部の対応する奇数チャネル及び偶数チャネルにそれぞれつながる階調電圧ラインに出力することを特徴とするデータライン・ドライバ。
5. 　請求項４に記載のデータライン・ドライバにおいて、デコーダ部を具備し、該デコーダ部は、前記データ入力部からレジスタ部及びラッチ部を介して入力されるデータのうち所定ビット数のデータと外部から供給される制御信号とに基づいて複数の階調レベルを指示する階段状電圧制御信号を出力する階段状電圧制御部を有し、前記セレクタ部は、前記階段状電圧制御信号に基づいて作成した階段状電圧を、前記第１及び第２の階調電圧作成部で作成された複数の階調電圧にそれぞれ重畳させることを特徴とするデータライン・ドライバ。
6. 　請求項４に記載のデータライン・ドライバにおいて、前記セレクタ部は、前記第１及び第２の階調電圧作成部で作成された複数の階調電圧をそれぞれ対応する奇数チャネル及び偶数チャネルに伝達する第１及び第２の階調電圧ライン群を有し、該第１及び第２の階調電圧ライン群の各々の同じ階調同士のラインを隣合わせに配列し、且つ、階調電圧の順序に従って交互に配列したことを特徴とするデータライン・ドライバ。
7. 　請求項４に記載のデータライン・ドライバにおいて、前記セレクタ部は、前記第１及び第２の階調電圧作成部で作成された複数の階調電圧をそれぞれ対応する奇数チャネル及び偶数チャネルに伝達する第１及び第２の階調電圧ライン群を有し、該第１及び第２の階調電圧ライン群の各々の同じ階調同士のラインを複数単位で隣合わせに配列し、且つ、階調電圧の順序に従って交互に配列したことを特徴とするデータライン・ドライバ。
8. 　請求項４に記載のデータライン・ドライバにおいて、前記セレクタ部は、前記第１及び第２の階調電圧作成部で作成された複数の階調電圧をそれぞれ対応する奇数チャネル及び偶数チャネルに伝達する第１及び第２の階調電圧ライン群を有し、該第１及び第２の階調電圧ライン群の各々において最も高い電圧のライン、最も低い電圧のライン、２番目に高い電圧のライン、２番目に低い電圧のライン、………の順序で各ラインを配列し、且つ、前記第１及び第２の階調電圧ライン群の各々の階調電圧ラインを交互に配列したことを特徴とするデータライン・ドライバ。
9. 　請求項１から８のいずれか一項に記載のデータライン・ドライバを液晶パネルの片側に配置したことを特徴とする液晶表示装置。

Images