JPH0926765A - 液晶ディスプレイ用信号線駆動回路 - Google Patents
液晶ディスプレイ用信号線駆動回路Info
- Publication number
- JPH0926765A JPH0926765A JP7198104A JP19810495A JPH0926765A JP H0926765 A JPH0926765 A JP H0926765A JP 7198104 A JP7198104 A JP 7198104A JP 19810495 A JP19810495 A JP 19810495A JP H0926765 A JPH0926765 A JP H0926765A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal line
- gradation
- liquid crystal
- grayscale
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】液晶ディスプレイ用信号線駆動回路において回
路規模ないしチップサイズの大幅な小型化と設計ないし
製作の容易化とを実現する。 【構成】各隣合う２つのチャンネル分の駆動部は、一対
のレジスタ１０Ｌ，１０Ｒ、一対の第１データラッチ回
路１２Ｌ，１２Ｒ、一対の第１切換回路１４Ｌ，１４
Ｒ、一対の第２データラッチ回路１６Ｌ，１６Ｒ、一対
のレベルシフタ１８Ｌ，１８Ｒ、一対のＤＡコンバータ
２０Ｌ，２０Ｒ、一対の出力アンプ２２Ｌ，２２Ｒ、一
対の第２切換回路２４Ｌ，２４Ｒおよび一対の出力パッ
ド２６Ｌ，２６Ｒから構成される。左側のＤＡコンバー
タ２０Ｌには、階調電圧発生回路２８より正極性の全て
（Ｋ個）の階調電圧Ｖ1 〜ＶK が供給される。一方、右
側のＤＡコンバータ２０Ｒには階調電圧発生回路２８よ
り負極性の全て（Ｋ個）の階調電圧Ｖ'K〜Ｖ'1が供給さ
れる。
路規模ないしチップサイズの大幅な小型化と設計ないし
製作の容易化とを実現する。 【構成】各隣合う２つのチャンネル分の駆動部は、一対
のレジスタ１０Ｌ，１０Ｒ、一対の第１データラッチ回
路１２Ｌ，１２Ｒ、一対の第１切換回路１４Ｌ，１４
Ｒ、一対の第２データラッチ回路１６Ｌ，１６Ｒ、一対
のレベルシフタ１８Ｌ，１８Ｒ、一対のＤＡコンバータ
２０Ｌ，２０Ｒ、一対の出力アンプ２２Ｌ，２２Ｒ、一
対の第２切換回路２４Ｌ，２４Ｒおよび一対の出力パッ
ド２６Ｌ，２６Ｒから構成される。左側のＤＡコンバー
タ２０Ｌには、階調電圧発生回路２８より正極性の全て
（Ｋ個）の階調電圧Ｖ1 〜ＶK が供給される。一方、右
側のＤＡコンバータ２０Ｒには階調電圧発生回路２８よ
り負極性の全て（Ｋ個）の階調電圧Ｖ'K〜Ｖ'1が供給さ
れる。
Description
【００１０】
【産業上の利用分野】本発明は、多階調表示を行う液晶
ディスプレイの信号線を駆動する駆動回路に関する。
ディスプレイの信号線を駆動する駆動回路に関する。
【００２０】
【従来の技術】液晶ディスプレイ（Liquid Crystal Dis
play）の代表的なものとして、薄膜トランジスタ（ＴＦ
Ｔ）型の液晶ディスプレイ（ＴＦＴ−ＬＣＤ）がある。
play）の代表的なものとして、薄膜トランジスタ（ＴＦ
Ｔ）型の液晶ディスプレイ（ＴＦＴ−ＬＣＤ）がある。
【００３０】図８に、アクティブマトリクス方式のフル
カラーＴＦＴ−ＬＣＤの構成を模式的に示す。この種の
ＴＦＴ−ＬＣＤは、複数本のゲート線Ｙ1,Ｙ2,…と複数
本の信号線Ｘ1,Ｘ2,…とをマトリクス状に交差配置し、
各交差点の画素に薄膜トランジスタＴＦＴを配置したＴ
ＦＴ液晶パネル１００と、この液晶パネル１００のゲー
ト線Ｙ1,Ｙ2,…を駆動するための並列接続されたゲート
線ドライバＧ1,Ｇ2,…と、液晶パネル１００の信号線Ｘ
1,Ｘ2,…を駆動するための並列接続された信号線（ソー
ス）ドライバＳ1,Ｓ2,…と、各部の動作を制御するコン
トローラ１０２と、表示すべき画像信号に対して所要の
信号処理を行う画像信号処理回路１０４と、フルカラー
（多階調表示）を実現するための多階調の電圧を発生す
る階調電圧発生回路１０６とから構成されている。
カラーＴＦＴ−ＬＣＤの構成を模式的に示す。この種の
ＴＦＴ−ＬＣＤは、複数本のゲート線Ｙ1,Ｙ2,…と複数
本の信号線Ｘ1,Ｘ2,…とをマトリクス状に交差配置し、
各交差点の画素に薄膜トランジスタＴＦＴを配置したＴ
ＦＴ液晶パネル１００と、この液晶パネル１００のゲー
ト線Ｙ1,Ｙ2,…を駆動するための並列接続されたゲート
線ドライバＧ1,Ｇ2,…と、液晶パネル１００の信号線Ｘ
1,Ｘ2,…を駆動するための並列接続された信号線（ソー
ス）ドライバＳ1,Ｓ2,…と、各部の動作を制御するコン
トローラ１０２と、表示すべき画像信号に対して所要の
信号処理を行う画像信号処理回路１０４と、フルカラー
（多階調表示）を実現するための多階調の電圧を発生す
る階調電圧発生回路１０６とから構成されている。
【００４０】画像信号処理回路１０４は、各画素の表示
の階調を表すディジタルの画像データＤＸを各信号線ド
ライバＳ1,Ｓ2,…に供給する。たとえば６４階調の場合
は、Ｒ，Ｇ，Ｂの各画素につき６ビットの画像データＤ
Ｌが画像信号処理回路１０４より各信号線ドライバＳ1,
Ｓ2,…に与えられる。コントローラ１０２は、水平同期
信号ＨS および垂直同期信号ＶS に同期した種々の制御
信号またはタイミング信号を各ゲート線ドライバＧ1,Ｇ
2,…および各信号線ドライバＳ1,Ｓ2,…に供給する。階
調電圧発生回路１０４は、液晶パネル１００のＶ（電
圧）−Ｔ（透過率）特性に基づいて表示の多階調に対応
した電圧レベルをそれぞれ有する多段階の階調電圧を各
信号線ドライバＳ1,Ｓ2,…に供給する。
の階調を表すディジタルの画像データＤＸを各信号線ド
ライバＳ1,Ｓ2,…に供給する。たとえば６４階調の場合
は、Ｒ，Ｇ，Ｂの各画素につき６ビットの画像データＤ
Ｌが画像信号処理回路１０４より各信号線ドライバＳ1,
Ｓ2,…に与えられる。コントローラ１０２は、水平同期
信号ＨS および垂直同期信号ＶS に同期した種々の制御
信号またはタイミング信号を各ゲート線ドライバＧ1,Ｇ
2,…および各信号線ドライバＳ1,Ｓ2,…に供給する。階
調電圧発生回路１０４は、液晶パネル１００のＶ（電
圧）−Ｔ（透過率）特性に基づいて表示の多階調に対応
した電圧レベルをそれぞれ有する多段階の階調電圧を各
信号線ドライバＳ1,Ｓ2,…に供給する。
【００５０】図９に、液晶パネル１００の典型的な構成
を示す。２枚のガラス基板１１０，１１２の間に液晶１
１４が封入または充填されている。一方のガラス基板１
１０の内側面において、各ゲート線Ｙi （図示せず）と
各信号線Ｘj （図示せず）との交差点位置付近に透明導
電膜からなる１個の画素電極Ｐi,j と１個の薄膜トラン
ジスタＴＦＴi,j が形成されており、画素電極Ｐi,j は
ＴＦＴi,j を介して信号線Ｘj に接続され、ＴＦＴi,j
のゲート電極Ｔｇはゲート線Ｙi に接続されている。他
方のガラス基板１１２の内側面にはＲ（赤），Ｇ
（緑），Ｂ（青）のカラーフィルタ１１５を介して透明
導電膜からなる対向（共通）電極１１６が一面に形成さ
れている。両ガラス基板１１０，１１２の外側面にはそ
れぞれの偏向軸を互いに平行または直交させるようにし
て偏向板１１８，１２０が設けられている。
を示す。２枚のガラス基板１１０，１１２の間に液晶１
１４が封入または充填されている。一方のガラス基板１
１０の内側面において、各ゲート線Ｙi （図示せず）と
各信号線Ｘj （図示せず）との交差点位置付近に透明導
電膜からなる１個の画素電極Ｐi,j と１個の薄膜トラン
ジスタＴＦＴi,j が形成されており、画素電極Ｐi,j は
ＴＦＴi,j を介して信号線Ｘj に接続され、ＴＦＴi,j
のゲート電極Ｔｇはゲート線Ｙi に接続されている。他
方のガラス基板１１２の内側面にはＲ（赤），Ｇ
（緑），Ｂ（青）のカラーフィルタ１１５を介して透明
導電膜からなる対向（共通）電極１１６が一面に形成さ
れている。両ガラス基板１１０，１１２の外側面にはそ
れぞれの偏向軸を互いに平行または直交させるようにし
て偏向板１１８，１２０が設けられている。
【００６０】なお、図９において、Ｔｓはソース電極、
Ｔｄはドレイン電極、１２４は半導体層、１２６は保護
膜、１２８はゲート絶縁膜、１３０はブラックマトリク
スである。
Ｔｄはドレイン電極、１２４は半導体層、１２６は保護
膜、１２８はゲート絶縁膜、１３０はブラックマトリク
スである。
【００７０】図１０に、液晶パネル１００内の回路構成
を示す。各画素電極Ｐi,j と対向電極１１６と両者の間
に挟まれた液晶１１４によって１画素分の信号蓄積容量
Ｃsが構成される。ゲート線Ｙ1,Ｙ2,……は、ゲート線
ドライバＧ1,Ｇ2,…により１フレーム期間内に通常は線
順次走査で１行ずつ選択されてアクティブ状態に駆動さ
れる。
を示す。各画素電極Ｐi,j と対向電極１１６と両者の間
に挟まれた液晶１１４によって１画素分の信号蓄積容量
Ｃsが構成される。ゲート線Ｙ1,Ｙ2,……は、ゲート線
ドライバＧ1,Ｇ2,…により１フレーム期間内に通常は線
順次走査で１行ずつ選択されてアクティブ状態に駆動さ
れる。
【００８０】いま、ｉ行のゲート線Ｙi が駆動される
と、このゲート線Ｙi に接続されているｉ行の全ての薄
膜トランジスタＴＦＴi,1 ，ＴＦＴi,2 ，……がオンす
る。これと同期して、信号線ドライバＳ1,Ｓ2,…よりｉ
行上の全ての画素に対するアナログの階調電圧がそれぞ
れ出力され、これらの階調電圧は信号線Ｘ1,Ｘ2,……お
よびオン状態の薄膜トランジスタＴＦＴi,1 ，ＴＦＴi,
2 ，……を介してそれぞれ対応する画素電極Ｐi,1 ，Ｐ
i,2 ，…に印加される。この後、次の（ｉ＋１）行にお
いて、ゲート線Ｙi+1 が選択され、上記と同様の動作が
行われる。ｉ行においては、薄膜トランジスタＴＦＴi,
1 ，ＴＦＴi,2 ，……がオフ状態になることで、各画素
に書き込まれた電荷は逃げ道を失い、各電極Ｐi,1 ，Ｐ
i,2 ，…の階調電圧は次の選択時間まで保持される。
と、このゲート線Ｙi に接続されているｉ行の全ての薄
膜トランジスタＴＦＴi,1 ，ＴＦＴi,2 ，……がオンす
る。これと同期して、信号線ドライバＳ1,Ｓ2,…よりｉ
行上の全ての画素に対するアナログの階調電圧がそれぞ
れ出力され、これらの階調電圧は信号線Ｘ1,Ｘ2,……お
よびオン状態の薄膜トランジスタＴＦＴi,1 ，ＴＦＴi,
2 ，……を介してそれぞれ対応する画素電極Ｐi,1 ，Ｐ
i,2 ，…に印加される。この後、次の（ｉ＋１）行にお
いて、ゲート線Ｙi+1 が選択され、上記と同様の動作が
行われる。ｉ行においては、薄膜トランジスタＴＦＴi,
1 ，ＴＦＴi,2 ，……がオフ状態になることで、各画素
に書き込まれた電荷は逃げ道を失い、各電極Ｐi,1 ，Ｐ
i,2 ，…の階調電圧は次の選択時間まで保持される。
【００９０】このようにして、各画素電極には１フレー
ム周期で階調電圧が印加されるのであるが、液晶ディス
プレイでは液晶分子の劣化防止のため、液晶に電圧が交
流の形態で印加されなくてはならない。ＴＦＴ−ＬＣＤ
において、液晶に交流電圧を印加する方法には、いわゆ
るコモン一定駆動法とコモン反転駆動法がある。
ム周期で階調電圧が印加されるのであるが、液晶ディス
プレイでは液晶分子の劣化防止のため、液晶に電圧が交
流の形態で印加されなくてはならない。ＴＦＴ−ＬＣＤ
において、液晶に交流電圧を印加する方法には、いわゆ
るコモン一定駆動法とコモン反転駆動法がある。
【０１００】コモン一定駆動法は、図１１に示すよう
に、対向電極の電圧を一定レベルに固定したまま画素電
極に対向電極電圧（一定値）に対して正の極性を有する
電圧と負の極性を有する電圧を交互に印加する。コモン
反転駆動法は、図１２に示すように、対向電極の電圧を
高レベルと低レベルとの間で反転させながら画素電極に
対向電極電圧に対して正の極性を有する電圧と負の極性
を有する電圧を交互に印加する。この場合、対向電極の
電圧が高レベルの時に画素電極にはこの高レベルを基準
として負の極性を有する電圧が印加され、対向電極の電
圧が低レベルの時に画素電極にはこの低レベルを基準と
して正の極性を有する電圧が印加されることになる。
に、対向電極の電圧を一定レベルに固定したまま画素電
極に対向電極電圧（一定値）に対して正の極性を有する
電圧と負の極性を有する電圧を交互に印加する。コモン
反転駆動法は、図１２に示すように、対向電極の電圧を
高レベルと低レベルとの間で反転させながら画素電極に
対向電極電圧に対して正の極性を有する電圧と負の極性
を有する電圧を交互に印加する。この場合、対向電極の
電圧が高レベルの時に画素電極にはこの高レベルを基準
として負の極性を有する電圧が印加され、対向電極の電
圧が低レベルの時に画素電極にはこの低レベルを基準と
して正の極性を有する電圧が印加されることになる。
【０１１０】コモン反転駆動法は、画素電極の電圧振幅
がコモン反転法の場合と比べて１／２で済むので低電圧
ドライバが使えるという利点はあるが、大容量の対向電
極を交流駆動するために消費電力が多く、表示品質の点
でも劣る欠点がある。反対にコモン一定駆動法は、低電
圧ドライバは使えない反面、消費電力が少なく表示品質
に優れている。このようなことから、特に大画面のＴＦ
Ｔ−ＬＣＤではコモン一定駆動法が適していると云われ
ている。
がコモン反転法の場合と比べて１／２で済むので低電圧
ドライバが使えるという利点はあるが、大容量の対向電
極を交流駆動するために消費電力が多く、表示品質の点
でも劣る欠点がある。反対にコモン一定駆動法は、低電
圧ドライバは使えない反面、消費電力が少なく表示品質
に優れている。このようなことから、特に大画面のＴＦ
Ｔ−ＬＣＤではコモン一定駆動法が適していると云われ
ている。
【０１２０】図１３に、コモン一定駆動法を適用した従
来の信号線ドライバＳの回路構成を示す。図１４に、こ
の従来の信号線ドライバＳにおける１信号線または１チ
ャンネル分の駆動部の回路構成を示す。
来の信号線ドライバＳの回路構成を示す。図１４に、こ
の従来の信号線ドライバＳにおける１信号線または１チ
ャンネル分の駆動部の回路構成を示す。
【０１３０】この従来の信号線ドライバＳにおいて、シ
フトレジスタ１４０にはコントローラ１０２からのたと
えば“１”のポインティング情報を有するイネーブル入
力信号ＥＩＯが入力される。この信号ＥＩＯがデータレ
ジスタ１４２の各チャンネル分のデータ格納位置を順次
指示しながらシフトレジスタ１４０内でクロックに同期
してシフトされることで、画像信号処理回路１０４から
の１ライン分の画像データＤＸがデータレジスタ１４２
にシリアルに取り込まれる。次に、コントローラ１０２
よりストローブ信号ＳＴがデータラッチ回路１４４に与
えられると、データレジスタ１４２から１ライン分の画
像データＤＸがパラレルでデータラッチ回路１４４に取
り込まれる。
フトレジスタ１４０にはコントローラ１０２からのたと
えば“１”のポインティング情報を有するイネーブル入
力信号ＥＩＯが入力される。この信号ＥＩＯがデータレ
ジスタ１４２の各チャンネル分のデータ格納位置を順次
指示しながらシフトレジスタ１４０内でクロックに同期
してシフトされることで、画像信号処理回路１０４から
の１ライン分の画像データＤＸがデータレジスタ１４２
にシリアルに取り込まれる。次に、コントローラ１０２
よりストローブ信号ＳＴがデータラッチ回路１４４に与
えられると、データレジスタ１４２から１ライン分の画
像データＤＸがパラレルでデータラッチ回路１４４に取
り込まれる。
【０１４０】データラッチ回路１４４に取り込まれた画
像データは、レベルシフタ１４５でたとえば５Ｖ系から
１０Ｖ系に電圧変換を受けてからＤＡコンバータ１４６
に入力される。ＤＡコンバータ１４６には、階調電圧発
生回路１０６より発生される全ての階調電圧が供給され
ている。
像データは、レベルシフタ１４５でたとえば５Ｖ系から
１０Ｖ系に電圧変換を受けてからＤＡコンバータ１４６
に入力される。ＤＡコンバータ１４６には、階調電圧発
生回路１０６より発生される全ての階調電圧が供給され
ている。
【０１５０】コモン一定駆動法の場合、画素電極には一
定値の対向電極電圧に対して正極および負極の各々で所
望の階調電圧を印加するため、表示階調の２倍の数の階
調電圧が用いられる。したがって、たとえば６４階調の
場合、階調電圧発生回路１０６は正極性の６４個の階調
電圧Ｖ1 〜Ｖ64だけでなく負極性の６４個の階調電圧Ｖ
64' 〜Ｖ1'をも発生する。
定値の対向電極電圧に対して正極および負極の各々で所
望の階調電圧を印加するため、表示階調の２倍の数の階
調電圧が用いられる。したがって、たとえば６４階調の
場合、階調電圧発生回路１０６は正極性の６４個の階調
電圧Ｖ1 〜Ｖ64だけでなく負極性の６４個の階調電圧Ｖ
64' 〜Ｖ1'をも発生する。
【０１６０】各チャンネルにおいて、ＤＡコンバータ１
４６j は、１画素分の６ビットの画像データをデコード
し、その階調データの表す表示階調に対応した電圧レベ
ルを有する正極性もしくは負極性の階調電圧Ｖj を選択
して出力する。ＤＡコンバータ１４６ｊより出力された
階調電圧Ｖj は、通常電圧フォロアからなる出力アンプ
１４８ｊを介して信号線Ｘj 上に出力される。
４６j は、１画素分の６ビットの画像データをデコード
し、その階調データの表す表示階調に対応した電圧レベ
ルを有する正極性もしくは負極性の階調電圧Ｖj を選択
して出力する。ＤＡコンバータ１４６ｊより出力された
階調電圧Ｖj は、通常電圧フォロアからなる出力アンプ
１４８ｊを介して信号線Ｘj 上に出力される。
【０１７０】
【発明が解決しようとする課題】上記のように、コモン
一定駆動法を用いる場合には、表示階調数の２倍の数の
階調電圧を扱うことから、信号線ドライバにおいて回路
規模、特にＤＡコンバータの回路規模が大きくなる。元
々このＤＡコンバータは、正極性および負極性の階調電
圧の電圧範囲に応じて通常の２倍の電圧系で動作するた
め、個々のトランジスタ素子の面積が大きくならざるを
得ない。したがって、トランジスタ素子数が２倍になる
ことで、回路規模は著しく増大する。このように信号線
ドライバのチップ面積が大きくなると、チップコストが
増すだけでなく、パッケージ（主にテープ・キャリア・
パッケージ）の要求仕様を満足するのが困難になる。
一定駆動法を用いる場合には、表示階調数の２倍の数の
階調電圧を扱うことから、信号線ドライバにおいて回路
規模、特にＤＡコンバータの回路規模が大きくなる。元
々このＤＡコンバータは、正極性および負極性の階調電
圧の電圧範囲に応じて通常の２倍の電圧系で動作するた
め、個々のトランジスタ素子の面積が大きくならざるを
得ない。したがって、トランジスタ素子数が２倍になる
ことで、回路規模は著しく増大する。このように信号線
ドライバのチップ面積が大きくなると、チップコストが
増すだけでなく、パッケージ（主にテープ・キャリア・
パッケージ）の要求仕様を満足するのが困難になる。
【０１８０】また、コモン一定駆動法において、各チャ
ンネルの出力アンプ１４８j は正極性の電圧範囲と負極
性の電圧範囲とで交互に動作する。このために、出力ア
ンプ１４８j を構成する電圧フォロアの演算増幅器は、
正極性および負極性の階調電圧の全域で、しかも出力端
子より電流を吐き出すソース状態と出力端子に電流を引
き込むシンク状態とでそれぞれリニアリティおよびオフ
セット等の特性を満足させなければならず、非常に精度
の高いものが求められる。このことは、回路設計や製造
プロセスにおいて大きな負担となっている。
ンネルの出力アンプ１４８j は正極性の電圧範囲と負極
性の電圧範囲とで交互に動作する。このために、出力ア
ンプ１４８j を構成する電圧フォロアの演算増幅器は、
正極性および負極性の階調電圧の全域で、しかも出力端
子より電流を吐き出すソース状態と出力端子に電流を引
き込むシンク状態とでそれぞれリニアリティおよびオフ
セット等の特性を満足させなければならず、非常に精度
の高いものが求められる。このことは、回路設計や製造
プロセスにおいて大きな負担となっている。
【０１９０】本発明は、かかる問題点に鑑みてなされた
もので、回路規模ないしチップサイズの大幅な小型化と
設計ないし製作の容易化とを実現する液晶ディスプレイ
用の信号線駆動回路を提供することを目的とする。
もので、回路規模ないしチップサイズの大幅な小型化と
設計ないし製作の容易化とを実現する液晶ディスプレイ
用の信号線駆動回路を提供することを目的とする。
【０２００】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の第１の信号線駆動回路は、マトリクス状
に配置された複数の画素電極と１つの対向電極との間に
液晶が充填され、各々の前記画素電極は各対応する薄膜
トランジスタを介して各対応する信号線に電気的に接続
されるとともに、前記薄膜トランジスタの制御端子は各
対応するゲート線に電気的に接続され、前記対向電極に
は所定の対向電極電圧が印加され、各々の前記画素電極
には各対応する前記ゲート線が駆動される度毎に所望の
表示階調に対応した電圧レベルを有する階調電圧が前記
信号線および前記薄膜トランジスタを介して印加される
ように構成された液晶ディスプレイ用の信号線駆動回路
において、各々が前記液晶ディスプレイの各隣合う第１
および第２の信号線に対して共通に設けられ、かつ任意
の画素電極について所望の表示階調を指定するディジタ
ルの階調データに応じて前記対向電極電圧に対して相対
的に正の極性および負の極性を有するアナログの正極性
階調電圧および負極性階調電圧をそれぞれ発生するよう
に構成された第１および第２のディジタル・アナログ変
換手段と、前記第１のディジタル・アナログ変換手段が
前記第１の信号線に対応した前記階調データに応じて前
記正極性階調電圧を発生すると同時に前記第２のディジ
タル・アナログ変換手段が前記第２の信号線に対応した
前記階調データに応じて前記負極性階調電圧を発生する
第１の動作と、前記第１のディジタル・アナログ変換手
段が前記第２の信号線に対応した前記階調データに応じ
て前記正極性階調電圧を発生すると同時に前記第２のデ
ィジタル・アナログ変換手段が前記第１の信号線に対応
した前記階調データに応じて前記負極性階調電圧を発生
する第２の動作とを所定の周期で交互に繰り返させる切
換手段とを有する構成とした。
めに、本発明の第１の信号線駆動回路は、マトリクス状
に配置された複数の画素電極と１つの対向電極との間に
液晶が充填され、各々の前記画素電極は各対応する薄膜
トランジスタを介して各対応する信号線に電気的に接続
されるとともに、前記薄膜トランジスタの制御端子は各
対応するゲート線に電気的に接続され、前記対向電極に
は所定の対向電極電圧が印加され、各々の前記画素電極
には各対応する前記ゲート線が駆動される度毎に所望の
表示階調に対応した電圧レベルを有する階調電圧が前記
信号線および前記薄膜トランジスタを介して印加される
ように構成された液晶ディスプレイ用の信号線駆動回路
において、各々が前記液晶ディスプレイの各隣合う第１
および第２の信号線に対して共通に設けられ、かつ任意
の画素電極について所望の表示階調を指定するディジタ
ルの階調データに応じて前記対向電極電圧に対して相対
的に正の極性および負の極性を有するアナログの正極性
階調電圧および負極性階調電圧をそれぞれ発生するよう
に構成された第１および第２のディジタル・アナログ変
換手段と、前記第１のディジタル・アナログ変換手段が
前記第１の信号線に対応した前記階調データに応じて前
記正極性階調電圧を発生すると同時に前記第２のディジ
タル・アナログ変換手段が前記第２の信号線に対応した
前記階調データに応じて前記負極性階調電圧を発生する
第１の動作と、前記第１のディジタル・アナログ変換手
段が前記第２の信号線に対応した前記階調データに応じ
て前記正極性階調電圧を発生すると同時に前記第２のデ
ィジタル・アナログ変換手段が前記第１の信号線に対応
した前記階調データに応じて前記負極性階調電圧を発生
する第２の動作とを所定の周期で交互に繰り返させる切
換手段とを有する構成とした。
【０２１０】本発明の第２の信号線駆動回路は、上記第
１の信号線駆動回路において、前記切換手段は、前記ゲ
ート線が線順次走査で駆動されるライン周期で前記第１
の動作と前記第２の動作とを交互に繰り返させ、かつ各
々の前記画素電極に前記階調電圧が印加されるフレーム
周期で前記第１の動作と前記第２の動作とを交互に繰り
返させる構成とした。
１の信号線駆動回路において、前記切換手段は、前記ゲ
ート線が線順次走査で駆動されるライン周期で前記第１
の動作と前記第２の動作とを交互に繰り返させ、かつ各
々の前記画素電極に前記階調電圧が印加されるフレーム
周期で前記第１の動作と前記第２の動作とを交互に繰り
返させる構成とした。
【０２２０】本発明の第３の信号線駆動回路は、上記第
１または第２の信号線駆動回路において、前記第１ディ
ジタル・アナログ変換手段の出力端子はインピーダンス
変換機能を有する第１の出力増幅回路および前記切換手
段を介して前記第１および第２の信号線に接続され、前
記第２ディジタル・アナログ変換手段の出力端子はイン
ピーダンス変換機能を有する第２の出力増幅回路および
前記切換手段を介して前記第１および第２の信号線に接
続される構成とした。
１または第２の信号線駆動回路において、前記第１ディ
ジタル・アナログ変換手段の出力端子はインピーダンス
変換機能を有する第１の出力増幅回路および前記切換手
段を介して前記第１および第２の信号線に接続され、前
記第２ディジタル・アナログ変換手段の出力端子はイン
ピーダンス変換機能を有する第２の出力増幅回路および
前記切換手段を介して前記第１および第２の信号線に接
続される構成とした。
【０２３０】本発明の第４の信号線駆動回路は、マトリ
クス状に配置された複数の画素電極と１つの対向電極と
の間に液晶が充填され、各々の前記画素電極は各対応す
る薄膜トランジスタを介して各対応する信号線に電気的
に接続されるとともに、前記薄膜トランジスタの制御端
子は各対応するゲート線に電気的に接続され、前記対向
電極には所定の対向電極電圧が印加され、各々の前記画
素電極には各対応する前記ゲート線が駆動される度毎に
所望の表示階調に対応した電圧レベルを有する階調電圧
が前記信号線および前記薄膜トランジスタを介して印加
されるように構成された液晶ディスプレイ用の信号線駆
動回路において、前記対向電極電圧に対して相対的に正
の極性を有し、かつ設定された全ての表示階調にそれぞ
れ対応した電圧レベルを有する複数の正極性階調電圧を
発生する第１の階調電圧発生手段と、前記対向電極電圧
に対して相対的に負の極性を有し、かつ設定された全て
の表示階調にそれぞれ対応した電圧レベルを有する複数
の負極性階調電圧を発生する第２の階調電圧発生手段
と、前記第１および第２の階調電圧発生手段のそれぞれ
の出力端子に接続され、前記第１の階調電圧発生手段か
らの前記複数の正極性階調電圧を選択して出力する第１
の選択モードと、前記第２の階調電圧発生手段からの前
記複数の負極性階調電圧を選択して出力する第２の選択
モードとを所定の周期で交互に繰り返す階調電圧選択手
段と、各々の前記信号線に対して設けられ、入力された
１画素分の所望の表示階調を表すディジタルの階調デー
タをデコードして前記階調電圧選択手段より与えられて
いる前記複数の正極性階調電圧もしくは前記複数の負極
性階調電圧の中から前記階調データに対応した１つの前
記階調電圧を選択して前記信号線上に出力するディジタ
ル・アナログ変換手段とを有する構成とした。
クス状に配置された複数の画素電極と１つの対向電極と
の間に液晶が充填され、各々の前記画素電極は各対応す
る薄膜トランジスタを介して各対応する信号線に電気的
に接続されるとともに、前記薄膜トランジスタの制御端
子は各対応するゲート線に電気的に接続され、前記対向
電極には所定の対向電極電圧が印加され、各々の前記画
素電極には各対応する前記ゲート線が駆動される度毎に
所望の表示階調に対応した電圧レベルを有する階調電圧
が前記信号線および前記薄膜トランジスタを介して印加
されるように構成された液晶ディスプレイ用の信号線駆
動回路において、前記対向電極電圧に対して相対的に正
の極性を有し、かつ設定された全ての表示階調にそれぞ
れ対応した電圧レベルを有する複数の正極性階調電圧を
発生する第１の階調電圧発生手段と、前記対向電極電圧
に対して相対的に負の極性を有し、かつ設定された全て
の表示階調にそれぞれ対応した電圧レベルを有する複数
の負極性階調電圧を発生する第２の階調電圧発生手段
と、前記第１および第２の階調電圧発生手段のそれぞれ
の出力端子に接続され、前記第１の階調電圧発生手段か
らの前記複数の正極性階調電圧を選択して出力する第１
の選択モードと、前記第２の階調電圧発生手段からの前
記複数の負極性階調電圧を選択して出力する第２の選択
モードとを所定の周期で交互に繰り返す階調電圧選択手
段と、各々の前記信号線に対して設けられ、入力された
１画素分の所望の表示階調を表すディジタルの階調デー
タをデコードして前記階調電圧選択手段より与えられて
いる前記複数の正極性階調電圧もしくは前記複数の負極
性階調電圧の中から前記階調データに対応した１つの前
記階調電圧を選択して前記信号線上に出力するディジタ
ル・アナログ変換手段とを有する構成とした。
【０２４０】
【作用】本発明の第１〜第３の信号線駆動回路では、各
隣合う２つの信号線またはチャンネル分の駆動部におい
て、第１のディジタル・アナログ変換手段が正極性の階
調電圧専用に構成されるとともに、第２のディジタル・
アナログ変換手段が負極性の階調電圧専用に構成され、
切換手段により上記の第１の動作と第２の動作が所定の
周期で交互に行われることにより、各隣合うチャンネル
間で交流駆動が行われる。
隣合う２つの信号線またはチャンネル分の駆動部におい
て、第１のディジタル・アナログ変換手段が正極性の階
調電圧専用に構成されるとともに、第２のディジタル・
アナログ変換手段が負極性の階調電圧専用に構成され、
切換手段により上記の第１の動作と第２の動作が所定の
周期で交互に行われることにより、各隣合うチャンネル
間で交流駆動が行われる。
【０２５０】本発明の第４の信号線駆動回路では、各チ
ャンネルのディジタル・アナログ変換手段は、階調電圧
発生手段より正極性および負極性双方の階調電圧を同時
に受ける必要がなく、交流駆動の各極性に対応した片側
の極性の階調電圧だけを階調電圧選択手段より入力して
所要のデコード動作を行う。
ャンネルのディジタル・アナログ変換手段は、階調電圧
発生手段より正極性および負極性双方の階調電圧を同時
に受ける必要がなく、交流駆動の各極性に対応した片側
の極性の階調電圧だけを階調電圧選択手段より入力して
所要のデコード動作を行う。
【０２６０】
【実施例】図１〜図７を参照して本発明の実施例を説明
する。
する。
【０２７０】図１は、本発明の一実施例による信号線ド
ライバの要部の回路構成を示し、より詳細には各隣合う
２つのチャンネル分の駆動部の構成を示す。この信号線
ドライバは、たとえば図８に示したアクティブマトリク
ス方式のフルカラーＴＦＴ−ＬＣＤに用いられてよい。
なお、図示の隣合う２つのチャンネル分の駆動部は、図
８に示す液晶パネル１００の隣合う第ｊ列および第（ｊ
＋１）列の信号線Ｘj,Ｘj+1 を駆動するものとする。
ライバの要部の回路構成を示し、より詳細には各隣合う
２つのチャンネル分の駆動部の構成を示す。この信号線
ドライバは、たとえば図８に示したアクティブマトリク
ス方式のフルカラーＴＦＴ−ＬＣＤに用いられてよい。
なお、図示の隣合う２つのチャンネル分の駆動部は、図
８に示す液晶パネル１００の隣合う第ｊ列および第（ｊ
＋１）列の信号線Ｘj,Ｘj+1 を駆動するものとする。
【０２８０】図１において、各隣合う２つのチャンネル
分の駆動部は、一対のレジスタ１０Ｌ，１０Ｒ、一対の
第１データラッチ回路１２Ｌ，１２Ｒ、一対の第１切換
回路１４Ｌ，１４Ｒ、一対の第２データラッチ回路１６
Ｌ，１６Ｒ、一対のレベルシフタ１８Ｌ，１８Ｒ、一対
のＤＡコンバータ２０Ｌ，２０Ｒ、一対の出力アンプ２
２Ｌ，２２Ｒ、一対の第２切換回路２４Ｌ，２４Ｒおよ
び一対の出力パッド２６Ｌ，２６Ｒから構成されてい
る。
分の駆動部は、一対のレジスタ１０Ｌ，１０Ｒ、一対の
第１データラッチ回路１２Ｌ，１２Ｒ、一対の第１切換
回路１４Ｌ，１４Ｒ、一対の第２データラッチ回路１６
Ｌ，１６Ｒ、一対のレベルシフタ１８Ｌ，１８Ｒ、一対
のＤＡコンバータ２０Ｌ，２０Ｒ、一対の出力アンプ２
２Ｌ，２２Ｒ、一対の第２切換回路２４Ｌ，２４Ｒおよ
び一対の出力パッド２６Ｌ，２６Ｒから構成されてい
る。
【０２９０】左側および右側のレジスタ１０Ｌ，１０Ｒ
は、それぞれ図１３のデータレジスタ１４２における各
対応するチャンネルに割り当てられた１画素分の画像デ
ータ保持部に相当する。所定の周期たとえばライン周期
で、両レジスタ１０Ｌ，１０Ｒより所定のビット数を有
する１画素分の画像データＤＸj,ＤＸj+1 がそれぞれ左
側および右側の第１データラッチ回路１２Ｌ，１２Ｒに
取り込まれるようになっている。
は、それぞれ図１３のデータレジスタ１４２における各
対応するチャンネルに割り当てられた１画素分の画像デ
ータ保持部に相当する。所定の周期たとえばライン周期
で、両レジスタ１０Ｌ，１０Ｒより所定のビット数を有
する１画素分の画像データＤＸj,ＤＸj+1 がそれぞれ左
側および右側の第１データラッチ回路１２Ｌ，１２Ｒに
取り込まれるようになっている。
【０３００】左側の第１データラッチ回路１２Ｌの出力
端子は、各ビット毎に、左側の第１切換回路１４Ｌの一
方（左側）の入力端子に接続されるとともに、右側の第
１切換回路１４Ｒの他方（右側）の入力端子に接続され
ている。右側の第１データラッチ回路１２Ｒの出力端子
は、各ビット毎に、右側の第１切換回路１４Ｒの一方
（左側）の入力端子に接続されるとともに左側の第１切
換回路１４Ｌの他方（右側）の入力端子に接続されてい
る。
端子は、各ビット毎に、左側の第１切換回路１４Ｌの一
方（左側）の入力端子に接続されるとともに、右側の第
１切換回路１４Ｒの他方（右側）の入力端子に接続され
ている。右側の第１データラッチ回路１２Ｒの出力端子
は、各ビット毎に、右側の第１切換回路１４Ｒの一方
（左側）の入力端子に接続されるとともに左側の第１切
換回路１４Ｌの他方（右側）の入力端子に接続されてい
る。
【０３１０】左側および右側の第１切換回路１４Ｌ，１
４Ｒは、コントローラ（図示せず）からの交流化信号Ｓ
Ｔにより一方（左側）の入力端子と他方（右側）の入力
端子とに交互に切り換えられる。左側および右側の第１
切換回路１４Ｌ，１４Ｒの出力端子は、それぞれ左側お
よび右側の第２データラッチ回路１６Ｌ，１６Ｒの入力
端子に接続されている。
４Ｒは、コントローラ（図示せず）からの交流化信号Ｓ
Ｔにより一方（左側）の入力端子と他方（右側）の入力
端子とに交互に切り換えられる。左側および右側の第１
切換回路１４Ｌ，１４Ｒの出力端子は、それぞれ左側お
よび右側の第２データラッチ回路１６Ｌ，１６Ｒの入力
端子に接続されている。
【０３２０】左側および右側の第２データラッチ回路１
６Ｌ，１６Ｒは、交流化信号ＳＴに同期したタイミング
で左側および右側の第１切換回路１４Ｌ，１４Ｒを介し
て左側の第１データラッチ回路１２Ｌもしくは右側の第
１データラッチ回路１２Ｒのいずれかより１画素分の画
像データを取り込むようになっている。左側および右側
の第２データラッチ回路１６Ｌ，１６Ｒの出力端子は、
それぞれ左側および右側のレベルシフタ１８Ｌ，１８Ｒ
を介して左側および右側のＤＡコンバータ２０Ｌ，２０
Ｒの入力端子に接続されている。
６Ｌ，１６Ｒは、交流化信号ＳＴに同期したタイミング
で左側および右側の第１切換回路１４Ｌ，１４Ｒを介し
て左側の第１データラッチ回路１２Ｌもしくは右側の第
１データラッチ回路１２Ｒのいずれかより１画素分の画
像データを取り込むようになっている。左側および右側
の第２データラッチ回路１６Ｌ，１６Ｒの出力端子は、
それぞれ左側および右側のレベルシフタ１８Ｌ，１８Ｒ
を介して左側および右側のＤＡコンバータ２０Ｌ，２０
Ｒの入力端子に接続されている。
【０３３０】レベルシフタ１８Ｌ，１８Ｒは、ＤＡコン
バータ２０Ｌ，２０Ｒ内の回路素子がコモン一定駆動法
による正極性と負極性の双方にわたる階調電圧を扱える
ように、画像データの論理電圧（たとえば５Ｖ）を高い
電圧（１０Ｖ）に変換する。
バータ２０Ｌ，２０Ｒ内の回路素子がコモン一定駆動法
による正極性と負極性の双方にわたる階調電圧を扱える
ように、画像データの論理電圧（たとえば５Ｖ）を高い
電圧（１０Ｖ）に変換する。
【０３４０】左側のＤＡコンバータ２０Ｌには、階調電
圧発生回路２８より正極性の全て（Ｋ個）の階調電圧Ｖ
1 〜ＶK が供給される。一方、右側のＤＡコンバータ２
０Ｒには階調電圧発生回路２８より負極性の全て（Ｋ
個）の階調電圧Ｖ'K〜Ｖ'1が供給される。
圧発生回路２８より正極性の全て（Ｋ個）の階調電圧Ｖ
1 〜ＶK が供給される。一方、右側のＤＡコンバータ２
０Ｒには階調電圧発生回路２８より負極性の全て（Ｋ
個）の階調電圧Ｖ'K〜Ｖ'1が供給される。
【０３５０】階調電圧発生回路２８は、たとえば抵抗分
圧回路からなり、液晶パネル１００のＶーＴ特性にした
がって各表示階調に対応した電圧レベルを有する各階調
電圧が得られるように適当な箇所の接続点（ノード）に
補正用の基準電圧ｖが供給されている。
圧回路からなり、液晶パネル１００のＶーＴ特性にした
がって各表示階調に対応した電圧レベルを有する各階調
電圧が得られるように適当な箇所の接続点（ノード）に
補正用の基準電圧ｖが供給されている。
【０３６０】たとえば、コモン一定駆動法において、対
向電極の電圧を５Ｖに固定し、各画素電極に正極性の階
調電圧（５〜１０ボルト）および負極性の階調電圧（５
〜０ボルト）を交互に印加する場合、正極性の最大階調
電圧ＶK は１０ボルトに最も近い値に設定され、負極性
の最大階調電圧Ｖ'Kは０ボルトに最も近い値に設定さ
れ、両極性の最小階調電圧Ｖ1,Ｖ'1は５ボルト付近に設
定される。
向電極の電圧を５Ｖに固定し、各画素電極に正極性の階
調電圧（５〜１０ボルト）および負極性の階調電圧（５
〜０ボルト）を交互に印加する場合、正極性の最大階調
電圧ＶK は１０ボルトに最も近い値に設定され、負極性
の最大階調電圧Ｖ'Kは０ボルトに最も近い値に設定さ
れ、両極性の最小階調電圧Ｖ1,Ｖ'1は５ボルト付近に設
定される。
【０３７０】左側のＤＡコンバータ２０Ｌは、左側レベ
ルシフタ１８Ｌより入力した１画素分の画像データをデ
コードし、その画像データの表す表示階調に対応した電
圧レベルを有する正極性の階調電圧Ｖx を選択して出力
するように構成されている。一方、右側のＤＡコンバー
タ２０Ｒは、右側レベルシフタ１８Ｒより入力した１画
素分の画像データをデコードし、その画像データの表す
表示階調に対応した電圧レベルを有する負極性の階調電
圧Ｖ'xを選択して出力するように構成されている。左側
および右側のＤＡコンバータ２０Ｌ，２０Ｒの出力端子
はそれぞれ左側および右側の出力アンプ２２Ｌ，２２Ｒ
の入力端子に接続されている。
ルシフタ１８Ｌより入力した１画素分の画像データをデ
コードし、その画像データの表す表示階調に対応した電
圧レベルを有する正極性の階調電圧Ｖx を選択して出力
するように構成されている。一方、右側のＤＡコンバー
タ２０Ｒは、右側レベルシフタ１８Ｒより入力した１画
素分の画像データをデコードし、その画像データの表す
表示階調に対応した電圧レベルを有する負極性の階調電
圧Ｖ'xを選択して出力するように構成されている。左側
および右側のＤＡコンバータ２０Ｌ，２０Ｒの出力端子
はそれぞれ左側および右側の出力アンプ２２Ｌ，２２Ｒ
の入力端子に接続されている。
【０３８０】左側の出力アンプ２２Ｌは、インピーダン
ス変換機能を有する演算増幅器の電圧フォロアからな
り、正極性電圧の範囲内でシンク状態で動作するように
構成されている。この左側の出力アンプ２２Ｌの出力端
子は、左側の第２切換回路２４Ｌの一方（左側）の入力
端子に接続されるとともに、右側の第２切換回路２４Ｒ
の他方（右側）の入力端子に接続されている。
ス変換機能を有する演算増幅器の電圧フォロアからな
り、正極性電圧の範囲内でシンク状態で動作するように
構成されている。この左側の出力アンプ２２Ｌの出力端
子は、左側の第２切換回路２４Ｌの一方（左側）の入力
端子に接続されるとともに、右側の第２切換回路２４Ｒ
の他方（右側）の入力端子に接続されている。
【０３９０】右側の出力アンプ２２Ｒは、インピーダン
ス変換機能を有する演算増幅器の電圧フォロアからな
り、負極性電圧の範囲内でソース状態で動作するように
構成されている。この右側の出力アンプ２２Ｒの出力端
子は、右側の第２切換回路２４Ｒの一方（左側）の入力
端子に接続されるとともに、左側の第２切換回路２４Ｌ
の他方（右側）の入力端子に接続されている。
ス変換機能を有する演算増幅器の電圧フォロアからな
り、負極性電圧の範囲内でソース状態で動作するように
構成されている。この右側の出力アンプ２２Ｒの出力端
子は、右側の第２切換回路２４Ｒの一方（左側）の入力
端子に接続されるとともに、左側の第２切換回路２４Ｌ
の他方（右側）の入力端子に接続されている。
【０４００】左側および右側の第２切換回路２４Ｌ，２
４Ｒの出力端子は、それぞれ左側および右側の出力パッ
ド２６Ｌ，２６Ｒを介して各対応するチャンネルの信号
線Ｘj,Ｘj+1 （図示せず）に接続されている。
４Ｒの出力端子は、それぞれ左側および右側の出力パッ
ド２６Ｌ，２６Ｒを介して各対応するチャンネルの信号
線Ｘj,Ｘj+1 （図示せず）に接続されている。
【０４１０】次に、この実施例による信号線ドライバの
動作を説明する。この信号線ドライバを含むＴＦＴ−Ｌ
ＣＤにおいては、ゲート線ドライバＧ1,Ｇ2,…により液
晶パネル１００のゲート線Ｙ1,Ｙ2,……が１フレーム期
間内に通常は線順次走査で１ライン（行）ずつ選択され
てアクティブ状態に駆動される。各ゲート線Ｙj が駆動
される度に、各信号線ドライバでは、各チャンネルの出
力パッド２６より当該ライン上の各対応する画素電極に
印加すべき階調電圧Ｖj が出力される。
動作を説明する。この信号線ドライバを含むＴＦＴ−Ｌ
ＣＤにおいては、ゲート線ドライバＧ1,Ｇ2,…により液
晶パネル１００のゲート線Ｙ1,Ｙ2,……が１フレーム期
間内に通常は線順次走査で１ライン（行）ずつ選択され
てアクティブ状態に駆動される。各ゲート線Ｙj が駆動
される度に、各信号線ドライバでは、各チャンネルの出
力パッド２６より当該ライン上の各対応する画素電極に
印加すべき階調電圧Ｖj が出力される。
【０４２０】いま、ｉ行のゲート線Ｙi が駆動される
時、各第１切換回路１４Ｌ，１４Ｒおよび各第２切換回
路２４Ｌ，２４Ｒがそれぞれ一方（左側）の入力端子に
切り換わっているとする。この時、第１データラッチ回
路１２Ｌ，１２Ｒには、液晶パネル１００内のｉ行ｊ列
およびｉ行（ｊ＋１）列にそれぞれ位置する２つの画素
の表示階調を表す画像データＤＸi,j ，ＤＸi,j+1 が格
納されている。
時、各第１切換回路１４Ｌ，１４Ｒおよび各第２切換回
路２４Ｌ，２４Ｒがそれぞれ一方（左側）の入力端子に
切り換わっているとする。この時、第１データラッチ回
路１２Ｌ，１２Ｒには、液晶パネル１００内のｉ行ｊ列
およびｉ行（ｊ＋１）列にそれぞれ位置する２つの画素
の表示階調を表す画像データＤＸi,j ，ＤＸi,j+1 が格
納されている。
【０４３０】この場合、交流化信号ＳＴのタイミングに
応動して左側の第１データラッチ回路１２Ｌより１画素
分の画像データＤＸi,j が左側の第１切換回路１４Ｌを
介して左側の第２データラッチ回路１６Ｌに転送される
と同時に、右側の第１データラッチ回路１２Ｒより１画
素分の画像データＤＸi,j+1 が右側の第１切換回路１６
Ｒを介して右側の第２データラッチ回路１６Ｒに転送さ
れる。
応動して左側の第１データラッチ回路１２Ｌより１画素
分の画像データＤＸi,j が左側の第１切換回路１４Ｌを
介して左側の第２データラッチ回路１６Ｌに転送される
と同時に、右側の第１データラッチ回路１２Ｒより１画
素分の画像データＤＸi,j+1 が右側の第１切換回路１６
Ｒを介して右側の第２データラッチ回路１６Ｒに転送さ
れる。
【０４４０】左側および右側の第２データラッチ回路１
６Ｌ，１６Ｒに取り込まれた１画素分の画像データＤＸ
i,j,ＤＸi,j+1 は、それぞれ左側および右側のレベルシ
フタ１８Ｌ，１８Ｒを介して左側および右側のＤＡコン
バータ２０Ｌ，２０Ｒに入力される。
６Ｌ，１６Ｒに取り込まれた１画素分の画像データＤＸ
i,j,ＤＸi,j+1 は、それぞれ左側および右側のレベルシ
フタ１８Ｌ，１８Ｒを介して左側および右側のＤＡコン
バータ２０Ｌ，２０Ｒに入力される。
【０４５０】これにより、左側のＤＡコンバータ２０Ｌ
から、画像データＤＸj の表す表示階調に対応した電圧
レベルを有する正極性の階調電圧Ｖj が出力される。一
方、右側のＤＡコンバータ２０Ｒからは、画像データＤ
Ｘi,j+1 の表す表示階調に対応した電圧レベルを有する
負極性の階調電圧Ｖ'j+1が出力される。
から、画像データＤＸj の表す表示階調に対応した電圧
レベルを有する正極性の階調電圧Ｖj が出力される。一
方、右側のＤＡコンバータ２０Ｒからは、画像データＤ
Ｘi,j+1 の表す表示階調に対応した電圧レベルを有する
負極性の階調電圧Ｖ'j+1が出力される。
【０４６０】左側のＤＡコンバータ２０Ｌより出力され
た正極性の階調電圧Ｖj は、左側の出力アンプ２２Ｌお
よび第２切換回路２４Ｌを介して左側の出力パッド２６
Ｌより信号線Ｘj に出力され、この信号線Ｘj に接続さ
れているｉ行の薄膜トランジスタＴＦＴi,j を介して画
素電極Ｐi,j に印加される。
た正極性の階調電圧Ｖj は、左側の出力アンプ２２Ｌお
よび第２切換回路２４Ｌを介して左側の出力パッド２６
Ｌより信号線Ｘj に出力され、この信号線Ｘj に接続さ
れているｉ行の薄膜トランジスタＴＦＴi,j を介して画
素電極Ｐi,j に印加される。
【０４７０】一方、右側のＤＡコンバータ２０Ｒより出
力された負極性の階調電圧Ｖj+1 は右側の出力アンプ２
２Ｒおよび第２切換回路２４Ｒを介して右側の出力パッ
ド２６Ｒより信号線Ｘj+1 に出力され、この信号線Ｘj+
1 に接続されているｉ行の薄膜トランジスタＴＦＴi,j+
1 を介して画素電極Ｐi,j+1 に印加される。
力された負極性の階調電圧Ｖj+1 は右側の出力アンプ２
２Ｒおよび第２切換回路２４Ｒを介して右側の出力パッ
ド２６Ｒより信号線Ｘj+1 に出力され、この信号線Ｘj+
1 に接続されているｉ行の薄膜トランジスタＴＦＴi,j+
1 を介して画素電極Ｐi,j+1 に印加される。
【０４８０】次に、（ｉ＋１）行のゲート線Ｙi+1 が駆
動されると、これと同期して交流化信号ＳＴにより各第
１切換回路１４Ｌ，１４Ｒおよび各第２切換回路２４
Ｌ，２４Ｒがそれぞれ他方（右側）の入力端子に切り換
わる。
動されると、これと同期して交流化信号ＳＴにより各第
１切換回路１４Ｌ，１４Ｒおよび各第２切換回路２４
Ｌ，２４Ｒがそれぞれ他方（右側）の入力端子に切り換
わる。
【０４９０】これにより、左側の第１データラッチ回路
１２Ｌより信号線Ｘi に対応した１画素分の画像データ
ＤＸi+1,j が右側の第１切換回路１４Ｒを介して右側の
第２データラッチ回路１６Ｒに転送されると同時に、右
側の第１データラッチ回路１２Ｒより信号線Ｘi+1 に対
応した１画素分の画像データＤＸi+1,j+1 が左側の第１
切換回路１４Ｌを介して左側の第２データラッチ回路１
６Ｌに転送される。
１２Ｌより信号線Ｘi に対応した１画素分の画像データ
ＤＸi+1,j が右側の第１切換回路１４Ｒを介して右側の
第２データラッチ回路１６Ｒに転送されると同時に、右
側の第１データラッチ回路１２Ｒより信号線Ｘi+1 に対
応した１画素分の画像データＤＸi+1,j+1 が左側の第１
切換回路１４Ｌを介して左側の第２データラッチ回路１
６Ｌに転送される。
【０５００】左側および右側の第２データラッチ回路１
６Ｌ，１６Ｒに取り込まれた１画素分の画像データＤＸ
i+1,j+1 ，ＤＸi+1,j は、それぞれ左側および右側のレ
ベルシフタ１８Ｌ，１８Ｒを介して左側および右側のＤ
Ａコンバータ２０Ｌ，２０Ｒに入力される。
６Ｌ，１６Ｒに取り込まれた１画素分の画像データＤＸ
i+1,j+1 ，ＤＸi+1,j は、それぞれ左側および右側のレ
ベルシフタ１８Ｌ，１８Ｒを介して左側および右側のＤ
Ａコンバータ２０Ｌ，２０Ｒに入力される。
【０５１０】これにより、左側のＤＡコンバータ２０Ｌ
からは、画像データＤＸi+1,j+1 の表す表示階調に対応
した電圧レベルを有する正極性の階調電圧Ｖj+1 が出力
される。一方、右側のＤＡコンバータ２０Ｒからは、画
像データＤＸi+1,j の表す表示階調に対応した電圧レベ
ルを有する負極性の階調電圧Ｖ'jが出力される。
からは、画像データＤＸi+1,j+1 の表す表示階調に対応
した電圧レベルを有する正極性の階調電圧Ｖj+1 が出力
される。一方、右側のＤＡコンバータ２０Ｒからは、画
像データＤＸi+1,j の表す表示階調に対応した電圧レベ
ルを有する負極性の階調電圧Ｖ'jが出力される。
【０５２０】左側のＤＡコンバータ２０Ｌより出力され
た正極性の階調電圧Ｖj+1 は、左側の出力アンプ２２Ｌ
および右側の第２切換回路２４Ｒを介して右側の出力パ
ッド２６Ｒより信号線Ｘj+1 に出力され、この信号線Ｘ
j+1 に接続されている（ｉ＋１）行の薄膜トランジスタ
ＴＦＴi+1,j+1 を介して対応する画素電極Ｐi+1,j+1に
印加される。
た正極性の階調電圧Ｖj+1 は、左側の出力アンプ２２Ｌ
および右側の第２切換回路２４Ｒを介して右側の出力パ
ッド２６Ｒより信号線Ｘj+1 に出力され、この信号線Ｘ
j+1 に接続されている（ｉ＋１）行の薄膜トランジスタ
ＴＦＴi+1,j+1 を介して対応する画素電極Ｐi+1,j+1に
印加される。
【０５３０】一方、右側のＤＡコンバータ２０Ｒより出
力された負極性の階調電圧Ｖ'jは、右側の出力アンプ２
２Ｒおよび左側の第２切換回路２４Ｌを介して左側の出
力パッド２６Ｌより信号線Ｘj に出力され、この信号線
Ｘj に接続されている（ｉ＋１）行の薄膜トランジスタ
ＴＦＴi+1,j を介して対応する画素電極Ｐi+1,j に印加
される。
力された負極性の階調電圧Ｖ'jは、右側の出力アンプ２
２Ｒおよび左側の第２切換回路２４Ｌを介して左側の出
力パッド２６Ｌより信号線Ｘj に出力され、この信号線
Ｘj に接続されている（ｉ＋１）行の薄膜トランジスタ
ＴＦＴi+1,j を介して対応する画素電極Ｐi+1,j に印加
される。
【０５４０】以後、上記した２ライン分の動作が繰り返
される。これにより、液晶パネル１００のＹ方向におい
て１画素毎に階調電圧の極性が反転する。また、Ｘ方向
においても１画素毎に（各隣接する２つの信号線Ｘj,Ｘ
j+1 の間で）階調電圧の極性が反転する。このように、
隣合う信号線ないし画素電極で階調電圧の極性が反転す
ることで、画素電極や対向電極等で流れる電流が隣同士
で打ち消し合い、これによって表示品質の低下が抑えら
れる。
される。これにより、液晶パネル１００のＹ方向におい
て１画素毎に階調電圧の極性が反転する。また、Ｘ方向
においても１画素毎に（各隣接する２つの信号線Ｘj,Ｘ
j+1 の間で）階調電圧の極性が反転する。このように、
隣合う信号線ないし画素電極で階調電圧の極性が反転す
ることで、画素電極や対向電極等で流れる電流が隣同士
で打ち消し合い、これによって表示品質の低下が抑えら
れる。
【０５５０】なお、各切換回路１４Ｌ，１４Ｒ，２４
Ｌ，２４Ｒは、交流化信号ＳＴにより１フレーム毎にも
切り換わる（すなわち各行のゲート線Ｙi が駆動される
時の各切換回路１４Ｌ，１４Ｒ，２４Ｌ，２４Ｒの位置
がフレーム毎に反転する）ように制御される。このよう
なフレーム周期の反転により、図１１に示すようなコモ
ン一定駆動法による電極電圧波形が得られる。
Ｌ，２４Ｒは、交流化信号ＳＴにより１フレーム毎にも
切り換わる（すなわち各行のゲート線Ｙi が駆動される
時の各切換回路１４Ｌ，１４Ｒ，２４Ｌ，２４Ｒの位置
がフレーム毎に反転する）ように制御される。このよう
なフレーム周期の反転により、図１１に示すようなコモ
ン一定駆動法による電極電圧波形が得られる。
【０５６０】上記したように、本実施例による信号線ド
ライバでは、各隣合う２つのチャンネル分の駆動部にお
いて、左側のＤＡコンバータ２０Ｌおよび出力アンプ２
２Ｌを正極性の階調電圧専用に構成するとともに右側の
ＤＡコンバータ２０Ｒおよび出力アンプ２２Ｒを負極性
の階調電圧専用に構成し、両ＤＡコンバータ２０Ｌ，２
０Ｒの前段に設けた第１切換回路１４Ｌ，１４Ｒと両出
力アンプ２２Ｌ，２２Ｒの後段に設けた第２切換回路２
４Ｌ，２４Ｒとを所定の周期たとえばライン周期かつフ
レーム周期で切り換えることにより、コモン一定駆動法
とドット反転（１画素毎の反転）とを実現している。
ライバでは、各隣合う２つのチャンネル分の駆動部にお
いて、左側のＤＡコンバータ２０Ｌおよび出力アンプ２
２Ｌを正極性の階調電圧専用に構成するとともに右側の
ＤＡコンバータ２０Ｒおよび出力アンプ２２Ｒを負極性
の階調電圧専用に構成し、両ＤＡコンバータ２０Ｌ，２
０Ｒの前段に設けた第１切換回路１４Ｌ，１４Ｒと両出
力アンプ２２Ｌ，２２Ｒの後段に設けた第２切換回路２
４Ｌ，２４Ｒとを所定の周期たとえばライン周期かつフ
レーム周期で切り換えることにより、コモン一定駆動法
とドット反転（１画素毎の反転）とを実現している。
【０５７０】１チャンネル分の各ＤＡコンバータ２０
Ｌ，２０Ｒは、表示階調に等しい数の片方の極性の階調
電圧だけを扱えばよいため、従来のものと比べてトラン
ジスタ素子数が半分で済み、回路規模が半減している。
Ｌ，２０Ｒは、表示階調に等しい数の片方の極性の階調
電圧だけを扱えばよいため、従来のものと比べてトラン
ジスタ素子数が半分で済み、回路規模が半減している。
【０５８０】各出力アンプ２２Ｌ，２２Ｒは、片方の極
性の階調電圧の範囲で常時シンク状態もしくはソース状
態のいずれかで動作すればよい。このため、各出力アン
プ２２Ｌ，２２Ｒにおいて、１チャンネル分の回路規模
が小さくなるとともに、ダイナミックレンジまたはリニ
アリティやオフセット等の特性を容易に得ることが可能
であり、回路設計や製造プロセスの負担を軽減すること
ができる。
性の階調電圧の範囲で常時シンク状態もしくはソース状
態のいずれかで動作すればよい。このため、各出力アン
プ２２Ｌ，２２Ｒにおいて、１チャンネル分の回路規模
が小さくなるとともに、ダイナミックレンジまたはリニ
アリティやオフセット等の特性を容易に得ることが可能
であり、回路設計や製造プロセスの負担を軽減すること
ができる。
【０５９０】なお、上述の実施例では切換回路２４Ｌ，
２４Ｒの出力の切り換えを隣合った２チャンネル間で相
互に行っているが、図２に示すような一斉切り換え方式
としても同様の効果を得ることができる。なお、図２に
おいて、切換回路以外の各部の構成は図１の対応する各
部の構成と同様のものである。
２４Ｒの出力の切り換えを隣合った２チャンネル間で相
互に行っているが、図２に示すような一斉切り換え方式
としても同様の効果を得ることができる。なお、図２に
おいて、切換回路以外の各部の構成は図１の対応する各
部の構成と同様のものである。
【０６００】図３に、本実施例の信号線ドライバをたと
えば６４階調のＴＦＴ−ＬＣＤに適用した場合のドライ
バ要部の回路構成、より詳細にはＤＡコンバータの回路
構成例を示す。なお、図１の各部と共通する部分には同
一の符号を付してある。
えば６４階調のＴＦＴ−ＬＣＤに適用した場合のドライ
バ要部の回路構成、より詳細にはＤＡコンバータの回路
構成例を示す。なお、図１の各部と共通する部分には同
一の符号を付してある。
【０６１０】この構成例では、各々６ビットで１画素分
の表示階調を表す２つの画像データＤＸj,ＤＸj+1 が、
レジスタ１０Ｌ，１０Ｒ〜レベルシフタ１８Ｌ，１８Ｒ
を介して、左側および右側のＤＡコンバータ２０Ｌ，２
０Ｒに選択的に入力される。
の表示階調を表す２つの画像データＤＸj,ＤＸj+1 が、
レジスタ１０Ｌ，１０Ｒ〜レベルシフタ１８Ｌ，１８Ｒ
を介して、左側および右側のＤＡコンバータ２０Ｌ，２
０Ｒに選択的に入力される。
【０６２０】左側のＤＡコンバータ２０Ｌは、各３ビッ
ト入力の上位および下位デコーダ２０ＬA ，２０ＬB
と、トランスファゲートからなる２段のスイッチアレイ
（１，２）２０ＬC とで構成される。
ト入力の上位および下位デコーダ２０ＬA ，２０ＬB
と、トランスファゲートからなる２段のスイッチアレイ
（１，２）２０ＬC とで構成される。
【０６３０】初段のスイッチアレイ（１）には、階調電
圧発生回路２８より正極性の全て（６４個）の階調電圧
Ｖ1 〜Ｖ64が供給される。左側のレベルシフタ１８Ｌよ
り与えられる６ビットの画像データ（ＤＸj もしくはＤ
Ｘj+1 ）のうち、上位３ビットが上位デコーダ２０ＬA
に入力される。上位デコーダ２０ＬA は、初段のスイッ
チアレイ（１）に入力されている６４個の正極性階調電
圧Ｖ1 〜Ｖ64の中の１組（８個）を選択して後段のスイ
ッチアレイ（２）に送る。左側のレベルシフタ１８Ｌか
らの画像データ（ＤＸj もしくはＤＸj+1 ）の下位３ビ
ットは下位デコーダ２０ＬB に入力される。下位デコー
ダ２０ＬB は、スイッチアレイ（２）に入力されている
８個の階調電圧の中の１つ（Ｖj もしくはＶj+1 ）を選
択してスイッチアレイ（２）より出力する。
圧発生回路２８より正極性の全て（６４個）の階調電圧
Ｖ1 〜Ｖ64が供給される。左側のレベルシフタ１８Ｌよ
り与えられる６ビットの画像データ（ＤＸj もしくはＤ
Ｘj+1 ）のうち、上位３ビットが上位デコーダ２０ＬA
に入力される。上位デコーダ２０ＬA は、初段のスイッ
チアレイ（１）に入力されている６４個の正極性階調電
圧Ｖ1 〜Ｖ64の中の１組（８個）を選択して後段のスイ
ッチアレイ（２）に送る。左側のレベルシフタ１８Ｌか
らの画像データ（ＤＸj もしくはＤＸj+1 ）の下位３ビ
ットは下位デコーダ２０ＬB に入力される。下位デコー
ダ２０ＬB は、スイッチアレイ（２）に入力されている
８個の階調電圧の中の１つ（Ｖj もしくはＶj+1 ）を選
択してスイッチアレイ（２）より出力する。
【０６４０】右側のＤＡコンバータ２０Ｒは、左側のＤ
Ａコンバータ２０Ｌと同様の回路構成を有し、各部が左
側ＤＡコンバータ２０Ｌの対応する各部と同様に動作す
る。ただし、初段のスイッチアレイ（１’）には、階調
電圧発生回路２８より負極性の全て（６４個）の階調電
圧Ｖ'64 〜Ｖ'1が供給される。したがって、右側のレベ
ルシフタ１８Ｒより６ビットの画像データ（ＤＸj+1 も
しくはＤＸj ）がデコーダ２０ＲA ，２０ＲB に入力さ
れると、その画像データの表す表示階調に対応した電圧
レベルを有する負極性の階調電圧（Ｖ'j+1もしくはＶ'
j）が後段のスイッチアレイ（２）より出力される。
Ａコンバータ２０Ｌと同様の回路構成を有し、各部が左
側ＤＡコンバータ２０Ｌの対応する各部と同様に動作す
る。ただし、初段のスイッチアレイ（１’）には、階調
電圧発生回路２８より負極性の全て（６４個）の階調電
圧Ｖ'64 〜Ｖ'1が供給される。したがって、右側のレベ
ルシフタ１８Ｒより６ビットの画像データ（ＤＸj+1 も
しくはＤＸj ）がデコーダ２０ＲA ，２０ＲB に入力さ
れると、その画像データの表す表示階調に対応した電圧
レベルを有する負極性の階調電圧（Ｖ'j+1もしくはＶ'
j）が後段のスイッチアレイ（２）より出力される。
【０６５０】図４の（Ｂ）に、半導体集積回路における
図２の２チャンネル分の駆動部の回路レイアウトの一例
を示す。図４の（Ａ）は、従来の信号線ドライバにおけ
る２チャンネル分の駆動部の回路レイアウトである。
図２の２チャンネル分の駆動部の回路レイアウトの一例
を示す。図４の（Ａ）は、従来の信号線ドライバにおけ
る２チャンネル分の駆動部の回路レイアウトである。
【０６６０】どちらも６４階調用であるが、従来のもの
（Ａ）では１チャンネル分のＤＡコンバータが正極性お
よび負極性の１２８個の階調電圧を扱うのに対し、本実
施例のもの（Ｂ）では１チャンネル分のＤＡコンバータ
は正極性もしくは負極性の６４個の階調電圧を扱えばよ
いため、回路面積が半減している。また、１チャンネル
分の出力アンプにおいても、従来のもの（Ａ）ではシン
ク用とソース用の双方を兼ねる回路構成であるのに対
し、本実施例のもの（Ｂ）ではシンク用もしくはとソー
ス用のいずれかの回路構成でよいため、回路面積が大幅
に小さくなっている。
（Ａ）では１チャンネル分のＤＡコンバータが正極性お
よび負極性の１２８個の階調電圧を扱うのに対し、本実
施例のもの（Ｂ）では１チャンネル分のＤＡコンバータ
は正極性もしくは負極性の６４個の階調電圧を扱えばよ
いため、回路面積が半減している。また、１チャンネル
分の出力アンプにおいても、従来のもの（Ａ）ではシン
ク用とソース用の双方を兼ねる回路構成であるのに対
し、本実施例のもの（Ｂ）ではシンク用もしくはとソー
ス用のいずれかの回路構成でよいため、回路面積が大幅
に小さくなっている。
【０６７０】なお、上記した実施例において、種々の変
形が可能である。たとえば、ＤＡコンバータ２０は任意
のロジック回路で構成することが可能であり、ＲＯＭ型
のデコーダで構成することも可能である。レジスタ１
０，データラッチ回路１２，１６等のデータ転送手段も
種々の形式が可能である。レベルシフタ１８は、必要に
応じて、たとえば本実施例の信号線ドライバをコモン反
転駆動法に適用する場合は、省くことが可能である。ま
た、出力アンプ２２も、必要に応じて、たとえばドライ
バと液晶パネルとの間でインピーダンスの整合がとれて
いる場合は、省くことも可能である。また、各切換回路
１４，２４の切換周期を任意に設定することが可能であ
り、たとえば数ライン毎に切り換えるようにすることも
できる。
形が可能である。たとえば、ＤＡコンバータ２０は任意
のロジック回路で構成することが可能であり、ＲＯＭ型
のデコーダで構成することも可能である。レジスタ１
０，データラッチ回路１２，１６等のデータ転送手段も
種々の形式が可能である。レベルシフタ１８は、必要に
応じて、たとえば本実施例の信号線ドライバをコモン反
転駆動法に適用する場合は、省くことが可能である。ま
た、出力アンプ２２も、必要に応じて、たとえばドライ
バと液晶パネルとの間でインピーダンスの整合がとれて
いる場合は、省くことも可能である。また、各切換回路
１４，２４の切換周期を任意に設定することが可能であ
り、たとえば数ライン毎に切り換えるようにすることも
できる。
【０６８０】次に、図５〜図７につき本発明の別の実施
例を説明する。図５は、この第２の実施例による信号線
ドライバの１チャンネル分の駆動部の構成を示す。この
実施例の構成の主たる特徴は、階調電圧発生回路２８と
ＤＡコンバータ２０との間に選択回路３０を設けたこと
である。
例を説明する。図５は、この第２の実施例による信号線
ドライバの１チャンネル分の駆動部の構成を示す。この
実施例の構成の主たる特徴は、階調電圧発生回路２８と
ＤＡコンバータ２０との間に選択回路３０を設けたこと
である。
【０６９０】この選択回路３０は、階調電圧発生回路２
８の正極性階調電圧発生部より正極性の全ての階調電圧
Ｖ1 〜ＶK を入力する複数（Ｋ個）の第１入力端子ａ
と、階調電圧発生回路２８の負極性階調電圧発生部より
負極性の全ての階調電圧Ｖ'K〜Ｖ'1を入力する複数（Ｋ
個）の第２入力端子ｂとを有しており、交流化信号ＳＴ
に応動して所定の周期で正極性の階調電圧Ｖ1 〜ＶK も
しくは負極性の階調電圧Ｖ'1〜Ｖ'kを交互に出力する。
８の正極性階調電圧発生部より正極性の全ての階調電圧
Ｖ1 〜ＶK を入力する複数（Ｋ個）の第１入力端子ａ
と、階調電圧発生回路２８の負極性階調電圧発生部より
負極性の全ての階調電圧Ｖ'K〜Ｖ'1を入力する複数（Ｋ
個）の第２入力端子ｂとを有しており、交流化信号ＳＴ
に応動して所定の周期で正極性の階調電圧Ｖ1 〜ＶK も
しくは負極性の階調電圧Ｖ'1〜Ｖ'kを交互に出力する。
【０７００】かかる構成によると、ＤＡコンバータ２０
は、正極性および負極性双方の階調電圧を同時に入力す
る必要はなく、交流駆動の各極性に対応した片側の極性
の階調電圧だけを選択回路３０より入力して所要のデコ
ード動作を行えばよいため、回路規模が小さくて済む。
もっとも、出力アンプ２２’は、正極性および負極性双
方の階調電圧に対して動作するため、従来のものと同様
にシンクおよびソースの両機能を備えた回路構成とな
る。
は、正極性および負極性双方の階調電圧を同時に入力す
る必要はなく、交流駆動の各極性に対応した片側の極性
の階調電圧だけを選択回路３０より入力して所要のデコ
ード動作を行えばよいため、回路規模が小さくて済む。
もっとも、出力アンプ２２’は、正極性および負極性双
方の階調電圧に対して動作するため、従来のものと同様
にシンクおよびソースの両機能を備えた回路構成とな
る。
【０７１０】なお、この実施例による信号線ドライバで
は、各チャンネルの駆動部がパラレルに独立しており、
上記実施例におけるような切換回路１４，２４は設けら
れていない。
は、各チャンネルの駆動部がパラレルに独立しており、
上記実施例におけるような切換回路１４，２４は設けら
れていない。
【０７２０】図６に、この実施例の信号線ドライバをた
とえば６４階調のＴＦＴ−ＬＣＤに適用した場合のドラ
イバ要部の回路構成、より詳細にはＤＡコンバータの回
路構成例を示す。
とえば６４階調のＴＦＴ−ＬＣＤに適用した場合のドラ
イバ要部の回路構成、より詳細にはＤＡコンバータの回
路構成例を示す。
【０７３０】この実施例の信号線ドライバは、全チャン
ネルの駆動部から一時に同極性の階調電圧を出力する。
このような信号線ドライバを用いてドット反転を行うに
は、図７に示すように液晶パネル１００の両側（上側お
よび下側）にそれぞれ信号線ドライバＳU,ＳL を配置し
て、各隣合う２つの信号線を上部信号線ドライバＳHお
よび下部信号線ドライバＳL にそれぞれ振り分ければよ
い。
ネルの駆動部から一時に同極性の階調電圧を出力する。
このような信号線ドライバを用いてドット反転を行うに
は、図７に示すように液晶パネル１００の両側（上側お
よび下側）にそれぞれ信号線ドライバＳU,ＳL を配置し
て、各隣合う２つの信号線を上部信号線ドライバＳHお
よび下部信号線ドライバＳL にそれぞれ振り分ければよ
い。
【０７４０】図７において、各信号線ドライバＳU,ＳL
には上記の選択回路３０が内蔵されている。ドット反転
を行うには、各上部信号線ドライバＳU1, Ｓu2, …内の
切換回路３０が正極性の階調電圧Ｖ1 〜ＶK を選択して
いる時に各下部信号線ドライバＳL1, ＳL2, …内の選択
回路３０が負極性の階調電圧Ｖ'K〜Ｖ'1を選択し、各上
部信号線ドライバＳU1, Ｓu2, …内の切換回路３０が負
極性の階調電圧Ｖ'K〜Ｖ'1を選択している時に各下部信
号線ドライバＳL1, ＳL2, …内の切換回路３０が正極性
の階調電圧Ｖ1 〜ＶK を選択するように切換制御を行え
ばよい。
には上記の選択回路３０が内蔵されている。ドット反転
を行うには、各上部信号線ドライバＳU1, Ｓu2, …内の
切換回路３０が正極性の階調電圧Ｖ1 〜ＶK を選択して
いる時に各下部信号線ドライバＳL1, ＳL2, …内の選択
回路３０が負極性の階調電圧Ｖ'K〜Ｖ'1を選択し、各上
部信号線ドライバＳU1, Ｓu2, …内の切換回路３０が負
極性の階調電圧Ｖ'K〜Ｖ'1を選択している時に各下部信
号線ドライバＳL1, ＳL2, …内の切換回路３０が正極性
の階調電圧Ｖ1 〜ＶK を選択するように切換制御を行え
ばよい。
【０７５０】なお、図１，図４，図５等においては、２
０Ｌ，２０Ｒ，２０，１４６ｊをそれぞれＤＡコンバー
タと表記しているが、これらは実質的にはデコーダ回路
であり、ディジタルデータをアナログ電圧に変換すると
いう意味で、ＤＡコンバータとしている。
０Ｌ，２０Ｒ，２０，１４６ｊをそれぞれＤＡコンバー
タと表記しているが、これらは実質的にはデコーダ回路
であり、ディジタルデータをアナログ電圧に変換すると
いう意味で、ＤＡコンバータとしている。
【０７６０】
【発明の効果】以上説明したように、本発明の液晶ディ
スプレイ用信号線駆動回路によれば、各チャンネルの駆
動部においてティジタルの画像データに応じたアナログ
の階調電圧を選択的に出力するためのアナログ・ディジ
タル変換手段の回路規模を著しく小さくすることができ
る。さらに、各チャンネルの駆動部において出力増幅器
の回路規模を小さくし、かつダイナミックレンジ等の特
性・仕様を容易に満たすことができる。したがって、チ
ップサイズの大幅な小型化と設計ないし製作の容易化と
を実現することができる。
スプレイ用信号線駆動回路によれば、各チャンネルの駆
動部においてティジタルの画像データに応じたアナログ
の階調電圧を選択的に出力するためのアナログ・ディジ
タル変換手段の回路規模を著しく小さくすることができ
る。さらに、各チャンネルの駆動部において出力増幅器
の回路規模を小さくし、かつダイナミックレンジ等の特
性・仕様を容易に満たすことができる。したがって、チ
ップサイズの大幅な小型化と設計ないし製作の容易化と
を実現することができる。
【図１】本発明の一実施例による信号線ドライバの要部
の回路構成を示すブロック図である。
の回路構成を示すブロック図である。
【図２】図１の実施例の一変形例による信号線ドライバ
の要部の回路構成を示すブロック図である。
の要部の回路構成を示すブロック図である。
【図３】実施例の信号線ドライバを６４階調のＴＦＴ−
ＬＣＤに適用した場合のドライバ要部の回路構成を示す
ブロック図である。
ＬＣＤに適用した場合のドライバ要部の回路構成を示す
ブロック図である。
【図４】半導体集積回路における実施例の２チャンネル
分の駆動部の回路レイアウトの一例を示す図である。
分の駆動部の回路レイアウトの一例を示す図である。
【図５】本発明の第２の実施例による信号線ドライバの
１チャンネル分の駆動部の構成を示すブロック図であ
る。
１チャンネル分の駆動部の構成を示すブロック図であ
る。
【図６】第２の実施例の信号線ドライバを６４階調のＴ
ＦＴ−ＬＣＤに適用した場合のドライバ要部の回路構成
を示すブロック図である。
ＦＴ−ＬＣＤに適用した場合のドライバ要部の回路構成
を示すブロック図である。
【図７】第２の実施例の信号線ドライバを用いるフルカ
ラーＴＦＴ−ＬＣＤの構成を模式的に示すブロック図で
ある。
ラーＴＦＴ−ＬＣＤの構成を模式的に示すブロック図で
ある。
【図８】アクティブマトリクス方式のフルカラーＴＦＴ
−ＬＣＤの構成を模式的に示すブロック図である。
−ＬＣＤの構成を模式的に示すブロック図である。
【図９】ＴＦＴ−ＬＣＤの液晶パネルの典型的な構成を
示す部分断面図である。
示す部分断面図である。
【図１０】ＴＦＴ−ＬＣＤの液晶パネル内の回路構成を
示す回路図である。
示す回路図である。
【図１１】コモン一定駆動法による画素電極電圧および
対向電極電圧の電圧波形を示す図である。
対向電極電圧の電圧波形を示す図である。
【図１２】コモン反転駆動法による画素電極電圧および
対向電極電圧の電圧波形を示す図である。
対向電極電圧の電圧波形を示す図である。
【図１３】従来の信号線ドライバの回路構成を示すブロ
ック図である。
ック図である。
【図１４】従来の信号線ドライバにおける１チャンネル
分の駆動部の回路構成を示すブロック図である。
分の駆動部の回路構成を示すブロック図である。
１０，１０Ｌ，１０Ｒ レジスタ １２，１２Ｌ，１２Ｒ 第１データラッチ回路 １４Ｌ，１４Ｒ 第１切換回路 １６，１６Ｌ，１６Ｒ 第２データラッチ回路 １８，１８Ｌ，１８Ｒ レベルシフタ ２０，２０Ｌ，２０Ｒ ＤＡコンバータ ２２，２２Ｌ，２２Ｒ 出力アンプ ２４Ｌ，２４Ｒ 第２切換回路
Claims (4)
- 【請求項１】 マトリクス状に配置された複数の画素電
極と１つの対向電極との間に液晶が充填され、各々の前
記画素電極は各対応する薄膜トランジスタを介して各対
応する信号線に電気的に接続されるとともに、前記薄膜
トランジスタの制御端子は各対応するゲート線に電気的
に接続され、前記対向電極には所定の対向電極電圧が印
加され、各々の前記画素電極には各対応する前記ゲート
線が駆動される度毎に所望の表示階調に対応した電圧レ
ベルを有する階調電圧が前記信号線および前記薄膜トラ
ンジスタを介して印加されるように構成された液晶ディ
スプレイ用の信号線駆動回路において、 各々が前記液晶ディスプレイの各隣合う第１および第２
の信号線に対して共通に設けられ、かつ任意の画素電極
について所望の表示階調を指定するディジタルの階調デ
ータに応じて前記対向電極電圧に対して相対的に正の極
性および負の極性を有するアナログの正極性階調電圧お
よび負極性階調電圧をそれぞれ発生するように構成され
た第１および第２のディジタル・アナログ変換手段と、 前記第１のディジタル・アナログ変換手段が前記第１の
信号線に対応した前記階調データに応じて前記正極性階
調電圧を発生すると同時に前記第２のディジタル・アナ
ログ変換手段が前記第２の信号線に対応した前記階調デ
ータに応じて前記負極性階調電圧を発生する第１の動作
と、前記第１のディジタル・アナログ変換手段が前記第
２の信号線に対応した前記階調データに応じて前記正極
性階調電圧を発生すると同時に前記第２のディジタル・
アナログ変換手段が前記第１の信号線に対応した前記階
調データに応じて前記負極性階調電圧を発生する第２の
動作とを所定の周期で交互に繰り返させる切換手段と、
を有することを特徴とする液晶ディスプレイ用信号線駆
動回路。 - 【請求項２】 前記切換手段は、前記ゲート線が線順次
走査で駆動されるライン周期で前記第１の動作と前記第
２の動作とを交互に繰り返させ、かつ各々の前記画素電
極に前記階調電圧が印加されるフレーム周期で前記第１
の動作と前記第２の動作とを交互に繰り返させる請求項
１に記載の液晶ディスプレイ用信号線駆動回路。 - 【請求項３】 前記第１のディジタル・アナログ変換手
段の出力端子はインピーダンス変換機能を有する第１の
出力増幅回路および前記切換手段を介して前記第１およ
び第２の信号線に接続され、前記第２のディジタル・ア
ナログ変換手段の出力端子はインピーダンス変換機能を
有する第２の出力増幅回路および前記切換手段を介して
前記第１および第２の信号線に接続されることを特徴と
する請求項１または２に記載の液晶ディスプレイ用信号
線駆動回路。 - 【請求項４】 マトリクス状に配置された複数の画素電
極と１つの対向電極との間に液晶が充填され、各々の前
記画素電極は各対応する薄膜トランジスタを介して各対
応する信号線に電気的に接続されるとともに、前記薄膜
トランジスタの制御端子は各対応するゲート線に電気的
に接続され、前記対向電極には所定の対向電極電圧が印
加され、各々の前記画素電極には各対応する前記ゲート
線が駆動される度毎に所望の表示階調に対応した電圧レ
ベルを有する階調電圧が前記信号線および前記薄膜トラ
ンジスタを介して印加されるように構成された液晶ディ
スプレイ用の信号線駆動回路において、 前記対向電極電圧に対して相対的に正の極性を有し、か
つ設定された全ての表示階調にそれぞれ対応した電圧レ
ベルを有する複数の正極性階調電圧を発生する第１の階
調電圧発生手段と、 前記対向電極電圧に対して相対的に負の極性を有し、か
つ設定された全ての表示階調にそれぞれ対応した電圧レ
ベルを有する複数の負極性階調電圧を発生する第２の階
調電圧発生手段と、 前記第１および第２の階調電圧発生手段のそれぞれの出
力端子に接続され、前記第１の階調電圧発生手段からの
前記複数の正極性階調電圧を選択して出力する第１の選
択モードと、前記第２の階調電圧発生手段からの前記複
数の負極性階調電圧を選択して出力する第２の選択モー
ドとを所定の周期で交互に繰り返す階調電圧選択手段
と、 各々の前記信号線に対して設けられ、入力された１画素
分の所望の表示階調を表すディジタルの階調データをデ
コードして、前記階調電圧選択手段より与えられている
前記複数の正極性階調電圧もしくは前記複数の負極性階
調電圧の中から前記階調データに対応した１つの前記階
調電圧を選択して前記信号線上に出力するアナログ・デ
イジタル変換手段と、を有することを特徴とする液晶デ
ィスプレイ用信号線駆動回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19810495A JP3433337B2 (ja) | 1995-07-11 | 1995-07-11 | 液晶ディスプレイ用信号線駆動回路 |
| US08/678,255 US6806859B1 (en) | 1995-07-11 | 1996-07-11 | Signal line driving circuit for an LCD display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19810495A JP3433337B2 (ja) | 1995-07-11 | 1995-07-11 | 液晶ディスプレイ用信号線駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0926765A true JPH0926765A (ja) | 1997-01-28 |
| JP3433337B2 JP3433337B2 (ja) | 2003-08-04 |
Family
ID=16385560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19810495A Expired - Lifetime JP3433337B2 (ja) | 1995-07-11 | 1995-07-11 | 液晶ディスプレイ用信号線駆動回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6806859B1 (ja) |
| JP (1) | JP3433337B2 (ja) |
Cited By (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001056664A (ja) * | 1999-08-19 | 2001-02-27 | Fujitsu Ltd | Ｌｃｄパネル駆動回路 |
| JP2001134238A (ja) * | 1999-11-05 | 2001-05-18 | Toshiba Corp | 表示装置 |
| JP2001255853A (ja) * | 2000-03-13 | 2001-09-21 | Sony Corp | プラズマアドレス型液晶表示素子の駆動方法および駆動装置 |
| KR100336683B1 (ko) * | 1999-07-21 | 2002-05-13 | 가나이 쓰토무 | 액정표시장치 |
| JP2002236473A (ja) * | 2001-02-09 | 2002-08-23 | Nec Kansai Ltd | 液晶駆動用半導体集積回路および液晶表示装置 |
| US6518708B2 (en) | 2000-10-19 | 2003-02-11 | Sharp Kabushiki Kaisha | Data signal line driving circuit and image display device including the same |
| JP2003186457A (ja) * | 2001-11-05 | 2003-07-04 | Samsung Electronics Co Ltd | 液晶表示装置及びその駆動装置 |
| EP1329874A1 (en) * | 2002-01-17 | 2003-07-23 | HI MAX Optoelectronics Corp. | Device and method for scattered conversion of display signals |
| JP2003280596A (ja) * | 2002-01-21 | 2003-10-02 | Sharp Corp | 表示駆動装置およびそれを用いた表示装置 |
| WO2004047067A1 (ja) * | 2002-11-20 | 2004-06-03 | Mitsubishi Denki Kabushiki Kaisha | 画像表示装置 |
| JP2004185032A (ja) * | 2004-02-05 | 2004-07-02 | Oki Electric Ind Co Ltd | 液晶表示器駆動回路 |
| KR100471623B1 (ko) * | 2000-10-27 | 2005-03-08 | 샤프 가부시키가이샤 | 계조 표시용 전압 발생 장치, 및 그것을 포함하는 계조표시 장치 |
| JP2006091569A (ja) * | 2004-09-24 | 2006-04-06 | Matsushita Electric Ind Co Ltd | 階調電圧生成装置，液晶駆動装置，液晶表示装置 |
| JP2006119179A (ja) * | 2004-10-19 | 2006-05-11 | Seiko Epson Corp | 電気光学装置、その駆動方法及び電子機器 |
| US7106321B2 (en) | 2002-02-08 | 2006-09-12 | Seiko Epson Corporation | Reference voltage generation circuit, display drive circuit, display device and reference voltage generation method |
| JP2006276114A (ja) * | 2005-03-28 | 2006-10-12 | Sanyo Epson Imaging Devices Corp | 液晶表示装置 |
| JP2006310989A (ja) * | 2005-04-26 | 2006-11-09 | Nec Electronics Corp | Ｄ／ａ変換回路、ディスプレイドライバ、及び表示装置 |
| KR100647095B1 (ko) * | 1998-11-20 | 2006-11-17 | 후지쯔 가부시끼가이샤 | 실렉터 회로와, 그 실렉터 회로를 포함하는 반도체 장치 및 액정 표시 장치 |
| JP2007011398A (ja) * | 2006-08-21 | 2007-01-18 | Oki Micro Design Co Ltd | 液晶表示装置の駆動回路 |
| JP2007025701A (ja) * | 2005-07-20 | 2007-02-01 | Samsung Electronics Co Ltd | 表示装置の駆動装置 |
| JP2007271969A (ja) * | 2006-03-31 | 2007-10-18 | Canon Inc | カラー表示装置及びアクティブマトリクス装置 |
| KR100815898B1 (ko) * | 2001-10-13 | 2008-03-21 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 데이터 구동 장치 및 방법 |
| JP2008533513A (ja) * | 2005-03-01 | 2008-08-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリクス配列装置 |
| CN100419844C (zh) * | 2004-10-04 | 2008-09-17 | 夏普株式会社 | 显示元件驱动装置和具有该装置的显示装置及驱动方法 |
| JP2008292927A (ja) * | 2007-05-28 | 2008-12-04 | Seiko Epson Corp | 集積回路装置、表示装置および電子機器 |
| JP2009251040A (ja) * | 2008-04-01 | 2009-10-29 | Oki Semiconductor Co Ltd | 表示用駆動装置 |
| US7746310B2 (en) | 2001-11-10 | 2010-06-29 | Lg Display Co., Ltd. | Apparatus and method for data-driving liquid crystal display |
| JP2010282201A (ja) * | 2009-06-02 | 2010-12-16 | ▲しい▼創電子股▲ふん▼有限公司 | 液晶ドット反転駆動回路 |
| US7859524B2 (en) | 2001-11-05 | 2010-12-28 | Samsung Electronics Co., Ltd. | Liquid crystal display and driving device thereof |
| JP2011138145A (ja) * | 1999-12-27 | 2011-07-14 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| CN102737573A (zh) * | 2011-03-31 | 2012-10-17 | 拉碧斯半导体株式会社 | 显示装置用驱动电路以及驱动器单元 |
| JP2013231976A (ja) * | 2008-06-09 | 2013-11-14 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| US8823687B2 (en) | 2009-11-30 | 2014-09-02 | Sony Corporation | Signal line drive circuit, display device and electronic apparatus |
| JP2015094817A (ja) * | 2013-11-11 | 2015-05-18 | シナプティクス・ディスプレイ・デバイス株式会社 | 液晶表示装置、ｌｃｄパネル及びｌｃｄドライバ |
| JP2016524176A (ja) * | 2013-04-27 | 2016-08-12 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | ガンマ抵抗調整装置、駆動回路及び表示装置 |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW559679B (en) * | 1997-11-17 | 2003-11-01 | Semiconductor Energy Lab | Picture display device and method of driving the same |
| JP3595153B2 (ja) | 1998-03-03 | 2004-12-02 | 株式会社 日立ディスプレイズ | 液晶表示装置および映像信号線駆動手段 |
| JP3876600B2 (ja) * | 2000-09-08 | 2007-01-31 | セイコーエプソン株式会社 | 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器 |
| JP2002311912A (ja) * | 2001-04-16 | 2002-10-25 | Hitachi Ltd | 表示装置 |
| TW582000B (en) | 2001-04-20 | 2004-04-01 | Semiconductor Energy Lab | Display device and method of driving a display device |
| JP4011320B2 (ja) * | 2001-10-01 | 2007-11-21 | 株式会社半導体エネルギー研究所 | 表示装置及びそれを用いた電子機器 |
| JP2003271099A (ja) * | 2002-03-13 | 2003-09-25 | Semiconductor Energy Lab Co Ltd | 表示装置および表示装置の駆動方法 |
| KR100434504B1 (ko) * | 2002-06-14 | 2004-06-05 | 삼성전자주식회사 | Ｒ, ｇ, ｂ별 독립적인 계조 전압을 사용하는 액정 표시장치 구동용 소오스 드라이버 집적회로 |
| TWI359394B (en) * | 2002-11-14 | 2012-03-01 | Semiconductor Energy Lab | Display device and driving method of the same |
| KR100498489B1 (ko) * | 2003-02-22 | 2005-07-01 | 삼성전자주식회사 | 면적을 감소시키는 구조를 가지는 ｌｃｄ의 소스 구동 회로 |
| JP2005017988A (ja) * | 2003-06-30 | 2005-01-20 | Sony Corp | フラットディスプレイ装置 |
| JP4424946B2 (ja) * | 2003-09-03 | 2010-03-03 | 三菱電機株式会社 | 表示装置 |
| JP4614261B2 (ja) * | 2003-10-02 | 2011-01-19 | ルネサスエレクトロニクス株式会社 | コントローラドライバ，及びその動作方法 |
| JP4847702B2 (ja) * | 2004-03-16 | 2011-12-28 | ルネサスエレクトロニクス株式会社 | 表示装置の駆動回路 |
| JP2005345770A (ja) | 2004-06-03 | 2005-12-15 | Nec Electronics Corp | 液晶パネル駆動方法，及び液晶表示装置 |
| KR100582381B1 (ko) * | 2004-08-09 | 2006-05-22 | 매그나칩 반도체 유한회사 | 소스 드라이버 및 드라이버 내에서 수행되는 화상 데이터압축 전송 방법 |
| CN102394049B (zh) * | 2005-05-02 | 2015-04-15 | 株式会社半导体能源研究所 | 显示装置的驱动方法 |
| EP1720149A3 (en) * | 2005-05-02 | 2007-06-27 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| EP1724751B1 (en) * | 2005-05-20 | 2013-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic apparatus |
| US7636078B2 (en) * | 2005-05-20 | 2009-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| US8059109B2 (en) * | 2005-05-20 | 2011-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic apparatus |
| US20070012490A1 (en) * | 2005-06-28 | 2007-01-18 | Intel Corporation | Electromagnetic radiation input for user interface |
| JP2007101630A (ja) * | 2005-09-30 | 2007-04-19 | Matsushita Electric Ind Co Ltd | 電圧駆動装置 |
| JP4637077B2 (ja) * | 2006-10-17 | 2011-02-23 | パナソニック株式会社 | 駆動電圧出力回路、表示装置 |
| KR20080037754A (ko) * | 2006-10-27 | 2008-05-02 | 삼성전자주식회사 | 액정 표시 장치 및 그의 구동 방법 |
| KR101287477B1 (ko) * | 2007-05-01 | 2013-07-19 | 엘지디스플레이 주식회사 | 액정표시장치 |
| US20090033589A1 (en) * | 2007-08-01 | 2009-02-05 | Toshifumi Ozaki | Image Display Device |
| JP2010164919A (ja) * | 2009-01-19 | 2010-07-29 | Renesas Electronics Corp | 表示装置及びドライバ |
| KR102117130B1 (ko) | 2014-10-13 | 2020-06-01 | 매그나칩 반도체 유한회사 | 영상 표시장치의 이상화면 방지장치 및 방법 |
| US9516291B2 (en) | 2014-12-01 | 2016-12-06 | The Board Of Trustees Of The Leland Stanford Junior University | Television systems incorporating separate A/V processing systems and television displays |
| KR102286726B1 (ko) * | 2015-05-14 | 2021-08-05 | 주식회사 실리콘웍스 | 디스플레이 장치 및 그 구동 회로 |
| US10102792B2 (en) * | 2016-03-30 | 2018-10-16 | Novatek Microelectronics Corp. | Driving circuit of display panel and display apparatus using the same |
| KR102656686B1 (ko) | 2016-11-21 | 2024-04-11 | 엘지디스플레이 주식회사 | 평판 패널 표시 장치의 데이터 구동 회로 |
| CN112309344A (zh) * | 2019-08-02 | 2021-02-02 | 矽创电子股份有限公司 | 抑制显示面板闪烁的驱动方法及其驱动电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0391655B1 (en) * | 1989-04-04 | 1995-06-14 | Sharp Kabushiki Kaisha | A drive device for driving a matrix-type LCD apparatus |
| US5168270A (en) * | 1990-05-16 | 1992-12-01 | Nippon Telegraph And Telephone Corporation | Liquid crystal display device capable of selecting display definition modes, and driving method therefor |
| JPH0760301B2 (ja) * | 1992-12-02 | 1995-06-28 | 日本電気株式会社 | 液晶駆動回路 |
-
1995
- 1995-07-11 JP JP19810495A patent/JP3433337B2/ja not_active Expired - Lifetime
-
1996
- 1996-07-11 US US08/678,255 patent/US6806859B1/en not_active Expired - Lifetime
Cited By (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100647095B1 (ko) * | 1998-11-20 | 2006-11-17 | 후지쯔 가부시끼가이샤 | 실렉터 회로와, 그 실렉터 회로를 포함하는 반도체 장치 및 액정 표시 장치 |
| KR100336683B1 (ko) * | 1999-07-21 | 2002-05-13 | 가나이 쓰토무 | 액정표시장치 |
| JP2001056664A (ja) * | 1999-08-19 | 2001-02-27 | Fujitsu Ltd | Ｌｃｄパネル駆動回路 |
| JP2001134238A (ja) * | 1999-11-05 | 2001-05-18 | Toshiba Corp | 表示装置 |
| JP2014041365A (ja) * | 1999-12-27 | 2014-03-06 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2011138145A (ja) * | 1999-12-27 | 2011-07-14 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US8970576B2 (en) | 1999-12-27 | 2015-03-03 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and driving method thereof |
| US9412309B2 (en) | 1999-12-27 | 2016-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and driving method thereof |
| US8446353B2 (en) | 1999-12-27 | 2013-05-21 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and driving method thereof |
| JP2001255853A (ja) * | 2000-03-13 | 2001-09-21 | Sony Corp | プラズマアドレス型液晶表示素子の駆動方法および駆動装置 |
| US6518708B2 (en) | 2000-10-19 | 2003-02-11 | Sharp Kabushiki Kaisha | Data signal line driving circuit and image display device including the same |
| KR100471623B1 (ko) * | 2000-10-27 | 2005-03-08 | 샤프 가부시키가이샤 | 계조 표시용 전압 발생 장치, 및 그것을 포함하는 계조표시 장치 |
| JP2002236473A (ja) * | 2001-02-09 | 2002-08-23 | Nec Kansai Ltd | 液晶駆動用半導体集積回路および液晶表示装置 |
| KR100815898B1 (ko) * | 2001-10-13 | 2008-03-21 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 데이터 구동 장치 및 방법 |
| US7859524B2 (en) | 2001-11-05 | 2010-12-28 | Samsung Electronics Co., Ltd. | Liquid crystal display and driving device thereof |
| JP2003186457A (ja) * | 2001-11-05 | 2003-07-04 | Samsung Electronics Co Ltd | 液晶表示装置及びその駆動装置 |
| US7746310B2 (en) | 2001-11-10 | 2010-06-29 | Lg Display Co., Ltd. | Apparatus and method for data-driving liquid crystal display |
| EP1329874A1 (en) * | 2002-01-17 | 2003-07-23 | HI MAX Optoelectronics Corp. | Device and method for scattered conversion of display signals |
| JP2003280596A (ja) * | 2002-01-21 | 2003-10-02 | Sharp Corp | 表示駆動装置およびそれを用いた表示装置 |
| US7106321B2 (en) | 2002-02-08 | 2006-09-12 | Seiko Epson Corporation | Reference voltage generation circuit, display drive circuit, display device and reference voltage generation method |
| US7324079B2 (en) | 2002-11-20 | 2008-01-29 | Mitsubishi Denki Kabushiki Kaisha | Image display apparatus |
| CN100385491C (zh) * | 2002-11-20 | 2008-04-30 | 三菱电机株式会社 | 图像显示装置 |
| WO2004047067A1 (ja) * | 2002-11-20 | 2004-06-03 | Mitsubishi Denki Kabushiki Kaisha | 画像表示装置 |
| JP2004185032A (ja) * | 2004-02-05 | 2004-07-02 | Oki Electric Ind Co Ltd | 液晶表示器駆動回路 |
| JP2006091569A (ja) * | 2004-09-24 | 2006-04-06 | Matsushita Electric Ind Co Ltd | 階調電圧生成装置，液晶駆動装置，液晶表示装置 |
| CN100419844C (zh) * | 2004-10-04 | 2008-09-17 | 夏普株式会社 | 显示元件驱动装置和具有该装置的显示装置及驱动方法 |
| JP2006119179A (ja) * | 2004-10-19 | 2006-05-11 | Seiko Epson Corp | 電気光学装置、その駆動方法及び電子機器 |
| US7932876B2 (en) | 2004-10-19 | 2011-04-26 | Seiko Epson Corporation | Electro-optical device, method of driving the same, and electronic apparatus |
| JP2008533513A (ja) * | 2005-03-01 | 2008-08-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリクス配列装置 |
| JP2006276114A (ja) * | 2005-03-28 | 2006-10-12 | Sanyo Epson Imaging Devices Corp | 液晶表示装置 |
| JP2006310989A (ja) * | 2005-04-26 | 2006-11-09 | Nec Electronics Corp | Ｄ／ａ変換回路、ディスプレイドライバ、及び表示装置 |
| US8154497B2 (en) | 2005-07-20 | 2012-04-10 | Samsung Electronics Co., Ltd. | Driving apparatus for display device |
| US8264446B2 (en) | 2005-07-20 | 2012-09-11 | Samsung Electronics Co., Ltd. | Driving apparatus for display device |
| JP2007025701A (ja) * | 2005-07-20 | 2007-02-01 | Samsung Electronics Co Ltd | 表示装置の駆動装置 |
| JP2007271969A (ja) * | 2006-03-31 | 2007-10-18 | Canon Inc | カラー表示装置及びアクティブマトリクス装置 |
| JP2007011398A (ja) * | 2006-08-21 | 2007-01-18 | Oki Micro Design Co Ltd | 液晶表示装置の駆動回路 |
| JP4611948B2 (ja) * | 2006-08-21 | 2011-01-12 | 株式会社 沖マイクロデザイン | 液晶表示装置の駆動回路 |
| JP2008292927A (ja) * | 2007-05-28 | 2008-12-04 | Seiko Epson Corp | 集積回路装置、表示装置および電子機器 |
| JP2009251040A (ja) * | 2008-04-01 | 2009-10-29 | Oki Semiconductor Co Ltd | 表示用駆動装置 |
| JP2013231976A (ja) * | 2008-06-09 | 2013-11-14 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| US9142179B2 (en) | 2008-06-09 | 2015-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Display device, liquid crystal display device and electronic device including the same |
| US9570032B2 (en) | 2008-06-09 | 2017-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device, liquid crystal display device and electronic device including the same |
| JP2010282201A (ja) * | 2009-06-02 | 2010-12-16 | ▲しい▼創電子股▲ふん▼有限公司 | 液晶ドット反転駆動回路 |
| US8823687B2 (en) | 2009-11-30 | 2014-09-02 | Sony Corporation | Signal line drive circuit, display device and electronic apparatus |
| JP2012215602A (ja) * | 2011-03-31 | 2012-11-08 | Lapis Semiconductor Co Ltd | 表示装置用駆動回路及びドライバセル |
| US9007292B2 (en) | 2011-03-31 | 2015-04-14 | Lapis Semiconductor Co., Ltd. | Driver circuit and driver cell generating drive signal for display panel |
| CN102737573A (zh) * | 2011-03-31 | 2012-10-17 | 拉碧斯半导体株式会社 | 显示装置用驱动电路以及驱动器单元 |
| JP2016524176A (ja) * | 2013-04-27 | 2016-08-12 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | ガンマ抵抗調整装置、駆動回路及び表示装置 |
| JP2015094817A (ja) * | 2013-11-11 | 2015-05-18 | シナプティクス・ディスプレイ・デバイス株式会社 | 液晶表示装置、ｌｃｄパネル及びｌｃｄドライバ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3433337B2 (ja) | 2003-08-04 |
| US6806859B1 (en) | 2004-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3433337B2 (ja) | 液晶ディスプレイ用信号線駆動回路 | |
| JPH1195729A (ja) | 液晶ディスプレイ用信号線駆動回路 | |
| EP0747748B1 (en) | Liquid crystal driving device, liquid crystal display device and liquid crystal driving method | |
| JP3922736B2 (ja) | 液晶表示装置 | |
| JPH11102174A (ja) | 液晶表示装置 | |
| JP4744075B2 (ja) | 表示装置、その駆動回路およびその駆動方法 | |
| US6919870B2 (en) | Driving circuit | |
| US7961167B2 (en) | Display device having first and second vertical drive circuits | |
| JP3741079B2 (ja) | 表示装置および携帯端末 | |
| JPH10171412A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH10153986A (ja) | 表示装置 | |
| JP2002215092A (ja) | 画像表示装置 | |
| US7327339B2 (en) | Image display apparatus and driving method thereof | |
| JP4442455B2 (ja) | 基準電圧選択回路、基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 | |
| JPH11249629A (ja) | 液晶表示装置 | |
| JP2000137467A (ja) | 液晶ディスプレイ用信号線駆動回路 | |
| JPH09138670A (ja) | 液晶表示装置の駆動回路 | |
| KR101009836B1 (ko) | 액티브 매트릭스 디스플레이 및 그 구동 방법 | |
| JP2003167556A (ja) | マトリックス型表示装置、その駆動制御装置及び駆動制御方法 | |
| JP2004240428A (ja) | 液晶表示装置、液晶表示装置の駆動装置及び方法 | |
| US7898516B2 (en) | Liquid crystal display device and mobile terminal | |
| JPH0460583A (ja) | 液晶表示装置の駆動回路 | |
| JPH11119741A (ja) | 液晶表示装置およびそれに用いられるデータドライバ | |
| JP2007219091A (ja) | 駆動回路、電気光学装置及び電子機器 | |
| JPH10319429A (ja) | アクティブマトリクス液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030430 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080530 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100530 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |