JPH11237611A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】双方向走査可能で反転出力する手段を別に設け
る必要のない、液晶表示装置を実現する。 【解決手段】液晶と、該液晶を駆動する複数の画素電極
と、該画素電極を駆動する信号を供給する出力回路と該
出力回路を駆動する複数の走査信号を出力する走査回路
とを同一基板上に有し、、上記走査回路は走査方向を定
める信号を入力することで第１の走査方向と第２の走査
方向とに走査可能とする。 【効果】画像を反転出力することが容易になり、反転出
力する手段を別に設ける必要もなくコンパクトな液晶表
示装置が実現できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、液晶ディスプレ
イ装置に関し、特にガラス基板又はシリコンチップ上に
アクティブマトリックス構成の表示画素及びその駆動回
路が形成されたものに利用して有効な技術に関するもの
である。

【０００２】

【従来の技術】テレビ受像機やパソコン等の情報機器の
モニター、その他の各種表示装置用の表示デバイスとし
て液晶パネルが広く用いられている。

【０００３】この種の液晶パネルは、一方の基板に画素
選択用の給電電極もしくはスイッチング素子の給電電極
となる駆動電極を形成し、他方の基板に共通電極を形成
し、両電極側を対向させて貼り合わせ、この貼り合わせ
ギャップに液晶層を挟持して構成される。

【０００４】スイッチング素子のチャンネル層にアモル
ファスシリコン薄膜を用いる方式では、トランジスタの
特性に限界があり、駆動回路の特性が十分ではないため
に外部に周辺駆動回路を外付としている。

【０００５】対して、ポリシリコン膜を用いて薄膜トラ
ンジスタ（以下ＴＦＴと呼ぶ）を形成するとともに、同
一ガラス基板上に駆動回路も形成したものが開発されて
いる。ポリシリコン膜を用いたＴＦＴ素子は、画素数が
１０万程度で表示エリアの対角長が０．７インチの製品
が小型ビディオカメラのカラーファインダとして用いら
れている。

【０００６】さらに、このポリシリコン膜を用いるＴＦ
Ｔディスプレイ装置において、プロジェクタのライトバ
ルブとしての利用や、バーチャルリアリティを指向した
ヘッドマウント（眼鏡型）ディスプレイ用のパネルとし
ての用途も開発されている。

【０００７】他に、透明基板に共通電極を形成し、シリ
コン基板に駆動電極を形成して、両者の貼り合わせギャ
ップに高分子分散型の液晶層を挟持したポリマー分散型
液晶（以下ＰＤＬＣと呼ぶ）や、シリコン基板に光を反
射する目的をもたせた電極を形成して、該シリコン基板
と透明基板とのギャップに液晶層を挟持した反射型液晶
素子が開発されている。

【０００８】上述したようにポリシリコン膜を用いたＴ
ＦＴディスプレイ装置やＰＤＬＣや反射型液晶素子を用
いた表示装置の利用方法において、赤、緑、青毎に画像
を形成するディスプレイ装置を用いる３板方式の液晶プ
ロジェクタの光学系がある。

【０００９】図２５に３板方式の液晶プロジェクタ光学
系の概略を示す。例えばショートアークのメタルハライ
ドランプ等と放物面鏡からなる光源８５０からの光は、
ダイクロックミラー８５１に到達する。ここでこのダイ
クロックミラー８５１は、特定波長域の光を反射または
透過する働きを有し、青の光のみが９０度方向を変え反
射され、他の光は透過される。透過した光は、ダイクロ
ックミラー８５２に入射され、緑の光のみが反射され、
透過光は赤となる。このように青、緑、赤の順に分光さ
れた各光は、専用の液晶パネル８５３、８５４、８５５
に入射される。

【００１０】各パネル８５３、８５４、８５５は、各色
に対応した映像が再生されており、入射光は各色ごとに
変調を受けた後、合成される。

【００１１】ダイクロックミラー８５６では、緑の光が
反射され、透過して来た青の光と合成され、ダイクロッ
クミラー８５７で赤の光と合成される。合成された光
は、投写レンズによりスクリーン上へ投影される。

【００１２】

【発明が解決しようとする課題】上述したような光学系
では、先ず青の透過光は、一度も反射されないために、
液晶パネルのパターンがそのままの状態で合成され、投
写レンズへ入射される。赤の透過光は、反射ミラー８５
８とダイクロックミラー８５７で９０度の方向転換を二
度行うため、青の透過光と同様に、液晶パネルのパター
ンがそのままの状態で合成されて投射レンズへ入射され
る。

【００１３】更には、緑の透過光は、ダイクロックミラ
ー８５６で９０度の方向転換を一度だけ行うため、上下
又は左右が反転されて投射レンズへ入射される。そのた
め映像を一致させるために、緑の液晶パネル８５４は左
右又は上下が反転した画像を表示することになる。な
お、８５９は反射ミラーである。

【００１４】一般に、緑の液晶パネル８５４において
は、画像を左右又は上下反転するために、反転駆動回路
を別に設けたり、緑の液晶パネル８５４を反転画像表示
用に特別に赤、青の液晶パネル８５３、８５５とは逆方
向に走査するよう作製したり、又は一旦画像データをメ
モリに格納し、画像が反転するよう読み出す等の方法を
用いている。

【００１５】つまり、３原色分離方式の液晶プロジェク
ターでは、１色だけ反転回数が奇数（または偶数）と異
なり、通常の液晶パネルでは、左右又は上下反転した画
像が出力される。そのため、一般に特別な構成を付加し
反転した画像を出力するようにしている。

【００１６】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。

【００１７】液晶と、該液晶を駆動する複数の画素電極
と、該画素電極を駆動する信号を供給する出力回路と該
出力回路を駆動する複数の走査信号を出力する走査回路
とを同一基板上に有し、上記走査回路は第１の走査方向
と第２の走査方向とに走査可能であり、上記走査回路は
第１の走査方向の場合に出力で、第２の走査方向の場合
に入力である第１の入出力部と、第２の走査方向の場合
に出力で、第１の走査方向の場合に入力となる第２の入
出力部と、第１の走査方向の場合に第１の入出力部をオ
フ状態とし、第２の走査方向の場合に第２の入出力部を
オフ状態とするリセット回路を有する液晶表示装置とす
る。

【００１８】液晶と、該液晶を駆動する画素電極と、該
画素電極を駆動する信号を供給する出力回路と該出力回
路を駆動する走査信号を出力する走査回路とを同一基板
上に有し、上記走査回路は第１の走査方向と第２の走査
方向とに走査可能であり、上記走査回路の第１段目の出
力は上記出力回路に接続されてない液晶表示装置とす
る。

【００１９】液晶と、該液晶を駆動する複数の画素電極
と、該画素電極を駆動する信号を供給する出力回路と該
出力回路を駆動する走査信号を出力する走査回路とを有
し、上記走査回路は第１の走査方向と第２の走査方向と
に走査可能であり、上記走査回路の隣り合う走査信号の
位相を上記走査回路に入力するクロック信号のデューテ
ィ比を変えることで変更可能な液晶表示装置とする。

【００２０】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。

【００２１】図１は本発明による液晶表示装置の１実施
の形態を示す。図１は基板上に形成される各機能毎のブ
ロックを示し、１０は画素領域を示す。画素領域１０に
は図１の垂直方向に延在し水平方向に複数本並列した映
像信号線１１が設けられ、該映像信号線に略直交するよ
うに水平方向に延在し垂直方向に複数本並列する走査信
号線１２が設けられている。映像信号線１１と走査信号
線１２の交差する近傍にはスイッチング素子１３が設け
られ、走査信号線１２と映像信号線１１によりスイッチ
ング素子１３を操作することで、画素電極１４に映像信
号を書き込む。画素電極１４に対向するように対向電極
１５が設けられ、画素電極１４と対向電極１５間の電位
差で液晶を駆動し画像を表示する。また画素電極１４に
は映像信号を画素電極に一定期間保持する目的で保持容
量１６が設けられる。なお、図１では画素電極１４及び
対向電極１５、保持容量１６は等価回路で示してある。
また図を簡略化し解りやすくするために、画素部は１個
の画素に関してのみ表示したが、画素領域には複数の画
素がマトリックス状に配置されている。

【００２２】一般に画像の書き込みは図１の左上から開
始され、マトリックス状に配置されている画素の１行目
を左側から右方向に映像信号が順次書き込まれ１行目が
書き込まれる。図１の１実施形態では、横方向１０２５
画素、縦方向７６９画素の例を示しており、１行目の１
０２５画素が書き込まれると、再度２行目の左側から右
方向に映像信号が画素電極１４に順次書き込まれる。以
下同様に最後の７６９行まで書き込みがおこなわれ、画
像が表示される。

【００２３】このような液晶表示装置に、左右逆転した
画像を表示するためには、マトリックス状に配置されて
いる画素の右側から左方向に映像信号を書き込む必要が
ある。なお一旦ラッチ回路等に１行分のデータを格納
し、その後１行分の映像信号をデータに従い出力する方
式でも、ラッチ回路等には左側から右方向にデータが順
次書き込まれることになる。

【００２４】図２に水平シフトレジスタ部２０の回路構
成を示す。ＨＳＲは双方向シフトレジスタであり、左右
双方向に信号をシフトすることが可能である。図中左か
らＨＳＲ１、ＨＳＲ２、…ＨＳＲ５１３の順に設けられ
ている。双方向シフトレジスタＨＳＲはクロックドイン
バータ６１、６２、６５、６６で構成されている、なお
双方向シフトレジスタＨＳＲの詳細については後述す
る。映像信号供給回路２１は水平シフトレジスタ部２０
からの出力信号を受けて、映像信号入力線２２（ＶＩＤ
１〜ＶＩＤ４）から供給される映像信号を映像信号線１
１に出力する。なお映像信号供給回路２１では、水平シ
フトレジスタ部２０からの出力信号の信号レベルを、映
像信号を駆動する信号レベルに変換する、レベルシフト
も行なっている。

【００２５】映像信号入力線２２（ＶＩＤ１〜ＶＩＤ
４）に供給されている映像信号は、図１に示す信号切替
回路２３により映像信号入力端子２４に入力された映像
信号の順番を必要に応じて並べ替えたものである。図
１、図２に示す１実施の形態では映像信号は、並列に４
本の信号線で供給されており、例えば映像信号入力端子
２４の左から順番に、水平に並ぶ画素の１番目、２番目
…４番目と順番が対応している。そのため走査方向を切
り替えた場合には、映像信号の順番を入れ替える必要が
あるが、信号切替回路２３により、映像信号入力線２２
につなぐ映像信号の順番を入れ替えることで、外部での
映像信号の順番を入れ替える必要をなくしている。な
お、信号切替回路２３の詳細については後述する。

【００２６】図１、図２において、２５は水平走査リセ
ット信号入力端子である。リセット用トランジスタ２８
を駆動することで双方向シフトレジスタＨＳＲをリセッ
トする。２６は水平走査スタート信号入力端子で、クロ
ックドインバータ６１により図１の左から右へ走査が行
われるスタート信号が水平シフトレジスタ部２０に供給
され、右から左へ走査が行われる場合には、クロックド
インバータ６２によりスタート信号が水平シフトレジス
タ部２０に供給される。２７は水平走査終了信号出力端
子である。

【００２７】図２において、ＲＬは水平走査方向設定信
号線で、ＲＬ１は第１水平方向設定線、ＲＬ２は第２水
平方向設定線であり、双方向シフトレジスタの走査方向
を規定する信号である。第１水平方向設定線ＲＬ１は水
平走査方向設定信号線ＲＬからインバータで２回反転し
た信号を取り出しており、第２水平方向設定線ＲＬ２は
水平走査方向設定信号線ＲＬからインバータで１回反転
した信号を取り出している。そのため第１水平方向設定
線ＲＬ１と第２水平方向設定線ＲＬ２とは一方が他方を
反転した信号となる。またＨＣＬＫは水平クロック信号
線であり、ＨＣＬＫ１は第１水平クロック信号線、ＨＣ
ＬＫ２は第２水平クロック信号線である。

【００２８】図３に垂直シフトレジスタ部３０の回路構
成を示す。垂直シフトレジスタ部３０も水平シフトレジ
スタ部２０と同じように双方向に信号をシフトすること
が可能であり、上下逆転した画像を表示する場合には、
下側から上方向に走査信号が出力する。ＶＳＲは双方向
シフトレジスタで、３２は垂直出力回路で、３３は垂直
走査制御回路である。垂直走査制御回路３３は制御信号
入力端子ＣＮＴ１、ＣＮＴ２からの制御信号により垂直
走査を制御する。３６は垂直走査リセット端子、３７は
垂直走査スタート信号入力端子、３８は垂直走査終了信
号出力端子である。双方向シフトレジスタＶＳＲはクロ
ックドインバータ６３、６４、６５、６６で構成されて
いる。

【００２９】ＵＤは垂直走査方向設定線で、ＵＤ１は第
１垂直方向設定線で、ＵＤ２は第２垂直方向設定線であ
る。図３では、第１垂直方向設定線ＵＤ１は垂直走査方
向設定線ＵＤからインバータで２回反転した信号を取り
出しており、第２垂直方向設定線ＵＤ２は垂直走査方向
設定線ＵＤからインバータで１回反転した信号を取り出
している。このため第１垂直方向設定線ＵＤ１と第２垂
直方向設定線ＵＤ２とは一方が他方を反転した信号とな
る。またＶＣＬＫは垂直クロック信号線であり、ＶＣＬ
Ｋ１は第１垂直クロック信号線、ＶＣＬＫ２は第２垂直
クロック信号線である。

【００３０】図４に水平シフトレジスタ部２０及び、垂
直シフトレジスタ部３０を構成する双方向シフトレジス
タＨＳＲ及びＶＳＲを説明する回路構成図を示す。また
図５は水平シフトレジスタ部２０及び、垂直シフトレジ
スタ部３０に用いられるクロックドインバータ６１、６
２、６３、６４、６５、６６を説明する回路図である。

【００３１】まず図５（ａ）（ｂ）を用いて、図４
（ａ）に示す双方向シフトレジスタＨＳＲに用いられる
クロックドインバータ６１、６２を説明する。

【００３２】第１水平方向設定線ＲＬ１は、図２では左
から右に走査する場合Ｈレベルで、第２水平方向設定線
ＲＬ２は、図２では右から左に走査する場合Ｈレベルで
ある。図１、図２では図を見やすくするために結線を省
略してあるが、第１水平方向設定線ＲＬ１、第２水平方
向設定線ＲＬ２は共に双方向シフトレジスタＨＳＲを構
成するクロックドインバータ６１、６２に接続されてい
る。

【００３３】クロックドインバータ６１は図５（ａ）に
示すように、Ｐ型トランジスタ７１、７２とＮ型トラン
ジスタ７３、７４からなる。Ｐ型トランジスタ７１は第
２水平方向設定線ＲＬ２に接続されており、Ｎ型トラン
ジスタ７４は第１水平方向設定線ＲＬ１に接続されてい
る。そのため第１水平方向設定線ＲＬ１がＨレベルで第
２水平方向設定線ＲＬ２がＬレベルの場合、クロックド
インバータ６１はインバータとして働き、第２水平方向
設定線ＲＬ２がＨレベルで第１水平方向設定線ＲＬ１が
Ｌレベルの場合ハイインピーダンスとなる。

【００３４】逆にクロックドインバータ６２は図５
（ｂ）に示すように、Ｐ型トランジスタ７１が第１水平
方向設定線ＲＬ１に接続されており、Ｎ型トランジスタ
７４は第２水平方向設定線ＲＬ２に接続されている。そ
のため第２水平方向設定線ＲＬ２がＨレベルの場合イン
バータとして働き、第１水平方向設定線ＲＬ１がＨレベ
ルの場合ハイインピーダンスとなる。なお双方向シフト
レジスタＨＳＲの動作については、次に双方向シフトレ
ジスタＶＳＲの動作について説明することで省略する。

【００３５】次に、図５（ｃ）（ｄ）を用いて図４
（ｂ）（ｃ）（ｄ）に示す双方向シフトレジスタＶＳＲ
に用いられているクロックドインバータ６３、６４を説
明し、さらに走査方向を定める垂直走査方向設定線ＵＤ
の値により、走査方向が切り替わる双方向シフトレジス
タＶＳＲの動作について説明する。

【００３６】第１垂直方向設定線ＵＤ１は図３では上か
ら下に走査する場合にＨレベルで、第２垂直方向設定線
ＵＤ２は下から上に走査する場合にＨレベルである。図
１、図３では図を見やすくするために結線を省略してあ
るが、第１垂直方向設定線ＵＤ１、第２垂直方向設定線
ＵＤ２は共に双方向シフトレジスタＶＳＲを構成するク
ロックドインバータ６３、６４に接続されている。

【００３７】クロックドインバータ６３は図５（ｃ）に
示すようにＰ型トランジスタ７１、７２、Ｎ型トランジ
スタ７３、７４からなる。

【００３８】Ｎ型トランジスタ７４の入力に第１垂直方
向設定線ＵＤ１が接続され、Ｐ型トランジスタ７１の入
力に第２垂直方向設定線ＵＤ２が接続される。また図５
（ｄ）に示すように、クロックドインバータ６４のＮ型
トランジスタ７４の入力に第２垂直方向設定線ＵＤ２が
接続され、Ｐ型トランジスタ７１の入力に第１垂直方向
設定線ＵＤ１が接続されている。そのため、クロックド
インバータ６３は、第１垂直方向設定線ＵＤ１がＨレベ
ルで第２垂直方向設定線ＵＤ２がＬレベルの場合インバ
ータとして働き、第２垂直方向設定線ＵＤ２がＨレベル
で第１垂直方向設定線ＵＤ１がＬレベルの場合はハイイ
ンピーダンスとなる。クロックドインバータ６４は第１
および第２垂直方向設定線ＵＤ１、ＵＤ２のレベルに対
して、クロックドインバータ６３と逆の動作をする。

【００３９】図４（ｂ）に示す、双方向シフトレジスタ
ＶＳＲでは第１垂直方向設定線ＵＤ１がＨレベルで、ク
ロックドインバータ６３がインバータ６３ａとして働
き、クロックドインバータ６４がハイインピーダンスと
なるために図４（ｃ）のような等価回路となり、第２垂
直方向設定ＵＤ２がＨレベルの場合、クロックドインバ
ータ６４がインバータ６４ａとして働き、クロックドイ
ンバータ６３がハイインピーダンスとなるため、図４
（ｄ）に示す等価回路となる。このように、双方向シフ
トレジスタＶＳＲでは第１垂直方向設定線ＵＤ１と第２
垂直方向設定ＵＤ２の値によりシフトレジスタの走査方
向を定めることができる。

【００４０】また同じように双方向シフトレジスタＨＳ
Ｒでも、第１水平方向設定線ＲＬ１と第２水平方向設定
ＲＬ２の値によりシフトレジスタの走査方向を定めるこ
とができる。

【００４１】次に図４（ｃ）を用いて、シフトレジスタ
の動作を説明する。クロックドインバータ６５は図５
（ｅ）に示す回路構成であり、表１に示すように、クロ
ックΦがＨレベルで、クロックΦバーがＬレベルの場合
に、入力を反転出力し、クロックΦがＬレベルで、クロ
ックΦバーがＨレベルの場合に、ハイインピーダンスと
なる。

【００４２】また、クロックドインバータ６６は、図５
（ｆ）に示す回路構成であり、クロックΦバーがＨレベ
ルで、クロックΦがＬレベルの場合に、入力を反転出力
し、クロックΦバーがＬレベルで、クロックΦがＨレベ
ルの場合に、ハイインピーダンスとなる。

【００４３】

【表１】

【００４４】図２、図３共にクロック信号線の結線を省
略してあるが図２のクロックドインバータ６５、６６に
はクロック信号線ＨＣＬＫ１、ＨＣＬＫ２が、図３のク
ロックドインバータ６５、６６には、クロック信号線Ｖ
ＣＬＫ１、ＶＣＬＫ２が接続されている。以下の説明で
は、任意のクロックΦ、Φバーを用いて説明する。

【００４５】図４（ｃ）に示すラッチ回路６７は、クロ
ックドインバータ６５の出力をインバータ６３ａの入力
に接続し、このインバータ６３ａの出力をクロックドイ
ンバータ６６の入力に接続している。このためクロック
信号ΦのＨレベル立ち上がり時にクロックドインバータ
６５に入力された信号が反転しインバータ６３ａに入力
される。次にクロック信号ΦバーがＨレベルとなると、
クロックドインバータ６５はハイインピーダンスとなる
がクロックドインバータ６６がインバータとして働き、
クロックドインバータ６５の出力は、インバータ６３ａ
とクロックドインバータ６６でラッチされ、インバータ
６３ａから反転信号が出力する。

【００４６】またラッチ回路６８は、クロックドインバ
ータ６６の出力がインバータ６３ａの入力に接続され、
このインバータ６３ａの出力はクロックドインバータ６
５の入力に接続されている。このためクロック信号Φバ
ーのＨレベルの立ち上がり時（すなわちクロック信号Φ
の立ち下がり時）にクロックドインバータ６６に入力さ
れた信号が反転しインバータ６３ａに入力される。次に
クロック信号ΦがＨレベルとなると、クロックドインバ
ータ６６はハイインピーダンスとなるがクロックドイン
バータ６５がインバータとして働き、クロックドインバ
ータ６６の出力は、インバータ６３ａとクロックドイン
バータ６５でラッチされ、インバータ６３ａから反転信
号が出力する。

【００４７】図６に図４（ｃ）に示すラッチ回路６７、
６８のタイミングチャートの１例を示す。図６では、ク
ロック信号Φの立ち上がりに対して、入力信号ＤＩの
同期がとれてなく、クロック信号Φの立ち上がりに遅
れて入力信号ＤＩはＨレベルとなっている。また入力信
号ＤＩはクロック信号Φの立ち上がりに遅れてＬレベ
ルとなっている。

【００４８】このためラッチ回路６７はクロック信号Φ
がＨレベルの場合、入力をそのまま出力し、クロック信
号ΦがＬレベルとなった時、直前の状態を保持するの
で、出力ＯＵＴ１は入力信号ＤＩと同じタイミングで状
態が変化する。対して２段目のラッチ回路６６では、ク
ロック信号Φの立ち下がりで出力ＯＵＴ１のＨレベル
を出力し、クロック信号Φの立ち上りで、その出力を
ラッチしそれをクロック信号Φの立ち下りまで保持
し、クロック信号Φの立ち下がりで出力ＯＵＴ１のＬ
レベルを出力するため、出力ＯＵＴ２から以降は、クロ
ック信号Φと同期がとれた出力となっている。

【００４９】このように、双方向シフトレジスタＨＳ
Ｒ、ＶＳＲの１段目の出力は２段目以降の出力とは異な
り、クロック信号と同期がとれないために、双方向シフ
トレジスタＨＳＲ１、ＨＳＲ５１３、ＶＳＲ１、ＶＳＲ
３８６の初段部分はダミーのラッチ回路としており、そ
の出力が映像信号供給回路２１および、垂直出力回路３
２に接続されていない。

【００５０】図２、図３に示すように、双方向シフトレ
ジスタＨＳＲ、ＶＳＲは複数連続して設けられている。
図４（ｃ）、図４（ｄ）では、前段のラッチ回路６７の
出力をＯＵＴ１で示し、後段のラッチ回路６８の出力を
ＯＵＴ２で示したが、双方向シフトレジスタＨＳＲ、Ｖ
ＳＲは複数連続して設けられるので、ラッチ回路６８の
次段には、ラッチ回路６７が接続される。図６に示すＯ
ＵＴ３は、次段のラッチ回路６７の出力を示している。

【００５１】出力ＯＵＴ２、ＯＵＴ３と映像信号との関
係を図６を用いて説明する。ＯＵＴ２、ＯＵＴ３は前述
したように、図４（ｃ）に示すようなラッチ回路６７、
６８の出力である。図６に示すように、ラッチ回路６８
がクロック信号Φの立ち下がりで前段の出力をＯＵＴ
２に出力し、クロック信号Φの立ち上りでその出力を
ラッチし、クロック信号Φの立ち下がりまで値を保持
し、次に図４では図示されない次段のラッチ回路６７が
クロック信号Φの立ち上がりで前段の出力をＯＵＴ３
に出力する。そのために、クロック信号Φの立ち上がり
では、ＯＵＴ２、ＯＵＴ３共に出力オン状態となる。
このときに映像信号線が単数の場合では、双方向シフト
レジスタＨＳＲの出力ＯＵＴ２、ＯＵＴ３に対応する画
素に同じ映像信号が書き込まれるという問題点がある。
すなわち，ＯＵＴ２からの出力で操作される映像信号供
給回路と、ＯＵＴ３からの出力で操作される映像信号供
給回路とが、同時に同じ映像信号線に接続されると、２
つの画素に同じ映像信号が入力されることになる。ラッ
チ回路６７とラッチ回路６８の出力のどちらか一方のみ
を映像信号供給回路２１を操作する信号として用いれ
ば、前述のような問題は生じないが、シフトレジスタを
構成するラッチ回路の数は２倍になる。このため、本実
施の形態では図２に示すように、映像信号２２もＶＩＤ
１〜ＶＩＤ４のように複数に分割されて供給されており
前記問題点も解決される。

【００５２】また、本実施の形態では水平方向の画素数
は１０２５画素で、垂直方向の画素数は７６９画素で奇
数である。しかしながら、双方向シフトレジスタＨＳ
Ｒ、ＶＳＲは、ラッチ回路６７とラッチ回路６８とを一
組とするように設けられており、ラッチ回路６７とラッ
チ回路６８の合計が偶数となるように構成されている。

【００５３】このことは、走査方向が反転した場合もク
ロック信号Φの同じエッジ（立ち上がり又は、立ち下が
り）で入力信号ＤＩを取り込むためである。すなわち、
図４（ｃ）に示すラッチ回路６７と６８の場合、走査方
向が反転するとラッチ回路６７と６８の順番も逆転し、
図４（ｄ）に示すように、右からラッチ回路６８、６７
の順番になる。しかしながら、このラッチ回路の順番
を、信号の入力側を基準としてみると走査方向を反転し
てもラッチ回路６７と６８の順番は変化しない。ラッチ
回路６７はクロック信号Φの立ち上がりで入力を出力し
クロック信号Φの立ち上りでその出力を保持し、ラッチ
回路６８はクロック信号Φの立ち下がりで入力を出力
し、クロック信号Φの立ち上りでその出力を保持する。
このためラッチ回路６７、６８の合計を奇数とすると、
走査方向を切り換えたときの入力信号ＤＩを取り込むと
きのクロックΦのエッジが異なってしまう。

【００５４】さらに、ラッチ回路６７、６８の合計が奇
数の場合の問題点を図３を例に示すと、図３の走査方向
が上から下の場合では、初段はラッチ回路６７となり、
クロックΦの立ち上がりで走査が開始される。対して走
査方向が下から上の場合では、ラッチ回路６８が初段と
なり、クロックΦの立ち下がりで走査か開始される。こ
のため３板方式の液晶プロジェクタ等、同時に逆方向に
走査する液晶パネルを表示する場合など、クロックΦと
映像信号のタイミングを調整する必要等の問題が生じ
る。

【００５５】上述したような問題点をも解決するため、
図２、図３の水平シフトレジスタ部２０、垂直シフトレ
ジスタ部３０では、双方向シフトレジスタＨＳＲ１、Ｈ
ＳＲ５１３、ＶＳＲ１、ＶＳＲ３８５の１段目をダミー
のラッチ回路として、ラッチ回路６７、６８の合計を偶
数としている。

【００５６】なお、双方向シフトレジスタの説明を、入
力側からラッチ回路６７、６８の順番に並ぶ場合を用い
て説明したが、図４（ａ）のような、ラッチ回路の並ぶ
順番がラッチ回路６８、６７となる場合でも同等の動作
となる。またクロック信号Φは任意の信号として説明し
たが、水平方向走査に用いる双方向シフトレジスタＨＳ
Ｒに用いられるクロック信号と、垂直方向走査に用いる
双方向シフトレジスタＶＳＲに用いられるクロック信号
とでは、その周期、デューティ比等が異なってもかまわ
ず、液晶パネルの画素数等に従ったクロック信号が用い
られる。

【００５７】次に双方向シフトレジスタのリセット回路
について説明する。図２の水平シフトレジスタ部２０で
は、リセット用トランジスタ２８が設けられており、イ
ンバータ６１、６２の入力をＨレベルにすることで、ク
ロック信号の状態にかかわらず、各双方向シフトレジス
タＨＳＲの出力をＬレベルにでき、映像信号供給回路２
１の出力を強制的に停止できるようになっている。この
ため電源投入時の双方向シフトレジスタＨＳＲの状態を
一定に保つことができるので、双方向シフトレジスタＨ
ＳＲの電源電流を過渡的にも小さくすることができる。
このためシフトレジスタの電源ラインの線幅を狭くする
ことができる。また垂直シフトレジスタ部３０にも同じ
くリセット回路を設けてあり、各シフトレジスタの出力
をＬレベルとすることができ、映像信号供給回路２１、
出力回路３２及び画素領域のスイッチング素子をオフ状
態にできるので、液晶に直流電圧が印加されることを防
ぐことができる。

【００５８】また液晶パネルの画素数よりも少ない画素
数の規格の画像を出力する場合、例えば、ＸＧＡパネル
にＶＧＡの映像を表示する場合、ＶＧＡの水平走査が終
了した時点で水平シフトレジスタ部２０を、また垂直走
査が終了した時点で垂直シフトレジスタ部３０をリセッ
トすることで、残りの画素領域に２重に表示されること
が防止できる。

【００５９】なお、双方向シフトレジスタＨＳＲ、ＶＳ
Ｒの出力をＬレベルとするようにリセット用トランジス
タ２８はＰ型トランジスタを用いたが、映像信号供給回
路２１、３２をオフ状態とするために、リセット用トラ
ンジスタ２８にＮ型トランジスタを用いることも可能で
ある。

【００６０】次に、図７から図１３を用いて本実施の形
態の水平シフトレジスタ部２０による水平信号供給回路
２１の駆動方法を示す。まず図７から図９を用いて映像
信号をあらかじめ外部でサンプリングして複数の系列に
分割した場合の駆動方法について説明する。図１、図２
に示すように映像信号は４本の映像信号入力線２２（Ｖ
ＩＤ１〜ＶＩＤ４）で供給されているが、これにより画
素に映像信号を書き込む時間を長くすることが可能であ
る。すなわち外部回路において映像信号をクロック信号
Φの周期に合わせてサンプリングし、図７に示す映像信
号Ｖ１乃至Ｖ４のように、映像信号に対応した電圧を一
定期間、映像信号入力線に供給する。その際サンプリン
グする順番に従って、映像信号入力線ＶＩＤ１には映像
信号Ｖ１が供給され、映像信号入力線ＶＩＤ２には映像
信号Ｖ２が、以下、映像信号Ｖ３、映像信号Ｖ４とサン
プリングした一定電圧の信号が供給される。このように
映像信号入力線２２を複数設けることで映像信号の出力
期間を重複させ、映像信号が供給されている期間を延ば
すことが可能である。

【００６１】上述したように、サンプリングした映像信
号を複数の系列に分割し、映像信号の周波数を低減した
場合、シフトレジスタは映像信号の出力期間に合わせ
て、オン状態の期間を長くするよう駆動される。

【００６２】図７では図４（ａ）の双方向シフトレジス
タＨＳＲの駆動方法を、映像信号がクロック信号Φの２
周期分にあたる期間あたえられる場合の例を示してお
り、入力信号ＤＩがクロック信号Φの立ち上がりａ−１
からａ−４までＨレベルとなるように入力されている、
そのため出力ＯＵＴ１がクロック信号Φの立ち上がりａ
−１からａ−４までＨレベルであることから、出力ＯＵ
Ｔ１の状態をクロック信号Φの立ち上がりで出力し保持
する出力ＯＵＴ２は、クロック信号Φの２周期分にあた
る立ち上がりａ−１からａ−５までＨレベルとなる。同
じく出力ＯＵＴ３以降もクロック信号Φの２周期分の間
Ｈレベルを出力する。

【００６３】上記駆動方法とすることで、映像信号がク
ロック信号Φの複数周期分にあたる期間あたえられる場
合でも、映像信号の期間に合わせてシフトレジスタの出
力期間を長くすることが可能である。

【００６４】図７では図が複雑となることを避けるため
に、映像信号Ｖ１と映像信号Ｖ２に対応する出力ＯＵＴ
２、出力ＯＵＴ３についてのみ記載しているが、同様に
映像信号を画素に書き込むために、双方向シフトレジス
タＨＳＲから画素数に応じて駆動信号が出力される。ま
た、画素数が増加する等により画素毎の書き込み時間が
短くなった場合には、映像信号入力線の本数をさらに増
加してもよい。

【００６５】次に映像信号を分割した場合について、映
像信号の位相が揃っている場合（図８）と、揃っていな
い場合（図９）について説明する。なお図８から図１０
では、説明をわかりやすくするために、１行１３列の画
素ｐ１〜ｐ１３にスイッチｓ１乃至ｓ１３を用いて、映
像信号Ｖ１乃至Ｖ４を書き込む場合について記載してあ
る。映像信号はサンプリングされ、４本の映像信号線に
Ｖ１、Ｖ２、Ｖ３、Ｖ４の順番で分割されている。図
中、映像信号Ｖ１乃至Ｖ４の信号波形に付された符号は
書き込まれる画素との対応を示している。

【００６６】図８では画素の書き込み時間はクロック信
号４周期分まで延ばされており、さらに映像信号Ｖ１乃
至Ｖ４の位相が揃うように再度サンプリングしている。
この場合、スイッチｓ１乃至ｓ４を同時にオンとして画
素ｐ１〜ｐ４に書き込んでも、映像信号Ｖ１乃至Ｖ４の
位相が揃っているので、正常に書き込みが行われる。よ
って、スイッチｓ１からｓ４までを駆動する信号を出力
するシフトレジスタは共通とすることができ、シフトレ
ジスタの段数を少なくすることができる。またスイッチ
ｓ５からｓ８を駆動する信号はスイッチｓ１からｓ４ま
でを駆動する信号の立ち下がるのを受けて、立ち上れば
よくクロック信号の１周期を映像信号の立ち上りから立
ち下がりまでの間に合わせてシフトレジスタを駆動すれ
ばよく、図７を用いて前述したように、クロック信号の
複数の周期分出力が可能なシフトレジスタを用いる必要
はない。

【００６７】次に図９に、映像信号Ｖ１乃至Ｖ４の位相
が揃っていない場合を示す。この場合サンプリングが１
度ですみ外部の回路は簡単で済むが、映像信号Ｖ１乃至
Ｖ４の位相が揃っていないので、映像信号を画素に書き
込むスイッチｓ１乃至ｓ１３を駆動する信号も画素数分
必要である。このためシフトレジスタも画素数分段数が
必要であり図８の場合に比べてシフトレジスタの段数が
増加する。さらに、映像信号の出力期間に合わせて駆動
するためには、図７に示すようにシフトレジスタの出力
期間を延ばすことが必要である。

【００６８】次に、走査方向を反転した場合の映像信号
の並び替えについて説明する。図１０は図９の映像信号
線の並びで、スイッチｓ１３から順にｓ１までをオン状
態にして、画素ｐ１３からｐ１に映像信号を書き込んだ
場合を示す。まず映像信号Ｖ１に１番目の映像信号が供
給され、スイッチｓ１３がオンとなり図中左端の画素に
１番目の映像信号が書き込まれる。次に、映像信号Ｖ２
に２番目の映像信号が供給され、スイッチｓ１２がオン
状態となるが、スイッチｓ１２は映像信号Ｖ４とつなが
っているため、映像信号は画素に書き込まれず、スイッ
チｓ１２がオン状態のままで、映像信号Ｖ４に４番目の
映像信号が供給されて、左から２番目の画素ｐ１２には
４番目の映像信号が書き込まれる。さらにｐ１１には３
番目の映像信号が書き込まれ、ｐ１０には２番目と６番
目の映像信号が書き込まれる。このように反転走査に対
応して映像信号を並べ換えないと、映像信号の並びが元
の画像の並びと異なってしまうといった問題点がある。

【００６９】図１１に信号切替え回路の一例を示す。図
１１に示す例では、4本の映像信号入力端子２４ａ、２
４ｂ、２４ｃ、２４ｄにそれぞれ時系列に映像信号が入
力される。信号切替え回路２３は、４本の映像信号入力
端子のうち、左から２番目と４番目の端子２４ｂと、２
４ｄに入力される映像信号を入れ替える作用をする。図
に１１おいて、切替えの必要がない左から１番目と３番
目の端子２４ａ、２４ｃについても、端子２４ｂ、２４
ｄと同様の回路を設けているが、切替え動作は行わな
い。これは、２番目と４番目の端子２４ｂ、２４ｄに入
力される映像信号に対して位相や振幅に差を生じさせな
いためである。

【００７０】図１２に図２に示す水平シフトレジスタ部
２０からの信号により、映像信号供給回路２１が映像信
号線に映像信号を供給するようすを説明する概略回路図
と図１３にタイミングチャートを示す。図１２では、図
をわかりやすくするために、映像信号供給回路２１はス
イッチで表示し、水平シフトレジスタ部２０の詳細は省
略してあるが、図２で示す映像信号供給回路２１と水平
シフトレジスタ部２０と同じものである。また、図１の
画素領域１０中の１行分の画素Ｐ１乃至Ｐ１０２５を模
式的に記載してあり、図１の映像信号線１１を各画素に
対応するようＬ１乃至Ｌ１０２５で示している。

【００７１】映像信号Ｖ１乃至Ｖ４は信号切替え回路２
３で映像信号入力線２２（ＶＩＤ１〜ＶＩＤ４）が選ば
れ、それぞれが図１３に示すようなタイミングで映像信
号入力線に供給される。水平シフトレジスタ部２０から
は図１２中左から右の順番に画素に映像信号が書き込ま
れる場合には（順方向走査）、出力Ｈ１乃至Ｈ１０２５
が映像信号に対して図１３（ａ）に示すタイミングで出
力される。図１３（ａ）では図をわかりやすくするた
め、出力Ｈ１乃至Ｈ５までしか記載していないが、同様
に出力Ｈ１０２５まで出力は続き、１行分の画素の書き
込みが行われる。なお図１３（ａ）は順方向走査を、図
１３（ｂ）は逆方向走査の場合を示し、図中各映像信号
Ｖ１乃至Ｖ４の信号波形に付されているＰ１乃至Ｐ１０
２５の符号は、図１２に示す画素Ｐ１乃至Ｐ１０２５に
書き込まれる映像信号であることを示す。

【００７２】水平シフトレジスタ部２０から出力Ｈ１が
出力されると、映像信号入力線ＶＩＤ１と映像信号線Ｌ
１（１１）が電気的に接続され、映像信号入力線ＶＩＤ
１に出力されていた映像信号Ｖ１が映像信号線Ｌ１を介
して画素Ｐ１に供給される。以下同様に、映像信号入力
線ＶＩＤ１に出力されていた映像信号Ｖ１が映像信号線
Ｌ１０２５を介して画素Ｐ１０２５に書き込まれるまで
続き、１行分の画素の書き込みが行われる。

【００７３】図１３（ｂ）に示す逆方向走査では、まず
映像信号入力線ＶＩＤ２に映像信号Ｖ４が出力され、映
像信号入力線ＶＩＤ４に映像信号Ｖ２が出力されるよう
に信号切替え回路２３を用いて映像信号の並びが切替え
られている。

【００７４】逆方向走査では、水平シフトレジスタ部２
０から出力Ｈ１０２５が最初に出力されると、画素Ｐ１
０２５に映像信号Ｖ１が書き込まれる。つぎに出力Ｈ１
０２４が出力されると、映像信号入力線ＶＩＤ４に供給
されている映像信号が画素Ｐ１０２４に供給されるが、
この時信号切替え回路２３で映像信号入力線ＶＩＤ４に
は、映像信号Ｖ２が出力されるので、２番目にサンプリ
ングされた映像信号が画素Ｐ１０２４に書き込まれるこ
ととなる。以下同様に順次１行分の画素に映像信号が書
き込まれる。

【００７５】以上説明したように水平シフトレジスタ部
２０により映像信号供給回路２１が駆動され、画素に映
像信号が書き込まれる。

【００７６】次に図１４から図２０を用いて垂直シフト
レジスタ３０により走査信号を駆動する方法を説明す
る。

【００７７】図１４に図４（ｂ）の双方向シフトレジス
タＶＳＲでクロック信号Φのデューティ比を変更した場
合のタイミングチャートの１例を示す。図１４では、ク
ロック信号Φの立ち下がりｂ−１に対応して、出力ＯＵ
Ｔ２がＨレベルとなっている。次にクロック信号Φの立
ち上がりｂ−２に対応して出力ＯＵＴ３がＨレベルとな
る。このときクロック信号Φのデューティ比はＨレベル
の期間が長く、Ｌレベルの期間が短く設定されており、
それに伴い出力ＯＵＴ２の立ち上がりから、出力ＯＵＴ
３の立ち上がりまでの期間が短くなっている。

【００７８】さらにクロック信号Φの立ち下がりｂ−３
に対応して出力ＯＵＴ４がＨレベルとなり、クロック信
号Φの立ち上がりｂ−４に対応して出力ＯＵＴ５がＨレ
ベルとなる、このときクロック信号Φのデューティ比は
Ｈレベルの期間が長く、Ｌレベルの期間が短いため、出
力ＯＵＴ３の立ち上がりから、出力ＯＵＴ４の立ち上が
りまでの期間が長く、出力ＯＵＴ３の立ち上がりから、
出力ＯＵＴ５４立ち上がりまでの期間が長くなってい
る。

【００７９】このようにクロック信号Φのデューティ比
を変更することで、あたかも各出力ＯＵＴ１、出力ＯＵ
Ｔ２、… の位相がずれたように駆動することが可能で
ある。

【００８０】図１５、図１６は順次走査駆動する場合の
駆動タイミングを示すタイミングチャートで、図１５は
図３の上から下に向かって走査する順方向走査を示して
いる。そのため、第１垂直方向設定線にはＨレベルが入
力されている。映像信号はビデオ信号等の各画素毎に書
き込まれる階調等の１ライン分の信号を表している、ま
た１Ｈは１ライン分の水平走査期間を表している。図４
に示すラッチ回路６７はクロックＶＣＬＫ１の立ち上が
りエッジで入力信号を出力し保持する、ラッチ回路６８
はクロックＶＣＬＫ１の立ち下がりで入力信号を出力し
保持する。このため、クロックＶＣＬＫ１のデューティ
を変化させることで奇数ラインと偶数ラインの画素に対
応するシフトレジスタからの出力の位相を変化させるこ
とが可能である。

【００８１】クロックＶＣＬＫ１のデューティ比をＬレ
ベルの期間が、映像信号のブランク期間以内程度となる
ように調節する。そのために、双方向シフトレジスタＶ
ＳＲ１の出力ＧＳ１は入力信号（走査スタート信号）Ｖ
ＤＩを図１５のように入力すると、クロックＶＣＬＫ１
の立ち下がりで入力を出力してＨレベルとなり次のクロ
ックＶＣＬＫ１の立ち下がりまで値を保持する。ただ
し、図６を用いて前述したように、双方向シフトレジス
タＶＳＲ１の初段にはダミーのラッチ回路が設けられて
いる。双方向シフトレジスタＶＳＲ２の出力ＧＳ２はク
ロックＶＣＬＫ１の立ち上がりで、出力ＧＳ１のＨレベ
ルを取り込み、次のクロックＶＣＬＫ１の立ち上がりま
で値を保持する。

【００８２】この出力ＧＳ１と出力ＧＳ２との位相差
は、クロックＶＣＬＫ１のＬレベルの期間とほぼ等しい
期間となる。このとき垂直走査制御端子ＣＮＴ１と、Ｃ
ＮＴ２とは図１５に示すように与えられており、出力Ｇ
Ｓ１は垂直走査制御端子ＣＮＴ１と垂直走査制御部３３
のＮＡＮＤ回路で演算され出力回路３２に出力され、出
力回路３２の出力Ｇ１として出力され、出力ＧＳ２は垂
直走査制御端子ＣＮＴ２と垂直走査制御部３３で演算さ
れ、出力回路３２の出力Ｇ２として出力される。

【００８３】図１５に示す駆動方法では、垂直走査制御
端子ＣＮＴ１とＣＮＴ２を用いる場合を説明したが、垂
直走査制御端子ＣＮＴ１とＣＮＴ２にＨレベルを出力
し、垂直クロック信号ＶＣＬＫのデューティ比を５０％
で駆動しても同じ結果を得ることができる。

【００８４】次に図１６に、図３の下から上に向かって
走査する逆方向の順次走査のタイミングチャートを示
す。逆方向ののため、第１垂直方向設定線はＬレベルが
入力される。図１６の場合は、基本的な動作は図１５と
同じであるが、出力Ｇ７６９から逆にＧ１に向かい順番
に出力され、最後に走査終了信号ＶＤＯが端子３８に出
力される。

【００８５】図１７は走査信号線の２ｎ−１ラインと２
ｎラインとの同時駆動の場合のタイミングチャートを示
す。ただし、ここでｎは整数を示す。垂直走査制御端子
ＣＮＴ１とＣＮＴ２とを同相で与えることで、出力回路
３２からの出力Ｇ１とＧ２とを同時に出力することがで
きる。

【００８６】また図１８に走査信号線の２ラインと２ｎ
＋１ラインとの同時駆動の場合のタイミングチャートを
示す。クロックＶＣＬＫ１は反転しており、Ｈレベルの
期間が映像信号のブランク期間とほぼ同等の期間となっ
ている。双方向シフトレジスタＶＳＲ１はクロックＶＣ
ＬＫ１の立ち下がりで、ダミーのラッチ回路の出力のＨ
レベルを取り込み、出力ＧＳ１にＨレベルを出力し次の
クロックＶＣＬＫ１の立ち下がりまで値を保持する。双
方向シフトレジスタＶＳＲ２の１段目のラッチ回路６７
は出力ＧＳ１のＨレベルをクロックＶＣＬＫ１の立ち上
がりで取り込み出力ＧＳ２に出力し次のクロックＶＣＬ
Ｋの立ち上がりまで保持する。次に、垂直シフトレジス
タＶＳＲ２の２段目のラッチ回路６６は出力ＧＳ２のＨ
レベルをクロックＶＣＬＫ１の立ち下がりで取り込み出
力ＧＳ２に出力し次のクロックＶＣＬＫ１の立ち上がり
まで保持する。出力ＧＳ１とＧＳ２との位相差はクロッ
クＶＣＬＫ１のＬレベルの期間とほぼ等しい期間となっ
ており、ほぼクロックＶＣＬＫ１の１周期に近い期間と
なり、出力ＧＳ２とＧＳ３との位相差はクロックＶＣＬ
Ｋ１のＨレベルの期間とほぼ等しい期間となっている。
そのため、出力ＧＳ２とＧＳ３との位相差は短くなって
おり、出力ＧＳ２とＧＳ３とは、ほぼ同相で出力され
る。さらに出力ＧＳ２とＧＳ３とが重なって出力される
期間に、垂直走査制御端子ＣＮＴ１とＣＮＴ２から信号
を同相で与えることで、出力回路３２からの出力Ｇ２と
Ｇ３とを同時に駆動することができる。

【００８７】図１９に走査信号線の２ｎ−１ラインと２
ｎラインとを同時駆動し、２ｎライン目を間引き、その
後２ｎラインと２ｎ＋１ラインとを同時駆動する駆動方
法を示す。クロックＶＣＬＫ１を２ｎライン目の終わり
で反転し、クロックＶＣＬＫ１の立ち上がりを１周期分
遅らせることで、出力ＧＳ２ｎのＨレベルの期間が、ク
ロックＶＣＬＫ１の２周期近くになり、垂直走査制御端
子ＣＮＴ１とＣＮＴ２から信号を同相で与えて垂直走査
制御部３３で演算させることで、出力Ｇ２ｎを２回出力
させ、２本同時駆動している走査信号線の２ｎライン目
を間引くことができる。

【００８８】図２０に走査信号線の２ｎ−１ラインと２
ｎ−２ラインとを同時駆動し、２ｎ−１ライン目を間引
き、その後２ｎラインと２ｎ−１ラインとを同時駆動す
る駆動方法を示す。

【００８９】図２１（ａ）は、図４（ｂ）に示すラッチ
回路６７、６８に負荷駆動能力を向上させ、シフトレジ
スタの動作を高速にするためのバッファ用インバータを
設けたものである。ラッチ回路６７、６８をクロックド
インバータ６３〜６６で構成するとともに、バッファ用
インバータ６０１を挿入している。バッファ用インバー
タ６０１はクロックドインバータとクロックドインバー
タとの間に挿入されているため、各クロックドインバー
タの負荷駆動能力不足を補い、高速駆動が可能なシフト
レジスタを形成することが可能となる。

【００９０】次に図２１（ｂ）を用いて図２１（ａ）の
動作を説明する。図２１（ｂ）に示すラッチ回路６７
は、クロックドインバータ６５の出力がインバータ６０
１ａの入力に接続され、インバータ６０１ａの出力がイ
ンバータ６３ａの入力に接続され、このインバータ６３
ａの出力をインバータ６０１ｂを介してクロックドイン
バータ６６の入力に接続している。

【００９１】クロックドインバータ６５に入力された信
号は３回反転され、インバータ６３ａから出力されるた
め、クロック信号ΦのＨレベル立ち上がり時にクロック
ドインバータ６５に入力された信号はインバータ６３ａ
から反転され出力される。次にクロック信号ΦバーがＨ
レベルとなると、クロックドインバータ６５はハイイン
ピーダンスとなるがクロックドインバータ６６がインバ
ータとして働き、インバータ６３ａの出力は２回反転し
てクロックドインバータ６６から出力される。ここで、
クロック信号ΦバーがＨレベルとなる前のクロックドイ
ンバータ６５の出力と、クロック信号ΦバーがＨレベル
となった後のクロックドインバータ６６の出力が同じ値
となるため、クロック信号ΦバーがＨレベルとなる前の
クロックドインバータ６５の入力はラッチされ、インバ
ータ６３ａから反転信号が出力する。

【００９２】またラッチ回路６８でも同様な動作とな
り、入力の値がラッチされ、インバータ６３ａから反転
信号が出力する。このようにバッファ用インバータ６０
１を追加することで、双方向シフトレジスタＨＳＲ、Ｖ
ＳＲは負荷駆動能力不足が補われ、高速駆動が可能とな
る。

【００９３】図２２は本発明の液晶表示装置を適用した
液晶プロジェクタを説明する光学系の模式図であって、
２２０は光源、２２１は放物面鏡、２２２はコンデンサ
レンズ、２２３は反射鏡、２２４は第１の絞り、２２５
はレンズ、２２６はダイクロイックプリズム、２２７Ｒ
は赤色用反射型液晶表示装置、２２７Ｇは緑色用反射型
液晶表示装置、２２７Ｂは青色用反射型液晶表示装置、
２２８は第２の絞り、２２９は投射レンズ、２３０はス
クリーンである。本実施の形態では、緑色用反射型液晶
表示装置２２７Ｇを逆方向走査することとなる。

【００９４】図２３は本発明による液晶表示装置を反射
型液晶表示装置に適用した場合を説明する展開斜視図で
あって、７１４は液晶パネル、７０１は透明基板、７０
２はシリコン基板で画素電極等と共に画素電極を駆動す
る駆動回路が設けられ、上述した水平シフトレジスタ部
２０、垂直シフトレジスタ部３０が形成されている。透
明基板７０１とシリコン基板７０２の間には図示しない
が液晶層が設けられている。７０７はパッケージ、７０
９は液晶パネル７１４に給電するためのフレキシブルプ
リント基板、７１３は遮光枠、７１２はフレキシブルプ
リント基板押さえ、７１０は液晶パネル７１４の熱を外
部に逃がす放熱シート、７１１はパッケージ７０７の底
部に設けられた放熱板である。

【００９５】図２４は本発明を反射型液晶表示装置の一
つであるポリマー分散型液晶（ＰＤＬＣ）に適用した場
合の、液晶表示装置の液晶層を示す概略構成図である。
液晶層は高分子マトリクス７０３中に液晶７３９を分散
したポリマー分散型液晶（ＰＤＬＣ）で、印加電圧に応
じて光を散乱する状態から透過する状態に変化する。図
２３（ａ）に本液晶プロジェクタに用いられる液晶表示
装置で光が散乱する様子を示し、図２４（ｂ）に反射す
る様子を示す。第２の基板７０２には反射画素電極７３
８、第１の基板７０１には透明電極７３０が形成されて
いる。

【００９６】図２４（ａ）に示すように第２の基板７０
２の反射画素電極７３８と第１の基板７０１の透明電極
７３０との間に電圧を印加してない状態では、液晶７３
９はそれぞれ不規則な方向に配列している。この状態で
は高分子マトリクス７０３と液晶分子とに屈折率の差が
生じ、入射光７４１は散乱する、７４２は散乱光を示
す。図２４（ｂ）に示すように第２の基板７０２の反射
画素電極７３８と第１の基板７０１の透明電極７３０と
の間に電圧を印加した状態では、液晶７３９が一定方向
に配向する。この液晶７３９が一定方向に配向したとき
の屈折率と高分子マトリクス７０３の屈折率を合わせて
おくと、入射光７４１は散乱せず反射画素電極７３８で
正反射する、なお７４３は反射光を示す。

【００９７】

【発明の効果】以上説明したように、本発明による液晶
表示装置によれば、双方向に走査することが可能とな
り、画像を反転出力することが容易になり、反転出力す
る手段を別に設ける必要もなくコンパクトな液晶表示装
置となる。

【図面の簡単な説明】

【図１】本発明による液晶表示装置を説明する概略ブロ
ック図である。

【図２】本発明による液晶表示装置を説明する概略回路
図である。

【図３】本発明による液晶表示装置を説明する概略回路
図である。

【図４】本発明による液晶表示装置を説明する概略回路
図である。

【図５】本発明による液晶表示装置に用いられるクロッ
クドインバータを説明する概略回路図である。

【図６】本発明による液晶表示装置の動作を説明する概
略タイミングチャートである。

【図７】本発明による液晶表示装置の動作を説明する概
略タイミングチャートである。

【図８】本発明による液晶表示装置の動作を説明する概
略回路図と概略タイミングチャートである。

【図９】本発明による液晶表示装置の動作を説明する概
略回路図と概略タイミングチャートである。

【図１０】本発明による液晶表示装置の動作を説明する
概略回路図と概略タイミングチャートである。

【図１１】本発明による液晶表示装置の信号切替え回路
を説明する概略回路図である。

【図１２】本発明による液晶表示装置の映像信号供給回
路を説明する概略回路図である。

【図１３】本発明による液晶表示装置の映像信号供給回
路の動作を説明する概略タイミングチャートである。

【図１４】本発明による液晶表示装置の動作を説明する
概略タイミングチャートである。

【図１５】本発明による液晶表示装置の動作を説明する
概略タイミングチャートである。

【図１６】本発明による液晶表示装置の動作を説明する
概略タイミングチャートである。

【図１７】本発明による液晶表示装置の動作を説明する
概略タイミングチャートである。

【図１８】本発明による液晶表示装置の動作を説明する
概略タイミングチャートである。

【図１９】本発明による液晶表示装置の動作を説明する
概略タイミングチャートである。

【図２０】本発明による液晶表示装置の動作を説明する
概略タイミングチャートである。

【図２１】本発明による液晶表示装置のラッチ回路を説
明する概略回路図である。

【図２２】本発明の液晶表示装置を適用した液晶プロジ
ェクタを説明する光学系の模式図である。

【図２３】本発明による液晶表示装置を反射型液晶表示
装置に適用した場合を説明する展開斜視図である。

【図２４】本発明をＰＤＬＣに適用した場合の、液晶表
示装置の液晶層を示す概略構成図である。

【図２５】３板方式の液晶プロジェクタ光学系を説明す
る概略構成図である。

【符号の説明】

１０…画素領域、１１…映像信号線、１２…走査信号
線、１３…スイッチング素子、１４…画素電極、１５…
対向電極、１６…保持容量、２０…水平シフトレジスタ
部、２１…映像信号供給回路、２２…映像信号入力線、
２３…映像信号切替回路、２４…映像信号入力端子、２
５…水平走査リセット信号入力端子、２６…水平走査ス
タート信号入力端子、２７…水平走査終了信号出力端
子、３０…垂直シフトレジスタ部、３２…垂直出力回路
で、３３…垂直走査制御回路、３６…垂直走査リセット
端子、３７…垂直走査スタート信号入力端子、３８…垂
直走査終了信号出力端子、６１、６２、６３、６４、６
５、６６…クロックドインバータ、６７、６８…ラッチ
回路、７１、７２…Ｐ型トランジスタ、７３、７４…Ｎ
型トランジスタ、ＨＳＲ、ＶＳＲ…双方向シフトレジス
タ、ＨＣＬＫ１、ＨＣＬＫ２、ＶＣＬＫ１、ＶＣＬＫ
２、Φ、Φバー…クロック信号線、ＲＬ…水平走査方向
設定信号線、ＲＬ１…第１水平方向設定線、ＲＬ２…第
２水平方向設定線、ＵＤ…垂直走査方向設定線、ＵＤ１
…第１垂直方向設定線、ＵＤ２…第２垂直方向設定線、
ＣＮＴ１、ＣＮＴ２…制御信号入力端子、ＤＩ…入力信
号、ＯＵＴ…出力、２２０…光源、２２１…放物面鏡、
２２２…コンデンサレンズ、２２３…反射鏡、２２４…
第１の絞り、２２５…レンズ、２２６…ダイクロイック
プリズム、２２７Ｒ…赤色用反射型液晶表示装置、２２
７Ｇ…緑色用反射型液晶表示装置、２２７Ｂ…青色用反
射型液晶表示装置、２２８…第２の絞り、２２９…投射
レンズ、２３０…スクリーン、７１４…液晶パネル、７
０１…透明基板、７０２…シリコン基板、７０７…パッ
ケージ、７０９…フレキシブルプリント基板、７１３…
遮光枠、７１２…フレキシブルプリント基板押さえ、７
１０…放熱シート、７１１…放熱板。

フロントページの続き (72)発明者 竹本 一八男 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 松本 克己 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 大和久 芳治 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内

Claims (3)

【特許請求の範囲】
1. 【請求項１】液晶と、該液晶を駆動する複数の画素電極
   と、該画素電極を駆動する信号を供給する出力回路と該
   出力回路を駆動する複数の走査信号を出力する走査回路
   とを同一基板上に有し、上記走査回路は第１の走査方向
   と第２の走査方向とに走査可能であり、上記走査回路は
   第１の走査方向に走査する場合に出力となり、第２の走
   査方向に走査する場合に入力となる第１の入出力部と、
   第２の走査方向に走査する場合に出力となり、第１の走
   査方向に走査する場合に入力となる第２の入出力部と、
   第１の走査方向の場合に第１の入出力部をオフ状態と
   し、第２の走査方向の場合に第２の入出力部をオフ状態
   とするリセット回路を有することを特徴とする液晶表示
   装置。
2. 【請求項２】液晶と、該液晶を駆動する画素電極と、該
   画素電極を駆動する信号を供給する出力回路と該出力回
   路を駆動する走査信号を出力する走査回路とを同一基板
   上に有し、上記走査回路は第１の走査方向と第２の走査
   方向とに走査可能であり、上記走査回路の第１段目の出
   力は上記出力回路に接続されてないことを特徴とする液
   晶表示装置。
3. 【請求項３】液晶と、該液晶を駆動する複数の画素電極
   と、該画素電極を駆動する信号を供給する出力回路と該
   出力回路を駆動する走査信号を出力する走査回路とを有
   し、上記走査回路は第１の走査方向と第２の走査方向と
   に走査可能であり、上記走査回路の隣り合う走査信号の
   出力の開始時期を上記走査回路に入力するクロック信号
   のデューティ比を変えることで変更可能としたことを特
   徴とする液晶表示装置。