KR100331486B1 - 액정표시장치와이것을포함하는액정표시프로젝터 - Google Patents

액정표시장치와이것을포함하는액정표시프로젝터 Download PDF

Info

Publication number
KR100331486B1
KR100331486B1 KR1019980047976A KR19980047976A KR100331486B1 KR 100331486 B1 KR100331486 B1 KR 100331486B1 KR 1019980047976 A KR1019980047976 A KR 1019980047976A KR 19980047976 A KR19980047976 A KR 19980047976A KR 100331486 B1 KR100331486 B1 KR 100331486B1
Authority
KR
South Korea
Prior art keywords
circuit
scanning
shift register
liquid crystal
signal
Prior art date
Application number
KR1019980047976A
Other languages
English (en)
Other versions
KR19990045160A (ko
Inventor
카쯔토시 사이토
히데오 사토
이와오 타케모토
카쯔미 마쯔모토
Original Assignee
가나이 쓰도무
가부시끼가이샤 히다치 세이사꾸쇼
나시모토 류조
히다찌디바이스엔지니어링 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰도무, 가부시끼가이샤 히다치 세이사꾸쇼, 나시모토 류조, 히다찌디바이스엔지니어링 가부시기가이샤 filed Critical 가나이 쓰도무
Publication of KR19990045160A publication Critical patent/KR19990045160A/ko
Application granted granted Critical
Publication of KR100331486B1 publication Critical patent/KR100331486B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 액정표시장치는, 화소어레이를 주사하는 수평 및 수직주사회로를 가지고 있다. 복수개의 화소신호계열의 형태로 영상신호 공급회로에 인가되는 영상신호는, 수평 및 수직주사회로에 의해 지정되는 화소어레이의 화소에 전송된다.수평 및 수직주사회로의 각각은, 쌍방향시프트레지스터단의 직렬접속을 구비하고 쌍방향으로 주사가능하다. 각 쌍방향시프트레지스터단은 종속접속된 1쌍의 래치를 구비하고, 중간 출력 및 쌍방향시프트레지스터단출력을 부여할 수 있다.쌍방향시프트레지스터단의 직렬접속의 양단부에 배치된 2개의 1쌍의 래치를 제외하고, 복수개의 쌍방향시프트레지스터단의 각각의 1쌍의 래치의 중간출력 및 쌍방향시프트레지스터단 출력은 화소신호가 공급되어야 할 화소의 지정에 관여하고,한편, 쌍방향시프트레지스터단의 직렬접속의 양단부에 배치된 각 1쌍의 래치의 쌍방향시프트레지스터단출력을 상기의 화소지정에 관여하나 그 중간출력은 상기의 화소지정에 관여하지 않는다.

Description

액정표시장치와 이것을 포함하는 액정표시프로젝터{Liquuid Crystal Display Apparatus and Liquid Crystal Display Projector the same including}
본 발명은, 액정표시장치와 이것을 포함하는 액정표시프로젝터에 관한것으로서, 특히 유리기판 또는 실리콘칩위에 액티브매트릭스구동되는 형식의 표시화소 및 그 구동회로가 형성된 액정표시장치에 이용해서 유효한 기술에 관한 것이다.
텔레비젼수상기나 개인컴퓨터 등의 정보기기, 모니터, 그 외의 각종표시장치용의 표시장치로서 액정패널이 널리 사용되고있다.
이런 종류의 액정패널은, 한쪽의 기판에 화소선택용의 스위칭소자의 전극이되는 구동전극을 형성하고, 다른 쪽의 기판에공통전극을 형성하여, 양전극쪽을 대향시켜 양전극사이를 일정한 갭을 가지고 맞붙이고, 그 갭에 액정층을 끼워둠해서 구성된다.
FET스위칭소자의 채널층에 비정질실리콘박막을 사용하는 구성에서는, 트랜지스터의 특성에 한계가 있으며, 구동회로로서사용했을 경우의 특성이 충분하지는 않기 때문에 유리기판의 외부에 주변구동회로를 형성하고 있다.
한편, 폴리실리콘막을 사용해서 박막트랜지스터(이하 TFT라 부름)를 형성하고, 동일 유리기판위에 표시화소선택용의 스위칭소자와 함께 구동회로도 형성한 것이 개발되고 있다. 폴리실리콘막을 사용한 TFT소자는, 화소수가 10만정도이고 표시영역의 대각길이가 0.7인치의 제품이 소형비디오카메라의 컬러파인더로서 사용되고 있다.
또, 이 폴리실리콘막을 사용하는 TFT디스플레이장치에 있어서, 프로젝터의 표시원(display source)으로서의 이용이나, 가상현실(virtual reality)을 지향한 헤드마운트(안경형)디스플레이용의 패널로서의 용도도 개발되어 있다.
또, 투명기판에 공통전극을 형성하고, 실리콘기판에 구동전극을 형성해서, 양자의 맞붙임 갭에 고분자분산형의 액정층을끼워둠한 고분자분산형액정(이하 PDLC라 부름)표시소자가 개발되어 있다.
상기한 바와 같이 폴리실리콘막을 사용한 TFT디스플레이장치나 PDLC를 사용한 표시장치의 이용방법에 있어서, 적, 녹, 청색마다 화상을 형성하는 디스플레이장치를 사용하는 3판(板)방식의 액정프로젝터의 광학계가 있다.
도 1에 3판방식의 액정프로젝터광학계의 개략을 표시한다. 예를 들면 메탈할라이드램프 등과 포물면거울로 이루어지는광원(850)으로부터의 광은, 색선별거울(dichroic mirror)(851)에 도달한다. 여기서 이 색선별거울(851)은,특정파장영역의 광을 반사 또는 투과하는 작용을 가지며, 청색의 광만이 90°방향을 바꾸어 반사되고, 다른 광은 투과된다. 투과한 광은, 색선별거울(852)에 입사되고, 녹색의 광만이 반사되어, 투과광은 적색으로 된다. 이와 같이 청, 녹, 적색의순으로 분광된 각광은, 전용의 액정패널(853),(854),(855)에 입사된다.
각 패널(853),(854),(855)은, 각색에 대응한 영상이 재생되고 있으며, 입사광은 각색마다 변조를 받은 후, 합성된다.
색선별거울(856)에서는, 녹색의 광이 반사되어, 그 반사광은, 액정패널(853)을 투과해온 청색의 광과 합성되고, 그 합성된 광은, 또 색선별거울(857)에서 반사된 적색의 광과 합성된다. 합성된 광은, 투사렌즈에 의해 스크리위에 투영된다.
상기한 바와 같은 광학계에서는, 먼저 액정패널(853)으로부터의 청색의 투과광은, 한번도 반사되지 않기 때문에, 액정패널의 패턴이 그대로의 상태에서 합성되어, 투사렌즈에 입사된다. 액정패널(855)로부터의 적색의 투과광은, 반사거울(858)과 색선별거울(857)에서 90°의 방향전환을 2번행하기 때문에, 청색의 투과광과 마찬가지로, 액정패널의 패턴이 그대로의 상태에서 합성되어서 투사렌즈에 입사된다.
또한, 액정패널(854)로부터의 녹색의 투과광은, 색선별거울(856)에서 90°의 방향전환을 한번만 행하기 때문에, 상하 또는 좌우가 반전되어서 투사렌즈에 입사된다. 그 때문에 영상을 일치시키기 위해, 녹색의 액정패널(854)는 좌우 또는 상하가 반전된 화상을 표시하는 일이 필요하게 된다. 또한, (859)는 반사거울이다.
일반적으로, 녹색의 액정패널(854)에 있어서는, 화상을 좌우 또는 상하반전시키기 위해, 반전구동회로를 따로 형성하거나, 녹색의 액정패널(854)을 반전화상표시용으로 특별히 적, 청색의 액정패널(853),(855)와는 반대방향으로 주사하도록 작성하거나, 또는 일단 화상데이터를 메모리에 격납하고, 화상이 반전하도록 판독하는 등의 방법을 사용하고 있다.
즉, 3원색분리방식의 액정프로젝터에서는, 컬러화상의 1색의 성분만이 다른 색의 성분에 대해서 반전회수가 다르고, 통상의 액정패널에서는, 좌우 또는 상하 반전된 화상이 출력된다. 그 때문에, 일반적으로 특별한 구성을 부가하여 반전된화상을 출력하도록 하고 있다. 그와 같은 반전화상을 출력하는 액정패널의 예가 「SID93DIGEST(1993년)」 의 제 383∼386페이지에 표시되어 있다.
도 1은 3판(板)방식의 액정프로젝터광학계를 설명하는 개략구성도
도 2a는 본 발명의 일실시예에 의한 액정표시장치를 표시한 개략블록도
도 2b는 도 2a의 장치를 사용할 수 있는 신호절환회로의 개략회로도
도 3은 도 2a의 장치에 사용할 수 있는 수평주사회로 및 영상신호공급회로의 개략회로도
도 4는 도 2a의 장치에 사용할 수 있는 수직주사회로, 수직주사제어회로 및 수직출력회로의 개략회로도
도 5a∼5d는 도 3의 수평주사회로 및 도 4의 수직주사회로를 구성하기 위해 사용할 수 있는 쌍방향시프트레지스터단(段)의 개략회로도 및 동작설명도
도 6a∼6f는, 도 5a 및 5b의 쌍방향시프트레지스터단을 구성하기 위하여 사용할 수 있는 클럭인버터(clocked inverter)의개략회로도
도 7은 도 5a 및 5b의 쌍방향시프트레지스터단의 동작을 설명하는 개략타이밍차트
도 8은 도 5a 및 5b의 쌍방향시프트레지스터단의 다른 동작을 설명하는 개략타이밍차트
도 9는 클럭신호의 듀티비를 바꾸었을 때의, 도 5의 쌍방향시프트레지스터단의 동작을 설명하는 개략타이밍차트
도 10은 본 발명의 일실시예에 의한 액정표시장치의 순(順)주사동작을 설명하는 개략타이밍차트
도 11은 본 발명의 일실시예에 의한 액정표시장치의 역(逆)주사동작을 설명하는 개략타이밍차트
도 12는 본 발명의 일실시예에 의한 액정표시장치의 2라인동시구동동작을 설명하는 개략타이밍차트
도 13은 본 발명의 일실시예에 의한 액정표시장치의 2라인동시구동의 다른 동작을 설명하는 개략타이밍차트
도 14는 본 발명의 일실시예에 의한 액정표시장치의 라인솎아내기 동작을 설명하는 개략타이밍차트
도 15는 본 발명의 일실시예에 의한 액정표시장치의 라인솎아내기의 다른 동작을 설명하는 개략타이밍차트
도 16은 본 발명의 일실시예에 의한 액정프로젝터를 설명하는 광학계의 모식도
도 17은 고분자분산형액정을 사용한 본 발명의 일실시예에 의한 액정표시장치의 구성을 설명하는 전개사시도
도 18a, 18b는 고분자분산형액정을 사용한 본 발명의 일실시예에 의한 액정표시장치의 단면구조를 표시한 개략도
<도면의 주요부분에 대한 부호의 설명>
10: 화소어레이(표시영역) 11: 영상신호선
12: 주사신호선 13: 스위칭소자
14: 화소전극 15: 대향전극
16: 유지용량 20: 수평시프트레지스터
21: 영상신호공급회로 22: 화소신호입력선
23: 신호절환회로 24: 영상신호입력단자
25: 수평주사리세트신호입력단자
26: 수평주사출발신호입력단자
27: 수평주사종료신호출력단자
30: 수직시프트레지스터 32: 수직출력회로
33: 수직주사제어회로 36: 수직주사리세트단자
37: 수직주사출발신호입력단자 38: 수직주사종료신호출력단자
61∼66: 클럭인버터 67, 68: 래치회로
71, 72: P형 트랜지스터 73, 74: N형 트랜지스터
220: 광원 221: 포물면거울
222: 콘덴서렌즈 223: 반사경
224: 제 1의 조리개 225: 렌즈
226: 색선별프리즘 227R: 적색용반사형액정표시장치
227G: 녹색용반사형액정표시장치 227B: 청색용반사형액정표시장치
701: 투영기판(제 1의 기판) 702: 실리콘기판(제 2의 기판)
703: 고분자매트릭스 707: 패키지
709: 액정패널 710: 방열시트
711: 방열판 712: 가요성인쇄기판누르개
713: 차광프레임 714: 가요성인쇄기판
730: 투명전극 738: 반사화소전극
739: 액정 741: 입사광
742: 산란광
본 발명의 일측면에 의해서, 화소어레이를 주사하는 쌍방향 주사가능한 수평 및 수직주사회로와, 복수개의 화소신호계열의 형태로 영상신호가 인가되는 영상신호공급회로를 가진 액정표시장치에 있어서, 수평 및 수직주사회로는 쌍방향시프트레지스터단(段)의 직렬접속을 구비한다. 각 쌍방시프트레지스터단은 종속 접속된 1쌍의 래치를 구비하고, 중간 출력 및쌍방향시프트레지스터단출력을 부여할 수 있다. 쌍방향시프트레지스터단의 직렬접속의 양단부에 배치된 2개의 1쌍의 래치를 제외하고, 복수개의 쌍방향시프트레지스터단의 각각의 1쌍의 래치의 중간출력 및 쌍방향시프트레지스터단출력은, 화소신호가 공급되어야 할 화소의 지정에 관여하고, 한편, 쌍방향시프트레지스터단의 직렬접속의 양단부에 배치된 각 1쌍의래치의쌍방향시프트레지스터단출력은 상기의 화소지정에 관여하고, 그 중간출력은 상기의 화소지정에 관여하지 않는다.
본 발명의 다른 측면에 의하면, 액정표시장치의 수평주사회로 및 수직주사회로의 적어도 한쪽은, 리세트회로를 더 구비한다.
본 발명의 다른 측면에 의하면, 액정표시장치의 수평주사회로 및 수직주사회로의 각각은, 외부회로로부터 공급되는 클럭신호에 의거해서 작동하고, 각 시프트레지스터단의 시프트동작이 대응클럭신호의 듀티비에 응답하게 되는 구조를 가진다.
이하, 본 발명의 실시예를 도면을 참조해서 상세히 설명한다.
도 2a는 본 발명에 의한 액정표시장치의 일실시예를 표시한다. 도 2a는 기판위에 형성되는 각 기능마다의 블록의 표시하고, (10)은 액정화소의 어레이 또는 표시영역을 표시한다. 표시영역(10)에는 도 2a의 수직방향으로 뻗어있고 수평방향으로 복수개병렬된 영상신호선(11)이 배설되고, 이 영상신호선에 거의 직교하도록 수평방향으로 뻗어있고 수직방향으로복수개병렬하는 주사신호선(12)이 배설되어 있다. 영상신호선(11)과 주사신호선(12)이 교차하는 근처에는 스위칭소자(13)이 배설되고, 주사신호선(12)과 영상신호선(11)에 의해 스위칭소자(13)을 조작함으로써, 화소전극(14)에 영상신호를기록한다. 화소전극(14)에 대향하도록 대향전극(15)가 형성되고, 화소전극(14)와 대향전극(15)사이의 전위차에 의해 액정을 구동하여 화상을 표시한다. 또, 화소전극(14)에는 영상신호를 화소전극에 일정기간유지하는 목적으로 유지용량(storage capacitor)이 형성된다. 또한, 도 2a에서는 화소전극(14) 및 대향전극(15), 유지용량(16)은 등가회로에 의해표시되어 있다. 또, 도면을 간략화하여 알기 쉽게 하기 위하여, 표시영역(10)에는 1개의 화소에 관해서만 표시하였으나, 복수의 화소가 매트릭스형상으로 배치된 어레이를 구성하고 있다.
일반적으로 영상신호의 기록은 도 2a의 좌측위로부터 개시되며, 매트릭스형상으로 배치되어 있는 화소의 첫째줄을 좌측에서부터 우측방향으로 영상신호가 순차기록되어 첫째줄이 기록된다. 도 2a의 실시예에서는, 가로방향 1025화소, 세로방향 769화소의 예를 표시하고 있으며, 첫째줄의 1025화소가 기록되면, 재차 둘째줄의 좌측에서부터 우측방향으로 영상신호가 화상전극(14)에 순차기록되며 이하 마찬가지로 최후의 769째줄까지 기록이 행하여져, 화상이 표시된다. 이 때문에좌우역전된 화상을 표시하기 위해서는, 매트릭스형상으로 배치되어 있는 화소의 우측에서부터 좌측방향으로 영상신호를기록할 필요가 있다. 또한 일단 래치회로등에 한줄분의 데이터를 격납하고, 그후 한줄분의 영상신호를 데이터에 따라출력하는 방식에서도, 래치회로등에는 좌측에서부터 우측방향으로 데이터가 순차기록되게 된다.
도 3에 수평주사회로를 구성하는 수평시프트레지스터(20) 및 영상신호공급회로(21)의 회로구성을 표시한다. HSR1,HSR2, …, HSR513은 직렬 접속된 수평주사용 쌍방향시프트레지스터단이며, 좌우쌍방향으로 신호를 시프트하는 일이 가능하다. 쌍방향시프트레지스터 HSR은 클럭인버터(61),(62),(65),(66)에 의해 구성되어 있다. 또한 수평주사용 쌍방향시프트레지스터단(이 단순히 HSR단이라 부름)의 상세한 것에 대해서는 후술한다. 영상신호공급회로(21)은수평시프트레지스터(20)으로부터의 출력신호를 받아서 화소신호입력선(22)로부터 공급되는 화소신호를 영상신호선(11)에 출력한다. 또한 회로(21)에서는, 수평시프트레지스터(20)으로부터의 출력신호의 신호레벨을, 영상신호를 구동하는 신호레벨로 변환하는, 레벨시프트도 행하고 있다.
도 2a의 신호절환회로(23)은 복수개의 영상신호입력단자(24)에 병렬로 입력된 복수의 화소신호계열을 필요에 따라서 고쳐배열해서, 화소신호입력선(22)에 공급하고 있다. 도 2a, 도 3에 표시한 실시예에서는 화소신호계열은, 병렬로 4개의 신호선에 의해 공급되어 있으며, 예를 들면 도 2a에 있어서 영상신호입력단자(24)의 좌측으로부터 순번으로, 수평으로 배열한 1번째, 2번째…4번째의 화소에 대응해 있다. 그 때문에 주사방향을 반전했을 경우에는, 영상신호입력단자(24)에 공급된 화소신호의 순번을 바꾸어 넣을 필요가 있으나, 신호절환회로(23)에 의해 화소신호입력선(22)에 공급되는 화소신호의 순번을 바꾸어 넣음으로써, 유리기판(실리콘칩)의 외부에 있어서 화소신호의 순번을 바꾸어 넣기 위한 회로를 형성하는 필요를 없애고 있다.
도 2b에 신호절환회로의 일예를 표시한다. 도면에 표시한 예에서는, 4개의 영상신호입력단자(24a),(24b),(24c),(24d)에각각 시계열로 화소신호가 입력된다. 각 영상신호선(11)에 접속되어야 할 4개의 화소신호입력선(22)는, 도 3으로부터도알수 있는 바와 같이, 영상신호공급회로(21)에서 정해진다. 이 경우, 수평주사회로를 구성하는 수평시프트레지스터(20)은 좌우대칭이나, 영상신호공급회로(21)은 좌우대칭으로는 되어 있지 않다. 예를 들면, 도 3의 좌측으로부터 영상신호공급회로(21)에 접속되어 있는 화소신호입력선(22)는, VID1, VID2, VID3, VID4의 순으로 되어 있으나, 우측에서 본 경우는, VID1, VID4, VID3, VID2의 순으로 되어 있다. 이 때문에, 주사방향이 반전되었을 경우에는, VID2 및 VID4의 순번이부적당하게 되어 버리기 때문에, 영상신호공급회로(21)에 공급되는 화소신호의 순번을 바꿀 필요가 있다. 따라서, 도2b에 표시된 신호절환회로(23)은, 4개의 영상신호입력단자 중, 좌측에서부터 2번째와 4번째의 단자(24b),(14b)에 입력되는 화소신호를 바꾸어 넣는 작용을 한다. 도 2b에 있어서, 절환의 필요가 없는 좌측으로부터 1번째와 3번째의 단자(24a),(24c)에 대해서도 단자(24b),(14d)와 마찬가지의 회로를 형성하고 있으나, 절환동작을 행하지 않도록 하고 있다.이것은, 2번째와 4번째의 단자(24b),(14b)에 입력되는 화소신호에 대해서 위상이나 진폭에 변화를 발생시키지 않도록 하기 위해서이다.
도 2a 및 도 3에 있어서, 참조부호(25)는 수평주사리세트신호입력단자이다. (26)은 수평주사출발신호입력단자로서, 클럭인버터(61)에 의해 도 2a의 좌측에서부터 우측으로 주사가 행하여지는 출발신호가 수평시프트레지스터(20)에 공급되고,우측에서 좌측으로 주사가 행하여지는 경우에는, 클럭인버터(62)에 의해 출발신호가 수평시프트레지스터(20)에 공급된다.(27)은 수평주사종료신호출력단자이다.
도 3에 있어서, 참조부호 RL은 수평주사방향설정선으로서, RL1은 제 1수평방향설정선, RL2는 제 2수평방향설정선이고, 쌍방향시프트레지스터의 주사방향을 규정하는 신호이다. 신호선 RL에 공급되는 신호는, 참조부호 HCLK의 수평클럭신호선에 공급되는 하이레벨과 로레벨의 2개의 레벨을 가진 2진(binary)신호로도 된다.
제 1수평방향설정선 RL1은 수평주사방향설정선 RL로부터의 신호를 인버터에 의해 2회반전된 신호를 뽑아내고 있으며, 제2수평방향설정선 RL2는 수평방향설정신호선 RL로부터 인버터에 의해 1회반전된 신호를 뽑아내고 있다. 그 때문에 제 1수평방향설정선 RL1과 제 2수평방향설정선 RL2는 한쪽이 다른 쪽을 반전한 신호로 된다. 또 참조부호 HCLK는 수평클럭신호선이며, 신호선 HCLK에 공급되는 신호는, 소자의 전원전압 VDD와 동일한 진폭을 가지고, 레벨도 동일한, 외부클럭원으로부터 발생되는 클럭신호로 된다. HCLK1은 제 1수평클럭신호선, HCLK2는 제 2수평클럭신호선이다. 신호선 HCLK1은신호선 HCLK로부터의 신호를 2회 반전된 신호를 뽑아내고 있으며, 신호선 HCLK2는 신호선 HCLK로부터의 신호를 1회반전한신호를 뽑아내고 있다.
도 4에 수직주사회로를 구성하는 수직시프트레지스터(30), 수직주사제어회로(33) 및 수직출력회로(32)의 회로구성을 표시한다. 수직시프트레지스터(30)도 수평시프트레지스터(20)과 동일하게 쌍방향으로 신호를 시프트하는 일이 가능하며, 상하역전된 회상을 표시하는 경우에는, 아래쪽으로부터 위쪽방향으로 주사신호가 출력된다. 참조부호 VSR1, VSR2,…VSR385는, 직렬접속된 수직주사용 쌍방향시프트레지스터단이며, (32)는 수직출력회로이고, (33)은 수직주사제어회로이다.수직주사제어회로(33)은 제어입력단자 CNT1, CNT2로부터의 제어신호와 수직주사회로(30)로부터의 출력신호에 의해, 수직주사를 제어한다. 참조부호(36)은 수직주사리세트단자, (37)은 수직주사출발신호입력단자, (38)은 수직주사종료신호출력단자이다. 수직주사쌍방향시프트레지스터단 VSR(이하 단순히 VSR단이라 부름)은 후술하는 바와 같이 클럭인버터(63),(64),(65),(66)에 의해 구성되어 있다.
도 4에 있어서, 참조부호 UD는 수직주사방향설정선으로서, UD1은 제 1수직방향설정선이고, UD2는 제 2수직방향설정선이며, 쌍방향시프트레지스터의 주사방향을 규정하는 신호이다. 신호선 UD에 공급되는 신호는, 참조부호 VCLK의 수직클록신호선에 공급되는 하이레벨과 로레벨의 2개의 레벨을 가진 2진신호로 된다. 도 4에 있어서는, 제 1수직방향설정선 UD1은수직방향설정선 UD로부터 인버터에 의해 2회반전된 신호를 뽑아내고 있으며, 제 2수직방향설정선 UD2는 수직방향설정선UD로부터 인버터에 의해 1회반전된 신호를 뽑아내고 있다. 이 때문에 제 1수직방향설정선 UD1과 제 2수직방향설정선UD2는 한쪽이 다른 쪽을 반전한 신호가 된다. 또 참조부호 VCLK는 수직클럭신호선이고, VCLK1은 제 1수직클럭신호선,VCLK2는 제 2수직클럭신호선이다. 신호선 VCLK에 공급되는 신호는 소자의 전원전압 VDD와 동일한 진폭을 가지고, 레벨도 동일한, 외부클럭원으로부터 발생되는 클럭신호로도 된다.
도 5a∼5d에 수평시프트레지스터(20)을 구성하는 수평주사용 쌍방향시프트레지스터단(HSR단) 및 수직시프트레지스터(30)을 구성하는 수직주사용 쌍방향시프트레지스터단(VSR단)을 설명하는 회로구성도를 표시한다. 또 도 6a∼6f는 수평시프트레지스터의 HSR단 및/또는 수직시프트레지스터(30)의 VSR단에 사용되는 클럭인버터(61),(62),(63),(64),(65),(66)을 설명하는 회로도이다.
먼저 도 5a, 5b를 사용해서, 도 4a에 표시한 수평주사용 쌍방향시프트레지스터단(HSR단)에 사용되는 클럭인버터(61),(62)를 설명한다.
제 1수평방향설정선 RL1은, 도 3에서는 좌측에서부터 우측으로 주사하는 경우 H레벨이고, 제 2수평방향설정선 RL2는, 도3에서는 우측에서부터 좌측으로 주사하는 경우 H레벨이다. 도 2, 도 3 및 도 5a에서는 도면을 보기 쉽게 하기 위하여결선(結線)을 생략하고 있으나, 제 1수평방향설정선 RL1, 제 2수평방향설정선 RL2는 다같이 HSR단(HSR1, HSR2,...HSR513)을 구성하는 클럭인버터(61),(62)에 접속되어 있다.
클럭인버터(61)은 도 6a에 표시한 바와 같이, P형 트랜지스터(71),(72)와 N형 트랜지스터(73),(74)로 이루어진다. P형트랜지스터(71)은 제 2수평방향설정선 RL2에 접속되어 있으며, N형 트랜지스터(74)는 제 1수평방향 설정선 RL1에 접속되어 있다. 그 때문에 클럭인버터(61)로, 제 1수평방향설정선 RL1이 H레벨이고 제 2수평방향설정선 RL2가 L레벨의 경우,인버터로서 작용하고, 제 2수평방향설정선 RL2가 H레벨이고 제 1수평방향설정선 RL1이 L레벨의 경우, 하이임피던스로 된다.
반대로 클럭인버터(62)는 도 6b에 표시한 바와 같이, P형 트랜지스터(71)은 제 1수평방향설정선 RL1에 접속되어 있고, N형 트랜지스터(74)는 제 2수평방향설정선 RL2에 접속되어 있다. 그 때문에 제 2수평방향설정선 RL2가 H레벨의 경우 인버터로서 작용하고, 제 1수평방향설정선 RL1이 H레벨의 경우 하이임피던스로 된다.
다음에, 도 6c, 6d를 사용해서 도 5b, 5c, 5d에 표시한 수직주사용 쌍방향시프트레지스터단(VSR단)에 사용되고 있는 클럭인버터(63),(64)를 설명하고, 또 주사방향을 정하는 수직주사방향설정선 UD1, UD2의 값에 의해 주사방향이 절환하는 VSR단의 동작에 대해서 설명한다.
제 1수직방향설정선 UD1은 도 4에서는 위로부터 아래로 주사하는 경우에 H 레벨이고, 제 2수직방향설정선 UD2는 아래로부터 위로주사하는 경우에 H레벨이다. 도 2, 도 4 및 도 5b∼5d에서는 도면을 보기 쉽게하기 위하여 결선이 생략되어 있으나, 제 1수직방향설정선 UD1, 제 2수직방향설정선 UD2는 다같이 VSR단(VSR1, VSR2,… VSR386)을 구성하는 클럭인버터(63),(64)에 접속되어 있다.
클럭인버터(63)은 도 6c에 표시한 바와 같이 P형 트랜지스터(71),(72), N형 트랜지스터(73),(74)로 이루어진다.
N형 트랜지스터(74)에 제 1수직방향설정선 UD1이 접속되고, P형 트랜지스터(71)에 제 2수직방향설정선 UD2가 접속된다.또 도 6d에 표시한 바와 같이, 클럭인버터(64)의 N형트랜지스터(74)에 제 2수직방향설정선 UD2가 접속되고, P형 트랜지스터(71)에 제 1수직방향설정선 UD1이 접속되어 있다. 그 때문에 클럭인버터(63)은, 제 1수직방향설정선 UD1이 H레벨이고제 2수직방향설정선 UD2가 L레벨의 경우 인버터로서 작용하고, 제 2수직방향설정선 UD2가 H레벨이고 제 1수직방향설정선UD1이 L레벨의 경우는 하이임피던스로 된다. 클럭인버터(64)는 제 1 및 제 2수직방향설정선 UD1, UD2의 레벨에 대해서, 클럭인버터(63)과 반대의 동작을 하는 것은 명백하다.
도 5b에 표시된 VSR단에 있어서, 제 1수직방향설정선 UD1(도 6c)이 H레벨의 경우, 클럭인버터(63)이 인버터로서 작용하고, 클럭인버터(64)가 하이임피던스로 되기 때문에 도 5c와 같은 등가회로가 되고, 제 2수직방향설정 UD2가 H레벨의 경우,클럭인버터(64)가 인버터로서 작용하고, 클럭인버터(63)이 하이임피던스로 되기때문에 도 5d에 표시한 등가회로가 된다.이와 같이 도 5b에 표시된 VSR단에서는 제 1수직방향설정선 UD1과 제 2수직방향설정선 UD2의 값에 의해 시프트레지스터단의 주사방향(시프트방향)을 정할 수 있다.
또 마찬가지로 도 5a에 표시된 수평주사용 쌍방향시프트레지스터단(HSR단)에 있어서도, 제 1수평방향설정선 RL1과 제 2수평방향설정선 RL2의 값에 의해 시프트레지스터의 주사방향(시프트방향)을 정할 수 있다.
다음에 도 5c를 사용해서, VRS단의 동작을 설명한다. 클럭인버터(65)는 도 6e에 표시한 회로구성이며, 표 1에 표시한바와 같이, 클럭 Φ가 H레벨이고, 클럭가 L레벨의 경우에, 입력을 반전출력하고, 클럭Φ가 L레벨이고, 클럭가 H레벨의경우에, 하이임피던스가 된다.
또, 클럭인버터(66)는, 도 6f에 표시한 회로구성이며, 클럭Φ가 H레벨이고, 클럭가 L 레벨의 경우에, 입력을 반전출력하고, 클럭가 L레벨이고, 클럭 Φ가 H 레벨의 경우에, 하이임피던스가 된다.
[표 1]
입력 Φ 클럭인버터(65) 클럭인버터(66)
H H L L 하이임피던스
H L H 하이임피던스 L
H L L 하이임피던스 하이임피던스
L H L H 하이임피던스
L L H 하이임피던스 H
L H H 하이임피던스 하이임피던스
도 2a, 도 3 및 도 4에 있어서는, 클럭신호선의 결선을 생략하고 있으나 도 2a 및 도 3의 HSR단의 클럭인버터(65),(66)에는 클럭신호선 HCLK1, HCLK2가, 도 2a및 도 4의 VSR단 클럭인버터(65),(66)에는, 클럭신호선 VCLK1, VCLK2가 접속되어있다. 이하의 설명에서는, 임의의 클럭 Φ,를 사용해서 설명한다.
도 5c를 참조하면, 참조부호(67)로 표시되는 앞단(제 1단)의 래치회로에 있어서, 클럭인버터(65)의 출력을 인버터(63)의입력에 접속하고, 이 인버터(63)의 출력을 클럭인버터(66)의 입력에 접속하고 있다. 이 때문에 클럭신호 Φ가 H레벨에있을 때에 클럭인버터(65)에 입력된 신호가 반전하여 인버터(63)에 입력된다. 다음에 클럭신호가H레벨로 되면, 클럭인버터(65)는 하이임피던스가 되나 클럭인버터(66)이 인버터로서 작용하여, 클럭인버터(65)의 출력은, 인버터(63)와 클럭인버터(66)에 의해 래치되어, 인버터(63)으로부터 인버터(65)의 출력신호의 반전신호(시프트레지스터단 VRS의 중간출력)가 발생된다.
또 참조부호(68)로 표시되는 후단(제 2단)의 래치회로에 있어서, 클럭인버터(66)의 출력이 인버터(63)의 입력에 접속되고, 이 인버터(63)의 출력은 클럭인버터(65)의 입력에 접속되어 있다. 이 때문에 클럭신호가 H레벨에 있을 때(즉, 클럭신호가 L레벨에 있을 때)에 앞단의 래치(67)로부터 클럭인버터(66)에 입력된 신호가 반전하여 인버터(63)에 입력된다.다음에 클럭신호 Φ가 H레벨로 되면, 클럭인버터(66)은 하이임피던스로 되나 클럭인버터(65)가 인버터로서 작용하여, 클럭인버터(66)의 출력은, 인버터(63)과 클럭인버터(65)에 의해 래치되어, 인버터(63)로부터 인버터(66)의 출력의 반전신호(시프트레지스터단 VSR의 시프트레지스터단 출력)가 발생된다. 이상의 설명으로부터 알 수 있는 바와 같이 도 5c, 5d를참조하면, 래치회로(67),(68)은 서로 종속접속되어 있다.
도 7에 도 5c에 표시한 래치회로(67),(68)의 타이밍차트의 일예를 표시한다. 도 7에서는, 임의의 클럭신호 Φ의 상승및 하강에 대해서, 입력신호 DI의 상승, 하강은 일반적으로 동기가 잡혀있지 않고, 본 실시예에서는, 클럭신호 Φ의 상승①보다 늦게 입력신호 DI는 H레벨로 되어 있다. 또 입력신호 DI는 클럭신호 Φ 의 상승 ③보다 늦게 L레벨로 되어 있다.
앞단의 래치회로(67)은 클럭신호가 H레벨에 있을 때의 입력을 유지하므로, 출력 OUT1은 입력신호 DI 와 동일한 타이밍에의해 레벨이 변화한다. 이에 대해서 후단의 래치회로(68)에서는, 클럭신호 Φ의 하강 ②에서 출력 OUT1의 H레벨을 출력하고, 클럭신호속의 상승 ③에서 그 출력을 래치하고 그것을 클럭속의 하강 ④까지 유지하고, 클럭신호 Φ의 하강 ④에서 출력 OUT1의 L레벨을 출력하기 때문에, 출력 OUT2로부터 이후는, 클럭신호 Φ의 상승하강에 동기가 잡힌 출력으로 되어 있다.
이와 같이, 수평시프트레지스터(20) 및 수직시프트레지스터(30)용의 HSR단 및 VSR단의 각각의 앞단(제 1단)의 래치회로의출력은 후단(제 2단)의 래치회로의 출력과는 다르고, 클럭신호와 동기를 잡을 수 없기 때문에, 직렬접속된 쌍방향시프트레지스터단 HSR1,…HSR513, VSR단 VSR1,…VSR386중, 수평시프트레지스터(20)의 입력부가 되는 HSR단의 앞단래치회로 및수직시프트레지스터(30)의 입력부가 되는VSR단의 앞단래치회로는, 더미의 래치회로(레지스터회로(20) 및 (30)에 입력된신호를 클럭신호에 동기시키는 작용을 함)로 하고 있으며, 그 출력은 이용되지 않으므로 출력회로에 접속되지 않아도 된다.
도 2a, 도 3, 도 4에 표시한 바와 같이, 쌍방향시프트레지스터단 HSR1,… HSR513, VSR1,…VSR385는 복수연속해서 배설되어 있으며, 도 7에 표시한 바와 같이, 출력 OUT2로부터 이후도 출력 OUT3과 같이 출력신호가 쌍방향시프트레지스터단에출력된다. 도 5c에 표시한 래치회로(67),(68)의 경우는, 래치회로(68)이 클록신호 Φ의 하강 ②에서 앞단의 출력을OUT2에 출력하고, 클럭신호속의 상승 ③에서 그 출력을 래치하여 그것을 클럭신호 Φ의 하강 ④까지 유지하고, 다음에 도시생략의 다음의 쌍방향시프트레지스터단의 앞단의 래치회로(67)이 클럭신호 Φ의 상승 ③에서 앞단의 출력 OUT3에 출력한다. 그 때문에, 클럭신호 Φ의 상승 ③으로부터 하강 ④의 기간에서는, OUT2, OUT3과 같이 출력온상태가 된다. 이때에 영상신호선이 단수의 경우에는, 쌍방향시프트레지스터 HSR의 출력 OUT2, OUT3에 대응하는 화소에 동일한 영상신호가기록될 가능성이 있으나, 본 실시예에서는 도 3에 표시한 바와 같이, 영상신호는 복수의 화소신호계열(22), 즉 VID1∼VID4와 같이 복수로 시간적으로 분할되어서 공급되어 있으므로 그와 같은 것으로는 되지 않는다.
또, 본 실시예에서는 수평방향의 화소수는 1025화소이고, 수직방향의 화소수는 769화소로 다같이 홀수이다. 그러나, 수평주사용 쌍방향시프트레지스터단 및 수직주사용 쌍방향레지스터단의 각각은 2개의 래치회로(67)과 래치회로(68)을 1짝이되도록 배설되어 있으며, 수평시프트레지스터(20) 및 수직시프트레지스터(30)를구성하는 래치회로(67)과 래치회로(68)의합계가 짝수가 되도록 구성되어 있다.
이것은, 주사방향이 반전된 경우도 클럭신호 Φ의 동일한 에지(상승 또는 하강)에서 입력신호 DI를 도입하기 때문이다.즉, 도 5c에 표시한 래치회로(67)과 (68)의 경우, 주사방향이 반전되면 앞단래치회로(67)과 후단래치회로(68)의 배치로역전하여, 도 5d에 표시한 바와 같이, 우측에서부터 래치회로(68),(67)의 순번으로 된다. 그러나, 이 래치회로의 순번을, 신호의 입력쪽을 기준으로 해서 보면 주사방향을 반전해도 래치회로(67)과 (68)의 순번은 변화하지 않는다. 앞단래치회로(67)은 클럭신호 Φ의 상승에서 입력에 따른 출력을 발생하여, 하강에서 그것을 유지하고, 후단래치회로(68)는 클럭신호 Φ의 하강에서 입력에 따른 출력을 발생하여, 상승에서 그것을 유지한다. 이 때문에 래치회로(67), (68)의 합계를 홀수라고 하면, 주사방향을 절환했을 때의 입력신호 DI를 도입할때의 클록 Φ의 에지가 달라져버린다.
래치회로(67),(68)의 합계가 홀수의 경우를 도 4를 예로 생각해보면, 도 4의 주사방향이 위에서부터 아래의 경우에는, 첫단은 래치회로(67)이 되고, 클럭 Φ의 상승에 주사가 개시된다. 이에 대해서 주사방향이 아래에서부터 위의 경우에서는, 래치회로(68)가 첫단이되고, 클럭Φ의 하강에서 주사가 개시된다. 이 때문에 3판방식의 액정프로젝터등, 동시에 반대방향으로 주사하는 액정패널을 표시하는 경우등, 클럭 Φ와 영상신호의 타이밍을 조정할 필요등의 문제가 발생한다. 그때문에 도 2∼도 4의 수평시프트레지스터(20), 수직시프트레지스터(30)에서는, 쌍방향시프트레지스터단 HSR1, HSR513,VSR1, VSR385의 1단째(첫단)래치회로를 더미의 래치회로로해서, 래치회로(67),(68)의 합계를 짝수로 하고 있다.
또한, 쌍방향시프트레지스터단의 설명을, 입력쪽에서부터 래치회로(67),(68)의 순번으로 배열된 경우를 사용해서 설명하였으나, 도 5a와 같은, 래치회로가 배열되는 순번이 래치회로(68), (67)로 되는 경우에서도 동등한 동작으로 된다. 또클럭신호 Φ는 임의의 신호로서 설명하였으나, 수평주사용 쌍방향시프트레지스스터단(HSR단)에 사용되는 클럭신호 HCLK와, 수직주사용 쌍방향시프트레지스터단(VSR단)에 사용되는 클럭신호 VCLK에서는 그 주기가 다른 것은 명백하다.
다음에 쌍방향시프트레지스터단을 위한 리세트회로에 대해서 설명한다. 도 3의 수평시프트레지스터(20)에서는, 리세트용 트랜지스터(28)이 배설되어 있으며, 인버터(61),(62)의 입력을 강제적으로 H레벨로 함으로써, 클럭신호의 상태에 상관없이, 각 쌍방향시프트레지스터단의 출력을 L레벨로 할 수 있고, 영상신호공급회로(21)의 출력을 강제적으로 정지할 수있도록 되어 있다. 이 때문에 전원투입시의 쌍방향시프트레지스터단 HSR1,…HSR513의 상태를 일정하게 유지할 수 있으므로, 쌍방향시프트레지스터단의 전원전류를 과도적으로도 작게 할 수 있다. 이 때문에 시프트레지스터(20)의 전원라인의 선폭을 좁게 할 수 있다. 또 수직시프트레지스터(30)에도 마찬가지로 리세트회로가 형성되어 있고, 각 시프트레지스터단의 출력을 L레벨로 할 수 있어, 영상신호공급회로(21), 출력회로(32) 및 표시영역(10)의 스위칭소자를 오프상태로 할수 있으므로, 액정에 직류전압이 인가되는 것을 방지할 수 있다.
또 액정패널의 화소수보다도 적은 화소수의 규격의 화상을 출력하는 경우,예를 들면, XGA패널에 VGA의 영상을 표시할 경우, VGA의 수평주사가 종료된 시점에서 수평시프트레지스터(20)를, 또 수직주사가 종료된 시점에서 수직시프트레지스터(30)를 리세트함으로써, 나머지의 화소영역에 2중으로 표시되는 것을 방지할 수 있다.
또한, 쌍방향시프트레지스터단 HSR1,…HSR513, VSR1,…VSR386의 출력을 L레벨로 하도록 리세트용 트랜지스터(28)은 P형트랜지스터를 사용하였으나, 영상신호공급회로(21), 출력회로(32)를 오프상태로 하기 위하여, 리세트용 트랜지스터(28)에N형 트랜지스터를 사용하는 것도 가능하다.
도 8에 영상신호를 도 2a, 도 3에 표시한 바와 같이 미리 외부회로에서 샘플링해서 복수의 화소신호계열로 분할했을 경우에, 영상신호의 주파수의 저감에 맞추어서, 시프트레지스터의 온상태의 기간을 길게하는 구동방법을 표시한다. 도 8에서는 도 5a의 쌍방향시프트레지스터단 HSR1, HSR2,…HSR513의 구동방법을, 영상신호가 클럭신호 Φ의 2주기분에 해당하는기간 주어지는 경우의 예로서 표시하고 있으며, 입력신호 DI가 클럭신호 Φ의 상승(a-1)에서부터 하강(a-4)까지 H레벨이되도록 입력되고, 그 때문에 출력 OUT1이 클럭신호 Φ의 상승(a-1)에서부터 (a-4)까지 H레벨이기 때문에, 출력 OUT1의 상태를 클럭신호Φ의 상승에서 출력하고, 하강에서 유지하는 출력 OUT2는 클럭신호 Φ의 2주기분에 해당하는 상승(a-1)에서부터 (a-5)까지 H레벨이 된다. 마찬가지로 OUT3이후로 클럭신호Φ의 2주기분동안 H레벨을 출력한다.
상기 구동방법으로 함으로써, 영상신호가 클럭신호 Φ의 복수주기분에 해당하는 기간 주어지는 경우에도, 영상신호의 기간에 맞추어서 시프트레지스터의 출력기간을 길게하는 것이 가능하다.
도 9는, 도 5b의 수직주사용 쌍방향시프트레지스터단에 있어서, 클럭신호 Φ의 듀티비를 도 7에 표시한 것으로부터 도 9에 표시한 것으로 변경했을 경우의 타이밍차트의 일예를 표시한다. 도 9에서는, 클럭신호 Φ의 H레벨기간에 비교해서 L레벨기간이 짧게 되어있다. 클럭신호 Φ의 하강(b-1)에 대응해서, 출력 OUT2가 H레벨로 되어 있다. 다음에 클럭신호Φ의 상승(b-2)에 대응해서 출력 OUT3이 H레벨로 된다. 즉, 클럭신호 Φ의 듀티비는 H레벨의 기간이 길고, L레벨의 기간이 짧게 설정되어 있기 때문에, 출력 OUT2의 상승으로부터, 출력 OUT3의 상승까지의 기간이 짧게 되어 있다. 이와 같이 클럭신호 Φ의 듀티비를 변경함으로써, 도 9에 있어서의 출력 OUT2 또는 도 8에 있어서의 OUT2 또는 OUT3에 대하여 위상이 어긋난 것처럼 되어 있다.
또 클럭신호 Φ의 하강(b-3)에 대응해서 출력 OUT4가 H레벨로되고, 클럭신호 Φ의 상승(b-4)에 대응해서 출력 OUT5가 H레벨로 된다. 이때 클럭신호Φ의 듀티비는 H레벨의 기간이 길고, L레벨의 기간이 짧기 때문에, 마찬가지로 출력 OUT3의상승으로부터, 출력 OUT4의 상승까지의 기간이 길고, 출력 OUT4의 상승으로부터 출력 OUT5의 상승까지의 기간이 짧게 되어있다.
도 10, 도 11은 순차 주사구동하는 경우의 구동타이밍을 표시하는 타이밍차트에 예로서, 도 10은 도 4의 위에서부터 아래로 향해서 주사하는 순방향주사를 표시하고 있다. 영상신호파형에 있어서의 1H는 1라인분의 수평주사기간을 표시하고있다. 도 5에 표시한 래치회로(67)은 클럭 VCLK1의 하강에지에 의해 입력신호를 유지하고, 래치회로(68)은 클럭 VCLK1의상승에지에 의해 입력신호를 유지한다. 본 실시예에서는, 클럭 VCLK1의 듀티를 변화시켜 홀수라인과 짝수라인의 화소에 대응하는 시프트레지스터로 부터의 출력의 위상을 변화시키고 있다.
클럭 VCLK1의 듀티비를 L레벨의 기간이, 영상신호의 수평블랭크기간이내 정도가 되도록 조절한다. 이를 위하여, 쌍방향시프트레지스터단 VSR1의 출력 GS1은 입력신호(주사출발신호)VD1을 도 10과 같이 입력하면, 클럭 VCLK1의 하강에서 H레벨로 되어 다음의 클럭 VCLK1의 하강까지 값을 유지한다. 단, 도 7을 사용해서 상기한 바와 같이, 쌍방향 시프트레지스터단 VSR1의 첫단(앞단)은 더미의 래치회로(출력을 시프트레지스터단의 외부로 뽑아낼 수 없는 래치회로)로서 작용한다.쌍방향시프트레지스터단 VSR2의 출력 GS2는 클럭 VCLK1의 상승에서, 출력 GS1의 H레벨을 도입하고, 다음의 클럭 VCLK1의상승까지 값을 유지한다.
이 출력 GS1과 출력 GS2와의 위상치는, 클럭 VCLK1의 L레벨의 기간과 거의 동등한 기간으로 된다. 이때 수직주사제어단자 CNT1과 CNT2(도 2 및 도 4참조)는 도 10에 표시한 바와 같은 신호가 부여되어 있으며, 출력 GS1은 수직주사제어단자CNT1과 수직주사제어부(33)의 NAND회로에서 연산되어 출력회로(32)에 출력되어, 출력회로(32)의 출력 G1로서 출력되고,출력 GS2는 수직주사제어단자 CNT2와 수직주사제어부(33)에서 연산되어, 출력회로(32)의 출력 G2로서 출력된다.
다음에 도 11에, 도 4의 아래로부터 위를 향해서 주사하는 역방향의 순차주사의 타이밍차트를 표시한다. 또한 도 10,도 11에 표시한 순차구동에서는, 수직클럭신호 VCLK의 듀티비를 변화시키고 있으나, 듀티비 50%이고 주기가 2H의 블록신호를 사용해도 출력회로로부터의 출력은 동일한 결과를 얻을 수 있다.
도 12는 주사신호선의 제 2n-1라인과 제 2n라인을 동시 구동하여, 1라인분의 영상정보를 2라인분으로 해서 표시하는 경우의 타이밍차트를 표시한다. 이 동시구동은, 주사선수가 본 실시예의 주사신호선의 수보다 작은 입력영상신호를 취급하기 위하여 필요한 조작이다. 단, 여기서 n은 정수를 표시한다. 수직주사제어단자 CNT1과 CNT2를 동일상으로 부여함으로써, 출력회로(32)로부터의 출력 G1과 G2를 동시에 구동할 수 있다.
또 도 13의 주사신호선의 제 2n라인과 제 2n+1라인을 동시구동하는 경우의 타이밍차트를 표시한다. 도 13에 있어서의클럭 VCLK1은 도 10∼도 13에 있어서의 VCLK1에 대하여 반전해 있으며, H레벨의 기간이 수평영상신호의 블랭크기간과 거의 동등한 기간으로 되어 있다. 쌍방향시프트레지스터단 VSR1은 클럭 VCLK1의 하강에서, 더미의 래치회로 즉 시프트레지스터란 VRS1의 첫단의 래치회로(67)의 출력의 H레벨을 도입하고, 출력GS1(OUT2)에 H레벨을 출력하여 다음의 클럭 VCLK1의 하강까지 값을 유지한다. 쌍방향시프트레지스터 VSR2의 1단째의 래치회로(67)는 출력 GS1의 H레벨을 클럭 VCLK1의상승에서 도입하고 출력 GS2에 출력하여 다음의 클럭 VCLK의 상승까지 유지한다. 다음에, 수직시프트레지스터 VSR2의2단째의 래치회로(68)는 출력 GS2의 H레벨을 클럭 VCLK1의 하강에서 도입하고 출력 GS3에 출력하여 다음에 클럭 VCLK1의하강까지 유지한다. 출력 GS1과 GS2와의 위상차는 클럭VCLK1의 L레벨의 기간과 거의 동등한 기간으로 되어 있으며,거의 클럭 VCLK1의 1주기에 가까운 기간으로 되고, 출력 GS2와 GS3과의 위상차는 클럭 VCLK1의 H레벨의 기간과 거의 동등한 기간으로 되어 있다. 그 때문에 출력 GS2와 GS3과의 위상차는 짧게 되어 있으며, 출력 GS2와 GS3은, 거의 동일상으로 출력된다. 또 출력 GS2와 GS3이 중첩되어서 출력되는 기간에, 수직주사제어단자 CNT1과 CN2로부터 신호를 동일상으로 부여함으로써, 출력회로(32)로부터의 출력 G2와 G3을 동시에 구동할 수 있다.
도 14에 주사신호선의 제 2n-1라인과 제 2n라인을 동시구동하고, 제 2n라인 영상정보를 빼내고, 그 뒤 제 2n라인과 제 2n+1라인을 동시 구동하는 구동방법을 표시한다. 클럭 VCLK1을 2n라인째의 끝에서 반전하여, 클럭 VCLK1의 상승을 1주기분 늦어지게 함으로써, 출력 GS2n의 H레벨의 기간이, 클럭 VCLK1의 2주기가까이로되고, 수직주사제어단자 CNT1과 CNT2로부터 신호를 동일상으로 부여해서 수직주사제어부(33)에서 연산시킴으로써, 출력 G2n을 2회출력시켜, 2개동시구동하고 있는 주사신호선의 2n라인째를 빼낼 수 있다.
도 15에 주사신호선의 2n-1라인과 2n-2라인을 동시구동하여, 2n-1라인째를 빼내고, 그후 2n라인과 2n-1라인을 동시구동하는 구동방법을 표시한다.
도 16은 본 발명의 액정표시장치를 적용한 액정프로젝터를 설명하는 광학계의 모식도로서, (220)은 광원, (221)은 포물면거울, (222)는 콘덴서렌즈, (223)은 반사경, (224)는 제 1의 조리개, (225)는 렌즈, (226)은 색선별프리즘, (227R)은 적색용 반사형액정표시장치, (227G)는 녹색용 반사형액정표시장치, (227B)는 챙석용반사형 액정표시장치, (228)은 제 2의조리개, (229)는 투사렌즈, (230)은 스크린이다. 녹색용 반사형액정표시장치(227G)는 적색용 반사형액정표시장치(227R)와 청색용 반사형액정표시장치(227B)에 대해서 수평 또는 수직방향에 대해서 역방향주사하는 것으로 된다.
도 17은 본 발명에 의한 액정표시장치를 폴리머분산형액정(PDLC)에 적용한 경우를 설명하는 전개사시도로서, (714)는 액정패널, (701)은 투명기판, (702)는 실리콘기판이며 화소전극등과 함께 화소전극을 구동하는 구동회로가 형성되고, 상기한 수평시프트레지스터(20), 수직시프트레지스터(30)가 형성되어 있다. 투명기판(701)과 실리콘기판(702)의 사이에는도시생략의 액정층이 형성되어 있다. (707)은 패키지, (709)는 액정패널(714)에 급전하기 위한 가요성 인쇄기판, (713)은 차광프레임, (712)는 가용성 인쇄기판누르개, (710)은 액정패널(714)의 열을 외부에 방출하는 방열시트, (711)은 패키지(707)의 바닥부에 형성된 방열판이다.
도 18a, 18b는 본 발명에 PDLC를 적용했을 경우의, 액정표시장치의 단면구조를 표시한 개략도이다. 액정층은 고분자매트릭스(703)속에 액정(739)를 분산한 폴리머분산형액정(PDLC)이며, 인가전압에 따라서 광을 산란하는 상태로부터 투과하는 상태로 변화한다. 도 18a에 본 액정프로젝터에 사용되는 액정표시장치에서 광이 산란하는 상태를 표시하며, 도 18b에 반사하는 상태를 표시한다. 제 2의 기판(702)에는 반사화소전극(738), 제 1의 기판(701)에는 투명전극(730)이 형성되어 있다.
도 18a에 표시한 바와 같이 제 2의 기판(702)의 반사화소전극(738)과 제 1의기판(701)의 투명전극(730)과의 사이에 전압을 인가하고 있지 않는 상태에서는, 액정(739)은 각각 불규칙한 방향으로 배열되어 있다. 이 상태에서는 고분자 매트릭스(703)과 액정분자에 굴절률의 차가 발생하고, 입사광(741)은 산란하여, 산란광(742)을 발생한다. 한편, 도 18b에 표시한 바와 같이 제 2의 기판(702)의 반사화소전극(738)과 제 1의 기판(701)의 투명전극(730)과의 사이에 전압을 인가한상태에서는 액정(739)가 일정방향으로 배향한다. 이 액정(739)가 일정방향으로 배향했을 때의 굴절률과 고분자매트릭스(703)의 굴절률을 맞추어 놓으면, 입사광(741)은 산란하지 않고 반사회소전극(738)에서 정(正)반사하여, 반사광(743)을발생한다.
이상 설명한 바와 같이, 본 발명의 실시예에 의하면, 쌍방향으로 주사하는 일이 가능해지고, 화상을 반전출력하는 일이용이해지고, 반전출력하는 수단을 따로 형성할 필요도 없이 콤팩트한 액정표시장치를 얻게 된다.

Claims (12)

  1. 화소어레이와,
    수평주사방향설정신호에 응답하는 수평주사회로와,
    수직주사방향설정신호에 응답하는 수직주사회로와,
    화소신호가 외부로부터 인가되고, 상기 화소어레이에 접속되고, 상기 수평주사회로에 의해 구동되는 영상신호공급회로와,
    상기 화소어레이에 접속되고, 상기 수직주사회로에 의해 구동되는 수직주사제어회로를 가지고,
    상기 수직주사회로는 상기 수평주사회로와 함께 작용해서 화소신호를 상기 신호공급회로로부터 화소어레이에 전송시키도록 하고,
    상기수평주사회로 및 수직주사회로의 각각은, 복수개의 쌍방향시프트레지스터단(bidirection shift register stage)의 직렬접속을 구비하고 있고,
    상기 쌍방향시프트레지스터단의 각각은,
    (a) 한쪽의 래치는 다른 쪽의 래치에 접속된 중간 출력단자를 구비하고, 다른 쪽의 래치는 다음의 쌍방향 시프트레지스터단에 접속된 쌍방향시프트레지스터단 출력단자를 구비하는 종속접속된 1쌍의 래치를 구비하고,
    (b) 상기 한쪽의 래치의 중간 출력단자로부터의 제 1의 출력을 상기 다른 쪽의 래치에 시프트하도록, 또한, 상기 다른 쪽의 래치의 쌍방향시프트레지스터단 출력단자로부터의 제 2의 출력을 다음의 쌍방향시프트레지스터단으로 시프트하도록,클럭신호에 의해 동작하고,
    상기 수평주사회로에 있어서, 상기 쌍방향시프트레지스터단의 직렬접속의 양단부에 배치된 2개의 1쌍의 래치를 제외하고, 상기 복수개의 쌍방향시프트레지스터단의 각 1쌍의 래치의 중간출력단자 및 쌍방향시프트레지스터단 출력단자는 상기 영상신호 공급회로에 전기적으로 접속되어 있고, 상기 쌍방향시프트레지스터단의 직렬접속의 양단부에 배치된 각 1쌍의 래치의 쌍방향시프트레지스터단 출력단자는 상기 영상신호공급회로에 전기적으로 접속되어 있으나 그 중간 출력단자는 상기영상신호공급회로에 전기적으로 접속되지 않고,
    상기 수직주사회로에 있어서, 상기 쌍방향시프트레지스터단의 직렬접속의 양단부에 배치된 2개의 1쌍의 래치를 제외하고, 상기 복수개의 쌍방향시프트레지스터단의 각 1쌍의 래치의 중간출력단자 및 쌍방향시프트레지스터단 출력단자는 상기 수직주사제어회로에 전기적으로 접속되어 있고, 상기 쌍방향시프트레지스터단의 직렬접속의 양단부에 배치된 각 1쌍의 래치의 쌍방향시프트레지스터단 출력단자는 상기 수직주사제어회로에 전기적으로 접속되어 있으나 그 중간 출력단자는 상기 수직주사제어회로에 전기적으로 접속되지 않는 것을 특징으로 하는 액정표시장치.
  2. 제 1항에 있어서, 상기 수평주사회로 및 수직주사회로의 적어도 한쪽은, 리세트회로를 더 구비하고, 상기 쌍방향시프트레지스터단의 직렬접속은 상기 리세트회로에 접속되어서, 그것에 의해 리세트되는 것을 특징으로 하는 액정표시장치.
  3. 제 1항에 있어서, 상기 수평주사회로용의 클럭신호는, 상기 영상신호공급회로로부터, 화소신호를 상기 화소어레이에 있어서의 화소전극에 공급하기 위하여, 상기 화소어레이에 접속된 영상신호선에 화소신호를 공급하는 일이 가능한 시간을 각각이 정하는 복수개의 펄스를 포함하는 것을 특징으로 하는 액정표시장치.
  4. 제 1항에 있어서, 상기 수직주사회로용의 클럭신호는, 상기 영상신호공급회로로부터, 화소신호를 상기 화소어레이에 있어서의 화소전극에 공급하기 위하여, 상기 화소어레이에 접속된 주사신호선에 제어신호를 공급하는 일이 가능한 시간을 정하는 복수개의 펄스를 포함하는 것을 특징으로 하는 액정표시장치.
  5. 제 1항에 있어서, 상기 수평주사회로 및 수직주사회로의 각각은, 그 주사회로용의 클럭신호의 듀티비에 응답하는 구조를 가지고 있는 것을 특징으로 하는 액정표시장치.
  6. 제 1항에 기재의 액정표시장치를 포함하는 것을 특징으로 하는 액정프로젝터.
  7. 화소어레이와, 이 화소어레이에 화소신호를 공급하는 영상신호공급회로와, 이 영상신호공급회로를 구동하는 복수의 주사신호를 출력하는 주사회로를 동일기판위에 가지고, 상기 주사회로는 제 1의 주사방향과 제 1의 주사방향과는 반대의 제2의 주사방향으로 주사가능하고, 상기 주사회로는 제 1의 주사방향으로 주사하는 경우에 상기 주사회로의 출력부가 되고, 제 2의 주사방향으로 주사하는 경우에 상기 주사회로의 입력부가 되는 제 1의 입출력부와, 제 2의 주사방향으로 주사하는 경우에 상기 주사회로의 출력부가 되고, 제 1의 주사방향으로 주사하는 경우에 상기 주사회로의 입력부가 되는 제 2의 입출력부와, 제 1의 주사방향의 경우에 제 1의 입출력부를 오프상태로 하고, 제 2의 주사방향의 경우에 제 2의 입출력부를 오프상태로 하는 리세트회로를 가진 것을 특징으로 하는 액정표시장치.
  8. 화소어레이와, 그 화소어레이를 구동하는 화소신호를 공급하는 영상신호공급회로와, 수직주사제어회로와, 상기영상신호공급회로를 구동하는 수평주사신호를 출력하는 수평주사회로와, 상기 수직주사제어회로를 구동하는 수직주사신호를 출력하는 수직주사회로를 동일기판위에 가지고, 상기 수직 및 수평주사회로는 각각 제 1 및 제 2의 클럭신호에 의거해서, 함께 제 1의 주사방향 및 제 1의 주사방향과는 반대의 제 2의 주사방향으로 주사가능하고, 상기 수직 및 수평주사회로는, 각각 종속접속된 복수개의 쌍방향시프트레지스터단을 구비하고, 각 레지스터단은 중간 출력단자와 레지스터단출력단자를 구비하고, 수평주사방향으로 봤을 때의, 상기 수평주사회로에 있어서의 최초의 쌍방향레지스터단의 중간출력단자는, 상기 영상신호공급회로에 접속되지 않고, 수직주사방향으로 봤을 때의, 상기 수직주사회로에 있어서의 최초의 쌍방향레지스터단의 중간출력단자는, 상기 수직주사제어회로에 접속되지 않는 것을 특징으로 하는 액정표시장치.
  9. 화소어레이와, 그 화소어레이를 구동하는 화소신호를 공급하는 영상신호공급회로와, 수직주사제어회로와, 상기 영상신호공급회로를 구동하는 수평주사신호를 출력하는 수평주사회로와, 상기 수직주사제어회로를 구동하는 수직주사신호를 출력하는 수직주사회로를 동일기판위에 가지고, 상기 수직 및 수평주사회로는 각각 제 1 및 제 2의 클럭신호에 의거해서, 함께 제 1의 주사방향 및 제 1의 주사방향과는 반대의 제 2의 주사방향으로 주사가능하고, 상기 수평 및 수직주사회로는, 상기 수평 및 수직주사회로에 의해서 상기 영상신호공급회로 및 수직주사제어회로가 각각 구동되어 화소신호가 화소에 공급될 때, 인접하는 화소에의 공급개시시기를 변경하기 위하여 상기 제 1 및 제 2의 클럭의 듀티비에 각각 응답하는 구조를 가지고 있는 것을 특징으로 하는 액정표시장치.
  10. 제 7항에 기재의 액정표시장치를 포함하는 것을 특징으로 하는 액정표시프로젝터.
  11. 제 8항에 기재의 액정표시장치를 포함하는 것을 특징으로 하는 액정표시프로젝터.
  12. 제 9항에 기재의 액정표시장치를 포함하는 것을 특징으로 하는 액정표시프로젝터.
KR1019980047976A 1997-11-10 1998-11-10 액정표시장치와이것을포함하는액정표시프로젝터 KR100331486B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP30683097 1997-11-10
JP1997-306830 1997-11-10

Publications (2)

Publication Number Publication Date
KR19990045160A KR19990045160A (ko) 1999-06-25
KR100331486B1 true KR100331486B1 (ko) 2002-05-09

Family

ID=17961780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980047976A KR100331486B1 (ko) 1997-11-10 1998-11-10 액정표시장치와이것을포함하는액정표시프로젝터

Country Status (3)

Country Link
US (2) US6232939B1 (ko)
KR (1) KR100331486B1 (ko)
TW (1) TW491954B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220158211A (ko) * 2015-10-16 2022-11-30 삼성디스플레이 주식회사 표시 장치

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6831623B2 (en) * 1996-10-22 2004-12-14 Seiko Epson Corporation Liquid crystal panel substrate, liquid crystal panel, and electronic equipment and projection type display device both using the same
US7872728B1 (en) 1996-10-22 2011-01-18 Seiko Epson Corporation Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same
TW491954B (en) * 1997-11-10 2002-06-21 Hitachi Device Eng Liquid crystal display device
JP4043112B2 (ja) * 1998-09-21 2008-02-06 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置およびその駆動方法
JP3490353B2 (ja) * 1998-12-16 2004-01-26 シャープ株式会社 表示用駆動装置およびその製造方法ならびにそれを用いた液晶モジュール
JP3469116B2 (ja) * 1999-01-28 2003-11-25 シャープ株式会社 表示用駆動装置およびそれを用いた液晶モジュール
JP3482910B2 (ja) * 1999-05-28 2004-01-06 日本電気株式会社 走査回路
US6476790B1 (en) * 1999-08-18 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Display device and a driver circuit thereof
US6515648B1 (en) * 1999-08-31 2003-02-04 Semiconductor Energy Laboratory Co., Ltd. Shift register circuit, driving circuit of display device, and display device using the driving circuit
KR100608884B1 (ko) * 1999-09-22 2006-08-03 엘지.필립스 엘시디 주식회사 액정표시패널의 구동방법
JP3789066B2 (ja) * 1999-12-08 2006-06-21 三菱電機株式会社 液晶表示装置
JP3822060B2 (ja) * 2000-03-30 2006-09-13 シャープ株式会社 表示装置用駆動回路、表示装置の駆動方法、および画像表示装置
JP2001343946A (ja) * 2000-05-31 2001-12-14 Alps Electric Co Ltd 液晶表示装置およびその駆動方法
JP3914756B2 (ja) * 2000-12-19 2007-05-16 株式会社東芝 表示装置
US7569849B2 (en) 2001-02-16 2009-08-04 Ignis Innovation Inc. Pixel driver circuit and pixel circuit having the pixel driver circuit
CA2355067A1 (en) * 2001-08-15 2003-02-15 Ignis Innovations Inc. Metastability insensitive integrated thin film multiplexer
US6919875B2 (en) * 2001-10-02 2005-07-19 Rohm Co., Ltd. Flip-flop circuit, shift register and scan driving circuit for display device
JP4014895B2 (ja) * 2001-11-28 2007-11-28 東芝松下ディスプレイテクノロジー株式会社 表示装置およびその駆動方法
JP4190921B2 (ja) * 2002-04-10 2008-12-03 シャープ株式会社 駆動回路及びそれを備えた表示装置
JP4474821B2 (ja) * 2002-04-16 2010-06-09 セイコーエプソン株式会社 シフトレジスタ、データ線駆動回路および走査線駆動回路
WO2003104879A2 (en) * 2002-06-01 2003-12-18 Samsung Electronics Co., Ltd. Shift register, liquid crystal display device having the shift register and method of driving scan lines using the same
KR100895303B1 (ko) * 2002-07-05 2009-05-07 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
JP3889691B2 (ja) * 2002-09-27 2007-03-07 三洋電機株式会社 信号伝搬回路および表示装置
TWI292507B (en) * 2002-10-09 2008-01-11 Toppoly Optoelectronics Corp Switching signal generator
JP3896542B2 (ja) * 2002-11-29 2007-03-22 日本テキサス・インスツルメンツ株式会社 走査駆動用集積回路
CA2419704A1 (en) 2003-02-24 2004-08-24 Ignis Innovation Inc. Method of manufacturing a pixel with organic light-emitting diode
EP1652168A1 (en) * 2003-07-30 2006-05-03 Koninklijke Philips Electronics N.V. Voltage supplying device
CA2443206A1 (en) 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
JP4759925B2 (ja) * 2004-03-19 2011-08-31 セイコーエプソン株式会社 電気光学装置および電子機器
CA2472671A1 (en) 2004-06-29 2005-12-29 Ignis Innovation Inc. Voltage-programming scheme for current-driven amoled displays
JP2006157462A (ja) * 2004-11-29 2006-06-15 Sanyo Electric Co Ltd バッファ回路
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
JP4693424B2 (ja) * 2005-01-18 2011-06-01 東芝モバイルディスプレイ株式会社 双方向シフトレジスタの駆動回路、双方向シフトレジスタ
CA2495726A1 (en) 2005-01-28 2006-07-28 Ignis Innovation Inc. Locally referenced voltage programmed pixel for amoled displays
TWI344625B (en) 2005-03-08 2011-07-01 Epson Imaging Devices Corp Driving circuit of display device, driving circuit of electro-optical device, and electronic apparatus
KR101112213B1 (ko) * 2005-03-30 2012-02-27 삼성전자주식회사 게이트 구동회로 및 이를 갖는 표시장치
KR101107703B1 (ko) * 2005-05-26 2012-01-25 엘지디스플레이 주식회사 쉬프트 레지스터
CN101341174B (zh) * 2005-12-21 2011-08-31 雅宝公司 溴化阴离子苯乙烯系聚合物及其制备
TWI321768B (en) * 2006-01-19 2010-03-11 Chi Mei El Corp Display and driving method for pixel thereof
JP5397219B2 (ja) 2006-04-19 2014-01-22 イグニス・イノベーション・インコーポレイテッド アクティブマトリックス表示装置用の安定な駆動スキーム
US8301939B2 (en) * 2006-05-24 2012-10-30 Daktronics, Inc. Redundant data path
TWI585730B (zh) * 2006-09-29 2017-06-01 半導體能源研究所股份有限公司 顯示裝置和電子裝置
US7522694B2 (en) * 2006-11-20 2009-04-21 Kopin Corporation Shifter register for low power consumption application
JP5358449B2 (ja) * 2006-11-20 2013-12-04 コピン コーポレーション 低電力消費用途のためのシフトレジスタ
KR101533995B1 (ko) * 2007-05-31 2015-07-06 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
JP4968681B2 (ja) * 2007-07-17 2012-07-04 Ｎｌｔテクノロジー株式会社 半導体回路とそれを用いた表示装置並びにその駆動方法
US20100067646A1 (en) * 2008-09-17 2010-03-18 Au Optronics Corporation Shift register with embedded bidirectional scanning function
US8023611B2 (en) 2008-09-17 2011-09-20 Au Optronics Corporation Shift register with embedded bidirectional scanning function
US8497828B2 (en) 2009-11-12 2013-07-30 Ignis Innovation Inc. Sharing switch TFTS in pixel circuits
JP5190472B2 (ja) * 2010-01-25 2013-04-24 ルネサスエレクトロニクス株式会社 駆動回路
KR101097353B1 (ko) 2010-05-07 2011-12-23 삼성모바일디스플레이주식회사 게이트 구동회로 및 이를 이용한 유기전계발광표시장치
US9606607B2 (en) 2011-05-17 2017-03-28 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
US9134825B2 (en) 2011-05-17 2015-09-15 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
US9070775B2 (en) 2011-08-03 2015-06-30 Ignis Innovations Inc. Thin film transistor
US8901579B2 (en) 2011-08-03 2014-12-02 Ignis Innovation Inc. Organic light emitting diode and method of manufacturing
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US9385169B2 (en) 2011-11-29 2016-07-05 Ignis Innovation Inc. Multi-functional active matrix organic light-emitting diode display
WO2013121957A1 (ja) * 2012-02-14 2013-08-22 シャープ株式会社 表示パネルの駆動装置、それを備える表示装置、および表示パネルの駆動方法
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9952698B2 (en) 2013-03-15 2018-04-24 Ignis Innovation Inc. Dynamic adjustment of touch resolutions on an AMOLED display
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
US10997901B2 (en) 2014-02-28 2021-05-04 Ignis Innovation Inc. Display system
US10176752B2 (en) 2014-03-24 2019-01-08 Ignis Innovation Inc. Integrated gate driver
CA2872563A1 (en) 2014-11-28 2016-05-28 Ignis Innovation Inc. High pixel density array architecture
CN104485081B (zh) * 2014-12-26 2017-07-14 上海天马微电子有限公司 触控显示面板、阵列基板及其扫描线驱动方法
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2909813A1 (en) 2015-10-26 2017-04-26 Ignis Innovation Inc High ppi pattern orientation
US10586491B2 (en) 2016-12-06 2020-03-10 Ignis Innovation Inc. Pixel circuits for mitigation of hysteresis
US10714018B2 (en) 2017-05-17 2020-07-14 Ignis Innovation Inc. System and method for loading image correction data for displays
US11025899B2 (en) 2017-08-11 2021-06-01 Ignis Innovation Inc. Optical correction systems and methods for correcting non-uniformity of emissive display devices
US10971078B2 (en) 2018-02-12 2021-04-06 Ignis Innovation Inc. Pixel measurement through data line
CN115499603B (zh) * 2022-11-22 2023-02-28 昆明钍晶科技有限公司 一种具有图像镜像功能的读出电路及红外热成像仪

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5179371A (en) * 1987-08-13 1993-01-12 Seiko Epson Corporation Liquid crystal display device for reducing unevenness of display
JPH088674B2 (ja) * 1989-07-11 1996-01-29 シャープ株式会社 表示装置
US5282234A (en) * 1990-05-18 1994-01-25 Fuji Photo Film Co., Ltd. Bi-directional shift register useful as scanning registers for active matrix displays and solid state image pick-up devices
JP3329008B2 (ja) * 1993-06-25 2002-09-30 ソニー株式会社 双方向信号伝送回路網及び双方向信号転送シフトレジスタ
JP3326639B2 (ja) * 1993-06-30 2002-09-24 ソニー株式会社 オーバーラップ除去機能付双方向走査回路
JPH0850465A (ja) * 1994-05-30 1996-02-20 Sanyo Electric Co Ltd シフトレジスタ及び表示装置の駆動回路
JPH08212793A (ja) * 1994-11-29 1996-08-20 Sanyo Electric Co Ltd シフトレジスタおよび表示装置
WO1996024123A1 (fr) * 1995-02-01 1996-08-08 Seiko Epson Corporation Affichage a cristaux liquides et ses procedes de commande et de verification
JP3361925B2 (ja) * 1995-03-24 2003-01-07 シャープ株式会社 集積回路
KR100195276B1 (ko) * 1995-12-01 1999-06-15 윤종용 구동회로를 내장한 액정 표시장치 및 그 구동방법
JP3854329B2 (ja) * 1995-12-27 2006-12-06 シャープ株式会社 マトリクス型表示装置の駆動回路
JP3516323B2 (ja) * 1996-05-23 2004-04-05 シャープ株式会社 シフトレジスタ回路および画像表示装置
JP3727416B2 (ja) * 1996-05-31 2005-12-14 株式会社半導体エネルギー研究所 表示装置
JP2980042B2 (ja) * 1996-11-27 1999-11-22 日本電気株式会社 走査回路
TW491954B (en) * 1997-11-10 2002-06-21 Hitachi Device Eng Liquid crystal display device
JPH11176186A (ja) * 1997-12-11 1999-07-02 Hitachi Ltd 双方向シフトレジスタ
JP3482910B2 (ja) * 1999-05-28 2004-01-06 日本電気株式会社 走査回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220158211A (ko) * 2015-10-16 2022-11-30 삼성디스플레이 주식회사 표시 장치
KR102587225B1 (ko) 2015-10-16 2023-10-12 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
TW491954B (en) 2002-06-21
KR19990045160A (ko) 1999-06-25
US6232939B1 (en) 2001-05-15
US6501456B1 (en) 2002-12-31

Similar Documents

Publication Publication Date Title
KR100331486B1 (ko) 액정표시장치와이것을포함하는액정표시프로젝터
US7224341B2 (en) Driving circuit system for use in electro-optical device and electro-optical device
EP0915453B1 (en) Liquid crystal display apparatus with polarity inversion
US6680721B2 (en) Driving circuit for electro-optical apparatus, driving method for electro-optical apparatus, electro-optical apparatus, and electronic apparatus
US5614962A (en) Method for projecting image obtained by using liquid crystal panels and display apparatus for realizing the same
JPH11184434A (ja) 液晶装置及び電子機器
US7903077B2 (en) Image display device
US7277091B2 (en) Driving circuit for electro-optical panel, electro-optical device having the driving circuit, and electronic apparatus having the electro-optical device
JPH1184419A (ja) 液晶ライトバルブおよび投射型表示装置
US8164557B2 (en) Liquid crystal display device and method for driving the same
JP2004004216A (ja) 液晶表示装置
JP3694599B2 (ja) 液晶表示装置
JP3878195B2 (ja) 液晶表示装置
JP4453356B2 (ja) 液晶表示装置
US6597336B1 (en) Display apparatus and method
JP2001033760A (ja) 液晶装置およびその駆動方法並びに駆動回路
JP2003066888A (ja) 電気光学装置、その駆動方法および駆動回路、電子機器
JPH1118027A (ja) 液晶表示装置および投写型表示装置並びに電子機器
JP2006195387A (ja) 電気光学装置および電子機器
JP4507630B2 (ja) 光学機能装置及び光学表示方法
JP3602395B2 (ja) 投射型の表示装置
JP2005099872A (ja) 液晶表示装置、表示装置及び電子機器
JP2001249322A (ja) 液晶装置及びその駆動方法
JP2005215037A (ja) 電気光学装置および電子機器
JPH09114425A (ja) 表示装置および表示方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee